JP4019568B2 - Method for manufacturing electron-emitting device - Google Patents
Method for manufacturing electron-emitting device Download PDFInfo
- Publication number
- JP4019568B2 JP4019568B2 JP25245099A JP25245099A JP4019568B2 JP 4019568 B2 JP4019568 B2 JP 4019568B2 JP 25245099 A JP25245099 A JP 25245099A JP 25245099 A JP25245099 A JP 25245099A JP 4019568 B2 JP4019568 B2 JP 4019568B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- cathode electrode
- electrode material
- material film
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title description 20
- 238000004519 manufacturing process Methods 0.000 title description 15
- 239000007772 electrode material Substances 0.000 claims description 58
- 238000005530 etching Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 13
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000005755 formation reaction Methods 0.000 description 13
- 239000000460 chlorine Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 11
- 239000003870 refractory metal Substances 0.000 description 8
- 238000007740 vapor deposition Methods 0.000 description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 6
- 229910052801 chlorine Inorganic materials 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910018503 SF6 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 4
- 229960000909 sulfur hexafluoride Drugs 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電子放出素子の製造方法に関し、詳しくはカソードの製造方法に特徴を持たせた電子放出素子の製造方法に関する。
【0002】
【従来の技術】
従来から、電子放出素子をマトリックス状に多数配列し、電子を真空中に放電させて、その電子を蛍光体に照射し、その蛍光体を発光させる平面型表示装置が米国特許4857161号に開示されている。この平面表面装置の電子放出素子は、図2の(1)に示すように、基板110上に形成されたカソード配線111上に絶縁膜112、ゲート電極膜113、有機膜114を順に成膜する。次いでリソグラフィー技術により有機膜114をパターニングしてマスクを形成する。さらに有機膜114をマスクにしてゲート電極膜113、絶縁膜112をエッチングし、ゲート電極113に円形状の孔121を形成する。その後、有機膜114上に高融点金属膜115を蒸着する。その際、カソード配線111上にも高融点金属膜115が堆積される。
【0003】
次いでリフトオフ法によって、有機膜114とともにその上に形成されている高融点金属膜115を除去する。その結果、図1の(2)に示すように、カソード配線111上に高融点金属膜115の一部が残されてカソード電極116が形成され、電子放出素子101が完成する。
【0004】
【発明が解決しようとする課題】
しかしながら、従来の技術では、高融点金属膜を蒸着法により形成するため、成膜時間が非常に長くなり、時には24時間程度かかることもある。そのため、量産を困難にしている。また、電子放出素子では、ゲート電極の中心にカソード電極の中心が一致するように精度良く形成する必要があるが、従来の電子放出素子の製造方法では、高融点金属膜を蒸着法により形成している。蒸着法では蒸着源が一点であることから、大型基板の周辺部ではカソード電極の中心がずれて形成されることになる。
【0005】
通常、電子が放出されるときの電解の強さは、カソード電極の先端からゲート電極までの距離に依存する。このため、上記説明したように、基板内において、カソード電極の先端とゲート電極との距離は均一に形成される必要がある。しかしながら、上記蒸着法により高融点金属膜を形成したのでは、高融点金属膜のステップカバリッジによって、カソード部分の高さが決まるため、高さの制御が極めて難しい。また、大型基板の面内におけるカソード部分の高さの分布は、ばらつきが大きくなり、それによって電子放出素子を用いた表示装置では、表示素子の輝度のばらつきが大きくなる。
【0006】
このように従来の技術で説明したように、蒸着法を用いた電子放出素子の製造方法では、大型基板上で均一にかつ制御性良くカソード電極を形成することは極めて困難であった。
【0007】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた電子放出素子の製造方法であって、基板上に形成したカソード配線を覆う絶縁膜に前記カソード配線に通じるコンタクトホールを形成した後、前記コンタクトホール内にスパッタリングもしくはCVD法によって第1のカソード電極材料膜を埋め込む工程(例えば第1の電極材料をエッチバックする工程も含む)と、前記第1のカソード電極材料膜の高さを前記コンタクトホールの開口部より低くなるようにエッチバックを行う工程と、前記絶縁膜上にゲート電極膜とストッパ層を順に形成した後、前記ストッパ層と前記ゲート電極膜に前記コンタクトホールに通じるホールを形成する工程と、前記ストッパ層上と前記ホール内にCVD法によって第2のカソード電極材料膜を形成する工程と、前記ホールにより前記第2のカソード電極材料膜の表面に形成された窪みにマスクを埋め込む工程と、前記マスクを用いて前記第2のカソード電極材料膜をエッチバックすることにより尖形に形成してカソード電極を形成する工程と、前記ストッパ層を除去するとともに、前記カソード電極の上部周辺の前記絶縁膜を除去する工程とを順に備えた製造方法である。
【0008】
上記電子放出素子の製造方法では、第1のカソード電極材料膜をスパッタリングもしくはCVD法により成膜することから、従来の蒸着法による成膜より成膜時間が大幅に短縮される。そのため、量産が容易になる。またコンタクトホール内に第1、第2のカソード電極材料を埋め込んだ後、コンタクトホールの中央部上に形成される窪みにマスクを形成して第2、第1のカソード電極材料をエッチバックすることから、ゲート電極に形成したホールの中心にカソード電極の中心が配置されるように、カソード電極が形成される。さらに、2度の成膜によって第1、第2のカソード電極材料を形成することから、第2のカソード電極材料膜の膜厚によりカソード電極の高さを制御することが容易になり、それによって、カソード電極の高さの制御が容易になる。したがって、大きな基板に電子放出素子が制御性良く形成される。
【0009】
【発明の実施の形態】
本発明に係わる実施の形態の一例を、図1の製造工程図によって説明する。
【0010】
図1の(1)に示すように、スパッタリングによって、基板11上にカソード配線12を形成するための積層膜を成膜する。その積層膜は、例えば、基板11上に、厚さが20nmのチタン膜、厚さが20nmの窒化チタン膜、厚さが5nmのチタン膜、厚さが400nmのアルミニウム−銅合金膜、厚さが5nmのチタン膜、厚さが100nmの窒化チタン膜を順に積層して形成する。その後、レジスト塗布、リソグラフィー技術によりカソード配線を形成するためのレジストマスク(図示せず)を形成し、それをエッチングマスクに用いて上記積層膜をエッチング加工してカソード配線12を形成する。その後、レジストマスクを除去する。
【0011】
さらに、上記基板11上に上記カソード配線12を覆う絶縁膜13を、例えばシリコン酸化膜で形成する。このシリコン酸化膜は、例えば原料ガスにテトラエトキシシラン(TEOS)を用いたプラズマCVD法により。例えば700nmの厚さに形成する。その後、レジスト塗布、リソグラフィー技術によりコンタクトホールを形成するためのレジストマスク(図示せず)を形成し、それをエッチングマスクに用いて上記絶縁膜13をエッチング加工して、上記カソード配線12に通じる、例えば直径が0.5μmのコンタクトホール14を形成する。その後、レジストマスクを除去する。
【0012】
次いで図1の(2)に示すように、上記コンタクトホール14の内面および上記絶縁膜13上に第1の密着層15を、例えばスパッタリングによって、窒化チタンを30nmの厚さに堆積して形成する。さらに減圧CVD法によって、上記コンタクトホール14の内部および上記絶縁膜13上に第1のカソード電極材料膜16を、例えばタングステンを600nmの厚さに堆積して形成する。
【0013】
その後、上記第1のカソード電極材料膜16、第1の密着層15をエッチバックする。その結果、図1の(3)に示すように、コンタクトホール14の内部のみに第1の密着層15を介して第1のカソード電極材料膜16が残るようにする。その際、第1のカソード電極材料膜16の高さは、コンタクトホール14の開口部14aより0.1μm程度低くなるように、上記エッチバックを行う。
【0014】
上記タングステンからなる第1のカソード電極材料膜16のエッチバックには、例えばエッチングガスに、サルファーヘキサフルオライド(SF6 )単独のガス、サルファーヘキサフルオライド(SF6 )とアルゴン(Ar)との混合ガス、サルファーヘキサフルオライド(SF6 )と窒素(N2 )との混合ガスもしくはサルファーヘキサフルオライド(SF6 )と塩素(Cl2 )との混合ガスを用いる。また第1の密着層15のエッチバックには、塩素(Cl2 )単独のガス、塩素(Cl2 )とアルゴン(Ar)との混合ガス、塩素(Cl2 )と窒素(N2 )との混合ガスもしくは塩素(Cl2 )と三塩化ホウ素(BCl3 )との混合ガスを用いる。
【0015】
次いで図1の(4)に示すように、上記絶縁膜13上、第1のカソード電極材料膜16上等にゲート電極膜17を、例えばスパッタリングによって、窒化チタンを100nmの厚さに堆積して形成する。さらに、ゲート電極膜17上にストッパ層18を、例えば酸化シリコンを50nmの厚さに堆積して形成する。次いでレジスト塗布、リソグラフィー技術により上記コンタクトホール14よりも大きい径のホールを形成するためのレジストマスク(図示せず)を形成し、それをエッチングマスクに用いて上記ストッパ層18およびゲート電極膜17をエッチング加工して、上記コンタクトホール14に通じる、例えば直径が0.55μmのホール19を形成する。その後、レジストマスクを除去する。このようにして、ゲート電極21を形成する。
【0016】
次に、図1の(5)に示すように、上記ホール19の内面および上記ストッパ層18上に第2の密着層22を、例えばスパッタリングによって、窒化チタンを30nmの厚さに堆積して形成する。さらに減圧CVD法によって、上記第2の密着層22上に第2のカソード電極材料膜23を、例えばタングステンを550nmの厚さに堆積して形成する。この第2のカソード電極材料膜23の厚さは、上記ホール19の直径の長さもしくはその直径以下の長さとする。上記第2のカソード電極材料膜23の成膜では、成膜の特性上、ホール19上に窪み24を生じる。
【0017】
次いで通常のレジスト塗布技術によって、上記第2のカソード電極材料膜23上にレジスト膜25を例えば350nmの厚さに形成した後、そのレジスト膜25をエッチバックして、図1の(6)に示すように、上記第2のカソード電極材料膜23に形成された窪み24のみに上記レジスト膜25を残してマスク26を形成する。上記窪み24は、上記第2のカソード電極材料膜23が減圧CVD法によって成膜されることから、その成膜の特性によりホール19の中央部上に形成される。
【0018】
次いで、上記第2のカソード電極材料膜23、第2の密着層22をエッチバックする。その結果、図1の(7)に示すように、コンタクトホール14の内部に、上記第1のカソード電極材料膜16上に第2の密着層22を介して第2のカソード電極材料膜23が尖形に残るようにする。このようにして、第1、第2の密着層15、22を介して第1のカソード電極材料膜16および第2のカソード電極材料膜23からなる尖形のカソード電極27が形成される。
【0019】
上記第2のカソード電極材料膜23のエッチバックには、上記第1のカソード電極材料膜16のエッチバックと同様なるエッチングガスを用い、レジスト膜25と第2のカソード電極材料膜23との選択比が例えばおよそ3程度になるようなエッチング条件で行う。また第2の密着層22のエッチバックには、上記第1の密着層15のエッチバックと同様なる塩素系のエッチングガスを用いる。
【0020】
その後、図1の(7)に示すように、ウエットエッチングにより、上記ストッパ層18〔前記図1の(5)参照〕を除去するとともに、カソード電極27の上部周辺の上記絶縁膜13をエッチングする。このウエットエッチングでは、ストッパ層18および絶縁膜13がシリコン酸化膜で形成されていることからフッ酸を用いる。その結果、ゲート電極21に形成されたホール19の中央部にカソード電極27の尖形部分27aが位置する電子放出素子10が形成される。
【0021】
上記製造方法では、第1、第2のカソード電極材料膜16、23に、タングステンを用いたが、モリブデン、チタン、ニオブ、タンタル、クロム等の高融点金属材料を用いることも可能である。また、カソード電極27を尖形に形成するためにレジスト膜25を用いたが、第2のカソード電極材料膜23をエッチバックする際に、エッチバック選択比が3程度になる物質膜であれば何でもよく、例えば、ポリイミド膜、SOG膜等を用いることができる。また、第2のカソード電極材料膜23に形成した窪み24にレジスト膜25を残す方法は、上記説明したエッチバック以外に、化学的機械研磨のような研磨法を用いることも可能である。
【0022】
なお、第1のカソード電極材料膜16のエッチバック(第1のエッチバック)後にゲート電極21を形成するため、第1のエッチバックでは第1のカソード電極材料膜16をエッチングしすぎないようにする必要がある。
【0023】
上記電子放出素子の製造方法では、第1のカソード電極材料膜16をスパッタリングもしくはCVD法により成膜することから、従来の蒸着法による成膜より成膜時間が大幅に短縮される。またコンタクトホール14内に2度の成膜により第1、第2のカソード電極材料膜16、23を埋め込んだ後、コンタクトホール14の中央部上に形成される窪み24にマスクを形成して第2のカソード電極材料膜23をエッチバックすることから、ゲート電極21に形成したホール19の中心にカソード電極27の中心が配置されるように、カソード電極27が形成される。さらに、2度の成膜により第1、第2のカソード電極材料膜16、23を形成することから、第2のカソード電極材料膜23の膜厚によりカソード電極27の高さを制御することが容易になる。
【0024】
また、第2のカソード電極材料膜23を成膜する際に第1のカソード電極材料膜16の上部に形成される第2のカソード電極材料膜23は配向性に優れた部分が電極の先端となるので、カソード電極27の電子放出性能の寿命向上が図れる。
【0025】
【発明の効果】
以上、説明したように本発明によれば、コンタクトホール内に2度の成膜により第1、第2のカソード電極材料を埋め込んだ後、コンタクトホールの中央部上に形成される窪みにマスクを形成して第2、第1のカソード電極材料膜をエッチバックするので、ゲート電極に形成したホールの中心にカソード電極の中心を配置することができる。さらに、2度の成膜によりカソード電極材料膜を形成するので、第2のカソード電極材料膜の膜厚によりカソード電極の高さを制御することが容易にできる。したがって、第2のカソード電極材料膜をエッチバックすることで、カソード電極とゲート電極との距離を高精度に決定することができる。よって、大型基板に複数の電子放出素子を形成した場合、各電子放出素子のカソード電極形状の面内分布が均一になり、表面素子の輝度のばらつきが低減されるので、表面装置の品質の向上が図れる。
【0026】
また、第1のカソード電極材料膜を一度エッチバックした後にゲート電極を形成し、しかもゲート電極膜上にストッパ層を形成しているので、ゲート電極の劣化が防止され、安定した電子放出素子を製造することができる。
【0027】
さらに、第1のカソード電極材料膜をスパッタリングもしくはCVD法により成膜するので、従来の蒸着法による成膜より成膜時間が大幅に短縮することができる。
【図面の簡単な説明】
【図1】本発明に係わる実施の形態の一例を示す製造工程図である。
【図2】従来の技術を示す製造工程図である。
【符号の説明】
11…基板、12…カソード配線、13…絶縁膜、14…コンタクトホール、16…第1のカソード電極材料膜、17…ゲート電極膜、18…ストッパ層、19…ホール、23…第2のカソード電極材料膜、24…窪み、26…マスク、27…カソード電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing an electron-emitting device, and more particularly, to a method for manufacturing an electron-emitting device characterized by a method for manufacturing a cathode.
[0002]
[Prior art]
US Pat. No. 4,857,161 discloses a flat display device in which a large number of electron-emitting devices are arranged in a matrix, the electrons are discharged in a vacuum, the electrons are irradiated on the phosphor, and the phosphor emits light. ing. As shown in FIG. 2A, the electron-emitting device of this flat surface device has an
[0003]
Next, the
[0004]
[Problems to be solved by the invention]
However, in the conventional technique, since the refractory metal film is formed by the vapor deposition method, the film formation time becomes very long and sometimes takes about 24 hours. This makes mass production difficult. In addition, in the electron-emitting device, it is necessary to form the gate electrode with a high precision so that the center of the cathode electrode coincides with the center of the gate electrode. ing. In the vapor deposition method, since the vapor deposition source is a single point, the center of the cathode electrode is shifted in the periphery of the large substrate.
[0005]
Usually, the strength of electrolysis when electrons are emitted depends on the distance from the tip of the cathode electrode to the gate electrode. For this reason, as described above, the distance between the tip of the cathode electrode and the gate electrode needs to be formed uniformly in the substrate. However, when the refractory metal film is formed by the above-described vapor deposition method, the height of the cathode portion is determined by the step coverage of the refractory metal film, so that it is very difficult to control the height. In addition, the distribution of the height of the cathode portion in the plane of the large-sized substrate has a large variation, and accordingly, in the display device using the electron-emitting device, the variation in the luminance of the display device becomes large.
[0006]
Thus, as explained in the prior art, it is extremely difficult to form a cathode electrode uniformly and with good controllability on a large substrate by a method for manufacturing an electron-emitting device using a vapor deposition method.
[0007]
[Means for Solving the Problems]
The present invention provides a method for manufacturing an electron-emitting device for solving the above-described problem, wherein a contact hole that leads to the cathode wiring is formed in an insulating film that covers the cathode wiring formed on the substrate, and then the contact hole is formed. A step of embedding the first cathode electrode material film by sputtering or CVD (including a step of etching back the first electrode material), and the height of the first cathode electrode material film in the contact hole Etching back to be lower than the opening, and forming a hole that leads to the contact hole in the stopper layer and the gate electrode film after sequentially forming a gate electrode film and a stopper layer on the insulating film When a step of forming a second cathode electrode material film by CVD in said hole and said stopper layer above, A step of burying a mask in a recess formed on the surface of the second cathode electrode material film by the hole; and etching back the second cathode electrode material film using the mask to form a pointed shape. forming a cathode electrode, thereby removing the stopper layer is sequentially provided manufacturing method of removing the insulating film of the upper periphery of the cathode electrode.
[0008]
In the method for manufacturing the electron-emitting device, since the first cathode electrode material film is formed by sputtering or CVD, the film formation time is significantly shortened as compared with film formation by the conventional vapor deposition method. Therefore, mass production becomes easy. In addition, after the first and second cathode electrode materials are embedded in the contact holes, a mask is formed in a recess formed on the central portion of the contact holes, and the second and first cathode electrode materials are etched back. Thus, the cathode electrode is formed so that the center of the cathode electrode is arranged at the center of the hole formed in the gate electrode. Furthermore, since the first and second cathode electrode materials are formed by two film formations, it becomes easy to control the height of the cathode electrode by the film thickness of the second cathode electrode material film. The height of the cathode electrode can be easily controlled. Therefore, the electron-emitting device is formed on a large substrate with good controllability.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
An example of an embodiment according to the present invention will be described with reference to the manufacturing process diagram of FIG.
[0010]
As shown in FIG. 1A, a laminated film for forming the cathode wiring 12 is formed on the substrate 11 by sputtering. The laminated film is, for example, a titanium film having a thickness of 20 nm, a titanium nitride film having a thickness of 20 nm, a titanium film having a thickness of 5 nm, an aluminum-copper alloy film having a thickness of 400 nm, a thickness on the substrate 11. Are formed by sequentially stacking a titanium film having a thickness of 5 nm and a titanium nitride film having a thickness of 100 nm. Thereafter, a resist mask (not shown) for forming a cathode wiring is formed by resist coating and lithography technique, and the laminated film is etched using the resist mask as an etching mask to form the cathode wiring 12. Thereafter, the resist mask is removed.
[0011]
Further, an
[0012]
Next, as shown in FIG. 1B, a
[0013]
Thereafter, the first cathode
[0014]
For etching back the first cathode
[0015]
Next, as shown in FIG. 1 (4), a gate electrode film 17 is deposited on the insulating
[0016]
Next, as shown in FIG. 1 (5), a
[0017]
Next, after a resist film 25 is formed to a thickness of, for example, 350 nm on the second cathode
[0018]
Next, the second cathode
[0019]
For the etch back of the second cathode
[0020]
Thereafter, as shown in FIG. 1 (7), the stopper layer 18 (see FIG. 1 (5)) is removed by wet etching, and the insulating
[0021]
In the above manufacturing method, tungsten is used for the first and second cathode
[0022]
Since the
[0023]
In the manufacturing method of the electron-emitting device, since the first cathode
[0024]
Further, when the second cathode
[0025]
【The invention's effect】
As described above, according to the present invention, after embedding the first and second cathode electrode materials in the contact hole by two film formations, a mask is formed in the recess formed on the center portion of the contact hole. Since the second and first cathode electrode material films are formed and etched back, the center of the cathode electrode can be arranged at the center of the hole formed in the gate electrode. Furthermore, since the cathode electrode material film is formed twice, the height of the cathode electrode can be easily controlled by the film thickness of the second cathode electrode material film. Therefore, the distance between the cathode electrode and the gate electrode can be determined with high accuracy by etching back the second cathode electrode material film. Therefore, when a plurality of electron-emitting devices are formed on a large substrate, the in-plane distribution of the cathode electrode shape of each electron-emitting device becomes uniform, and variations in brightness of the surface devices are reduced, improving the quality of the surface device. Can be planned.
[0026]
In addition, since the gate electrode is formed after the first cathode electrode material film is etched back once, and the stopper layer is formed on the gate electrode film, deterioration of the gate electrode is prevented, and a stable electron-emitting device can be obtained. Can be manufactured.
[0027]
Furthermore, since the first cathode electrode material film is formed by sputtering or CVD, the film formation time can be significantly shortened as compared with the conventional film formation by vapor deposition.
[Brief description of the drawings]
FIG. 1 is a manufacturing process diagram showing an example of an embodiment according to the present invention.
FIG. 2 is a manufacturing process diagram showing a conventional technique.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 ... Board | substrate, 12 ... Cathode wiring, 13 ... Insulating film, 14 ... Contact hole, 16 ... 1st cathode electrode material film, 17 ... Gate electrode film, 18 ... Stopper layer, 19 ... Hole, 23 ... 2nd cathode Electrode material film, 24 ... depression, 26 ... mask, 27 ... cathode electrode
Claims (1)
前記第1のカソード電極材料膜の高さを前記コンタクトホールの開口部より低くなるようにエッチバックを行う工程と、
前記絶縁膜上にゲート電極膜とストッパ層を順に形成した後、前記ストッパ層と前記ゲート電極膜に前記コンタクトホールに通じるホールを形成する工程と、
前記ストッパ層上と前記ホール内にCVD法によって第2のカソード電極材料膜を形成する工程と、
前記ホールにより前記第2のカソード電極材料膜の表面に形成された窪みにマスクを埋め込む工程と、
前記マスクを用いて前記第2のカソード電極材料膜をエッチバックすることにより尖形に形成してカソード電極を形成する工程と、
前記ストッパ層を除去するとともに、前記カソード電極の上部周辺の前記絶縁膜を除去する工程と
を順に備えたことを特徴とする電子放出素子の製造方法。Forming a contact hole leading to the cathode wiring in an insulating film covering the cathode wiring formed on the substrate, and then embedding a first cathode electrode material film in the contact hole by sputtering or CVD ;
Performing etch back so that the height of the first cathode electrode material film is lower than the opening of the contact hole;
Forming a hole leading to the contact hole in the stopper layer and the gate electrode film after sequentially forming the gate electrode film and the stopper layer on the insulating film;
Forming a second cathode electrode material film on the stopper layer and in the hole by a CVD method ;
Embedding a mask in a recess formed in the surface of the second cathode electrode material film by the hole;
Etching back the second cathode electrode material film using the mask to form a cathode by forming a pointed shape; and
And a step of removing the stopper layer and removing the insulating film around the upper portion of the cathode electrode in order .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25245099A JP4019568B2 (en) | 1999-09-07 | 1999-09-07 | Method for manufacturing electron-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25245099A JP4019568B2 (en) | 1999-09-07 | 1999-09-07 | Method for manufacturing electron-emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001076615A JP2001076615A (en) | 2001-03-23 |
JP4019568B2 true JP4019568B2 (en) | 2007-12-12 |
Family
ID=17237558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25245099A Expired - Fee Related JP4019568B2 (en) | 1999-09-07 | 1999-09-07 | Method for manufacturing electron-emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4019568B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100863952B1 (en) * | 2002-08-21 | 2008-10-16 | 삼성에스디아이 주식회사 | Field emission display device having emitter formed of carbon material |
JP3851861B2 (en) * | 2002-09-20 | 2006-11-29 | 財団法人ファインセラミックスセンター | Electron emitter |
-
1999
- 1999-09-07 JP JP25245099A patent/JP4019568B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001076615A (en) | 2001-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5394006A (en) | Narrow gate opening manufacturing of gated fluid emitters | |
JP3139375B2 (en) | Method of manufacturing field emission cold cathode | |
JP4019568B2 (en) | Method for manufacturing electron-emitting device | |
KR20010109639A (en) | Method for manufacturing organic el display | |
JPH07122179A (en) | Field emitting cathode and manufacture of field emitting cathode | |
JP2000021287A (en) | Field emission type electron source and its manufacture | |
US6074264A (en) | Manufacture of field emission element with short circuit preventing function | |
JP3767952B2 (en) | Method for manufacturing field-effect electron-emitting device | |
JP2001351512A (en) | Method for manufacturing field emission cathode | |
JP2852356B2 (en) | Field emitter surface modification method | |
JP3819800B2 (en) | Field emission device and manufacturing method thereof | |
JPH06131970A (en) | Manufacture of micro-vacuum element | |
JP3052845B2 (en) | Method of manufacturing field emission cathode having focusing electrode | |
JPH06111713A (en) | Electron emission element | |
JP3044603B2 (en) | Method of manufacturing field emission device | |
KR100287060B1 (en) | Method for manufacturing field emission device | |
JPH05242797A (en) | Manufacture of electron emission element | |
JP2000106275A (en) | Manufacture of organic electroluminescent display device | |
KR100290140B1 (en) | Field emitter and its manufacturing method | |
KR100301616B1 (en) | Method for manufacturing field emission device | |
JPH06120353A (en) | Manufacture of semiconductor device | |
JPH11317150A (en) | Field emission device and its manufacture | |
JP2005116231A (en) | Manufacturing method of cold cathode field electron emission display device | |
JPH11297471A (en) | Method for manufacturing electroluminescent device | |
JPH11162326A (en) | Field electron-emission element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070917 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |