[go: up one dir, main page]

JP4013958B2 - Signal conversion apparatus and signal conversion method - Google Patents

Signal conversion apparatus and signal conversion method Download PDF

Info

Publication number
JP4013958B2
JP4013958B2 JP2005028726A JP2005028726A JP4013958B2 JP 4013958 B2 JP4013958 B2 JP 4013958B2 JP 2005028726 A JP2005028726 A JP 2005028726A JP 2005028726 A JP2005028726 A JP 2005028726A JP 4013958 B2 JP4013958 B2 JP 4013958B2
Authority
JP
Japan
Prior art keywords
signal
noise
frequency
band
converting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005028726A
Other languages
Japanese (ja)
Other versions
JP2006217319A (en
Inventor
聖 小林
宏志 風間
直紀 三ツ橋
愛 居田
太郎 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Advanced Technology Corp
Nippon Telegraph and Telephone Corp
NTT Inc
Original Assignee
NTT Advanced Technology Corp
Nippon Telegraph and Telephone Corp
NTT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Advanced Technology Corp, Nippon Telegraph and Telephone Corp, NTT Inc filed Critical NTT Advanced Technology Corp
Priority to JP2005028726A priority Critical patent/JP4013958B2/en
Publication of JP2006217319A publication Critical patent/JP2006217319A/en
Application granted granted Critical
Publication of JP4013958B2 publication Critical patent/JP4013958B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

本発明は、デジタル信号をアナログ信号に変換する信号変換装置及び方法に関し、特にデジタル信号バスからのフィールドスルーによるスプリアスを抑圧する技術に関する。   The present invention relates to a signal conversion apparatus and method for converting a digital signal into an analog signal, and more particularly to a technique for suppressing spurious due to field through from a digital signal bus.

デジタル信号をアナログ信号に変換するD/A変換器において、変換する信号が正弦波のような、周期性の強い信号である場合、デジタル信号バス上を流れるデジタル信号の周期変動成分が、直接アナログ信号に混入し、不要なスプリアスとして観測される場合がある。これは、デジタル信号からのフィールドスルーとして知られ、SFDR(Suprious−Free Dynamic Range)の高い信号変換装置を実現する上での障害の1つとなっている。   In a D / A converter that converts a digital signal to an analog signal, if the signal to be converted is a highly periodic signal such as a sine wave, the periodic fluctuation component of the digital signal flowing on the digital signal bus is directly analog. In some cases, it is mixed with the signal and observed as unnecessary spurious. This is known as field-through from a digital signal, and is one of the obstacles in realizing a signal conversion device having a high SFDR (Supplied-Free Dynamic Range).

以下、フィールドスルーについて説明する。図3は、4ビット幅のデジタル信号バスで、周期8T(Tは、サンプリングクロック周期)の正弦波を出力する場合の、デジタル信号バス上の各ビット値と、そのデジタル値(10進数で表現した値)を示す図である。   Hereinafter, field-through will be described. FIG. 3 shows a bit value on the digital signal bus and its digital value (expressed in decimal number) when a sine wave having a period of 8T (T is a sampling clock period) is output on a 4-bit wide digital signal bus. FIG.

図3に示すように、デジタル信号バスの第0ビットは、4T毎に0となっており、1/(4T)の周波数成分を含むことが判る。このように、デジタル信号バス上を流れる各デジタル信号は、D/A変換器の出力信号とは、異なる周波数成分を含む場合が多い。D/A変換器のデジタル信号バスとアナログ出力は、電磁誘導等により、極めて弱いながらも結合しているため、特にアナログ信号の出力電力が小さい場合にはフィールドスルーによるスプリアスを無視できない。   As shown in FIG. 3, the 0th bit of the digital signal bus is 0 every 4T, and it can be seen that 1 / (4T) frequency components are included. As described above, each digital signal flowing on the digital signal bus often includes a different frequency component from the output signal of the D / A converter. Since the digital signal bus and the analog output of the D / A converter are coupled to each other though they are extremely weak due to electromagnetic induction or the like, spurious due to field through cannot be ignored particularly when the output power of the analog signal is small.

フィールドスルーによるスプリアスの抑圧のために、デジタル信号にスクランブルを施す方法が知られている(例えば、非特許文献1参照。)。   In order to suppress spurious due to field through, a method of scrambling a digital signal is known (for example, see Non-Patent Document 1).

図4は、非特許文献1に記載のスプリアス抑圧のための構成図である。図4によると、4ビットのデジタル信号入力は、ビット毎に備えられた排他的論理和回路21〜24の一方の入力端子に、それぞれ入力される。排他的論理和回路21〜24の他方の入力端子には、サンプリングクロックで駆動されている擬似雑音系列発生回路25から、1ビット幅の擬似雑音系列が入力される。排他的論理和回路21〜24の出力は、排他的論理和回路26〜29の一方の入力端子に入力され、排他的論理和回路26〜29の他方の入力端子には、擬似雑音系列発生回路25からの擬似雑音系列が入力される。排他的論理和回路26〜29の出力と、デジタル信号入力に同期しているサンプリングクロックは、D/A変換器1に入力され、D/A変換器1からは、変換されたアナログ信号が出力される。   FIG. 4 is a configuration diagram for spurious suppression described in Non-Patent Document 1. According to FIG. 4, the 4-bit digital signal input is input to one input terminal of each of the exclusive OR circuits 21 to 24 provided for each bit. A pseudo-noise sequence having a 1-bit width is input from the pseudo-noise sequence generation circuit 25 driven by a sampling clock to the other input terminals of the exclusive OR circuits 21 to 24. The outputs of the exclusive OR circuits 21 to 24 are input to one input terminal of the exclusive OR circuits 26 to 29, and the other input terminal of the exclusive OR circuits 26 to 29 is connected to the pseudo noise sequence generation circuit. A pseudo-noise sequence from 25 is input. The outputs of the exclusive OR circuits 26 to 29 and the sampling clock synchronized with the digital signal input are input to the D / A converter 1, and the converted analog signal is output from the D / A converter 1. Is done.

図4の構成では、デジタル信号入力は、排他的論理和回路21〜24において、擬似雑音系列によりスクランブルされるため、符号5で示すデジタル信号バスの配線区間において、各ビットを現す信号の周期性は消滅し、スプリアスの混入を抑えることができる。スクランブルされた信号は、D/A変換器1の直前において、排他的論理和回路26〜29によりデスクランブルされ、元のデジタル信号入力へと再変換される。   In the configuration of FIG. 4, the digital signal input is scrambled by the pseudo-noise sequence in the exclusive OR circuits 21 to 24, and therefore the periodicity of the signal representing each bit in the wiring section of the digital signal bus indicated by reference numeral 5. Disappears and spurious contamination can be suppressed. The scrambled signal is descrambled by the exclusive OR circuits 26 to 29 immediately before the D / A converter 1 and reconverted into the original digital signal input.

“MAX5884, 3.3V, 14-Bit 200Msps High Dynamic Performance DAC with CMOS Inputs, Datasheet”、p.10. 、[online]、Maxim Integrated Products、[2004年11月18日検索]、インターネット<URL:http://pdfserv.maxim-ic.com/en/ds/MAX5884.pdf>“MAX5884, 3.3V, 14-Bit 200Msps High Dynamic Performance DAC with CMOS Inputs, Datasheet”, p.10., [Online], Maxim Integrated Products, [November 18, 2004 search], Internet <URL: http: //pdfserv.maxim-ic.com/en/ds/MAX5884.pdf>

しかしながら、非特許文献1に記載の構成では、D/A変換器1の直前で、入力された元のデジタル信号へと再変換しているため、排他的論理和回路26〜29とD/A変換器1間のデジタル信号バス、及び、D/A変換器1の内部配線等から、D/A変換器1のアナログ出力への結合の影響を抑えることはできない。   However, in the configuration described in Non-Patent Document 1, since the original digital signal is reconverted immediately before the D / A converter 1, the exclusive OR circuits 26 to 29 and the D / A The influence of coupling on the analog output of the D / A converter 1 from the digital signal bus between the converters 1 and the internal wiring of the D / A converter 1 cannot be suppressed.

従って、本発明は、上記問題を解決し、デジタル信号バスからのフィールドスルーによるスプリアスの小さい、信号変換装置及び方法を提供することを目的とする。   SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a signal conversion apparatus and method that solves the above-described problems and has low spurious due to field-through from a digital signal bus.

本発明における信号変換装置によれば、
帯域制限された所要信号をサンプリングクロック速度で標本化してデジタル数値化したデジタル信号を、アナログ信号に変換する装置であって、前記所要信号の帯域外の雑音を発生する有色雑音発生手段と、前記雑音と、前記デジタル信号を加算する加算手段と、加算手段の出力信号をアナログ信号に変換するD/A変換手段と、D/A変換手段の出力信号から、前記所要信号をろ波するフィルタ手段と、を備え、前記有色雑音発生手段は、サンプリングクロックを分周する分周手段と、分周手段の出力信号により駆動され、擬似雑音を発生する擬似雑音系列発生手段と、予め決められた周波数範囲の正弦波を、時系列に沿ってランダムに発生するランダム発振手段と、前記擬似雑音系列発生手段の出力信号を、ランダム発振手段の出力信号により周波数変換する周波数変換手段とを備えていることを特徴とする。
According to the signal conversion device of the present invention,
A digital signal obtained by sampling a band-limited required signal at a sampling clock speed and digitizing the digital signal into an analog signal, and a colored noise generating means for generating noise outside the band of the required signal; Noise, adding means for adding the digital signal, D / A converting means for converting the output signal of the adding means into an analog signal, and filter means for filtering the required signal from the output signal of the D / A converting means The colored noise generating means includes a frequency dividing means for dividing a sampling clock, a pseudo noise sequence generating means for generating pseudo noise driven by an output signal of the frequency dividing means, and a predetermined frequency. Random oscillating means for randomly generating a sine wave of a range along a time series, and an output signal of the pseudo noise sequence generating means as an output signal of the random oscillating means Characterized in that it comprises a frequency converter for more frequency conversion.

本発明における信号変換方法によれば、
帯域制限された所要信号をサンプリングクロック速度で標本化してデジタル数値化したデジタル信号を、アナログ信号に変換する方法であって、前記所要信号の帯域外の雑音を発生し、前記雑音と、前記デジタル信号を加算してアナログ信号に変換し、前記アナログ信号から、フィルタにより前記所要信号をろ波するステップを備えており、前記所要信号の帯域外の雑音は、予め決められた周波数範囲の正弦波を、時系列に沿ってランダムに発生し、分周したサンプリングクロックで駆動される擬似雑音系列発生回路の出力信号を、前記正弦波により周波数変換したものであることを特徴とする。
According to the signal conversion method of the present invention,
A method of converting a digital signal obtained by sampling a band-limited required signal at a sampling clock speed and digitizing the analog signal into an analog signal, generating noise outside the band of the required signal, and the noise and the digital Adding a signal to convert the signal into an analog signal, and filtering the required signal from the analog signal by a filter. Noise outside the band of the required signal is a sine wave in a predetermined frequency range. Are generated by randomly converting the output signal of the pseudo noise sequence generation circuit driven by the divided sampling clock and frequency-converted by the sine wave .

デジタル信号入力に対して、所要信号帯域外の有色雑音を加算することにより、デジタル信号バスの各ビットの周期性を喪失させ、これにより、フィールドスルーによるスプリアスを抑圧できる。更に、加算した有色雑音を、アナログ信号に変換後に除去する構成としているため、従来技術において問題となったD/A変換器の内部配線等からの誘導の影響も発生することはなく、良好なスプリアス特性を有する信号変換装置が実現可能となる。   By adding colored noise outside the required signal band to the digital signal input, the periodicity of each bit of the digital signal bus can be lost, thereby suppressing spurious due to field-through. Furthermore, since the added colored noise is removed after being converted into an analog signal, there is no influence of induction from the internal wiring of the D / A converter, which is a problem in the prior art, and it is good. A signal converter having spurious characteristics can be realized.

分周された低速クロックで、擬似雑音系列発生手段を駆動して有色雑音の発生を行うが、擬似雑音系列発生手段は、シフトレジスタと排他的論理和回路で構成可能であり、狭帯域フィルタのような複雑な回路を要しないため、簡易な回路構成で良好なスプリアス特性を有する信号変換装置を実現可能となる。   The pseudo-noise sequence generating means is driven by the divided low-speed clock to generate colored noise. The pseudo-noise sequence generating means can be composed of a shift register and an exclusive OR circuit, Since such a complicated circuit is not required, a signal converter having a good spurious characteristic can be realized with a simple circuit configuration.

また、ランダム発振手段と、周波数変換手段により、擬似雑音が変換される中心周波数を、時系列に沿ってランダムにホッピングさせ、従って、総電力は同一でありながら、平均的には電力密度の小さい有色雑音を発生することが可能である。これにより、有色雑音を除去するフィルタに要求される特性を緩和することができる。   In addition, the center frequency to which the pseudo noise is converted is randomly hopped along the time series by the random oscillating means and the frequency converting means. Accordingly, the total power is the same, but the average power density is small. It is possible to generate colored noise. As a result, the characteristics required for a filter that removes colored noise can be relaxed.

本発明を実施するための最良の実施形態について、以下では図面を用いて詳細に説明する。   The best mode for carrying out the present invention will be described in detail below with reference to the drawings.

図1は、本発明による信号変換装置の構成図である。図1によると、信号変換装置は、D/A変換器1と、加算回路2と、有色雑音発生回路3と、フィルタ4とを有する。尚、以下の説明において、デジタル信号入力は、帯域制限された所要信号をサンプリングクロック速度で標本化した後、デジタル数値化した信号であるものとする。所要信号とは、信号変換装置が出力すべき、アナログ信号を意味する。   FIG. 1 is a block diagram of a signal conversion apparatus according to the present invention. As shown in FIG. 1, the signal conversion apparatus includes a D / A converter 1, an addition circuit 2, a colored noise generation circuit 3, and a filter 4. In the following description, it is assumed that the digital signal input is a digital digitized signal after the band-limited required signal is sampled at the sampling clock speed. The required signal means an analog signal to be output by the signal conversion device.

有色雑音発生回路3は、デジタル数値化された、所要信号帯域外の周波数成分のみを含む有色雑音を発生し、出力する機能を有する。   The colored noise generating circuit 3 has a function of generating and outputting colored noise including only frequency components outside the required signal band, which are digitalized.

加算回路2は、デジタル信号入力と、有色雑音発生回路3からの有色雑音を加算して、出力し、D/A変換器1は、加算回路2からのデジタル信号を入力とし、アナログ信号に変換し出力する。   The adder circuit 2 adds the digital signal input and the colored noise from the colored noise generating circuit 3 and outputs the result, and the D / A converter 1 receives the digital signal from the adder circuit 2 and converts it into an analog signal. And output.

フィルタ4は、所要信号帯域を通過帯域とするフィルタであり、D/A変換器1の出力のアナログ信号を、ろ波して、デジタル領域で所要信号に加算された有色雑音を除去し、帯域制限された所要信号を取り出す。   The filter 4 is a filter having a required signal band as a pass band, and filters the analog signal output from the D / A converter 1 to remove the colored noise added to the required signal in the digital domain. Retrieve the limited required signal.

図2は、信号変換装置の動作を説明する図である。加算回路2において、標本化された所要信号と、標本化された有色雑音が加算されるが、有色雑音の周波数帯域は、所要信号の帯域外であるため、周波数軸上では重なることはない。従って、所要信号を通過帯域とするフィルタにより、有色雑音を除去し、所要信号のみを取り出すことができ、また、時間軸上では、加算回路の出力には、有色雑音が加算されているため、デジタル信号バス上の各ビットの周期性が喪失し、結果、フィールドスルーによるスプリアスが抑圧されこととなる。更に、加算した有色雑音を、アナログ信号に変換後に除去する構成としているため、従来技術において問題となったD/A変換器の内部配線等からの誘導の影響も発生することはなく、良好なスプリアス特性を有する信号変換装置が実現可能となる。   FIG. 2 is a diagram for explaining the operation of the signal conversion apparatus. In the adder circuit 2, the sampled required signal and the sampled colored noise are added, but the frequency band of the colored noise is outside the band of the required signal and therefore does not overlap on the frequency axis. Therefore, it is possible to remove the colored noise by the filter having the required signal as a pass band and extract only the required signal, and on the time axis, since the colored noise is added to the output of the adder circuit, The periodicity of each bit on the digital signal bus is lost, and as a result, spurious due to field-through is suppressed. Furthermore, since the added colored noise is removed after being converted into an analog signal, there is no influence of induction from the internal wiring of the D / A converter, which is a problem in the prior art, and it is good. A signal converter having spurious characteristics can be realized.

続いて、図1を用いて、有色雑音発生回路3の構成例を説明する。図1によると、有色雑音発生回路3は、分周回路31と、擬似雑音系列発生回路32と、可変周波数発振回路33と、乗算回路34とを有する。   Next, a configuration example of the colored noise generation circuit 3 will be described with reference to FIG. According to FIG. 1, the colored noise generating circuit 3 includes a frequency dividing circuit 31, a pseudo noise sequence generating circuit 32, a variable frequency oscillating circuit 33, and a multiplying circuit 34.

分周回路31は、サンプリングクロックを分周して、分周したクロックを擬似雑音系列発生回路32に入力する。擬似雑音系列発生回路32は、分周回路31からの入力クロックにより駆動され、入力クロックの周期毎に擬似雑音を発生して、デジタル値で出力する。   The frequency dividing circuit 31 divides the sampling clock and inputs the divided clock to the pseudo noise sequence generating circuit 32. The pseudo noise sequence generation circuit 32 is driven by the input clock from the frequency dividing circuit 31, generates pseudo noise for each cycle of the input clock, and outputs it as a digital value.

可変周波数発振回路33は、擬似雑音系列発生回路32からの擬似雑音に依存する周波数の正弦波を発生する。例えば、擬似雑音系列発生回路32からの擬似雑音が、4ビットのデジタル値m(m=0〜15)である場合、可変周波数発振回路33は、f(m)=f0・m(ここで、f(m)は発振周波数、f0は定数)の正弦波を発生する。但し、正弦波の周波数は、所要信号帯域外となるように調整する。これにより、可変周波数発振回路33は、予め決められた周波数範囲の正弦波を、時系列に沿ってランダムに発生する。   The variable frequency oscillation circuit 33 generates a sine wave having a frequency depending on the pseudo noise from the pseudo noise sequence generation circuit 32. For example, when the pseudo noise from the pseudo noise sequence generation circuit 32 is a 4-bit digital value m (m = 0 to 15), the variable frequency oscillation circuit 33 has f (m) = f0 · m (where, A sine wave having an oscillation frequency (f0 is a constant) is generated. However, the frequency of the sine wave is adjusted to be outside the required signal band. Thereby, the variable frequency oscillating circuit 33 randomly generates a sine wave in a predetermined frequency range along a time series.

乗算回路34は、擬似雑音系列発生回路32からの擬似雑音と、可変周波数発振回路33からの正弦波を乗算して出力する。これにより、擬似雑音系列発生回路32からの、中心周波数が0である擬似雑音の周波数帯域は、可変周波数発振回路33からの正弦波の周波数を中心とする周波数帯域に周波数変換される。可変周波数発振回路33からの正弦波の周波数は、時系列に沿ってランダムに変化するため、周波数変換された出力は図2の有色雑音信号となる。   The multiplication circuit 34 multiplies the pseudo noise from the pseudo noise sequence generation circuit 32 and the sine wave from the variable frequency oscillation circuit 33 and outputs the result. As a result, the frequency band of the pseudo noise having a center frequency of 0 from the pseudo noise sequence generation circuit 32 is converted into a frequency band centered on the frequency of the sine wave from the variable frequency oscillation circuit 33. Since the frequency of the sine wave from the variable frequency oscillation circuit 33 changes randomly along the time series, the frequency converted output becomes the colored noise signal of FIG.

以上、分周された低速クロックで、擬似雑音系列発生回路32を駆動して有色雑音の発生を行うが、擬似雑音系列発生回路32は、シフトレジスタと排他的論理和回路で構成可能であり、狭帯域フィルタのような複雑な回路を要しないため、簡易な回路構成で良好なスプリアス特性を有する信号変換装置を実現可能となる。   As described above, the pseudo noise sequence generation circuit 32 is driven by the divided low-speed clock to generate colored noise. The pseudo noise sequence generation circuit 32 can be configured by a shift register and an exclusive OR circuit. Since a complicated circuit such as a narrow band filter is not required, a signal converter having a good spurious characteristic can be realized with a simple circuit configuration.

また、可変周波数発振回路33と、乗算回路34により、擬似雑音が変換される中心周波数をランダムにホッピングさせ、従って、総電力は同一でありながら、平均的には電力密度の小さい有色雑音を発生することが可能である。これにより、有色雑音を除去するフィルタ4に要求される特性を緩和することができる。   Further, the variable frequency oscillation circuit 33 and the multiplication circuit 34 randomly hop the center frequency to which the pseudo noise is converted, so that the colored noise with a small average power density is generated while the total power is the same. Is possible. Thereby, the characteristic requested | required of the filter 4 which removes colored noise can be relieved.

尚、上記の例においては、可変周波数発振回路33の発振周波数をランダムに変化させるため、擬似雑音系列発生回路32の出力を用いる構成としているが、発振周波数が所要信号帯域外でランダムに変化すればよく、上記構成に限定されるものではない。   In the above example, the output of the pseudo noise sequence generation circuit 32 is used to change the oscillation frequency of the variable frequency oscillation circuit 33 at random. However, the oscillation frequency is randomly changed outside the required signal band. The configuration is not limited to the above.

本発明による信号変換装置の構成図である。It is a block diagram of the signal converter by this invention. 信号変換装置の動作を説明する図である。It is a figure explaining operation | movement of a signal converter. 4ビット幅のデジタル信号バスにより、周期8Tの正弦波を出力する場合の、デジタル信号バスの各ビット値と、そのデジタル値を示す図である。It is a figure which shows each bit value of a digital signal bus in the case of outputting the sine wave of a period 8T by a 4-bit width digital signal bus, and its digital value. 従来技術によるスプリアス抑圧のための構成図である。It is a block diagram for the spurious suppression by a prior art.

符号の説明Explanation of symbols

1 D/A変換器
2 加算回路
3 有色雑音発生回路
4 フィルタ
5 デジタル信号バスの配線区間
21〜24、26〜29 排他的論理和回路
25、32 擬似雑音系列発生回路
31 分周回路
33 可変周波数発信回路
34 乗算回路
DESCRIPTION OF SYMBOLS 1 D / A converter 2 Adder circuit 3 Colored noise generator circuit 4 Filter 5 Wiring section of digital signal bus 21-24, 26-29 Exclusive OR circuit 25, 32 Pseudo-noise series generator circuit 31 Divider circuit 33 Variable frequency Transmission circuit 34 Multiplication circuit

Claims (2)

帯域制限された所要信号をサンプリングクロック速度で標本化してデジタル数値化したデジタル信号を、アナログ信号に変換する装置であって、
前記所要信号の帯域外の雑音を発生する有色雑音発生手段と、
前記雑音と、前記デジタル信号を加算する加算手段と、
加算手段の出力信号をアナログ信号に変換するD/A変換手段と、
D/A変換手段の出力信号から、前記所要信号をろ波するフィルタ手段と、
を備え
前記有色雑音発生手段は、
サンプリングクロックを分周する分周手段と、
分周手段の出力信号により駆動され、擬似雑音を発生する擬似雑音系列発生手段と、
予め決められた周波数範囲の正弦波を、時系列に沿ってランダムに発生するランダム発振手段と、
前記擬似雑音系列発生手段の出力信号を、ランダム発振手段の出力信号により周波数変換する周波数変換手段と、
を備えていることを特徴とする信号変換装置。
A device that converts a digital signal obtained by sampling a band-limited required signal at a sampling clock speed and converting it into an analog signal,
Colored noise generating means for generating noise outside the band of the required signal;
Adding means for adding the noise and the digital signal;
D / A conversion means for converting the output signal of the addition means into an analog signal;
Filter means for filtering the required signal from the output signal of the D / A conversion means;
Equipped with a,
The colored noise generating means is
A frequency dividing means for dividing the sampling clock;
A pseudo noise sequence generating means that is driven by the output signal of the frequency dividing means and generates pseudo noise;
Random oscillation means for randomly generating a sine wave in a predetermined frequency range along a time series;
A frequency conversion means for converting the frequency of the output signal of the pseudo noise sequence generation means by the output signal of the random oscillation means;
Signal converting apparatus characterized by comprising a.
帯域制限された所要信号をサンプリングクロック速度で標本化してデジタル数値化したデジタル信号を、アナログ信号に変換する方法であって、
前記所要信号の帯域外の雑音を発生し、
前記雑音と、前記デジタル信号を加算してアナログ信号に変換し、
前記アナログ信号から、フィルタにより前記所要信号をろ波するステップを備えており、
前記所要信号の帯域外の雑音は、
予め決められた周波数範囲の正弦波を、時系列に沿ってランダムに発生し、
分周したサンプリングクロックで駆動される擬似雑音系列発生回路の出力信号を、前記正弦波により周波数変換したものであることを特徴とする信号変換方法。
A method for converting a digital signal obtained by sampling a band-limited required signal at a sampling clock speed and converting it into an analog signal,
Generate noise outside the band of the required signal,
Add the noise and the digital signal to convert to an analog signal,
Filtering the required signal from the analog signal by a filter ;
Noise outside the band of the required signal is
A sine wave in a predetermined frequency range is randomly generated along a time series,
A signal conversion method , wherein an output signal of a pseudo noise sequence generation circuit driven by a divided sampling clock is frequency-converted by the sine wave .
JP2005028726A 2005-02-04 2005-02-04 Signal conversion apparatus and signal conversion method Expired - Lifetime JP4013958B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005028726A JP4013958B2 (en) 2005-02-04 2005-02-04 Signal conversion apparatus and signal conversion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005028726A JP4013958B2 (en) 2005-02-04 2005-02-04 Signal conversion apparatus and signal conversion method

Publications (2)

Publication Number Publication Date
JP2006217319A JP2006217319A (en) 2006-08-17
JP4013958B2 true JP4013958B2 (en) 2007-11-28

Family

ID=36980142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005028726A Expired - Lifetime JP4013958B2 (en) 2005-02-04 2005-02-04 Signal conversion apparatus and signal conversion method

Country Status (1)

Country Link
JP (1) JP4013958B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109399A (en) * 2006-10-25 2008-05-08 Toshiba Corp Radio relay, encoding processing circuit, and interface method thereof
JP6169024B2 (en) * 2014-03-14 2017-07-26 株式会社東芝 Power supply noise canceling circuit and power supply noise canceling method

Also Published As

Publication number Publication date
JP2006217319A (en) 2006-08-17

Similar Documents

Publication Publication Date Title
CA2325549C (en) Dither noise source with notched frequency spectrum
US7015851B1 (en) Linearizing ADCs using single-bit dither
JP4013958B2 (en) Signal conversion apparatus and signal conversion method
US5144640A (en) Correlation device for spectrum spread communication
JP4952559B2 (en) Pulse generator
US8223819B2 (en) Spectrally shaped pseudo-random noise sequence generator and method thereof
US9929738B2 (en) Spectrally shaped random signal
JP3927478B2 (en) D / A converter
JP2018201142A (en) Idle tone dispersion device and frequency ratio measurement device
JP6316751B2 (en) converter
JP3544998B2 (en) Rate converter
US8339160B2 (en) Clock generating device and jitter reducing method in the clock generating device
JP5219873B2 (en) Frequency synthesizer
TWI339351B (en) Pseudo-random noise generator and method thereof
JP2007189506A (en) Dds signal generation apparatus
JP5958232B2 (en) Digital-analog converter
JP4639144B2 (en) Numerically controlled oscillator
WO2004102818A3 (en) Integer cycle frequency hopping modulation for the radio frequency transmission of high speed data
CN1158772C (en) Oversampling circuit and digital/analog converter
JP6463336B2 (en) Frequency signal generator
JP2009284074A (en) Chirp signal generating device
JP6346041B2 (en) Feedback type pulse width modulation A / D converter
JP2022097258A (en) Code generation circuit
JP5764966B2 (en) Audio mixing apparatus and method, and electronic apparatus
Yan et al. Design of Multi-Mode Digital Signal Processing Circuit for Digital Transmitters

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070903

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4013958

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term