[go: up one dir, main page]

JP3988114B2 - Imaging device - Google Patents

Imaging device Download PDF

Info

Publication number
JP3988114B2
JP3988114B2 JP2001327437A JP2001327437A JP3988114B2 JP 3988114 B2 JP3988114 B2 JP 3988114B2 JP 2001327437 A JP2001327437 A JP 2001327437A JP 2001327437 A JP2001327437 A JP 2001327437A JP 3988114 B2 JP3988114 B2 JP 3988114B2
Authority
JP
Japan
Prior art keywords
light
signal
circuit
readout
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001327437A
Other languages
Japanese (ja)
Other versions
JP2003134402A (en
Inventor
忠雄 新屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2001327437A priority Critical patent/JP3988114B2/en
Publication of JP2003134402A publication Critical patent/JP2003134402A/en
Application granted granted Critical
Publication of JP3988114B2 publication Critical patent/JP3988114B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、撮像装置に係り、特に撮像素子の遮光部の信号を用いて分割した撮像素子の各受光部の出力信号の安定化を可能とする各受光部と遮光部の信号を出力する撮像素子を有する撮像装置に関する。
【0002】
【従来の技術】
内外の市場の拡大に対応して近年画素数の多い撮像素子をより安価に入手出来るようになって来ている。
この撮像素子の素子数を多画素化した場合、単一の読み出し回路で信号を読み出したのでは読み出し速度が高速になるため、部品コストが高くなり、消費電流も増大する。
そこで、複数の読み出し回路を用い、撮像素子を分割して、同時に読み出すことで、読み出し速度を低速にして、消費電流や部品コストを低減化することが考えられており、これについて説明する。
【0003】
高精細度のHDTVに対応した従来の撮像素子の一例を、図3を用いて具体的数値と共に以下に説明する。
図3(b)に示される従来の撮像素子の一例は、受光部31と読み出し回路32とより構成される。
図3(b)に示すように水平方向に1920個の有効画素(受光部31の画素)を有する撮像素子を分割せずに、その撮像素子よりの信号の読み出しも1個の読み出し回路32で一括して読み出す場合である。
【0004】
水平方向に1920個の有効画素(受光部31の画素)を有する撮像素子を1個の読み出し回路32で読み出す場合、水平周波数を33.75kHz、水平ブランキング期間を280クロック(水平同期信号から映像信号開始点までを192クロック、映像信号終了点からつぎの水平同期信号までを88クロック)とすると、その1個の読み出し回路32の動作周波数は、
33.75kHz×(1920+280)
=33.75kHz×2200=74.25MHz
となる。
【0005】
つぎに、図4に示すように水平方向に1920個の有効画素(受光部の画素)を有する撮像素子を分割し、複数の読み出し回路で読み出す場合について、以下に説明する。
図4(b)に示される撮像素子の一例は2分割した受光部41,42と2個の読み出し回路43,44とより構成される。
図4(b)に示すように水平方向に2個の読み出し回路43,44を設け、これを同時に駆動して水平方向に1920個の有効画素(受光部)を有する撮像素子を、これら2個の読み出し回路43,44で読み出す場合である。
【0006】
水平方向に1920個の有効画素(受光部)を有する撮像素子を2個の読み出し回路43,44で読み出す場合、水平周波数を33.75kHz、水平ブランキング期間を140クロックとすると、2個の各読み出し回路43,44の動作周波数は、
33.75kHz×(960+140)=37.125MHz
となる。
【0007】
以上に説明した2個の読み出し回路の動作周波数37.125MHzと、1個の読み出し回路による一括読み出しの動作周波数74.25MHzとを比較すると、撮像素子を2分割して2個の読み出し回路で読み出す場合の動作周波数は一括読み出しの場合の動作周波数の1/2となり、撮像素子を2分割すると読み出し速度を1/2の低速にすることが出来る。
【0008】
また、撮像素子は光入力がない時の撮像素子の出力電流(暗電流)は、温度依存性が大変に強く変動し易く、撮像素子を分割して読み出す場合にはこれに対応する必要がある。
そこで、撮像素子の画素部に受光部と遮光部とを設け、読み出された遮光部の信号レベルを基準信号レベルとしてサンプリングすることで黒レベルを安定化(クランプ)させることが望ましい。
【0009】
そのレベル安定化の方法について、図5の撮像素子を用いて以下に具体的に説明する。
図5に示される撮像素子は、水平方向に1920個の有効画素(受光)部52と、その両端に、図2の構成にはなかったそれぞれ24個の光が入射しないように遮光された画素(遮光)部51,53と、読み出し回路54とより構成される。
ここで、撮像素子は水平方向に1920個の有効画素(受光)部52と、その両端にそれぞれ24個の、光が入射しないように遮光された画素(遮光)部51,53とを有する構成となり、読み出し回路54は遮光部51,53と受光部52との両方の画素の信号を読み出していく。
【0010】
図9にその読み出し回路54の構成の一例を示す。
水平同期信号の入力に同期してシフトレジスタ制御回路91は、シフトレジスタ92に対してロードパルス(LD)を出力し、シフトレジスタ92はこのロードパルス(LD)に同期して水平方向1ライン分の各画素の出力信号をシフトレジスタ92に取り込む。
【0011】
また、シフトレジスタ制御回路91は水平同期信号の入力を起点としてクロックパルスをカウントしていき、カウント値が読み出し開始アドレスレジスタ54Aに予め設定した読み出し開始アドレス(TS)と一致するとシフトレジスタ92に対して読み出しのための転送許可フラグ(SE)を出力する。
【0012】
これによって、シフトレジスタ92は、水平同期信号から読み出し開始アドレス分だけ遅れて水平方向1ライン分の各画素の出力を1本の素子出力信号として転送クロック(SCK)に同期して順次、出力アンプ93を介して素子出力信号として出力する。
【0013】
いま、この撮像素子に図5(a)のような入射光が入射されると、遮光部51,53からは入射光の如何に関わらず暗電流が出力されるので、読み出し回路54からは図5(d)に示される信号が取り出される。
そこで、図13に示すように差動アンプ131とサンプルホールド回路132とよりなるクランプ回路130を設け、図5(e)で示すように遮光部51の読み出し期間中にクランプパルスを与え、遮光部51の信号レベルを基準信号レベルとしてクランプすることにより、図5(f)に示すように黒レベルを暗電流に依存しないように安定化した出力を得ることが出来る。
【0014】
つぎに、撮像素子を分割して、その両端に遮光部を設け、受光部は2分割し、今度は2個の読み出し回路で、同時に読み出す場合について、図6と共に説明する。
図6(b)に示される撮像素子は、横長の長方形状の受光領域を縦方向に分割した各受光部62,63と、前記受光領域に隣接した左右の外側に設けた遮光部61,64とからなる画素部と、前記各受光部の読み出しを行う2個の読み出し回路65,66とから構成される。
【0015】
まず、撮像素子の読み出し回路65,66の動作について、図10と共に以下に説明する。
図10に示される撮像素子の読み出し回路65,66は、読み出し開始アドレスレジスタ65A,66A、シフトレジスタ制御回路101,104、シフトレジスタ102,105、及び出力アンプ103,106より構成される。
【0016】
水平同期信号の入力に同期してシフトレジスタ制御回路101は、シフトレジスタ102に対してロードパルス(LD)を出力し、シフトレジスタ102はこのロードパルス(LD)に同期して水平方向1ライン分の各画素の出力信号(遮光部61と受光部62の信号)をシフトレジスタ102に取り込む。
【0017】
また、シフトレジスタ制御回路101は水平同期信号の入力を起点としてクロックパルスをカウントしていき、カウント値が読み出し開始アドレスレジスタ65Aに予め設定した読み出し開始アドレス(TS)と一致するとシフトレジスタ102に対して読み出しのための転送許可フラグ(SE)を出力する。
【0018】
これによって、シフトレジスタ102は、水平同期信号から読み出し開始アドレス分だけ遅れて水平方向1ライン分の各画素の出力(遮光部61と受光部62の信号)を1本の素子出力信号として転送クロック(SCK)に同期して順次、出力アンプ103を介して素子出力信号として出力する。
同様に、シフトレジスタ制御回路104は水平同期信号の入力を起点としてクロックパルスをカウントしていき、カウント値が読み出し開始アドレスレジスタ66Aに予め設定した読み出し開始アドレス(TS)と一致するとシフトレジスタ105に対して読み出しのための転送許可フラグ(SE)を出力する。
【0019】
シフトレジスタ105は、水平同期信号から読み出し開始アドレス分だけ遅れて水平方向1ライン分の各画素の出力(受光部63と遮光部64の信号)を1本の素子出力信号として転送クロック(SCK)に同期して順次、出力アンプ106を介して出力する。
【0020】
ここで撮像素子は、図6(b)に示されるように水平方向に1920個の有効画素(受光部62、受光部63)と、その両端にそれぞれ24個の光が入力しないように遮光された画素(遮光部61、遮光部64)とを有しているが、受光部の領域は960画素ずつ2つの領域(受光部62、受光部63)に分割されている。
【0021】
また、遮光部61と受光部62の信号を読み出すための読み出し回路65と、受光部63と遮光部64の信号を読み出すための読み出し回路66とを有しており、2個の読み出し回路65、読み出し回路66は同時に読み出しを開始する。
いま、この撮像素子に図6(a)に示されるような入射光が入射された時、各読み出し回路65、読み出し回路66は水平同期信号から読み出し開始アドレスTS=72クロック後に同時に読み出しを開始し、読み出し回路65は遮光部61と受光部62の信号を素子出力1として、読み出し回路66は受光部63と遮光部64の信号を素子出力2として、図6(d)、及び図6(e)のように出力する。
【0022】
読み出し回路65、読み出し回路66からの各出力(素子出力1、素子出力2)は、黒レベルをクランプするために、図14に示されるような2個の差動アンプ141,142と1個のサンプルホールド回路143とから構成されるクランプ回路140の差動アンプ141,142にそれぞれ供給される。
【0023】
読み出し回路65の出力(素子出力1)はサンプルホールド回路143に供給され、そのサンプルホールド回路143の出力は、2個の差動アンプ141,142にそれぞれ供給される。
読み出し回路65から出力される遮光部61の信号レベルを基準信号レベルとしてサンプリングするために、図6(f)で示すようなクランプパルスを図14のクランプ回路140のサンプルホールド回路143に供給する。
【0024】
クランプ出力2は読み出し回路66が受光部63の信号を出力している途中でクランプ回路の基準信号レベルが変動することになり、受光部63の入力光が連続的(一様)に滑らかに変化していても、クランプパルスに対応した位置で出力信号に段が付いたものとなる。
【0025】
【発明が解決しようとする課題】
以上図6、図14と共に説明したように、クランプ出力2は読み出し回路66が受光部63の信号を出力している途中でクランプ回路の基準信号レベルが変動することになり、図6(h)に示すように、受光部63の入力光が連続的(一様)に滑らかに変化していても、クランプパルスに対応した位置で出力信号に段が付き、不正に変動してしまい、段付きのある信号(段付き信号)を出力してしまうという問題がある。
【0026】
そこで、本発明は上記の問題を解決するためになされたものであり、撮像素子の領域を2次元的に分割し、遮光部の信号レベルにより各領域の受光部の素子出力をクランプしても段付きのないクランプ出力を得ることができる撮像装置を提供することを目的とする。
【0027】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る撮像装置は、複数の画素を行方向と列方向とに二次元配列した領域を前記行方向または列方向に分割して、始端と終端位置の少なくともいずれか一方の分割領域を遮光部とし、残りの他の複数の分割領域を受光部とした画素部を有する撮像素子と、前記撮像素子の前記複数の受光部毎に設けられ、前記複数の受光部それぞれにおける複数の画素の信号をそれぞれ同一方向に素子出力として読み出すと共に、対応する前記受光部に隣接する前記遮光部が存在している場合は、当該遮光部の信号を素子出力として読み出す複数の読み出し回路と、前記複数の読み出し回路毎に設けられ、それぞれ、前記遮光部のうち少なくとも一の遮光部の信号レベルによりクランプするためのクランプ信号の入力により対応する前記読み出し回路からの素子出力をクランプする複数の差動アンプと、前記クランプ信号を出力するためのクランプパルスが入力すると共に、前記一の遮光部の信号を読み出す前記読み出し回路からの素子出力が入力して、前記クランプパルスの入力に基づき前記一の遮光部の信号を読み出して、前記複数の差動アンプに対し前記クランプ信号を出力するサンプルホールド回路と、を有し、前記クランプパルスは、前記一の遮光部の信号および前記一の遮光部と隣接した前記受光部の信号を素子出力として順に読み出す一の読み出し回路が前記一の遮光部の信号を素子出力として読み出している間に前記サンプルホールド回路に入力し、前記複数の読み出し回路のうち前記一の読み出し回路以外の他の読み出し回路は、前記サンプルホールド回路が前記一の遮光部の信号レベルをサンプリングする前記クランプパルスが入力している期間以外に、対応する前記受光部の信号を素子出力として読み出す、ものである。
【0028】
【発明の実施の形態】
本発明の撮像素子の実施の形態につき、好ましい実施例により、以下に図と共に説明する。図1に本発明の撮像装置の第1の実施例の構成及びタイミングチャートを示す。図1(b)にその撮像素子を示す。また、図7にこの撮像素子を構成する読み出し回路の具体例を示す。
【0029】
図1(b)に示される本発明の撮像素子の第1の実施例の構成は、行方向と列方向とに二次元配列した複数の画素よりなる画素ブロックを列方向(または行方向)に4個連接して配列し、第1及び第4ブロック目は遮光部11,14に、第2及び第3ブロック目は受光部12,13に割り当てて形成した画素部と、前記各受光部12,13の読み出しを行う2個の読み出し回路15,16を有する周辺回路部とより構成される。
【0030】
図7に示されるように読み出し回路15,16は、読み出し開始開始アドレスレジスタ15A,16A、シフトレジスタ制御回路71,76、シフトレジスタ(水平転送CCD)72,75、出力アンプ73,79よりそれぞれ構成されている。
【0031】
本実施例においては、読み出し回路15及び16のシフトレジスタ72,75は共に984段(遮光部24画素+受光部960画素)で構成されるが、読み出し開始アドレスは読み出し回路15ではTS1=72が、読み出し回路16ではTS2=96が予め読み出し開始アドレスレジスタ15A、16Aにそれぞれ設定されている。
【0032】
これによって、読み出し回路15は水平同期信号からTS1=72クロック後に遮光部11及び受光部12の信号を水平方向に順次読み出していき、一方、読み出し回路16は図6(b)の従来のものの動作タイミングとは違って読み出し回路15とは同時には読み出しを開始せず、読み出し回路15が遮光部11を読み出し終わる(水平同期信号からTS2=96クロック経過した)タイミングから外部への読み出しを開始する。
【0033】
図1(d)及び図1(e)に読み出し回路15、読み出し回路16からの外部への出力(素子出力1、素子出力2)を示す。
読み出し回路15、読み出し回路16からの出力は、読み出し信号の黒レベルをクランプするために図11に示される2個の差動アンプ111,112とサンプルホールド回路113とから構成されるクランプ回路110の差動アンプ111,112の一方の入力にそれぞれに供給される。
【0034】
また、読み出し回路15の出力(素子出力1)はクランプ回路110のサンプルホールド回路113に供給され、そのサンプルホールド回路113の出力は、2個の差動アンプ111,112の他方の入力にそれぞれ供給される。
クランプ回路110には図1(f)に示すようなクランプパルスが供給されて、読み出し回路15が遮光部11の信号を読み出している期間を読み出し、それ以外の読み出し回路16が受光部13を読み出していない期間を読み出して、読み出し回路15の遮光部11の信号レベルを基準信号としてサンプリングする。
【0035】
これによってクランプ回路110のクランプ出力2は、受光部13の読み出し中に基準信号が変動することなく、正しく黒レベルをクランプすることが出来る。
図1(g)及び図1(h)に図11のクランプ回路110の出力のクランプ出力1、クランプ出力2をそれぞれ示す。
【0036】
本実施例では読み出し回路15が遮光部11を読み出した後に読み出し回路16の読み出しを開始したが、本発明は、遮光部を読み出している全ての期間で、他の読み出し回路が受光部を読み出さないようにする必要はなく、クランプ回路110において、遮光部11の信号レベルをサンプリングする期間だけ他の読み出し回路16が受光部13を読み出さないようにすれば本発明による効果が得られる。
【0037】
本実施例では、受光部12,13の両端に遮光部11,14を設けた撮像素子を用い、先に読み出された遮光部11でクランプしたが、遮光部は受光部12,13の両端ではなくどちらか片方だけでもよく、またクランプタイミングは後から読み出される遮光部14でもよい。
【0038】
この場合、遮光部14の読み出し中には他の読み出し回路が受光部を読み出さないようにすれば本発明による効果が得られる。
遮光部14を使用してクランプを行うには、クランプするまでの時間を984段(遮光部24画素+受光部960画素)分だけ更に遅らせて設定すればよい。
遮光部11を使用してクランプする場合よりより安定したクランプを行うことが出来る。
【0039】
本実施例では、2個の受光部12、受光部13で撮像素子を分割したが、何れかの読み出し回路が遮光部を読み出している時に、他の読み出し回路が受光部を読み出さないようにすれば、分割した受光部数が3以上であっても本発明による効果が得られる。
【0040】
また、本実施例では、読み出し回路15,16までを撮像素子とし、またはクランプ回路110までを含めた撮像素子として説明したが、更にクランプ出力をディジタル化するための図示しないA/D変換器までを含めた撮像素子であっても、本実施例で示したような撮像素子を用いれば同様な効果が得られる。
【0041】
つぎに、本発明の撮像素子の第2の実施例について、図と共に以下に説明する。
図2に本発明の撮像素子の第2の実施例の構成及びタイミングチャートを示す。
図2(b)にその撮像素子の構成を示す。また、図8に本発明の撮像素子を構成する読み出し回路の具体例を示す。
【0042】
図2(b)に示される本発明の撮像素子の第2の実施例の構成は、行方向と列方向とに二次元配列した複数の画素よりなる画素ブロックを列方向(または行方向)に5個連接して配列し、第1及び第5ブロック目は遮光部21,25に、第2乃至第4ブロック目は受光部22〜24に割り当てて形成した画素部と、前記遮光部21と受光部22、受光部23、及び受光部24と遮光部25の読み出しをそれぞれ行う3個の読み出し回路26〜28を有する周辺回路部とより構成される。
【0043】
図8に示されるように読み出し回路26〜28は、読み出し開始開始アドレスレジスタ26A,27A,28A、シフトレジスタ制御回路81,84,87、シフトレジスタ(水平転送CCD)82,85,88、出力アンプ83,86,89よりそれぞれ構成されている。
【0044】
本実施例においては、読み出し回路26,28のシフトレジスタ82,88は共に656段(遮光部24画素+受光部632画素)で構成されるが、読み出し回路27のシフトレジスタ85は656段(受光部656画素)で構成される。
読み出し開始アドレスは読み出し回路26ではTS1=72が予め読み出し開始アドレスレジスタ26Aに、読み出し回路27,28ではTS2,TS3=96クロックが予め読み出し開始アドレスレジスタ27A,28Aにそれぞれ設定されている。
【0045】
これによって、読み出し回路26は水平同期信号からTS1=72クロック後に遮光部21及び受光部22の信号を水平方向に順次読み出していき、一方、読み出し回路27,28は図6(b)の従来のものの動作タイミングとは違って読み出し回路26とは同時には読み出しを開始せず、読み出し回路26が遮光部21を読み出し終わる(水平同期信号からTS2=96クロック経過した)タイミングから読み出しを開始する。
【0046】
図2(d)、(e)及び(f)に読み出し回路26乃至28からの出力(素子出力1〜素子出力3)を示す。
読み出し回路26〜28からの各出力は、読み出し信号の黒レベルをクランプするために図12に示される3個の差動アンプ121〜123とサンプルホールド回路124とから構成されるクランプ回路120の差動アンプ121〜123の一方の入力にそれぞれに供給される。
【0047】
また、読み出し回路26の出力(素子出力1)はクランプ回路120のサンプルホールド回路124に供給され、そのサンプルホールド回路124の出力は、3個の差動アンプ121〜123の他方の入力にそれぞれ供給される。
クランプ回路120には図2(g)に示すようなクランプパルスが供給されて、読み出し回路26が遮光部21の信号を読み出している期間を読み出し、それ以外の読み出し回路27,28が受光部23,24を読み出していない期間を読み出して、読み出し回路26の遮光部21の信号レベルを基準信号としてクランプする。
【0048】
これによってクランプ回路120のクランプ出力2,3は、受光部23,24の読み出し中に基準信号が変動することなく、正しく黒レベルをそれぞれクランプすることが出来る。
図2(h),(i)及び(j)に図12のクランプ回路120の出力のクランプ出力1、出力2及び出力3をそれぞれ示す。
【0049】
本実施例では読み出し回路26が遮光部21を読み出した後に読み出し回路27,28の読み出しを開始したが、本発明は、遮光部を読み出している全ての期間で、他の読み出し回路が受光部を読み出さないようにする必要はなく、クランプ回路120において、遮光部21の信号レベルをサンプリングする期間だけ他の読み出し回路27,28が受光部23,24を読み出さないようにすれば本発明による効果が得られる。
【0050】
始端の遮光部21を使用してクランプする場合について図2と共に説明したが、反対に終端の遮光部25を使用してクランプする場合は、受光部22,23の読み出し終了が同じになるようにし、その読み出し終了のタイミングから遮光部25の読み出しが開始されるように読み出し開始レジスタをそれぞれ設定する。そして、その遮光部25からの信号をクランプ出来るようにクランプ回路に供給されるクランプパルスの水平同期信号からの遅延時間の設定を行えばよい。
【0051】
なお、図2の受光部23だけを読み出す読み出し回路27の読み出し開始アドレスレジスタ27AをTS1、TS2をどちらか一方を選択可能に構成しておけば、外部から供給されるクランプパルスと対応して遮光部21,25のいずれにも対応させることが出来る。
【0052】
【発明の効果】
以上に詳細に説明したように、複数の画素を行方向と列方向とに二次元配列した領域を前記行方向または列方向に分割して、始端と終端位置の少なくともいずれか一方の分割領域を遮光部とし、残りの他の複数の分割領域を受光部とした画素部を有する撮像素子と、前記撮像素子の前記複数の受光部毎に設けられ、前記複数の受光部それぞれにおける複数の画素の信号をそれぞれ同一方向に素子出力として読み出すと共に、対応する前記受光部に隣接する前記遮光部が存在している場合は、当該遮光部の信号を素子出力として読み出す複数の読み出し回路と、前記複数の読み出し回路毎に設けられ、それぞれ、前記遮光部のうち少なくとも一の遮光部の信号レベルによりクランプするためのクランプ信号の入力により対応する前記読み出し回路からの素子出力をクランプする複数の差動アンプと、前記クランプ信号を出力するためのクランプパルスが入力すると共に、前記一の遮光部の信号を読み出す前記読み出し回路からの素子出力が入力して、前記クランプパルスの入力に基づき前記一の遮光部の信号を読み出して、前記複数の差動アンプに対し前記クランプ信号を出力するサンプルホールド回路と、を有し、前記クランプパルスは、前記一の遮光部の信号および前記一の遮光部と隣接した前記受光部の信号を素子出力として順に読み出す一の読み出し回路が前記一の遮光部の信号を素子出力として読み出している間に前記サンプルホールド回路に入力し、前記複数の読み出し回路のうち前記一の読み出し回路以外の他の読み出し回路は、前記サンプルホールド回路が前記一の遮光部の信号レベルをサンプリングする前記クランプパルスが入力している期間以外に、対応する前記受光部の信号を素子出力として読み出すようにしたので、受光部よりの同時出力信号と遮光部の出力信号との読み出し時間がだぶらないようにさせたクランプに好適な信号を出力することが出来る。よって、この出力される遮光部の信号を基準にして各受光部の信号を読み出し信号がない期間でクランプすることが出来、信号レベルの揃った安定したクランプ出力が得られる。
【図面の簡単な説明】
【図1】本発明の撮像素子の第1の実施例の構成(受光部2個の場合)及びタイミングチャートを示した図である。
【図2】本発明の撮像素子の第2の実施例の構成(受光部3個の場合)及びタイミングチャートを示した図である。
【図3】従来の撮像素子の一例の構成(受光部1個の場合)を示した図である。
【図4】従来の撮像素子の一例の構成(受光部2個の場合)を示した図である。
【図5】従来の撮像素子の一例の読み出し回路が1つの場合のタイミングチャートを示した図である。
【図6】従来の撮像素子の一例の各読み出し回路のタイミングチャートを示した図である。
【図7】本発明の撮像素子を構成する読み出し回路の第1の実施例を示した図である。
【図8】本発明の撮像素子を構成する読み出し回路の第2の実施例を示した図である。
【図9】一般の撮像素子の読み出し回路の一例を示した図である。
【図10】従来の撮像素子の読み出し回路の一例を示した図である。
【図11】本発明で使用されるクランプ回路の構成を示した図である。
【図12】本発明で使用されるクランプ回路の構成を示した図である。
【図13】従来のクランプ回路の構成の一例を示した図である。
【図14】従来のクランプ回路の構成の一例を示した図である。
【符号の説明】
11,14,21,25 遮光部
12,13,22〜24 受光部
15,16,26〜28 読み出し回路
15A,16A,26A〜28A 読み出し開始アドレスレジスタ
71,74,81,84,87 シフトレジスタ制御回路
72,75,82,85,88 シフトレジスタ(水平転送CCD)
73,76,83、86,89 出力アンプ
110,120 クランプ回路
111,112,121〜123 差動アンプ
113,124 サンプルホールド回路
LD ロードパルス
SCK 転送クロック
SE 転送許可フラグ
TS,TS1〜TS3 読み出し開始アドレス(水平同期信号から画素読み出し開始までの時間)
[0001]
BACKGROUND OF THE INVENTION
The present invention provides imaging apparatus In particular, an image sensor that outputs a signal of each light receiving unit and the light shielding unit that can stabilize the output signal of each light receiving unit of the image sensor divided using the signal of the light shielding unit of the image sensor Imaging device having About.
[0002]
[Prior art]
In response to the expansion of the internal and external markets, in recent years it has become possible to obtain image sensors with a large number of pixels at a lower cost.
When the number of pixels of this image sensor is increased, reading out a signal with a single readout circuit increases the readout speed, resulting in high component costs and increased current consumption.
Therefore, it is considered to use a plurality of readout circuits, divide the image sensor, and simultaneously read out, thereby reducing the readout speed and reducing the current consumption and the component cost. This will be described.
[0003]
An example of a conventional imaging device compatible with high-definition HDTV will be described below together with specific numerical values with reference to FIG.
An example of a conventional imaging element shown in FIG. 3B is configured by a light receiving unit 31 and a readout circuit 32.
As shown in FIG. 3B, an image sensor having 1920 effective pixels (pixels of the light receiving unit 31) in the horizontal direction is not divided, and a single readout circuit 32 reads out signals from the image sensor. This is a case of reading all at once.
[0004]
When an image sensor having 1920 effective pixels (pixels of the light receiving unit 31) in the horizontal direction is read out by one readout circuit 32, the horizontal frequency is 33.75 kHz and the horizontal blanking period is 280 clocks (from the horizontal synchronization signal to the video). 192 clocks from the signal start point to 88 clocks from the video signal end point to the next horizontal synchronization signal), the operating frequency of one readout circuit 32 is
33.75kHz × (1920 + 280)
= 33.75 kHz x 2200 = 74.25 MHz
It becomes.
[0005]
Next, a case where an image sensor having 1920 effective pixels (pixels of the light receiving unit) in the horizontal direction as shown in FIG. 4 is divided and read by a plurality of readout circuits will be described below.
An example of the image sensor shown in FIG. 4B is composed of light receiving units 41 and 42 divided into two and two readout circuits 43 and 44.
As shown in FIG. 4B, two readout circuits 43 and 44 are provided in the horizontal direction, and the two image pickup elements having 1920 effective pixels (light receiving portions) in the horizontal direction are driven simultaneously. This is a case of reading by the read circuits 43 and 44.
[0006]
When an image sensor having 1920 effective pixels (light-receiving portions) in the horizontal direction is read by the two readout circuits 43 and 44, each of the two is assumed to have a horizontal frequency of 33.75 kHz and a horizontal blanking period of 140 clocks. The operating frequency of the readout circuits 43 and 44 is
33.75 kHz × (960 + 140) = 37.125 MHz
It becomes.
[0007]
When the operation frequency of 37.125 MHz of the two readout circuits described above is compared with the operation frequency of 74.25 MHz of collective readout by one readout circuit, the image sensor is divided into two and read out by the two readout circuits. The operating frequency in this case is ½ of the operating frequency in the case of batch reading, and if the image sensor is divided into two, the reading speed can be reduced to ½.
[0008]
Further, the output current (dark current) of the image sensor when there is no light input has a very strong temperature dependency and is likely to fluctuate. When the image sensor is divided and read, it is necessary to cope with this. .
Therefore, it is desirable to stabilize (clamp) the black level by providing a light receiving portion and a light shielding portion in the pixel portion of the image sensor and sampling the read signal level of the light shielding portion as a reference signal level.
[0009]
The level stabilization method will be specifically described below with reference to the image sensor shown in FIG.
The image sensor shown in FIG. 5 includes 1920 effective pixel (light receiving) portions 52 in the horizontal direction, and pixels that are shielded so that 24 light beams that are not in the configuration of FIG. (Shading) portions 51 and 53 and a readout circuit 54 are included.
Here, the image pickup device includes 1920 effective pixel (light receiving) portions 52 in the horizontal direction and 24 pixel (light shielding) portions 51 and 53 that are shielded so that light does not enter at both ends thereof. Thus, the readout circuit 54 reads out the signals of the pixels of both the light shielding parts 51 and 53 and the light receiving part 52.
[0010]
FIG. 9 shows an example of the configuration of the reading circuit 54.
The shift register control circuit 91 outputs a load pulse (LD) to the shift register 92 in synchronization with the input of the horizontal synchronization signal, and the shift register 92 corresponds to one horizontal line in synchronization with the load pulse (LD). The output signal of each pixel is taken into the shift register 92.
[0011]
The shift register control circuit 91 counts clock pulses starting from the input of the horizontal synchronization signal, and when the count value matches the read start address (TS) preset in the read start address register 54A, Then, a transfer permission flag (SE) for reading is output.
[0012]
Thus, the shift register 92 sequentially outputs the output of each pixel for one line in the horizontal direction as a single element output signal in synchronization with the transfer clock (SCK) with a delay corresponding to the read start address from the horizontal synchronization signal. The signal is output as an element output signal via 93.
[0013]
Now, when incident light as shown in FIG. 5A is incident on the image sensor, a dark current is output from the light shielding portions 51 and 53 regardless of the incident light. The signal shown in 5 (d) is extracted.
Therefore, a clamp circuit 130 including a differential amplifier 131 and a sample hold circuit 132 is provided as shown in FIG. 13, and a clamp pulse is given during the readout period of the light shielding unit 51 as shown in FIG. By clamping the signal level of 51 as the reference signal level, it is possible to obtain a stabilized output so that the black level does not depend on the dark current as shown in FIG.
[0014]
Next, a case where the image pickup device is divided, light shielding portions are provided at both ends thereof, the light receiving portion is divided into two, and reading is performed simultaneously by two reading circuits will be described with reference to FIG.
The imaging element shown in FIG. 6B includes light receiving portions 62 and 63 obtained by dividing a horizontally long rectangular light receiving region in the vertical direction, and light shielding portions 61 and 64 provided on the left and right outer sides adjacent to the light receiving region. And two readout circuits 65 and 66 for reading out each light receiving unit.
[0015]
First, the operation of the readout circuits 65 and 66 of the image sensor will be described below with reference to FIG.
10 includes readout start address registers 65A and 66A, shift register control circuits 101 and 104, shift registers 102 and 105, and output amplifiers 103 and 106. The readout circuits 65 and 66 shown in FIG.
[0016]
The shift register control circuit 101 outputs a load pulse (LD) to the shift register 102 in synchronization with the input of the horizontal synchronization signal, and the shift register 102 corresponds to one horizontal line in synchronization with this load pulse (LD). Output signals (signals from the light shielding unit 61 and the light receiving unit 62) are taken into the shift register 102.
[0017]
The shift register control circuit 101 counts the clock pulses starting from the input of the horizontal synchronization signal, and when the count value matches the read start address (TS) preset in the read start address register 65A, Then, a transfer permission flag (SE) for reading is output.
[0018]
As a result, the shift register 102 uses the output of each pixel for one line in the horizontal direction (signals from the light shielding unit 61 and the light receiving unit 62) as a single element output signal with a delay of the readout start address from the horizontal synchronization signal. In synchronization with (SCK), the output signal is output through the output amplifier 103 as an element output signal.
Similarly, the shift register control circuit 104 counts clock pulses starting from the input of the horizontal synchronization signal, and when the count value matches the read start address (TS) preset in the read start address register 66A, the shift register 105 On the other hand, a transfer permission flag (SE) for reading is output.
[0019]
The shift register 105 uses the output of each pixel for one line in the horizontal direction (signals from the light receiving unit 63 and the light shielding unit 64) as a single element output signal with a transfer clock (SCK) delayed by the readout start address from the horizontal synchronization signal. Are sequentially output via the output amplifier 106 in synchronization with the output.
[0020]
Here, as shown in FIG. 6B, the image pickup element is shielded so that 1920 effective pixels (light receiving unit 62, light receiving unit 63) in the horizontal direction and 24 lights are not input to both ends thereof. However, the area of the light receiving part is divided into two areas (light receiving part 62 and light receiving part 63) for each 960 pixels.
[0021]
In addition, a reading circuit 65 for reading signals from the light shielding unit 61 and the light receiving unit 62 and a reading circuit 66 for reading signals from the light receiving unit 63 and the light shielding unit 64 are provided. The read circuit 66 starts reading at the same time.
Now, when incident light as shown in FIG. 6A is incident on the image sensor, each readout circuit 65 and readout circuit 66 starts readout simultaneously after the readout start address TS = 72 clocks from the horizontal synchronization signal. The readout circuit 65 uses the signals of the light-shielding part 61 and the light-receiving part 62 as the element output 1, and the readout circuit 66 uses the signals of the light-receiving part 63 and the light-shielding part 64 as the element output 2, and FIGS. 6 (d) and 6 (e). ) Is output.
[0022]
Each output (element output 1 and element output 2) from the readout circuit 65 and readout circuit 66 has two differential amplifiers 141 and 142 and one output as shown in FIG. 14 in order to clamp the black level. These are supplied to differential amplifiers 141 and 142 of a clamp circuit 140 composed of a sample hold circuit 143, respectively.
[0023]
The output of the readout circuit 65 (element output 1) is supplied to the sample hold circuit 143, and the output of the sample hold circuit 143 is supplied to the two differential amplifiers 141 and 142, respectively.
In order to sample the signal level of the light shielding unit 61 output from the readout circuit 65 as a reference signal level, a clamp pulse as shown in FIG. 6F is supplied to the sample hold circuit 143 of the clamp circuit 140 of FIG.
[0024]
In the clamp output 2, the reference signal level of the clamp circuit changes while the readout circuit 66 outputs the signal of the light receiving unit 63, and the input light of the light receiving unit 63 changes continuously (uniformly) smoothly. Even so, the output signal is stepped at a position corresponding to the clamp pulse.
[0025]
[Problems to be solved by the invention]
As described above with reference to FIGS. 6 and 14, in the clamp output 2, the reference signal level of the clamp circuit fluctuates while the readout circuit 66 outputs the signal of the light receiving unit 63, and FIG. As shown in FIG. 4, even if the input light of the light receiving unit 63 changes continuously (uniformly) smoothly, the output signal has a step at a position corresponding to the clamp pulse, and the output signal fluctuates illegally. There is a problem that a certain signal (stepped signal) is output.
[0026]
Therefore, the present invention has been made to solve the above problems, An imaging apparatus capable of obtaining a clamp output without a step even if the area of the imaging element is divided two-dimensionally and the element output of the light receiving part of each area is clamped by the signal level of the light shielding part The purpose is to provide.
[0027]
[Means for Solving the Problems]
In order to solve the above-described problem, an imaging apparatus according to the present invention divides an area in which a plurality of pixels are two-dimensionally arranged in a row direction and a column direction into the row direction or the column direction, and at least one of a start end position and an end position. Provided for each of the plurality of light receiving portions of the imaging element, and an imaging element having a pixel portion in which one of the divided regions is a light shielding portion and the remaining plurality of divided regions are light receiving portions, Signals of a plurality of pixels in each of the plurality of light receiving portions are respectively in the same direction When reading out as an element output and there is the light-shielding part adjacent to the corresponding light-receiving part, a plurality of readout circuits for reading out the signal of the light-shielding part as an element output and provided for each of the plurality of readout circuits A plurality of differential amplifiers for clamping an element output from the corresponding readout circuit by inputting a clamp signal for clamping by a signal level of at least one of the light shielding units, and outputting the clamp signal A clamp pulse for input, and an element output from the readout circuit for reading the signal of the one light-shielding part is inputted, and the signal of the one light-shielding part is read based on the input of the clamp pulse, A sample-and-hold circuit that outputs the clamp signal to a plurality of differential amplifiers. The one reading circuit that sequentially reads out the signal of the one light-shielding part and the signal of the light-receiving part adjacent to the one light-shielding part as an element output while reading the signal of the one light-shielding part as an element output The read signal is input to the sample hold circuit, and the other read circuit other than the one read circuit among the plurality of read circuits receives the clamp pulse that the sample hold circuit samples the signal level of the one light shielding portion. The signal of the corresponding light receiving unit is read out as an element output during a period other than the period during which the light is received.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of an image sensor according to the present invention will be described below with reference to the drawings by a preferred example. FIG. 1 shows the imaging of the present invention. apparatus The structure and timing chart of the 1st Example of this are shown. FIG. 1B shows the image sensor. FIG. 7 shows a specific example of a readout circuit constituting this image sensor.
[0029]
In the configuration of the first embodiment of the image sensor of the present invention shown in FIG. 1B, a pixel block composed of a plurality of pixels arranged two-dimensionally in the row direction and the column direction is arranged in the column direction (or row direction). Four pixel units are connected and arranged, the first and fourth blocks are assigned to the light-shielding parts 11 and 14, the second and third blocks are assigned to the light-receiving parts 12 and 13, and the respective light-receiving parts 12 are arranged. , 13 and a peripheral circuit section having two readout circuits 15 and 16 for reading out.
[0030]
As shown in FIG. 7, the read circuits 15 and 16 are constituted by read start start address registers 15A and 16A, shift register control circuits 71 and 76, shift registers (horizontal transfer CCDs) 72 and 75, and output amplifiers 73 and 79, respectively. Has been.
[0031]
In this embodiment, the shift registers 72 and 75 of the readout circuits 15 and 16 are both composed of 984 stages (light shielding unit 24 pixels + light receiving unit 960 pixels), but the readout start address is TS1 = 72 in the readout circuit 15. In the read circuit 16, TS2 = 96 is set in advance in the read start address registers 15A and 16A, respectively.
[0032]
As a result, the readout circuit 15 sequentially reads out the signals of the light-shielding portion 11 and the light-receiving portion 12 in the horizontal direction after TS1 = 72 clocks from the horizontal synchronization signal, while the readout circuit 16 operates in the conventional manner of FIG. Unlike the timing, the reading circuit 15 does not start reading at the same time, and starts reading to the outside from the timing when the reading circuit 15 finishes reading the light shielding unit 11 (TS2 = 96 clocks have elapsed from the horizontal synchronization signal).
[0033]
FIG. 1D and FIG. 1E show outputs (element output 1, element output 2) from the readout circuit 15 and readout circuit 16 to the outside.
The outputs from the readout circuit 15 and readout circuit 16 are output from a clamp circuit 110 composed of two differential amplifiers 111 and 112 and a sample hold circuit 113 shown in FIG. 11 in order to clamp the black level of the readout signal. It is supplied to one input of the differential amplifiers 111 and 112, respectively.
[0034]
The output of the readout circuit 15 (element output 1) is supplied to the sample hold circuit 113 of the clamp circuit 110, and the output of the sample hold circuit 113 is supplied to the other input of the two differential amplifiers 111 and 112, respectively. Is done.
A clamp pulse as shown in FIG. 1 (f) is supplied to the clamp circuit 110 to read a period during which the readout circuit 15 reads the signal of the light shielding unit 11, and the other readout circuits 16 read out the light receiving unit 13. The non-period is read out, and the signal level of the light shielding unit 11 of the readout circuit 15 is sampled as a reference signal.
[0035]
As a result, the clamp output 2 of the clamp circuit 110 can correctly clamp the black level without fluctuation of the reference signal during reading of the light receiving unit 13.
FIGS. 1G and 1H show the clamp output 1 and the clamp output 2 of the output of the clamp circuit 110 of FIG. 11, respectively.
[0036]
In this embodiment, the reading circuit 15 starts reading after the reading circuit 15 reads the light shielding unit 11. However, according to the present invention, the other reading circuits do not read the light receiving unit in all periods of reading the light shielding unit. In the clamp circuit 110, the effect of the present invention can be obtained if the other readout circuit 16 does not read out the light receiving unit 13 only during the period during which the signal level of the light shielding unit 11 is sampled.
[0037]
In the present embodiment, the image sensor provided with the light-shielding portions 11 and 14 at both ends of the light-receiving portions 12 and 13 is used and clamped by the light-shielding portion 11 read out earlier. Instead, only one of them may be used, and the clamp timing may be the light shielding unit 14 that is read later.
[0038]
In this case, the effect of the present invention can be obtained by preventing other readout circuits from reading out the light receiving unit during readout of the light shielding unit 14.
In order to perform clamping using the light shielding unit 14, the time until clamping may be further delayed by 984 stages (light shielding unit 24 pixels + light receiving unit 960 pixels).
Clamping can be performed more stably than when the light shielding unit 11 is used for clamping.
[0039]
In this embodiment, the image sensor is divided by the two light receiving units 12 and 13. However, when any one readout circuit reads the light shielding unit, the other readout circuit does not read the light reception unit. For example, the effect of the present invention can be obtained even if the number of divided light receiving portions is 3 or more.
[0040]
In this embodiment, the readout circuits 15 and 16 are described as the image sensor, or the image sensor including the clamp circuit 110. However, an A / D converter (not shown) for digitizing the clamp output is also described. Even if the image pickup device includes the image pickup device, the same effect can be obtained by using the image pickup device as shown in this embodiment.
[0041]
Next, a second embodiment of the image sensor of the present invention will be described below with reference to the drawings.
FIG. 2 shows a configuration and timing chart of the second embodiment of the image sensor of the present invention.
FIG. 2B shows the configuration of the image sensor. FIG. 8 shows a specific example of a readout circuit constituting the image sensor of the present invention.
[0042]
In the configuration of the second embodiment of the image sensor of the present invention shown in FIG. 2B, a pixel block composed of a plurality of pixels arranged two-dimensionally in the row direction and the column direction is arranged in the column direction (or row direction). 5 pixels are connected and arranged, the first and fifth blocks are assigned to the light-shielding portions 21 and 25, the second to fourth blocks are assigned to the light-receiving portions 22 to 24, and the light-shielding portion 21 The light receiving unit 22, the light receiving unit 23, and a peripheral circuit unit including three read circuits 26 to 28 that respectively read the light receiving unit 24 and the light blocking unit 25.
[0043]
As shown in FIG. 8, the read circuits 26 to 28 include read start start address registers 26A, 27A, 28A, shift register control circuits 81, 84, 87, shift registers (horizontal transfer CCDs) 82, 85, 88, output amplifiers. 83, 86 and 89, respectively.
[0044]
In this embodiment, the shift registers 82 and 88 of the readout circuits 26 and 28 are both configured with 656 stages (light shielding unit 24 pixels + light receiving unit 632 pixels), but the shift register 85 of the readout circuit 27 has 656 stages (light receiving unit). Part 656 pixels).
As for the read start address, TS1 = 72 is set in advance in the read start address register 26A in the read circuit 26, and TS2 and TS3 = 96 clocks are set in the read start address registers 27A and 28A in advance in the read circuits 27 and 28, respectively.
[0045]
As a result, the readout circuit 26 sequentially reads out the signals of the light shielding unit 21 and the light receiving unit 22 in the horizontal direction after TS1 = 72 clocks from the horizontal synchronization signal, while the readout circuits 27 and 28 are the conventional circuits of FIG. Unlike the operation timing, the readout circuit 26 does not start readout at the same time, and readout starts from the timing when the readout circuit 26 finishes reading out the light shielding unit 21 (TS2 = 96 clocks have elapsed from the horizontal synchronization signal).
[0046]
FIGS. 2D, 2E and 2F show outputs from the readout circuits 26 to 28 (element output 1 to element output 3).
Each output from the readout circuits 26 to 28 is the difference between the clamp circuit 120 composed of the three differential amplifiers 121 to 123 and the sample hold circuit 124 shown in FIG. 12 in order to clamp the black level of the readout signal. It is supplied to one input of each of the dynamic amplifiers 121 to 123.
[0047]
The output (element output 1) of the readout circuit 26 is supplied to the sample hold circuit 124 of the clamp circuit 120, and the output of the sample hold circuit 124 is supplied to the other inputs of the three differential amplifiers 121 to 123, respectively. Is done.
A clamp pulse as shown in FIG. 2G is supplied to the clamp circuit 120 to read a period during which the read circuit 26 reads the signal of the light shielding unit 21, and the other read circuits 27 and 28 receive the light receiving unit 23. , 24 is read out, and the signal level of the light shielding portion 21 of the readout circuit 26 is clamped as a reference signal.
[0048]
As a result, the clamp outputs 2 and 3 of the clamp circuit 120 can correctly clamp the black level without the reference signal changing during the reading of the light receiving units 23 and 24.
2 (h), (i) and (j) show the clamp output 1, output 2 and output 3 of the clamp circuit 120 of FIG. 12, respectively.
[0049]
In this embodiment, the reading circuit 26 reads the light shielding unit 21 and then starts reading the reading circuits 27 and 28. However, in the present invention, the other reading circuits use the light receiving unit in all periods of reading the light shielding unit. There is no need to prevent reading, and in the clamp circuit 120, if the other reading circuits 27 and 28 do not read the light receiving portions 23 and 24 only during a period during which the signal level of the light shielding portion 21 is sampled, the effect of the present invention can be obtained. can get.
[0050]
The case where clamping is performed using the light shielding unit 21 at the start end has been described with reference to FIG. 2. On the contrary, when clamping is performed using the light shielding unit 25 at the end, the reading ends of the light receiving units 22 and 23 should be the same. The read start register is set so that the reading of the light shielding unit 25 is started from the timing of the read end. Then, the delay time from the horizontal synchronization signal of the clamp pulse supplied to the clamp circuit may be set so that the signal from the light shielding unit 25 can be clamped.
[0051]
If the read start address register 27A of the read circuit 27 that reads only the light receiving unit 23 in FIG. 2 is configured so that either TS1 or TS2 can be selected, light is shielded corresponding to the clamp pulse supplied from the outside. It can be made to correspond to any of the parts 21 and 25.
[0052]
【The invention's effect】
As described in detail above, a region in which a plurality of pixels are two-dimensionally arranged in the row direction and the column direction is divided in the row direction or the column direction, and at least one of the divided regions of the start and end positions is obtained. Provided for each of the plurality of light receiving portions of the image sensor, and an image sensor having a pixel portion having a light receiving portion with the remaining plurality of divided regions as light receiving portions, Signals of a plurality of pixels in each of the plurality of light receiving portions are respectively in the same direction When reading out as an element output and there is the light-shielding part adjacent to the corresponding light-receiving part, a plurality of readout circuits for reading out the signal of the light-shielding part as an element output and provided for each of the plurality of readout circuits A plurality of differential amplifiers for clamping an element output from the corresponding readout circuit by inputting a clamp signal for clamping by a signal level of at least one of the light shielding units, and outputting the clamp signal A clamp pulse for input, and an element output from the readout circuit for reading the signal of the one light-shielding part is inputted, and the signal of the one light-shielding part is read based on the input of the clamp pulse, A sample-and-hold circuit that outputs the clamp signal to a plurality of differential amplifiers. The one reading circuit that sequentially reads out the signal of the one light-shielding part and the signal of the light-receiving part adjacent to the one light-shielding part as an element output while reading the signal of the one light-shielding part as an element output The read signal is input to the sample hold circuit, and the other read circuit other than the one read circuit among the plurality of read circuits receives the clamp pulse that the sample hold circuit samples the signal level of the one light shielding portion. Since the corresponding light receiving unit signal is read out as an element output outside the period during which the light is received, the clamp prevents the time required to read the simultaneous output signal from the light receiving unit and the output signal from the light shielding unit It is possible to output a suitable signal. Therefore, the signal of each light receiving unit can be clamped in a period when there is no readout signal with reference to the signal of the output light shielding unit, and a stable clamp output with uniform signal levels can be obtained.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration (in the case of two light receiving units) of a first embodiment of an image pickup device of the present invention and a timing chart.
FIG. 2 is a diagram illustrating a configuration (in the case of three light receiving units) and a timing chart of a second embodiment of the image sensor of the present invention.
FIG. 3 is a diagram illustrating a configuration of an example of a conventional image sensor (in the case of one light receiving unit).
FIG. 4 is a diagram illustrating a configuration of an example of a conventional image sensor (in the case of two light receiving units).
FIG. 5 is a diagram illustrating a timing chart in the case where there is one readout circuit as an example of a conventional image sensor.
FIG. 6 is a timing chart of each readout circuit of an example of a conventional image sensor.
FIG. 7 is a diagram showing a first embodiment of a readout circuit constituting the image sensor of the present invention.
FIG. 8 is a diagram showing a second embodiment of the readout circuit constituting the image sensor of the present invention.
FIG. 9 is a diagram illustrating an example of a readout circuit of a general image sensor.
FIG. 10 is a diagram illustrating an example of a readout circuit of a conventional image sensor.
FIG. 11 is a diagram showing a configuration of a clamp circuit used in the present invention.
FIG. 12 is a diagram showing a configuration of a clamp circuit used in the present invention.
FIG. 13 is a diagram showing an example of a configuration of a conventional clamp circuit.
FIG. 14 is a diagram showing an example of a configuration of a conventional clamp circuit.
[Explanation of symbols]
11, 14, 21, 25 Shading part
12, 13, 22-24
15, 16, 26-28 readout circuit
15A, 16A, 26A to 28A Read start address register
71, 74, 81, 84, 87 Shift register control circuit
72, 75, 82, 85, 88 Shift register (horizontal transfer CCD)
73, 76, 83, 86, 89 Output amplifier
110,120 Clamp circuit
111, 112, 121-123 Differential amplifier
113,124 Sample hold circuit
LD Load pulse
SCK transfer clock
SE transfer permission flag
TS, TS1 to TS3 Read start address (time from horizontal synchronization signal to pixel read start)

Claims (1)

複数の画素を行方向と列方向とに二次元配列した領域を前記行方向または列方向に分割して、始端と終端位置の少なくともいずれか一方の分割領域を遮光部とし、残りの他の複数の分割領域を受光部とした画素部を有する撮像素子と、
前記撮像素子の前記複数の受光部毎に設けられ、前記複数の受光部それぞれにおける複数の画素の信号をそれぞれ同一方向に素子出力として読み出すと共に、対応する前記受光部に隣接する前記遮光部が存在している場合は、当該遮光部の信号を素子出力として読み出す複数の読み出し回路と、
前記複数の読み出し回路毎に設けられ、それぞれ、前記遮光部のうち少なくとも一の遮光部の信号レベルによりクランプするためのクランプ信号の入力により対応する前記読み出し回路からの素子出力をクランプする複数の差動アンプと、
前記クランプ信号を出力するためのクランプパルスが入力すると共に、前記一の遮光部の信号を読み出す前記読み出し回路からの素子出力が入力して、前記クランプパルスの入力に基づき前記一の遮光部の信号を読み出して、前記複数の差動アンプに対し前記クランプ信号を出力するサンプルホールド回路と、を有し、
前記クランプパルスは、前記一の遮光部の信号および前記一の遮光部と隣接した前記受光部の信号を素子出力として順に読み出す一の読み出し回路が前記一の遮光部の信号を素子出力として読み出している間に前記サンプルホールド回路に入力し、
前記複数の読み出し回路のうち前記一の読み出し回路以外の他の読み出し回路は、前記サンプルホールド回路が前記一の遮光部の信号レベルをサンプリングする前記クランプパルスが入力している期間以外に、対応する前記受光部の信号を素子出力として読み出す、
ことを特徴とする撮像装置。
An area in which a plurality of pixels are two-dimensionally arranged in a row direction and a column direction is divided in the row direction or the column direction, and at least one of the start end and the end position is set as a light shielding portion, and the remaining plurality An image sensor having a pixel portion with the divided region of
Provided for each of the plurality of light receiving units of the image sensor, and reads out signals of a plurality of pixels in each of the plurality of light receiving units as element outputs in the same direction, and there is the light shielding unit adjacent to the corresponding light receiving unit A plurality of readout circuits for reading out the signal of the light-shielding part as an element output,
Provided for each of the plurality of readout circuits, and each of the plurality of differences for clamping the element output from the corresponding readout circuit by inputting a clamp signal for clamping by the signal level of at least one of the light shielding units. Dynamic amplifier,
A clamp pulse for outputting the clamp signal is inputted, and an element output from the readout circuit for reading out the signal of the one light shielding portion is inputted, and the signal of the one light shielding portion is inputted based on the input of the clamp pulse. A sample and hold circuit that outputs the clamp signal to the plurality of differential amplifiers, and
The clamp pulse is obtained by reading one signal from the one light-shielding part and one signal from the light-receiving part adjacent to the one light-shielding part in order as an element output. Input to the sample and hold circuit while
Among the plurality of readout circuits, readout circuits other than the one readout circuit correspond to periods other than the period in which the clamp pulse for sampling the signal level of the one light shielding portion is input by the sample hold circuit. Read the signal of the light receiving unit as an element output,
An imaging apparatus characterized by that.
JP2001327437A 2001-10-25 2001-10-25 Imaging device Expired - Fee Related JP3988114B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001327437A JP3988114B2 (en) 2001-10-25 2001-10-25 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001327437A JP3988114B2 (en) 2001-10-25 2001-10-25 Imaging device

Publications (2)

Publication Number Publication Date
JP2003134402A JP2003134402A (en) 2003-05-09
JP3988114B2 true JP3988114B2 (en) 2007-10-10

Family

ID=19143664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001327437A Expired - Fee Related JP3988114B2 (en) 2001-10-25 2001-10-25 Imaging device

Country Status (1)

Country Link
JP (1) JP3988114B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395240B2 (en) * 2012-09-26 2014-01-22 浜松ホトニクス株式会社 Solid-state imaging device

Also Published As

Publication number Publication date
JP2003134402A (en) 2003-05-09

Similar Documents

Publication Publication Date Title
JPH06284347A (en) Solid-state image pickup device
JP2000165754A (en) Solid-state image pickup device and signal reading method therefor
JPH08331461A (en) Driving method for solid-state image pickup device
JPH09200613A (en) Defect detector for solid-stage imaging device
US7692704B2 (en) Imaging apparatus for processing noise signal and photoelectric conversion signal
JPH07264491A (en) Output circuit of solid-state imaging device
JPH09162381A (en) Linear sensor
US4528595A (en) Line transfer imager and television camera including such an imager
JPH10174001A (en) Solid-state image sensing device and driving method therefor
US20070030371A1 (en) Frame shuttering scheme for increased frame rate
JP3988114B2 (en) Imaging device
US6809770B1 (en) Imaging device and a digital camera having same
US20010042817A1 (en) Solid state imaging device and method for driving the same
JP2867680B2 (en) Driving method of solid-state imaging device
JPH11239299A (en) Solid-state imaging device, driving method thereof, and camera
JPH08307774A (en) Color camera
JP3123415B2 (en) Single-chip color solid-state imaging device
JP2580560B2 (en) Solid color imaging device
JP4230128B2 (en) Imaging apparatus and control method thereof
JP2734971B2 (en) Signal processing circuit of charge-coupled device
JP2008288649A (en) Image pickup apparatus and method of correcting captured image data
JPH11122538A (en) Defective pixel correction device
JP2867655B2 (en) Solid-state imaging device
EP1781015A1 (en) Method for controlling an image sensor
JPH07162874A (en) Single ccd high-sensitivity color camera apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070425

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees