JP3975014B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP3975014B2 JP3975014B2 JP33171198A JP33171198A JP3975014B2 JP 3975014 B2 JP3975014 B2 JP 3975014B2 JP 33171198 A JP33171198 A JP 33171198A JP 33171198 A JP33171198 A JP 33171198A JP 3975014 B2 JP3975014 B2 JP 3975014B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode wiring
- electrode
- insulating film
- wiring terminal
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- ing And Chemical Polishing (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、スイッチング素子として薄膜トランジスタ（以下、ＴＦＴと称する）を搭載したアクティブマトリクス型の液晶表示装置の製造方法に関するものである。
【０００２】
【従来の技術】
液晶表示装置は、その駆動方法として、高表示品質の観点からＴＦＴをスイッチング素子として用いたアクティブマトリクス型のＴＦＴアレイが主として用いられている。
また、液晶表示装置の低消費電力化のためには、液晶表示パネルの画素部の有効表示面積を大きくすること、すなわち画素の開口率を向上させることが有効であり、従来、高開口率の液晶表示パネルを得るために有効なＴＦＴアレイとして、走査電極、信号電極および半導体層からなるＴＦＴを形成した後に、これらを覆うように透明樹脂からなる層間絶縁膜を設け、最上層に画素電極を形成する構造が、例えば特許第２５２１７５２号公報、特許第２５９８４２０号公報および特開平４−１６３５２８号公報等に開示されている。
【０００３】
画素電極が最上層に形成された構造を有する高開口率ＴＦＴアレイの製造方法としては、まずガラス基板等の透明絶縁性基板上にゲート電極配線およびゲート電極、ゲート絶縁膜、半導体層、ソース電極配線およびソース・ドレイン電極を順次形成してＴＦＴを形成する。次にＴＦＴを保護するために窒化シリコン膜からなるパッシベーション膜を成膜する。
次に透明樹脂からなる層間絶縁膜を形成し、パッシベーション膜および層間絶縁膜にコンタクトホールを形成する。最後に層間絶縁膜上に画素電極を形成し、ＴＦＴアレイを形成する。なお、画素電極はパッシベーション膜および層間絶縁膜に形成されたコンタクトホールを介してドレイン電極と電気的に接続される。また、上記のＴＦＴアレイが形成されたＴＦＴアレイ基板における表示領域の外側には、各電極配線を外部基板と電気的に接続するための端子が形成されている。
このような構造を有するＴＦＴアレイでは、ゲート電極配線やソース電極配線上に画素電極をオーバーラップさせることが可能であり、画素の開口率を向上させることができる。
【０００４】
しかし、ＴＦＴアレイ基板の表示領域の外側の端子が形成された実装領域には層間絶縁膜が形成されていないため、次に示すような問題が生じている。
層間絶縁膜上への画素電極の形成工程において、層間絶縁膜上に画素電極を構成するＩＴＯ膜を成膜後、エッチング処理時に、層間絶縁膜上と層間絶縁膜が除去された実装領域となる透明絶縁性基板上とでは、ＩＴＯ膜のエッチング速度が大きく異なり、層間絶縁膜上のＩＴＯ膜の方が透明絶縁性基板上のＩＴＯ膜より約５倍以上エッチング速度が速いため、層間絶縁膜上のＩＴＯ膜と透明絶縁性基板上のＩＴＯ膜を一括でエッチングすることができない。すなわち、画素電極形成時に、層間絶縁膜上のＩＴＯ膜のエッチングにエッチング時間を合わせると、透明絶縁性基板上のＩＴＯ膜は完全にエッチングされず、残存したＩＴＯ膜により端子間に短絡を生じさせる。
【０００５】
従来、この端子間の短絡を防止するために、まず、表示領域となる層間絶縁膜上のＩＴＯ膜のエッチングに合わせたエッチング時間で一回目のエッチング処理を行い、次に、層間絶縁膜上のＩＴＯパターンを写真製版工程により形成したレジストで保護した後、実装領域となる透明絶縁性基板上のＩＴＯ膜のエッチングに合わせたエッチング時間で二回目のエッチング処理を行い、画素電極を形成していた。
また、特開平９−９０３９７号公報では、実装領域の端子間に層間絶縁膜を残存させることにより、端子間の短絡を防止できると共に一回のエッチング処理によりＩＴＯ膜をエッチングする方法が開示されている。
【０００６】
【発明が解決しようとする課題】
従来の高開口率ＴＦＴアレイを実現するための液晶表示装置は以上のように構成されており、ＴＦＴアレイ基板の表示領域の外側に設けられた外部基板と各電極配線との電気的接続のための実装領域には層間絶縁膜が形成されていないため、層間絶縁膜上の画素電極形成工程においては、二回の写真製版工程および二回のエッチング処理工程が必要であり、製造工程が煩雑となり、スループットの低下およびコストアップを生じさせるなどの問題があった。
また、端子間に層間絶縁膜を残存させる方法では、端子と外部基板との接続時に、層間絶縁膜による凹凸が接続抵抗を増加させるという問題があった。
【０００７】
一般に、上記の構造を有するＴＦＴアレイにおける画素電極とＴＦＴのドレイン電極との電気的接続は、層間絶縁膜に形成されたコンタクトホールを介してなされているが、画素電極とドレイン電極との接続抵抗低減のために、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスを用いたドライエッチング法によるコンタクトホール形成後、Ｏ2 ガスによりアッシング処理を行い、コンタクトホール内の残さ物を除去している。
しかし、このＯ2 ガスによるアッシング処理により、層間絶縁膜の表面もエッチングされて、層間絶縁膜の表面に凹凸が形成される。この層間絶縁膜の表面状態が、層間絶縁膜上に成膜されるＩＴＯ膜のエッチング性に影響を及ぼしているという知見が得られた。
【０００８】
例えば、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、またはフッ素系ガス＋Ｏ2 ガスを用いたエッチング処理後では、層間絶縁膜の表面は平滑であり、この状態の層間絶縁膜上にＩＴＯ膜を成膜した場合、層間絶縁膜上のＩＴＯ膜と透明絶縁性基板上のＩＴＯ膜のエッチング速度はほぼ同じとなり、一回のエッチング処理によりＩＴＯ膜をパターニングすることができる。実際に、透明絶縁性基板上のＩＴＯ膜の最適エッチング時間でエッチング処理を行った場合、層間絶縁膜上のＩＴＯパターンのサイドエッチ量は片側１μｍ以下であり、良好なＩＴＯパターンが得られる。
しかし、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、またはフッ素系ガス＋Ｏ2 ガスを用いたエッチング処理後にＯ2 ガスによりアッシング処理を行うと、層間絶縁膜表面に凹凸が生じ、この状態の層間絶縁膜上にＩＴＯ膜を成膜した場合、層間絶縁膜上のＩＴＯ膜の方が透明絶縁性基板上のＩＴＯ膜より約５倍以上エッチング速度が速くなり、一回のエッチング処理によりＩＴＯ膜をパターニングすることができない。実際に、透明絶縁性基板上のＩＴＯ膜の最適エッチング時間でエッチング処理を行った場合、層間絶縁膜上のＩＴＯパターンのサイドエッチ量は片側３μｍ以上となり、ＩＴＯパターンは極端なテーパ形状となる。
【０００９】
以上のように、画素電極とドレイン電極との接続抵抗低減のために、Ｏ2 ガスによるアッシング処理を行った場合、層間絶縁膜上のＩＴＯ膜と透明絶縁性基板上のＩＴＯ膜を一回のエッチング処理工程でパターニングすることができず、また、Ｏ2 ガスによるアッシング処理を行わない場合、層間絶縁膜上のＩＴＯ膜と透明絶縁性基板上のＩＴＯ膜を一回のエッチング処理工程でパターニングすることができるが、画素電極とドレイン電極の接続抵抗が上昇するという問題があった。
【００１０】
この発明は、上記のような問題点を解消するためになされたもので、画素電極とドレイン電極の接続抵抗を低くかつ安定化できると共に、画素電極形成時に、実装領域の端子間に短絡を生じさせることなく、ＩＴＯ膜を一回のエッチング処理工程でパターニングすることのできる液晶表示装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係わる液晶表示装置の製造方法は、少なくともいずれか一方には電極が形成されている二枚の透明絶縁性基板を対向させて接着すると共に、上記二枚の透明絶縁性基板の間に液晶材料を挟持してなる液晶表示装置の製造方法において、上記二枚の透明絶縁性基板の一方に走査電極、走査電極配線および走査電極配線端子を形成する工程と、上記走査電極、走査電極配線および走査電極配線端子上に絶縁膜を形成する工程と、上記走査電極上に上記絶縁膜を介して半導体層を形成する工程と、上記半導体層上に第一の電極、第一の電極配線、第一の電極配線端子および第二の電極を形成する工程と、上記第一の電極、第一の電極配線、第一の電極配線端子および第二の電極上にパッシベーション膜を形成する工程と、上記パッシベーション膜上に感光性を有する透明樹脂を塗布し、露光、現像処理により上記第二の電極上にコンタクトホール、および上記走査電極配線端子と第一の電極配線端子が形成された実装領域に開口部を有する層間絶縁膜を形成する工程と、上記層間絶縁膜をマスクとして、上記コンタクトホールおよび開口部により露出した上記パッシベーション膜および絶縁膜をドライエッチング法によりエッチングする工程と、上記層間絶縁膜上と上記コンタクトホール内、および上記開口部により露出した上記透明絶縁性基板上と上記走査電極配線端子、第一の電極配線端子上に透明導電膜を成膜し、一回のエッチング処理によりパターニングして、上記第二の電極と上記コンタクトホールを介して電気的に接続された画素電極、および上記走査電極配線端子と第一の電極配線端子上に透明導電膜パターンを形成する工程を含み、上記ドライエッチング法によるエッチングは、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによるエッチング処理を行なった後、Ｏ ２ ガスによるアッシング処理を施し、その後更にＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによるエッチング処理を行なうものである。
【００１２】
また、少なくともいずれか一方には電極が形成されている二枚の透明絶縁性基板を対向させて接着すると共に、上記二枚の透明絶縁性基板の間に液晶材料を挟持してなる液晶表示装置の製造方法において、上記二枚の透明絶縁性基板の一方に走査電極、走査電極配線および走査電極配線端子を形成する工程と、上記走査電極、走査電極配線および走査電極配線端子上に絶縁膜を形成する工程と、上記走査電極上に上記絶縁膜を介して半導体層を形成する工程と、上記走査電極配線端子および第一の電極配線端子が形成される実装領域の上記絶縁膜を除去する工程と、上記半導体層上に第一の電極、第一の電極配線、第一の電極配線端子および第二の電極を形成する工程と、上記第一の電極、第一の電極配線、第一の電極配線端子および第二の電極上にパッシベーション膜を形成する工程と、上記パッシベーション膜上に感光性を有する透明樹脂を塗布し、露光、現像処理により上記第二の電極上にコンタクトホール、および上記走査電極配線端子と第一の電極配線端子が形成された実装領域に開口部を有する層間絶縁膜を形成する工程と、上記層間絶縁膜をマスクとして、上記コンタクトホールおよび開口部により露出した上記パッシベーション膜をドライエッチング法によりエッチングする工程と、上記層間絶縁膜上と上記コンタクトホール内、および上記開口部により露出した上記透明絶縁性基板上と上記走査電極配線端子、第一の電極配線端子上に透明導電膜を成膜し、一回のエッチング処理によりパターニングして、上記第二の電極と上記コンタクトホールを介して電気的に接続された画素電極、および上記走査電極配線端子と第一の電極配線端子上に透明導電膜パターンを形成する工程を含み、上記ドライエッチング法によるエッチングは、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによるエッチング処理を行なった後、Ｏ ２ ガスによるアッシング処理を施し、その後更にＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによるエッチング処理を行なうものである。
【００１５】
また、アッシング処理後に行なわれるＣＦ４＋Ｏ２、またはＳＦ６＋Ｏ２、または他のフッ素系ガス＋Ｏ２ガスによるエッチング処理は、アッシング処理前に行なわれるＣＦ４＋Ｏ２、またはＳＦ６＋Ｏ２、または他のフッ素系ガス＋Ｏ２ガスによるエッチング処理より短時間で行なう、あるいはＯ２ガスの流量比率を高くする、あるいはパワーを小さくする、あるいは上記処理条件の少なくともいずれか二条件を組み合わせて行なうものである。
更にまた、少なくともいずれか一方には電極が形成されている二枚の透明絶縁性基板を対向させて接着すると共に、上記二枚の透明絶縁性基板の間に液晶材料を挟持してなる液晶表示装置の製造方法において、上記二枚の透明絶縁性基板の一方に走査電極、走査電極配線および走査電極配線端子を形成する工程と、上記走査電極、走査電極配線および走査電極配線端子上に絶縁膜を形成する工程と、上記走査電極上に上記絶縁膜を介して半導体層を形成する工程と、上記絶縁膜を除去する工程と、上記半導体層上に第一の電極、第一の電極配線、第一の電極配線端子および第二の電極を形成する工程と、上記第一の電極、第一の電極配線、第一の電極配線端子および第二の電極上にパッシベーション膜を形成する工程と、上記パッシベーション膜上に感光性を有する透明樹脂を塗布し、露光、現像処理により上記第二の電極上にコンタクトホール、および上記走査電極配線端子と第一の電極配線端子が形成された実装領域に開口部を有する層間絶縁膜を形成する工程と、フォトレジストを塗布し、上記層間絶縁膜と同一形状にパターニングしてレジストを形成する工程と、上記レジストをマスクとして、上記コンタクトホールおよび開口部により露出した上記パッシベーション膜および絶縁膜をドライエッチング法によりエッチングした後、上記レジストを除去する工程と、上記層間絶縁膜上と上記コンタクトホール内、および上記開口部により露出した上記透明絶縁性基板上と上記走査電極配線端子、第一の電極配線端子上に透明導電膜を成膜し、一回のエッチング処理によりパターニングして、上記第二の電極と上記コンタクトホールを介して電気的に接続された画素電極、および上記走査電極配線端子と第一の電極配線端子上に透明導電膜パターンを形成する工程を含み、上記エッチング処理は、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによる一回目のエッチング処理を行なった後、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによる二回目のエッチング処理をＯ ２ ガスの流量比率を一回目より高くして行なうものである。
【００１６】
また、少なくともいずれか一方には電極が形成されている二枚の透明絶縁性基板を対向させて接着すると共に、上記二枚の透明絶縁性基板の間に液晶材料を挟持してなる液晶表示装置の製造方法において、上記二枚の透明絶縁性基板の一方に走査電極、走査電極配線および走査電極配線端子を形成する工程と、上記走査電極、走査電極配線および走査電極配線端子上に絶縁膜を形成する工程と、上記走査電極上に上記絶縁膜を介して半導体層を形成する工程と、上記絶縁膜を除去する工程と、上記半導体層上に第一の電極、第一の電極配線、第一の電極配線端子および第二の電極を形成する工程と、上記第一の電極、第一の電極配線、第一の電極配線端子および第二の電極上にパッシベーション膜を形成する工程と、上記パッシベーション膜上に感光性を有しない透明樹脂を塗布し、層間絶縁膜を形成する工程と、レジストを形成し、上記層間絶縁膜、パッシベーション膜および絶縁膜をドライエッチング法によりエッチングして、上記第二の電極上にコンタクトホール、および上記走査電極配線端子と第一の電極配線端子が形成された実装領域に開口部を形成した後、レジストを除去する工程と、上記層間絶縁膜上と上記コンタクトホール内、および上記開口部により露出した上記透明絶縁性基板上と上記走査電極配線端子、第一の電極配線端子上に透明導電膜を成膜し、一回のエッチング処理によりパターニングして、上記第二の電極と上記コンタクトホールを介して電気的に接続された画素電極、および上記走査電極配線端子と第一の電極配線端子上に透明導電膜パターンを形成する工程を含み、上記エッチング処理は、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによる一回目のエッチング処理を行なった後、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによる二回目のエッチング処理をＯ ２ ガスの流量比率を一回目より高くして行なうものである。
【００１７】
【発明の実施の形態】
実施の形態１．
以下、この発明の一実施の形態である液晶表示装置の製造方法を図について説明する。図１は本発明の実施の形態１によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板を示す断面図、図２は図１に示すＴＦＴアレイ基板の周辺部の概略平面図、図３は図１のＴＦＴアレイ基板の製造工程途中の状態を示す断面図である。
図において、１はガラス基板等の透明絶縁性基板、２は透明絶縁性基板１上に形成された走査電極（本実施の形態ではゲート電極）、２ａは走査電極２を有する走査電極配線（本実施の形態ではゲート電極配線）、２ｂは走査電極配線２ａから延長して形成された走査電極配線端子（本実施の形態ではゲート端子）、３は透明絶縁性基板１上に形成された共通電極、４はゲート電極２、ゲート電極配線２ａおよび共通配線３上に形成されたゲート絶縁膜、５はゲート絶縁膜４を介してゲート電極２上に形成された半導体層、６は半導体層５上に形成されたコンタクト層、７、８はコンタクト層６上に形成された第一の電極と第二の電極（本実施の形態ではソース電極とドレイン電極）、７ａは第一の電極７を有する第一の電極配線（本実施の形態ではソース電極配線）、７ｂは第一の電極配線７ａから延長して形成された第一の電極配線端子（本実施の形態ではソース端子）、９はチャネル部、１０はパッシベーション膜、１１はパッシベーション膜１０上に形成された層間絶縁膜、１２はパッシベーション膜１０および層間絶縁膜１１に形成されたコンタクトホール、１３は層間絶縁膜１１上に形成された画素電極で、パッシベーション膜１０および層間絶縁膜１１に形成されたコンタクトホール１２を介してドレイン電極８と電気的に接続される。１３ａは画素電極１３と同時に形成された端子２ｂ、７ｂ上のＩＴＯ膜、１４は端子２ｂ、７ｂが配設された実装領域で、実装領域１４ではゲート絶縁膜４、パッシベーション膜１０および層間絶縁膜１１は除去され、端子２ｂ、７ｂ間には透明絶縁性基板１が露出している。
【００１８】
次に本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。まず、透明絶縁性基板１の表面にスパッタ法等を用いてＣｒを成膜し、写真製版法によるレジストの形成およびウェットエッチング法によりパターニングを行い、ゲート電極２、ゲート電極配線２ａ、ゲート端子２ｂおよび共通配線３を形成する。
次に、プラズマＣＶＤ法を用いてゲート絶縁膜４を構成する窒化シリコン膜、アモルファスシリコン膜、不純物がドープされた低抵抗アモルファスシリコン膜を順次成膜した後、写真製版法によるレジストの形成およびドライエッチング法によりパターニングを行い、半導体層５およびコンタクト層６を形成する。
次に、スパッタ法を用いてＣｒを成膜し、写真製版法によるレジストの形成およびウェットエッチング法によりパターニングを行い、ソース電極７、ソース電極配線７ａ、ソース端子７ｂおよびドレイン電極８を形成後、ソース電極７とドレイン電極８に覆われていない部分の低抵抗アモルファスシリコン膜（コンタクト層６）をドライエッチング法を用いてエッチングし、チャネル部９を形成してＴＦＴを形成する。
【００１９】
次に、ＴＦＴを保護するために、パッシベーション膜１０となる窒化シリコンをプラズマＣＶＤ法を用いて成膜する。
次に、ＴＦＴおよび電極配線による段差を吸収して表面が平坦化されるように、感光性を有するアクリル系透明樹脂をスピンコート法等を用いて塗布し、露光、現像処理を施してコンタクトホールを形成後、ブリーチング露光、焼成を行い層間絶縁膜１１を形成する。このとき、図２に示すように、ゲート電極配線２ａまたはソース電極配線７ａを外部基板（図示せず）と電気的に接続するためのゲート端子２ｂおよびソース端子７ｂが配設された実装領域１４においては、各端子２ｂ、７ｂ上および各端子２ｂ、７ｂ間に層間絶縁膜１１が存在しないよう除去されている。各端子２ｂ、７ｂ間の層間絶縁膜１１を除去するのは、層間絶縁膜１１の凹凸により各端子２ｂ、７ｂと外部基板との接続抵抗が増加するのを防止するためである。
次に、ドライエッチング法を用い、層間絶縁膜１１をマスクとして、層間絶縁膜１１に形成されたコンタクトホールにより露出したパッシベーション膜１０をエッチングしてコンタクトホール１２の形成、および実装領域１４におけるパッシベーション膜１０とゲート絶縁膜４のエッチングを行う。このとき、実装領域１４では、各端子２ｂ、７ｂ間に透明絶縁性基板１が露出する。
【００２０】
図３は、層間絶縁膜１１をマスクとしたパッシベーション膜１０およびゲート絶縁膜４のドライエッチング法によるエッチング工程を示している。パッシベーション膜１０およびゲート絶縁膜４のドライエッチング条件は、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによりパッシベーション膜１０およびゲート絶縁膜４を構成する窒化シリコンをエッチングした後、次工程で形成される画素電極１３とドレイン電極８との接続抵抗低減のため、Ｏ2 ガスによるアッシング処理を行い、コンタクトホール１２底部のドレイン電極８上の残さ物を除去する。このとき、層間絶縁膜１１の表面にも、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理およびＯ2 ガスによるアッシング処理が施されるため、層間絶縁膜１１の表面に凹凸が形成される。
次に、Ｏ2 ガスのアッシング処理により形成された層間絶縁膜１１表面の凹凸低減を目的として、再度ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行う。
【００２１】
なお、二回目のＣＦ４＋Ｏ２、またはＳＦ６＋Ｏ２、または他のフッ素系ガス＋Ｏ２ガスによるエッチング処理は、コンタクトホール１２内での層間絶縁膜１１への残さ物の再付着を防止するために、一回目のエッチング時間より短時間で二回目のエッチング処理を行なう。または、ＣＦ４＋Ｏ２、またはＳＦ６＋Ｏ２、または他のフッ素系ガス＋Ｏ２ガスのＯ２ガスの流量比率を高くして二回目のエッチング処理を行なう。または、一回目のエッチング処理よりパワーを小さくして二回目のエッチング処理を行なう。または、前記の短時間処理、Ｏ２の流量比率アップおよびパワーダウンの少なくともいずれか二条件を組み合わせてエッチング処理を行なう。
【００２２】
次に、スパッタ法を用いてＩＴＯを成膜し、写真製版法によるレジストの形成およびエッチングにより層間絶縁膜１１上に画素電極１３および各端子２ｂ、７ｂ上にＩＴＯ膜１３ａを形成する。このとき、画素電極１３はコンタクトホール１２を介してドレイン電極８と電気的に接続される。
なお、ＩＴＯ膜のエッチングは、前工程において、Ｏ2 ガスのアッシング処理後に再度ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を施して、層間絶縁膜１１表面の凹凸を低減することにより、層間絶縁膜１１上のＩＴＯ膜と、実装領域１４における各端子２ｂ、７ｂ間の透明絶縁性基板１上のＩＴＯ膜のエッチング速度はほぼ同じとなり、一回のエッチング処理により画素電極１３と実装領域１４のＩＴＯ膜１３ａを同時にパターニングできる。
【００２３】
以上の工程により形成されたＴＦＴアレイ基板と、他の透明絶縁性基板上に対向電極等が形成された対向基板の表面に配向膜を形成後対向させ、この間に液晶材料を注入することにより液晶表示素子を構成する。
【００２４】
なお、画素電極１３を構成するＩＴＯ膜のエッチングにおいては、透明絶縁性基板１上のＩＴＯ膜の最適エッチング時間でエッチング処理を行った場合、層間絶縁膜１１上のＩＴＯパターン（画素電極１３）のサイドエッチ量は片側１μｍ以下であり、良好な形状を有するパターンが得られた。
また、画素電極１３とドレイン電極８との接続抵抗は３５μｍ□で数百Ω以下であった。
【００２５】
この発明によれば、層間絶縁膜１１上に形成された画素電極１３とドレイン電極８を接続するためのコンタクトホール１２の形成工程において、層間絶縁膜１１をマスクとしての、パッシベーション膜１０およびゲート絶縁膜４のＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理、およびコンタクトホール１２内の残さ物除去を目的としたＯ2 ガスによるアッシング処理後に、再度ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を施すことにより、Ｏ2 ガスのアッシング処理により形成された層間絶縁膜１１表面の凹凸を低減でき、コンタクトホール１２を介して画素電極１３とドレイン電極８との接続抵抗を低減できると共に、画素電極１３形成時に、層間絶縁膜１１上のＩＴＯ膜と、実装領域１４における各端子２ｂ、７ｂ間の透明絶縁性基板１上のＩＴＯ膜を一回のエッチング処理によりパターニングできる。
【００２６】
実施の形態２．
実施の形態１では、層間絶縁膜１１をマスクとしたパッシベーション膜１０およびゲート絶縁膜４のエッチング処理を、まずＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるパッシベーション膜１０およびゲート絶縁膜４のエッチング処理、次にコンタクトホール１２底部の残さ物除去を目的としたＯ2 ガスによるアッシング処理、次に層間絶縁膜１１表面の凹凸低減を目的とした二回目のＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理により行ったが、まずＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによりパッシベーション膜１０およびゲート絶縁膜４のエッチング処理を行い、次にＯ2 ガスの流量比率を高くして二回目のＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行うことにより、コンタクトホール１２底部の残さ物を除去してコンタクトホール１２を介しての画素電極１３とドレイン電極８との接続抵抗を低減できると共に、Ｏ2 ガスによるアッシング処理に比べて層間絶縁膜１１表面の凹凸を低減でき、画素電極１３形成時に、層間絶縁膜１１上のＩＴＯ膜と、実装領域１４における各端子２ｂ、７ｂ間の透明絶縁性基板１上のＩＴＯ膜のエッチング性を改善できる。
【００２７】
実施の形態３．
図４はこの発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板の製造工程途中の状態を示す断面図である。図において、１５は層間絶縁膜１１上に形成されたレジストである。なお、図３と同一部分については同符号を付し説明を省略する。
【００２８】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
実施の形態１と同様の方法により、透明絶縁性基板１上にゲート電極２、ゲート電極配線（図示せず）、ゲート端子２ｂ、共通電極３、ゲート絶縁膜４、半導体層５、コンタクト層６、ソース電極７、ドレイン電極８、ソース電極配線（図示せず）、ソース端子（図示せず）、チャネル部９およびパッシベーション膜１０を順次形成する。
次に、感光性を有するアクリル系透明樹脂をスピンコート法等を用いて塗布し、露光、現像処理を施してコンタクトホールを形成後、ブリーチング露光、焼成を行い層間絶縁膜１１を形成する。このとき、図２に示すように、ゲート電極配線２ａまたはソース電極配線７ａを外部基板（図示せず）と電気的に接続するためのゲート端子２ｂおよびソース端子７ｂが配設された実装領域１４においては、各端子２ｂ、７ｂ上および各端子２ｂ、７ｂ間に層間絶縁膜１１が存在しないよう除去されている。
【００２９】
次に、層間絶縁膜１１上にフォトレジストを塗布し、前記のアクリル系透明樹脂を露光する際に用いたマスクを用いてフォトレジストを露光後、現像処理を施して、層間絶縁膜１１と同じパターンのレジスト１５を形成する。
次に、レジスト１５をマスクとして、ドライエッチング法によりパッシベーション膜１０をエッチングしてコンタクトホール１２の形成、および実装領域１４におけるパッシベーション膜１０とゲート絶縁膜４のエッチングを行う。
パッシベーション膜１０およびゲート絶縁膜４のドライエッチング条件は、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによりパッシベーション膜１０およびゲート絶縁膜４を構成する窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物を除去し、次工程で形成される画素電極とドレイン電極８との接続抵抗低減を目的として、Ｏ2 ガスによるアッシング処理を行う。その後、レジスト１５を除去する。なお、Ｏ2 ガスによるアッシング処理時には、層間絶縁膜１１の表面はレジスト１５で保護されているため、層間絶縁膜１１の表面に凹凸は形成されない。
【００３０】
その後、実施の形態１と同様の方法により画素電極および各端子２ｂ、７ｂ上にＩＴＯ膜を形成し、ＴＦＴアレイ基板を形成する。
なお、パッシベーション膜１０およびゲート絶縁膜４のドライエッチング処理を、まず、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスにより窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物除去を目的として、Ｏ2 ガスの流量比率を高くしたＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行うことによっても、同様の効果が得られる。
【００３１】
本実施の形態によれば、コンタクトホール１２底部の残さ物除去を目的としたＯ2 ガスのアッシング処理、あるいはＯ2 ガスの流量比率を高くしたＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を、層間絶縁膜１１の表面をレジスト１５で保護した状態で行うことにより、層間絶縁膜１１の表面には凹凸は形成されず、コンタクトホール１２を介しての画素電極とドレイン電極８との接続抵抗を低減できると共に、画素電極形成時に、層間絶縁膜１１上のＩＴＯ膜と、実装領域１４における各端子２ｂ、７ｂ間の透明絶縁性基板１上のＩＴＯ膜のエッチング速度はほぼ同じとなり、一回のエッチング処理により画素電極と実装領域１４のＩＴＯ膜をパターニングできる。
【００３２】
実施の形態４．
図５はこの発明の実施の形態４による液晶表示装置のＴＦＴアレイ基板の製造工程途中の状態を示す断面図である。なお、図中の符号は図４と同じであるので説明を省略する。
【００３３】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
実施の形態１と同様の方法により、透明絶縁性基板１上にゲート電極２、ゲート電極配線（図示せず）、ゲート端子２ｂ、共通電極３、ゲート絶縁膜４、半導体層５、コンタクト層６、ソース電極７、ドレイン電極８、ソース電極配線（図示せず）、ソース端子（図示せず）、チャネル部９およびパッシベーション膜１０を順次形成する。
次に、感光性を有しないアクリル系透明樹脂をスピンコート法等を用いて塗布し、焼成を行い層間絶縁膜１１を形成する。
次に、層間絶縁膜１１上にフォトレジストを塗布し、露光、現像処理を施して、所定の位置に開口パターンを有するレジスト１５を形成する。
【００３４】
次に、レジスト１５をマスクとして、ドライエッチング法により層間絶縁膜１１とパッシベーション膜１０をエッチングしてコンタクトホール１２の形成、および実装領域１４における層間絶縁膜１１、パッシベーション膜１０およびゲート絶縁膜４のエッチングを行う。
層間絶縁膜１１、パッシベーション膜１０およびゲート絶縁膜４のドライエッチング条件は、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスにより層間絶縁膜１１、およびパッシベーション膜１０とゲート絶縁膜４を構成する窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物を除去し、次工程で形成される画素電極とドレイン電極８との接続抵抗低減を目的として、Ｏ2 ガスによるアッシング処理を行う。その後、レジスト１５を除去する。 なお、Ｏ2 ガスによるアッシング処理時には、層間絶縁膜１１の表面はレジスト１５で保護されているため、層間絶縁膜１１の表面に凹凸は形成されない。
その後、実施の形態１と同様の方法により画素電極およびゲート端子２ｂ、ソース端子上にＩＴＯ膜を形成し、ＴＦＴアレイ基板を形成する。
【００３５】
なお、層間絶縁膜１１、パッシベーション膜１０およびゲート絶縁膜４のドライエッチング処理を、まず、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスにより層間絶縁膜１１および窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物除去を目的として、Ｏ2 ガスの流量比率を高くしたＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行うことによっても、同様の効果が得られる。
【００３６】
本実施の形態によれば、層間絶縁膜１１を安価な感光性を有しないアクリル系透明樹脂を用いて構成し、層間絶縁膜１１のパターニングは、層間絶縁膜１１表面の保護の目的で形成されるレジスト１５をマスクとして、パッシベーション膜１０のエッチングと一括して行うことができるため、材料コストを低減できると共に、製造工程数を増やすことなく実施の形態３と同様の効果が得られる。
【００３７】
実施の形態５．
実施の形態１、２、３および４では、実装領域１４におけるゲート端子２ｂ上のゲート絶縁膜４は、層間絶縁膜１１を形成後、層間絶縁膜１１もしくはレジスト１５をマスクとしてエッチングしたが、半導体層５およびコンタクト層６の形成後にゲート端子２ｂ上のゲート絶縁膜４をエッチング除去する構造および製造工程による液晶表示装置に適用することによっても同様の効果が得られる。
【００３８】
図６はこの発明の実施の形態５による液晶表示装置のＴＦＴアレイ基板を示す断面図、図７は図６のＴＦＴアレイ基板の製造工程途中の状態を示す断面図である。なお、図中の符号は図３と同じであるので説明を省略する。
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
実施の形態１と同様の方法により、透明絶縁性基板１上にゲート電極２、ゲート電極配線（図示せず）、ゲート端子２ｂ、共通電極３、ゲート絶縁膜４、半導体層５およびコンタクト層６を順次形成する。
次に、写真製版法により所定の位置に開口パターンを有するレジストを形成後、ドライエッチング法により実装領域１４のゲート絶縁膜４をエッチングする。
次に、スパッタ法を用いてＣｒを成膜し、写真製版法によるレジストの形成およびウェットエッチング法によりパターニングを行い、ソース電極７、ソース電極配線（図示せず）、ソース端子（図示せず）、ドレイン電極８およびゲート端子２ｂ上にＣｒ膜７ｃを形成後、ソース電極７とドレイン電極８に覆われていない部分の低抵抗アモルファスシリコン膜（コンタクト層６）をドライエッチング法を用いてエッチングし、チャネル部９を形成してＴＦＴを形成する。
【００３９】
次に、ＴＦＴを保護するために、パッシベーション膜１０となる窒化シリコンをプラズマＣＶＤ法を用いて成膜する。
次に、ＴＦＴおよび電極配線による段差を吸収して表面が平坦化されるように、感光性を有するアクリル系透明樹脂をスピンコート法等を用いて塗布し、露光、現像処理を施してコンタクトホールを形成後、ブリーチング露光、焼成を行い層間絶縁膜１１を形成する。このとき、図２に示すように、ゲート電極配線２ａまたはソース電極配線７ａを外部基板（図示せず）と電気的に接続するためのゲート端子２ｂおよびソース端子７ｂが配設された実装領域１４においては、各端子２ｂ。７ｂ上および各端子２ｂ、７ｂ間に層間絶縁膜１１が存在しないよう除去されている。
次に、ドライエッチング法を用い、層間絶縁膜１１をマスクとして、層間絶縁膜１１に形成されたコンタクトホールにより露出したパッシベーション膜１０をエッチングしてコンタクトホール１２の形成、および実装領域１４におけるパッシベーション膜１０のエッチングを行う。このとき、実装領域１４では、各端子２ｂ、７ｂ間に透明絶縁性基板１が露出する。
【００４０】
図７は、層間絶縁膜１１をマスクとしたパッシベーション膜１０のドライエッチング法によるエッチング工程を示している。パッシベーション膜１０のドライエッチング条件は、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによりパッシベーション膜１０を構成する窒化シリコンをエッチングした後、次工程で形成される画素電極１３とドレイン電極８との接続抵抗低減のため、Ｏ2 ガスによるアッシング処理を行い、コンタクトホール１２底部のドレイン電極８上の残さ物を除去する。このとき、層間絶縁膜１１の表面にも、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理およびＯ2 ガスによるアッシング処理が施されるため、層間絶縁膜１１の表面に凹凸が形成される。
次に、Ｏ2 ガスのアッシング処理により形成された層間絶縁膜１１表面の凹凸低減を目的として、再度ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行う。
【００４１】
なお、二回目のＣＦ４＋Ｏ２、またはＳＦ６＋Ｏ２、または他のフッ素系ガス＋Ｏ２ガスによるエッチング処理は、コンタクトホール１２内での層間絶縁膜１１への残さ物の再付着を防止するために、一回目のエッチング時間より短時間で二回目のエッチング処理を行なう。または、ＣＦ４＋Ｏ２、またはＳＦ６＋Ｏ２、または他のフッ素系ガス＋Ｏ２ガスのＯ２ガスの流量比率を高くして二回目のエッチング処理を行なう。または、一回目のエッチング処理よりパワーを小さくして二回目のエッチング処理を行なう。または、前記の短時間処理、Ｏ２の流量比率アップおよびパワーダウンの少なくともいずれか二条件を組み合わせてエッチング処理を行なう。
【００４２】
次に、スパッタ法を用いてＩＴＯを成膜し、写真製版法によるレジストの形成およびエッチングにより層間絶縁膜１１上に画素電極１３および各端子２ｂ、７ｂ上にＩＴＯ膜１３ａを形成する。このとき、画素電極１３はコンタクトホール１２を介してドレイン電極８と電気的に接続される。
なお、ＩＴＯ膜のエッチングは、前工程において、Ｏ2 ガスのアッシング処理後に再度ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を施して、層間絶縁膜１１表面の凹凸を低減することにより、層間絶縁膜１１上のＩＴＯ膜と、実装領域１４における各端子２ｂ、７ｂ間の透明絶縁性基板１上のＩＴＯ膜のエッチング速度はほぼ同じとなり、一回のエッチング処理により画素電極１３と実装領域１４のＩＴＯ膜１３ａを同時にパターニングできる。
【００４３】
以上の工程により形成されたＴＦＴアレイ基板と、他の透明絶縁性基板上に対向電極等が形成された対向基板の表面に配向膜を形成後対向させ、この間に液晶材料を注入することにより液晶表示素子を構成する。
【００４４】
なお、画素電極１３を構成するＩＴＯ膜のエッチングにおいては、透明絶縁性基板１上のＩＴＯ膜の最適エッチング時間でエッチング処理を行った場合、層間絶縁膜１１上のＩＴＯパターン（画素電極１３）のサイドエッチ量は片側１μｍ以下であり、良好な形状を有するパターンが得られた。
また、画素電極１３とドレイン電極８との接続抵抗は３５μｍ□で数百Ω以下であった。
【００４５】
本実施の形態によれば、＊（質問参照）
【００４６】
実施の形態６．
実施の形態５では、層間絶縁膜１１をマスクとしたパッシベーション膜１０のエッチング処理を、まずＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるパッシベーション膜１０およびゲート絶縁膜４のエッチング処理、次にコンタクトホール１２底部の残さ物除去を目的としたＯ2 ガスによるアッシング処理、次に層間絶縁膜１１表面の凹凸低減を目的とした二回目のＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理により行ったが、まずＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによりパッシベーション膜１０のエッチング処理を行い、次にＯ2 ガスの流量比率を高くして二回目のＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行うことにより、コンタクトホール１２底部の残さ物を除去してコンタクトホール１２を介しての画素電極１３とドレイン電極８との接続抵抗を低減できると共に、Ｏ2 ガスによるアッシング処理に比べて層間絶縁膜１１表面の凹凸を低減でき、画素電極１３形成時に、層間絶縁膜１１上のＩＴＯ膜と、実装領域１４における各端子２ｂ、７ｂ間の透明絶縁性基板１上のＩＴＯ膜のエッチング性を改善できる。
【００４７】
実施の形態７．
図８はこの発明の実施の形態７による液晶表示装置のＴＦＴアレイ基板の製造工程途中の状態を示す断面図である。図中の符号は図４と同じであるので説明を省略する。
【００４８】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
実施の形態５と同様の方法により、透明絶縁性基板１上にゲート電極２、ゲート電極配線（図示せず）、ゲート端子２ｂ、共通電極３、ゲート絶縁膜４、半導体層５、コンタクト層６、ソース電極７、ドレイン電極８、ソース電極配線（図示せず）、ソース端子（図示せず）、チャネル部９およびパッシベーション膜１０を順次形成する。
次に、感光性を有するアクリル系透明樹脂をスピンコート法等を用いて塗布し、露光、現像処理を施してコンタクトホールを形成後、ブリーチング露光、焼成を行い層間絶縁膜１１を形成する。このとき、図２に示すように、ゲート電極配線２ａまたはソース電極配線７ａを外部基板（図示せず）と電気的に接続するためのゲート端子２ｂおよびソース端子７ｂが配設された実装領域１４においては、各端子２ｂ、７ｂ上および各端子２ｂ、７ｂ間に層間絶縁膜１１が存在しないよう除去されている。
【００４９】
次に、層間絶縁膜１１上にフォトレジストを塗布し、前記のアクリル系透明樹脂を露光する際に用いたマスクを用いてフォトレジストを露光後、現像処理を施して、層間絶縁膜１１と同じパターンのレジスト１５を形成する。
次に、レジスト１５をマスクとして、ドライエッチング法によりパッシベーション膜１０をエッチングしてコンタクトホール１２の形成、および実装領域１４におけるパッシベーション膜１０のエッチングを行う。
パッシベーション膜１０のドライエッチング条件は、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによりパッシベーション膜１０を構成する窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物を除去し、次工程で形成される画素電極とドレイン電極８との接続抵抗低減を目的として、Ｏ2 ガスによるアッシング処理を行う。その後、レジスト１５を除去する。なお、Ｏ2 ガスによるアッシング処理時には、層間絶縁膜１１の表面はレジスト１５で保護されているため、層間絶縁膜１１の表面に凹凸は形成されない。
【００５０】
その後、実施の形態５と同様の方法により画素電極および各端子２ｂ、７ｂ上にＩＴＯ膜を形成し、ＴＦＴアレイ基板を形成する。
なお、パッシベーション膜１０およびゲート絶縁膜４のドライエッチング処理を、まず、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスにより窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物除去を目的として、Ｏ2 ガスの流量比率を高くしたＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行うことによっても、同様の効果が得られる。
【００５１】
本実施の形態によれば、コンタクトホール１２底部の残さ物除去を目的としたＯ2 ガスのアッシング処理、あるいはＯ2 ガスの流量比率を高くしたＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を、層間絶縁膜１１の表面をレジスト１５で保護した状態で行うことにより、層間絶縁膜１１の表面には凹凸は形成されず、コンタクトホール１２を介しての画素電極とドレイン電極８との接続抵抗を低減できると共に、画素電極形成時に、層間絶縁膜１１上のＩＴＯ膜と、実装領域１４における各端子２ｂ、７ｂ間の透明絶縁性基板１上のＩＴＯ膜のエッチング速度はほぼ同じとなり、一回のエッチング処理により画素電極と実装領域のＩＴＯ膜１３ａをパターニングできる。
【００５２】
実施の形態８．
図９はこの発明の実施の形態８による液晶表示装置のＴＦＴアレイ基板の製造工程途中の状態を示す断面図である。なお、図中の符号は図４と同じであるので説明を省略する。
【００５３】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
実施の形態５と同様の方法により、透明絶縁性基板１上にゲート電極２、ゲート電極配線（図示せず）、ゲート端子２ｂ、共通電極３、ゲート絶縁膜４、半導体層５、コンタクト層６、ソース電極７、ドレイン電極８、ソース電極配線（図示せず）、ソース端子（図示せず）、チャネル部９およびパッシベーション膜１０を順次形成する。
次に、感光性を有しないアクリル系透明樹脂をスピンコート法等を用いて塗布し、焼成を行い層間絶縁膜１１を形成する。
次に、層間絶縁膜１１上にフォトレジストを塗布し、露光、現像処理を施して、所定の位置に開口パターンを有するレジスト１５を形成する。
【００５４】
次に、レジスト１５をマスクとして、ドライエッチング法により層間絶縁膜１１とパッシベーション膜１０をエッチングしてコンタクトホール１２の形成、および実装領域１４における層間絶縁膜１１およびパッシベーション膜１０のエッチングを行う。
層間絶縁膜１１およびパッシベーション膜１０のドライエッチング条件は、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスにより層間絶縁膜１１、およびパッシベーション膜１０を構成する窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物を除去し、次工程で形成される画素電極とドレイン電極８との接続抵抗低減を目的として、Ｏ2 ガスによるアッシング処理を行う。その後、レジスト１５を除去する。なお、Ｏ2 ガスによるアッシング処理時には、層間絶縁膜１１の表面はレジスト１５で保護されているため、層間絶縁膜１１の表面に凹凸は形成されない。
その後、実施の形態５と同様の方法により画素電極およびゲート端子２ｂ、ソース端子上にＩＴＯ膜を形成し、ＴＦＴアレイ基板を形成する。
【００５５】
なお、層間絶縁膜１１およびパッシベーション膜１０のドライエッチング処理を、まず、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスにより層間絶縁膜１１および窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物除去を目的として、Ｏ2 ガスの流量比率を高くしたＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行うことによっても、同様の効果が得られる。
【００５６】
本実施の形態によれば、層間絶縁膜１１を安価な感光性を有しないアクリル系透明樹脂を用いて構成し、層間絶縁膜１１のパターニングは、層間絶縁膜１１表面の保護の目的で形成されるレジスト１５をマスクとして、パッシベーション膜１０のエッチングと一括して行うことができるため、材料コストを低減できると共に、製造工程数を増やすことなく実施の形態７と同様の効果が得られる。
【００５７】
実施の形態９．
実施の形態１から実施の形態８では、実装領域１４において、各端子２ｂ、７ｂ間に層間絶縁膜１１が存在しないように層間絶縁膜１１を除去したが、表示領域の外側の層間絶縁膜１１をすべて除去する構造としてもよい。
【００５８】
また、実施の形態１から実施の形態８では、パッシベーション膜１０を有する構造としたが、パッシベーション膜１０を有せず、ＴＦＴ上に直接層間絶縁膜１１が形成される構造としてもよく、パッシベーション膜を有しない場合は、実施の形態５から実施の形態７におけるＴＦＴアレイ基板の製造方法においては、層間絶縁膜１１あるいはレジスト１５をマスクとしたパッシベーション膜１０のエッチング工程が不要となるため、コンタクトホール１２底部の残さ物除去を目的としたＯ2 ガスのアッシング処理、あるいはＯ2 ガスの流量比率を高くしたＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行うだけでよい。
【００５９】
また、実施の形態１から実施の形態８では、層間絶縁膜１１を構成する材料としては、アクリル系以外の透明樹脂を用いてもよい。
また、実施の形態１から実施の形態８では、コンタクトホール１２形成工程において、ドライエッチング処理に使用するＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスに、面内均一性改善を目的としてＡｒあるいはＨｅ等を添加して用いてもよい。
また、実施の形態１から実施の形態８では、半導体層５としてアモルファスシリコンを用いたが、多結晶シリコンを用い画素最上層構造のデバイスに適用してもよい。
【００６０】
【発明の効果】
以上のように、この発明によれば、電極配線およびＴＦＴ上に透明樹脂からなる層間絶縁膜を形成してその表面を平坦化し、最上層に画素電極を形成した構造を有することにより開口率の向上を実現する液晶表示装置の製造方法において、層間絶縁膜上に形成された画素電極とドレイン電極を電気的に接続するコンタクトホール形成のためのドライエッチング条件を最適化して、コンタクトホール底部の残さ物除去を確実に行うと共に、コンタクトホール形成後画素電極を構成するＩＴＯ膜の成膜時には、層間絶縁膜表面に凹凸がない状態とすることにより、画素電極とドレイン電極の接続抵抗を低減できると共に、画素電極形成時に、層間絶縁膜上のＩＴＯ膜と実装領域の端子間に露出した透明絶縁性基板上のＩＴＯ膜を、一回のエッチング処理工程で、端子間に短絡のないかつ良好な形状にパターニングすることができ、高性能かつ高開口率の液晶表示装置を低コストで製造することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板を示す断面図である。
【図２】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板の周辺部の概略平面図である。
【図３】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図４】 この発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図５】 この発明の実施の形態４による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図６】 この発明の実施の形態５による液晶表示装置のＴＦＴアレイ基板を示す断面図である。
【図７】 この発明の実施の形態５による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図８】 この発明の実施の形態７による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図９】 この発明の実施の形態８による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【符号の説明】
１ 透明絶縁性基板、２ ゲート電極、２ａ ゲート電極配線、
２ｂ ゲート端子、３ 共通電極、４ ゲート絶縁膜、５ 半導体層、
６ コンタクト層、７ ソース電極、７ａ ソース電極配線、
７ｂ ソース端子、８ ドレイン電極、９ チャネル部、
１０ パッシベーション膜、１１ 層間絶縁膜、１２ コンタクトホール、
１３ 画素電極、１３ａ ＩＴＯ膜、１４ 実装領域、１５ レジスト。
【発明の属する技術分野】
この発明は、スイッチング素子として薄膜トランジスタ（以下、ＴＦＴと称する）を搭載したアクティブマトリクス型の液晶表示装置の製造方法に関するものである。
【０００２】
【従来の技術】
液晶表示装置は、その駆動方法として、高表示品質の観点からＴＦＴをスイッチング素子として用いたアクティブマトリクス型のＴＦＴアレイが主として用いられている。
また、液晶表示装置の低消費電力化のためには、液晶表示パネルの画素部の有効表示面積を大きくすること、すなわち画素の開口率を向上させることが有効であり、従来、高開口率の液晶表示パネルを得るために有効なＴＦＴアレイとして、走査電極、信号電極および半導体層からなるＴＦＴを形成した後に、これらを覆うように透明樹脂からなる層間絶縁膜を設け、最上層に画素電極を形成する構造が、例えば特許第２５２１７５２号公報、特許第２５９８４２０号公報および特開平４−１６３５２８号公報等に開示されている。
【０００３】
画素電極が最上層に形成された構造を有する高開口率ＴＦＴアレイの製造方法としては、まずガラス基板等の透明絶縁性基板上にゲート電極配線およびゲート電極、ゲート絶縁膜、半導体層、ソース電極配線およびソース・ドレイン電極を順次形成してＴＦＴを形成する。次にＴＦＴを保護するために窒化シリコン膜からなるパッシベーション膜を成膜する。
次に透明樹脂からなる層間絶縁膜を形成し、パッシベーション膜および層間絶縁膜にコンタクトホールを形成する。最後に層間絶縁膜上に画素電極を形成し、ＴＦＴアレイを形成する。なお、画素電極はパッシベーション膜および層間絶縁膜に形成されたコンタクトホールを介してドレイン電極と電気的に接続される。また、上記のＴＦＴアレイが形成されたＴＦＴアレイ基板における表示領域の外側には、各電極配線を外部基板と電気的に接続するための端子が形成されている。
このような構造を有するＴＦＴアレイでは、ゲート電極配線やソース電極配線上に画素電極をオーバーラップさせることが可能であり、画素の開口率を向上させることができる。
【０００４】
しかし、ＴＦＴアレイ基板の表示領域の外側の端子が形成された実装領域には層間絶縁膜が形成されていないため、次に示すような問題が生じている。
層間絶縁膜上への画素電極の形成工程において、層間絶縁膜上に画素電極を構成するＩＴＯ膜を成膜後、エッチング処理時に、層間絶縁膜上と層間絶縁膜が除去された実装領域となる透明絶縁性基板上とでは、ＩＴＯ膜のエッチング速度が大きく異なり、層間絶縁膜上のＩＴＯ膜の方が透明絶縁性基板上のＩＴＯ膜より約５倍以上エッチング速度が速いため、層間絶縁膜上のＩＴＯ膜と透明絶縁性基板上のＩＴＯ膜を一括でエッチングすることができない。すなわち、画素電極形成時に、層間絶縁膜上のＩＴＯ膜のエッチングにエッチング時間を合わせると、透明絶縁性基板上のＩＴＯ膜は完全にエッチングされず、残存したＩＴＯ膜により端子間に短絡を生じさせる。
【０００５】
従来、この端子間の短絡を防止するために、まず、表示領域となる層間絶縁膜上のＩＴＯ膜のエッチングに合わせたエッチング時間で一回目のエッチング処理を行い、次に、層間絶縁膜上のＩＴＯパターンを写真製版工程により形成したレジストで保護した後、実装領域となる透明絶縁性基板上のＩＴＯ膜のエッチングに合わせたエッチング時間で二回目のエッチング処理を行い、画素電極を形成していた。
また、特開平９−９０３９７号公報では、実装領域の端子間に層間絶縁膜を残存させることにより、端子間の短絡を防止できると共に一回のエッチング処理によりＩＴＯ膜をエッチングする方法が開示されている。
【０００６】
【発明が解決しようとする課題】
従来の高開口率ＴＦＴアレイを実現するための液晶表示装置は以上のように構成されており、ＴＦＴアレイ基板の表示領域の外側に設けられた外部基板と各電極配線との電気的接続のための実装領域には層間絶縁膜が形成されていないため、層間絶縁膜上の画素電極形成工程においては、二回の写真製版工程および二回のエッチング処理工程が必要であり、製造工程が煩雑となり、スループットの低下およびコストアップを生じさせるなどの問題があった。
また、端子間に層間絶縁膜を残存させる方法では、端子と外部基板との接続時に、層間絶縁膜による凹凸が接続抵抗を増加させるという問題があった。
【０００７】
一般に、上記の構造を有するＴＦＴアレイにおける画素電極とＴＦＴのドレイン電極との電気的接続は、層間絶縁膜に形成されたコンタクトホールを介してなされているが、画素電極とドレイン電極との接続抵抗低減のために、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスを用いたドライエッチング法によるコンタクトホール形成後、Ｏ2 ガスによりアッシング処理を行い、コンタクトホール内の残さ物を除去している。
しかし、このＯ2 ガスによるアッシング処理により、層間絶縁膜の表面もエッチングされて、層間絶縁膜の表面に凹凸が形成される。この層間絶縁膜の表面状態が、層間絶縁膜上に成膜されるＩＴＯ膜のエッチング性に影響を及ぼしているという知見が得られた。
【０００８】
例えば、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、またはフッ素系ガス＋Ｏ2 ガスを用いたエッチング処理後では、層間絶縁膜の表面は平滑であり、この状態の層間絶縁膜上にＩＴＯ膜を成膜した場合、層間絶縁膜上のＩＴＯ膜と透明絶縁性基板上のＩＴＯ膜のエッチング速度はほぼ同じとなり、一回のエッチング処理によりＩＴＯ膜をパターニングすることができる。実際に、透明絶縁性基板上のＩＴＯ膜の最適エッチング時間でエッチング処理を行った場合、層間絶縁膜上のＩＴＯパターンのサイドエッチ量は片側１μｍ以下であり、良好なＩＴＯパターンが得られる。
しかし、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、またはフッ素系ガス＋Ｏ2 ガスを用いたエッチング処理後にＯ2 ガスによりアッシング処理を行うと、層間絶縁膜表面に凹凸が生じ、この状態の層間絶縁膜上にＩＴＯ膜を成膜した場合、層間絶縁膜上のＩＴＯ膜の方が透明絶縁性基板上のＩＴＯ膜より約５倍以上エッチング速度が速くなり、一回のエッチング処理によりＩＴＯ膜をパターニングすることができない。実際に、透明絶縁性基板上のＩＴＯ膜の最適エッチング時間でエッチング処理を行った場合、層間絶縁膜上のＩＴＯパターンのサイドエッチ量は片側３μｍ以上となり、ＩＴＯパターンは極端なテーパ形状となる。
【０００９】
以上のように、画素電極とドレイン電極との接続抵抗低減のために、Ｏ2 ガスによるアッシング処理を行った場合、層間絶縁膜上のＩＴＯ膜と透明絶縁性基板上のＩＴＯ膜を一回のエッチング処理工程でパターニングすることができず、また、Ｏ2 ガスによるアッシング処理を行わない場合、層間絶縁膜上のＩＴＯ膜と透明絶縁性基板上のＩＴＯ膜を一回のエッチング処理工程でパターニングすることができるが、画素電極とドレイン電極の接続抵抗が上昇するという問題があった。
【００１０】
この発明は、上記のような問題点を解消するためになされたもので、画素電極とドレイン電極の接続抵抗を低くかつ安定化できると共に、画素電極形成時に、実装領域の端子間に短絡を生じさせることなく、ＩＴＯ膜を一回のエッチング処理工程でパターニングすることのできる液晶表示装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係わる液晶表示装置の製造方法は、少なくともいずれか一方には電極が形成されている二枚の透明絶縁性基板を対向させて接着すると共に、上記二枚の透明絶縁性基板の間に液晶材料を挟持してなる液晶表示装置の製造方法において、上記二枚の透明絶縁性基板の一方に走査電極、走査電極配線および走査電極配線端子を形成する工程と、上記走査電極、走査電極配線および走査電極配線端子上に絶縁膜を形成する工程と、上記走査電極上に上記絶縁膜を介して半導体層を形成する工程と、上記半導体層上に第一の電極、第一の電極配線、第一の電極配線端子および第二の電極を形成する工程と、上記第一の電極、第一の電極配線、第一の電極配線端子および第二の電極上にパッシベーション膜を形成する工程と、上記パッシベーション膜上に感光性を有する透明樹脂を塗布し、露光、現像処理により上記第二の電極上にコンタクトホール、および上記走査電極配線端子と第一の電極配線端子が形成された実装領域に開口部を有する層間絶縁膜を形成する工程と、上記層間絶縁膜をマスクとして、上記コンタクトホールおよび開口部により露出した上記パッシベーション膜および絶縁膜をドライエッチング法によりエッチングする工程と、上記層間絶縁膜上と上記コンタクトホール内、および上記開口部により露出した上記透明絶縁性基板上と上記走査電極配線端子、第一の電極配線端子上に透明導電膜を成膜し、一回のエッチング処理によりパターニングして、上記第二の電極と上記コンタクトホールを介して電気的に接続された画素電極、および上記走査電極配線端子と第一の電極配線端子上に透明導電膜パターンを形成する工程を含み、上記ドライエッチング法によるエッチングは、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによるエッチング処理を行なった後、Ｏ ２ ガスによるアッシング処理を施し、その後更にＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによるエッチング処理を行なうものである。
【００１２】
また、少なくともいずれか一方には電極が形成されている二枚の透明絶縁性基板を対向させて接着すると共に、上記二枚の透明絶縁性基板の間に液晶材料を挟持してなる液晶表示装置の製造方法において、上記二枚の透明絶縁性基板の一方に走査電極、走査電極配線および走査電極配線端子を形成する工程と、上記走査電極、走査電極配線および走査電極配線端子上に絶縁膜を形成する工程と、上記走査電極上に上記絶縁膜を介して半導体層を形成する工程と、上記走査電極配線端子および第一の電極配線端子が形成される実装領域の上記絶縁膜を除去する工程と、上記半導体層上に第一の電極、第一の電極配線、第一の電極配線端子および第二の電極を形成する工程と、上記第一の電極、第一の電極配線、第一の電極配線端子および第二の電極上にパッシベーション膜を形成する工程と、上記パッシベーション膜上に感光性を有する透明樹脂を塗布し、露光、現像処理により上記第二の電極上にコンタクトホール、および上記走査電極配線端子と第一の電極配線端子が形成された実装領域に開口部を有する層間絶縁膜を形成する工程と、上記層間絶縁膜をマスクとして、上記コンタクトホールおよび開口部により露出した上記パッシベーション膜をドライエッチング法によりエッチングする工程と、上記層間絶縁膜上と上記コンタクトホール内、および上記開口部により露出した上記透明絶縁性基板上と上記走査電極配線端子、第一の電極配線端子上に透明導電膜を成膜し、一回のエッチング処理によりパターニングして、上記第二の電極と上記コンタクトホールを介して電気的に接続された画素電極、および上記走査電極配線端子と第一の電極配線端子上に透明導電膜パターンを形成する工程を含み、上記ドライエッチング法によるエッチングは、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによるエッチング処理を行なった後、Ｏ ２ ガスによるアッシング処理を施し、その後更にＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによるエッチング処理を行なうものである。
【００１５】
また、アッシング処理後に行なわれるＣＦ４＋Ｏ２、またはＳＦ６＋Ｏ２、または他のフッ素系ガス＋Ｏ２ガスによるエッチング処理は、アッシング処理前に行なわれるＣＦ４＋Ｏ２、またはＳＦ６＋Ｏ２、または他のフッ素系ガス＋Ｏ２ガスによるエッチング処理より短時間で行なう、あるいはＯ２ガスの流量比率を高くする、あるいはパワーを小さくする、あるいは上記処理条件の少なくともいずれか二条件を組み合わせて行なうものである。
更にまた、少なくともいずれか一方には電極が形成されている二枚の透明絶縁性基板を対向させて接着すると共に、上記二枚の透明絶縁性基板の間に液晶材料を挟持してなる液晶表示装置の製造方法において、上記二枚の透明絶縁性基板の一方に走査電極、走査電極配線および走査電極配線端子を形成する工程と、上記走査電極、走査電極配線および走査電極配線端子上に絶縁膜を形成する工程と、上記走査電極上に上記絶縁膜を介して半導体層を形成する工程と、上記絶縁膜を除去する工程と、上記半導体層上に第一の電極、第一の電極配線、第一の電極配線端子および第二の電極を形成する工程と、上記第一の電極、第一の電極配線、第一の電極配線端子および第二の電極上にパッシベーション膜を形成する工程と、上記パッシベーション膜上に感光性を有する透明樹脂を塗布し、露光、現像処理により上記第二の電極上にコンタクトホール、および上記走査電極配線端子と第一の電極配線端子が形成された実装領域に開口部を有する層間絶縁膜を形成する工程と、フォトレジストを塗布し、上記層間絶縁膜と同一形状にパターニングしてレジストを形成する工程と、上記レジストをマスクとして、上記コンタクトホールおよび開口部により露出した上記パッシベーション膜および絶縁膜をドライエッチング法によりエッチングした後、上記レジストを除去する工程と、上記層間絶縁膜上と上記コンタクトホール内、および上記開口部により露出した上記透明絶縁性基板上と上記走査電極配線端子、第一の電極配線端子上に透明導電膜を成膜し、一回のエッチング処理によりパターニングして、上記第二の電極と上記コンタクトホールを介して電気的に接続された画素電極、および上記走査電極配線端子と第一の電極配線端子上に透明導電膜パターンを形成する工程を含み、上記エッチング処理は、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによる一回目のエッチング処理を行なった後、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによる二回目のエッチング処理をＯ ２ ガスの流量比率を一回目より高くして行なうものである。
【００１６】
また、少なくともいずれか一方には電極が形成されている二枚の透明絶縁性基板を対向させて接着すると共に、上記二枚の透明絶縁性基板の間に液晶材料を挟持してなる液晶表示装置の製造方法において、上記二枚の透明絶縁性基板の一方に走査電極、走査電極配線および走査電極配線端子を形成する工程と、上記走査電極、走査電極配線および走査電極配線端子上に絶縁膜を形成する工程と、上記走査電極上に上記絶縁膜を介して半導体層を形成する工程と、上記絶縁膜を除去する工程と、上記半導体層上に第一の電極、第一の電極配線、第一の電極配線端子および第二の電極を形成する工程と、上記第一の電極、第一の電極配線、第一の電極配線端子および第二の電極上にパッシベーション膜を形成する工程と、上記パッシベーション膜上に感光性を有しない透明樹脂を塗布し、層間絶縁膜を形成する工程と、レジストを形成し、上記層間絶縁膜、パッシベーション膜および絶縁膜をドライエッチング法によりエッチングして、上記第二の電極上にコンタクトホール、および上記走査電極配線端子と第一の電極配線端子が形成された実装領域に開口部を形成した後、レジストを除去する工程と、上記層間絶縁膜上と上記コンタクトホール内、および上記開口部により露出した上記透明絶縁性基板上と上記走査電極配線端子、第一の電極配線端子上に透明導電膜を成膜し、一回のエッチング処理によりパターニングして、上記第二の電極と上記コンタクトホールを介して電気的に接続された画素電極、および上記走査電極配線端子と第一の電極配線端子上に透明導電膜パターンを形成する工程を含み、上記エッチング処理は、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによる一回目のエッチング処理を行なった後、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによる二回目のエッチング処理をＯ ２ ガスの流量比率を一回目より高くして行なうものである。
【００１７】
【発明の実施の形態】
実施の形態１．
以下、この発明の一実施の形態である液晶表示装置の製造方法を図について説明する。図１は本発明の実施の形態１によるスイッチング素子としてＴＦＴを搭載した液晶表示装置のＴＦＴアレイ基板を示す断面図、図２は図１に示すＴＦＴアレイ基板の周辺部の概略平面図、図３は図１のＴＦＴアレイ基板の製造工程途中の状態を示す断面図である。
図において、１はガラス基板等の透明絶縁性基板、２は透明絶縁性基板１上に形成された走査電極（本実施の形態ではゲート電極）、２ａは走査電極２を有する走査電極配線（本実施の形態ではゲート電極配線）、２ｂは走査電極配線２ａから延長して形成された走査電極配線端子（本実施の形態ではゲート端子）、３は透明絶縁性基板１上に形成された共通電極、４はゲート電極２、ゲート電極配線２ａおよび共通配線３上に形成されたゲート絶縁膜、５はゲート絶縁膜４を介してゲート電極２上に形成された半導体層、６は半導体層５上に形成されたコンタクト層、７、８はコンタクト層６上に形成された第一の電極と第二の電極（本実施の形態ではソース電極とドレイン電極）、７ａは第一の電極７を有する第一の電極配線（本実施の形態ではソース電極配線）、７ｂは第一の電極配線７ａから延長して形成された第一の電極配線端子（本実施の形態ではソース端子）、９はチャネル部、１０はパッシベーション膜、１１はパッシベーション膜１０上に形成された層間絶縁膜、１２はパッシベーション膜１０および層間絶縁膜１１に形成されたコンタクトホール、１３は層間絶縁膜１１上に形成された画素電極で、パッシベーション膜１０および層間絶縁膜１１に形成されたコンタクトホール１２を介してドレイン電極８と電気的に接続される。１３ａは画素電極１３と同時に形成された端子２ｂ、７ｂ上のＩＴＯ膜、１４は端子２ｂ、７ｂが配設された実装領域で、実装領域１４ではゲート絶縁膜４、パッシベーション膜１０および層間絶縁膜１１は除去され、端子２ｂ、７ｂ間には透明絶縁性基板１が露出している。
【００１８】
次に本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。まず、透明絶縁性基板１の表面にスパッタ法等を用いてＣｒを成膜し、写真製版法によるレジストの形成およびウェットエッチング法によりパターニングを行い、ゲート電極２、ゲート電極配線２ａ、ゲート端子２ｂおよび共通配線３を形成する。
次に、プラズマＣＶＤ法を用いてゲート絶縁膜４を構成する窒化シリコン膜、アモルファスシリコン膜、不純物がドープされた低抵抗アモルファスシリコン膜を順次成膜した後、写真製版法によるレジストの形成およびドライエッチング法によりパターニングを行い、半導体層５およびコンタクト層６を形成する。
次に、スパッタ法を用いてＣｒを成膜し、写真製版法によるレジストの形成およびウェットエッチング法によりパターニングを行い、ソース電極７、ソース電極配線７ａ、ソース端子７ｂおよびドレイン電極８を形成後、ソース電極７とドレイン電極８に覆われていない部分の低抵抗アモルファスシリコン膜（コンタクト層６）をドライエッチング法を用いてエッチングし、チャネル部９を形成してＴＦＴを形成する。
【００１９】
次に、ＴＦＴを保護するために、パッシベーション膜１０となる窒化シリコンをプラズマＣＶＤ法を用いて成膜する。
次に、ＴＦＴおよび電極配線による段差を吸収して表面が平坦化されるように、感光性を有するアクリル系透明樹脂をスピンコート法等を用いて塗布し、露光、現像処理を施してコンタクトホールを形成後、ブリーチング露光、焼成を行い層間絶縁膜１１を形成する。このとき、図２に示すように、ゲート電極配線２ａまたはソース電極配線７ａを外部基板（図示せず）と電気的に接続するためのゲート端子２ｂおよびソース端子７ｂが配設された実装領域１４においては、各端子２ｂ、７ｂ上および各端子２ｂ、７ｂ間に層間絶縁膜１１が存在しないよう除去されている。各端子２ｂ、７ｂ間の層間絶縁膜１１を除去するのは、層間絶縁膜１１の凹凸により各端子２ｂ、７ｂと外部基板との接続抵抗が増加するのを防止するためである。
次に、ドライエッチング法を用い、層間絶縁膜１１をマスクとして、層間絶縁膜１１に形成されたコンタクトホールにより露出したパッシベーション膜１０をエッチングしてコンタクトホール１２の形成、および実装領域１４におけるパッシベーション膜１０とゲート絶縁膜４のエッチングを行う。このとき、実装領域１４では、各端子２ｂ、７ｂ間に透明絶縁性基板１が露出する。
【００２０】
図３は、層間絶縁膜１１をマスクとしたパッシベーション膜１０およびゲート絶縁膜４のドライエッチング法によるエッチング工程を示している。パッシベーション膜１０およびゲート絶縁膜４のドライエッチング条件は、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによりパッシベーション膜１０およびゲート絶縁膜４を構成する窒化シリコンをエッチングした後、次工程で形成される画素電極１３とドレイン電極８との接続抵抗低減のため、Ｏ2 ガスによるアッシング処理を行い、コンタクトホール１２底部のドレイン電極８上の残さ物を除去する。このとき、層間絶縁膜１１の表面にも、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理およびＯ2 ガスによるアッシング処理が施されるため、層間絶縁膜１１の表面に凹凸が形成される。
次に、Ｏ2 ガスのアッシング処理により形成された層間絶縁膜１１表面の凹凸低減を目的として、再度ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行う。
【００２１】
なお、二回目のＣＦ４＋Ｏ２、またはＳＦ６＋Ｏ２、または他のフッ素系ガス＋Ｏ２ガスによるエッチング処理は、コンタクトホール１２内での層間絶縁膜１１への残さ物の再付着を防止するために、一回目のエッチング時間より短時間で二回目のエッチング処理を行なう。または、ＣＦ４＋Ｏ２、またはＳＦ６＋Ｏ２、または他のフッ素系ガス＋Ｏ２ガスのＯ２ガスの流量比率を高くして二回目のエッチング処理を行なう。または、一回目のエッチング処理よりパワーを小さくして二回目のエッチング処理を行なう。または、前記の短時間処理、Ｏ２の流量比率アップおよびパワーダウンの少なくともいずれか二条件を組み合わせてエッチング処理を行なう。
【００２２】
次に、スパッタ法を用いてＩＴＯを成膜し、写真製版法によるレジストの形成およびエッチングにより層間絶縁膜１１上に画素電極１３および各端子２ｂ、７ｂ上にＩＴＯ膜１３ａを形成する。このとき、画素電極１３はコンタクトホール１２を介してドレイン電極８と電気的に接続される。
なお、ＩＴＯ膜のエッチングは、前工程において、Ｏ2 ガスのアッシング処理後に再度ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を施して、層間絶縁膜１１表面の凹凸を低減することにより、層間絶縁膜１１上のＩＴＯ膜と、実装領域１４における各端子２ｂ、７ｂ間の透明絶縁性基板１上のＩＴＯ膜のエッチング速度はほぼ同じとなり、一回のエッチング処理により画素電極１３と実装領域１４のＩＴＯ膜１３ａを同時にパターニングできる。
【００２３】
以上の工程により形成されたＴＦＴアレイ基板と、他の透明絶縁性基板上に対向電極等が形成された対向基板の表面に配向膜を形成後対向させ、この間に液晶材料を注入することにより液晶表示素子を構成する。
【００２４】
なお、画素電極１３を構成するＩＴＯ膜のエッチングにおいては、透明絶縁性基板１上のＩＴＯ膜の最適エッチング時間でエッチング処理を行った場合、層間絶縁膜１１上のＩＴＯパターン（画素電極１３）のサイドエッチ量は片側１μｍ以下であり、良好な形状を有するパターンが得られた。
また、画素電極１３とドレイン電極８との接続抵抗は３５μｍ□で数百Ω以下であった。
【００２５】
この発明によれば、層間絶縁膜１１上に形成された画素電極１３とドレイン電極８を接続するためのコンタクトホール１２の形成工程において、層間絶縁膜１１をマスクとしての、パッシベーション膜１０およびゲート絶縁膜４のＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理、およびコンタクトホール１２内の残さ物除去を目的としたＯ2 ガスによるアッシング処理後に、再度ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を施すことにより、Ｏ2 ガスのアッシング処理により形成された層間絶縁膜１１表面の凹凸を低減でき、コンタクトホール１２を介して画素電極１３とドレイン電極８との接続抵抗を低減できると共に、画素電極１３形成時に、層間絶縁膜１１上のＩＴＯ膜と、実装領域１４における各端子２ｂ、７ｂ間の透明絶縁性基板１上のＩＴＯ膜を一回のエッチング処理によりパターニングできる。
【００２６】
実施の形態２．
実施の形態１では、層間絶縁膜１１をマスクとしたパッシベーション膜１０およびゲート絶縁膜４のエッチング処理を、まずＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるパッシベーション膜１０およびゲート絶縁膜４のエッチング処理、次にコンタクトホール１２底部の残さ物除去を目的としたＯ2 ガスによるアッシング処理、次に層間絶縁膜１１表面の凹凸低減を目的とした二回目のＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理により行ったが、まずＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによりパッシベーション膜１０およびゲート絶縁膜４のエッチング処理を行い、次にＯ2 ガスの流量比率を高くして二回目のＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行うことにより、コンタクトホール１２底部の残さ物を除去してコンタクトホール１２を介しての画素電極１３とドレイン電極８との接続抵抗を低減できると共に、Ｏ2 ガスによるアッシング処理に比べて層間絶縁膜１１表面の凹凸を低減でき、画素電極１３形成時に、層間絶縁膜１１上のＩＴＯ膜と、実装領域１４における各端子２ｂ、７ｂ間の透明絶縁性基板１上のＩＴＯ膜のエッチング性を改善できる。
【００２７】
実施の形態３．
図４はこの発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板の製造工程途中の状態を示す断面図である。図において、１５は層間絶縁膜１１上に形成されたレジストである。なお、図３と同一部分については同符号を付し説明を省略する。
【００２８】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
実施の形態１と同様の方法により、透明絶縁性基板１上にゲート電極２、ゲート電極配線（図示せず）、ゲート端子２ｂ、共通電極３、ゲート絶縁膜４、半導体層５、コンタクト層６、ソース電極７、ドレイン電極８、ソース電極配線（図示せず）、ソース端子（図示せず）、チャネル部９およびパッシベーション膜１０を順次形成する。
次に、感光性を有するアクリル系透明樹脂をスピンコート法等を用いて塗布し、露光、現像処理を施してコンタクトホールを形成後、ブリーチング露光、焼成を行い層間絶縁膜１１を形成する。このとき、図２に示すように、ゲート電極配線２ａまたはソース電極配線７ａを外部基板（図示せず）と電気的に接続するためのゲート端子２ｂおよびソース端子７ｂが配設された実装領域１４においては、各端子２ｂ、７ｂ上および各端子２ｂ、７ｂ間に層間絶縁膜１１が存在しないよう除去されている。
【００２９】
次に、層間絶縁膜１１上にフォトレジストを塗布し、前記のアクリル系透明樹脂を露光する際に用いたマスクを用いてフォトレジストを露光後、現像処理を施して、層間絶縁膜１１と同じパターンのレジスト１５を形成する。
次に、レジスト１５をマスクとして、ドライエッチング法によりパッシベーション膜１０をエッチングしてコンタクトホール１２の形成、および実装領域１４におけるパッシベーション膜１０とゲート絶縁膜４のエッチングを行う。
パッシベーション膜１０およびゲート絶縁膜４のドライエッチング条件は、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによりパッシベーション膜１０およびゲート絶縁膜４を構成する窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物を除去し、次工程で形成される画素電極とドレイン電極８との接続抵抗低減を目的として、Ｏ2 ガスによるアッシング処理を行う。その後、レジスト１５を除去する。なお、Ｏ2 ガスによるアッシング処理時には、層間絶縁膜１１の表面はレジスト１５で保護されているため、層間絶縁膜１１の表面に凹凸は形成されない。
【００３０】
その後、実施の形態１と同様の方法により画素電極および各端子２ｂ、７ｂ上にＩＴＯ膜を形成し、ＴＦＴアレイ基板を形成する。
なお、パッシベーション膜１０およびゲート絶縁膜４のドライエッチング処理を、まず、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスにより窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物除去を目的として、Ｏ2 ガスの流量比率を高くしたＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行うことによっても、同様の効果が得られる。
【００３１】
本実施の形態によれば、コンタクトホール１２底部の残さ物除去を目的としたＯ2 ガスのアッシング処理、あるいはＯ2 ガスの流量比率を高くしたＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を、層間絶縁膜１１の表面をレジスト１５で保護した状態で行うことにより、層間絶縁膜１１の表面には凹凸は形成されず、コンタクトホール１２を介しての画素電極とドレイン電極８との接続抵抗を低減できると共に、画素電極形成時に、層間絶縁膜１１上のＩＴＯ膜と、実装領域１４における各端子２ｂ、７ｂ間の透明絶縁性基板１上のＩＴＯ膜のエッチング速度はほぼ同じとなり、一回のエッチング処理により画素電極と実装領域１４のＩＴＯ膜をパターニングできる。
【００３２】
実施の形態４．
図５はこの発明の実施の形態４による液晶表示装置のＴＦＴアレイ基板の製造工程途中の状態を示す断面図である。なお、図中の符号は図４と同じであるので説明を省略する。
【００３３】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
実施の形態１と同様の方法により、透明絶縁性基板１上にゲート電極２、ゲート電極配線（図示せず）、ゲート端子２ｂ、共通電極３、ゲート絶縁膜４、半導体層５、コンタクト層６、ソース電極７、ドレイン電極８、ソース電極配線（図示せず）、ソース端子（図示せず）、チャネル部９およびパッシベーション膜１０を順次形成する。
次に、感光性を有しないアクリル系透明樹脂をスピンコート法等を用いて塗布し、焼成を行い層間絶縁膜１１を形成する。
次に、層間絶縁膜１１上にフォトレジストを塗布し、露光、現像処理を施して、所定の位置に開口パターンを有するレジスト１５を形成する。
【００３４】
次に、レジスト１５をマスクとして、ドライエッチング法により層間絶縁膜１１とパッシベーション膜１０をエッチングしてコンタクトホール１２の形成、および実装領域１４における層間絶縁膜１１、パッシベーション膜１０およびゲート絶縁膜４のエッチングを行う。
層間絶縁膜１１、パッシベーション膜１０およびゲート絶縁膜４のドライエッチング条件は、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスにより層間絶縁膜１１、およびパッシベーション膜１０とゲート絶縁膜４を構成する窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物を除去し、次工程で形成される画素電極とドレイン電極８との接続抵抗低減を目的として、Ｏ2 ガスによるアッシング処理を行う。その後、レジスト１５を除去する。 なお、Ｏ2 ガスによるアッシング処理時には、層間絶縁膜１１の表面はレジスト１５で保護されているため、層間絶縁膜１１の表面に凹凸は形成されない。
その後、実施の形態１と同様の方法により画素電極およびゲート端子２ｂ、ソース端子上にＩＴＯ膜を形成し、ＴＦＴアレイ基板を形成する。
【００３５】
なお、層間絶縁膜１１、パッシベーション膜１０およびゲート絶縁膜４のドライエッチング処理を、まず、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスにより層間絶縁膜１１および窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物除去を目的として、Ｏ2 ガスの流量比率を高くしたＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行うことによっても、同様の効果が得られる。
【００３６】
本実施の形態によれば、層間絶縁膜１１を安価な感光性を有しないアクリル系透明樹脂を用いて構成し、層間絶縁膜１１のパターニングは、層間絶縁膜１１表面の保護の目的で形成されるレジスト１５をマスクとして、パッシベーション膜１０のエッチングと一括して行うことができるため、材料コストを低減できると共に、製造工程数を増やすことなく実施の形態３と同様の効果が得られる。
【００３７】
実施の形態５．
実施の形態１、２、３および４では、実装領域１４におけるゲート端子２ｂ上のゲート絶縁膜４は、層間絶縁膜１１を形成後、層間絶縁膜１１もしくはレジスト１５をマスクとしてエッチングしたが、半導体層５およびコンタクト層６の形成後にゲート端子２ｂ上のゲート絶縁膜４をエッチング除去する構造および製造工程による液晶表示装置に適用することによっても同様の効果が得られる。
【００３８】
図６はこの発明の実施の形態５による液晶表示装置のＴＦＴアレイ基板を示す断面図、図７は図６のＴＦＴアレイ基板の製造工程途中の状態を示す断面図である。なお、図中の符号は図３と同じであるので説明を省略する。
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
実施の形態１と同様の方法により、透明絶縁性基板１上にゲート電極２、ゲート電極配線（図示せず）、ゲート端子２ｂ、共通電極３、ゲート絶縁膜４、半導体層５およびコンタクト層６を順次形成する。
次に、写真製版法により所定の位置に開口パターンを有するレジストを形成後、ドライエッチング法により実装領域１４のゲート絶縁膜４をエッチングする。
次に、スパッタ法を用いてＣｒを成膜し、写真製版法によるレジストの形成およびウェットエッチング法によりパターニングを行い、ソース電極７、ソース電極配線（図示せず）、ソース端子（図示せず）、ドレイン電極８およびゲート端子２ｂ上にＣｒ膜７ｃを形成後、ソース電極７とドレイン電極８に覆われていない部分の低抵抗アモルファスシリコン膜（コンタクト層６）をドライエッチング法を用いてエッチングし、チャネル部９を形成してＴＦＴを形成する。
【００３９】
次に、ＴＦＴを保護するために、パッシベーション膜１０となる窒化シリコンをプラズマＣＶＤ法を用いて成膜する。
次に、ＴＦＴおよび電極配線による段差を吸収して表面が平坦化されるように、感光性を有するアクリル系透明樹脂をスピンコート法等を用いて塗布し、露光、現像処理を施してコンタクトホールを形成後、ブリーチング露光、焼成を行い層間絶縁膜１１を形成する。このとき、図２に示すように、ゲート電極配線２ａまたはソース電極配線７ａを外部基板（図示せず）と電気的に接続するためのゲート端子２ｂおよびソース端子７ｂが配設された実装領域１４においては、各端子２ｂ。７ｂ上および各端子２ｂ、７ｂ間に層間絶縁膜１１が存在しないよう除去されている。
次に、ドライエッチング法を用い、層間絶縁膜１１をマスクとして、層間絶縁膜１１に形成されたコンタクトホールにより露出したパッシベーション膜１０をエッチングしてコンタクトホール１２の形成、および実装領域１４におけるパッシベーション膜１０のエッチングを行う。このとき、実装領域１４では、各端子２ｂ、７ｂ間に透明絶縁性基板１が露出する。
【００４０】
図７は、層間絶縁膜１１をマスクとしたパッシベーション膜１０のドライエッチング法によるエッチング工程を示している。パッシベーション膜１０のドライエッチング条件は、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによりパッシベーション膜１０を構成する窒化シリコンをエッチングした後、次工程で形成される画素電極１３とドレイン電極８との接続抵抗低減のため、Ｏ2 ガスによるアッシング処理を行い、コンタクトホール１２底部のドレイン電極８上の残さ物を除去する。このとき、層間絶縁膜１１の表面にも、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理およびＯ2 ガスによるアッシング処理が施されるため、層間絶縁膜１１の表面に凹凸が形成される。
次に、Ｏ2 ガスのアッシング処理により形成された層間絶縁膜１１表面の凹凸低減を目的として、再度ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行う。
【００４１】
なお、二回目のＣＦ４＋Ｏ２、またはＳＦ６＋Ｏ２、または他のフッ素系ガス＋Ｏ２ガスによるエッチング処理は、コンタクトホール１２内での層間絶縁膜１１への残さ物の再付着を防止するために、一回目のエッチング時間より短時間で二回目のエッチング処理を行なう。または、ＣＦ４＋Ｏ２、またはＳＦ６＋Ｏ２、または他のフッ素系ガス＋Ｏ２ガスのＯ２ガスの流量比率を高くして二回目のエッチング処理を行なう。または、一回目のエッチング処理よりパワーを小さくして二回目のエッチング処理を行なう。または、前記の短時間処理、Ｏ２の流量比率アップおよびパワーダウンの少なくともいずれか二条件を組み合わせてエッチング処理を行なう。
【００４２】
次に、スパッタ法を用いてＩＴＯを成膜し、写真製版法によるレジストの形成およびエッチングにより層間絶縁膜１１上に画素電極１３および各端子２ｂ、７ｂ上にＩＴＯ膜１３ａを形成する。このとき、画素電極１３はコンタクトホール１２を介してドレイン電極８と電気的に接続される。
なお、ＩＴＯ膜のエッチングは、前工程において、Ｏ2 ガスのアッシング処理後に再度ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を施して、層間絶縁膜１１表面の凹凸を低減することにより、層間絶縁膜１１上のＩＴＯ膜と、実装領域１４における各端子２ｂ、７ｂ間の透明絶縁性基板１上のＩＴＯ膜のエッチング速度はほぼ同じとなり、一回のエッチング処理により画素電極１３と実装領域１４のＩＴＯ膜１３ａを同時にパターニングできる。
【００４３】
以上の工程により形成されたＴＦＴアレイ基板と、他の透明絶縁性基板上に対向電極等が形成された対向基板の表面に配向膜を形成後対向させ、この間に液晶材料を注入することにより液晶表示素子を構成する。
【００４４】
なお、画素電極１３を構成するＩＴＯ膜のエッチングにおいては、透明絶縁性基板１上のＩＴＯ膜の最適エッチング時間でエッチング処理を行った場合、層間絶縁膜１１上のＩＴＯパターン（画素電極１３）のサイドエッチ量は片側１μｍ以下であり、良好な形状を有するパターンが得られた。
また、画素電極１３とドレイン電極８との接続抵抗は３５μｍ□で数百Ω以下であった。
【００４５】
本実施の形態によれば、＊（質問参照）
【００４６】
実施の形態６．
実施の形態５では、層間絶縁膜１１をマスクとしたパッシベーション膜１０のエッチング処理を、まずＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるパッシベーション膜１０およびゲート絶縁膜４のエッチング処理、次にコンタクトホール１２底部の残さ物除去を目的としたＯ2 ガスによるアッシング処理、次に層間絶縁膜１１表面の凹凸低減を目的とした二回目のＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理により行ったが、まずＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによりパッシベーション膜１０のエッチング処理を行い、次にＯ2 ガスの流量比率を高くして二回目のＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行うことにより、コンタクトホール１２底部の残さ物を除去してコンタクトホール１２を介しての画素電極１３とドレイン電極８との接続抵抗を低減できると共に、Ｏ2 ガスによるアッシング処理に比べて層間絶縁膜１１表面の凹凸を低減でき、画素電極１３形成時に、層間絶縁膜１１上のＩＴＯ膜と、実装領域１４における各端子２ｂ、７ｂ間の透明絶縁性基板１上のＩＴＯ膜のエッチング性を改善できる。
【００４７】
実施の形態７．
図８はこの発明の実施の形態７による液晶表示装置のＴＦＴアレイ基板の製造工程途中の状態を示す断面図である。図中の符号は図４と同じであるので説明を省略する。
【００４８】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
実施の形態５と同様の方法により、透明絶縁性基板１上にゲート電極２、ゲート電極配線（図示せず）、ゲート端子２ｂ、共通電極３、ゲート絶縁膜４、半導体層５、コンタクト層６、ソース電極７、ドレイン電極８、ソース電極配線（図示せず）、ソース端子（図示せず）、チャネル部９およびパッシベーション膜１０を順次形成する。
次に、感光性を有するアクリル系透明樹脂をスピンコート法等を用いて塗布し、露光、現像処理を施してコンタクトホールを形成後、ブリーチング露光、焼成を行い層間絶縁膜１１を形成する。このとき、図２に示すように、ゲート電極配線２ａまたはソース電極配線７ａを外部基板（図示せず）と電気的に接続するためのゲート端子２ｂおよびソース端子７ｂが配設された実装領域１４においては、各端子２ｂ、７ｂ上および各端子２ｂ、７ｂ間に層間絶縁膜１１が存在しないよう除去されている。
【００４９】
次に、層間絶縁膜１１上にフォトレジストを塗布し、前記のアクリル系透明樹脂を露光する際に用いたマスクを用いてフォトレジストを露光後、現像処理を施して、層間絶縁膜１１と同じパターンのレジスト１５を形成する。
次に、レジスト１５をマスクとして、ドライエッチング法によりパッシベーション膜１０をエッチングしてコンタクトホール１２の形成、および実装領域１４におけるパッシベーション膜１０のエッチングを行う。
パッシベーション膜１０のドライエッチング条件は、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによりパッシベーション膜１０を構成する窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物を除去し、次工程で形成される画素電極とドレイン電極８との接続抵抗低減を目的として、Ｏ2 ガスによるアッシング処理を行う。その後、レジスト１５を除去する。なお、Ｏ2 ガスによるアッシング処理時には、層間絶縁膜１１の表面はレジスト１５で保護されているため、層間絶縁膜１１の表面に凹凸は形成されない。
【００５０】
その後、実施の形態５と同様の方法により画素電極および各端子２ｂ、７ｂ上にＩＴＯ膜を形成し、ＴＦＴアレイ基板を形成する。
なお、パッシベーション膜１０およびゲート絶縁膜４のドライエッチング処理を、まず、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスにより窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物除去を目的として、Ｏ2 ガスの流量比率を高くしたＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行うことによっても、同様の効果が得られる。
【００５１】
本実施の形態によれば、コンタクトホール１２底部の残さ物除去を目的としたＯ2 ガスのアッシング処理、あるいはＯ2 ガスの流量比率を高くしたＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を、層間絶縁膜１１の表面をレジスト１５で保護した状態で行うことにより、層間絶縁膜１１の表面には凹凸は形成されず、コンタクトホール１２を介しての画素電極とドレイン電極８との接続抵抗を低減できると共に、画素電極形成時に、層間絶縁膜１１上のＩＴＯ膜と、実装領域１４における各端子２ｂ、７ｂ間の透明絶縁性基板１上のＩＴＯ膜のエッチング速度はほぼ同じとなり、一回のエッチング処理により画素電極と実装領域のＩＴＯ膜１３ａをパターニングできる。
【００５２】
実施の形態８．
図９はこの発明の実施の形態８による液晶表示装置のＴＦＴアレイ基板の製造工程途中の状態を示す断面図である。なお、図中の符号は図４と同じであるので説明を省略する。
【００５３】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
実施の形態５と同様の方法により、透明絶縁性基板１上にゲート電極２、ゲート電極配線（図示せず）、ゲート端子２ｂ、共通電極３、ゲート絶縁膜４、半導体層５、コンタクト層６、ソース電極７、ドレイン電極８、ソース電極配線（図示せず）、ソース端子（図示せず）、チャネル部９およびパッシベーション膜１０を順次形成する。
次に、感光性を有しないアクリル系透明樹脂をスピンコート法等を用いて塗布し、焼成を行い層間絶縁膜１１を形成する。
次に、層間絶縁膜１１上にフォトレジストを塗布し、露光、現像処理を施して、所定の位置に開口パターンを有するレジスト１５を形成する。
【００５４】
次に、レジスト１５をマスクとして、ドライエッチング法により層間絶縁膜１１とパッシベーション膜１０をエッチングしてコンタクトホール１２の形成、および実装領域１４における層間絶縁膜１１およびパッシベーション膜１０のエッチングを行う。
層間絶縁膜１１およびパッシベーション膜１０のドライエッチング条件は、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスにより層間絶縁膜１１、およびパッシベーション膜１０を構成する窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物を除去し、次工程で形成される画素電極とドレイン電極８との接続抵抗低減を目的として、Ｏ2 ガスによるアッシング処理を行う。その後、レジスト１５を除去する。なお、Ｏ2 ガスによるアッシング処理時には、層間絶縁膜１１の表面はレジスト１５で保護されているため、層間絶縁膜１１の表面に凹凸は形成されない。
その後、実施の形態５と同様の方法により画素電極およびゲート端子２ｂ、ソース端子上にＩＴＯ膜を形成し、ＴＦＴアレイ基板を形成する。
【００５５】
なお、層間絶縁膜１１およびパッシベーション膜１０のドライエッチング処理を、まず、ＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスにより層間絶縁膜１１および窒化シリコンをエッチングした後、コンタクトホール１２底部の残さ物除去を目的として、Ｏ2 ガスの流量比率を高くしたＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行うことによっても、同様の効果が得られる。
【００５６】
本実施の形態によれば、層間絶縁膜１１を安価な感光性を有しないアクリル系透明樹脂を用いて構成し、層間絶縁膜１１のパターニングは、層間絶縁膜１１表面の保護の目的で形成されるレジスト１５をマスクとして、パッシベーション膜１０のエッチングと一括して行うことができるため、材料コストを低減できると共に、製造工程数を増やすことなく実施の形態７と同様の効果が得られる。
【００５７】
実施の形態９．
実施の形態１から実施の形態８では、実装領域１４において、各端子２ｂ、７ｂ間に層間絶縁膜１１が存在しないように層間絶縁膜１１を除去したが、表示領域の外側の層間絶縁膜１１をすべて除去する構造としてもよい。
【００５８】
また、実施の形態１から実施の形態８では、パッシベーション膜１０を有する構造としたが、パッシベーション膜１０を有せず、ＴＦＴ上に直接層間絶縁膜１１が形成される構造としてもよく、パッシベーション膜を有しない場合は、実施の形態５から実施の形態７におけるＴＦＴアレイ基板の製造方法においては、層間絶縁膜１１あるいはレジスト１５をマスクとしたパッシベーション膜１０のエッチング工程が不要となるため、コンタクトホール１２底部の残さ物除去を目的としたＯ2 ガスのアッシング処理、あるいはＯ2 ガスの流量比率を高くしたＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスによるエッチング処理を行うだけでよい。
【００５９】
また、実施の形態１から実施の形態８では、層間絶縁膜１１を構成する材料としては、アクリル系以外の透明樹脂を用いてもよい。
また、実施の形態１から実施の形態８では、コンタクトホール１２形成工程において、ドライエッチング処理に使用するＣＦ4 ＋Ｏ2 、またはＳＦ6 ＋Ｏ2 、または他のフッ素系ガス＋Ｏ2 ガスに、面内均一性改善を目的としてＡｒあるいはＨｅ等を添加して用いてもよい。
また、実施の形態１から実施の形態８では、半導体層５としてアモルファスシリコンを用いたが、多結晶シリコンを用い画素最上層構造のデバイスに適用してもよい。
【００６０】
【発明の効果】
以上のように、この発明によれば、電極配線およびＴＦＴ上に透明樹脂からなる層間絶縁膜を形成してその表面を平坦化し、最上層に画素電極を形成した構造を有することにより開口率の向上を実現する液晶表示装置の製造方法において、層間絶縁膜上に形成された画素電極とドレイン電極を電気的に接続するコンタクトホール形成のためのドライエッチング条件を最適化して、コンタクトホール底部の残さ物除去を確実に行うと共に、コンタクトホール形成後画素電極を構成するＩＴＯ膜の成膜時には、層間絶縁膜表面に凹凸がない状態とすることにより、画素電極とドレイン電極の接続抵抗を低減できると共に、画素電極形成時に、層間絶縁膜上のＩＴＯ膜と実装領域の端子間に露出した透明絶縁性基板上のＩＴＯ膜を、一回のエッチング処理工程で、端子間に短絡のないかつ良好な形状にパターニングすることができ、高性能かつ高開口率の液晶表示装置を低コストで製造することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板を示す断面図である。
【図２】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板の周辺部の概略平面図である。
【図３】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図４】 この発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図５】 この発明の実施の形態４による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図６】 この発明の実施の形態５による液晶表示装置のＴＦＴアレイ基板を示す断面図である。
【図７】 この発明の実施の形態５による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図８】 この発明の実施の形態７による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図９】 この発明の実施の形態８による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【符号の説明】
１ 透明絶縁性基板、２ ゲート電極、２ａ ゲート電極配線、
２ｂ ゲート端子、３ 共通電極、４ ゲート絶縁膜、５ 半導体層、
６ コンタクト層、７ ソース電極、７ａ ソース電極配線、
７ｂ ソース端子、８ ドレイン電極、９ チャネル部、
１０ パッシベーション膜、１１ 層間絶縁膜、１２ コンタクトホール、
１３ 画素電極、１３ａ ＩＴＯ膜、１４ 実装領域、１５ レジスト。
Claims (5)
- 少なくともいずれか一方には電極が形成されている二枚の透明絶縁性基板を対向させて接着すると共に、上記二枚の透明絶縁性基板の間に液晶材料を挟持してなる液晶表示装置の製造方法において、
上記二枚の透明絶縁性基板の一方に走査電極、走査電極配線および走査電極配線端子を形成する工程と、
上記走査電極、走査電極配線および走査電極配線端子上に絶縁膜を形成する工程と、
上記走査電極上に上記絶縁膜を介して半導体層を形成する工程と、
上記半導体層上に第一の電極、第一の電極配線、第一の電極配線端子および第二の電極を形成する工程と、
上記第一の電極、第一の電極配線、第一の電極配線端子および第二の電極上にパッシベーション膜を形成する工程と、
上記パッシベーション膜上に感光性を有する透明樹脂を塗布し、露光、現像処理により上記第二の電極上にコンタクトホール、および上記走査電極配線端子と第一の電極配線端子が形成された実装領域に開口部を有する層間絶縁膜を形成する工程と、
上記層間絶縁膜をマスクとして、上記コンタクトホールおよび開口部により露出した上記パッシベーション膜および絶縁膜をドライエッチング法によりエッチングする工程と、
上記層間絶縁膜上と上記コンタクトホール内、および上記開口部により露出した上記透明絶縁性基板上と上記走査電極配線端子、第一の電極配線端子上に透明導電膜を成膜し、一回のエッチング処理によりパターニングして、上記第二の電極と上記コンタクトホールを介して電気的に接続された画素電極、および上記走査電極配線端子と第一の電極配線端子上に透明導電膜パターンを形成する工程を含み、
上記ドライエッチング法によるエッチングは、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによるエッチング処理を行なった後、Ｏ ２ ガスによるアッシング処理を施し、その後更にＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによるエッチング処理を行なうことを特徴とする液晶表示装置の製造方法。 - 少なくともいずれか一方には電極が形成されている二枚の透明絶縁性基板を対向させて接着すると共に、上記二枚の透明絶縁性基板の間に液晶材料を挟持してなる液晶表示装置の製造方法において、
上記二枚の透明絶縁性基板の一方に走査電極、走査電極配線および走査電極配線端子を形成する工程と、
上記走査電極、走査電極配線および走査電極配線端子上に絶縁膜を形成する工程と、
上記走査電極上に上記絶縁膜を介して半導体層を形成する工程と、
上記走査電極配線端子および第一の電極配線端子が形成される実装領域の上記絶縁膜を除去する工程と、
上記半導体層上に第一の電極、第一の電極配線、第一の電極配線端子および第二の電極を形成する工程と、
上記第一の電極、第一の電極配線、第一の電極配線端子および第二の電極上にパッシベーション膜を形成する工程と、
上記パッシベーション膜上に感光性を有する透明樹脂を塗布し、露光、現像処理により上記第二の電極上にコンタクトホール、および上記走査電極配線端子と第一の電極配線端子が形成された実装領域に開口部を有する層間絶縁膜を形成する工程と、
上記層間絶縁膜をマスクとして、上記コンタクトホールおよび開口部により露出した上記パッシベーション膜をドライエッチング法によりエッチングする工程と、
上記層間絶縁膜上と上記コンタクトホール内、および上記開口部により露出した上記透明絶縁性基板上と上記走査電極配線端子、第一の電極配線端子上に透明導電膜を成膜し、一回のエッチング処理によりパターニングして、上記第二の電極と上記コンタクトホールを介して電気的に接続された画素電極、および上記走査電極配線端子と第一の電極配線端子上に透明導電膜パターンを形成する工程を含み、
上記ドライエッチング法によるエッチングは、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによるエッチング処理を行なった後、Ｏ ２ ガスによるアッシング処理を施し、その後更にＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによるエッチング処理を行なうことを特徴とする液晶表示装置の製造方法。 - アッシング処理後に行なわれるＣＦ４＋Ｏ２、またはＳＦ６＋Ｏ２、または他のフッ素系ガス＋Ｏ２ガスによるエッチング処理は、アッシング処理前に行なわれるＣＦ４＋Ｏ２、またはＳＦ６＋Ｏ２、または他のフッ素系ガス＋Ｏ２ガスによるエッチング処理より短時間で行う、あるいはＯ２ガスの流量比率を高くする、あるいはパワーを小さくする、あるいは上記処理条件の少なくともいずれか二条件を組み合わせて行なうことを特徴とする請求項１または請求項２記載の液晶表示装置の製造方法。
- 少なくともいずれか一方には電極が形成されている二枚の透明絶縁性基板を対向させて接着すると共に、上記二枚の透明絶縁性基板の間に液晶材料を挟持してなる液晶表示装置の製造方法において、
上記二枚の透明絶縁性基板の一方に走査電極、走査電極配線および走査電極配線端子を形成する工程と、
上記走査電極、走査電極配線および走査電極配線端子上に絶縁膜を形成する工程と、
上記走査電極上に上記絶縁膜を介して半導体層を形成する工程と、
上記絶縁膜を除去する工程と、
上記半導体層上に第一の電極、第一の電極配線、第一の電極配線端子および第二の電極を形成する工程と、
上記第一の電極、第一の電極配線、第一の電極配線端子および第二の電極上にパッシベーション膜を形成する工程と、
上記パッシベーション膜上に感光性を有する透明樹脂を塗布し、露光、現像処理により上記第二の電極上にコンタクトホール、および上記走査電極配線端子と第一の電極配線端子が形成された実装領域に開口部を有する層間絶縁膜を形成する工程と、
フォトレジストを塗布し、上記層間絶縁膜と同一形状にパターニングしてレジストを形成する工程と、
上記レジストをマスクとして、上記コンタクトホールおよび開口部により露出した上記パッシベーション膜および絶縁膜をドライエッチング法によりエッチングした後、上記レジストを除去する工程と、
上記層間絶縁膜上と上記コンタクトホール内、および上記開口部により露出した上記透明絶縁性基板上と上記走査電極配線端子、第一の電極配線端子上に透明導電膜を成膜し、一回のエッチング処理によりパターニングして、上記第二の電極と上記コンタクトホールを介して電気的に接続された画素電極、および上記走査電極配線端子と第一の電極配線端子上に透明導電膜パターンを形成する工程を含み、上記エッチング処理は、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによる一回目のエッチング処理を行なった後、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによる二回目のエッチング処理をＯ ２ ガスの流量比率を一回目より高くして行なうことを特徴とする液晶表示装置の製造方法。 - 少なくともいずれか一方には電極が形成されている二枚の透明絶縁性基板を対向させて接着すると共に、上記二枚の透明絶縁性基板の間に液晶材料を挟持してなる液晶表示装置の製造方法において、
上記二枚の透明絶縁性基板の一方に走査電極、走査電極配線および走査電極配線端子を形成する工程と、
上記走査電極、走査電極配線および走査電極配線端子上に絶縁膜を形成する工程と、
上記走査電極上に上記絶縁膜を介して半導体層を形成する工程と、
上記絶縁膜を除去する工程と、
上記半導体層上に第一の電極、第一の電極配線、第一の電極配線端子および第二の電極を形成する工程と、
上記第一の電極、第一の電極配線、第一の電極配線端子および第二の電極上にパッシベーション膜を形成する工程と、
上記パッシベーション膜上に感光性を有しない透明樹脂を塗布し、層間絶縁膜を形成する工程と、
レジストを形成し、上記層間絶縁膜、パッシベーション膜および絶縁膜をドライエッチング法によりエッチングして、上記第二の電極上にコンタクトホール、および上記走査電極配線端子と第一の電極配線端子が形成された実装領域に開口部を形成した後、レジストを除去する工程と、
上記層間絶縁膜上と上記コンタクトホール内、および上記開口部により露出した上記透明絶縁性基板上と上記走査電極配線端子、第一の電極配線端子上に透明導電膜を成膜し、一回のエッチング処理によりパターニングして、上記第二の電極と上記コンタクトホールを介して電気的に接続された画素電極、および上記走査電極配線端子と第一の電極配線端子上に透明導電膜パターンを形成する工程を含み、上記エッチング処理は、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによる一回目のエッチング処理を行なった後、ＣＦ ４ ＋Ｏ ２ 、またはＳＦ ６ ＋Ｏ ２ 、または他のフッ素系ガス＋Ｏ ２ ガスによる二回目のエッチング処理をＯ ２ ガスの流量比率を一回目より高くして行なうことを特徴とする液晶表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33171198A JP3975014B2 (ja) | 1998-11-20 | 1998-11-20 | 液晶表示装置の製造方法 |
| US09/437,090 US6353464B1 (en) | 1998-11-20 | 1999-11-09 | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33171198A JP3975014B2 (ja) | 1998-11-20 | 1998-11-20 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000155335A JP2000155335A (ja) | 2000-06-06 |
| JP3975014B2 true JP3975014B2 (ja) | 2007-09-12 |
Family
ID=18246743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33171198A Expired - Fee Related JP3975014B2 (ja) | 1998-11-20 | 1998-11-20 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3975014B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443840B1 (ko) * | 1998-09-01 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의제조방법 |
| JP2002258768A (ja) * | 2001-03-02 | 2002-09-11 | Seiko Epson Corp | 電気光学装置、その製造方法および電子機器 |
| KR20020080857A (ko) * | 2001-04-18 | 2002-10-26 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터 액정표시장치의 제조방법 |
| KR100803177B1 (ko) | 2001-05-14 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
| KR100701658B1 (ko) * | 2001-06-14 | 2007-03-30 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
| KR20030015604A (ko) * | 2001-08-16 | 2003-02-25 | 씨엘디 주식회사 | 유기 전계 발광소자 제조 방법 |
| KR100796795B1 (ko) | 2001-10-22 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| JP4197233B2 (ja) | 2002-03-20 | 2008-12-17 | 株式会社日立製作所 | 表示装置 |
| JP2006047827A (ja) | 2004-08-06 | 2006-02-16 | Mitsubishi Electric Corp | 液晶表示装置およびその製造方法 |
| JP5079463B2 (ja) * | 2007-11-20 | 2012-11-21 | 株式会社ジャパンディスプレイウェスト | 液晶表示装置及びその製造方法 |
| EP2357629A4 (en) | 2008-11-21 | 2013-01-02 | Sharp Kk | SUBSTRATE FOR A DISPLAY PANEL AND DISPLAY PANEL |
| KR101777863B1 (ko) | 2009-12-30 | 2017-09-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조방법 |
| KR101801974B1 (ko) | 2009-12-31 | 2017-11-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 액정표시장치 및 이들의 제조방법 |
| KR101728164B1 (ko) * | 2009-12-31 | 2017-05-02 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조방법 |
| CN111063255B (zh) * | 2019-12-17 | 2021-09-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04324683A (ja) * | 1991-04-25 | 1992-11-13 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法 |
| JP3383047B2 (ja) * | 1992-12-25 | 2003-03-04 | ソニー株式会社 | アクティブマトリクス基板 |
| JPH07191347A (ja) * | 1993-12-27 | 1995-07-28 | Casio Comput Co Ltd | 薄膜トランジスタアレイの製造方法 |
| JP3221240B2 (ja) * | 1994-06-24 | 2001-10-22 | ソニー株式会社 | 表示用基板の製造方法 |
| JP3299869B2 (ja) * | 1995-09-27 | 2002-07-08 | シャープ株式会社 | 液晶表示装置とその製造方法 |
| JP3152193B2 (ja) * | 1996-12-18 | 2001-04-03 | 日本電気株式会社 | 薄膜トランジスタアレイ基板およびその製造方法 |
| JPH10221712A (ja) * | 1997-02-04 | 1998-08-21 | Sharp Corp | 液晶表示装置の製造方法 |
| JP3208658B2 (ja) * | 1997-03-27 | 2001-09-17 | 株式会社アドバンスト・ディスプレイ | 電気光学素子の製法 |
-
1998
- 1998-11-20 JP JP33171198A patent/JP3975014B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000155335A (ja) | 2000-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR100686228B1 (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| US6001539A (en) | Method for manufacturing liquid crystal display | |
| CN101097928B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| JP3975014B2 (ja) | 液晶表示装置の製造方法 | |
| US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
| KR100314201B1 (ko) | 박막트랜지스터형액정표시장치및그제조방법 | |
| JP2005242372A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| KR100650401B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR20020036023A (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| US6317174B1 (en) | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof | |
| KR20040097517A (ko) | 박막 트랜지스터 기판 | |
| JP3591061B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20200035709A1 (en) | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100527086B1 (ko) | 액정표시장치의 제조방법 | |
| KR100897720B1 (ko) | 액정표시장치의 제조방법 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR20000061175A (ko) | 액정표시장치의 제조방법 | |
| JPH09325366A (ja) | 液晶表示素子およびその製造方法 | |
| KR100488931B1 (ko) | 액정표시소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313632 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |