JP3949012B2

JP3949012B2 - Data transmission / reception method, transmitter, receiver, and transmitter / receiver

Info

Publication number: JP3949012B2
Application number: JP2002183595A
Authority: JP
Inventors: 通之鈴木; 善雄水山; 浩樹木下
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-06-24
Filing date: 2002-06-24
Publication date: 2007-07-25
Anticipated expiration: 2022-06-24
Also published as: JP2004032214A

Description

【０００１】
【発明の属する技術分野】
本発明は、パケットヘッダが付加されたデータを送受信するデータ送受信方法、パケットヘッダが付加されたデータを送信する送信機、パケットヘッダが付加されたデータを受信する受信機、及びパケットヘッダが付加されたデータを送受信する送受信装置に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータ及び周辺機器等のデータ送受信においては、データをパケット化して送受信する。このパケット送受信の方法としては、大きく分けて２通りある。
第１の方法は、送信するデータの前に、このデータのデータ長の情報を含むパケットヘッダを付加し、パケットのデータ長を予め規定して送信する方法である。この方法では、連続するパケットデータの区切りは、上述したデータ長に基づき判定される。つまり、受信側は、データ長分のデータ受信が完了してはじめて、１つのパケットデータの受信が完了したと判定する。
【０００３】
第２の方法は、送信するデータを圧縮（例えばパックビッツ圧縮）し、この圧縮したデータの前に、圧縮したデータに現れないコードを含むパケットヘッダを付加する方法である。この方法では、連続するパケットデータの区切りは、上述したパケットヘッダを検出することにより判定される。つまり、受信側は、パケットヘッダを検出することにより、新たなデータの始まりであると判定する。また、この方法では、圧縮してデータが短くなった分だけ、データの送受信速度は速くなるという長所を有している。
このような、圧縮処理の１つの方法が、特開２０００−２４２４５０号公報に開示されている。
【０００４】
【発明が解決しようとする課題】
しかし、上述した第１の方法では、何らかの要因で送受信中のデータが途切れた場合、復帰処理が複雑になるという問題がある。これは、データ長分のデータの送受信が終了しない限り、この途切れた部分のデータ転送が完了したものと判断されない為であり、タイムアウト処理が実行される迄待つか、又は所定のデータ長に達する迄、ダミーデータを送信し続けなければならない。
【０００５】
また、ダミーデータを送信する場合に、データ長の長いデータが途中で途切れてしまうと、ダミーデータの送信数が増える分だけ復帰に時間がかかることになる。
さらに、第１の方法では、データを圧縮しない為、データ長の長いデータの送信には、第２の方法のようにデータを圧縮する方法に比べて、転送に時間がかかるという問題がある。
【０００６】
また、第２の方法では、上述したように、圧縮したデータの前に、この圧縮したデータに現れないコードを含むヘッダを付加する必要がある。つまり、ヘッダに含まれるコードが、圧縮されたデータ内に現れないように、データを圧縮処理しなければならない。
その為、データ長が短く、圧縮効率が悪い場合には、圧縮処理に要する手間が増加するという短所が、圧縮処理してデータが短くなり、データ送受信速度が速くなるという長所を上回ることになる。つまり、圧縮効率が悪い場合には、一連のデータ送受信処理に時間がかかるという問題がある。
【０００７】
また、１つのデータ内で同じ情報が連続しない場合等は、圧縮処理により、逆にデータ数が増加してしまう場合も生じる。
例えば、００から２５５迄の連続する２５６バイトのデータを、パックビッツ圧縮を用いて圧縮する場合、２バイトの圧縮符号が必要となり、また、同じ数が現れない為、０から２５５迄の２５６バイトは圧縮されず、合計２５８バイトとなる。
【０００８】
更に、圧縮したデータは、格納先毎に、解凍回路を用いて解凍する必要がある。この解凍する時期は、入力されるデータの種類によって異なり、メモリに蓄えられた後に解凍する必要があるもの、格納される際に解凍する必要があるもの等がある。その為、複数の転送先がある場合には、複数の解凍回路を備える必要があり、回路が複雑・大型化する問題がある。
本発明は、上述したような事情に鑑みてなされたものであり、効率のよいパケットデータの送受信を実現できるデータ送受信方法、送信機、受信機及び送受信装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係るデータ送受信方法は、ヘッダ識別コード、データ長コード、及びデータ種類コードを含むパケットヘッダが付加されたデータを送受信するデータ送受信方法において、データを送信する場合は、該データのデータ種類コードにより、該データを圧縮するか否かを判定し、圧縮すると判定したときには、前記ヘッダ識別コードが含まれないように、前記データを圧縮して送信し、データを受信する場合は、該データのデータ種類コードにより、圧縮されたデータであるか否かを判定し、圧縮されたデータであると判定したときは、前記ヘッダ識別コードを検出しながら、データを受信し続け、圧縮されたデータでないと判定したときは、前記ヘッダ識別コードの検出を無効にし、前記データのデータ長コードが示す量のデータを受信することを特徴とする。
【００１０】
本発明に係る送信機は、ヘッダ識別コード、データ長コード、及びデータ種類コードを含むパケットヘッダが付加されたデータを送信する送信機において、送信するデータのデータ種類コードにより、該データを圧縮するか否かを判定する手段と、該手段が圧縮すると判定したときに、前記ヘッダ識別コードが含まれないように、前記データを圧縮する手段と、該手段が圧縮したデータを送信する手段とを備えることを特徴とする。
【００１１】
この送信機では、ヘッダ識別コード、データ長コード、及びデータ種類コードを含むパケットヘッダが付加されたデータを送信する。判定する手段が、送信するデータのデータ種類コードにより、データを圧縮するか否かを判定し、圧縮すると判定したときに、圧縮する手段が、ヘッダ識別コードが含まれないように、データを圧縮する。送信する手段が、その圧縮したデータを送信する。
【００１２】
これにより、受信機側で、圧縮されたデータを受信した場合には、圧縮後のデータにヘッダ識別コードが含まれない為、ヘッダ識別コードを検出することにより、連続して送信される複数の異なるデータを区別しながら受信できる。また、受信機側で、非圧縮のデータを受信した場合には、データ長コードにより規定されたデータ長分のデータを受信する為、データを他のデータと区別することが出来る。
【００１３】
ここで、データ種類コードの設定において、圧縮効率の高いデータ、例えばＧＤＩ（Graphics Device Interface ）データを圧縮するコード設定に、データ長が短くまた圧縮効率の悪いデータ、例えば入力γデータを圧縮しないコード設定にすることにより、以下の効果が得られる。
データを圧縮する場合には、圧縮によるデータの転送量が減少する。また、データの受信が何らかの不具合により中断しても、次のデータの開始がヘッダにより判断できるため、前データの途中に次データが混在して両データの区別が出来なくなることはない。
【００１４】
データを圧縮しない場合には、圧縮されたデータにヘッダ識別コードが含まれないように圧縮する処理が不要となり、処理の無駄がなくなる。また、データの受信が何らかの不具合により中断した場合においても、タイムアウト処理時間を短く設定することが出来、また、ダミーデータの転送量を少なく出来る。
以上により、効率のよいパケットデータの送信を実行できるデータ送信機を実現することが出来る。
【００１５】
本発明に係る受信機は、ヘッダ識別コード、データ長コード、及びデータ種類コードを含むパケットヘッダが付加されたデータを受信する受信機において、受信したデータのデータ種類コードにより、圧縮されたデータであるか否かを判定する判定手段と、該判定手段が圧縮されたデータであると判定したときは、前記ヘッダ識別コードを検出しながら、データを受信し続ける手段と、前記判定手段が圧縮されたデータでないと判定したときは、前記データ長コードが示す量のデータを受信する受信手段と、該受信手段が受信している間は、前記ヘッダ識別コードの検出を無効にする無効手段とを備えることを特徴とする。
【００１６】
この受信機では、ヘッダ識別コード、データ長コード、及びデータ種類コードを含むパケットヘッダが付加されたデータを受信する。判定手段が、受信したデータのデータ種類コードにより、圧縮されたデータであるか否かを判定し、判定手段が圧縮されたデータであると判定したときは、受信し続ける手段が、ヘッダ識別コードを検出しながら、データを受信し続ける。判定手段が圧縮されたデータでないと判定したときは、受信手段が、データ長コードが示す量のデータを受信し、受信手段が受信している間は、無効手段が、ヘッダ識別コードの検出を無効にする。
【００１７】
これにより、圧縮されたデータを受信した場合には、圧縮後のデータにヘッダ識別コードが含まれない為、ヘッダ識別コードを検出することにより、連続して送信される複数の異なるデータを区別しながら受信出来る。また、非圧縮のデータを受信した場合には、データ長コードにより規定されたデータ長分のデータを受信する為、データを他のデータと区別することが出来る。
【００１８】
ここで、データ種類コードの設定において、圧縮効率の高いデータ、例えばＧＤＩデータを圧縮するコード設定に、データ長が短くまた圧縮効率の悪いデータ、例えば入力γデータを圧縮しないコード設定にすることにより、以下の効果が得られる。
データを圧縮する場合には、圧縮によるデータの転送量が減少する。また、データの受信が何らかの不具合により中断しても、次のデータの開始がヘッダにより判定できる為、前データの途中に次データが混在して両データの区別が出来なくなることはない。
【００１９】
データを圧縮しない場合には、圧縮に伴う処理、つまり、圧縮されたデータにヘッダ識別コードが含まれないように圧縮する処理が不要となり、処理の無駄がなくなる。また、データの受信が何らかの不具合により中断した場合においても、タイムアウト処理時間を短く設定することが出来、また、ダミーデータの転送量を少なく出来る。
以上により、効率のよいパケットデータの受信を実行出来るデータ受信機を実現することが出来る。
【００２０】
本発明に係る受信機は、前記判定手段が圧縮されたデータであると判定したときに、受信データを格納する為のバッファメモリと、前記判定手段が圧縮されたデータでないと判定したときに、受信データを格納する為の、前記データ種類コードにより指定された格納先とを更に備えることを特徴とする。
【００２１】
この受信機では、判定手段が、圧縮されたデータであると判定したときに、バッファメモリが、受信データを格納し、判定手段が、圧縮されたデータでないと判定したときに、データ種類コードにより指定された格納先が、受信データを格納する。
これにより、圧縮されたデータでない場合には、一旦、バッファメモリに格納されることなく、データの格納先に転送される。つまり、バッファメモリから格納先に転送する処理が不要となる。
従って、受信機内の負荷を減少させることが可能となり、効率のよいパケットデータの受信を実行出来るデータ受信機を実現することが出来る。
【００２２】
本発明に係る受信機は、前記受信手段が、前記データ長コードが示す量のデータを受信したときは、前記無効手段を停止すべくなしてあることを特徴とする。
【００２３】
この受信機では、受信手段が、データ長コードが示す量のデータを受信したときは、無効手段を停止する。
この受信機は、圧縮していないデータを所定データ量受信すれば、ヘッダ識別コードの検出を有効とする。つまり、次データのパケットヘッダの検出ができない状態（ヘッダ識別コードの検出が無効の状態）から、検出できる状態（ヘッダ識別コードの検出が有効の状態）へと設定を変更する。
従って、受信機内の負荷を減少させることが可能となり、効率のよいパケットデータの受信を実行出来るデータ受信機を実現することが出来る。
【００２４】
本発明に係る受信機は、所定時間、受信データが途切れたときに、データ受信を停止する手段を更に備え、該手段が停止したときに、前記無効手段を停止すべくなしてあり、受信データが圧縮されたデータでない場合の前記所定時間は、圧縮されたデータである場合の前記所定時間よりも短く設定してあることを特徴とする。
【００２５】
この受信機では、所定時間、受信データが途切れたときに、停止する手段が、データ受信を停止し、その停止したときに、無効手段を停止するように構成してあり、受信データが圧縮されたデータでない場合の前記所定時間は、圧縮されたデータである場合の前記所定時間よりも短く設定してある。
ここで、データの受信が何らかの不具合により中断した場合、非圧縮データは、もともとデータ長の短いデータである為、タイムアウト時間を短く設定することが可能である。
従って、タイムアウト時間の設定を、データにより個別に設定することにより、効率のよいデータの転送が可能となり、効率のよいパケットデータの受信を実行出来るデータ受信機を実現することが出来る。
【００２６】
本発明に係る受信機は、前記無効手段を停止している間に、前記ヘッダ識別コード以外から始まるデータを受信したときは、該データの送信側へ警告すべくなしてあることを特徴とする。
【００２７】
この受信機では、無効手段を停止している間に、ヘッダ識別コード以外から始まるデータを受信したときは、データの送信側へ警告する。
従って、データの正確な送受信が行われている場合は、ヘッダ識別コードの検出を有効とした後は、ヘッダ識別コードから始まるデータが送受信される。一方、ヘッダ識別コード以外から始まるデータが受信された場合には、送受信障害が発生していると判断できる。
これにより、送受信障害が発生している場合に、引き続くデータを送信機が送信することを制御することが出来、効率のよいパケットデータの受信を実行出来るデータ受信機を実現することが出来る。
【００２８】
本発明に係る送受信装置は、ヘッダ識別コード、データ長コード、及びデータ種類コードを含むパケットヘッダが付加されたデータを送受信する送受信装置において、送信するデータのデータ種類コードにより、該データを圧縮するか否かを判定する手段、該手段が圧縮すると判定したときに、前記ヘッダ識別コードが含まれないように、前記データを圧縮する手段、及び該手段が圧縮したデータを送信する手段を有する送信機と、請求項３乃至７の何れかに記載された受信機とを備え、前記パケットヘッダが付加されたデータを送受信すべくなしてあることを特徴とする。
【００２９】
本発明に係るデータ送受信方法及び送受信装置では、ヘッダ識別コード、データ長コード、及びデータ種類コードを含むパケットヘッダが付加されたデータを送受信する。送信機は、判定する手段が、送信するデータのデータ種類コードにより、データを圧縮するか否かを判定し、圧縮すると判定したときに、圧縮する手段が、ヘッダ識別コードが含まれないように、データを圧縮し、送信する手段が、その圧縮したデータを送信する。また、本発明に係る受信機とを備え、パケットヘッダが付加されたデータを送受信する。
【００３０】
これにより、圧縮されたデータを受信する場合には、圧縮後のデータにヘッダ識別コードが含まれない為、ヘッダ識別コードを検出することにより、連続して送信される複数の異なるデータを区別しながら受信できる。また、非圧縮のデータを受信した場合には、データ長コードにより規定されたデータ長分のデータを受信するため、データを他のデータと区別することができる。
【００３１】
ここで、データ種類コードの設定において、圧縮効率の高いデータ、例えばＧＤＩデータを圧縮するコード設定に、データ長が短くまた圧縮効率の悪いデータ、例えば入力γデータを圧縮しないコード設定にすることにより、以下の効果が得られる。
データを圧縮する場合には、圧縮によるデータの送受信量が減少する。また、データの受信が何らかの不具合により中断しても、次のデータの開始がヘッダにより判定できるため、前データの途中に、次データが混在して、両データの区別が出来なくなることはない。
【００３２】
データを圧縮しない場合には、圧縮に伴う処理、つまり、圧縮されたデータにヘッダ識別コードが含まれないように圧縮する処理が不要となり、処理の無駄がなくなる。また、データの受信が何らかの不具合により中断しても、タイムアウト処理時間を短く設定することが出来、また、ダミーデータの送受信量を少なく出来る。
以上により、効率のよいパケットデータの送受信を実行できるデータ送受信方法及び送受信装置を実現することが出来る。
【００３３】
【発明の実施の形態】
以下に、本発明の実施の形態を、それを示す図面に基づき説明する。
図１は、本発明に係るデータ送受信方法、送信機、受信機及び送受信装置の実施の形態である画像形成装置の要部構成を示すブロック図である。この画像形成装置１は、送信機として作動するパーソナルコンピュータ２からのパケットデータを受信する受信機として作動し、受信したパケットデータに基づく画像を出力する。また、コピー機としての画像読取機能も備えている。
【００３４】
画像出力装置１は、回路部３を備え、回路部３には、ＣＣＤ・Ａ／Ｄ変換部４、ＣＰＵ５、ＳＤＲＡＭ６、モータ７及びＬＳＵ８が接続されている。また、回路部３内部は、メイン回路部９に入力γコントローラ３ａ、シェーディングコントローラ３ｂ、ＳＤＲＡＭコントローラ３ｃ、モータコントローラ３ｄ及びディザコントローラ３ｅが接続された構成である。
【００３５】
図２は、メイン回路部９の内部構成を示すブロック図である。このメイン回路部９は、パケットデータの種類に応じて、パケットデータの転送方式を切換える回路であり、ＰＣ（パーソナルコンピュータ）接続インタフェイス１０を通じて、受信したパケットデータが、転送バイト数設定回路１１及びセレクタ１２に与えられる。転送バイト数設定回路１１は、受信するパケットデータのデータ長を設定する回路であり、転送バイト数設定回路１１を経由したパケットデータもセレクタ１２に与えられる。
セレクタ１２は、転送バイト数設定回路オン信号により、転送バイト数設定回路１１を経由したパケットデータを選択し、転送バイト数設定回路オン信号が与えられないときは、ＰＣ接続インタフェイス１０からのパケットデータを選択して出力する。転送バイト数設定回路１１は、ＣＰＵ５へ割込み信号を与える。
【００３６】
セレクタ１２が、選択して出力したパケットデータは、スイッチ１３とセレクタ１６とへ与えられる。スイッチ１３へ与えられたパケットデータは、ヘッダ検出回路１４へ与えられる。スイッチ１３には、ラッチ回路１５が接続され、スイッチ１３の制御信号は、ヘッダ検出回路１４から与えられる。ヘッダ検出回路１４は、ＣＰＵ５へ割込み信号を与える。
セレクタ１６は、ヘッダ検出回路オン信号が与えられたときは、ヘッダ検出回路１４経由にパケットデータを与える。
【００３７】
セレクタ１６が選択して出力したパケットデータは、ＩＮＦＩＦＯ１７（IN First-In First-Out）に与えられ、ＩＮＦＩＦＯ１７に一旦入力されたパケットデータは、マルチスイッチ１８に与えられる。ＩＮＦＩＦＯ１７は、ＣＰＵ５へ割込み信号を与える。
マルチスイッチ１８は、与えられたパス設定信号に従って、与えられたパケットデータを、ＣＰＵ５、ＳＤＲＡＭ６、入力γコントローラ３ａ又はディザコントローラ３ｅの何れかに出力する。
また、ＯＵＴＦＩＦＯ１９（OUT First-In First-Out ）は、ＣＰＵ５からステータスを設定され、設定されたステータスはＰＣ接続インタフェイス１０に与えられる。ＯＵＴＦＩＦＯ１９、ＣＰＵ５へ割込み信号を与える。
【００３８】
パケットデータの送受信方法には、上述したように、送受信するパケットデータの前に、そのパケットデータのデータ長情報を含むヘッダを付加し、パケットデータのデータ長を予め規定して送受信する方法（上記第１方法（以下、転送バイトを指定して送受信する方法と称する））と、送受信するパケットデータを圧縮し、この圧縮したデータの前に、圧縮したデータに現れないコードを含むヘッダを付加する方法（上記第２方法（以下、パケット検出を用いてデータを送受信する方法と称する））とがある。
【００３９】
本実施の形態においては、データの種類に応じて、上記両方の送受信方法を切換えて、効率の良いデータ転送を実現する。
そこで、データの送信側であるパーソナルコンピュータ２から回路部３へ、データを送信するに際し、予めデータにパケットヘッダを付加する。
転送バイトを指定して転送する方法では、少なくとも、ヘッダにデータ長の情報（データ長コード）が付加されている必要がある。また、パケット検出を用いてデータ転送する方法では、少なくとも、圧縮したデータに現れないコードを含むヘッダが付加されている必要がある。
【００４０】
そこで、図３に示すような、ＩＥＥＥ１２８４．４に定義されている６バイトのパケットヘッダをデータに付加して、データを転送する。この６バイトのパケットヘッダ（ヘッダ部）は、２バイトの先頭Ｈｅａｄｅｒデータ（ヘッダ識別コード）、２バイトのＬｅｎｇｔｈデータ（データ長コード）、１バイトのＣｒｅｄｉｔデータ及び１バイトのＣｏｎｔｒｏｌデータ（データ種類コード）から構成されている。
【００４１】
Ｈｅａｄｅｒデータには、データを圧縮する場合に、データ本体部に現れないコード（例えば、８１８１）が記される。
Ｌｅｎｇｔｈデータには、このパケットヘッダに続くデータ本体のデータ長が記される。
Ｃｒｅｄｉｔデータには、ベンダー固有のデータが記される。
Ｃｏｎｔｒｏｌデータ（データ種類コード）には、パケットデータに続くデータ本体の種類、例えば入力γｌｕｔ、ＧＤＩ（Graphics Device Interface ）データ等が記される。
【００４２】
データ長が短く、データ圧縮効率の悪いデータは、上述したように、パケット検出を用いてデータ転送する方法よりも、転送バイトを指定して送受信する方法の方が送受信効率がよい。
一方、データ長の長いデータは、転送バイトを指定して送受信する方法よりも、パケット検出を用いてデータ転送する方法の方が転送効率がよい。
【００４３】
以上のことから、データの送信側であるパーソナルコンピュータ２（送信機）は、データ長が短く、圧縮効率の悪いデータ、例えば、入力γＬＵＴ（ルックアップテーブル）、出力γＬＵＴ、フィルタ係数、ディザマトリクス、モータ制御用ＬＵＴ、カラーマッチングＬＵＴ及びシューディング補正データは、圧縮せずに、データを転送することとする。
一方、データ長が長いデータ、例えばＧＤＩデータは圧縮して、データ転送を行うこととする。
ここで、データを圧縮するか否かは、Ｃｏｎｔｒｏｌデータにより判定するものとする。また、データの受信側である回路部３においても、データが圧縮されたものか否かを、Ｃｏｎｔｒｏｌデータにより判定する。
【００４４】
図６は、パーソナルコンピュータ２のデータ送信時の動作を示すフローチャートである。
パーソナルコンピュータ２は、先ず、送信データの格納場所により、送信データの種類を判別し、判別した送信データの種類に応じたＣｏｎｔｒｏｌデータを生成する（Ｓ１１１）。
【００４５】
パーソナルコンピュータ２は、次に、生成したＣｏｎｔｒｏｌデータ（Ｓ１１１）により、その送信データが、ＧＤＩデータ等の圧縮すべき種類であるか否かを判定し（Ｓ１１２）、圧縮すべき種類であれば、パケットヘッダのＨｅａｄｅｒデータと同じコードが、圧縮したデータに含まれないように、その送信データを圧縮する（Ｓ１１３）。
パーソナルコンピュータ２は、次に、生成したＣｏｎｔｒｏｌデータ（Ｓ１１１）を、圧縮した送信データのパケットヘッダに付加して（Ｓ１１４）送信する（Ｓ１１５）。
【００４６】
パーソナルコンピュータ２は、その送信データが、入力γＬＵＴ、出力γＬＵＴ、フィルタ係数、ディザマトリクス、モータ制御用ＬＵＴ、カラーマッチングＬＵＴ及びシューディング補正データ等の、圧縮すべきでない種類であれば（Ｓ１１２）、生成したＣｏｎｔｒｏｌデータ（Ｓ１１１）をその送信データのパケットヘッダに付加して（Ｓ１１４）送信する（Ｓ１１５）。
尚、パーソナルコンピュータ２は、以上の送信機としての動作のみではなく、画像出力装置１（メイン回路部９及びＣＰＵ５）の後述する受信機としての動作（図７〜１０）と同様の動作も行い、送受信装置として作動する。
【００４７】
ＰＣ接続インタフェイス１０は、パーソナルコンピュータ２と受信装置１とを接続し。転送バイト設定回路１１は、転送するデータのデータ長を設定し、設定した分の長さのデータを引き続く処理工程に転送する。
セレクタ１２は、ＣＰＵ５が指定するセレクタであり、転送バイト数を設定してデータを転送するか、又は転送バイト数を設定しないでデータを転送するかを選択する。
【００４８】
スイッチ１３は、ヘッダ検出回路１４が指定するスイッチであり、データの先頭２バイトのデータが所定のキャラクタか否かにより、このデータの格納先を変更する。
ヘッダ検出回路１４は、２バイトのＨｅａｄｅｒデータが、所定のキャラクタ（例えば８１８１）か否かを判定し、ラッチ回路１５は、Ｈｅａｄｅｒデータが所定のデータであった場合に、２バイトのＬｅｎｇｔｈデータ、１バイトのＣｒｅｄｉｔデータ及び１バイトのＣｏｎｔｒｏｌデータを格納する。
【００４９】
セレクタ１６は、ヘッダ検出回路１４の検出動作に従って作動し、ヘッダ検出回路１４の検出動作で、データが所定のキャラクタでなければ（例えば８１５３）、そのデータは圧縮されたデータ本体の一部である為、引き続く処理工程に転送する。
ＩＮＦＩＦＯ１７は、セレクタ１６を介して転送されたデータを受信し、マルチスイッチ１８に転送する。
マルチスイッチ１８は、ＣＰＵ５が指定するスイッチである。マルチスイッチ１８では、Ｐａｔｈを設定することにより、転送されたデータを、ＣＰＵ、ＳＤＲＡＭ、入力γ又はＤｉｔｈｅｒ等の経路に振り分け転送する。
【００５０】
以下に、メイン回路部９における具体的なパケットデータの転送方法を、それを示す図４，５のメイン回路部９の内部構成を示すブロック図に基づき説明する。
先ず、データ長がＧＤＩデータのように長く、圧縮して転送する方が効率のよい場合には、上述したように、パケット検出を用いてデータ転送する方法を適用する。以下に、この場合のメイン回路９の動作を図４に基づき説明する。
ここで、圧縮してデータを転送するか否かは、予めデータの種類に応じて定められたＣｏｎｔｒｏｌデータにより判断される。
【００５１】
先ず、セレクタ１２に対して、転送バイト数設定回路１１をＯＦＦとする制御信号が、ＣＰＵ５から与えられる。これにより、ＰＣ接続インタフェイス１０からメイン回路９に入力されたデータは、転送バイト数設定回路１１を介さずに、次の処理工程に転送される。
次に、セレクタ１６に、ヘッダ検出回路１４をＯＮとする制御信号が、ＣＰＵ５から与えられる。これにより、データがヘッダ検出回路１４に転送される。
【００５２】
ヘッダ検出回路１４では、転送されたデータが所定のキャラクタ（例えば、８１８１）か否かの判定を行う。ここで、所定のキャラクタであれば、このキャラクタをＨｅａｄｅｒデータであると判定し、この後に続くデータ、つまりＬｅｎｇｔｈデータ、Ｃｒｅｄｉｔデータ、Ｃｏｎｔｒｏｌデータの合計４バイトのデータをラッチ回路格納部１５に取り込む。
ここで、ヘッダ検出回路１４は、２バイトのＨｅａｄｅｒデータ、２バイトのＬｅｎｇｔｈデータ、１バイトのＣｒｅｄｉｔデータ、及び１バイトのＣｏｎｔｒｏｌデータの合計６バイトのパケットデータが揃うと、ＣＰＵ５に対して割込み処理を発生させる。尚、ＣＰＵ５は、レジスタを通して、Ｌｅｎｇｔｈデータ、Ｃｒｅｄｉｔデータ、及びＣｏｎｔｒｏｌデータを確認出来る。
【００５３】
上記６バイトのパケットデータがヘッダ検出回路１４に転送された後は、データ本体、つまりヘッダ部を除いたデータ本体部が、順次、セレクタ１６からＩＮＦＩＦＯ１７に転送される。この後、マルチスイッチ１８を介して、上記データ本体部が、それぞれの種類に応じた経路に転送される。例えば、ＧＤＩデータであれば、ＳＤＲＡＭ６に転送される。なお、この経路（Ｐａｔｈ）の設定は、上記Ｃｏｎｔｒｏｌデータにより決定される。
【００５４】
データ長が入力γのように短く、圧縮効率の悪いデータの場合には、転送バイトを指定して転送する方法を適用する。以下に、この場合のメイン回路９の動作を図５に基づき説明する。
ここで、転送バイトを指定して転送するか否かは、予めデータの種類に応じて定められたＣｏｎｔｒｏｌデータにより判断される。
【００５５】
先ず、セレクタ１２に対して、転送バイト数設定回路１１をＯＮとする制御信号が、ＣＰＵ５から与えられる。これにより、ＰＣ接続インタフェイス１０からメイン回路９に入力されたデータは、転送バイト数設定回路１１を介して、次の処理工程に転送される。
転送バイト数設定回路１１では、所定の転送バイト数分のデータ転送が許可される。これにより、所定のバイトが転送されて初めて、このデータの転送が完了したものと判定し、次のデータが入力されるのを待つことになる。ここで、転送バイト数設定回路１１のバイト数は、Ｌｅｎｇｔｈデータにより決定される。
【００５６】
次に、セレクタ１６にヘッダ検出回路１４をＯＦＦとする制御信号が、ＣＰＵ５から与えられる。これにより、データが、ヘッダ検出回路１４を介さずに、順次、ＩＮＦＩＦＯ１７に転送される。この後、ＩＮＦＩＦＯ１７から、マルチスイッチ１８を介して、上記データが、それぞれの種類に応じた経路に転送される。例えば、入力γデータであれば、入力γコントローラ３ａに転送される。
このように、圧縮されたデータでない場合には、ＳＤＲＡＭ６に格納することなく、Ｃｏｔｒｏｌデータにより指定された格納先（例えば入力γコントローラ３ａ）に、受信データを直接格納することにより、ＣＰＵ５の負荷を減少させることができる。
【００５７】
ＩＮＦＩＦＯ１７は、所定のバイト数を受信終了すると、ＣＰＵ５に対して割込み通知を発信し、受信が完了したことを知らせる。ＣＰＵ５は、受信が完了した通知を受け取ると、転送バイト数設定回路１１をＯＦＦにする制御信号を出力し、また、ヘッダ検出回路１４をＯＮにする制御信号を出力し、次の新たなコマンドを待つ。尚、この経路（Ｐａｔｈ）の設定は、Ｃｏｎｔｒｏｌデータにより決定される。
【００５８】
以上のように、ＰＣ接続インタフェイス１０を介して入力されるデータを、予め、パケット検出を用いる形式のデータと、転送バイトを指定して転送する形式のデータとに分類しておき、メイン回路９では、それぞれのデータ形式に対応した転送経路を選択するように構成する。以上のような構成とすることにより、以下の効果が生じる。
データ長が短く、圧縮効果が悪い為、転送バイト数を指定して転送する形式を取るデータが、何らかの不具合により、そのデータの転送を中断した場合には、データ長が短い為、上述したタイムアウト時間を短く設定することが出来る。あるいは、上述したダミーデータの転送量を少なくすることが出来る。これにより、中断時間を短くすることが出来、効率のよいデータ送受信が可能となる。
【００５９】
また、データ長が長く、パケット検出を用いる形式を取るデータが、何らかの不具合により、そのデータの転送を中断した場合には、次に続くデータの始まりを、Ｈｅａｄｅｒデータにより認識出来る為、次に続くデータを、中断したデータの途中のデータであると、誤認識することがない。
以上のように、データの種類に応じて転送方法を切り換えることにより、送受信効率を向上させるとともに、データ送受信が中断した場合にも、早期の復旧が可能となり、また、データの誤認識を防止することが可能となる。
【００６０】
次に、上述したメイン回路部９及びＣＰＵ５の受信機としての動作を、それを示す図７〜１０のフローチャートを参照しながら説明する。
先ず、ＣＰＵ５は、ヘッダ検出回路１４をＯＮにし、転送バイト数設定回路１１をＯＦＦにする（Ｓ１）。つまり、図４に示したように、セレクタ１６にヘッダ検出回路１４をＯＮとする制御信号を与え、セレクタ１２に対して、転送バイト数設定回路１１をＯＦＦとする制御信号を与える。
初期状態では、転送バイト数設定回路１１は無効になっており、パーソナルコンピュータ２から転送されたデータは、パケットヘッダを検出する為に、ヘッダ検出回路１４に転送される。
【００６１】
次に、ＣＰＵ５は、ヘッダ検出回路１４からの割込み通知を待ち（Ｓ２）、割込み通知が来ると、レジスタからＬｅｎｇｔｈデータ、Ｃｒｅｄｉｔデータ及びＣｏｎｔｒｏｌデータを読取り（Ｓ３）、データがＧＤＩデータであるか否かを、Ｃｏｎｔｒｏｌデータにより判定する（Ｓ４）。
ＣＰＵ５は、データがＧＤＩデータであれば（Ｓ４）、ＩＮＦＩＦＯ１７にデータが残っているか否かを判定し（図８Ｓ１０１）、データが残っていれば、ＩＮＦＩＦＯ１７内のデータを空にする（Ｓ１０２）。
【００６２】
ＣＰＵ５は、データが残っていないとき（Ｓ１０１）、又はデータを空にした（Ｓ１０２）後は、パス設定をＳＤＲＡＭに切り換え（Ｓ１０３）、データをＳＤＲＡＭ７に転送させる。
ＣＰＵ５は、次に、割込みを解除し（Ｓ１０４）、次のデータが入力されるのを待つ。
【００６３】
ＣＰＵ５は、データがＧＤＩデータでなければ（図７Ｓ４）、データが入力γデータであるか否かを判定し（Ｓ５）、入力γデータであれば、ＩＮＦＩＦＯ１７にデータが残っているか否かを判定する（図９Ｓ２０１）。
ＣＰＵ５は、ＩＮＦＩＦＯ１７にデータが残っていれば（Ｓ２０１）、ＩＮＦＩＦＯ１７内のデータを空にする（Ｓ２０２）。
【００６４】
ＣＰＵ５は、ＩＮＦＩＦＯ１７にデータが残っていないとき（Ｓ２０１）、又はＩＮＦＩＦＯ１７内のデータを空にした（Ｓ２０２）後は、パケット検出をＯＦＦ、つまりヘッダ検出回路をＯＦＦとし、転送バイト数の長さを設定し、設定した転送バイト数分のみのデータを転送し、パス設定を入力γに切り換え、データを入力γに転送する（Ｓ２０３）。
【００６５】
ＣＰＵ５は、次に、タイムアウト処理に備えてタイマをスタートさせ（Ｓ２０４）、割込み処理を解除する（Ｓ２０５）。
ＣＰＵ５は、次に、割込みがあるか否かを判定し（Ｓ２０６）、割込みがあれば、次のデータが入力されるのを待つ。
ＣＰＵ５は、割込みがなければ（Ｓ２０６）、所定のタイムアウト時間が経過する迄待機し（Ｓ２０７）、タイムアウト時間が経過したならば、エラー処理を行う（Ｓ２０８）。この後、次のデータの入力を待つ。
【００６６】
ＣＰＵ５は、データが入力γデータでなければ（図７Ｓ５）、次の処理に進む。メイン回路９には、ＧＤＩデータ、入力γデータ以外にも、Ｄｉｔｈｅｒ（Ｓｎ）のような様々なデータが転送されて来る。その為、様々なデータが転送されて来た場合も、ＧＤＩデータ（Ｓ４）及び入力γデータ（Ｓ５）の場合に示したように、データの照合を行い（Ｓｎ）、照合が一致すれば、データの種類に応じて、Ｓ１０１〜Ｓ１０４又はＳ２０１〜Ｓ２０８と同様の処理を行う。
【００６７】
ＣＰＵ５は、次に、パーソナルコンピュータ２がステータス要求をしているか否かを判定し（Ｓｎ+ ｍ）、ステータス要求をしていれば、ＯＵＴＦＩＦＯ１９に数バイトのステータス情報をセットする（図１０Ｓｎ+ ｍ１）。
ＣＰＵ５は、次に、割込みを解除した（Ｓｎ+ ｍ２）後、次の割込みが発生する迄待機する（Ｓｎ+ ｍ３）。
ＣＰＵ５は、次の割り込みが発生すれば（Ｓｎ+ ｍ３）、セットしたステータス情報（Ｓｎ+ ｍ１）を転送する。この転送が完了すると、ＯＵＴＦＩＦＯ１９から転送終了の割り込み通知が発生し、ＣＰＵ５は、この割り込みを解除し（Ｓｎ+ ｍ４）、次のデータの入力を待つ。
【００６８】
ＣＰＵ５は、パーソナルコンピュータ２がステータス要求をしていなければ（Ｓｎ+ ｍ）、ＧＤＩデータ処理が終了したか否かを判定し（Ｓｎ+ ｍ+ １）、終了していれば、ＳＤＲＡＭ６に記録された印刷データであるＧＤＩデータのプリントを開始させる（Ｓｎ+ ｍ+ ２）。
ＣＰＵ５は、ＧＤＩデータ処理が終了していなければ（Ｓｎ+ ｍ+ １）、エラーであるか否かを判定し（Ｓｎ+ ｍ+ ３）、エラーであれば、エラー処理を行い（Ｓｎ+ ｍ+ ４）、次いで、次のデータの入力を待つ。
【００６９】
ＣＰＵ５は、エラーでなければ（Ｓｎ+ ｍ+ ３）、未知のコマンドが送られてくる（Ｓｎ+ ｍ+ ５）。このような一例としては、ケーブル異常等があげられる。
尚、上述したタイムアウト処理は、転送バイトを指定して転送する方法に適用したが、これに限られるものではなく、データ長が長くパケット検出を用いる方法にも適用することが可能である。また、転送バイトを指定して転送するデータは、データ長の短いデータである。その為、上述したタイムアウト時間を、パケット検出を用いる方法の場合のタイムアウト時間よりも短く設定することが可能である。従って、タイムアウト時間の設定を、データにより個別に設定することにより、効率のよいデータの送受信が可能となる。
【００７０】
【発明の効果】
本発明に係る送信機によれば、効率のよいパケットデータの送信を実行できるデータ送信機を実現することが出来る。
【００７１】
本発明に係る受信機によれば、受信機内の負荷を減少させることが可能となり、効率のよいパケットデータの受信を実行出来るデータ受信機を実現することが出来る。
【００７２】
本発明に係る受信機によれば、タイムアウト時間の設定を、データにより個別に設定することにより、効率のよいデータの転送が可能となり、効率のよいパケットデータの受信を実行出来るデータ受信機を実現することが出来る。
【００７３】
本発明に係る受信機によれば、送受信障害が発生している場合に、引き続くデータを送信機が送信することを制御することが出来、効率のよいパケットデータの受信を実行出来るデータ受信機を実現することが出来る。
【００７４】
本発明に係るデータ送受信方法及び送受信装置によれば、効率のよいパケットデータの送受信を実行できるデータ送受信方法及び送受信装置を実現することが出来る。
【図面の簡単な説明】
【図１】本発明に係るデータ送受信方法、送信機、受信機及び送受信装置の実施の形態である画像形成装置の要部構成を示すブロック図である。
【図２】メイン回路部の内部構成を示すブロック図である。
【図３】ＩＥＥＥ１２８４．４に定義されているパケットヘッダを示す説明図である。
【図４】メイン回路部における具体的なパケットデータの転送方法を示す、その内部構成のブロック図に基づく説明図である。
【図５】メイン回路部における具体的なパケットデータの転送方法を示す、その内部構成のブロック図に基づく説明図である。
【図６】パーソナルコンピュータの動作を示すフローチャートである。
【図７】メイン回路部及びＣＰＵの動作を示すフローチャートである。
【図８】メイン回路部及びＣＰＵの動作を示すフローチャートである。
【図９】メイン回路部及びＣＰＵの動作を示すフローチャートである。
【図１０】メイン回路部及びＣＰＵの動作を示すフローチャートである。
【符号の説明】
１画像形成装置（受信機）
２パーソナルコンピュータ（送信機）
３回路部
３ａ入力γコントローラ
３ｂシェーディングコントローラ
３ｃＳＤＲＡＭコントローラ
３ｄモータコントローラ
３ｅディザコントローラ
４ＣＣＤ・Ａ／Ｄ変換部
５ＣＰＵ
６ＳＤＲＡＭ
８ＬＳＵ
９メイン回路部
１０ＰＣ接続インタフェイス
１１転送バイト数設定回路
１２，１６セレクタ
１３スイッチ
１４ヘッダ検出回路
１５ラッチ回路
１７ＩＮＦＩＦＯ
１８マルチスイッチ
１９ＯＵＴＦＩＦＯ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a data transmission / reception method for transmitting / receiving data to which a packet header is added, a transmitter for transmitting data to which a packet header is added, a receiver for receiving data to which a packet header is added, and a packet header. The present invention relates to a transmission / reception apparatus that transmits / receives data.
[0002]
[Prior art]
In data transmission / reception of personal computers and peripheral devices, data is packetized and transmitted / received. There are two main packet transmission / reception methods.
The first method is a method in which a packet header including information on the data length of this data is added before the data to be transmitted, and the data length of the packet is specified in advance. In this method, a break between successive packet data is determined based on the data length described above. That is, the receiving side determines that reception of one packet data is completed only after data reception for the data length is completed.
[0003]
The second method is a method in which data to be transmitted is compressed (for example, Packbits compression), and a packet header including a code that does not appear in the compressed data is added before the compressed data. In this method, a break between successive packet data is determined by detecting the packet header described above. That is, the receiving side detects the start of new data by detecting the packet header. In addition, this method has an advantage that the data transmission / reception speed is increased by the amount of data shortened by compression.
One method of such compression processing is disclosed in Japanese Patent Laid-Open No. 2000-242450.
[0004]
[Problems to be solved by the invention]
However, the first method described above has a problem that the restoration process becomes complicated when data being transmitted / received is interrupted for some reason. This is because it is not determined that the data transfer of the interrupted portion has been completed unless data transmission / reception for the data length is completed. Wait until timeout processing is executed or reach a predetermined data length. Until then, the dummy data must be transmitted.
[0005]
In addition, when transmitting dummy data, if data with a long data length is interrupted in the middle, it takes time to recover as much as the number of transmissions of dummy data increases.
Furthermore, since the first method does not compress data, there is a problem that transmission of data having a long data length takes time for transfer compared to a method of compressing data as in the second method.
[0006]
In the second method, as described above, it is necessary to add a header including a code that does not appear in the compressed data before the compressed data. That is, the data must be compressed so that the code included in the header does not appear in the compressed data.
Therefore, if the data length is short and the compression efficiency is poor, the disadvantage of increasing the effort required for the compression process exceeds the advantage of compressing the data to shorten the data and increasing the data transmission / reception speed. . That is, when the compression efficiency is poor, there is a problem that a series of data transmission / reception processing takes time.
[0007]
In addition, when the same information is not continuous in one data, the number of data may increase due to the compression process.
For example, when 256-byte continuous data from 00 to 255 is compressed using Packbits compression, a 2-byte compression code is required, and since the same number does not appear, 256 bytes from 0 to 255 are used. Are not compressed and total 258 bytes.
[0008]
Furthermore, it is necessary to decompress the compressed data using a decompression circuit for each storage destination. The decompression time varies depending on the type of data to be input, and there are those that need to be decompressed after being stored in the memory, and those that need to be decompressed when stored. Therefore, when there are a plurality of transfer destinations, it is necessary to provide a plurality of decompression circuits, and there is a problem that the circuit becomes complicated and large.
The present invention has been made in view of the above-described circumstances, and an object thereof is to provide a data transmission / reception method, a transmitter, a receiver, and a transmission / reception device that can realize efficient transmission / reception of packet data.
[0009]
[Means for Solving the Problems]
The data transmission / reception method according to the present invention is a data transmission / reception method for transmitting / receiving data to which a packet header including a header identification code, a data length code, and a data type code is added. If it is determined whether to compress the data by code, and if it is determined to be compressed, the data is compressed and transmitted so that the header identification code is not included. The data type code determines whether or not the data is compressed. When it is determined that the data is compressed, the data is continuously received while detecting the header identification code, and the compressed data If it is determined that it is not, the detection of the header identification code is invalidated and the amount of data indicated by the data length code of the data is received. Characterized in that it.
[0010]
A transmitter according to the present invention compresses data by a data type code of data to be transmitted in a transmitter that transmits data to which a packet header including a header identification code, a data length code, and a data type code is added. And means for compressing the data so that the header identification code is not included when it is determined that the means compresses, and means for transmitting the data compressed by the means. It is characterized by providing.
[0011]
In this transmitter, data to which a packet header including a header identification code, a data length code, and a data type code is added is transmitted. The determining means determines whether or not to compress the data according to the data type code of the data to be transmitted. When it is determined that the data is compressed, the compressing means compresses the data so that the header identification code is not included. To do. A means for transmitting transmits the compressed data.
[0012]
Accordingly, when the compressed data is received at the receiver side, since the header identification code is not included in the compressed data, a plurality of pieces of data transmitted continuously are detected by detecting the header identification code. Different data can be received while being distinguished. Further, when uncompressed data is received on the receiver side, data corresponding to the data length defined by the data length code is received, so that the data can be distinguished from other data.
[0013]
Here, in the data type code setting, the code setting that compresses data with high compression efficiency, for example, GDI (Graphics Device Interface) data, and the data that has a short data length and poor compression efficiency, for example, code that does not compress input γ data. By setting, the following effects can be obtained.
When data is compressed, the amount of data transferred by the compression is reduced. Even if the data reception is interrupted due to some trouble, the start of the next data can be determined by the header, so that the next data is not mixed in the middle of the previous data and the two data cannot be distinguished.
[0014]
When the data is not compressed, the process of compressing the compressed data so that the header identification code is not included is unnecessary, and the process is not wasted. Further, even when data reception is interrupted due to some trouble, the timeout processing time can be set short, and the transfer amount of dummy data can be reduced.
As described above, a data transmitter that can efficiently transmit packet data can be realized.
[0015]
The receiver according to the present invention is a receiver that receives data to which a packet header including a header identification code, a data length code, and a data type code is added, and is compressed with the data type code of the received data. A determination unit that determines whether or not there is, a unit that continues to receive data while detecting the header identification code when the determination unit determines that the data is compressed, and the determination unit is compressed A receiving means for receiving the amount of data indicated by the data length code, and an invalidating means for invalidating the detection of the header identification code while the receiving means is receiving. It is characterized by providing.
[0016]
This receiver receives data to which a packet header including a header identification code, a data length code, and a data type code is added. The determining means determines whether or not the data is compressed based on the data type code of the received data. When the determining means determines that the data is compressed, the means for continuing to receive the header identification code While receiving data, it continues to receive data. When the determining means determines that the data is not compressed, the receiving means receives the amount of data indicated by the data length code, and while the receiving means is receiving, the invalid means detects the header identification code. To disable.
[0017]
As a result, when compressed data is received, the header identification code is not included in the compressed data. Therefore, by detecting the header identification code, a plurality of different data that are transmitted continuously can be distinguished. Can be received. When uncompressed data is received, data for the data length defined by the data length code is received, so that the data can be distinguished from other data.
[0018]
Here, in setting the data type code, the code setting for compressing data with high compression efficiency, for example GDI data, is set to the code setting for compressing data with a short data length and poor compression efficiency, for example, input γ data. The following effects can be obtained.
When data is compressed, the amount of data transferred by the compression is reduced. Even if the reception of data is interrupted due to some trouble, the start of the next data can be determined by the header, so that the next data is not mixed in the middle of the previous data and the two data cannot be distinguished.
[0019]
If the data is not compressed, the process associated with the compression, that is, the process of compressing the compressed data so that the header identification code is not included is unnecessary, and the process is not wasted. Further, even when data reception is interrupted due to some trouble, the timeout processing time can be set short, and the transfer amount of dummy data can be reduced.
As described above, a data receiver that can efficiently receive packet data can be realized.
[0020]
When the receiver according to the present invention determines that the determining means is compressed data, a buffer memory for storing received data, and when the determining means determines that the data is not compressed, And a storage location specified by the data type code for storing received data.
[0021]
In this receiver, when the determination means determines that the data is compressed, the buffer memory stores the received data, and when the determination means determines that the data is not compressed, the data type code The specified storage location stores the received data.
As a result, if the data is not compressed, it is transferred to the data storage destination without being stored in the buffer memory. That is, the process of transferring from the buffer memory to the storage destination becomes unnecessary.
Therefore, the load in the receiver can be reduced, and a data receiver capable of efficiently receiving packet data can be realized.
[0022]
The receiver according to the present invention is characterized in that the invalidating means is stopped when the receiving means receives the amount of data indicated by the data length code.
[0023]
In this receiver, when the receiving means receives the amount of data indicated by the data length code, the invalidating means is stopped.
If this receiver receives a predetermined amount of uncompressed data, the receiver validates the detection of the header identification code. That is, the setting is changed from a state in which the packet header of the next data cannot be detected (header identification code detection is invalid) to a state in which detection is possible (header identification code detection is valid).
Therefore, the load in the receiver can be reduced, and a data receiver capable of efficiently receiving packet data can be realized.
[0024]
The receiver according to the present invention further includes means for stopping data reception when reception data is interrupted for a predetermined time, and when the means stops, the invalidation means is to be stopped. The predetermined time when the data is not compressed data is set shorter than the predetermined time when the data is compressed data.
[0025]
In this receiver, when the reception data is interrupted for a predetermined time, the means for stopping the data reception is stopped, and when the data is stopped, the invalid means is stopped, and the reception data is compressed. The predetermined time in the case of non-consecutive data is set shorter than the predetermined time in the case of compressed data.
Here, when the reception of data is interrupted due to some trouble, the uncompressed data is originally data with a short data length, so that the timeout time can be set short.
Therefore, by setting the timeout time individually by data, it is possible to transfer data efficiently, and it is possible to realize a data receiver that can efficiently receive packet data.
[0026]
The receiver according to the present invention is characterized in that when data starting from other than the header identification code is received while the invalidating means is stopped, a warning is sent to the data transmitting side. .
[0027]
In this receiver, when data starting from other than the header identification code is received while the invalid means is stopped, a warning is sent to the data transmission side.
Therefore, when data is accurately transmitted and received, data starting from the header identification code is transmitted and received after enabling the detection of the header identification code. On the other hand, when data starting from other than the header identification code is received, it can be determined that a transmission / reception failure has occurred.
As a result, when a transmission / reception failure occurs, it is possible to control a transmitter to transmit subsequent data, and it is possible to realize a data receiver that can efficiently receive packet data.
[0028]
The transmission / reception apparatus according to the present invention compresses the data by the data type code of the data to be transmitted in the transmission / reception apparatus that transmits / receives data to which a packet header including a header identification code, a data length code, and a data type code is added. A means for determining whether or not the data is compressed, and means for compressing the data so that the header identification code is not included when the means determines to compress, and means for transmitting the compressed data by the means And a receiver according to any one of claims 3 to 7, wherein the data to which the packet header is added is transmitted and received.
[0029]
The data transmission / reception method and transmission / reception apparatus according to the present invention transmits / receives data to which a packet header including a header identification code, a data length code, and a data type code is added. The transmitter determines whether or not to compress the data based on the data type code of the data to be transmitted, and when determining that the data is to be compressed, the means for compressing does not include the header identification code. The means for compressing and transmitting the data transmits the compressed data. In addition, it includes a receiver according to the present invention, and transmits and receives data to which a packet header is added.
[0030]
As a result, when receiving compressed data, since the header identification code is not included in the compressed data, the header identification code is detected to distinguish a plurality of different data that are transmitted continuously. Can be received. When uncompressed data is received, data for the data length specified by the data length code is received, so that the data can be distinguished from other data.
[0031]
Here, in setting the data type code, the code setting for compressing data with high compression efficiency, for example GDI data, is set to the code setting for compressing data with a short data length and poor compression efficiency, for example, input γ data. The following effects can be obtained.
When data is compressed, the amount of data transmitted and received by the compression is reduced. Even if the data reception is interrupted due to some trouble, the start of the next data can be determined by the header. Therefore, the next data is not mixed in the middle of the previous data, and the two data cannot be distinguished.
[0032]
If the data is not compressed, the process associated with the compression, that is, the process of compressing the compressed data so that the header identification code is not included is unnecessary, and the process is not wasted. Even if data reception is interrupted due to some trouble, the timeout processing time can be set short, and the transmission / reception amount of dummy data can be reduced.
As described above, it is possible to realize a data transmission / reception method and transmission / reception apparatus capable of performing efficient packet data transmission / reception.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings showing the embodiments.
FIG. 1 is a block diagram showing a main configuration of an image forming apparatus which is an embodiment of a data transmission / reception method, a transmitter, a receiver, and a transmission / reception apparatus according to the present invention. The image forming apparatus 1 operates as a receiver that receives packet data from the personal computer 2 that operates as a transmitter, and outputs an image based on the received packet data. It also has an image reading function as a copier.
[0034]
The image output apparatus 1 includes a circuit unit 3, to which a CCD / A / D conversion unit 4, a CPU 5, an SDRAM 6, a motor 7 and an LSU 8 are connected. In the circuit unit 3, the main circuit unit 9 is connected to an input γ controller 3a, a shading controller 3b, an SDRAM controller 3c, a motor controller 3d, and a dither controller 3e.
[0035]
FIG. 2 is a block diagram showing an internal configuration of the main circuit unit 9. The main circuit unit 9 is a circuit that switches the packet data transfer method according to the type of packet data. The packet data received through the PC (personal computer) connection interface 10 is transferred to the transfer byte number setting circuit 11 and It is given to the selector 12. The transfer byte number setting circuit 11 is a circuit for setting the data length of the received packet data, and the packet data via the transfer byte number setting circuit 11 is also given to the selector 12.
The selector 12 selects packet data that has passed through the transfer byte number setting circuit 11 in response to the transfer byte number setting circuit ON signal. When the transfer byte number setting circuit ON signal is not given, the selector 12 sends a packet from the PC connection interface 10. Select and output data. The transfer byte number setting circuit 11 gives an interrupt signal to the CPU 5.
[0036]
The packet data selected and output by the selector 12 is given to the switch 13 and the selector 16. The packet data given to the switch 13 is given to the header detection circuit 14. A latch circuit 15 is connected to the switch 13, and a control signal for the switch 13 is supplied from the header detection circuit 14. The header detection circuit 14 gives an interrupt signal to the CPU 5.
The selector 16 gives packet data via the header detection circuit 14 when the header detection circuit ON signal is given.
[0037]
The packet data selected and output by the selector 16 is given to an INF FIFO 17 (IN First-In First-Out), and the packet data once inputted to the INF FIFO 17 is given to the multi-switch 18. The INF FIFO 17 gives an interrupt signal to the CPU 5.
The multi-switch 18 outputs the given packet data to any of the CPU 5, SDRAM 6, input γ controller 3a or dither controller 3e in accordance with the given path setting signal.
The status of OUTFIFO 19 (OUT First-In First-Out) is set by the CPU 5, and the set status is given to the PC connection interface 10. An interrupt signal is given to the OUTFIFO 19 and the CPU 5.
[0038]
In the packet data transmission / reception method, as described above, a header including the data length information of the packet data is added before the packet data to be transmitted / received, and the packet data transmission / reception method is defined (described above). The first method (hereinafter referred to as a method for transmitting / receiving by specifying a transfer byte) and packet data to be transmitted / received are compressed, and a header including a code that does not appear in the compressed data is added before the compressed data. Method (the second method described above (hereinafter referred to as a method of transmitting and receiving data using packet detection)).
[0039]
In the present embodiment, both of the above transmission / reception methods are switched according to the type of data to realize efficient data transfer.
Therefore, when data is transmitted from the personal computer 2 on the data transmission side to the circuit unit 3, a packet header is added to the data in advance.
In the method of transferring by designating transfer bytes, at least data length information (data length code) needs to be added to the header. In the method of transferring data using packet detection, at least a header including a code that does not appear in the compressed data needs to be added.
[0040]
Therefore, a 6-byte packet header defined in IEEE1284.4 as shown in FIG. 3 is added to the data to transfer the data. This 6-byte packet header (header part) is composed of 2-byte head header data (header identification code), 2-byte length data (data length code), 1-byte credit data, and 1-byte control data (data type code). ).
[0041]
In the header data, a code (for example, 8181) that does not appear in the data body portion when the data is compressed is written.
In the Length data, the data length of the data body following this packet header is described.
Vendor-specific data is written in Credit data.
Control data (data type code) describes the type of data body following packet data, for example, input γlut, GDI (Graphics Device Interface) data, and the like.
[0042]
For data with a short data length and poor data compression efficiency, as described above, the method of transmitting / receiving data by specifying a transfer byte has better transmission / reception efficiency than the method of transferring data using packet detection.
On the other hand, for data with a long data length, the method of transferring data using packet detection has better transfer efficiency than the method of sending and receiving data by designating transfer bytes.
[0043]
From the above, the personal computer 2 (transmitter) on the data transmission side has a short data length and poor compression efficiency, such as an input γLUT (lookup table), an output γLUT, a filter coefficient, a dither matrix, The motor control LUT, color matching LUT, and shoe correction data are transferred without being compressed.
On the other hand, data having a long data length, such as GDI data, is compressed and transferred.
Here, whether or not the data is compressed is determined based on the control data. The circuit unit 3 on the data receiving side also determines whether or not the data is compressed based on the control data.
[0044]
FIG. 6 is a flowchart showing the operation of the personal computer 2 during data transmission.
First, the personal computer 2 determines the type of transmission data based on the storage location of the transmission data, and generates Control data according to the determined type of transmission data (S111).
[0045]
Next, the personal computer 2 determines whether or not the transmission data is a type to be compressed, such as GDI data, based on the generated control data (S111) (S112). The transmission data is compressed so that the same code as the header data of the packet header is not included in the compressed data (S113).
Next, the personal computer 2 adds the generated control data (S111) to the packet header of the compressed transmission data (S114) and transmits it (S115).
[0046]
If the transmission data is a type that should not be compressed, such as an input γLUT, an output γLUT, a filter coefficient, a dither matrix, a motor control LUT, a color matching LUT, and a shoe correction data (S112), The generated control data (S111) is added to the packet header of the transmission data (S114) and transmitted (S115).
Note that the personal computer 2 performs not only the above-described operation as a transmitter, but also the same operation as an operation (FIGS. 7 to 10) as a later-described receiver of the image output apparatus 1 (main circuit unit 9 and CPU 5). Operates as a transmitting / receiving device.
[0047]
The PC connection interface 10 connects the personal computer 2 and the receiving device 1. The transfer byte setting circuit 11 sets the data length of the data to be transferred, and transfers the set length of data to the subsequent processing step.
The selector 12 is a selector designated by the CPU 5 and selects whether to transfer data by setting the number of transfer bytes, or to transfer data without setting the number of transfer bytes.
[0048]
The switch 13 is a switch designated by the header detection circuit 14, and changes the storage destination of this data depending on whether or not the first two bytes of data are a predetermined character.
The header detection circuit 14 determines whether or not the 2-byte header data is a predetermined character (for example, 8181). When the header data is the predetermined data, the latch circuit 15 stores the 2-byte length data, 1-byte Credit data and 1-byte Control data are stored.
[0049]
The selector 16 operates according to the detection operation of the header detection circuit 14. If the data is not a predetermined character (for example, 8153) in the detection operation of the header detection circuit 14, the data is a part of the compressed data body. Therefore, it is transferred to the subsequent processing step.
The INF FIFO 17 receives the data transferred via the selector 16 and transfers it to the multi-switch 18.
The multi switch 18 is a switch designated by the CPU 5. In the multi-switch 18, by setting the Path, the transferred data is distributed and transferred to a route such as CPU, SDRAM, input γ or Dither.
[0050]
Hereinafter, a specific packet data transfer method in the main circuit unit 9 will be described with reference to a block diagram showing the internal configuration of the main circuit unit 9 in FIGS.
First, when the data length is as long as GDI data and it is more efficient to transfer the compressed data, a method of transferring data using packet detection is applied as described above. The operation of the main circuit 9 in this case will be described below with reference to FIG.
Here, whether or not the data is transferred after being compressed is determined based on the Control data determined in advance according to the type of data.
[0051]
First, a control signal for turning off the transfer byte number setting circuit 11 is given from the CPU 5 to the selector 12. Thereby, the data input from the PC connection interface 10 to the main circuit 9 is transferred to the next processing step without going through the transfer byte number setting circuit 11.
Next, a control signal for turning on the header detection circuit 14 is supplied from the CPU 5 to the selector 16. As a result, the data is transferred to the header detection circuit 14.
[0052]
The header detection circuit 14 determines whether or not the transferred data is a predetermined character (for example, 8181). Here, if it is a predetermined character, it is determined that this character is Header data, and subsequent data, that is, data of a total of 4 bytes of Length data, Credit data, and Control data is taken into the latch circuit storage unit 15.
Here, the header detection circuit 14 performs an interrupt process on the CPU 5 when packet data of a total of 6 bytes including 2 bytes of Header data, 2 bytes of Length data, 1 byte of Credit data, and 1 byte of Control data is prepared. Is generated. The CPU 5 can confirm the Length data, Credit data, and Control data through the register.
[0053]
After the 6-byte packet data is transferred to the header detection circuit 14, the data body, that is, the data body part excluding the header part is sequentially transferred from the selector 16 to the INF FIFO 17. Thereafter, the data body is transferred to a route corresponding to each type via the multi-switch 18. For example, GDI data is transferred to the SDRAM 6. The setting of the path (Path) is determined by the control data.
[0054]
If the data length is as short as the input γ and the compression efficiency is poor, a method of transferring by specifying a transfer byte is applied. The operation of the main circuit 9 in this case will be described below with reference to FIG.
Here, whether or not to transfer by designating a transfer byte is determined by Control data determined in advance according to the type of data.
[0055]
First, a control signal for turning on the transfer byte number setting circuit 11 is supplied from the CPU 5 to the selector 12. As a result, the data input from the PC connection interface 10 to the main circuit 9 is transferred to the next processing step via the transfer byte number setting circuit 11.
In the transfer byte number setting circuit 11, data transfer for a predetermined transfer byte number is permitted. Thus, it is determined that the transfer of this data has been completed only after a predetermined byte is transferred, and the next data is waited for to be input. Here, the number of bytes of the transfer byte number setting circuit 11 is determined by the Length data.
[0056]
Next, a control signal for turning off the header detection circuit 14 is given to the selector 16 from the CPU 5. Thereby, the data is sequentially transferred to the INF FIFO 17 without going through the header detection circuit 14. Thereafter, the data is transferred from the INF FIFO 17 via the multi-switch 18 to a route corresponding to each type. For example, if it is input γ data, it is transferred to the input γ controller 3a.
As described above, when the data is not compressed, the received data is directly stored in the storage destination (for example, the input γ controller 3a) specified by the Control data without being stored in the SDRAM 6, thereby reducing the load on the CPU 5. Can be reduced.
[0057]
When the reception of the predetermined number of bytes is completed, the INF FIFO 17 sends an interrupt notification to the CPU 5 to notify the completion of reception. Upon receiving the notification of completion of reception, the CPU 5 outputs a control signal for turning off the transfer byte number setting circuit 11, outputs a control signal for turning on the header detection circuit 14, and outputs the next new command. wait. The setting of this path (Path) is determined by the Control data.
[0058]
As described above, data input via the PC connection interface 10 is classified in advance into data in a format using packet detection and data in a format to be transferred by specifying a transfer byte. 9 is configured to select a transfer path corresponding to each data format. With the above configuration, the following effects are produced.
Since the data length is short and the compression effect is bad, the data that takes the form of transferring by specifying the number of transfer bytes is interrupted due to some trouble, the data length is short, so the timeout described above Time can be set short. Alternatively, the above-described dummy data transfer amount can be reduced. Thereby, interruption time can be shortened and efficient data transmission / reception is attained.
[0059]
In addition, when the data length is long and the data using the packet detection format is interrupted due to some trouble, the next data can be recognized by the header data. Data is not erroneously recognized as data that is in the middle of interrupted data.
As described above, by switching the transfer method according to the type of data, transmission / reception efficiency is improved, and even when data transmission / reception is interrupted, early recovery is possible, and erroneous recognition of data is prevented. It becomes possible.
[0060]
Next, operations of the main circuit unit 9 and the CPU 5 as receivers will be described with reference to the flowcharts of FIGS.
First, the CPU 5 turns on the header detection circuit 14 and turns off the transfer byte number setting circuit 11 (S1). That is, as shown in FIG. 4, a control signal for turning on the header detection circuit 14 is given to the selector 16, and a control signal for turning off the transfer byte number setting circuit 11 is given to the selector 12.
In the initial state, the transfer byte count setting circuit 11 is disabled, and the data transferred from the personal computer 2 is transferred to the header detection circuit 14 in order to detect the packet header.
[0061]
Next, the CPU 5 waits for an interrupt notification from the header detection circuit 14 (S2). When the interrupt notification is received, the length data, credit data and control data are read from the register (S3), and whether or not the data is GDI data. Is determined from the control data (S4).
If the data is GDI data (S4), the CPU 5 determines whether data remains in the INF FIFO 17 (S101 in FIG. 8). If data remains, the data in the INF FIFO 17 is emptied (S102).
[0062]
When there is no remaining data (S101) or after the data is emptied (S102), the CPU 5 switches the path setting to SDRAM (S103) and transfers the data to the SDRAM 7.
Next, the CPU 5 releases the interrupt (S104) and waits for the next data to be input.
[0063]
If the data is not GDI data (S4 in FIG. 7), the CPU 5 determines whether the data is input γ data (S5). If the data is input γ data, the CPU 5 determines whether data remains in the INF FIFO 17 or not. (S201 in FIG. 9).
If data remains in the INF FIFO 17 (S201), the CPU 5 empties the data in the INF FIFO 17 (S202).
[0064]
When there is no data remaining in the INF FIFO 17 (S201) or after emptying the data in the INF FIFO 17 (S202), the CPU 5 turns off the packet detection, that is, turns off the header detection circuit, and sets the length of the number of transfer bytes. Set, transfer data for the set number of transfer bytes, switch the path setting to input γ, and transfer the data to input γ (S203).
[0065]
Next, the CPU 5 starts a timer in preparation for timeout processing (S204), and cancels interrupt processing (S205).
Next, the CPU 5 determines whether or not there is an interrupt (S206), and if there is an interrupt, waits for the next data to be input.
If there is no interruption (S206), the CPU 5 waits until a predetermined timeout time elapses (S207), and if the timeout time elapses, performs an error process (S208). Thereafter, the input of the next data is awaited.
[0066]
If the data is not input γ data (S5 in FIG. 7), the CPU 5 proceeds to the next process. In addition to GDI data and input γ data, various data such as Dither (Sn) is transferred to the main circuit 9. Therefore, even when various data are transferred, as shown in the case of the GDI data (S4) and the input γ data (S5), the data is collated (Sn). Processing similar to S101 to S104 or S201 to S208 is performed according to the type of data.
[0067]
Next, the CPU 5 determines whether or not the personal computer 2 has made a status request (Sn + m), and if it has made a status request, sets several bytes of status information in the OUTFIFO 19 (FIG. 10 Sn + m1). ).
Next, after canceling the interrupt (Sn + m2), the CPU 5 waits until the next interrupt occurs (Sn + m3).
When the next interrupt occurs (Sn + m3), the CPU 5 transfers the set status information (Sn + m1). When this transfer is completed, a transfer end interrupt notification is generated from the OUTFIFO 19, and the CPU 5 cancels this interrupt (Sn + m4) and waits for the next data input.
[0068]
If the personal computer 2 has not made a status request (Sn + m), the CPU 5 determines whether or not the GDI data processing has been completed (Sn + m + 1), and if it has been completed, it is recorded in the SDRAM 6. Printing of GDI data, which is the print data, is started (Sn + m + 2).
If the GDI data processing has not ended (Sn + m + 1), the CPU 5 determines whether or not there is an error (Sn + m + 3). If it is an error, the CPU 5 performs error processing (Sn + m). + 4) Then wait for input of next data.
[0069]
If there is no error (Sn + m + 3), the CPU 5 sends an unknown command (Sn + m + 5). One example of this is a cable abnormality.
The time-out process described above is applied to a method of transferring by specifying a transfer byte, but is not limited to this, and can also be applied to a method of using a packet detection with a long data length. Further, data transferred by designating transfer bytes is data having a short data length. Therefore, it is possible to set the above-described timeout time to be shorter than the timeout time in the method using packet detection. Accordingly, by setting the timeout time individually by data, efficient data transmission / reception is possible.
[0070]
【The invention's effect】
The transmitter according to the present invention can realize a data transmitter capable of performing efficient packet data transmission.
[0071]
According to the receiver of the present invention, it is possible to reduce the load in the receiver, and it is possible to realize a data receiver that can efficiently receive packet data.
[0072]
According to the receiver of the present invention, by setting the timeout time individually by data, it is possible to transfer data efficiently and realize a data receiver capable of executing efficient packet data reception. I can do it.
[0073]
According to the receiver of the present invention, when a transmission / reception failure occurs, a data receiver capable of controlling the transmitter to transmit subsequent data and performing efficient packet data reception is provided. Can be realized.
[0074]
According to the data transmission / reception method and transmission / reception apparatus according to the present invention, it is possible to realize a data transmission / reception method and transmission / reception apparatus capable of efficiently transmitting / receiving packet data.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a main configuration of an image forming apparatus as an embodiment of a data transmission / reception method, a transmitter, a receiver, and a transmission / reception apparatus according to the present invention.
FIG. 2 is a block diagram showing an internal configuration of a main circuit unit.
FIG. 3 is an explanatory diagram showing a packet header defined in IEEE1284.4.
FIG. 4 is an explanatory diagram based on a block diagram of an internal configuration showing a specific packet data transfer method in the main circuit unit;
FIG. 5 is an explanatory diagram based on a block diagram of the internal configuration, showing a specific packet data transfer method in the main circuit unit;
FIG. 6 is a flowchart showing the operation of the personal computer.
FIG. 7 is a flowchart showing operations of a main circuit unit and a CPU.
FIG. 8 is a flowchart showing operations of a main circuit unit and a CPU.
FIG. 9 is a flowchart showing operations of the main circuit unit and the CPU.
FIG. 10 is a flowchart showing operations of a main circuit unit and a CPU.
[Explanation of symbols]
1 Image forming device (receiver)
2 Personal computer (transmitter)
3 Circuit part
3a Input γ controller
3b Shading controller
3c SDRAM controller
3d motor controller
3e Dither controller
4 CCD / A / D converter
5 CPU
6 SDRAM
8 LSU
9 Main circuit section
10 PC connection interface
11 Transfer byte count setting circuit
12,16 selector
13 switch
14 Header detection circuit
15 Latch circuit
17 INFIFO
18 Multi-switch
19 OUTFIFO

Claims

In a data transmission / reception method for transmitting / receiving data to which a packet header including a header identification code, a data length code, and a data type code is added,
When transmitting data, the data type code of the data is used to determine whether to compress the data. When it is determined that the data is compressed, the data is compressed so that the header identification code is not included. When transmitting and receiving data, the data type code of the data determines whether it is compressed data. When it is determined that the data is compressed, the header identification code is detected. However, the data transmission / reception characterized by continuing to receive data and invalidating detection of the header identification code and receiving the amount of data indicated by the data length code of the data when it is determined that the data is not compressed data Method.

In a transmitter for transmitting data to which a packet header including a header identification code, a data length code, and a data type code is added,
Means for determining whether or not to compress the data according to the data type code of the data to be transmitted, and means for compressing the data so that the header identification code is not included when the means determines to compress And a means for transmitting data compressed by the means.

In a receiver that receives data to which a packet header including a header identification code, a data length code, and a data type code is added,
The determination means for determining whether or not the data is compressed by the data type code of the received data, and when the determination means determines that the data is compressed, while detecting the header identification code, When the means for continuing to receive data and the determination means determines that the data is not compressed, the reception means for receiving the amount of data indicated by the data length code, and while the reception means is receiving, A receiver comprising invalid means for invalidating detection of the header identification code.

A buffer memory for storing received data when the determining means determines that the data is compressed; and a buffer memory for storing received data when the determining means determines that the data is not compressed; The receiver according to claim 3, further comprising a storage location designated by the data type code.

The receiver according to claim 3 or 4, wherein when the receiving means receives the amount of data indicated by the data length code, the invalid means is stopped.

A means for stopping data reception when the received data is interrupted for a predetermined time; and when the means is stopped, the invalidation means is to be stopped, and the received data is not compressed data. The receiver according to claim 3, wherein the predetermined time is set shorter than the predetermined time in the case of compressed data.

7. The receiver according to claim 5, wherein when data starting from other than the header identification code is received while the invalidating means is stopped, a warning is given to a transmitting side of the data.

In a transmission / reception device that transmits / receives data to which a packet header including a header identification code, a data length code, and a data type code is added,
Means for determining whether or not to compress the data according to the data type code of the data to be transmitted; means for compressing the data so that the header identification code is not included when the means determines to compress; And a transmitter having means for transmitting the compressed data, and a receiver according to any one of claims 3 to 7, wherein the data to which the packet header is added is transmitted and received. A transmitting / receiving apparatus characterized by the above.