[go: up one dir, main page]

JP3947990B2 - Contact formation method of semiconductor element - Google Patents

Contact formation method of semiconductor element Download PDF

Info

Publication number
JP3947990B2
JP3947990B2 JP32944899A JP32944899A JP3947990B2 JP 3947990 B2 JP3947990 B2 JP 3947990B2 JP 32944899 A JP32944899 A JP 32944899A JP 32944899 A JP32944899 A JP 32944899A JP 3947990 B2 JP3947990 B2 JP 3947990B2
Authority
JP
Japan
Prior art keywords
conductive layer
forming
layer
contact
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32944899A
Other languages
Japanese (ja)
Other versions
JP2000223571A (en
Inventor
ホン、ジェオン−エウイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2000223571A publication Critical patent/JP2000223571A/en
Application granted granted Critical
Publication of JP3947990B2 publication Critical patent/JP3947990B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子のコンタクト形成方法に関するもので、特に、バリアー金属層の内部に別途の拡散防止イオン埋没層を形成して、不純物拡散領域における不純物イオンの濃度減少を防止し、それと同時に、導電性プラグ内におけるフッ素の半導体基板への浸透を防止して、活性領域及び導電性プラグにおけるコンタクト抵抗を低め、ジャンクションにおける漏洩電流を減少させることによって半導体素子の動作速度を向上させて電力消耗を減少させることができる、半導体素子のコンタクト形成方法に関する。
【０００２】
【従来の技術】
近年、半導体素子が高集積化されるにつれて、高速で動作する低電力消耗型回路設計が、更に重要視されるようになってきた。このような低電力消耗型回路を設計することにおいて特に要求されるいくつかの制限要素があるが、その中の１つがコンタクト部位における抵抗減少である。
【０００３】
メモリ素子の集積度増加と動作速度の向上のため、導電性プラグとビットラインとをタングステンから形成する技術が、主要研究対象となっている。このような構造は、従来技術のタングステン／ポリシリコン構造と比べて電気抵抗を約１／８程度に減少することができるので、高性能メモリ素子の製造において必須となっている。
【０００４】
従来技術のタングステンビットラインコンタクト部位においては、ｐ型のイオンがドーピングされたソース／ドレインの不純物拡散領域はホウ素イオンがドーピングされ、バリアー金属層は窒化チタンからなり、導電性プラグはタングステンからなっている。
【０００５】
ホウ素原子は、約７００℃以上の高温のもとで金属、即ち窒化チタン(TiN)とタングステン(W)とに拡散され易くなる特性がある。つまり、キャパシタ形成工程において、又は層間絶縁膜の蒸着及び熱処理工程において、ソース／ドレインに埋没されて拡散されたイオンの中でも、特にホウ素原子は、タングステンからなるビットラインを形成するステップ以降の工程において、窒化チタン／タングステン層に拡散され易くなる。そうすると、半導体基板内の不純物拡散領域におけるドーパントであるホウ素イオンの濃度は、相対的に減少し、そのことによってコンタクト抵抗(contact resistance)が増加するようになる。したがって、素子の消費電力を増加させ、また動作速度を減少させるようになる。
【０００６】
また、タングステンからなる導電性プラグは、拡散防止用のバリアー金属層上にフッ化タングステン(WF6)等の気体を用いて、化学気相蒸着(Chemical Vapor Deposition：以下、「ＣＶＤ」と略称する)法を施し、タングステンがコンタクトホールを満たすように蒸着して形成される。
【０００７】
この時、雰囲気となる気体に用いられるフッ化タングステンに含まれたフッ素(F)が導電性プラグに含まれるようになり、このようなフッ素原子は、不純物拡散領域に拡散し、シリコンからなる半導体基板の表面に形成されたシリコン／ケイ化チタン(TiSix)界面にフッ化チタン(TiFx)を形成し、ソース／ドレインジャンクションに深く浸透する。したがって、コンタクト抵抗を増加させ、ジャンクションにおける漏洩電流を増加させるようになる。
【０００８】
さらに、ケイ化物であるケイ化チタンを形成させるために半導体基板に熱処理を施す時、コンタクトホールの底部に位置するバリアー金属層である窒化チタン層の体積は、ケイ化チタンの体積より大きくなる。したがって、ケイ化チタンが形成される時の体積の縮小によるストレスに起因して微細亀裂(micro-crack)がバリアー金属層上に発生するようになる。
【０００９】
図５〜図７は、従来技術による半導体素子のコンタクト形成方法を図示する工程断面図である。まず、図５を参照すると、ソース／ドレインを形成するため、半導体基板１０の所定部位に高濃度のホウ素イオンをドーピングし、ｐ型の不純物拡散領域１１が形成された半導体基板１０を形成する。この半導体基板１０上に、ＣＶＤ法を施し、酸化膜または窒化膜を蒸着して層間絶縁膜１２を形成する。
【００１０】
次に、層間絶縁膜１２上にフォトレジストを塗布した後、露光及び現像を施して、開放されるコンタクト部の上部に位置し、層間絶縁膜１２の表面を露出させるフォトレジストパターンを形成させる。
【００１１】
次に、層間絶縁膜１２における上面がフォトレジストパターンに覆われていない部位を除去すると、不純物拡散領域１１の一部表面を露出し、コンタクトホールが形成される。このコンタクトホールは、プラグを含むビットラインコンタクトが形成される部位となる。
【００１２】
そして、コンタクトホールが形成され露出した半導体基板１０の不純物拡散領域１１の表面をフッ化水素(HF)又はＢＯＥ(Buffered Oxide Etchant)等で洗浄して自然酸化膜を除去し、それと同時にコンタクトホールの形成時に残留したポリマー等を除去する。
【００１３】
次に、図６を参照すると、前記層間絶縁膜１２の表面及びコンタクトホールの底部に露出した不純物拡散領域１１の表面にケイ化物を形成するため、チタンからなる第１導電層１３を形成した後、この第１導電層１３の表面に、拡散防止用のバリアー金属層となる窒化チタンからなる第２導電層１４を蒸着して形成する。この時、それぞれの金属層の蒸着厚さが３００Å程度となるよう、スパッタリング法を施して蒸着する。このようなスパッタリング法は、コンタクトホールの縦横比に応じて平行イオン化金属プラズマ(collimated Ionized Metal Plasma)又は中空陰極電磁管(Hollow Cathode Magnetron)を用いる。
【００１４】
そして、コンタクトの抵抗を減少させるケイ化物を形成するため、窒素雰囲気下にて、半導体基板１０に６５０℃以上の温度で熱処理を施すと、チタン及びシリコンが反応してケイ化物が生成し、チタンからなる第１導電層１３及び不純物拡散領域１１の界面部に、ケイ化チタンからなる第３導電層１５が形成される。この時の熱処理は、急速熱処理(Rapid Thermal Process)の場合は約３０秒間施し、炉(furnace)を用いる場合は約３０分間施す。
【００１５】
次に、図７を参照すると、ＣＶＤ法を施し、バリアー金属層となる第２導電層１４の表面にコンタクトホールを充填するように、タングステンを約４０００Åの厚さで蒸着し形成する。
【００１６】
次に、このタングステン層の表面に、エッチバック法等のＣＭＰ(Chemical-Mechanical Polishing)を施し、前記第２導電層の表面を露出させる平坦化工程を施す。こうして、コンタクトホールがタングステンで充填された導電性プラグ１６が形成される。
【００１７】
次いで、前記導電性プラグ１６及び前記第２導電層１４の表面に、タングステンからなる第４導電層を約１０００Åの厚さで蒸着する。この時、タングステンは、ＣＶＤ法又はスパッタリング法を施し形成する。
【００１８】
その後、このタングステンからなる第４導電層１７の所定部位を写真食刻工程により除去してビットラインを形成する。
【００１９】
【発明が解決しようとする課題】
しかし、上述した従来の半導体素子のコンタクト形成方法は、半導体基板１０に形成された不純物拡散領域１１におけるドーパントであるホウ素イオンの濃度が減少し易いので、コンタクト抵抗が増加するようになる。したがって、素子の消費電力を増加させ、動作速度を減少させる問題点があった。
【００２０】
また、タングステンからなる導電性プラグ１６の形成時、雰囲気となる気体として用いるフッ化タングステンに含まれたフッ素が導電性プラグ１６に含まれるようになるので、この導電性プラグ１６内のフッ素原子は、シリコンからなる半導体基板１０の表面に形成されたシリコン／ケイ化チタン界面に拡散してフッ化チタンを形成し、ソース／ドレインジャンクションに深く浸透する。したがって、コンタクト抵抗を増加させ、ジャンクションにおける漏洩電流を増加させるようになるという問題点があった。
【００２１】
さらに、ケイ化チタンからなる第３導電層１５を形成させるため、半導体基板１０に熱処理を施す時、コンタクトホールの底部に位置するバリアー金属層である窒化チタンからなる第２導電層１４の体積がケイ化チタンからなる第３導電層１５の体積より大きくなる。したがって、第３導電層１５が形成される時の体積の縮小によるストレスに起因して微細亀裂が発生するようになる問題点があった。
【００２２】
そこで、本発明の目的は、タングステンからなる導電層プラグ及びビットラインとなる第４導電層を形成する場合、コンタクトホールを形成した上に拡散防止用のバリアー金属層となる第２導電層を蒸着した後、この第２導電層の内部に別途の拡散防止イオン埋没層を形成することにより、コンタクトホールの下部に位置した不純物拡散領域における不純物イオンの濃度減少を防止し、また、ビットライン形成後における、導電性プラグに含有されたフッ素の半導体基板への浸透を防止し、活性領域及び導電性プラグにおけるコンタクト抵抗を低め、かつジャンクションにおける漏洩電流を減少させることができ、よって半導体素子の動作速度を向上させ、消費電力を減少させることができる半導体素子のコンタクト形成方法を提供することにある。
【００２４】
【発明を解決するための手段】
このような目的を達成するため、本発明に係る半導体素子のコンタクト形成方法は、ｐ型の不純物拡散領域が形成された半導体基板上に層間絶縁膜を形成し、この層間絶縁膜の所定部位を除去して前記不純物拡散領域の一部表面を露出させるコンタクトホールを形成するステップと、前記コンタクトホールが形成された前記層間絶縁膜の表面を覆う第１導電層を形成するステップと、前記第１導電層を覆う第２導電層を形成するステップと、前記第１導電層と前記不純物拡散領域の界面に第３導電層を形成するステップと、前記コンタクトホールの底部の前記第２導電層の内部に窒素イオンを注入することにより拡散防止イオン埋没層を形成するステップと、前記第２導電層上に該第２導電層と同一物質からなる第５導電層を形成するステップと、前記第５導電層が形成された前記コンタクトホールを充填する導電性プラグを形成するステップと、前記導電性プラグの上部表面と電気的に連結された第４導電層を前記第５導電層上に形成するステップと、を順次行い、前記第１導電層はチタンからなり、前記第２導電層及び前記第５導電層は窒化チタンからなり、前記第３導電層はケイ化物からなり、前記導電性プラグはタングステンからなることを特徴とするものである。
【００２５】
また、前記不純物拡散領域におけるｐ型の不純物は、ホウ素からなる。また、記第４導電層は、タングステンからなるビットラインとする。また、前記拡散防止イオン埋没層は、注入された窒素イオンが密集することにより形成されるものである。
【００２６】
このとき、前記拡散防止イオン埋没層は、イオン注入エネルギーを１０〜３０KeVとし、ドーズ注入量を１Ｅ１５〜３Ｅ１５atoms/cm2としてイオン注入を施して形成する。
【００２７】
また、前記第１導電層及び前記第２導電層は、スパッタリング又はＣＶＤ法を施し、それぞれ１００Å、及び４００Åの厚さで形成する。
【００２８】
ここで、前記導電性プラグ及び前記第４導電層は、同一物質により同時に形成することができる。
【００２９】
ここで、前記第５導電層を形成するステップは、前記第２導電層上にスパッタリング法を施し、窒化チタンからなる層を１００〜３００Åの厚さに形成するものとする。
【００３０】
また、前記第５導電層を形成するステップは、前記第２導電層上に四塩化チタン及びアンモニア(NH3)を雰囲気となる気体に用いるＣＶＤ法を施し、窒化チタンからなる層を１００〜３００Åの厚さに形成することもできる。
【００３１】
さらに、前記第５導電層を形成するステップは、前記第２導電層上に金属有機物を雰囲気となる気体に用いるＣＶＤ法を施し、窒化チタンからなる層を１００〜３００Åの厚さに形成することもできる。
【００３２】
また、前記第１導電層は、スパッタリングを施し、チタンからなる層に形成し、前記第２導電層は、四塩化チタン及びアンモニアを雰囲気となる気体に用いるＣＶＤ法を施し、窒化チタンからなる層に形成するものとする。
【００３３】
なお、前記第２導電層を６００℃以上の温度で形成することにより、前記第３導電層を同時に形成させることができる。
したがって、本発明に係る半導体素子のコンタクト形成方法は、ｐ型の不純物拡散領域が形成された半導体基板上に層間絶縁膜を形成し、この層間絶縁膜の所定部位を除去して前記不純物拡散領域の一部表面を露出させるコンタクトホールを形成するステップと、前記コンタクトホールが形成された層間絶縁膜の表面を覆う第１導電層を形成するステップと、前記第１導電層を覆う第２導電層及び、前記第１導電層と前記不純物拡散領域との界面に形成される第３導電層を同時に形成させるステップと、前記コンタクトホールの底部の前記第２導電層の内部に窒素イオンを注入することにより拡散防止イオン埋没層を形成するステップと、前記第２導電層上に該第２導電層と同一物質からなる第５導電層を形成するステップと、前記第５導電層が形成された前記コンタクトホールを充填する導電性プラグを形成するステップと、この導電性プラグの上部表面と電気的に連結された第４導電層を前記第５導電層上に形成するステップと、を順次行い、前記第１導電層がチタンからなり、前記第２導電層及び前記第５導電層が窒化チタンからなり、前記第３導電層がケイ化物からなり、前記導電性プラグがタングステンからなり、前記第４導電層がタングステンからなることを特徴とする。
【００３４】
ここで、前記第３導電層は、前記第２導電層を６００℃以上の温度で形成することにより、同時に形成させることができる。
【００３６】
また、前記拡散防止イオン埋没層は、イオン注入エネルギーを１０〜３０KeVとし、ドーズ注入量を１Ｅ１５〜３Ｅ１５atoms/cm2としてイオン注入を施して形成する。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳細に説明する。図１〜図４は、本発明による半導体素子のコンタクト形成方法を図示する工程断面図である。
【００３９】
まず、図１を参照すると、ソース／ドレインを形成するため、シリコンからなる半導体基板２０の所定部位にイオン注入を施し、高濃度のホウ素イオンがドーピングされたｐ型の不純物拡散領域２１を形成する。
【００４０】
次に、この不純物拡散領域２１が形成された半導体基板２０上にＣＶＤ法を施し、酸化膜又は窒化膜を蒸着して層間絶縁膜２２を形成する。
次いで、層間絶縁膜２２上にフォトレジストを塗布した後、露光及び現像を施して、開放されるコンタクト部の上部に位置し、層間絶縁膜２２の表面を露出させるフォトレジストパターンを形成させる。
【００４１】
次いで、層間絶縁膜２２において、上面がフォトレジストパターンで覆われていない部位を除去すると、前記不純物拡散領域２１の一部表面が露出し、コンタクトホールが形成される。このコンタクトホールは、プラグを含むビットラインコンタクトが形成される部位となる。
【００４２】
そして、コンタクトホールが形成され露出した半導体基板２０の不純物拡散領域２１の表面をフッ化水素又はＢＯＥ等で洗浄して自然酸化膜を除去し、それと同時にコンタクトホールの形成時に残留したポリマー等を除去する。
【００４３】
次に、図２参照すると、コンタクトホールが形成された層間絶縁膜２２の表面及びコンタクトホールの底部に露出した不純物拡散領域２１の表面にケイ化物を形成するため、チタンからなる第１導電層２３を約１００Åの厚さで形成した後、この第１導電層２３の表面に拡散防止用のバリアー金属層となる窒化チタンからなる第２導電層２４を約４００Åの厚さで蒸着して形成する。この時、第１導電層２３及び第２導電層２４は、それぞれスパッタリング法を施し、蒸着する。このようなスパッタリング法は、コンタクトホールの縦横比に応じて平行イオン化金属プラズマ又は中空陰極電磁管を用いる。
【００４４】
このとき、バリアー金属層となる第２導電層２４は、工程温度６００℃以上において、四塩化チタン及びアンモニア(NH3)を雰囲気となる気体として用いたＣＶＤ法を施すことにより形成することができる。
【００４５】
次いで、コンタクトの抵抗を減少させるケイ化物を形成するため、窒素雰囲気において、半導体基板２０に６５０℃以上の温度で熱処理を施すと、チタン及びシリコンが反応しケイ化物が生成し、チタンからなる第１導電層２３及び不純物拡散領域２１の界面部に、ケイ化チタンからなる第３導電層２５が形成される。この時の熱処理は、急速熱処理の場合、６５０〜８２０℃下で約１０〜６０秒間施し、炉を用いる場合、６５０〜８２０℃下で１０〜６０分間施す。
【００４６】
このようなケイ化物形成用の熱処理工程において、窒化チタンからなる第２導電層２４を四塩化チタン及びアンモニアを雰囲気となる気体として用いたＣＶＤ法を施して形成する場合、工程温度が６００℃以上であるので、窒化チタンからなる第２導電層２４を形成すると同時にケイ化チタンからなる第３導電層２５が形成されるので、省略して工程の単純化を達成させることができる。
【００４７】
次に、図３を参照すると、基板の上面に窒素イオン注入を施し、バリアー金属層となる窒化チタンからなる第２導電層２４内に窒素イオンからなる拡散防止イオン埋没層２６を形成する。この時のイオン注入条件は、イオン注入エネルギーを１０KeVとし、ドーズ注入量を１Ｅ１５atoms/cm2とする。このとき、その適用範囲はそれぞれ１０〜３０KeV、１Ｅ１５〜３Ｅ１５atoms/cm2とする。
【００４８】
このとき、イオン注入エネルギーを最適化し、イオン注入範囲(Range of Projection)がコンタクトホールの底部に露出した第２導電層内に形成されるようにする。これにより、ビットラインを形成するステップ以降の熱工程において、半導体基板２０に形成された不純物拡散領域２１におけるホウ素原子が、バリアー金属層となる窒化チタンからなる第２導電層及びタングステンからなる導電性プラグ２７に拡散されて、コンタクト抵抗が増加する現象を防止することができる。ここで、イオン注入範囲とは、イオン注入がされて原子が密集し濃度がもっとも高い部位が位置する範囲をいい、このときのコンタクト抵抗は、２０００Ω以下の範囲が好ましい。
【００４９】
このような拡散防止イオン埋没層２６は、第２導電層２４にスタッフィング(stuffing)効果をもたらす。すなわち、以降の工程で不純物拡散領域２１におけるホウ素イオンが導電性プラグ２７に拡散されることを防止し、それと同時に導電性プラグ２７に含有されたフッ素原子が不純物拡散領域２１に拡散されることを防止するようになる、という効果をもたらす。
【００５０】
こうして、拡散防止イオン埋没層がイオン注入により形成された窒化チタンからなる第２導電層は、スタッフィング効果によりフッ素原子等の拡散をある程度抑制できるようになる。また、高温で熱処理を施すと、シリコン−窒素結合又はホウ素−窒素結合等が一部形成されるので、ホウ素又はフッ素のような不純物が半導体基板へ拡散することを抑制できるようになる。もしも、このような不純物又はタングステン原子等が不純物拡散領域に拡散すると、例えばＤＲＡＭ素子の集積度が増加するほど、ソース／ドレインジャンクションの深度が浅くなることから鑑みても、ジャンクションに致命的な損傷を与えるようになる。ここで、ジャンクションにおける漏洩電流は、８５℃において１Ｅ−１５A/cm2以下であることが好ましい。
【００５１】
また、ｐ型の不純物拡散領域における不純物イオンであるホウ素イオン濃度に対するコンタクト抵抗は、下記のとおりである。ただし、コンタクト抵抗はＲcとし、ホウ素イオンの濃度はＮdとする。また、Ａは常数である。
【００５２】
Ｒc＝Ａｅｘｐ（Ｎd -1/2）
従って、ホウ素イオン濃度Ｎdが低くなるほど、コンタクト抵抗Ｒcは増加することが分かる。このことから、逆に、スタッフィング効果がもたらすホウ素イオンの拡散防止効果によって、不純物拡散領域におけるホウ素イオン濃度Ｎdの低下を抑制できるので、よってコンタクト抵抗Ｒcを低減することができることが分かる。
【００５３】
ここで、前記ケイ化チタンからなる第３導電層２５を形成するため半導体基板２０に熱処理を施した時、コンタクトホールの底部に露出する窒化チタンからなる第２導電層２３の体積は、ケイ化チタンからなる第３導電層２５の体積より大きくなるので、結果的に第３導電層２５が形成される時、体積の縮小によるストレスに起因して第２導電層２４上に微細亀裂が発生する。このような微細亀裂を有する第２導電層２４は、導電性プラグ２７を形成するためＣＶＤ法を施してタングステンを蒸着する時において、雰囲気となる気体であるフッ化タングステンが、半導体基板２０に形成された不純物拡散領域２１への拡散を完全に防止することができなくなる。従って、それ以降のステップにおける熱工程でフッ化タングステン内のフッ素が、窒化チタンからなる第２導電層２４が有する微細亀裂に沿って拡散され易くなり、コンタクト部位が構造的又は電気的に損傷され易くなる。
【００５４】
そこで、下記のような工程を追加することを選択できるが、この工程は、蒸着されたバリアー金属層である窒化チタンからなる第２導電層２４が損傷したことにより、減少した拡散防止機能を補充することを目的とする。即ち、それ以前のステップにて形成された窒化チタンからなる第２導電層２４上に、窒化チタンからなる第５導電層を形成する工程を追加する。この時、形成方法及び厚さは、スパッタリング法を施し形成する場合約２５０Åとし、ＴＤＭＡＴ(Tetra DiMethyl Amino Titanium)又はＴＤＥＡＴ(Tetra DiEthyl Amino Titanium)等のような有機金属を雰囲気とする気体に用いる場合約２００Åとする。この時、蒸着可能な窒化チタンからなる第５導電層の厚さの範囲は１００〜３００Åとして形成する。また、第２導電層上に四塩化チタン及びアンモニアを雰囲気となる気体に用いるＣＶＤ法を施し、窒化チタンからなる第５導電層を１００〜３００Åの厚さに形成することができる。
【００５５】
次に、図４を参照すると、ＣＶＤ法を施し、バリアー金属層となる第２導電層２４の表面にコンタクトホールを充填するように、タングステンを約４０００Åの厚さで蒸着して形成した後、このタングステン層の表面に、エッチバック法等のＣＭＰを施して、バリアー金属層となる第２導電層の表面を露出させる平坦化工程を施す。こうして、タングステンでコンタクトホールを充填させた導電性プラグ２７が形成する。
【００５６】
次いで、露出した導電性プラグ２７の表面及びバリアー金属層となる第２導電層２４の表面に、タングステンを約１０００Åの厚さで蒸着する。この時、タングステンは、ＣＶＤ法又はスパッタリング法を施し形成される。
【００５７】
次いで、蒸着されたタングステンの所定部位を写真食刻工程により除去してビットライン２８を形成させる。
【００５８】
【発明の効果】
本発明は、以上のように構成されたので、請求項１に係る発明によれば、コンタクト部位におけるホウ素原子がタングステンプラグに拡散されることを抑制して、コンタクト抵抗と接合部の漏れ電流を大幅に低減することができる。
【００５９】
また、ホウ素原子等の外方拡散(outdiffusion)を抑制することができるので、不純物拡散領域を形成するステップにおいてホウ素イオン注入をするとき、ドーズは必要量だけ注入すればよく、コンタクトホールを形成した後、追加のイオン注入する必要がない。
【００６０】
さらに、各導電層はスパッタリングを施して形成され、また窒素イオン注入は従来技術により施されるので、素子の量産性及び信頼性を高めることができる。このことは、例えばCOB(Capacitor Over Bitline)構造のDRAMビットラインを製造する場合においても同様である。
【００６１】
拡散防止イオン埋没層を形成するステップの後に、第２導電層上にそれと同一物質からなる第５導電層を形成することによって、第２導電層が損傷されて減少した拡散防止機能を補充することができる。
第１導電層はチタンからなり、第２導電層は窒化チタンからなり、第３導電層はケイ化物からなり、導電性プラグはタングステンからなるので、ホウ素原子が導電性プラグに拡散されることを抑制して、不純物拡散領域における不純物イオン濃度を維持させる。よって、コンタクト抵抗を低めることができる。
【００６２】
請求項２に係る発明によれば、不純物拡散領域におけるｐ型の不純物は、ホウ素からなるので、前記拡散防止イオン埋没層を形成することにより、不純物拡散領域における不純物イオンの濃度を維持し、コンタクト抵抗を低減することができる。
【００６３】
請求項３に係る発明によれば、第４導電層はタングステンからなるので、拡散防止イオン埋没層を形成することにより、導電性プラグの形成時にプラグに含まれるフッ素の半導体基板内への拡散を防止し、ビットラインにおけるコンタクトの抵抗を減少することができる。
【００６４】
請求項４に係る発明によれば、拡散防止イオン埋没層は、注入された窒素イオンが密集することにより形成されるので、不純物拡散領域におけるホウ素の導電性プラグ内への拡散を防止するので、ビットライン／ｐ型の不純物拡散領域におけるコンタクト抵抗及びジャンクションにおける漏洩電流を減少させることができ、それと同時に導電性プラグに包含されたフッ素の半導体基板への拡散を防止するので、ホウ素原子等の外方拡散を抑制することができ、不純物拡散領域において、コンタクトホールを形成した後、追加してイオンを注入する必要がなくなる。
【００６５】
請求項５に係る発明によれば、拡散防止イオン埋没層は、イオン注入エネルギーを１０〜３０KeVとし、ドーズ注入量を１Ｅ１５〜３Ｅ１５atoms/cm2としてイオン注入を施して形成することができるので、広い適用範囲でイオン注入範囲をきめることができる。
【００６６】
請求項６に係る発明によれば、第１導電層及び第２導電層は、スパッタリング又はＣＶＤ法を施して形成し、それぞれ第１導電層は１００Å、第２導電層は４００Åの厚さで形成することで、活性領域と導電性プラグ間におけるコンタクト抵抗を低め、ジャンクションにおける漏洩電流を減少させることによってよって半導体素子の動作速度を向上させて電力消耗を減少させることができる本発明の効果を確実にできる。
【００６７】
請求項７に係る発明によれば、導電性プラグ及び第４導電層は、同一物質により同時に形成することにより工程を単純化することができる。
【００６８】
請求項８に係る発明によれば、第５導電層を形成するステップは、第２導電層上にスパッタリング法を施し、窒化チタンからなる層を１００〜３００Åの厚さに形成することができるので、蒸着厚さにおいて広い適用範囲で形成することができる。
【００６９】
請求項９に係る発明によれば、第５導電層を形成するステップは、第２導電層上に四塩化チタン及びアンモニアを雰囲気となる気体に用いるＣＶＤ法を施し、窒化チタンからなる層を１００〜３００Åの厚さに形成することができるので、形成方法が選択でき又蒸着厚さにおいて広い範囲で適用することができる。
【００７０】
請求項１０に係る発明によれば、第５導電層を形成するステップは、第２導電層上に金属有機物を雰囲気となる気体に用いるＣＶＤ法を施し、窒化チタンからなる層を１００〜３００Åの厚さに形成することができるので、ＣＶＤ法を施し形成する場合において雰囲気となる気体を選択でき、また蒸着厚さにおいて広い範囲で適用することができる。
【００７１】
請求項１１に係る発明によれば、第１導電層は、スパッタリングを施し、チタンからなる層に形成され、第２導電層は、四塩化チタン及びアンモニアを雰囲気となる気体に用いるＣＶＤ法を施し、窒化チタンからなる層に形成されるので、第１導電層及び不純物拡散領域の界面に第３導電層を形成でき、また第２導電層内に拡散防止イオン埋没層を形成することができる。
【００７２】
請求項１２に係る発明によれば、前記第２導電層を６００℃以上の温度で形成することにより、第３導電層を同時に形成させることができる。
請求項１３に係る発明によれば、コンタクト部位におけるホウ素原子がタングステンプラグに拡散されることを抑制して、コンタクト抵抗と接合部の漏れ電流を大幅に低減することができる。
第１導電層はチタンからなり、前記第２導電層は窒化チタンからなり、前記第３導電層はケイ化物からなり、前記導電性プラグはタングステンからなり、前記第４導電層はタングステンからなるので、ホウ素原子が導電性プラグに拡散されることを抑制して、不純物拡散領域における不純物イオン濃度を維持させる。よって、コンタクト抵抗を低めることができる。
第２導電層の内部に拡散防止イオン埋没層を形成するステップの後に、前記第２導電層上にそれと同一物質からなる第５導電層を形成するステップを追加することによって、第２導電層が損傷されて減少した拡散防止機能を補充することができる。
【００７３】
また、ホウ素原子等の外方拡散(outdiffusion)を抑制することができるので、不純物拡散領域を形成するステップにおいてホウ素イオン注入をするとき、ドーズは必要量だけ注入すればよく、コンタクトホールを形成した後、追加のイオン注入する必要がない。
【００７４】
さらに、各導電層はスパッタリングを施して形成され、また窒素イオン注入は従来技術により施されるので、素子の量産性及び信頼性を高めることができる。請求項１４に係る発明によれば、第３導電層は、第２導電層を６００℃以上の温度で形成することにより、同時に形成させることができる。
【００７７】
請求項１５に係る発明によれば、拡散防止イオン埋没層は、イオン注入エネルギーを１０〜３０KeVとし、ドーズ注入量を１Ｅ１５〜３Ｅ１５atoms/cm2としてイオン注入を施して形成することができるので、広い適用範囲でイオン注入範囲をきめることができる。
【図面の簡単な説明】
【図１】本発明による半導体素子のコンタクト形成方法を示す工程断面図であり、半導体基板上の層間絶縁膜にコンタクトホールを形成する工程を示す図である。
【図２】上記の工程断面図において、第１導電層、第２導電層及び第３導電層を形成する工程を示す図である。
【図３】上記の工程断面図において、第２導電層中に拡散防止イオン埋没層を形成する工程を示す図である。
【図４】上記の工程断面図において、導電性プラグ及び第４導電層を形成する工程を示す図である。
【図５】従来の半導体素子のコンタクト形成方法を示す工程断面図であり、半導体基板上の層間絶縁膜にコンタクトホールを形成する工程を示す図である。
【図６】上記の工程断面図において、第１導電層、第２導電層及び第３導電層を形成する工程を示す図である。
【図７】上記の工程断面図において、導電性プラグ及び第４導電層を形成する工程を示す図である。
【符号の説明】
１０、２０…半導体基板
１１、２１…不純物拡散領域
１２、２２…層間絶縁膜
１３、２３…第１導電層
１４、２４…第２導電層
１５、２５…第３導電層
１６、２７…導電性プラグ
１７、２８…第４導電層
２６…拡散防止イオン埋没層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for forming a contact of a semiconductor device, and in particular, a separate diffusion prevention ion buried layer is formed inside a barrier metal layer to prevent a decrease in the concentration of impurity ions in the impurity diffusion region, and at the same time, Prevents penetration of fluorine into the semiconductor substrate in the conductive plug, lowers the contact resistance in the active region and the conductive plug, and reduces the leakage current at the junction, thereby improving the operating speed of the semiconductor element and reducing power consumption. The present invention relates to a method for forming a contact of a semiconductor device, which can be reduced.
[0002]
[Prior art]
  In recent years, as semiconductor devices are highly integrated, low power consumption that operates at high speedTypeCircuit design has become more important. Such low power consumptionTypeThere are several limiting factors that are particularly required in designing a circuit, one of which is a reduction in resistance at the contact site.
[0003]
In order to increase the degree of integration of memory devices and improve the operation speed, a technique for forming conductive plugs and bit lines from tungsten has been a main research target. Such a structure is essential in the manufacture of high performance memory devices because the electrical resistance can be reduced to about 1/8 compared to the prior art tungsten / polysilicon structure.
[0004]
  In the prior art tungsten bit line contact site, pTypeThe impurity diffusion regions of the source / drain doped with these ions are doped with boron ions, the barrier metal layer is made of titanium nitride, and the conductive plug is made of tungsten.
[0005]
Boron atoms have a characteristic that they are easily diffused into metals, that is, titanium nitride (TiN) and tungsten (W) under a high temperature of about 700 ° C. or higher. That is, among the ions formed in the source / drain and diffused in the capacitor forming process or in the interlayer insulating film deposition and heat treatment process, boron atoms, in particular, in the processes after the step of forming the bit line made of tungsten. It becomes easy to diffuse into the titanium nitride / tungsten layer. As a result, the concentration of boron ions, which are dopants in the impurity diffusion region in the semiconductor substrate, is relatively decreased, thereby increasing the contact resistance. Therefore, the power consumption of the element is increased and the operation speed is decreased.
[0006]
In addition, the conductive plug made of tungsten is made of tungsten fluoride (WF) on the barrier metal layer for preventing diffusion.6) Or the like, and a chemical vapor deposition (hereinafter abbreviated as “CVD”) method is performed to deposit tungsten so as to fill the contact hole.
[0007]
At this time, fluorine (F) contained in tungsten fluoride used for the atmosphere gas is contained in the conductive plug, and such fluorine atoms diffuse into the impurity diffusion region, and the semiconductor is made of silicon. Silicon / titanium silicide (TiSi) formed on the surface of the substratex) Titanium fluoride (TiF) at the interfacex) And penetrate deeply into the source / drain junction. Therefore, the contact resistance is increased and the leakage current at the junction is increased.
[0008]
Furthermore, when the semiconductor substrate is subjected to heat treatment to form titanium silicide, which is a silicide, the volume of the titanium nitride layer, which is a barrier metal layer located at the bottom of the contact hole, is larger than the volume of titanium silicide. Therefore, a micro-crack is generated on the barrier metal layer due to the stress due to the volume reduction when the titanium silicide is formed.
[0009]
  5 to 7 are process cross-sectional views illustrating a conventional method for forming a contact of a semiconductor device. First, referring to FIG. 5, in order to form a source / drain, a predetermined portion of the semiconductor substrate 10 is doped with high-concentration boron ions, and p.TypeThe semiconductor substrate 10 in which the impurity diffusion region 11 is formed is formed. An interlayer insulating film 12 is formed on the semiconductor substrate 10 by performing a CVD method and depositing an oxide film or a nitride film.
[0010]
Next, after applying a photoresist on the interlayer insulating film 12, exposure and development are performed to form a photoresist pattern that is located above the contact portion to be opened and exposes the surface of the interlayer insulating film 12.
[0011]
Next, when a portion of the interlayer insulating film 12 whose upper surface is not covered with the photoresist pattern is removed, a part of the surface of the impurity diffusion region 11 is exposed and a contact hole is formed. This contact hole becomes a part where a bit line contact including a plug is formed.
[0012]
Then, the surface of the impurity diffusion region 11 of the semiconductor substrate 10 exposed by forming the contact hole is washed with hydrogen fluoride (HF) or BOE (Buffered Oxide Etchant) to remove the natural oxide film, and at the same time, the contact hole Polymers remaining at the time of formation are removed.
[0013]
Next, referring to FIG. 6, after forming the first conductive layer 13 made of titanium to form silicide on the surface of the interlayer insulating film 12 and the surface of the impurity diffusion region 11 exposed at the bottom of the contact hole. The second conductive layer 14 made of titanium nitride serving as a barrier metal layer for preventing diffusion is deposited on the surface of the first conductive layer 13 by vapor deposition. At this time, vapor deposition is performed by a sputtering method so that the vapor deposition thickness of each metal layer is about 300 mm. Such a sputtering method uses a collimated ionized metal plasma or a hollow cathode magnetron depending on the aspect ratio of the contact hole.
[0014]
Then, in order to form a silicide that reduces the resistance of the contact, when heat treatment is performed on the semiconductor substrate 10 at a temperature of 650 ° C. or higher in a nitrogen atmosphere, titanium and silicon react to generate silicide, and titanium is formed. A third conductive layer 15 made of titanium silicide is formed at the interface between the first conductive layer 13 made of and the impurity diffusion region 11. The heat treatment at this time is performed for about 30 seconds in the case of a rapid thermal process, and is performed for about 30 minutes in the case of using a furnace.
[0015]
Next, referring to FIG. 7, a CVD method is performed, and tungsten is deposited to a thickness of about 4000 mm so as to fill the contact hole on the surface of the second conductive layer 14 to be a barrier metal layer.
[0016]
Next, CMP (Chemical-Mechanical Polishing) such as an etch back method is performed on the surface of the tungsten layer, and a planarization process for exposing the surface of the second conductive layer is performed. Thus, the conductive plug 16 in which the contact hole is filled with tungsten is formed.
[0017]
Next, a fourth conductive layer made of tungsten is deposited on the surfaces of the conductive plug 16 and the second conductive layer 14 to a thickness of about 1000 mm. At this time, tungsten is formed by a CVD method or a sputtering method.
[0018]
Thereafter, a predetermined portion of the fourth conductive layer 17 made of tungsten is removed by a photolithography process to form a bit line.
[0019]
[Problems to be solved by the invention]
However, in the conventional contact formation method of the semiconductor element described above, the concentration of boron ions, which are dopants, in the impurity diffusion region 11 formed in the semiconductor substrate 10 tends to decrease, so that the contact resistance increases. Therefore, there is a problem that the power consumption of the element is increased and the operation speed is decreased.
[0020]
Further, when the conductive plug 16 made of tungsten is formed, fluorine contained in tungsten fluoride used as a gas serving as an atmosphere is included in the conductive plug 16, so that fluorine atoms in the conductive plug 16 are Then, it diffuses into the silicon / titanium silicide interface formed on the surface of the semiconductor substrate 10 made of silicon to form titanium fluoride and penetrates deeply into the source / drain junction. Therefore, there is a problem that the contact resistance is increased and the leakage current at the junction is increased.
[0021]
Further, when the semiconductor substrate 10 is subjected to heat treatment to form the third conductive layer 15 made of titanium silicide, the volume of the second conductive layer 14 made of titanium nitride, which is a barrier metal layer located at the bottom of the contact hole, is increased. It becomes larger than the volume of the third conductive layer 15 made of titanium silicide. Therefore, there is a problem that a fine crack is generated due to a stress due to a reduction in volume when the third conductive layer 15 is formed.
[0022]
Accordingly, an object of the present invention is to form a contact hole and then deposit a second conductive layer serving as a barrier metal layer for preventing diffusion when forming a conductive layer plug made of tungsten and a fourth conductive layer serving as a bit line. Thereafter, a separate diffusion-preventing ion buried layer is formed inside the second conductive layer to prevent a decrease in the concentration of impurity ions in the impurity diffusion region located below the contact hole, and after the bit line is formed. Can prevent the fluorine contained in the conductive plug from penetrating into the semiconductor substrate, lower the contact resistance in the active region and the conductive plug, and reduce the leakage current at the junction. To provide a method for forming a contact of a semiconductor device that can improve power consumption and reduce power consumption A.
[0024]
[Means for Solving the Invention]
  In order to achieve such an object, a method for forming a contact of a semiconductor device according to the present invention includes forming an interlayer insulating film on a semiconductor substrate on which a p-type impurity diffusion region is formed, and forming a predetermined portion of the interlayer insulating film. Forming a contact hole for removing and exposing a part of the surface of the impurity diffusion region; forming a first conductive layer covering the surface of the interlayer insulating film in which the contact hole is formed; Forming a second conductive layer covering the conductive layer; forming a third conductive layer at an interface between the first conductive layer and the impurity diffusion region; and inside the second conductive layer at the bottom of the contact hole Forming a diffusion-preventing ion buried layer by implanting nitrogen ions, and forming a fifth conductive layer made of the same material as the second conductive layer on the second conductive layer. Forming a conductive plug filling the contact hole in which the fifth conductive layer is formed; and a fourth conductive layer electrically connected to an upper surface of the conductive plug is the fifth conductive layer. Sequentially performing the steps of forming above,The first conductive layer is made of titanium, and the second conductive layerAnd the fifth conductive layerIs made of titanium nitride, the third conductive layer is made of silicide, and the conductive plug is made of tungsten.It is characterized by.
[0025]
  In addition, p in the impurity diffusion regionTypeThe impurity is made of boron. The fourth conductive layer is a bit line made of tungsten. The diffusion-preventing ion buried layer isInjectedNitrogen ionFormed by crowdingIs.
[0026]
At this time, the diffusion-preventing ion buried layer has an ion implantation energy of 10 to 30 KeV and a dose implantation amount of 1E15 to 3E15 atoms / cm.2As shown in FIG.
[0027]
  Further, the first conductive layer and the second conductive layer are subjected to sputtering or CVD.AndRezo100Å,And 4It is formed with a thickness of 00mm.
[0028]
  Here, the conductive plug and the fourth conductive layer can be formed of the same material at the same time.The
[0029]
  Here, in the step of forming the fifth conductive layer, a sputtering method is performed on the second conductive layer, and a layer made of titanium nitride is formed to a thickness of 100 to 300 mm.InShall be formed.
[0030]
  The step of forming the fifth conductive layer may include titanium tetrachloride and ammonia (NH) on the second conductive layer.Three) Is used for the atmosphere gas, and the titanium nitride layer is 100 to 300 mm thick.InIt can also be formed.
[0031]
  Further, the step of forming the fifth conductive layer is performed by performing a CVD method using a metal organic material as an atmosphere gas on the second conductive layer, and forming a layer made of titanium nitride to a thickness of 100 to 300 mm.InIt can also be formed.
[0032]
  The first conductivityThe layer is sputtered and formed into a layer made of titanium.The second conductive layer is subjected to a CVD method using titanium tetrachloride and ammonia as the atmosphere gas.NitroFrom titanium fluorideShape to layerShall be established.
[0033]
  In addition,in frontThe second conductive layerTemperature above 600 ℃By forming the third conductive layer withsimultaneousCan be formed into.
  ShiAccordingly, the method for forming a contact of a semiconductor device according to the present invention includes p.TypeForming an interlayer insulating film on the semiconductor substrate in which the impurity diffusion region is formed, removing a predetermined portion of the interlayer insulating film, and forming a contact hole exposing a part of the surface of the impurity diffusion region;SaidForming a first conductive layer covering a surface of the interlayer insulating film in which the contact hole is formed;SaidSecond conductive layer covering the first conductive layeras well asThe first conductive layerWhenThe impurity diffusion regionWhenThird conductivity formed at the interface ofLayerForming simultaneously, andAt the bottom of the contact holeInside the second conductive layerBy implanting nitrogen ionsForming an anti-diffusion ion buried layer;Forming a fifth conductive layer made of the same material as the second conductive layer on the second conductive layer; and forming the fifth conductive layer.Forming a conductive plug filling the contact hole; and a fourth conductive layer electrically connected to an upper surface of the conductive plug.5Forming on the conductive layer, and sequentiallyThe first conductive layer is made of titanium, the second conductive layer and the fifth conductive layer are made of titanium nitride, the third conductive layer is made of silicide, the conductive plug is made of tungsten, The fourth conductive layer is made of tungsten..
[0034]
  Here, the third conductive layer is the second conductive layer.Temperature above 600 ℃By forming withsimultaneousCan be formed intoThe
[0036]
The diffusion-preventing ion buried layer has an ion implantation energy of 10 to 30 KeV and a dose implantation amount of 1E15 to 3E15 atoms / cm.2As shown in FIG.
[0038]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. 1 to 4 are process cross-sectional views illustrating a method for forming a contact of a semiconductor device according to the present invention.
[0039]
  First, referring to FIG. 1, in order to form a source / drain, ion implantation is performed on a predetermined portion of a semiconductor substrate 20 made of silicon, and p doped with high-concentration boron ions.TypeThe impurity diffusion region 21 is formed.
[0040]
Next, a CVD method is performed on the semiconductor substrate 20 on which the impurity diffusion region 21 is formed, and an interlayer insulating film 22 is formed by vapor-depositing an oxide film or a nitride film.
Next, after applying a photoresist on the interlayer insulating film 22, exposure and development are performed to form a photoresist pattern that is located above the contact portion to be opened and exposes the surface of the interlayer insulating film 22.
[0041]
Next, when a portion of the interlayer insulating film 22 whose upper surface is not covered with the photoresist pattern is removed, a part of the surface of the impurity diffusion region 21 is exposed and a contact hole is formed. This contact hole becomes a part where a bit line contact including a plug is formed.
[0042]
Then, the surface of the impurity diffusion region 21 of the semiconductor substrate 20 exposed by forming the contact hole is washed with hydrogen fluoride or BOE to remove the natural oxide film, and at the same time, the polymer remaining at the time of forming the contact hole is removed. To do.
[0043]
Next, referring to FIG. 2, the first conductive layer 23 made of titanium is used to form silicide on the surface of the interlayer insulating film 22 where the contact hole is formed and the surface of the impurity diffusion region 21 exposed at the bottom of the contact hole. Then, a second conductive layer 24 made of titanium nitride serving as a barrier metal layer for preventing diffusion is deposited on the surface of the first conductive layer 23 to a thickness of about 400 mm. . At this time, the first conductive layer 23 and the second conductive layer 24 are each deposited by sputtering. Such a sputtering method uses a parallel ionized metal plasma or a hollow cathode electromagnetic tube according to the aspect ratio of the contact hole.
[0044]
  ThisTheThe second conductive layer 24 serving as the rear metal layer is formed of titanium tetrachloride and ammonia (NHThree) Can be formed by performing a CVD method using gas as an atmosphere.
[0045]
Next, in order to form a silicide that reduces the resistance of the contact, when a heat treatment is performed on the semiconductor substrate 20 at a temperature of 650 ° C. or higher in a nitrogen atmosphere, titanium and silicon react to form a silicide, and a second layer made of titanium is formed. A third conductive layer 25 made of titanium silicide is formed at the interface between the first conductive layer 23 and the impurity diffusion region 21. The heat treatment at this time is applied at a temperature of 650 to 820 ° C. for about 10 to 60 seconds in the case of a rapid heat treatment, and is applied at a temperature of 650 to 820 ° C. for 10 to 60 minutes when using a furnace.
[0046]
In such a heat treatment process for forming a silicide, when the second conductive layer 24 made of titanium nitride is formed by a CVD method using titanium tetrachloride and ammonia as an atmosphere gas, the process temperature is 600 ° C. or higher. Therefore, since the second conductive layer 24 made of titanium nitride is formed and the third conductive layer 25 made of titanium silicide is formed at the same time, it can be omitted and the process can be simplified.
[0047]
Next, referring to FIG. 3, nitrogen ion implantation is performed on the upper surface of the substrate to form a diffusion-preventing ion buried layer 26 made of nitrogen ions in the second conductive layer 24 made of titanium nitride serving as a barrier metal layer. The ion implantation conditions at this time are such that the ion implantation energy is 10 KeV and the dose implantation amount is 1E15 atoms / cm.2And At this time, the application range is 10-30 KeV, 1E15-3E15 atoms / cm, respectively.2And
[0048]
At this time, the ion implantation energy is optimized so that an ion implantation range (Range of Projection) is formed in the second conductive layer exposed at the bottom of the contact hole. Accordingly, in the thermal process after the step of forming the bit line, the boron atoms in the impurity diffusion region 21 formed in the semiconductor substrate 20 are electrically conductive with the second conductive layer made of titanium nitride serving as the barrier metal layer and tungsten. It is possible to prevent the phenomenon that the contact resistance is increased by being diffused in the plug 27. Here, the ion implantation range refers to a range in which a region where the concentration is highest due to ion implantation and the highest concentration is located, and the contact resistance at this time is preferably in a range of 2000Ω or less.
[0049]
Such a diffusion preventing ion buried layer 26 provides a stuffing effect to the second conductive layer 24. That is, boron ions in the impurity diffusion region 21 are prevented from diffusing into the conductive plug 27 in the subsequent steps, and at the same time, fluorine atoms contained in the conductive plug 27 are diffused into the impurity diffusion region 21. The effect is to come to prevent.
[0050]
  Thus, the second conductive layer made of titanium nitride in which the diffusion-preventing ion buried layer is formed by ion implantation can suppress the diffusion of fluorine atoms or the like to some extent by the stuffing effect. Further, when heat treatment is performed at a high temperature, silicon-nitrogen bonds or boron-nitrogen bonds are partially formed, so that impurities such as boron or fluorine can be prevented from diffusing into the semiconductor substrate. If such impurities or tungsten atoms diffuse into the impurity diffusion region, for example, as the degree of integration of the DRAM device increases, the depth of the source / drain junction becomes shallow. Will come to give. Here, the leakage current at the junction is 1E at 85 ° C.−15A / cm2The following is preferable.
[0051]
  PTypeThe contact resistance with respect to the boron ion concentration which is an impurity ion in the impurity diffusion region is as follows. However, contact resistance is RcAnd the boron ion concentration is NdAnd A is a constant.
[0052]
Rc= Aexp (Nd -1/2)
Therefore, boron ion concentration NdThe lower the value, the contact resistance RcCan be seen to increase. On the contrary, the boron ion concentration N in the impurity diffusion region is reduced by the boron ion diffusion preventing effect brought about by the stuffing effect.dContact resistance R can be suppressed.cIt can be seen that can be reduced.
[0053]
Here, when the semiconductor substrate 20 is subjected to heat treatment to form the third conductive layer 25 made of titanium silicide, the volume of the second conductive layer 23 made of titanium nitride exposed at the bottom of the contact hole is silicidated. Since it becomes larger than the volume of the third conductive layer 25 made of titanium, when the third conductive layer 25 is formed as a result, a fine crack is generated on the second conductive layer 24 due to stress due to the reduction of the volume. . The second conductive layer 24 having such a fine crack is formed on the semiconductor substrate 20 by tungsten fluoride, which is a gas that becomes an atmosphere when tungsten is deposited by CVD to form the conductive plug 27. Diffusion into the impurity diffusion region 21 thus made cannot be prevented completely. Accordingly, the fluorine in the tungsten fluoride is easily diffused along the fine cracks of the second conductive layer 24 made of titanium nitride in the thermal process in the subsequent steps, and the contact portion is structurally or electrically damaged. It becomes easy.
[0054]
  Therefore, it is possible to choose to add the following process, but this process supplements the reduced diffusion preventing function due to damage to the second conductive layer 24 made of titanium nitride which is the deposited barrier metal layer. The purpose is to do. That is, a process of forming a fifth conductive layer made of titanium nitride on the second conductive layer 24 made of titanium nitride formed in the previous step is added. At this time, the forming method and thickness are about 250 mm when forming by sputtering, and when used for a gas having an organic metal atmosphere such as TDMAT (Tetra DiMethyl Amino Titanium) or TDEAT (Tetra DiEthyl Amino Titanium). About 200cm. At this time, the thickness range of the fifth conductive layer made of vapor-deposited titanium nitride is 100 to 300 mm.Further, the fifth conductive layer made of titanium nitride can be formed to a thickness of 100 to 300 mm by performing CVD using titanium tetrachloride and ammonia as the atmosphere gas on the second conductive layer..
[0055]
Next, referring to FIG. 4, after performing CVD and depositing tungsten at a thickness of about 4000 mm so as to fill the contact hole on the surface of the second conductive layer 24 to be a barrier metal layer, The surface of the tungsten layer is subjected to CMP such as an etch back method, and a planarization process is performed to expose the surface of the second conductive layer that becomes the barrier metal layer. Thus, the conductive plug 27 filled with the contact hole with tungsten is formed.
[0056]
Next, tungsten is deposited to a thickness of about 1000 mm on the exposed surface of the conductive plug 27 and the surface of the second conductive layer 24 to be a barrier metal layer. At this time, tungsten is formed by a CVD method or a sputtering method.
[0057]
Next, a predetermined portion of the deposited tungsten is removed by a photolithography process to form the bit line 28.
[0058]
【The invention's effect】
Since the present invention is configured as described above, according to the first aspect of the present invention, it is possible to suppress diffusion of boron atoms in the contact portion into the tungsten plug, and to reduce contact resistance and junction leakage current. It can be greatly reduced.
[0059]
In addition, since outdiffusion of boron atoms and the like can be suppressed, when implanting boron ions in the step of forming the impurity diffusion region, it suffices to implant only a necessary amount and form a contact hole. Later, no additional ion implantation is required.
[0060]
Furthermore, each conductive layer is formed by sputtering, and nitrogen ion implantation is performed by a conventional technique, so that mass productivity and reliability of the device can be improved. This is the same in the case of manufacturing a DRAM bit line having a COB (Capacitor Over Bitline) structure, for example.
[0061]
  After the step of forming the diffusion preventive ion buried layer, the fifth conductive layer made of the same material is formed on the second conductive layer, thereby supplementing the diffusion preventive function that is reduced by damaging the second conductive layer. Can do.
  FirstThe first conductive layer is made of titanium, the second conductive layer is made of titanium nitride, the third conductive layer is made of silicide, and the conductive plug is made of tungsten, so that boron atoms are prevented from diffusing into the conductive plug. Thus, the impurity ion concentration in the impurity diffusion region is maintained. Therefore, contact resistance can be lowered.
[0062]
  Claim2According to the invention concerning p, p in the impurity diffusion regionTypeSince this impurity is made of boron, the concentration of impurity ions in the impurity diffusion region can be maintained and the contact resistance can be reduced by forming the diffusion-preventing ion buried layer.
[0063]
  Claim3Since the fourth conductive layer is made of tungsten, the diffusion preventive ion buried layer is formed to prevent diffusion of fluorine contained in the plug into the semiconductor substrate when the conductive plug is formed. The contact resistance in the bit line can be reduced.
[0064]
  Claim4According to the invention according to the present invention, the diffusion-preventing ion buried layer isInjectedNitrogen ionFormed by crowdingTherefore, the diffusion of boron into the conductive plug in the impurity diffusion region is prevented, so that the bit line / pTypeThe contact resistance in the impurity diffusion region and the leakage current in the junction can be reduced, and at the same time, the diffusion of fluorine contained in the conductive plug into the semiconductor substrate is prevented, so that outward diffusion of boron atoms and the like is suppressed. In the impurity diffusion region, it is not necessary to additionally implant ions after forming the contact hole.
[0065]
  Claim5According to the invention, the diffusion-preventing ion buried layer has an ion implantation energy of 10 to 30 KeV and a dose implantation amount of 1E15 to 3E15 atoms / cm.2The ion implantation range can be determined over a wide range of applications.
[0066]
  Claim6According to the invention, the first conductive layer and the second conductive layer are formed by sputtering or a CVD method, and the first conductive layer is formed respectively.Is 1By forming the second conductive layer with a thickness of 400 mm, the contact resistance between the active region and the conductive plug is lowered and the leakage current at the junction is reduced, thereby improving the operation speed of the semiconductor device and increasing the power. The effect of the present invention that can reduce wear can be ensured.
[0067]
  Claim7According to the invention, the conductive plug and the fourth conductive layer can be simultaneously formed of the same material, thereby simplifying the process.The
[0068]
  Claim8According to the invention, the step of forming the fifth conductive layer is performed by performing a sputtering method on the second conductive layer and forming a layer made of titanium nitride to a thickness of 100 to 300 mm.InSince it can form, it can form in the wide application range in vapor deposition thickness.
[0069]
  Claim9According to the invention, the step of forming the fifth conductive layer is performed by performing a CVD method using titanium tetrachloride and ammonia as an atmosphere gas on the second conductive layer, and forming a layer made of titanium nitride with a thickness of 100 to 300 mm. thicknessInSince it can be formed, the forming method can be selected and the deposition thickness can be applied in a wide range.
[0070]
  Claim 10According to the invention, the step of forming the fifth conductive layer is performed by performing a CVD method using a metal organic material as a gas serving as an atmosphere on the second conductive layer, and forming the layer made of titanium nitride to a thickness of 100 to 300 mm.InSince it can be formed, a gas serving as an atmosphere can be selected in the case of performing the CVD method, and can be applied in a wide range in the deposition thickness.
[0071]
  According to the invention of claim 11, the first conductivityThe layer is sputtered and formed into a layer made of titanium.2 Conductive layer is subjected to CVD method using titanium tetrachloride and ammonia as the atmosphere gas.NitroFrom titanium fluorideFormed in a layerTherefore, the third conductive layer can be formed at the interface between the first conductive layer and the impurity diffusion region, and the diffusion-preventing ion buried layer can be formed in the second conductive layer.
[0072]
  Claim 12According to the invention according toSaidThe second conductive layerTemperature above 600 ℃By forming the third conductive layer withsimultaneousCan be formed intoThe
  ContractClaim 13According to the invention, it is possible to suppress diffusion of boron atoms in the contact portion into the tungsten plug, and to significantly reduce the contact resistance and the leakage current of the junction.
  The first conductive layer is made of titanium, the second conductive layer is made of titanium nitride, the third conductive layer is made of silicide, the conductive plug is made of tungsten, and the fourth conductive layer is made of tungsten. , Boron atoms are prevented from diffusing into the conductive plug, and the impurity ion concentration in the impurity diffusion region is maintained. Therefore, contact resistance can be lowered.
By adding a step of forming a fifth conductive layer made of the same material on the second conductive layer after the step of forming the diffusion-preventing ion buried layer inside the second conductive layer, the second conductive layer is Damaged and reduced anti-diffusion function can be supplemented.
[0073]
In addition, since outdiffusion of boron atoms and the like can be suppressed, when implanting boron ions in the step of forming the impurity diffusion region, it suffices to implant only a necessary amount and form a contact hole. Later, no additional ion implantation is required.
[0074]
  Furthermore, each conductive layer is formed by sputtering, and nitrogen ion implantation is performed by a conventional technique, so that mass productivity and reliability of the device can be improved. Claim 14According to the invention according to claim 3, the third conductive layer is the second conductive layer.Temperature above 600 ℃By forming withsimultaneousCan be formed.
[0077]
  Claim 15According to the invention, the diffusion-preventing ion buried layer has an ion implantation energy of 10 to 30 KeV and a dose implantation amount of 1E15 to 3E15 atoms / cm.2The ion implantation range can be determined over a wide range of applications.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view illustrating a method of forming a contact of a semiconductor device according to the present invention, and a process of forming a contact hole in an interlayer insulating film on a semiconductor substrate.
FIG. 2 is a diagram showing a process of forming a first conductive layer, a second conductive layer, and a third conductive layer in the process cross-sectional view.
FIG. 3 is a diagram showing a step of forming a diffusion prevention ion buried layer in a second conductive layer in the above process cross-sectional view.
FIG. 4 is a diagram showing a process of forming a conductive plug and a fourth conductive layer in the process cross-sectional view.
FIG. 5 is a process cross-sectional view showing a conventional method for forming a contact of a semiconductor element, and a process for forming a contact hole in an interlayer insulating film on a semiconductor substrate.
FIG. 6 is a diagram illustrating a process of forming a first conductive layer, a second conductive layer, and a third conductive layer in the process cross-sectional view.
FIG. 7 is a diagram illustrating a process of forming a conductive plug and a fourth conductive layer in the process cross-sectional view.
[Explanation of symbols]
10, 20 ... Semiconductor substrate
11, 21 ... Impurity diffusion region
12, 22 ... Interlayer insulating film
13, 23 ... 1st conductive layer
14, 24 ... second conductive layer
15, 25 ... third conductive layer
16, 27 ... conductive plug
17, 28 ... 4th conductive layer
26 ... Diffusion-preventing ion buried layer

Claims (15)

ｐ型の不純物拡散領域が形成された半導体基板上に層間絶縁膜を形成し、この層間絶縁膜の所定部位を除去して前記不純物拡散領域の一部表面を露出させるコンタクトホールを形成するステップと、
前記コンタクトホールが形成された前記層間絶縁膜の表面を覆う第１導電層を形成するステップと、
前記第１導電層を覆う第２導電層を形成するステップと、
前記第１導電層と前記不純物拡散領域の界面に第３導電層を形成するステップと、
前記コンタクトホールの底部の前記第２導電層の内部に窒素イオンを注入することにより拡散防止イオン埋没層を形成するステップと、
前記第２導電層上に該第２導電層と同一物質からなる第５導電層を形成するステップと、
前記第５導電層が形成された前記コンタクトホールを充填する導電性プラグを形成するステップと、
前記導電性プラグの上部表面と電気的に連結された第４導電層を前記第５導電層上に形成するステップと、を順次行い、
前記第１導電層がチタンからなり、前記第２導電層及び前記第５導電層が窒化チタンからなり、前記第３導電層がケイ化物からなり、前記導電性プラグがタングステンからなることを特徴とする半導体素子のコンタクト形成方法。forming an interlayer insulating film on the semiconductor substrate on which the p-type impurity diffusion region is formed, removing a predetermined portion of the interlayer insulating film, and forming a contact hole exposing a part of the surface of the impurity diffusion region; ,
Forming a first conductive layer covering a surface of the interlayer insulating film in which the contact hole is formed;
Forming a second conductive layer covering the first conductive layer;
Forming a third conductive layer at an interface between the first conductive layer and the impurity diffusion region;
Forming a diffusion prevention ion buried layer by implanting nitrogen ions into the second conductive layer at the bottom of the contact hole;
Forming a fifth conductive layer made of the same material as the second conductive layer on the second conductive layer;
Forming a conductive plug filling the contact hole in which the fifth conductive layer is formed;
Sequentially forming a fourth conductive layer electrically connected to an upper surface of the conductive plug on the fifth conductive layer;
The first conductive layer is made of titanium, the second conductive layer and the fifth conductive layer are made of titanium nitride, the third conductive layer is made of silicide, and the conductive plug is made of tungsten. Forming a contact of a semiconductor device. 前記不純物拡散領域におけるｐ型の不純物は、ホウ素からなることを特徴とする請求項１記載の半導体素子のコンタクト形成方法。   2. The method of forming a contact in a semiconductor device according to claim 1, wherein the p-type impurity in the impurity diffusion region is made of boron. 前記第４導電層は、タングステンからなるビットラインであることを特徴とする請求項１記載の半導体素子のコンタクト形成方法。  2. The method according to claim 1, wherein the fourth conductive layer is a bit line made of tungsten. 前記拡散防止イオン埋没層は、注入された窒素イオンが密集することにより形成されることを特徴とする請求項１記載の半導体素子のコンタクト形成方法。  2. The contact formation method for a semiconductor device according to claim 1, wherein the diffusion-preventing ion buried layer is formed by dense implantation of implanted nitrogen ions. 前記拡散防止イオン埋没層は、イオン注入エネルギーを１０〜３０KeVとし、ドーズ注入量を１Ｅ１５〜３Ｅ１５atoms/cm2としてイオン注入を施して形成することを特徴とする請求項４記載の半導体素子のコンタクト形成方法。5. The contact formation of a semiconductor device according to claim 4, wherein the diffusion-preventing ion buried layer is formed by ion implantation with an ion implantation energy of 10 to 30 KeV and a dose implantation amount of 1E15 to 3E15 atoms / cm < 2 >. Method. 前記第１導電層及び前記第２導電層は、スパッタリング又はＣＶＤ法を施し、それぞれ１００Å、及び４００Åの厚さで形成することを特徴とする請求項１記載の半導体素子のコンタクト形成方法。  2. The method of forming a contact in a semiconductor device according to claim 1, wherein the first conductive layer and the second conductive layer are formed with a thickness of 100 mm and 400 mm, respectively, by sputtering or CVD. 前記導電性プラグ及び前記第４導電層は、同一物質により同時に形成されることを特徴とする請求項１記載の半導体素子のコンタクト形成方法。  2. The method according to claim 1, wherein the conductive plug and the fourth conductive layer are simultaneously formed of the same material. 前記第５導電層を形成するステップは、前記第２導電層上にスパッタリング法を施し、窒化チタンからなる層を１００〜３００Åの厚さに形成することを特徴とする請求項１記載の半導体素子のコンタクト形成方法。  2. The semiconductor element according to claim 1, wherein the step of forming the fifth conductive layer includes performing sputtering on the second conductive layer to form a layer made of titanium nitride to a thickness of 100 to 300 mm. Contact formation method. 前記第５導電層を形成するステップは、前記第２導電層上に四塩化チタン及びアンモニアを雰囲気となる気体に用いるＣＶＤ法を施し、窒化チタンからなる層を１００〜３００Åの厚さに形成することを特徴とする請求項１記載の半導体素子のコンタクト形成方法。  In the step of forming the fifth conductive layer, a CVD method using titanium tetrachloride and ammonia as an atmosphere gas is formed on the second conductive layer, and a layer made of titanium nitride is formed to a thickness of 100 to 300 mm. The method of forming a contact of a semiconductor device according to claim 1. 前記第５導電層を形成するステップは、前記第２導電層上に金属有機物を雰囲気となる気体に用いるＣＶＤ法を施し、窒化チタンからなる層を１００〜３００Åの厚さに形成することを特徴とする請求項１記載の半導体素子のコンタクト形成方法。  The step of forming the fifth conductive layer is characterized in that a CVD method using a metal organic substance as an atmosphere gas is performed on the second conductive layer to form a titanium nitride layer having a thickness of 100 to 300 mm. The contact formation method of the semiconductor element of Claim 1. 前記第１導電層は、スパッタリングを施し、チタンからなる層に形成し、前記第２導電層は、四塩化チタン及びアンモニアを雰囲気となる気体に用いるＣＶＤ法を施し、窒化チタンからなる層に形成することを特徴とする請求項１記載の半導体素子のコンタクト形成方法。Wherein the first conductive layer is subjected to sputtering, to form a layer made of titanium, the prior SL second conductive layer is subjected to the CVD method using a gas comprising an atmosphere of titanium tetrachloride and ammonia, Ru nitriding titanium Tona contact formation method of a semiconductor device according to claim 1, wherein the that form the layer. 前記第２導電層を６００℃以上の温度で形成することにより、前記第３導電層を同時に形成させることを特徴とする請求項１１記載の半導体素子のコンタクト形成方法。  12. The method of forming a contact in a semiconductor element according to claim 11, wherein the third conductive layer is formed simultaneously by forming the second conductive layer at a temperature of 600 [deg.] C. or more. ｐ型の不純物拡散領域が形成された半導体基板上に層間絶縁膜を形成し、この層間絶縁膜の所定部位を除去して前記不純物拡散領域の一部表面を露出させるコンタクトホールを形成するステップと、
前記コンタクトホールが形成された層間絶縁膜の表面を覆う第１導電層を形成するステップと、
前記第１導電層を覆う第２導電層及び、前記第１導電層と前記不純物拡散領域との界面に形成される第３導電層を同時に形成させるステップと、
前記コンタクトホールの底部の前記第２導電層の内部に窒素イオンを注入することにより拡散防止イオン埋没層を形成するステップと、
前記第２導電層上に該第２導電層と同一物質からなる第５導電層を形成するステップと、
前記第５導電層が形成された前記コンタクトホールを充填する導電性プラグを形成するステップと、
この導電性プラグの上部表面と電気的に連結された第４導電層を前記第５導電層上に形成するステップと、を順次行い、
前記第１導電層がチタンからなり、前記第２導電層及び前記第５導電層が窒化チタンからなり、前記第３導電層がケイ化物からなり、前記導電性プラグがタングステンからなり、前記第４導電層がタングステンからなることを特徴とする半導体素子のコンタクト形成方法。forming an interlayer insulating film on the semiconductor substrate on which the p-type impurity diffusion region is formed, removing a predetermined portion of the interlayer insulating film, and forming a contact hole exposing a part of the surface of the impurity diffusion region; ,
Forming a first conductive layer covering a surface of the interlayer insulating film in which the contact hole is formed;
Simultaneously forming a second conductive layer covering the first conductive layer and a third conductive layer formed at an interface between the first conductive layer and the impurity diffusion region;
Forming a diffusion prevention ion buried layer by implanting nitrogen ions into the second conductive layer at the bottom of the contact hole;
Forming a fifth conductive layer made of the same material as the second conductive layer on the second conductive layer;
Forming a conductive plug filling the contact hole in which the fifth conductive layer is formed;
Sequentially forming a fourth conductive layer electrically connected to the upper surface of the conductive plug on the fifth conductive layer;
The first conductive layer is made of titanium, the second conductive layer and the fifth conductive layer are made of titanium nitride, the third conductive layer is made of silicide, the conductive plug is made of tungsten, and the fourth conductive layer is made of titanium. A method for forming a contact of a semiconductor element, wherein the conductive layer is made of tungsten. 前記第２導電層を６００℃以上の温度で形成することにより、前記第３導電層を同時に形成させることを特徴とする請求項１３記載の半導体素子のコンタクト形成方法。  14. The method of forming a contact in a semiconductor element according to claim 13, wherein the third conductive layer is formed simultaneously by forming the second conductive layer at a temperature of 600 [deg.] C. or higher. 前記拡散防止イオン埋没層は、イオン注入エネルギーを１０〜３０KeVとし、ドーズ注入量を１Ｅ１５〜３Ｅ１５atoms/cm2としてイオン注入を施して形成することを特徴とする請求項１３記載の半導体素子のコンタクト形成方法。14. The contact formation of a semiconductor device according to claim 13, wherein the diffusion-preventing ion buried layer is formed by ion implantation with an ion implantation energy of 10 to 30 KeV and a dose implantation amount of 1E15 to 3E15 atoms / cm < 2 >. Method.
JP32944899A 1999-01-29 1999-11-19 Contact formation method of semiconductor element Expired - Fee Related JP3947990B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990002878A KR100309642B1 (en) 1999-01-29 1999-01-29 A method of forming contacts in semiconductor device
KR2878/1999 1999-01-29

Publications (2)

Publication Number Publication Date
JP2000223571A JP2000223571A (en) 2000-08-11
JP3947990B2 true JP3947990B2 (en) 2007-07-25

Family

ID=19572710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32944899A Expired - Fee Related JP3947990B2 (en) 1999-01-29 1999-11-19 Contact formation method of semiconductor element

Country Status (3)

Country Link
US (1) US6180522B1 (en)
JP (1) JP3947990B2 (en)
KR (1) KR100309642B1 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328826B1 (en) * 1999-07-09 2002-03-14 박종섭 Method for forming interconnection of semiconductor device
US6342133B2 (en) * 2000-03-14 2002-01-29 Novellus Systems, Inc. PVD deposition of titanium and titanium nitride layers in the same chamber without use of a collimator or a shutter
KR100400248B1 (en) * 2001-04-06 2003-10-01 주식회사 하이닉스반도체 Method for forming the line in semiconductor device
US6703308B1 (en) * 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of inserting alloy elements to reduce copper diffusion and bulk diffusion
US6703307B2 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of implantation after copper seed deposition
US6835655B1 (en) 2001-11-26 2004-12-28 Advanced Micro Devices, Inc. Method of implanting copper barrier material to improve electrical performance
US7696092B2 (en) 2001-11-26 2010-04-13 Globalfoundries Inc. Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect
US6861349B1 (en) 2002-05-15 2005-03-01 Advanced Micro Devices, Inc. Method of forming an adhesion layer with an element reactive with a barrier layer
US7169706B2 (en) * 2003-10-16 2007-01-30 Advanced Micro Devices, Inc. Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
KR20050052630A (en) * 2003-11-28 2005-06-03 주식회사 하이닉스반도체 Method for forming metal contact of semiconductor device
US20050221612A1 (en) * 2004-04-05 2005-10-06 International Business Machines Corporation A low thermal budget (mol) liner, a semiconductor device comprising said liner and method of forming said semiconductor device
US8308053B2 (en) * 2005-08-31 2012-11-13 Micron Technology, Inc. Microfeature workpieces having alloyed conductive structures, and associated methods
KR100810411B1 (en) * 2006-09-21 2008-03-04 주식회사 하이닉스반도체 Method for forming an element isolation film of a semiconductor element
CN103137549B (en) * 2011-12-02 2015-03-11 中芯国际集成电路制造(上海)有限公司 Formation method of barrier layer and semiconductor device
US10134873B2 (en) 2016-11-18 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate structure and method of fabricating thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2950392B2 (en) 1992-07-23 1999-09-20 日本電気株式会社 Semiconductor device and manufacturing method thereof
KR0161732B1 (en) * 1995-05-31 1999-02-01 김주용 Method of manufacturing contact in semiconductor device
US5963839A (en) * 1997-12-08 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of polysilicon contact resistance by nitrogen implantation

Also Published As

Publication number Publication date
KR100309642B1 (en) 2001-09-26
KR20000052061A (en) 2000-08-16
US6180522B1 (en) 2001-01-30
JP2000223571A (en) 2000-08-11

Similar Documents

Publication Publication Date Title
US5767004A (en) Method for forming a low impurity diffusion polysilicon layer
US5637533A (en) Method for fabricating a diffusion barrier metal layer in a semiconductor device
JP4199338B2 (en) Semiconductor device and manufacturing method thereof
US6067680A (en) Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
KR100243286B1 (en) Method for manufacturing a semiconductor device
JP3947990B2 (en) Contact formation method of semiconductor element
US5677557A (en) Method for forming buried plug contacts on semiconductor integrated circuits
US6284651B1 (en) Method for forming a contact having a diffusion barrier
US6686633B1 (en) Semiconductor device, memory cell, and processes for forming them
JPH09237838A (en) Metal wiring structure and its formation
US5899741A (en) Method of manufacturing low resistance and low junction leakage contact
US20030199152A1 (en) Method of forming a conductive contact
US6110789A (en) Contact formation using two anneal steps
US6060389A (en) Semiconductor fabrication employing a conformal layer of CVD deposited TiN at the periphery of an interconnect
US5759905A (en) Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
US6800517B2 (en) Methods of forming conductive interconnects
KR100289372B1 (en) A method of forming polycide
JP2003060086A (en) Method for forming semiconductor element bit line
KR100333358B1 (en) A method of forming contact in semiconductor device
US20060115967A1 (en) Methods of manufacturing a semiconductor device
KR930011113B1 (en) Manufacturing method of contact plug for semiconductor device
JP3996510B2 (en) Manufacturing method of semiconductor device
KR100578216B1 (en) Aluminum wiring of dual damascene structure and manufacturing method thereof
US7407884B2 (en) Method for forming an aluminum contact
KR100443517B1 (en) Method of manufacturing bit line of semiconductor device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees