JP3942168B2 - Wiring board manufacturing method, wiring board - Google Patents
Wiring board manufacturing method, wiring board Download PDFInfo
- Publication number
- JP3942168B2 JP3942168B2 JP2002247447A JP2002247447A JP3942168B2 JP 3942168 B2 JP3942168 B2 JP 3942168B2 JP 2002247447 A JP2002247447 A JP 2002247447A JP 2002247447 A JP2002247447 A JP 2002247447A JP 3942168 B2 JP3942168 B2 JP 3942168B2
- Authority
- JP
- Japan
- Prior art keywords
- diameter
- small
- diameter via
- filled
- land portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229920005989 resin Polymers 0.000 claims description 106
- 239000011347 resin Substances 0.000 claims description 106
- 239000004020 conductor Substances 0.000 claims description 97
- 238000009413 insulation Methods 0.000 claims description 41
- 239000011248 coating agent Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 238000009713 electroplating Methods 0.000 claims description 9
- 230000004048 modification Effects 0.000 description 17
- 238000012986 modification Methods 0.000 description 17
- 238000007747 plating Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 239000003822 epoxy resin Substances 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000000654 additive Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、充填ビア導体を有する配線基板、及びその製造方法に関する。
【0002】
【従来の技術】
従来の配線基板500について、図10にその上面図、図11にそのL−L断面図を示す。この配線基板500は、図11に示すように、第1樹脂絶縁層580、第2樹脂絶縁層520、第3樹脂絶縁層530、第4樹脂絶縁層540の順に外側に向かって積層された樹脂絶縁層を有している。このうち、第2樹脂絶縁層520には、厚さ方向に貫通する第1ビアホール511b,511c、この第1ビアホール511b,511c内に充填された第1充填ビア導体510b,510cが形成されている。この第1充填ビア導体510b,510cは、第1ビアホール511b,511c内に位置するビア充填部513b,513c、及びこのビア充填部513b,513cより外側に位置するビアランド部515b,515cをそれぞれ有している。さらに、図11に示すように、第3樹脂絶縁層530には、厚さ方向に貫通してビアランド部515bが露出する第2ビアホール611bが形成されている。この第2ビアホール611b内には、第1充填ビア導体510bに積み重なる第2充填ビア導体610bが形成され、第1充填ビア導体510b及び第2充填ビア導体610bによって、いわゆるスタックドビアを構成している。なお、第1ビアホール511b,511cの内径は共に等しく、85μmである。
【0003】
【発明が解決しようとする課題】
ところで、配線基板500では、第1充填ビア導体510bとこの外側に積み重ねた第2充填ビア導体610bとを接続性を良好とするため、図11に拡大して示すように、周囲より盛り上がったビア凸部516bを有するビアランド部515bを形成することがあった。このようにすることで、例えば、感光性樹脂フィルムを用いて第3樹脂絶縁層530を形成する場合、この感光性樹脂フィルムを露光・現像して第2ビアホール611bを形成する際、特に、ビア凸部516bを被覆している部分の現像性が良好となるので、スミアの発生を低減することができる。しかしながら、このようにすると、第3樹脂絶縁層530に被覆される充填ビア導体510cのビアランド部515cも盛り上がってしまい、特に、充填ビア導体510cが疎らに配置される場合には、図11に拡大して示すように、周囲より大きく盛り上がったビア凸部516cが形成されてしまう。具体的には、ビア凸部516bの突出量Fが平均して約7.3μm(突出)に対し、ビア凸部516cの突出量Gは平均して約9.5μm(突出)であった。
【0004】
このため、例えば、熱硬化性樹脂フィルムを加熱硬化して第3樹脂絶縁層530とする際、ビアランド部515cを被覆する部分の樹脂が流動して周囲に拡がり易くなっていた。ゆえに、図11に拡大して示すように、このビアランド部515cを被覆する樹脂であるビアランド被覆部531の厚みJが極めて薄くなる場合があった。具体的には、第3樹脂絶縁層530を積層するために、厚さ35μmのエポキシ樹脂フィルムを加熱硬化した場合に、ビアランド被覆部531の厚みJが7μm程度になってしまうことがあった。従って、ビアランド部515cの絶縁性、耐湿性等が十分に確保できない虞があった。
【0005】
本発明は、かかる現状に鑑みてなされたものであって、スタックドビアの接続性が良く、さらに、被覆樹脂絶縁層のうちビアランド部を被覆する部分が、このビアランド部の絶縁性、耐湿性等を確保するのに十分な厚みを有する配線基板、及びその製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段、作用及び効果】
その解決手段は、基層の厚さ方向外側に、自身を厚さ方向に貫通する内径の小さい第1小径ビアホール、及び上記小径ビアホールよりも内径の大きい第1大径ビアホールを有する外側樹脂絶縁層を形成する外側樹脂絶縁層形成工程と、電解メッキを含む処理により、上記第1小径ビアホールに、上記第1小径ビアホール内に位置する小径ビア充填部、及び上記小径ビア充填部よりも厚さ方向外側に位置し、周囲より盛り上がった小径ビア凸部を含む小径ビアランド部を有する第1小径充填ビア導体を形成すると共に、上記第1大径ビアホールに、上記第1大径ビアホール内に位置する大径ビア充填部、及び上記大径ビア充填部よりも厚さ方向外側に位置し、上記小径ビアランド部の上記小径ビア凸部より盛上がり高さの低い大径ビア凸部、凹凸のない平坦部、及び周囲より窪んだ大径ビア凹部のいずれかを含む大径ビアランド部を有する第1大径充填ビア導体を形成する第1充填ビア導体形成工程と、上記外側樹脂絶縁層の外側面上に位置し、上記小径ビアランド部及び上記大径ビアランド部を被覆する被覆樹脂絶縁層であって、上記被覆樹脂絶縁層を厚さ方向に貫通し、上記小径ビアランド部のうち少なくとも上記小径ビア凸部が露出する第2ビアホールを有する被覆樹脂絶縁層を形成する被覆樹脂絶縁層形成工程と、電解メッキを含む処理により、上記第2ビアホール内に、上記小径ビア凸部と接触して上記第1小径充填ビア導体に積み重なる第2充填ビア導体を形成する第2充填ビア導体形成工程と、を備える配線基板の製造方法である。
【0007】
本発明の配線基板の製造方法では、外側樹脂絶縁層形成工程において、内径の小さい第1小径ビアホールとこの第1小径ビアホールよりも内径の大きい第1大径ビアホールとを形成する。このようにすることで、充填ビア導体形成工程において、第1大径ビアホールを充填するために必要な導体の量が、第1小径ビアホールを充填するために必要な導体の量に比して多くなる。このため、第1充填ビア導体形成工程において、小径ビア凸部を含む小径ビアランド部を形成すると共に、この小径ビアランド部の小径ビア凸部より盛上がり高さの低い大径ビア凸部、凹凸のない平坦部、及び周囲より窪んだ大径ビア凹部のいずれかを含む大径ビアランド部を形成することができる。
【0008】
さらに、被覆樹脂絶縁層形成工程において、小径ビアランド部のうち少なくとも小径ビア凸部が露出する第2ビアホールを形成する。例えば、感光性樹脂フィルムを用いて被覆樹脂絶縁層を形成する場合、この感光性樹脂フィルムを露光・現像してこの第2ビアホールを形成する際、特に、小径ビア凸部を被覆している部分の現像性が良好となるので、スミアの発生を低減することができる。
また、熱硬化性樹脂フィルムを用いて被覆樹脂絶縁層を形成する場合、この熱硬化性樹脂フィルムを加熱硬化する際、大径ビアランド部を上記のような形状に形成しているため、大径ビアランド部を被覆する部分の樹脂が周囲に拡がりにくくなる。従って、本発明の配線基板の製造方法では、被覆樹脂絶縁層のうち大径ビアランド部を被覆する部分について、大径ビアランド部の絶縁性、耐湿性等が十分に確保できる厚みにすることができる。
【0009】
さらに、第2充填ビア導体形成工程において、第2ビアホール内に、小径ビア凸部と接触して第1小径充填ビア導体に積み重なる第2充填ビア導体を形成する。本発明の第2充填ビア導体形成工程では、スミアが生じにくい小径ビア凸部と接触するように第2充填ビア導体を形成するため、第1小径充填ビア導体と第2充填ビア導体との接続性が良好となる。
【0010】
さらに、上記配線基板の製造方法であって、前記外側樹脂絶縁層形成工程では、前記第1小径ビアホールの内径D(μm)及び前記第1大径ビアホールの内径E(μm)について、E≧1.15Dの関係を満たすようにする配線基板の製造方法とすると良い。
【0011】
本発明の外側樹脂絶縁層形成工程では、第1小径ビアホールの内径D(μm)及び第1大径ビアホールの内径E(μm)について、E≧1.15Dの関係を満たすようにする。両ビアホールの内径をこのような大小関係にすることで、第1大径ビアホールを充填するために必要な導体の量と第1小径ビアホールを充填するために必要な導体の量との差が大きくなる。ゆえに、後の第1充填ビア導体形成工程において、小径ビア凸部を有する小径ビアランド部を形成しても、周囲より窪んだ大径ビア凹部を有する大径ビアランド部を形成することが可能となる。このため、本発明の被覆樹脂絶縁層形成工程において、例えば、熱硬化性樹脂フィルムを加熱硬化する際、大径ビアランド部を被覆する部分の樹脂が一層周囲に拡がりにくくなり、被覆樹脂絶縁層のうち大径ビアランド部を被覆する部分について、より一層、大径ビアランド部の絶縁性、耐湿性等が十分に確保できる厚みにすることが可能となる。
【0012】
さらに、上記いずれかの配線基板の製造方法であって、前記第1充填ビア導体形成工程では、前記大径ビアランド部が周囲より窪んだ大径ビア凹部を有する前記第1大径充填ビア導体を形成する配線基板の製造方法とすると良い。
【0013】
本発明の第1充填ビア導体形成工程では、周囲より窪んだ大径ビア凹部を有する大径ビアランド部を形成する。このようにすることで、被覆樹脂絶縁層のうち大径ビアランド部を被覆する部分について、より一層、大径ビアランド部の絶縁性、耐湿性等が十分に確保できる厚みにすることができる。
【0014】
他の解決手段は、基層と、上記基層の厚さ方向外側に積層された外側樹脂絶縁層と、上記外側樹脂絶縁層を厚さ方向に貫通する複数の第1ビアホールであって、上記ビアホールのうち内径の小さい第1小径ビアホール、及び上記第1小径ビアホールよりも内径の大きい第1大径ビアホール、を有する第1ビアホールと、上記第1ビアホール内に電解メッキにより充填された複数の第1充填ビア導体であって、上記第1小径ビアホール内に位置する小径ビア充填部と、上記小径ビア充填部より厚さ方向外側に位置する小径ビアランド部と、を備える第1小径充填ビア導体、及び上記第1大径ビアホール内に位置する大径ビア充填部と、上記大径ビア充填部より厚さ方向外側に位置する大径ビアランド部と、を備える第1大径充填ビア導体、を有する第1充填ビア導体と、上記外側樹脂絶縁層の厚さ方向外側に積層され、上記小径ビアランド部の少なくとも一部及び上記大径ビアランド部を被覆する被覆樹脂絶縁層と、上記被覆樹脂絶縁層を厚さ方向に貫通し、上記小径ビアランド部が露出する第2ビアホールと、上記第2ビアホール内に電解メッキにより充填され、上記第1小径充填ビア導体に積み重なる第2充填ビア導体と、を備える配線基板であって、上記小径ビアランド部は、周囲より盛り上がり、上記第2ビアホールから露出する小径ビア凸部を含み、上記大径ビアランド部は、上記小径ビア凸部より盛上がり高さの低い大径ビア凸部、凹凸のない平坦部、及び周囲より窪んだ大径ビア凹部のいずれかを含み、上記第2充填ビア導体は、上記小径ビア凸部と接触してなる配線基板である。
【0015】
本発明の配線基板では、第1小径充填ビア導体の小径ビアランド部が周囲より盛り上がり、上記第2ビアホールから露出する小径ビア凸部を含んでいる。そして、第1小径充填ビア導体に積み重なる第2充填ビア導体が、この小径ビア凸部と接触して形成されている。このため、第1小径充填ビア導体と第2充填ビア導体との接続性が良好となる。
さらに、本発明の配線基板では、第1大径充填ビア導体の大径ビアランド部が、小径ビアランド部の小径ビア凸部より盛上がり高さの低い大径ビア凸部、凹凸のない平坦部、及び周囲より窪んだ大径ビア凹部のいずれかを有している。このため、本発明の配線基板は、被覆樹脂絶縁層のうち大径ビアランド部を被覆する部分が厚くなり、大径ビアランド部の絶縁性、耐湿性等を確保することができる。
【0016】
さらに、上記配線基板であって、前記大径ビアランド部は、周囲より窪んだ大径ビア凹部を含む配線基板とすると良い。
【0017】
本発明の充配線基板では、大径ビアランド部が周囲より窪んだ大径ビア凹部を含んでいる。このため、被覆樹脂絶縁層のうち大径ビアランド部を被覆する部分が、より一層厚くなり、大径ビアランド部の絶縁性、耐湿性等を十分に確保することができる。
【発明の実施の形態】
(実施形態)
本発明の実施の形態である配線基板100について、図面を参照しつつ説明する。まず、図1に本実施形態の配線基板100の上面図を示し、図2に図1のA−A断面図を示す。図2に示すように、本実施形態の配線基板100は、第1樹脂絶縁層180、第2樹脂絶縁層120、第3樹脂絶縁層130、第4樹脂絶縁層140の順に外側に向かって積層された樹脂絶縁層を有している。なお、本実施形態の配線基板100では、第1樹脂絶縁層180が基層、第2樹脂絶縁層120が外側樹脂絶縁層、第3樹脂絶縁層130が被覆樹脂絶縁層に相当する。
【0018】
このうち、第2樹脂絶縁層120には、厚さ方向に貫通する第1小径ビアホール111b及び、この第1小径ビアホール111bより内径の大きい第1大径ビアホール111cが形成されている。具体的には、第1小径ビアホール111bの内径Dを85μm、第1大径ビアホール111cの内径Eを100μmとしている。なお、図1に示すように、第1小径ビアホール111bは密集して形成されており、第1大径ビアホール111cは第1小径ビアホール111bに比して疎らに形成されている。
【0019】
さらに、図2に示すように、第1小径ビアホール111bには、第1小径充填ビア導体110bが形成されており、この第1小径充填ビア導体110bは、第1小径ビアホール111b内に位置する小径ビア充填部113b及びこの小径ビア充填部113bより外側に位置する小径ビアランド部115bを有している。同様に、第1大径ビアホール111cには、第1大径充填ビア導体110cが形成されており、この第1大径充填ビア導体110cは、第1大径ビアホール111c内に位置する大径ビア充填部113c及びこの大径ビア充填部113cより外側に位置する大径ビアランド部115cを有している。
【0020】
さらに、第3樹脂絶縁層130には、厚さ方向に貫通して小径ビアランド部115bが露出する第2ビアホール211bが形成されている。この第2ビアホール211b内には、第1小径充填ビア導体110bに積み重なる第2充填ビア導体210bが形成され、第1小径充填ビア導体110b及び第2充填ビア導体210bによって、いわゆるスタックドビアを構成している。ところで、本実施形態の配線基板100では、図2に拡大して示すように、第1小径ビアランド部115bが、周囲より盛り上がった小径ビア凸部116bを有している。具体的には、小径ビア凸部116bの突出量Fは、平均して約7.3μmとなっている。そして、第1小径充填ビア導体110bに積み重なる第2充填ビア導体210bが、この小径ビア凸部116bと接触して形成されている。このため、第1小径充填ビア導体110bと第2充填ビア導体210bとの接続性が良好となる。
【0021】
さらに、本実施形態の配線基板100では、図2に拡大して示すように、大径ビアランド部115cが周囲より窪んだ大径ビア凹部116cを有している。具体的には、大径ビア凹部116cの突出量Gは、平均して−約3.5μm(陥没)であった。このため、第3樹脂絶縁層130のうち大径ビアランド部115cを被覆する部分である大径ビアランド被覆部131の厚みJが、大径ビアランド部115cの絶縁性、耐湿性等を確保するのに十分な厚みとなっている。具体的には、大径ビアランド被覆部141の厚みJは15μm程度となっている。
【0022】
以上に説明した本実施形態の配線基板100は、次のようにして製造する。
まず、外側樹脂絶縁層形成工程において、図3に示すように、第1樹脂絶縁層180の外側面180b上に厚さ35μmのエポキシ樹脂フィルムを積層する。次いで、露光・現像して、所定の位置に第1小径ビアホール111b及び第1大径ビアホール111cを形成する。その後、加熱硬化して、第2樹脂絶縁層120を形成する。なお、この外側樹脂絶縁層形成工程では、第1小径ビアホール111bの内径Dを85μm、第1大径ビアホール111cの内径Eを100μmとしている。さらに、第1小径ビアホール111bを密集して配置し、第1大径ビアホール111cを小径ビアホール111bに比して疎らに配置している。
【0023】
次に、第1充填ビア導体形成工程において、公知のセミアディティブ法により、無電解銅メッキ、メッキレジスト形成、電解銅メッキ、メッキレジスト除去、ソフトエッチング等の処理を行うことで、図4に示すように、第1小径ビアホール111bに、小径ビア充填部113b及び小径ビアランド部115bを有する第1小径充填ビア導体110bを形成する。これと同時に、第1大径ビアホール111cに、大径ビア充填部113c及び大径ビアランド部115cを有する第1大径充填ビア導体110cを形成する。なお、図4に拡大して示すように、本実施形態では、周囲より盛り上がった小径ビア凸部116bを有する小径ビアランド部115bを形成し、周囲より窪んだ大径ビア凹部116cを有する大径ビアランド部115cを形成する。具体的には、小径ビア凸部116bの突出量Fを平均して約7.3μm、大径ビア凹部116cの突出量Gを平均して−約3.5μm(陥没)としている。
【0024】
ところで、従来の充填ビア導体形成工程では、電解メッキ処理の際、図11に示すように、第1充填ビア導体510bとこれに積み重ねる第2充填ビア導体610bとを接続性を良好とするためにビア凸部516bを含むビアランド部515bを形成すると、図11に拡大して示すように、第3樹脂絶縁層に被覆されるビアランド部515cも盛り上がってしまい、ビア凸部516cが形成されてしまった。特に、第1ビアホール511cが第1ビアホール511bに比して疎らに配置されているため、無電解銅メッキ層及び所定パターンのメッキレジストを形成して電解銅メッキを行うと、ビアホール511cの部分に電界が集中し、ビア凸部516bより大きく盛り上がったビア凸部516cが形成されてしまった。
【0025】
これに対し、本実施形態では、先の外側樹脂絶縁層形成工程において、第1小径ビアホール111bの内径D=85(μm)に対して第1大径ビアホール111cの内径Eを100μmと大きくしている。このため、第1充填ビア導体形成工程で、第1大径ビアホール111cを充填するために必要な銅が、第1小径ビアホール111bを充填するために必要な銅に比して多くなる。ゆえに、電解銅メッキの際、図4に拡大して示すように、小径ビア凸部116bを含む小径ビアランド部115bを形成すると共に、大径ビア凹部116cを含む大径ビアランド部115cを形成することができる。なお、本実施形態では、第1大径ビアホール111cが第1小径ビアホール111bに比して疎らに配置しているため、電解銅メッキの際、第1小径ビアホール111bの部分に比して第1大径ビアホール111cの部分に電界が集中するにもかかわらず、小径ビア凸部116bを含む小径ビアランド部115bを形成すると共に、大径ビア凹部116cを含む大径ビアランド部115cを形成することができた。
【0026】
次いで、被覆樹脂絶縁層形成工程において、図5に示すように、第2樹脂絶縁層120の外側面120b上に厚さ35μmのエポキシ樹脂フィルムを積層する。次いで、露光・現像して、小径ビア凸部116bを含む小径ビアランド部115bを露出させる第2ビアホール211bを形成する。このとき、小径ビア凸部116bを被覆している部分の現像性が良好となるので、スミアの発生を低減することができる。
【0027】
その後、このエポキシ樹脂フィルムを加熱硬化して、小径ビアランド部115bの一部、大径ビアランド部115c等を被覆する第3樹脂絶縁層130を形成する。このとき、先の第1充填ビア導体形成工程において、大径ビア凹部116cを含む大径ビアランド部115cを形成しているので、大径ビアランド部115cを被覆する部分の樹脂が周囲に拡がりにくくなる。このため、図5に示すように、第3樹脂絶縁層130のうち大径ビアランド部115cを被覆する部分である大径ビアランド被覆部131の厚みJについて、大径ビアランド部115cの絶縁性、耐湿性等を確保するのに十分な厚みにすることができる。具体的には、大径ビアランド被覆部131の厚みJを15μm程度にすることができた。
【0028】
次いで、第2充填ビア導体形成工程において、公知のセミアディティブ法により、無電解銅メッキ、メッキレジスト形成、電解銅メッキ、メッキレジスト除去、ソフトエッチング等の処理を行うことで、図6に示すように、第2ビアホール211b内に、第1小径充填ビア導体110bに積み重なる第2充填ビア導体210bを形成する。このとき、スミアが生じにくい小径ビア凸部116bと接触するように第2充填ビア導体210bを形成するため、第1小径充填ビア導体110bと第2充填ビア導体210bとの接続性が良好となる。なお、第2充填ビア導体210bは、第2ビアホール211b内に位置するビア充填部213b及びこの外側に位置するビアランド部215bを有している。
【0029】
次いで、図7に示すように、第3樹脂絶縁層130の外側面130b上に厚さ21μmのエポキシ樹脂フィルムを積層する。その後、露光・現像して、ビアランド部215bを露出させる貫通孔145を形成し、さらに加熱硬化して第4樹脂絶縁層140を形成する。このようにして、本実施形態の配線基板100が完成する。
【0030】
(変形形態1)
次に、実施形態の配線基板100の第1の変形形態である配線基板300について説明する。本変形形態の配線基板300は、実施形態の配線基板100と比較して、第1大径ビアホールの内径、大径ビアランド部の形状が異なり、その他の部分についてはほぼ同様である。従って、実施形態の配線基板100と異なる部分を中心に説明し、その他の部分については説明を省略または簡略化する。
【0031】
まず、図1に本変形形態の配線基板300の上面図を示し、図8に図1のA−A断面図を示す。この配線基板300のうち第2樹脂絶縁層120には、実施形態の配線基板100と同等の第1小径ビアホール111b及び、この第1小径ビアホール111bより内径の大きい第1大径ビアホール311cが形成されている。具体的には、第1小径ビアホール111bの内径Dは、実施形態の配線基板100と同等の85μmとするが、第1大径ビアホール311cの内径Eは、実施形態の配線基板100より小さい95μmとしている。
【0032】
そして、本変形形態の配線基板300では、図8に拡大して示すように、小径ビアランド部115bは、実施形態の配線基板100と同様に、周囲より盛り上がった小径ビア凸部116bを有している。具体的には、小径ビア凸部116bの突出量Fは、平均して約7.3μmとなっている。さらに、図8に拡大して示すように、大径ビアランド部315cは、実施形態の配線基板100と異なり、凹凸のない平坦部316cを有している。
【0033】
ところで、実施形態の配線基板100では、第1充填ビア導体形成工程において、大径ビア凹部116cを有する大径ビアランド部115cを形成した。このようにすることで、後の被覆樹脂絶縁層形成工程において、大径ビアランド部115cを被覆する大径ビアランド被覆部131の厚みJを大径ビアランド部115cの絶縁性、耐湿性等を確保するのに十分な厚みとすることができた。
これに対し、本変形形態の配線基板300では、第1充填ビア導体形成工程において、凹凸のない平坦部316cを有する大径ビアランド部315cを形成する。このようにすることで、後の被覆樹脂絶縁層形成工程において、エポキシ樹脂フィルムを加熱硬化する際、大径ビアランド部315cを被覆する部分の樹脂が周囲に拡がりにくくなる。このため、本変形形態の配線基板300でも、第3樹脂絶縁層130のうち大径ビアランド部315cを被覆する部分である大径ビアランド被覆部331の厚みJを、大径ビアランド部315cの絶縁性、耐湿性等を確保するのに十分な厚みとすることができる。具体的には、大径ビアランド被覆部331の厚みJは15μm程度となる。
【0034】
(変形形態2)
次に、実施形態の配線基板100の第2の変形形態である配線基板400について説明する。本変形形態の配線基板400は、実施形態の配線基板100と比較して、第1大径ビアホールの内径、大径ビアランド部の形状が異なり、その他の部分についてはほぼ同様である。従って、実施形態の配線基板100と異なる部分を中心に説明し、その他の部分については説明を省略または簡略化する。
【0035】
まず、図1に本変形形態の配線基板400の上面図を示し、図9に図1のA−A断面図を示す。この配線基板400のうち第2樹脂絶縁層120には、実施形態の配線基板100と同等の第1小径ビアホール111b及び、この第1小径ビアホール111bより内径の大きい第1大径ビアホール411cが形成されている。具体的には、第1小径ビアホール111bの内径Dは、実施形態の配線基板100と同等の85μmとするが、第1大径ビアホール411cの内径Eは、実施形態の配線基板100の第1大径ビアホール111cより小さく、さらに、変形形態1の配線基板300の第1大径ビアホール311cよりも小さい93μmとしている。
【0036】
そして、本変形形態の配線基板400では、図9に拡大して示すように、小径ビアランド部115bは、実施形態の配線基板100と同様に、周囲より盛り上がった小径ビア凸部116bを有している。具体的には、小径ビア凸部116bの突出量Fは、平均して約7.3μmとなっている。さらに、図9に拡大して示すように、大径ビアランド部415cは、実施形態の配線基板100と異なり、周囲より盛り上がった大径ビア凸部416cを有している。具体的には、大径ビア凸部416cの突出量Gは、平均して約3.3μm(突出)であった。
【0037】
ところで、実施形態の配線基板100では、第1充填ビア導体形成工程において、大径ビア凹部116cを有する大径ビアランド部115cを形成した。このようにすることで、後の被覆樹脂絶縁層形成工程において、大径ビアランド部115cを被覆する大径ビアランド被覆部141の厚みJを大径ビアランド部115cの絶縁性、耐湿性等を確保するのに十分な厚みとすることができた。
これに対し、本変形形態の配線基板400では、第1充填ビア導体形成工程において、大径ビア凸部416cを有する大径ビアランド部415cを形成する。しかし、大径ビア凸部316cの突出量Gは、従来の配線基板500のビア凸部516cの突出量Gに比して小さくしている。このようにすることで、後の被覆樹脂絶縁層形成工程において、エポキシ樹脂フィルムを加熱硬化する際、大径ビアランド部415cを被覆する部分の樹脂が周囲に拡がりにくくなる。このため、本変形形態の配線基板400でも、第3樹脂絶縁層130のうち大径ビアランド部415cを被覆する部分である大径ビアランド被覆部431の厚みJを、大径ビアランド部415cの絶縁性、耐湿性等を確保するのに十分な厚みとすることができる。具体的には、大径ビアランド被覆部431の厚みJは15μm程度となる。
【0038】
以上において、本発明を実施形態及び変形形態1,2に即して説明したが、本発明は上記実施形態等に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、実施形態では、小径ビアホール111bの内径Dを85μm、大径ビアホール111cの内径Eを100μmとすることで、小径ビア凸部116bを有する小径ビアランド部115c、及び大径ビア凹部116cを有する大径ビアランド部115cを形成した。しかし、小径ビアホール111bの内径Dと大径ビアホール111cの内径Eとは、E≧1.15Dの関係を満たすようにすれば、小径ビア凸部を有する小径ビアランド部を形成すると共に、大径ビア凹部を有する大径ビアランド部を形成することができる。
【図面の簡単な説明】
【図1】実施形態にかかる配線基板100、変形形態1にかかる配線基板200、及び変形形態2にかかる配線基板300の上面図である。
【図2】実施形態にかかる配線基板100を示す図であり、図1のA−A断面図である。
【図3】実施形態にかかる配線基板100の製造方法に関し、外側樹脂絶縁層形成工程を説明するための断面斜視図である。
【図4】実施形態にかかる配線基板100の製造方法に関し、第1充填ビア導体形成工程を説明するための断面斜視図である。
【図5】実施形態にかかる配線基板100の製造方法に関し、被覆樹脂絶縁層形成工程を説明するための断面斜視図である。
【図6】実施形態にかかる配線基板100の製造方法に関し、第2充填ビア導体形成工程を説明するための断面斜視図である。
【図7】実施形態にかかる配線基板100の製造方法に関し、第4樹脂絶縁層140を形成して配線基板100を完成させた断面斜視図である。
【図8】変形形態1にかかる配線基板200を示す図であり、図1のA−A断面図である。
【図9】変形形態2にかかる配線基板300を示す図であり、図1のA−A断面図である。
【図10】従来の配線基板500の上面図である。
【図11】従来の配線基板500を示す図であり、図10のL−L断面図である。
【符号の説明】
100,300,400,500 配線基板
110b 第1小径充填ビア導体
110c,310c,410c 第1大径充填ビア導体
111b 第1小径ビアホール
111c,311c,411c 第1大径ビアホール
113b 小径ビア充填部
113c,313c,413c 大径ビア充填部
115b 小径ビアランド部
115c,315c,415c 大径ビアランド部
116b 小径ビア凸部
116c 大径ビア凹部
120,520 第2樹脂絶縁層(外側樹脂絶縁層)
130,530 第3樹脂絶縁層(被覆樹脂絶縁層)
140,540 第4樹脂絶縁層
145,545 貫通孔
180,580 第1樹脂絶縁層(基層)
210b 第2充填ビア導体
211b 第2ビアホール
316c 平坦部
416c 大径ビア凸部
D 第1小径ビアホール111bの内径
E 第1大径ビアホール111c,311c,411cの内径
F 小径ビア凸部116b、またはビア凸部516bの突出量
G 大径ビア凹部116c、平坦部316c、大径ビア凸部416c、またはビア凸部516cの突出量[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring board having a filled via conductor and a manufacturing method thereof.
[0002]
[Prior art]
FIG. 10 is a top view of a
[0003]
[Problems to be solved by the invention]
By the way, in the
[0004]
For this reason, for example, when the thermosetting resin film is heated and cured to form the third
[0005]
The present invention has been made in view of such a situation, and the stacked via has good connectivity, and further, the portion of the coating resin insulation layer that covers the via land portion has the insulating property, moisture resistance, etc. of the via land portion. It is an object of the present invention to provide a wiring board having a sufficient thickness to ensure and a manufacturing method thereof.
[0006]
[Means, actions and effects for solving the problems]
The solution includes an outer resin insulating layer having a first small-diameter via hole having a small inner diameter penetrating through the base layer in the thickness direction and a first large-diameter via hole having a larger inner diameter than the small-diameter via hole. An outer resin insulating layer forming step to be formed and a process including electrolytic plating, the first small diameter via hole, the small diameter via filling portion located in the first small diameter via hole, and the outer side in the thickness direction from the small diameter via filling portion And forming a first small-diameter filled via conductor having a small-diameter via land portion including a small-diameter via protrusion protruding from the periphery, and having a large diameter located in the first large-diameter via hole in the first large-diameter via hole A via-filled portion, and a large-diameter via convex portion, which is located on the outer side in the thickness direction than the large-diameter via-filled portion and has a raised height lower than the small-diameter via convex portion of the small-diameter via land portion, A first filled via conductor forming step of forming a first large-diameter filled via conductor having a large-diameter via land portion including any of a flat portion without any gap and a large-diameter via recess recessed from the periphery, and the outer resin insulating layer A covering resin insulating layer located on the outer side surface and covering the small diameter via land portion and the large diameter via land portion, penetrating the coating resin insulating layer in the thickness direction, and at least the small diameter of the small diameter via land portion A coating resin insulation layer forming step of forming a coating resin insulation layer having a second via hole in which the via protrusion is exposed, and a process including electrolytic plating, and in contact with the small diameter via protrusion in the second via hole A second filled via conductor forming step of forming a second filled via conductor stacked on the first small diameter filled via conductor.
[0007]
In the method for manufacturing a wiring board according to the present invention, in the outer resin insulation layer forming step, a first small diameter via hole having a small inner diameter and a first large diameter via hole having a larger inner diameter than the first small diameter via hole are formed. By doing so, in the filled via conductor forming step, the amount of conductor necessary for filling the first large diameter via hole is larger than the amount of conductor necessary for filling the first small diameter via hole. Become. For this reason, in the first filled via conductor forming step, a small-diameter via land portion including a small-diameter via convex portion is formed, and a large-diameter via convex portion having a raised height lower than the small-diameter via convex portion of the small-diameter via land portion is not uneven. A large-diameter via land portion including either a flat portion or a large-diameter via recess recessed from the periphery can be formed.
[0008]
Further, in the covering resin insulation layer forming step, a second via hole is formed in which at least the small-diameter via protrusion is exposed among the small-diameter via land. For example, when forming a covering resin insulation layer using a photosensitive resin film, when this photosensitive resin film is exposed and developed to form the second via hole, in particular, a portion covering a small-diameter via protrusion Therefore, it is possible to reduce the occurrence of smear.
Moreover, when forming a covering resin insulation layer using a thermosetting resin film, when this thermosetting resin film is heat-cured, the large-diameter via land portion is formed in the shape as described above. The resin in the portion covering the via land portion is difficult to spread around. Therefore, in the method for manufacturing a wiring board according to the present invention, the portion of the coating resin insulation layer that covers the large-diameter via land portion can have a thickness that can sufficiently ensure the insulation, moisture resistance, and the like of the large-diameter via land portion. .
[0009]
Further, in the second filled via conductor forming step, a second filled via conductor is formed in the second via hole so as to be in contact with the small diameter via protrusion and to be stacked on the first small diameter filled via conductor. In the second filled via conductor forming step of the present invention, the second filled via conductor is formed so as to be in contact with the small-diameter via protrusion that is unlikely to be smeared. Therefore, the connection between the first small-diameter filled via conductor and the second filled via conductor is performed. Property is improved.
[0010]
Furthermore, in the method of manufacturing the wiring board, in the outer resin insulating layer forming step, E ≧ 1 with respect to an inner diameter D (μm) of the first small diameter via hole and an inner diameter E (μm) of the first large diameter via hole. .. A method of manufacturing a wiring board that satisfies the relationship of 15D is preferable.
[0011]
In the outer resin insulating layer forming step of the present invention, the inner diameter D (μm) of the first small diameter via hole and the inner diameter E (μm) of the first large diameter via hole are made to satisfy the relationship of E ≧ 1.15D. By making the inner diameters of both via holes into such a size relationship, the difference between the amount of conductor required to fill the first large diameter via hole and the amount of conductor required to fill the first small diameter via hole is large. Become. Therefore, even if the small-diameter via land portion having the small-diameter via protrusion is formed in the subsequent first filled via conductor forming step, it is possible to form the large-diameter via land portion having the large-diameter via recess recessed from the periphery. . For this reason, in the coating resin insulation layer forming step of the present invention, for example, when the thermosetting resin film is heat-cured, the resin of the portion covering the large-diameter via land portion is more difficult to spread around the periphery, and the coating resin insulation layer Of these, the portion covering the large-diameter via land portion can be made to have a thickness that can sufficiently ensure the insulation and moisture resistance of the large-diameter via land portion.
[0012]
Furthermore, in any one of the above-described wiring board manufacturing methods, in the first filled via conductor forming step, the first large diameter filled via conductor having a large diameter via recess in which the large diameter via land portion is recessed from the periphery. A method of manufacturing a wiring board to be formed is preferable.
[0013]
In the first filled via conductor forming step of the present invention, a large-diameter via land portion having a large-diameter via recess recessed from the periphery is formed. By doing in this way, about the part which coat | covers a large diameter via land part among coating resin insulation layers, it can be set as the thickness which can fully ensure the insulation, moisture resistance, etc. of a large diameter via land part.
[0014]
Another solution is a base layer, an outer resin insulating layer stacked on the outer side in the thickness direction of the base layer, and a plurality of first via holes penetrating the outer resin insulating layer in the thickness direction, A first via hole having a first small diameter via hole having a small inner diameter and a first large diameter via hole having a larger inner diameter than the first small diameter via hole, and a plurality of first fillings filled in the first via hole by electrolytic plating. A first small-diameter filled via conductor, comprising: a small-diameter via filling portion located in the first small-diameter via hole; and a small-diameter via land portion located outside in the thickness direction from the small-diameter via filling portion; A first large-diameter filled via conductor comprising: a large-diameter via filling portion located in the first large-diameter via hole; and a large-diameter via land portion located outside the large-diameter via-filling portion in the thickness direction. A first filled via conductor, a covering resin insulating layer that is laminated on the outer side in the thickness direction of the outer resin insulating layer and covers at least a part of the small diameter via land portion and the large diameter via land portion, and the covering resin insulating layer A second via hole through which the small-diameter via land portion is exposed, and a second filled via conductor filled in the second via hole by electrolytic plating and stacked on the first small-diameter filled via conductor. In the wiring board, the small-diameter via land portion includes a small-diameter via protrusion protruding from the periphery and exposed from the second via hole, and the large-diameter via land portion has a large diameter with a raised height lower than that of the small-diameter via protrusion. A wiring that includes any one of a via convex part, a flat part without irregularities, and a large-diameter via concave part recessed from the periphery, and the second filled via conductor is in contact with the small-diameter via convex part It is a plate.
[0015]
In the wiring board of the present invention, the small-diameter via land portion of the first small-diameter filled via conductor swells from the periphery, and includes the small-diameter via protrusion exposed from the second via hole. And the 2nd filling via conductor piled up on the 1st small diameter filling via conductor is formed in contact with this small diameter via convex part. For this reason, the connectivity between the first small-diameter filled via conductor and the second filled via conductor is improved.
Further, in the wiring board according to the present invention, the large-diameter via land portion of the first large-diameter filled via conductor has a raised diameter lower than the small-diameter via convex portion of the small-diameter via land portion, a flat portion without unevenness, and One of the large-diameter via recesses recessed from the periphery is provided. For this reason, in the wiring board of the present invention, the portion of the coating resin insulation layer that covers the large-diameter via land portion is thick, and the insulation and moisture resistance of the large-diameter via land portion can be ensured.
[0016]
Further, in the above wiring board, the large-diameter via land portion may be a wiring substrate including a large-diameter via recess recessed from the periphery.
[0017]
In the rechargeable wiring board of the present invention, the large-diameter via land portion includes a large-diameter via recess recessed from the periphery. For this reason, the part which coat | covers a large diameter via land part among coating resin insulation layers becomes still thicker, and the insulation of a large diameter via land part, moisture resistance, etc. can fully be ensured.
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment)
A
[0018]
Among these, in the second
[0019]
Further, as shown in FIG. 2, a first small-diameter filled via
[0020]
Further, the third
[0021]
Furthermore, in the
[0022]
The
First, in the outer resin insulating layer forming step, as shown in FIG. 3, an epoxy resin film having a thickness of 35 μm is laminated on the outer surface 180 b of the first
[0023]
Next, in the first filled via conductor forming step, the processes such as electroless copper plating, plating resist formation, electrolytic copper plating, plating resist removal, and soft etching are performed by a known semi-additive method, as shown in FIG. As described above, the first small diameter filled via
[0024]
By the way, in the conventional filled via conductor forming step, in the electrolytic plating process, as shown in FIG. 11, in order to improve the connectivity between the first filled via
[0025]
On the other hand, in this embodiment, in the previous outer resin insulation layer forming step, the inner diameter E of the first large-diameter via
[0026]
Next, in the covering resin insulating layer forming step, as shown in FIG. 5, an epoxy resin film having a thickness of 35 μm is laminated on the
[0027]
Thereafter, the epoxy resin film is heat-cured to form a third
[0028]
Next, in the second filled via conductor forming step, by performing a process such as electroless copper plating, plating resist formation, electrolytic copper plating, plating resist removal, and soft etching by a known semi-additive method, as shown in FIG. In addition, a second filled via
[0029]
Next, as shown in FIG. 7, an epoxy resin film having a thickness of 21 μm is laminated on the
[0030]
(Modification 1)
Next, a
[0031]
First, FIG. 1 shows a top view of a
[0032]
In the
[0033]
By the way, in the
On the other hand, in the
[0034]
(Modification 2)
Next, the
[0035]
First, FIG. 1 shows a top view of a
[0036]
In the
[0037]
By the way, in the
On the other hand, in the
[0038]
In the above, the present invention has been described with reference to the embodiment and the first and second modifications. Needless to say, it can be done.
For example, in the embodiment, by setting the inner diameter D of the small-diameter via
[Brief description of the drawings]
FIG. 1 is a top view of a
FIG. 2 is a view showing a
FIG. 3 is a cross-sectional perspective view for explaining an outer resin insulating layer forming step in the method for manufacturing the
FIG. 4 is a cross-sectional perspective view for explaining a first filled via conductor forming step in the method of manufacturing the
FIG. 5 is a cross-sectional perspective view for explaining a covering resin insulating layer forming step in the manufacturing method of the
FIG. 6 is a cross-sectional perspective view for explaining a second filled via conductor forming step in the manufacturing method of the
FIG. 7 is a cross-sectional perspective view of the
8 is a view showing a wiring board 200 according to a first modification, and is a cross-sectional view taken along the line AA in FIG. 1. FIG.
9 is a view showing a
10 is a top view of a
11 is a view showing a
[Explanation of symbols]
100, 300, 400, 500 Wiring board
110b First small diameter filled via conductor
110c, 310c, 410c First large-diameter filled via conductor
111b 1st small diameter via hole
111c, 311c, 411c 1st large diameter via hole
113b Small diameter via filling part
113c, 313c, 413c Large diameter via filling part
115b Small-diameter via land part
115c, 315c, 415c Large diameter via land
116b Small-diameter via protrusion
116c Large-diameter via recess
120,520 Second resin insulation layer (outer resin insulation layer)
130,530 Third resin insulation layer (covering resin insulation layer)
140,540 Fourth resin insulation layer
145,545 through hole
180, 580 First resin insulation layer (base layer)
210b Second filled via conductor
211b Second via hole
316c Flat part
416c Large-diameter via protrusion
D Inside diameter of first small diameter via
E Inner diameter of first large-diameter via
F Projection amount of small-diameter via
G Projection amount of large-diameter via
Claims (5)
電解メッキを含む処理により、
上記第1小径ビアホールに、上記第1小径ビアホール内に位置する小径ビア充填部、及び上記小径ビア充填部よりも厚さ方向外側に位置し、周囲より盛り上がった小径ビア凸部を含む小径ビアランド部を有する第1小径充填ビア導体を形成すると共に、
上記第1大径ビアホールに、上記第1大径ビアホール内に位置する大径ビア充填部、及び上記大径ビア充填部よりも厚さ方向外側に位置し、上記小径ビアランド部の上記小径ビア凸部より盛上がり高さの低い大径ビア凸部、凹凸のない平坦部、及び周囲より窪んだ大径ビア凹部のいずれかを含む大径ビアランド部を有する第1大径充填ビア導体を形成する
第1充填ビア導体形成工程と、
上記外側樹脂絶縁層の外側面上に位置し、上記小径ビアランド部及び上記大径ビアランド部を被覆する被覆樹脂絶縁層であって、上記被覆樹脂絶縁層を厚さ方向に貫通し、上記小径ビアランド部のうち少なくとも上記小径ビア凸部が露出する第2ビアホールを有する被覆樹脂絶縁層を形成する被覆樹脂絶縁層形成工程と、
電解メッキを含む処理により、上記第2ビアホール内に、上記小径ビア凸部と接触して上記第1小径充填ビア導体に積み重なる第2充填ビア導体を形成する第2充填ビア導体形成工程と、を備える
配線基板の製造方法。An outer resin insulation forming an outer resin insulation layer having a first small-diameter via hole having a small inner diameter penetrating through the base layer in the thickness direction and a first large-diameter via hole having a larger inner diameter than the small-diameter via hole. A layer forming step;
By treatment including electrolytic plating,
A small-diameter via land portion including a small-diameter via filling portion located in the first small-diameter via hole and a small-diameter via protrusion protruding from the periphery in the thickness direction outside of the small-diameter via filling portion. Forming a first small diameter filled via conductor having
The first large-diameter via hole has a large-diameter via filling portion located in the first large-diameter via hole, and a small-diameter via projection of the small-diameter via land portion located outside the large-diameter via-filling portion in the thickness direction. Forming a first large-diameter filled via conductor having a large-diameter via land portion including any one of a large-diameter via convex portion having a raised height lower than the portion, a flat portion without unevenness, and a large-diameter via concave portion recessed from the periphery. 1 filled via conductor forming step;
A coating resin insulation layer located on the outer surface of the outer resin insulation layer and covering the small diameter via land portion and the large diameter via land portion, penetrating the coating resin insulation layer in the thickness direction, and the small diameter via land A covering resin insulating layer forming step of forming a covering resin insulating layer having a second via hole in which at least the small-diameter via protrusion is exposed among the portions;
A second filled via conductor forming step of forming a second filled via conductor in contact with the small diameter via protrusion in the second via hole and stacked on the first small diameter filled via conductor by a process including electrolytic plating; A method for manufacturing a wiring board.
前記外側樹脂絶縁層形成工程では、前記小径ビアホールの内径D(μm)及び前記大径ビアホールの内径E(μm)について、E≧1.15Dの関係を満たすようにする
配線基板の製造方法。It is a manufacturing method of the wiring board according to claim 1,
In the outer resin insulating layer forming step, a method of manufacturing a wiring board, wherein an inner diameter D (μm) of the small diameter via hole and an inner diameter E (μm) of the large diameter via hole satisfy a relationship of E ≧ 1.15D.
前記第1充填ビア導体形成工程では、前記大径ビアランド部が周囲より窪んだ大径ビア凹部を有する前記第1大径充填ビア導体を形成する
配線基板の製造方法。It is a manufacturing method of the wiring board according to claim 1 or 2,
In the first filled via conductor forming step, the wiring board manufacturing method of forming the first large diameter filled via conductor having a large diameter via concave portion in which the large diameter via land portion is recessed from the periphery.
上記基層の厚さ方向外側に積層された外側樹脂絶縁層と、
上記外側樹脂絶縁層を厚さ方向に貫通する複数の第1ビアホールであって、
上記ビアホールのうち内径の小さい第1小径ビアホール、及び
上記第1小径ビアホールよりも内径の大きい第1大径ビアホール、を有する
第1ビアホールと、
上記第1ビアホール内に電解メッキにより充填された複数の第1充填ビア導体であって、
上記第1小径ビアホール内に位置する小径ビア充填部と、
上記小径ビア充填部より厚さ方向外側に位置する小径ビアランド部と、を備える
第1小径充填ビア導体、及び
上記第1大径ビアホール内に位置する大径ビア充填部と、
上記大径ビア充填部より厚さ方向外側に位置する大径ビアランド部と、を備える
第1大径充填ビア導体、を有する
第1充填ビア導体と、
上記外側樹脂絶縁層の厚さ方向外側に積層され、上記小径ビアランド部の少なくとも一部及び上記大径ビアランド部を被覆する被覆樹脂絶縁層と、
上記被覆樹脂絶縁層を厚さ方向に貫通し、上記小径ビアランド部が露出する第2ビアホールと、
上記第2ビアホール内に電解メッキにより充填され、上記第1小径充填ビア導体に積み重なる第2充填ビア導体と、を備える
配線基板であって、
上記小径ビアランド部は、周囲より盛り上がり、上記第2ビアホールから露出する小径ビア凸部を含み、
上記大径ビアランド部は、上記小径ビア凸部より盛上がり高さの低い大径ビア凸部、凹凸のない平坦部、及び周囲より窪んだ大径ビア凹部のいずれかを含み、
上記第2充填ビア導体は、上記小径ビア凸部と接触してなる
配線基板。The base layer,
An outer resin insulating layer laminated on the outer side in the thickness direction of the base layer;
A plurality of first via holes penetrating the outer resin insulating layer in the thickness direction;
A first via hole having a first small-diameter via hole having a small inner diameter among the via holes, and a first large-diameter via hole having a larger inner diameter than the first small-diameter via hole;
A plurality of first filled via conductors filled in the first via hole by electrolytic plating,
A small diameter via filling portion located in the first small diameter via hole;
A first small-diameter filled via conductor provided with a small-diameter via land portion positioned on the outer side in the thickness direction from the small-diameter via filling portion, and a large-diameter via filling portion located in the first large-diameter via hole;
A first large-diameter filled via conductor provided with a large-diameter via land portion located on the outer side in the thickness direction from the large-diameter via-filled portion;
A coating resin insulation layer that is laminated on the outside in the thickness direction of the outer resin insulation layer and covers at least a part of the small-diameter via land portion and the large-diameter via land portion;
A second via hole penetrating the coating resin insulation layer in the thickness direction and exposing the small-diameter via land portion;
A second filled via conductor filled in the second via hole by electrolytic plating and stacked on the first small-diameter filled via conductor,
The small-diameter via land portion includes a small-diameter via convex portion that rises from the periphery and is exposed from the second via hole,
The large-diameter via land part includes any of a large-diameter via convex part having a raised height lower than the small-diameter via convex part, a flat part without unevenness, and a large-diameter via concave part recessed from the periphery,
The second filled via conductor is a wiring board in contact with the small-diameter via protrusion.
前記大径ビアランド部は、周囲より窪んだ大径ビア凹部を有する
配線基板。The wiring board according to claim 4,
The large-diameter via land portion has a large-diameter via recess recessed from the periphery.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247447A JP3942168B2 (en) | 2002-08-27 | 2002-08-27 | Wiring board manufacturing method, wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002247447A JP3942168B2 (en) | 2002-08-27 | 2002-08-27 | Wiring board manufacturing method, wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004087835A JP2004087835A (en) | 2004-03-18 |
JP3942168B2 true JP3942168B2 (en) | 2007-07-11 |
Family
ID=32055090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002247447A Expired - Lifetime JP3942168B2 (en) | 2002-08-27 | 2002-08-27 | Wiring board manufacturing method, wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3942168B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110036149A (en) * | 2009-10-01 | 2011-04-07 | 삼성전기주식회사 | Multilayer ceramic substrate and its manufacturing method |
JP5607573B2 (en) * | 2011-04-28 | 2014-10-15 | パナソニック株式会社 | MULTILAYER WIRING BOARD, COMPONENT BUILT-IN BOARD, AND METHOD FOR PRODUCING MULTILAYER WIRING BOARD |
JP6678196B2 (en) * | 2018-03-29 | 2020-04-08 | 長瀬産業株式会社 | Semiconductor device and wiring structure manufacturing method |
-
2002
- 2002-08-27 JP JP2002247447A patent/JP3942168B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004087835A (en) | 2004-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100836653B1 (en) | Circuit board and manufacturing method | |
US4372804A (en) | Method for making multilayer printed wiring board | |
TWI617225B (en) | Printed circuit board and method for manufacturing the same | |
JP5993378B2 (en) | Printed circuit board | |
JPH03270092A (en) | Forming method for multilayer circuit board | |
US20190326224A1 (en) | Wiring substrate | |
JP3942168B2 (en) | Wiring board manufacturing method, wiring board | |
JP2008311612A (en) | Multilayer printed circuit board, and method of manufacturing the same | |
US12114438B2 (en) | Manufacturing method for double-sided wiring circuit board and double-sided wiring circuit board | |
JP3799091B2 (en) | Method for manufacturing printed wiring board | |
WO2024057586A1 (en) | Method for producing printed wiring board | |
KR20050072678A (en) | Multilayer interconnection board and production method thereof | |
TWI298941B (en) | Method of fabricating substrate with embedded component therein | |
JPH09232760A (en) | Multilayered printed-wiring board and manufacture thereof | |
KR20130031592A (en) | Method for manuracturing printed circuit board with via and fine pitch circuit and printed circuit board by the same method | |
JP4051273B2 (en) | Wiring board and method of manufacturing wiring board | |
JPS5854520B2 (en) | Printed board manufacturing method | |
JP3892777B2 (en) | Wiring board manufacturing method, wiring board | |
CN107205311A (en) | Non-welding pad multilayer circuit board and manufacturing method thereof | |
CN114080100A (en) | Circuit board and method for forming holes thereof | |
JP2715920B2 (en) | Multilayer wiring board and method of manufacturing the same | |
JP2025008669A (en) | Wired circuit board and method for manufacturing the same | |
KR100704917B1 (en) | Printed Circuit Board and Manufacturing Method | |
TWI301734B (en) | Circuit board structure and fabricating method thereof | |
US8671562B2 (en) | Method for manufacturing a circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3942168 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |