JP3939718B2 - 集積回路の作製方法 - Google Patents
集積回路の作製方法 Download PDFInfo
- Publication number
- JP3939718B2 JP3939718B2 JP2004269099A JP2004269099A JP3939718B2 JP 3939718 B2 JP3939718 B2 JP 3939718B2 JP 2004269099 A JP2004269099 A JP 2004269099A JP 2004269099 A JP2004269099 A JP 2004269099A JP 3939718 B2 JP3939718 B2 JP 3939718B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- silicon
- amorphous
- crystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明者らの研究によれば、非晶質珪素膜の表面にニッケルやパラジウム、さらには鉛等の元素を微量に堆積させ、しかる後に加熱することで、450℃〜650℃例えば550℃程度の温度で、4時間程度の処理時間で結晶化を行なえることが判明している。また得られる結晶粒も、上記結晶化の温度および時間によって制御可能であり、このことは素子に必要とされる活性層を作成することができることを意味する。
(1)プラズマ処理によってニッケルを非晶質珪素膜上に導入した場合、熱処理を行なう以前に既に、ニッケルは非晶質珪素膜中のかなりの深さの部分まで侵入している。
(2)結晶の初期核発生は、ニッケルを導入した表面から発生している。
(3)蒸着法でニッケルを非晶質珪素膜上に成膜した場合であっても、プラズマ処理を行なった場合と同様に結晶化が起こる。
(1)触媒元素の量を制御して導入し、その量を最小限の量とする。
(2)生産性の高い方法とする。
(3)熱処理で得られる結晶性よりさらに高い結晶性を得る。
といった要求を満たすことを目的とする。
非晶質珪素膜に接して該非晶質珪素膜の結晶化を助長する触媒元素単体または前記触媒元素を含む化合物を保持させ、前記非晶質珪素膜に前記触媒元素単体または前記触媒元素を含む化合物が接した状態において、450℃〜650℃、例えば550℃程度の比較的低温で加熱処理を施し、前記非晶質珪素膜を一部または全部を結晶化させる。そして更に前記結晶化温度よりも高い温度、例えば基板が石英の場合であれば1000℃程度の温度でアニールを行うことによりさらに結晶化を助長する。こうして極めて結晶性の良好な結晶性珪素膜を得る。
(a)溶液中における触媒元素濃度は、予め厳密に制御し結晶性をより高めかつその元素の量をより少なくすることが可能である。
(b)溶液と非晶質珪素膜の表面とが接触していれば、触媒元素の非晶質珪素への導入量は、溶液中における触媒元素の濃度によって決まる。
(c)非晶質珪素膜の表面に吸着する触媒元素が主に結晶化に寄与することとなるので、必要最小限度の濃度で触媒元素を導入できる。
(d)高温プロセスを必要としないで、結晶性の良好な結晶性珪素膜を得ることができる。
また、本発明は、結晶化処理の後に更に高温のアニールを行うことにより、結晶粒の界面の特性を更に良好にし結晶化された珪素膜の結晶性をさらに高くすることができる。また、この工程を加えることにより、条件によっては非晶質部分を全てなくしてしまうことが可能であり、このことは不安定な非晶質部分による経時劣化を防ぐ上で効果がある。
また、酸化性雰囲気中でアニールを行うことにより、結晶性が改善されると共に表面に熱酸化によって生じる酸化珪素膜を作製することができる。この酸化珪素膜は非常に緻密であり、数百Å以上あれば十分にゲート絶縁膜として使用できるだけの信頼性を有していることが判明した。しかしながら、前記熱酸化膜は、結晶性珪素との界面における応力が大きく発生する為、その膜厚は可能な限り薄いことが望ましい。そのため、この様な応力による特性の劣化が問題となる場合には、酸化性雰囲気中で高温アニールを行い、結晶性を改善すると共に熱酸化膜を形成し、その後前記熱酸化膜をエッチングしてしまい、更に新たなゲート絶縁膜を形成する工程としても良い。
本実施例では、結晶化を助長する触媒元素を水溶液に含有させて、非晶質珪素膜上に塗布し、しかる後に加熱により結晶化させ、さらに高温のアニールにより結晶性を高める例である。
その後酸化膜を除去しTEMによる観察を行った結果、得られた結晶性珪素膜は、異方性を有する大径の結晶粒からなり、粒の長辺は長いものでは10μm以上あり、その大きさも比較的揃っていることが判明した。
本実施例は、実施例1に示す作製方法において、1200Åの酸化珪素膜を選択的に設け、この酸化珪素膜をマスクとして選択的にニッケルを導入する例である。
次に、上記加熱処理による結晶化工程の後、酸化珪素膜を剥し、酸素中で加熱温度を1000℃でアニールして珪素膜12の結晶性をさらに向上させる。この工程によって、横方向に結晶成長した領域25の結晶性を大きく高めることができる。
本実施例は、本発明の方法を利用して作製した結晶性珪素膜を用いて、TFTを得る例である。本実施例のTFTは、アクティブマトリックス型の液晶表示装置のドライバー回路や画素部分に用いることができる。なお、TFTの応用範囲としては、液晶表示装置のみではなく、一般に言われる薄膜集積回路に利用できることはいうまでもない。
その後800℃で酸素中で2時間のアニールを行い、全面を結晶化させると共に、珪素膜の結晶性を助長させる。この工程よって、結晶成分に存在している結晶核を核として結晶成長が行なわれる。
尚、本実施例においてはタンタルゲートを用いた実施例を示したが、これをN型あるいはP型のポリシリコンを用いたシリコンゲートとしても良いことは言うまでもない。また、アイランドのパターニングを施した後に高温アニールを行う構成としても良い。その場合には基板の縮みによるマスク合わせの困難が生じるため、基板としては石英を用いることが望ましい。
本実施例においては、実施例2に示すようにニッケルを選択的に導入し、その部分から横方向(基板に平行な方向)に結晶成長した領域を用いて電子デバイスを形成する例を示す。このような構成を採用した場合、デバイスの活性層領域におけるニッケル濃度をさらに低くすることができ、デバイスの電気的安定性や信頼性の上から極めて好ましい構成とすることができる。
(図4(B))
図5に本実施例の作製工程の断面図を示す。まず、石英基板501上にスパッタリング法によって厚さ2000Åの酸化珪素の下地膜502を形成する。次に、プラズマCVD法によって、厚さ500〜1500Å、例えば1000Åの真性(I型)の非晶質珪素膜を成膜する。そして、実施例1で示した方法により非晶質珪素膜の表面に結晶化を助長する触媒元素としてニッケルを導入する。そして窒素雰囲気(大気圧)、550℃、4時間アニールして結晶化させる。そして、珪素膜を10〜1000μm角の大きさにパターニングして、島状の珪素膜(TFTの活性層)503を形成する。(図5(A))
引き続いて、減圧CVD法によって、厚さ3000〜8000Å、例えば6000Åの多結晶珪素(0.01〜0.2%の燐を含む)を成膜する。そして、珪素膜をパターニングして、ゲイト電極505を形成する。さらに、この珪素膜をマスクとして自己整合的に、イオンドーピング法(プラズマドーピング法とも言う)によって、活性層領域(ソース/ドレイン、チャネルを構成する)にN導電型を付与する不純物(ここでは燐)を添加する。ドーピングガスとして、フォスフィン(PH3 )を用い、加速電圧を60〜90kV、例えば80kVとする。ドーズ量は1×1015〜8×1015cm-2、例えば、5×1015cm-2とする。この結果、N型の不純物領域506と507が形成される。
本実施例では、図6に示す如く1枚のガラス基板上にディスプレイから、CPU、メモリーまで搭載した集積回路を用いた電気光学システムについて示す。本実施例は、各集積回路を本発明を用いた結晶性珪素膜を用いたTFTで作製する例である。
12・・・・非晶質珪素膜
13・・・・酸化珪素膜
14・・・・ニッケルを含有した酢酸溶液膜
15・・・・ズピナー
21・・・・マスク用酸化珪素膜
20・・・・酸化珪素膜
11・・・・ガラス基板
104・・・活性層
105・・・酸化珪素膜
106・・・ゲイト電極
109・・・酸化物層
108・・・ソース/ドレイン領域
109・・・ドレイン/ソース領域
110・・・層間絶縁膜(酸化珪素膜)
112・・・電極
113・・・電極
Claims (23)
- 基板上に珪素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜表面に酸化膜を形成し、
前記酸化膜表面に非晶質珪素の結晶化を助長する元素を含有する溶液を塗布して、前記非晶質半導体膜に前記非晶質珪素の結晶化を助長する元素を添加し、
450℃〜650℃で第1の加熱処理を行って前記非晶質半導体膜を結晶化させ、結晶性半導体膜を形成し、
前記第1の加熱処理の温度よりも高い温度で前記結晶性半導体膜に第2の加熱処理を行い、
前記結晶性半導体膜に不純物をドーピングして、ソース領域及びドレイン領域を形成し、
前記結晶性半導体膜にドーピングされた不純物を活性化することを特徴とする集積回路の作製方法。 - 基板上に珪素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜表面に酸化膜を形成し、
前記酸化膜表面に非晶質珪素の結晶化を助長する元素を含有する溶液を塗布して、前記非晶質半導体膜に前記非晶質珪素の結晶化を助長する元素を添加し、
450℃〜650℃で第1の加熱処理を行って前記非晶質半導体膜を結晶化させ、結晶性半導体膜を形成し、
前記第1の加熱処理の温度よりも高い温度で前記結晶性半導体膜に第2の加熱処理を行い、
前記結晶性半導体膜をパターニングして島状の結晶性半導体膜を形成し、
前記島状の結晶性半導体膜に不純物をドーピングして、ソース領域及びドレイン領域を形成し、
前記島状の結晶性半導体膜にドーピングされた不純物を活性化することを特徴とする集積回路の作製方法。 - 基板上に珪素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜上に開口を有する絶縁膜を形成し、
前記開口において、前記非晶質半導体膜表面に酸化膜を形成し、
前記開口を有する絶縁膜を残した状態で、前記酸化膜表面に非晶質珪素の結晶化を助長する元素を含有する溶液を塗布して、前記非晶質半導体膜に前記非晶質珪素の結晶化を助長する元素を添加し、
450℃〜650℃で第1の加熱処理を行って前記非晶質半導体膜を結晶化させ、結晶性半導体膜を形成し、
前記第1の加熱処理の温度よりも高い温度で前記結晶性半導体膜に第2の加熱処理を行い、
前記結晶性半導体膜に不純物をドーピングして、ソース領域及びドレイン領域を形成し、
前記結晶性半導体膜にドーピングされた不純物を活性化することを特徴とする集積回路の作製方法。 - 基板上に珪素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜上に開口を有する絶縁膜を形成し、
前記開口において、前記非晶質半導体膜表面に酸化膜を形成し、
前記開口を有する絶縁膜を残した状態で、前記酸化膜表面に非晶質珪素の結晶化を助長する元素を含有する溶液を塗布して、前記非晶質半導体膜に前記非晶質珪素の結晶化を助長する元素を添加し、
450℃〜650℃で第1の加熱処理を行って前記非晶質半導体膜を結晶化させ、結晶性半導体膜を形成し、
前記第1の加熱処理の温度よりも高い温度で前記結晶性半導体膜に第2の加熱処理を行い、
前記結晶性半導体膜をパターニングして島状の結晶性半導体膜を形成し、
前記島状の結晶性半導体膜に不純物をドーピングして、ソース領域及びドレイン領域を形成し、
前記島状の結晶性半導体膜にドーピングされた不純物を活性化することを特徴とする集積回路の作製方法。 - 請求項1乃至4のいずれか一において、前記基板と前記珪素を含む非晶質半導体膜との間に前記基板からの不純物の拡散を防ぐ絶縁膜を形成することを特徴とする集積回路の作製方法。
- 基板上に窒化珪素膜を形成し、
前記窒化珪素膜上に酸化珪素膜を形成し、
前記酸化珪素膜上に珪素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜表面に酸化膜を形成し、
前記酸化膜表面に非晶質珪素の結晶化を助長する元素を含有する溶液を塗布して、前記非晶質半導体膜に前記非晶質珪素の結晶化を助長する元素を添加し、
450℃〜650℃で第1の加熱処理を行って前記非晶質半導体膜を結晶化させ、結晶性半導体膜を形成し、
前記第1の加熱処理の温度よりも高い温度で前記結晶性半導体膜に第2の加熱処理を行い、
前記結晶性半導体膜に不純物をドーピングして、ソース領域及びドレイン領域を形成し、
前記結晶性半導体膜にドーピングされた不純物を活性化することを特徴とする集積回路の作製方法。 - 基板上に窒化珪素膜を形成し、
前記窒化珪素膜上に酸化珪素膜を形成し、
前記酸化珪素膜上に珪素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜表面に酸化膜を形成し、
前記酸化膜表面に非晶質珪素の結晶化を助長する元素を含有する溶液を塗布して、前記非晶質半導体膜に前記非晶質珪素の結晶化を助長する元素を添加し、
450℃〜650℃で第1の加熱処理を行って前記非晶質半導体膜を結晶化させ、結晶性半導体膜を形成し、
前記第1の加熱処理の温度よりも高い温度で前記結晶性半導体膜に第2の加熱処理を行い、
前記結晶性半導体膜をパターニングして島状の結晶性半導体膜を形成し、
前記島状の結晶性半導体膜に不純物をドーピングして、ソース領域及びドレイン領域を形成し、
前記島状の結晶性半導体膜にドーピングされた不純物を活性化することを特徴とする集積回路の作製方法。 - 基板上に窒化珪素膜を形成し、
前記窒化珪素膜上に酸化珪素膜を形成し、
前記酸化珪素膜上に珪素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜上に開口を有する絶縁膜を形成し、
前記開口において、前記非晶質半導体膜表面に酸化膜を形成し、
前記開口を有する絶縁膜を残した状態で、前記酸化膜表面に非晶質珪素の結晶化を助長する元素を含有する溶液を塗布して、前記非晶質半導体膜に前記非晶質珪素の結晶化を助長する元素を添加し、
450℃〜650℃で第1の加熱処理を行って前記非晶質半導体膜を結晶化させ、結晶性半導体膜を形成し、
前記第1の加熱処理の温度よりも高い温度で前記結晶性半導体膜に第2の加熱処理を行い、
前記結晶性半導体膜に不純物をドーピングして、ソース領域及びドレイン領域を形成し、
前記結晶性半導体膜にドーピングされた不純物を活性化することを特徴とする集積回路の作製方法。 - 基板上に窒化珪素膜を形成し、
前記窒化珪素膜上に酸化珪素膜を形成し、
前記酸化珪素膜上に珪素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜上に開口を有する絶縁膜を形成し、
前記開口において、前記非晶質半導体膜表面に酸化膜を形成し、
前記開口を有する絶縁膜を残した状態で、前記酸化膜表面に非晶質珪素の結晶化を助長する元素を含有する溶液を塗布して、前記非晶質半導体膜に前記非晶質珪素の結晶化を助長する元素を添加し、
450℃〜650℃で第1の加熱処理を行って前記非晶質半導体膜を結晶化させ、結晶性半導体膜を形成し、
前記第1の加熱処理の温度よりも高い温度で前記結晶性半導体膜に第2の加熱処理を行い、
前記結晶性半導体膜をパターニングして島状の結晶性半導体膜を形成し、
前記島状の結晶性半導体膜に不純物をドーピングして、ソース領域及びドレイン領域を形成し、
前記島状の結晶性半導体膜にドーピングされた不純物を活性化することを特徴とする集積回路の作製方法。 - 請求項1乃至9のいずれか一において、酸素雰囲気中でUV光を照射することにより前記酸化膜を形成することを特徴とする集積回路の作製方法。
- 請求項1乃至9のいずれか一において、熱酸化法により前記酸化膜を形成することを特徴とする集積回路の作製方法。
- 請求項1乃至9のいずれか一において、過酸化水素による処理により前記酸化膜を形成することを特徴とする集積回路の作製方法。
- 請求項1乃至12のいずれか一において、前記酸化膜を10nm以下の厚さに形成することを特徴とする集積回路の作製方法。
- 請求項1乃至13のいずれか一において、前記第2の加熱処理は、RTAであることを特徴とする集積回路の作製方法。
- 請求項1乃至14のいずれか一において、酸化性雰囲気中で前記第2の加熱処理を行うことを特徴とする集積回路の作製方法。
- 請求項15において、前記第2の加熱処理により前記結晶性半導体膜に酸化膜を形成し、当該酸化膜をゲイト絶縁膜に用いることを特徴とする集積回路の作製方法。
- 請求項1乃至16のいずれか一において、前記非晶質珪素の結晶化を助長する元素として、Ni、Pd、Pt、Cu、Ag、Au、In、Snから選ばれた1種類または複数種類の元素を用いることを特徴とする集積回路の作製方法。
- 請求項1乃至17のいずれか一において、前記珪素を含む非晶質半導体膜を50〜150nmの厚さに形成することを特徴とする集積回路の作製方法。
- 請求項1乃至18のいずれか一において、窒素雰囲気中で600℃の加熱により前記活性化を行うことを特徴とする集積回路の作製方法。
- 請求項1乃至19のいずれか一において、前記集積回路として、アクティブマトリクス回路を作製することを特徴とする集積回路の作製方法。
- 請求項1乃至19のいずれか一において、前記集積回路として、アクティブマトリクス回路及びドライバー回路を同一基板上に作製することを特徴とする集積回路の作製方法。
- 請求項1乃至19のいずれか一において、前記集積回路として、CPU、不揮発性メモリー、RAMの少なくとも1つを作製することを特徴とする集積回路の作製方法。
- 請求項1乃至19のいずれか一において、前記集積回路として、アクティブマトリクス回路及びドライバー回路と共に、CPU、不揮発性メモリー、RAMの少なくとも1つを同一基板上に作製することを特徴とする集積回路の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004269099A JP3939718B2 (ja) | 2004-09-16 | 2004-09-16 | 集積回路の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004269099A JP3939718B2 (ja) | 2004-09-16 | 2004-09-16 | 集積回路の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001009652A Division JP3626102B2 (ja) | 2001-01-18 | 2001-01-18 | 集積回路の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005026709A JP2005026709A (ja) | 2005-01-27 |
JP3939718B2 true JP3939718B2 (ja) | 2007-07-04 |
Family
ID=34191802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004269099A Expired - Fee Related JP3939718B2 (ja) | 2004-09-16 | 2004-09-16 | 集積回路の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3939718B2 (ja) |
-
2004
- 2004-09-16 JP JP2004269099A patent/JP3939718B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005026709A (ja) | 2005-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3562590B2 (ja) | 半導体装置作製方法 | |
JP3431041B2 (ja) | 半導体装置の作製方法 | |
JP3221473B2 (ja) | 半導体装置の作製方法 | |
JP3431033B2 (ja) | 半導体作製方法 | |
JP2873669B2 (ja) | 半導体装置およびその作製方法 | |
JP2791635B2 (ja) | 半導体装置およびその作製方法 | |
JP4162727B2 (ja) | 半導体装置の作製方法 | |
JP3431034B2 (ja) | 半導体装置の作製方法 | |
JP3626102B2 (ja) | 集積回路の作製方法 | |
JP4684246B2 (ja) | 半導体装置の作製方法 | |
JP3939718B2 (ja) | 集積回路の作製方法 | |
JP3241667B2 (ja) | 半導体装置および電気光学装置の作製方法 | |
JP3545289B2 (ja) | 半導体装置作製方法 | |
JP3980298B2 (ja) | 半導体装置の作製方法 | |
JP3618604B2 (ja) | 半導体装置作製方法 | |
JP3529586B2 (ja) | 半導体装置の作製方法 | |
JP3573969B2 (ja) | 半導体装置作製方法 | |
JP3950307B2 (ja) | 半導体装置の作製方法 | |
JP3529726B2 (ja) | 半導体集積回路の作製方法 | |
JP3442693B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
JP3600092B2 (ja) | 半導体装置作製方法 | |
JP3442694B2 (ja) | 半導体装置の作製方法 | |
JP3672849B2 (ja) | 集積回路の作製方法 | |
JP3193358B2 (ja) | 半導体装置の作製方法 | |
JP3672850B2 (ja) | 集積回路の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |