JP3924014B2 - Control device for semiconductor manufacturing equipment - Google Patents
Control device for semiconductor manufacturing equipment Download PDFInfo
- Publication number
- JP3924014B2 JP3924014B2 JP23824895A JP23824895A JP3924014B2 JP 3924014 B2 JP3924014 B2 JP 3924014B2 JP 23824895 A JP23824895 A JP 23824895A JP 23824895 A JP23824895 A JP 23824895A JP 3924014 B2 JP3924014 B2 JP 3924014B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- control
- sample
- slave device
- vacuum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control By Computers (AREA)
Description
【0001】
【産業上の利用分野】
本発明は、プロセス制御装置に係り、特にSi等の半導体素子基板である試料に対して、真空処理装置によりエッチング、CVD(化学的気相成長)、スパッタリング、アッシング、リンサ(水洗)等の枚葉処理をするのに好適な半導体製造装置とそれを用いて半導体デバィスを製造する半導体製造ラインの制御装置及び制御方法に関するものである。
【0002】
【従来の技術】
試料をプラズマエッチング処理する真空処理装置の例としては、例えば特公昭61−8153号公報,特開昭63−133532号公報,特公平6−30369号公報、特開平6−314729号公報、特開平6−314730号公報、米国特許第5,314,509号明細書に記載されたようなものがある。
【0003】
これらの真空処理装置では、カセットブロックのカセットから取り出された試料が、大気ロボットにより真空処理ブロックのロードロック室まで搬送される。ロードロック室から真空ロボットによりさらに処理室に搬送され、電極構造体上にセットされた試料は、プラズマエッチング等の処理がなされる。その後、必要に応じて後処理室に搬送、処理される。処理済みの試料は、真空ロボット及び大気ロボットによりカセットブロックのカセットに搬送される。
【0004】
また、エッチング装置では、一連のエッチング処理に応じて、エッチング装置の電源ユニット、ガス流量制御器、電源ユニット等の機器が中央の主装置によって制御される。このような、プラズマエッチングの工程をコンピュータ制御するエッチング装置の例として、例えば特公平1−283933公報に記載されたものがある。この装置は、予めプロセス条件を記憶する手段と、プロセス条件とプロセス処理状態を検知するセンサーの出力との演算結果を時系列に被処理基板毎に記憶する手段と、この被処理基板に対応した結果を図表化し、その複数の結果を同一画面に表示する手段とを備えている。具体的には、制御部と表示部を備えた操作部があり、この操作部は、収納部、搬送部、アライメント部及び処理部とそれぞれ独立して接続され、これらの機器の一連の操作や動作を単独にまたはセンサーの情報を取り込んで制御可能に構成されている。
【0005】
また、計算機を含むシステムにおいて、主制御装置と複数の従装置とを一本の伝送ラインあるいは共通バスで接続したものとして、特開昭63−171068号公報、特開平5−224737号公報、特開平3−132847号公報、特開平5−53639号公報、特開平6−243069号公報等に記載されたような方式がある。
【0006】
【発明が解決しようとする課題】
従来のエッチング装置では、エッチング装置の電源ユニット、ガス流量制御器、電源ユニット等の各機器がそれぞれ独立して、中央の主装置に接続されている。すなわち、各機器がそれぞれ中央の主装置にある分配ボードを介してディジタル入力ボード、アナログ入力ボード等に接続されている。そして、エッチング装置の各機器のハード構成とその制御方式が確定してから、主装置によるエッチング制御のソフトウエアが開発されていた。このような方式では、ハード構成が確定しないと制御用ソフトウエアの開発ができないため、エッチング装置全体の開発に長い期間を必要としていた。また、各機器に対応した数のデジタル入出力装置やアナログ入出力装置を主装置に設けなければならず、各機器も分配ボードが必要なため、装置全体が大型化するとともに、主装置や各機器あるいは分配ボード間の配線が複雑化するという欠点が有った。
【0007】
さらにまた、ハード構成と制御用ソフトウエアとが密接な関係を有するために、エッチング装置の機能の追加、拡張を行うにはハード構成と制御用ソフトウエアの双方を変更する必要が有り、その変更作業が困難であった。
【0008】
本発明の目的は、ハード構成と制御用ソフトウエアの開発を平行して行うことのできる半導体製造装置を提供することにある。
【0009】
本発明の他の目的は、機能の追加、拡張が容易な半導体製造装置の制御装置や制御方法を提供することにある。
【0010】
本発明の他の目的は、制御装置を小型化し、各機器との間の配線も少なくして、試料の大口径化や高集積度化に伴う、装置全体の大型化を抑えた半導体製造装置の制御装置や制御方法を提供することにある。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体製造装置の制御装置は、試料を処理する真空処理装置と、CPU、メモリを備えるとともに、入力手段が接続された主装置と、前記真空処理装置で前記試料を処理するための制御対象機器である複数のプロセスユニットおよび該プロセスユニットのそれぞれに設けられ該プロセスユニットをそれぞれ制御する複数の従装置とを備え、前記CPUは、前記メモリに保持された従装置に対する制御情報および前記メモリに保持された前記従装置に設けたセンサからの入力情報である状態情報に基づいて前記各プロセスユニットを制御する半導体製造装置において、前記主装置と従装置を接続するI/Oチャンネルバス、前記主装置に設けられ前記入力手段または上位制御装置を介して与えられる制御情報および前記従装置に設けたセンサからの入力情報を格納する前記メモリと、前記主装置に設けられ、前記メモリのデータを周期的に従装置のI/Oユニットに出力し、その応答としての前記I/Oユニットからの状態情報を受け取り前記メモリに書き込むI/Oコントローラとを備え、前記各プロセスユニットは従装置のI/Oユニットに格納された制御情報にしたがって制御されるとともに、前記CPUの前記メモリへのリード/ライトはI/Oコントローラによる前記メモリへのリード/ライトと非同期に行うことを特徴とする。
【0014】
なお、前記制御情報及び従装置の状態情報を記録保持するメモリとしては、例えば、双方向性RAM(Dual Port RAM)を用いるのが良い。
【0015】
【作用】
本発明によれば、主装置と、複数の従装置とは、共通の情報伝達手段すなわちI/Oチャンネルバスで接続され、前記従装置の制御情報は主装置のメモリに書き込むことにより与えられる。したがって、エッチング装置全体のハード構成とは独立に、従装置の制御情報を与えることができる。また、従装置の状態情報もメモリに書き込んで利用ができる。そのため、制御用ソフトウエアの開発を平行して行うことができる。
【0016】
また、本発明によれば、主装置、従装置のいずれか一方だけ、単独にグレードアップすることができる。また、メモリを書き替えて、従装置の形態、実装位置の変更を行うことができる。また、メモリの制御情報を書き替えることにより機能の追加、拡張が容易途なる。
【0017】
さらに、本発明によれば、分配ボード等が不要となり、制御装置を従来の1/5程度に小型化できる。また、配線数も少なくて良いので、試料の大口径化や高集積度化に伴う、装置全体の大型化を抑えたエッチング装置や半導体製造ラインを提供することができる。
【0018】
【実施例】
以下、本発明の一実施例になる半導体処理装置の処理装置の構成を図により説明する。図1は、本発明の一実施例になるエッチング処理装置の制御装置のブロック図である。100は主装置で、通信媒体150を介して操作ユニット200、エッチング処理装置本体300、排気ユニット500、ガス流量制御器ユニット600、電源ユニット700に接続されている。250は操作・表示手段である。また、320,520,620,720はそれぞれのユニットを制御する従装置である。
【0019】
図2は、本発明のエッチング処理装置を組み込んだ半導体製造ラインのベイエリア部分の一例を示す図である。エッチング処理装置300は、所定の間隙を隔てて多数配置されており、パーティション21によりクリーンルーム22とメンテルーム25が仕切られている。クリーンルーム22に配置されたカセットブロック10の前面に沿って、試料3を供給搬送するための自動搬送装置(以下AGV)が設けられる。カセットブロック10のフロント側には、ベイ通路24との間で試料を収納したカセット12の授受を行うカセット台23が設けられている。一方、メンテルーム25には、エッチング処理装置300の真空処理ブロック30が配置されている。真空処理ブロック30は、各種の真空処理を行う装置や搬送装置を内蔵している。べイエリアの入り口部には、検査装置やベイストッカーが設けられ、外部からベイストッカーに供給された試料3は、ラインAGVにより処理工程に応じて所定のベイエリアのベイ内AGVに順次渡される。さらに、ベイ内AGVからエッチング処理装置のカセットブロック10に渡される。エッチング処理装置内では、試料3が大気ロボット9、真空ロボット39によりカセットブロック10と真空処理ブロック2の間を搬送される。
【0020】
図3に示すように、真空処理ブロック30には、ロード側ロードロック室34、アンロード側ロードロック室35、真空処理室36、後真空処理室37、真空ポンプ38及び真空ロボット39が設けられている。また、カセットブロック10と真空処理ブロック30の間には、真空処理ブロック30のロード側ロードロック室34へのウエハ搬入口、アンロード側ロードロック室35からのウエハ搬出口が設けられている。また、カセットブロック10には、試料搬送用の大気ロボット9及び試料保持用のカセット12がある。試料用のカセット12は、製品試料用カセット12A、12B、12C及び試料のオリエンテーション合せ12Dが設けられている。試料用カセット12には、全て製品用の試料あるいは製品とダミー用の試料が収納される。カセットの最上段や最下段に、異物チェック用やクリーニング用の試料が収納される。
【0021】
大気ロボット9は、カセットブロック10内にカセット台と平行に設置されたレールの上を走行可能に設けられており、カセット12と真空処理ブロック30のロード側ロードロック室34及びアンロード側ロードロック室35の間で、試料3を搬送する。真空ロボット37は、ロード側ロードロック室34から真空処理室36まで試料3を搬送すると共に、真空処理室36、アンロード側ロードロック室35、後真空処理室37間で試料3を搬送する。真空処理室36は、試料3を1個ずつ、プラズマエッチング処理する室であって、真空処理ブロック30の左上部に設けられている。真空ロボット39のアームの軌跡は、例えば、ロード側ロードロック室34、真空処理室36及び後真空処理室37に試料3があって、アンロードロック室35にはウエハがない状態を考えると次のようになる。すなわち、真空ロボット39のアームはまず、後真空処理室37の一枚の試料3をアンロードロック室35に移し、真空処理室36試料3を後真空処理室37に移動させる。次に、ロード側ロードロック室34の試料3を真空処理室36に搬送する。更に、真空処理室36の試料3を後真空処理室37に搬送する。真空ロボット39のアームは、以下同様の軌跡を繰り返す。
【0022】
図4は、図1に示した制御装置のシステム構成例を示す図である。主装置100は、CPU110,VMEバス112,メモリ(双方向性RAM)120,ローカルバス122,I/Oコントローラマイコン130及び通信制御部140を備えている。従装置320を構成するI/Oユニットは、通信制御部322,バス324及びDI/O326を備えている。バス324は、アドレスバス、データバス、制御SIGを含んでいる。DI/O326は、機器を起動停止させるDo部と、機器からの状態信号を入力するDi部とを備えている。DI/O326には、制御対象機器としての、電源、排気ポンプ、ガス流量制御器、エアオペレーションバルブ、センサなどが接続されている。他の従装置520,620,720も同様な構成のI/Oユニットを備えている。
【0023】
CPU110は、装置制御の手順にしたがって、制御対象の各機器(200〜700)への出力、各機器からのセンサ入力の各処理を、メモリ(双方向性RAM)120へのライト、リード動作で実行する。I/Oコントローラマイコン130は、メモリ120のデータを周期的にI/Oユニット(320,520,620,720)毎に出力し、その応答として各機器のI/Oユニットからの機器情報(Di/O)を受取り、該当するメモリのアドレスにライトする。CPU110の共有メモリへのリード、ライトと、I/Oコントローラ130による共有メモリへのリード、ライトは、非同期に実行される。
【0024】
図5は、図4のCPU110(メインマイコン)とI/Oコントローラマイコン130の機能分担を示すものであり、CPU110はプログラムA、プログラムB、…プログラムN及びメモリのデータA…により、制御対象の各機器へのデータ出力や機器情報の読み込みを制御する。一方、I/Oコントローラマイコン130は、プログラムa、プログラムb、…プログラムn及びメモリのデータa…により、制御対象の各機器の制御や機器情報の書き込み等を制御する。
【0025】
図6〜図8は、CPU110のメモリ120へのリード、ライトと、従装置のI/Oコントローラ130によるメモリ120へのリード、ライトの動作を説明する図である。
【0026】
まず、図6に示したものは運転を進めていく上で機器を起動するシーケンスにおいて機器動作プログラムAを起動することにより、制御対象の各機器へ出力データが送られる手順、すなわち、CPU110からメモリ120へのライト処理の手順を示すものである。CPU110は、装置制御手順にしたがって、制御対象の各機器への起動出力を行うために、機器動作プログラムAを起動し、当該機器への出力のために割り当てられたメモリ120のアドレスに、出力データを書き込む。出力データの書き込みが終了すると、出力データ書き込み済フラグをセットし、次の処理に進む。
【0027】
図7に示したものはCPU110が運転を進めていく上で、機器の信号を入力するシーケンスにおいてプログラムBを起動することより、従装置からのセンサー信号をりードする処理手順すなわち、CPU110がメモリ120からのリード処理の手順である。CPU110では装置制御手順にしたがって、制御対象の各機器の動作状態を示すセンサー入力等の入力信号の読み込みを行うために、機器動作プログラムBを起動し、当該機器からの入力に対して割り当てられたメモリ120のアドレスのデータを読み込む。入力データの読み込みが終了すると、入力データ読み込み済フラグをセットし、次の処理に進む。
【0028】
図8に示したものはI/Oコントローラ130がデータをメモリ120に書き込むプログラムaの処理手順である。I/Oコントローラ130は、主装置に接続されている各従装置320,520,620,720の状態情報をセンサー入力等の形で取り込み、メモリ120に周期的に、あるいは連続して書き込む。
【0029】
図9は、本発明の一実施例になるエッチング処理装置の運転フローを示す図である。オートエッチングモードが選択されたら、カセット12を設置し、次に、エッチング処理条件を設定する。さらに、エッチング処理装置300を起動し、カセット12内の全ての試料が処理されるまでオートエッチング処理を繰り返す。カセット内の全ての試料が処理されたら、カセットを回収して処理を終了する。この運転フローは、機器動作プログラムA、B…及びプログラムa、b…の実行により達成される。
【0030】
図9のオートエッチング処理の詳細を図10及び図11で説明する。まず、図10は真空処理ブロック30のバッファ室部分の構成図であり、34はロードロック室、35はアンロードロック室、38はバッファ室である。810は窒素ガスボンベ、811乃至818はバルブであり、排気系を開閉してロードロック室、アンロードロック室もしくはバッファ室の排気の開始あるいは停止を行う。820は粗引き排気ポンプであり、バッファ室をあらかた真空度を高めるために排気するポンプである。821乃至824は真空圧状態を検出する真空圧検出センサ、826乃至828は大気圧状態を検出する大気圧検出センサである。830は高真空排気ポンプであり、粗引き排気ポンプ820で排気した後、さらに高真空まで排気するポンプである。
【0031】
図11のオートエッチング処理において、まず、カセット12から試料3を搬出し、ロードロック室34をリークする。次に、試料をロードロック室へ搬入する。そして、ロードロック室を排気する。さらに、試料をロードロック室から試料3を真空処理室(エッチング室)36へ搬送し、エッチング処理を行う。終点を検出したらエッチング処理を終了し、試料3をエッチング室から後真空処理室(アッシング室)37へ搬送する。ここで、アッシング処理を行い、処理が終了したら試料をアッシング室からアンロードロック室35ヘ搬出し、アンロードリークを行う。さらに、試料をアンロードロック室から搬出し、カセット12へ搬入する。以下、同様の処理を全ての試料の搬送が完了するまで繰り返す。
【0032】
図12は、図11のロードロック室の排気フローの詳細を示す図である。ロードロック室が真空でない場合、粗引き排気ポンプを起動し、$0001の20ビットを”1”とする。そして、真空圧検出センサ1の圧力値がP1以下になるまで排気する。これは、$0010の20ビットが”1”か否かでチェックする。真空圧検出センサ1の圧力値がP1以下になったら、排気バルブV4を解放し、$0001の21ビットを”1”とする。さらに、真空圧検出センサ3の圧力値がP2以下になるまで排気する。RS3の圧力値がP2以下になったか否かは、$0010の21ビッが”1”か否かでチェックする。真空圧検出センサ3の圧力値がP2以下になったら排気を終了する。
【0033】
図13は、ロードロック室の排気Di/O(機器情報)のビット割り付け図である。DOアドレス$0001では、20ビットにおいて、粗引き排気ポンプの起動状況を表し、起動の時”1”とする。また、21ビットにおいて、ロードロック室の排気バルブV4の開閉状態を表わし、開の時”1”とする。さらに、22ビットにおいて、アンロードロック室の排気バルブV5の開閉状態を表わし、開の時”1”とする。
【0034】
DIアドレス$0010では、20ビットにおいて、排気側圧力の真空状態を表し、真空圧検出センサ1<P1の時”1”とする。また、21ビットにおいて、ロードロック室真空の状態を表わし、真空圧検出センサ3<P3の時”1”とする。さらに、22ビットにおいて、アンロードロック室の真空状態を表わし、真空圧検出センサ4<P4の時”1”とする。
【0035】
図14ないし図20は、通信制御部を介して接続された主装置100と従装置間の粗引き排気ポンプ起動におけるデータの処理図を表すものである。主装置のメモリのアドレス$0001は、従装置1のロード/アンロード室排気関連出力アドレス、アドレス$0010は、従装置1のロード/アンロード室排気関連入力アドレスを示す。
【0036】
まず、主装置100のCPU110は、従装置1の粗引き排気ポンプを起動するために、装置制御手順にしたがって、図14に示すように、主装置100の共有メモリのアドレス$0001の20ビットを”1”とライトする。
【0037】
次に、主装置100の通信制御部140は、図15に示すように、アドレス$0001のデータとして”01”を、従装置1へ送信する。図16に示すように、従装置1の通信制御部322は、出力アドレス$0001のデータとして”01”を受け取る。
【0038】
出力アドレス$0001のデータを受け取った従装置1では、図17に示すように、フォトカプラがオンし、フォトカプラに接続されたリレーRY1がオンする。その結果、リレーRY1の接点が閉じ、粗引き排気ポンプDP1が起動する。
【0039】
粗引き排気ポンプが起動すると、排気ラインが真空となり、図18に示すように、真空圧検出センサの接点PRS3がオンする。その結果、入力アドレス$0010の20ビットが”1”となる。
【0040】
次に、図19に示すように、従装置1から真空情報として、入力アドレス$0010のデータ”01”が従装置1の通信制御部322から主装置100に送られてくる。
【0041】
このデータ”01”は、図20に示すように、主装置100の双方向性メモリのアドレス$0010にライトされる。
【0042】
本発明によれば、主装置100と、複数の従装置320、520…とは、共通のI/Oチャンネルバスで接続され、前記従装置の制御情報を主装置の双方向性メモリ120に書き込んで、従装置に与えられる。また、従装置の状態情報も双方向性メモリに書き込むことにより主装置が利用できる。
【0043】
双方向性メモリの採用により、エッチング装置全体のハード構成とは独立に、従装置の制御情報を与えることができる。また、従装置の状態情報も双方向性メモリに書き込んで利用することができる。そのため、主装置は、従装置に設けられた分散制御ユニットとは独立にグレードアップすることができる。また、複数の従装置に設けられた分散制御ユニットの少なくとも1つを主装置とは独立にグレードアップすることができる。そのため、主装置や従装置のハード構成の開発と制御用ソフトウエアの開発をそれぞれ平行して行うことができる。
【0044】
また、本発明によれば、メモリの制御情報を書き替えることにより制御機能の追加、拡張が容易となる。また、メモリを書き替えて、従装置の形態、実装位置の変更を行うことができる。また、メモリの書き替えで、従装置の拡張も自由に行える。
【0045】
また、本発明によれば、機能を拡張するために入出力制御を増やす場合、主装置または従装置のいずれかを拡張するだけで、他の主装置または従装置を変更すること無く、拡張ができる。例えば、制御手順に、従装置からの入出力信号の相互インターロックを追加する場合は、もともと入出力信号は主装置に保持されている情報(データ)であるため、主装置の制御手段を変更し、従装置は変更すること無く拡張(グレードアップ)することができる。
【0046】
あるいはまた、従装置の少なくとも一つを主装置とは独立にグレードアップすることもできる。一例として、従装置に含まれている入出力回路の機能向上、例えばアナログデータのアナログ/デジタル変換時間の高速化というような電子回路の変更によるデータ変換時間の高速化、を従装置の単独のグレート゛アップとして行うことができる。
【0047】
さらに、主装置と従装置を独立にグレードアップすることもできる。一例として、主装置に含まれるメインマイコンのCPUをより高性能のものに変更する、例えば動作周波数の高いCPUに変更してプログラムの処理スピードを向上させる場合には、主装置のメインマイコン部分を変更するだけで、従装置に何の変更を加えること無く、システム全体のグレードアップを図ることができる。
【0048】
さらに、本発明によれば、主装置と複数の従装置とが共通のI/Oチャンネルバスで接続されているので、分配ボード等が不要となり、制御装置を従来の1/5程度に小型化できる。また、配線数も少なくて良いので、試料の大口径化や高集積度化に伴う、装置全体の大型化を抑えたエッチング装置や半導体製造ラインを提供することができる。
【0049】
なお、実際のエッチング装置における主装置と複数の従装置の処理は、上記した内容だけでなくより複雑な内容を含んでいる。これら細部の処理に関しても、主装置と複数の従装置の間にメモリを介在させる本発明の構成によれば、上記の様な効果が得られることは言うまでもない。
【0050】
例えば、試料3の真空処理室36内での動作に着目すると、処理前試料を受け取ったロード・ロック室4内は、大気から遮断され、そして、真空排気される。その後、真空処理部との遮断が解除され、処理前試料を搬送可能に連通させられる。該試料は、真空ロボット39によりロード・ロック室4から真空処理部2の真空処理領域に搬送され、そして、該真空処理領域で所定の真空処理が施される。真空処理が、終了した試料(処理済み試料)は、真空ロボット39により真空処理領域からアンロード・ロック室5に搬送され、該室内に搬入される。処理済み試料の搬入後、アンロード・ロック室5内は、真空処理部2と遮断され、そして、内圧を大気圧に調整される。内圧が、大気圧となったアンロード・ロック室5内は大気開放される。該状態で、アンロード・ロック室5内には、大気搬送ロボット9のすくい部が挿入され、そして、すくい部に処理済み試料が渡される。処理済み試料を受け取ったすくい部は、アンロード・ロック5室外ヘ搬出される。その後、アンロード・ロック室5内は、次の処理済み試料の搬入に備え大気から遮断されて真空排気される。
【0051】
以上は、オートエッチング処理の一部であり、同様の動作が大気側での搬送についても行われる。
【0052】
このような操作が、カセット12A内の残りの処理前試料、及び、カセット12B,12C内の処理前試料に対しても同様にして実施される。つまり、各カセットから1枚毎、順次、取り出される処理前試料は、例えば、ナンバリングされる。例えば、上位コンピュータにて、どのカセットの何段目から取り出された処理前試料は何番目の試料であるかが記憶される。該記憶情報にて、カセットから取り出され、真空処理され、そして、真空処理完了後にカセットに戻される試料の動きは管理・制御される。
【0053】
上記のように、試料が移動するたびに、それぞれのステーションに何番の試料が有るのか、上位コンピュータのデータが逐次更新処理される。該更新処理は、試料1枚毎につき実施される。これによりそれぞれの試料が、つまり、何番の試料がどのステーションに有るのかが管理される。
【0054】
なお、本発明は、以上述べたエッチング装置に限られるものではなく、同様な構成要素を備えたCVD装置やスパッタ装置その他の半導体製造装置にも適用できる。さらに、同様な主装置と複数の従装置の組み合わせになる同様なプロセス制御装置にも広く応用が可能である。例えば、血液分析装置や、遠心分離器等の化学反応機器の制御に応用できる。
【0055】
【発明の効果】
本発明によれば、主装置や従装置のハード構成の開発と制御用ソフトウエアの開発を平行して行うことのできる半導体製造を提供することができる。
【0056】
また、主装置、従装置のいずれか一方だけについて、機能の追加、拡張が容易な半導体装置を提供することができる。
【0057】
さらに、制御装置を小型化し、各機器との間の配線も少なくして、試料の大口径化や高集積度化に伴う、装置全体の大型化を抑えた半導体製造装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例になるエッチング処理装置の制御装置のブロック図である。
【図2】図1のエッチング処理装置の制御装置を組み込んだ半導体製造ラインのベイエリアの斜視図を示す。
【図3】図1のエッチング処理装置の平面図である。
【図4】図1に示した制御装置のシステム構成例を示す図である。
【図5】CPUとI/Oコントロールマイコンの機能分担を示す図である。
【図6】CPUから共有メモリへのライト処理の手順を示す図である。
【図7】CPUが従装置からのセンサー出力をりードする処理手順を示す図である。
【図8】I/Oコントローラのデータを共有メモリに書き込むプログラムの処理手順を示す図である。
【図9】本発明の一実施例になるエッチング処理装置の運転フローを示す図である。
【図10】エッチング処理装置のバッファ室部分の機能構成図である。
【図11】図9のオートエッチング処理の詳細を示す図である。
【図12】図11のロードロック室排気フローの詳細図である。
【図13】ロードロック室排気Di/Oのビット割り付け図である。
【図14】本発明の一実施例になる主装置と従装置間の粗引き排気ポンプ起動におけるデータの処理の流れを示す図である。
【図15】本発明の一実施例になる主装置と従装置間の粗引き排気ポンプ起動におけるデータの処理の流れを示す図である。
【図16】本発明の一実施例になる主装置と従装置間の粗引き排気ポンプ起動におけるデータの処理の流れを示す図である。
【図17】本発明の一実施例になる主装置と従装置間の粗引き排気ポンプ起動におけるデータの処理の流れを示す図である。
【図18】本発明の一実施例になる主装置と従装置間の粗引き排気ポンプ起動におけるデータの処理の流れを示す図である。
【図19】本発明の一実施例になる主装置と従装置間の粗引き排気ポンプ起動におけるデータの処理の流れを示す図である。
【図20】本発明の一実施例になる主装置と従装置間の粗引き排気ポンプ起動におけるデータの処理の流れを示す図である。
【符号の説明】
100…主装置、110…CPU,112…VMEバス,120…共有メモリ,122…ローカルバス,130…I/Oコントローラ、140…通信制御部、150…通信媒体、200…操作ユニット、250…操作・表示手段、300…エッチング処理装置本体、320…従装置、322…通信制御部,324…バス,326…DI/O、500…排気ユニット、520…従装置、600…ガス流量制御器ユニット、620…従装置、700…電源ユニット、720…従装置[0001]
[Industrial application fields]
The present invention relates to a process control apparatus, and in particular, for a sample which is a semiconductor element substrate such as Si, etching, CVD (chemical vapor deposition), sputtering, ashing, rinser (water washing), etc., using a vacuum processing apparatus. The present invention relates to a semiconductor manufacturing apparatus suitable for leaf processing and a control apparatus and control method for a semiconductor manufacturing line for manufacturing a semiconductor device using the same.
[0002]
[Prior art]
Examples of a vacuum processing apparatus for plasma etching a sample include, for example, Japanese Patent Publication No. 61-8153, Japanese Patent Publication No. 63-133532, Japanese Patent Publication No. 6-30369, Japanese Patent Publication No. 6-314729, Japanese Patent Application Laid-Open No. No. 6-314730 and US Pat. No. 5,314,509.
[0003]
In these vacuum processing apparatuses, the sample taken out from the cassette of the cassette block is transported to the load lock chamber of the vacuum processing block by the atmospheric robot. The sample transferred from the load lock chamber to the processing chamber by the vacuum robot and set on the electrode structure is subjected to processing such as plasma etching. Then, it is conveyed and processed into a post-processing chamber as needed. The processed sample is transported to the cassette block cassette by a vacuum robot and an atmospheric robot.
[0004]
In the etching apparatus, equipment such as a power supply unit, a gas flow rate controller, and a power supply unit of the etching apparatus is controlled by a central main apparatus according to a series of etching processes. An example of such an etching apparatus for computer-controlling the plasma etching process is disclosed in Japanese Patent Publication No. 1-283933. The apparatus corresponds to the substrate to be processed, means for storing the process condition in advance, the means for storing the calculation result of the process condition and the output of the sensor that detects the process processing state in time series for each substrate to be processed. Means for displaying the results in a graph and displaying the results on the same screen. Specifically, there is an operation unit including a control unit and a display unit, and this operation unit is independently connected to the storage unit, the transport unit, the alignment unit, and the processing unit, and a series of operations of these devices can be performed. The operation can be controlled independently or by taking in sensor information.
[0005]
Further, in a system including a computer, it is assumed that a master control device and a plurality of slave devices are connected by a single transmission line or a common bus, as disclosed in Japanese Patent Laid-Open Nos. 63-171068 and 5-224737. There are methods described in Japanese Laid-Open Patent Publication No. 3-132847, Japanese Laid-Open Patent Publication No. 5-53639, Japanese Laid-Open Patent Publication No. 6-243069, and the like.
[0006]
[Problems to be solved by the invention]
In a conventional etching apparatus, each device such as a power supply unit, a gas flow rate controller, and a power supply unit of the etching apparatus is independently connected to a central main apparatus. That is, each device is connected to a digital input board, an analog input board, etc. via a distribution board in the central main unit. Then, after the hardware configuration of each device of the etching apparatus and its control method were determined, software for etching control by the main apparatus was developed. In such a system, since it is impossible to develop control software unless the hardware configuration is determined, it takes a long time to develop the entire etching apparatus. In addition, the number of digital input / output devices and analog input / output devices corresponding to each device must be provided in the main device, and each device requires a distribution board. There was a drawback that the wiring between the devices or distribution boards was complicated.
[0007]
Furthermore, since the hardware configuration and the control software have a close relationship, it is necessary to change both the hardware configuration and the control software in order to add or expand the functions of the etching apparatus. The work was difficult.
[0008]
An object of the present invention is to provide a semiconductor manufacturing apparatus capable of developing a hardware configuration and control software in parallel.
[0009]
Another object of the present invention is to provide a control device and a control method for a semiconductor manufacturing apparatus in which functions can be easily added and expanded.
[0010]
Another object of the present invention is to reduce the size of the control apparatus, reduce the wiring between each device, and suppress the increase in the size of the entire apparatus due to the large diameter and high integration of the sample. It is providing the control apparatus and control method of this.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, a control device for a semiconductor manufacturing apparatus according to the present invention comprises a vacuum processing apparatus for processing a sample, a CPU, and a memory. With input means connected For processing the sample in a main apparatus and the vacuum processing apparatus; Controlled device Multiple process units And each of the process units is controlled by the process unit. A plurality of slave devices, wherein the CPU corresponds to the slave devices held in the memory. Control information And an I / O channel for connecting the master device to the slave device in a semiconductor manufacturing apparatus that controls each process unit based on status information that is input from a sensor provided in the slave device held in the memory Stores control information provided to the bus, the input device or the host controller provided in the master device, and input information from the sensor provided in the slave device Said Memory, Provided in the main unit, Each process unit comprising: an I / O controller that periodically outputs data in the memory to the I / O unit of the slave device, receives status information from the I / O unit as a response, and writes the status information in the memory According to the control information stored in the I / O unit of the slave device As well as being controlled The read / write to the memory of the CPU is performed asynchronously with the read / write to the memory by the I / O controller.
[0014]
For example, a bidirectional RAM (Dual Port RAM) may be used as the memory for recording and holding the control information and the slave device status information.
[0015]
[Action]
According to the present invention, the master device and the plurality of slave devices are connected by a common information transmission means, that is, an I / O channel bus, and the control information of the slave device is given by writing to the memory of the master device. Therefore, the control information of the slave device can be given independently of the hardware configuration of the entire etching apparatus. Also, the status information of the slave device can be written in the memory and used. Therefore, development of control software can be performed in parallel.
[0016]
Further, according to the present invention, only one of the main device and the slave device can be upgraded independently. In addition, the configuration of the slave device and the mounting position can be changed by rewriting the memory. In addition, rewriting the control information of the memory makes it easy to add or expand functions.
[0017]
Furthermore, according to the present invention, a distribution board or the like is unnecessary, and the control device can be reduced to about 1/5 of the conventional one. In addition, since the number of wirings may be small, it is possible to provide an etching apparatus and a semiconductor manufacturing line in which the overall size of the apparatus is suppressed as the sample diameter increases and the degree of integration increases.
[0018]
【Example】
Hereinafter, a configuration of a processing apparatus of a semiconductor processing apparatus according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a control device of an etching processing apparatus according to an embodiment of the present invention. A
[0019]
FIG. 2 is a diagram showing an example of a bay area portion of a semiconductor production line incorporating the etching processing apparatus of the present invention. A large number of
[0020]
As shown in FIG. 3, the
[0021]
The
[0022]
FIG. 4 is a diagram illustrating a system configuration example of the control device illustrated in FIG. 1. The
[0023]
The
[0024]
FIG. 5 shows the functional sharing between the CPU 110 (main microcomputer) and the I /
[0025]
6 to 8 are diagrams for explaining operations of reading and writing to the
[0026]
First, what is shown in FIG. 6 is a procedure in which output data is sent to each device to be controlled by starting the device operation program A in a sequence for starting the device while proceeding with the operation, that is, from the
[0027]
7 shows a processing procedure for loading the sensor signal from the slave device by starting the program B in the sequence of inputting the device signal when the
[0028]
FIG. 8 shows a processing procedure of the program a in which the I /
[0029]
FIG. 9 is a diagram showing an operation flow of the etching apparatus according to one embodiment of the present invention. When the auto etching mode is selected, the cassette 12 is installed, and then the etching process conditions are set. Further, the
[0030]
Details of the auto-etching process of FIG. 9 will be described with reference to FIGS. First, FIG. 10 is a configuration diagram of a buffer chamber portion of the
[0031]
In the auto etching process of FIG. 11, first, the
[0032]
FIG. 12 is a diagram showing details of the exhaust flow in the load lock chamber of FIG. 11. If the load lock chamber is not vacuum, start the roughing exhaust pump and 0 The bit is set to “1”. And it exhausts until the pressure value of the vacuum
[0033]
FIG. 13 is a bit allocation diagram of exhaust Di / O (device information) in the load lock chamber. 2 at DO address $ 0001 0 The bit indicates the start state of the roughing exhaust pump, and is set to “1” at the start. 2 1 The bit indicates the open / closed state of the exhaust valve V4 in the load lock chamber, and is “1” when opened. In addition, 2 2 The bit represents the open / close state of the exhaust valve V5 in the unload lock chamber, and is set to “1” when opened.
[0034]
2 for DI address $ 0010 0 The bit indicates the vacuum state of the exhaust side pressure, and is “1” when the vacuum
[0035]
14 to 20 show data processing diagrams in starting the roughing exhaust pump between the
[0036]
First, the
[0037]
Next, as shown in FIG. 15, the
[0038]
In the
[0039]
When the roughing exhaust pump is activated, the exhaust line is evacuated, and the contact PRS3 of the vacuum pressure detection sensor is turned on as shown in FIG. As a result, input address $ 0010 2 0 The bit becomes “1”.
[0040]
Next, as shown in FIG. 19, the data “01” of the input address $ 0010 is sent from the
[0041]
This data “01” is written to the address $ 0010 of the bidirectional memory of the
[0042]
According to the present invention, the
[0043]
By adopting the bidirectional memory, the control information of the slave device can be given independently of the hardware configuration of the entire etching apparatus. Further, the status information of the slave device can also be used by writing it in the bidirectional memory. Therefore, the main device can be upgraded independently of the distributed control unit provided in the slave device. In addition, at least one of the distributed control units provided in the plurality of slave devices can be upgraded independently of the master device. Therefore, the development of the hardware configuration of the master device and the slave device and the development of the control software can be performed in parallel.
[0044]
In addition, according to the present invention, it is easy to add or extend a control function by rewriting the control information in the memory. In addition, the configuration of the slave device and the mounting position can be changed by rewriting the memory. In addition, the slave device can be freely expanded by rewriting the memory.
[0045]
Further, according to the present invention, when the input / output control is increased in order to expand the function, the expansion can be performed only by expanding either the master device or the slave device without changing the other master device or the slave device. it can. For example, when adding mutual interlock of input / output signals from the slave device to the control procedure, the input / output signal is originally information (data) held in the master device, so the control means of the master device is changed. However, the slave device can be expanded (upgraded) without changing.
[0046]
Alternatively, at least one of the slave devices can be upgraded independently of the master device. As an example, improvement in the function of the input / output circuit included in the slave device, for example, speeding up the data conversion time by changing the electronic circuit such as fast analog / digital conversion time of analog data, gray Do Can be done as up.
[0047]
Furthermore, the main device and the slave device can be upgraded independently. As an example, when changing the CPU of the main microcomputer included in the main device to a higher performance CPU, for example, to improve the processing speed of the program by changing to a CPU with a high operating frequency, the main microcomputer portion of the main device is changed. The entire system can be upgraded simply by making changes without making any changes to the slave devices.
[0048]
Furthermore, according to the present invention, since the master device and the plurality of slave devices are connected by a common I / O channel bus, a distribution board or the like is not required, and the control device is reduced to about 1/5 of the conventional device. it can. In addition, since the number of wirings may be small, it is possible to provide an etching apparatus and a semiconductor manufacturing line in which the overall size of the apparatus is suppressed as the sample diameter increases and the degree of integration increases.
[0049]
Note that the processing of the main apparatus and the plurality of slave apparatuses in an actual etching apparatus includes not only the above contents but also more complicated contents. Of course, with regard to these detailed processes, the above-described effects can be obtained according to the configuration of the present invention in which the memory is interposed between the master device and the plurality of slave devices.
[0050]
For example, paying attention to the operation of the
[0051]
The above is a part of the auto-etching process, and the same operation is performed for the conveyance on the atmosphere side.
[0052]
Such an operation is performed in the same manner for the remaining unprocessed samples in the
[0053]
As described above, each time the sample moves, the data of the host computer is sequentially updated to determine how many samples are in each station. The update process is performed for each sample. Thus, each sample, that is, what number sample is in which station is managed.
[0054]
Note that the present invention is not limited to the etching apparatus described above, but can also be applied to a CVD apparatus, a sputtering apparatus, and other semiconductor manufacturing apparatuses having similar components. Furthermore, the present invention can be widely applied to similar process control devices in which similar master devices and a plurality of slave devices are combined. For example, it can be applied to control of chemical reaction equipment such as blood analyzers and centrifuges.
[0055]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the semiconductor manufacture which can perform development of the hardware configuration of a main apparatus and a subordinate apparatus and development of control software in parallel can be provided.
[0056]
In addition, it is possible to provide a semiconductor device in which functions can be easily added and expanded for only one of the main device and the slave device.
[0057]
Furthermore, it is possible to provide a semiconductor manufacturing apparatus in which the control device is downsized and the wiring between each device is reduced, and the overall size of the device is suppressed as the sample diameter increases and the degree of integration increases. .
[Brief description of the drawings]
FIG. 1 is a block diagram of a control device of an etching processing apparatus according to an embodiment of the present invention.
FIG. 2 is a perspective view of a bay area of a semiconductor manufacturing line in which the controller of the etching processing apparatus of FIG. 1 is incorporated.
FIG. 3 is a plan view of the etching processing apparatus of FIG. 1;
4 is a diagram showing a system configuration example of the control device shown in FIG. 1;
FIG. 5 is a diagram showing a function sharing between a CPU and an I / O control microcomputer.
FIG. 6 is a diagram illustrating a procedure of a write process from a CPU to a shared memory.
FIG. 7 is a diagram illustrating a processing procedure in which a CPU reads a sensor output from a slave device.
FIG. 8 is a diagram illustrating a processing procedure of a program for writing data of an I / O controller to a shared memory.
FIG. 9 is a diagram showing an operation flow of an etching processing apparatus according to an embodiment of the present invention.
FIG. 10 is a functional configuration diagram of a buffer chamber portion of the etching processing apparatus.
11 is a diagram showing details of the auto-etching process of FIG. 9;
12 is a detailed view of the load lock chamber exhaust flow of FIG. 11. FIG.
FIG. 13 is a bit allocation diagram of load lock chamber exhaust Di / O.
FIG. 14 is a diagram showing a data processing flow in starting the roughing exhaust pump between the main device and the slave device according to the embodiment of the present invention.
FIG. 15 is a diagram showing a data processing flow in starting the roughing exhaust pump between the main device and the slave device according to the embodiment of the present invention.
FIG. 16 is a diagram showing a data processing flow in starting the roughing exhaust pump between the main device and the slave device according to the embodiment of the present invention.
FIG. 17 is a diagram showing a data processing flow in starting the roughing exhaust pump between the main device and the slave device according to the embodiment of the present invention.
FIG. 18 is a diagram showing a data processing flow in starting the roughing exhaust pump between the main device and the slave device according to the embodiment of the present invention.
FIG. 19 is a diagram showing a data processing flow in starting the roughing exhaust pump between the main device and the slave device according to the embodiment of the present invention.
FIG. 20 is a diagram showing a data processing flow in starting the roughing exhaust pump between the main device and the slave device according to the embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
CPU、メモリを備えるとともに、入力手段が接続された主装置と、
前記真空処理装置で前記試料を処理するための制御対象機器である複数のプロセスユニットおよび該プロセスユニットのそれぞれに設けられ該プロセスユニットをそれぞれ制御する複数の従装置とを備え、
前記CPUは、前記メモリに保持された従装置に対する制御情報および前記メモリに保持された前記従装置に設けたセンサからの入力情報である状態情報に基づいて前記各プロセスユニットを制御する半導体製造装置において、
前記主装置と従装置を接続するI/Oチャンネルバス、前記主装置に設けられ前記入力手段または上位制御装置を介して与えられる制御情報および前記従装置に設けたセンサからの入力情報を格納する前記メモリと、
前記主装置に設けられ、前記メモリのデータを周期的に従装置のI/Oユニットに出力し、その応答としての前記I/Oユニットからの状態情報を受け取り前記メモリに書き込むI/Oコントローラとを備え、
前記各プロセスユニットは従装置のI/Oユニットに格納された制御情報にしたがって制御されるとともに、前記CPUの前記メモリへのリード/ライトはI/Oコントローラによる前記メモリへのリード/ライトと非同期に行うことを特徴とする半導体製造装置の制御装置。A vacuum processing apparatus for processing a sample;
A main device including a CPU and a memory and connected to input means ;
A plurality of process units that are controlled devices for processing the sample in the vacuum processing apparatus, and a plurality of slave devices that are provided in each of the process units and respectively control the process units ;
The CPU controls the process units based on control information for the slave device held in the memory and state information which is input information from a sensor provided in the slave device held in the memory. In
An I / O channel bus for connecting the master device and the slave device, control information provided in the master device via the input means or the host control device, and input information from a sensor provided in the slave device are stored. The memory;
An I / O controller provided in the main device, which periodically outputs data in the memory to the I / O unit of the slave device, receives status information from the I / O unit as a response, and writes the status information to the memory; With
Wherein with each process unit is controlled according to the control information stored in the I / O unit of the slave device, the read / write to the memory of the CPU is read / write and asynchronous to the memory by the I / O controller A control apparatus for a semiconductor manufacturing apparatus.
前記真空処理装置はエッチング装置であることを特徴とする半導体製造装置の制御装置。The control apparatus for a semiconductor manufacturing apparatus according to claim 1,
A control apparatus for a semiconductor manufacturing apparatus, wherein the vacuum processing apparatus is an etching apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23824895A JP3924014B2 (en) | 1995-09-18 | 1995-09-18 | Control device for semiconductor manufacturing equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23824895A JP3924014B2 (en) | 1995-09-18 | 1995-09-18 | Control device for semiconductor manufacturing equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0982591A JPH0982591A (en) | 1997-03-28 |
JP3924014B2 true JP3924014B2 (en) | 2007-06-06 |
Family
ID=17027358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23824895A Expired - Lifetime JP3924014B2 (en) | 1995-09-18 | 1995-09-18 | Control device for semiconductor manufacturing equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3924014B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049268A (en) * | 2009-08-26 | 2011-03-10 | Hitachi High-Technologies Corp | Control device and control method for semiconductor manufacturing apparatus |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51139628A (en) * | 1975-05-28 | 1976-12-02 | Nissan Chem Ind Ltd | Isocyanuric acid trichloride tablet composition, degradative into gran ules |
JP5579397B2 (en) * | 2009-02-27 | 2014-08-27 | 株式会社日立ハイテクノロジーズ | Vacuum processing equipment |
-
1995
- 1995-09-18 JP JP23824895A patent/JP3924014B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049268A (en) * | 2009-08-26 | 2011-03-10 | Hitachi High-Technologies Corp | Control device and control method for semiconductor manufacturing apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH0982591A (en) | 1997-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100845990B1 (en) | Substrate processing apparatus, history information recording method, history information recording program, and history information recording system | |
JP3309997B2 (en) | Compound processing equipment | |
CN100576487C (en) | The transfer/alignment method of vacuum treatment installation, vacuum treatment installation and computer-readable storage medium | |
TWI686894B (en) | Substrate conveyance method and substrate treatment device | |
JP5592863B2 (en) | Vacuum processing apparatus and method for conveying object to be processed | |
JP6002532B2 (en) | Vacuum processing apparatus and vacuum processing method | |
JP3454034B2 (en) | Vacuum processing equipment | |
JP3924014B2 (en) | Control device for semiconductor manufacturing equipment | |
KR20160124679A (en) | Substrate processing system | |
US6466835B1 (en) | Deadlock avoidance method and treatment system for object to be treated | |
JP3320539B2 (en) | Equipment for loading and unloading objects | |
JP3335831B2 (en) | Vacuum processing equipment | |
JP2009206345A (en) | Vacuum processing apparatus | |
JPH05226453A (en) | Vacuum processing device | |
JPH09321117A (en) | Vacuum processing equipment | |
JP2002110496A (en) | Semiconductor manufacturing equipment | |
JP5997542B2 (en) | Vacuum processing apparatus and vacuum processing method | |
JP3128854B2 (en) | Semiconductor manufacturing equipment control system | |
JP3073000B2 (en) | Vacuum processing method and device | |
JPH10107112A (en) | Measurement system of semiconductor production line | |
JP2834970B2 (en) | Substrate storage device | |
JPH09159981A (en) | Film forming device | |
JP3314038B2 (en) | Compound processing equipment | |
JPH1174328A (en) | Wafer processor | |
JP3295442B2 (en) | Dry etching method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |