[go: up one dir, main page]

JP3919505B2 - Pattern inspection apparatus and method - Google Patents

Pattern inspection apparatus and method Download PDF

Info

Publication number
JP3919505B2
JP3919505B2 JP2001346090A JP2001346090A JP3919505B2 JP 3919505 B2 JP3919505 B2 JP 3919505B2 JP 2001346090 A JP2001346090 A JP 2001346090A JP 2001346090 A JP2001346090 A JP 2001346090A JP 3919505 B2 JP3919505 B2 JP 3919505B2
Authority
JP
Japan
Prior art keywords
image
pattern
inspection
block
predetermined pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001346090A
Other languages
Japanese (ja)
Other versions
JP2003149171A (en
Inventor
孝夫 金井
洋 佐野
典雄 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd, Dainippon Screen Manufacturing Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2001346090A priority Critical patent/JP3919505B2/en
Publication of JP2003149171A publication Critical patent/JP2003149171A/en
Application granted granted Critical
Publication of JP3919505B2 publication Critical patent/JP3919505B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、各種対象物の外観形状に現れるパターンを検査して欠陥を検出するパターン検査装置に関するものであり、例えばプリント基板や、リードフレーム、半導体ウェハー、及びそれらのフォトマスク等のパターンを検査して微細な欠陥を検出するパターン検査装置に関する。
【０００２】
【従来の技術】
プリント基板や、リードフレーム、半導体ウェハー等においてパターンの微細化が進んでいる。例えばプリント基板では、そのパターンの微細化が進み、端子接続部分が狭ピッチ化すると共に、ラインおよびスペースも縮小化している。このため、プリント基板の外観検査等のパターン検査において、より高い検出分解能が要求されるようになっている。その結果、パターン検査のために使用される画像、すなわち、検査対象パターンを表す被検査画像や、比較法を採用した場合に検査対象パターンと比較すべき良品パターンを表す参照画像を記憶するために必要なメモリの容量が増大してきている。
【０００３】
【発明が解決しようとする課題】
そこで本発明は、パターン検査のために記憶すべき画像に対して必要なメモリ容量を低減することができるパターン検査装置および方法を提供することを目的とする。
【０００４】
【課題を解決するための手段および発明の効果】
第１の発明は、所定パターンが形成された検査対象物の撮像画像に基づき当該所定パターンを検査するパターン検査装置であって、
前記所定パターンの検査のために記憶すべき画像を表すデータを格納するための記憶手段と、
前記記憶すべき画像を、画素を最下位の画像単位として階層的に所定の画像単位に分割し、上位の階層における画像単位から順に、各画像単位につき当該画像単位が前記所定パターンの少なくとも一部を含むか否かを判定する判定手段と、
前記判定手段による判定結果に基づき、最下位よりも上位の階層における画像単位のうち前記所定パターンの少なくとも一部を含む画像単位である対象画像単位に対してのみ、当該対象画像単位を構成する下位の階層の画像単位を表すデータを当該対象画像単位の位置情報と共に前記記憶手段に記憶させる記憶制御手段と
を備えることを特徴とする。
【０００５】
このような第１の発明によれば、最下位よりも上位の階層における各画像単位のうち検査すべき所定パターンの少なくとも一部を含む画像単位に対してのみ、その画像単位を構成する下位の階層の画像単位を表すデータが記憶されるので、パターン検査のために記憶すべき画像のためのメモリ容量が低減され、また、必要なメモリ容量の増大を抑えつつ、検査すべきパターンを含む部分のみにつき詳細な画像を記憶することが可能となる。
【０００６】
第２の発明は、第１の発明において、
前記判定手段は、前記記憶すべき画像を複数の画素からなる画像単位であるブロックに分割し、各ブロックにつき当該ブロックが前記所定パターンの少なくとも一部を含むか否かを判定し、
前記記憶制御手段は、前記記憶すべき画像におけるブロックのうち前記所定パターンの少なくとも一部を含むブロックである対象ブロックに対してのみ、当該対象ブロックを構成する各画素を表す画素データを前記記憶手段に記憶させることを特徴とする。
【０００７】
このような第２の発明によれば、各ブロックのうち検査すべき所定パターンの少なくとも一部を含むブロックに対してのみ、そのブロックを構成する画素を表す画素データが記憶されるので、パターン検査のために記憶すべき画像のためのメモリ容量が低減され、また、必要なメモリ容量の増大を抑えつつ、検査すべきパターンを含む部分のみにつき詳細な画像を記憶することが可能となる。
【０００８】
第３の発明は、第２の発明において、
前記判定手段は、前記記憶すべき画像の各対象ブロックにつき、当該対象ブロックの属性を検出して属性情報を出力する属性検出手段を含み、
前記記憶制御手段は、前記記憶すべき画像における各対象ブロックを構成する各画素を表す画素データを当該対象ブロックの前記属性情報と共に前記記憶手段に記憶させることを特徴とする。
【０００９】
このような第３発明によれば、検査すべき所定パターンの少なくとも一部を含むブロック毎に記憶されている属性情報を利用することにより、検査対象物の各部分に応じた適切な態様（例えば適切な検査感度）で所定パターンを検査することができる。
【００１０】
第４の発明は、第３の発明において、
前記所定パターンの連続領域のそれぞれの面積を算出する面積算出手段と、
前記記憶すべき画像の各対象ブロックにつき、当該対象ブロックに少なくとも一部が含まれる前記連続領域の面積に応じて前記所定パターンの検査感度を設定する検査感度設定手段と、
前記記憶手段に記憶された前記画素データに基づき、各対象ブロックにつき設定された前記検査感度に応じて、前記所定パターンにおける欠陥を対象ブロック毎に検出する欠陥検出手段とを更に備えることを特徴とする。
【００１１】
このような第４の発明によれば、検査すべき所定パターンの連続領域の面積に応じて検査感度がブロック毎に設定されるので、検査対象物の各部分に応じた適切な感度（検査の重要度に応じた適切な検査感度）で所定パターンにおける欠陥を検出することができる。
【００１２】
第５の発明は、第２の発明において、
前記撮影画像である被検査画像と前記所定パターンを表す基準とすべき参照画像とを比較することにより前記所定パターンにおける欠陥を検出する欠陥検出手段を更に備え、
前記判定手段は、前記参照画像を前記記憶すべき画像として、前記参照画像の各ブロックにつき当該ブロックが前記所定パターンの少なくとも一部を含むか否かを判定し、
前記記憶制御手段は、前記参照画像のブロックのうち前記所定パターンの少なくとも一部を含むブロックである対象ブロックに対してのみ、当該対象ブロックを構成する各画素を表す画素データを前記記憶手段に記憶させ、
前記欠陥検出手段は、前記被検査画像の画素データと前記記憶手段に記憶された前記参照画像の画素データとを画素毎に比較する比較照合手段を含むことを特徴とする。
【００１３】
このような第５の発明によれば、参照画像の各ブロックのうち検査すべき所定パターンの少なくとも一部を含むブロックに対してのみ、そのブロックを構成する画素を表す画素データが記憶されるので、比較法によるパターン検査のために記憶すべき参照画像のためのメモリ容量が低減され、また、必要なメモリ容量の増大を抑えつつ、検査すべきパターンを含む部分のみにつき詳細な参照画像を記憶することが可能となる。
【００１４】
第６の発明は、第２の発明において、
前記撮影画像である被検査画像において前記所定パターンを構成する画素である対象画素の平均値である平均濃度と当該対象画素のそれぞれの値との差に基づき、前記所定パターンにおける欠陥を検出する欠陥検出手段を更に備え、
前記判定手段は、前記被検査画像を前記記憶すべき画像として、前記被検査画像の各ブロックにつき当該ブロックが前記所定パターンの少なくとも一部を含むか否かを判定し、
前記記憶制御手段は、前記被検査画像のブロックのうち前記所定パターンの少なくとも一部を含むブロックである対象ブロックに対してのみ、当該対象ブロックを構成する各画素を表す画素データを前記記憶手段に記憶させ、
前記欠陥検出手段は、
前記記憶手段に記憶された前記画素データに基づき、前記被検査画像の各対象ブロックにおいて前記所定パターンを構成する画素についての平均値を前記平均濃度として対象ブロック毎に算出する平均濃度算出手段と、
前記記憶手段に記憶された前記画素データに基づき、前記被検査画像の各対象ブロックにおいて前記所定パターンを構成する各画素の値と当該対象ブロックにつき算出された前記平均濃度との差を算出し、当該差に基づき前記所定パターンにおける欠陥の有無を対象ブロック毎に判定する欠陥判定手段と
を含むことを特徴とする。
【００１５】
このような第６の発明によれば、被検査画像の各ブロックのうち検査すべき所定パターンの少なくとも一部を含むブロックに対してのみ、そのブロックを構成する画素を表す画素データが記憶されるので、相対濃度法（詳細は後述）によるパターン検査のために記憶すべき被検査画像のためのメモリ容量が低減され、また、必要なメモリ容量の増大を抑えつつ、検査すべきパターンを含む部分のみにつき詳細な被検査画像を記憶することが可能となる。
【００１６】
第７の発明は、第４から第６の発明のいずれかにおいて、
前記検査対象物はプリント基板であり、
前記所定パターンは前記プリント基板上に形成された金メッキのパターンであることを特徴とする。
【００１７】
このような第７の発明によれば、例えば出荷段階のプリント基板の外観検査においてワイヤボンディング接続等のための金メッキのパターンにおける欠陥の有無を検出する際に、参照画像または被検査画像を記憶するためのメモリ容量を低減することができる。この場合、検査すべき金メッキ部の面積がプリント基板全体の面積に占める割合は小さいので、メモリ容量の低減について大きな効果が得られる。
【００１８】
第８の発明は、所定パターンが形成された検査対象物の撮像画像に基づき当該所定パターンを検査するパターン検査方法であって、
前記所定パターンの検査のために記憶すべき画像を、画素を最下位の画像単位として階層的に所定の画像単位に分割し、上位の階層における画像単位から順に、各画像単位につき当該画像単位が前記所定パターンの少なくとも一部を含むか否かを判定する判定ステップと、
前記判定ステップでの判定結果に基づき、最下位よりも上位の階層における画像単位のうち前記所定パターンの少なくとも一部を含む画像単位である対象画像単位に対してのみ、当該対象画像単位を構成する下位の階層の画像単位を表すデータを当該対象画像単位の位置情報と共に所定の記憶手段に記憶する記憶ステップと
を備えることを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態につき添付図面を参照して説明する。
＜１．第１の実施形態＞
まず、本発明の第１の実施形態に係るパターン検査装置について説明する。このパターン検査装置は、出荷段階におけるプリント基板の外観検査のための装置であって、ワイヤボンディング接続等のためにプリント基板上に形成された金メッキのパターンにおける欠陥の有無を比較法により検査する。この検査は、プリント基板の製造工程が終了した後すなわちソルダレジスト（はんだレジスト）がプリント基板に塗布された後における金メッキのパターンを検査対象パターンとするため、検査対象物であるプリント基板の全面積に対し検査対象パターンの面積の占める割合が小さい。本実施形態は、この点に着目し、比較法によるパターン検査に使用される参照画像の記憶に必要なメモリ容量の低減を図っている。なお、本実施形態における参照画像および被検査画像は多値画像であっても２値画像であってもよいが、以下ではこれらは多値画像であるものとして説明する。
【００２０】
＜１.１ パターン検査装置の構成＞
図１は、本実施形態に係るパターン検査装置の機能的構成を示すブロック図である。このパターン検査装置は、ラインＣＣＤを有する撮像装置１４と、検査対象物としてのプリント基板１２が載置される移動ステージ１０とを備えている。撮像装置１４は、ラインＣＣＤの長手方向を主走査方向とし移動ステージ１０の移動方向を副走査方向として、移動ステージ１０によってプリント基板１２を移動させつつプリント基板１２を撮像する。これにより撮像装置１４からプリント基板１２の撮像画像を示す信号Ｄｖがパターン検査装置の本体に入力される。パターン検査装置の本体は、切換スイッチ１６と、格納判定処理部１８と、参照画像記憶部２０と、格納データ展開部２２と、比較照合部２４と、欠陥判定部２６と、モニタ表示部２８とを備えている。
【００２１】
上記構成のパターン検査装置では、まず、良品のプリント基板（以下「参照基板」という）１２が撮像され、その撮像画像の信号Ｄｖが切換スイッチ１６によって格納判定処理部１８に入力される。格納判定処理部１８は、間引き画像としての参照画像において金メッキ部を検出し、その検出結果に基づき金メッキのパターンを示す画素データのみを後述のブロックを単位として参照画像記憶部２０に格納する。これにより参照画像が記憶される。次に、検査対象物であるプリント基板１２が撮像され、その撮像画像の信号Ｄｖが、被検査画像を表すデータとして切換スイッチ１６により比較照合部２４に画素単位で入力される。このとき、格納データ展開部２２は、参照画像記憶部２０から参照画像のデータを読み出し、被検査画像データの比較照合部２４への画素単位での順次入力に同期して、位置的に対応する参照画像のデータを画素単位で比較照合部２４に順次入力する。比較照合部２４は、このようにして入力される被検査画像のデータと参照画像のデータとを画素毎に比較し、両画像の差分に相当するデータである差分マップデータを出力する。欠陥判定部２６は、所定の閾値を用いて差分マップデータを２値化することにより欠陥を検出する。モニタ表示部２８は、このようにして検出された欠陥を、その位置および形状が認識できるように表示する。
【００２２】
図２は、本実施形態に係るパターン検査装置のハードウェア構成を示すブロック図である（ただし、移動ステージ１０については省略）。このパターン検査装置は、既述のように、撮像装置１４および移動ステージ１０と検査装置本体とからなる。検査装置本体は、主・副走査アドレス管理部３０と、バッファメモリ３２と、参照画像記憶部としての画像メモリ２０と、格納データ展開部としての比較制御部２２と、既述の比較照合部２４と、コンピュータ４０とを備え、これらはシステムバス１００によって互いにデータ転送可能に接続されている。撮像装置１４から出力される画像信号Ｄｖは、バッファメモリ３２および比較照合部２４に入力される。また、撮像装置１４および移動ステージ１０は、所定プログラムに基づきコンピュータ４２内のＣＰＵ４２から出力される制御信号Ｓc1およびＳc2によってそれぞれ制御される。
【００２３】
主・副走査アドレス管理部３０は、撮像装置１４および移動ステージ１０から、撮像画像の原点を示す基準位置信号Ｓrefと、撮像装置１４から装置本体に順次入力される画像信号Ｄｖの示す画素（以下「入力画素」という）の主走査方向における位置を示す画像クロック信号Ｓａと、その入力画素の副査方向における位置を示すエンコーダ信号Ｓｂとを受け取り、これらの信号に基づき、撮像画像の全領域における入力画素の位置を示す信号（以下「画素アドレス信号」という）Ｓadを出力する。この画素アドレスＳadは、バッファメモリ３２および比較照合部２４に入力される。
【００２４】
バッファメモリ３２は、撮像装置１４から入力される参照画像の信号Ｄｖを画素データとして、画素アドレス信号Ｓadに応じた番地に一時的に格納する。コンピュータ４０は、中央処理装置としてのＣＰＵ４２と、主記憶としてのメモリ（以下「メインメモリ」という）４４と、モニタ表示部２８としての表示装置（図示せず）と、キーボードやマウス等の入力操作装置（図示せず）とを備えており、メインメモリ４４に格納される所定のプログラムをＣＰＵ４２が実行することにより、格納判定処理部１８および欠陥判定部２６をソフトウェア的に実現する。
【００２５】
参照画像記憶部としての画像メモリ２０には、参照基板の撮像画像である参照画像を示す信号Ｄｖが撮像装置１４から装置本体に入力されているとき、格納判定処理部１８としてのコンピュータ４０により、その参照画像における金メッキのパターンを示す画素データのみが後述のブロックを単位として格納される。
【００２６】
格納データ展開部としての比較制御部２２は、検査対象物としてのプリント基板の撮影画像である被検査画像を示す信号Ｄｖが撮像装置１４から装置本体に入力されているときに、主・副走査アドレス管理部３０からの画素アドレス信号Ｓadに対応する画素を含むブロックについての参照画像の画素データＢdrを、画像メモリ２０から読み出す。そして、比較照合部２４への被検査画像の画素データの順次入力に同期して、位置的に対応する参照画像の画素のデータＤｒを順次比較照合部２４に入力する。
【００２７】
比較照合部２４は、このようにして入力される被検査画像のデータと参照画像のデータとを画素毎に比較し、両画像の差分に相当するデータである差分マップデータを出力する。この差分マップデータは、欠陥判定部２６としてのコンピュータ４０に入力される。
【００２８】
＜１.２ パターン検査のための処理＞
図３は、上記のように構成された本実施形態に係るパターン検査装置による処理手順（メインルーチン）を示すフローチャートである。このフローチャートにおいて、ステップＳ１０〜Ｓ１６は、所定プログラムに基づきＣＰＵ４２によって実行され、これにより格納判定処理部１８が実現される。ステップＳ１８は、ＣＰＵ４２による制御の下、比較制御部２２および比較照合部２４によって実行される。ステップＳ２０はＣＰＵ４２によって実行され、これにより欠陥判定部２６が実現される。ステップＳ２２は、ＣＰＵ４２による制御の下、表示装置（モニタ表示部）によって実行される。なお、本実施形態では比較制御部２２および比較照合部２４は専用ハードウェアとして実現されているが、これらもＣＰＵ４２によってソフトウェア的に実現してもよい。
【００２９】
本実施形態においてＣＰＵ４２は、上記のハードウェア構成の下で、パターン検査のための所定プログラムに基づき下記のように動作する。
【００３０】
まず、ＣＰＵ４２は、参照画像において金メッキのパターンを検出するための閾値（以下「金メッキ検出閾値」または単に「閾値」という）を決定するために、図４に示すような閾値決定処理を実行する（ステップＳ１０）。この閾値決定処理では、まず、撮像装置１４に参照基板を撮像させ、それによって得られる参照画像の間引き画像を表すデータ（以下「間引き画像データ」という）をバッファメモリ３２に格納し、その間引き画像データから濃度ヒストグラムを生成する（ステップＳ１０２）。ところで、プリント基板の撮影画像では、ベース部（基材部）やソルダレジスト部の画像濃度は低く、金メッキ部の画像濃度は高くなる。したがって、ここで生成される濃度ヒストグラムは、図５に示すように、ベース部に対するピークｐ１と金メッキ部に対応するピークｐ２とを有する双峰性ヒストグラムとなる。そこで、この双峰性ヒストグラムにおける谷ｔ１に対応する濃度を、金メッキ検出閾値Ｔｈとする（ステップＳ１０４）。この閾値Ｔｈによって上記の間引き画像を２値化することにより、間引き画像（参照画像）において金メッキ部を容易に検出することができる。このような閾値Ｔｈの決定後は、その閾値Ｔｈの確認のために、間引き画像をコンピュータ４０の表示装置（図示せず）に表示する（ステップＳ１０６）。また、この表示を見た操作者が閾値Ｔｈの変更のための操作をした場合には、その操作に応じて閾値Ｔｈを変更する。その後、閾値決定処理を終了し、図３に示したメインルーチンに復帰する。
【００３１】
次にＣＰＵ４２は、図６に示す金メッキ部検出処理を実行する（ステップＳ１２）。この金メッキ部検出処理では、まず、上記の金メッキ部検出閾値Ｔｈで参照画像である間引き画像を２値化することにより、２値化画像を生成する（ステップＳ１２２）。この２値化画像では、間引き画像のうち値が閾値Ｔｈ以上である画素（このような画素は金メッキのパターンを構成すると見なすことができる）の値は“１”となり、それ以外の画素の値は“０”となる。次に、この２値化画像を、複数画素からなる画像単位であるブロックに分割し、値が“１”である画素を含む各ブロックにつき、そのブロックの位置を示すブロックアドレスＢadを画像メモリ２０に格納する（ステップＳ１２４）。例えば、図９（ａ）に示すようなハンダレジスト部と基材部と金メッキ部とを有するプリント基板の間引き画像を７×７個のブロックに分割するものとすると、第２行第Ｅ列、第２行第Ｆ列、第３行第Ｅ列、第３行第Ｆ列、第５行第Ｅ列、第５行Ｆ列、第６行第Ｅ列、第６行第Ｆ列の各ブロックが金メッキのパターンｇｐ１またはｇｐ２（の一部）を含んでいるので、これらのブロックの位置を示すブロックアドレスが、画像メモリ２０内に予め領域の確保された配列ABadに順に格納される。すなわち図９（ｂ）に示すように、ABad[０]＝“Ｅ２”、ABad[１]＝“Ｆ２”、ABad[２]＝“Ｅ３”、ABad[３]＝“Ｆ３”、ABad[４]＝“Ｅ５”、ABad[５]＝“Ｆ５”、ABad[６]＝“Ｅ６”、ABad[７]＝“Ｆ６”となる。ここで、第ｊ行第Ｅ列のブロックアドレスは“Ｅｊ”と表記し、第ｊ行第Ｆ列のブロックアドレスは“Ｆｊ”と表記するものとする（ｊ＝１〜７）。また、以下において、ブロックアドレスが“Ｘｊ”であるブロックを「ブロックＸｊ」と表記するものとする（Ｘ＝Ａ〜Ｇ、ｊ＝１〜７）。このようにして金メッキのパターンを含むブロックが検出されて、それらのブロックアドレスが格納されると、金メッキ部検出処理を終了し、図３に示したメインルーチンに復帰する。
【００３２】
次にＣＰＵ４２は、図７に示す検査感度設定処理を実行する（ステップＳ１４）。この検査感度設定処理では、まず、上記の２値化画像より、値が“１”の画素からなる連続領域すなわち閉図形を抽出し、各閉図形の面積を算出する（ステップＳ１４２）。次に、間引き画像において閾値Ｔｈ以上の画素を含むブロックすなわち２値化画像において値が“１”の画素を含むブロック（これは金メッキのパターンを含むブロックであり、以下「対象ブロック」という）のいずれかに注目し（ステップＳ１４４）、注目対象ブロックにつき閾値Ｔｈ以上の画素が属する閉図形を求める（ステップＳ１４６）。そして、注目対象ブロックが複数の閉図形を含む場合には、注目対象ブロックにおける最小面積の閉図形を求める（ステップＳ１４８，Ｓ１５０）。その後、注目対象ブロックに対し、それに含まれる閉図形の面積（複数の閉図形が含まれる場合にはそれらの面積の最小値）に応じて検査感度を設定する（ステップＳ１５２）。図９（ａ）に示した例では、ブロックＥ２、Ｆ２、Ｅ３、Ｆ３、Ｅ５、Ｆ５、Ｅ６、Ｆ６が対象ブロックであり、これらのうちいずれかを注目対象ブロックとし、その注目対象ブロックについて検査感度を設定する。注目対象ブロックについての検査感度の設定は、具体的には、画像メモリ２０内に予め領域の確保された配列ATsenの要素のうち注目対象ブロックに対応する配列要素に、検査感度を示す値（「高」または「低」）を格納することにより行う（図９（ｂ）参照）。
【００３３】
一般に、出荷段階のプリント基板において金メッキ等の導体部が露出しているのは、次の３種類の部分である。
（１）端子として接続する部分。
（２）シールド用のＧＮＤパターン（接地部のパターン）の部分。
（３）後工程で使用されるアライメント用パターン（「トンボマーク」と呼ばれる）の部分。
これらのうち（２）の部分は連続する面積が極めて大きく、（１）や（３）の部分の面積は大きくはない。一方、検査の重要度については（１）の部分が最も高く、（２）の部分は、大きな欠陥以外は問題とならないので検査の重要度が比較的低く、（３）の部分も、アライメントできれば問題とならないので検査の重要度は比較的低い。したがって、（１）の部分の検査の感度は高く設定すべきであるが、（２）および（３）の部分の検査の感度は低くてもよい。ところで、（１）の部分と（２）の部分とは面積によって区別することができる。また、（１）の部分と（３）の部分とは面積で区別するのは困難であるが、（３）の部分の数は多くはないので、仮に誤った感度を設定したとしても、後で操作者がその感度を容易に修正することができる。よって、面積の小さい閉図形に相当する金メッキ部については高い感度で検査し、面積の大きい閉図形に相当する金メッキ部については低い感度で検査すべきである。例えば感度を「高」、「中」、「低」の３段階に分ける場合には、それらの感度を、例えば「３０画素以下」、「８０画素以下」、「２００画素以上」というように面積に対応させるとよい。
【００３４】
本実施形態では、検査感度を「高」と「低」との２段階に分け、検査感度を、３０個以下の画素からなる金メッキのパターン（閉図形）を含む対象ブロックについては「高」とし、３０個を越える画素からなる金メッキのパターン（閉図形）を含む対象ブロックについては「低」としている。したがって、図９（ａ）に示したプリント基板については、各ブロックが４×４画素からなるものとすると（図９（ｂ）参照）、ブロックＥ２、Ｆ２、Ｅ３、Ｆ３は２０画素からなる金メッキのパターンｇｐ１（の一部）を含むので、それらのブロックの検査感度は「高」となり、ブロックＥ５、Ｆ５、Ｅ６、Ｆ６は３６画素からなる金メッキのパターンｇｐ２（の一部）を含むので、それらのブロックの検査感度は「低」となる。
【００３５】
上記のようにして決定される検査感度が注目対象ブロックについて設定されると、次に、未注目の対象ブロックが残っているか否か判定し（ステップＳ１５４）、未注目の対象ブロックが残っていれば、それらのいずれかの対象ブロックに注目し（ステップＳ１５６）、ステップＳ１４８へ戻る。以降、未注目の対象ブロックが無くなるまでステップＳ１４８〜Ｓ１５６を繰り返し実行し、未注目の対象ブロックが無くなれば、検査感度設定処理を終了し、図３に示したメインルーチンに復帰する。この時点では、図９（ａ）に示したプリント基板について、各対象ブロックの属性情報として、各対象ブロックの検査感度が配列ATsenに図９（ｂ）示すように格納されている。
【００３６】
次にＣＰＵ４２は、図８に示す参照画像格納処理を実行する（ステップＳ１６）。この参照画像格納処理では、まず、撮像装置１４に参照基板を再び撮像させ、それによって得られる参照画像を既述の間引き画像の分割と同一の態様で複数のブロックに分割し（図９（ａ）参照）、参照画像の画素データを１ブロック行分ずつ撮像装置１４から入力して、バッファメモリ３２に一時的に格納する（ステップＳ１６２）。１ブロック行分の画素データがバッファメモリ３２に格納されると（以下、バッファメモリ３２に画素データの格納されたブロック行を「該当ブロック行」という）、該当ブロック行に含まれる対象ブロックの画素データを、当該対象ブロックにつき既に記憶されているブロックアドレスおよび検査感度と対応付けて画像メモリ２０に格納する（ステップＳ１６４）。具体的には、図９（ｂ）示すように全ての対象ブロックのブロックアドレスが走査順に配列ABadに格納されているので、配列ABadに格納されたブロックアドレスを先頭から順に参照して、主・副走査アドレス管理部３０から出力される該当ブロック行についての画素アドレス信号Ｓadに基づき、該当ブロック行が対象ブロックを含むか否かを判定する。そして、その判定結果に基づき、該当ブロック行に含まれる対象ブロックの画素データをバッファメモリ３２から画像メモリ２０に転送してそこに格納し、画像メモリ２０内に予め領域の確保された配列APtrの各要素のうちその対象ブロックに対応する配列要素に、画像メモリ２０内のそれら画素データを指すポインタを格納する（図９（ｂ）参照）。その後、参照画像の全ての画素データ（全てのブロック行の画素データ）が撮像装置１４から入力されたか否かを判定し（ステップＳ１６６）、参照画像の全ての画素データが入力されていない場合にはステップＳ１６２へ戻る。以降、参照画像の全ての画素データが入力されるまでステップＳ１６２〜Ｓ１６６を繰り返し実行する。そして、参照画像の全ての画素データが入力されて全ての対象ブロックの画素データが図９（ｂ）に示すようなデータ構造で画像メモリ２０に格納されると、参照画像格納処理を終了し、図３に示したメインルーチンに復帰する。
【００３７】
以上により、ＣＰＵ４２によってソフトウェア的に実現される格納判定処理部１８の動作（ステップＳ１２〜Ｓ１６）が終了する。
【００３８】
その後は、下記のようにして比較照合処理が実行される（ステップＳ１８）。まずＣＰＵ４２が、検査対象物としてのプリント基板を撮像装置１４に撮像させ、それにより得られる被検査画像を表す画像信号Ｄｖを出力させる。この画像信号Ｄｖは、ハードウェアとして実現された比較照合部２４に入力される。これにより、プリント基板１２の撮像のための走査に従って被検査画像の画素データが比較照合部２４に順次入力される。このとき、主・副走査アドレス管理部３０は、撮像装置１４から順次入力される画素データに対応する画素アドレス信号Ｓadを出力し、この画素アドレス信号Ｓadは比較制御部２２に入力される。比較制御部２２は、この画素アドレス信号Ｓadに基づき、図９（ｂ）に示したような配列ABadおよびAPtrを参照して、その画素アドレス信号Ｓadに対応する画素を含むブロックについての参照画像の画素データＢdrを、そのブロックのブロックアドレスＢadと共に画像メモリ２０から読み出す。そして、比較照合部２４への被検査画像の画素データの順次入力に同期して、位置的に対応する参照画像の画素データＤｒを比較照合部２４に順次入力する。比較照合部２４は、このようにして入力される被検査画像のデータと参照画像のデータとを画素毎に比較し、両画像の差分に相当するデータである差分マップデータを出力する。
【００３９】
なお、本実施形態では、各対象ブロックのブロックアドレスがプリント基板の撮像のための走査順に配列ABadに格納されているので（図９（ｂ）参照）、比較制御部２２は、主・副走査アドレス管理部３０からの画素アドレス信号Ｓadに対応する画素を含むブロックについての参照画像の画素データＢdrを効率よく読み出すことができる。したがって、各対象ブロックのブロックアドレスが走査順に配列ABadに格納されていない場合には、各対象ブロックのブロックアドレスの格納後に、配列ABadにおけるブロックアドレスを走査順となるようにソーティングしておくのが好ましい。また、上記において、主・副走査アドレス管理部３０からの画素アドレス信号Ｓadに対応する画素を含むブロックが対象ブロックでない場合（金メッキのパターンを含まないブロックの場合）には、参照画像のそのブロックの画素データは画像メモリ２０には格納されていない。この場合、比較制御２２は、所定の特殊な画素データＤｒを出力し、比較照合部２４は、そのような画素については、比較制御部２２からの特殊な画素データＤｒに基づき、実質的に比較を行わずに両画像の差分値として“０”を出力する。これは、対象ブロック以外のブロックについては被検査画像と参照画像との間に差異がないと見なすことを意味する。
【００４０】
上記の比較照合処理が終了すると、ＣＰＵ４２は、対象ブロック毎に配列ATsenに設定された検査感度に応じた閾値を用いて差分マップデータを２値化することにより、欠陥を検出する（ステップＳ２０）。ここで、使用される閾値（以下「欠陥閾値」という）は、参照画像と被検査画像との間で対応する画素の値がどの程度相違すれば欠陥と見なすか否かを決める値であり、検査感度として「高」が設定されている対象ブロックには小さい欠陥閾値が使用され、検査感度として「低」が設定されている対象ブロックには大きい欠陥閾値が使用される。このような欠陥閾値に基づく欠陥検出を行った後、ＣＰＵ４２は、検出された欠陥を、その位置および形状が認識できるように表示装置（図示せず）に表示させる（ステップＳ２２）。
【００４１】
＜１.３ 効果＞
上記実施形態によれば、図９（ａ）に示すようなプリント基板における金メッキのパターンを比較法によって検査する際に、その検査に使用される参照画像は、図９（ｂ）に示すようなデータ構造に従って記憶される。すなわち、参照画像が複数画素からなる画像単位であるブロックに分割され、それらのブロックのうち検査すべきパターンである金メッキのパターンを含むブロック（対象ブロック）のみにつき画素データが記憶される。したがって、参照画像の記憶に必要なメモリ容量を低減することができる。特に、出荷段階のプリント基板の外観検査の場合には、検査すべき金メッキ部の面積は全面積の１０％程度であるのが一般的であって、金メッキ部の面積の占める割合が小さいので、メモリ容量の低減の効果は大きなものとなる。本願発明者が実際のプリント基板について調べたところ、上記実施形態において参照画像の記憶に必要なメモリ容量は、平均で、参照画像の全画素データを記憶するためのメモリ容量の約１２％程度となること、すなわち必要なメモリ容量が約１／８程度に低減されることを確認している。
【００４２】
また、上記実施形態によれば、必要なメモリ容量の増大を抑えつつ、参照画像のうち検査すべき金メッキのパターンの存在する部分のみにつき詳細な画像を記憶することが可能となる。
【００４３】
さらに、上記実施形態によれば、対象ブロック毎にブロックの属性情報として検査感度が設定されており（図９（ｂ）参照）、対象ブロック毎に検査感度を変えて金メッキのパターンを検査することができる。これにより、端子として接続する部分を構成する金メッキ部のように検査の重要度の高い箇所については高い感度で検査し、シールド用のＧＮＤパターンのように検査の重要度が比較的低い箇所では低い感度で検査するというように、検査の重要度に応じて適切な感度でパターン検査を行うことが容易となる。
【００４４】
＜１.４ 第１の実施形態の変形例＞
上記実施形態では、参照基板を撮像のために撮像装置１４および移動ステージ１０によって２回走査し、１回目の走査（撮像）によって得られる間引き画像に基づき、金メッキ検出閾値Ｔｈの決定、金メッキのパターンを含むブロックである対象ブロックの検出、および検査感度の設定を行い、２回目の走査（撮像）によって得られる参照画像を図９（ｂ）に示すようなデータ構造で効率よく画像メモリ２０に記憶している。しかし、場合によっては、参照基板を１回走査するのみで、同様のデータ構造で効率よく参照画像を記憶することも可能である。例えば、上記実施形態では検査感度を対象ブロック毎に設定するために金メッキ部に相当する各閉図形の面積を求めているが（図７のステップＳ１４２）、このような閉図形の面積の算出を行わない場合には、閾値決定処理、金メッキ部検出処理、および検査感度設定処理（図３のステップＳ１０〜Ｓ１６）に代えて、図１０に示す格納判定処理により格納判定処理部１８を実現することができる。この格納判定処理では、ＣＰＵ４２は所定プログラムに基づき下記のように動作する。
【００４５】
まず、参照基板を撮像装置１４に撮像させ、それによって得られる参照画像を表す画素データを１ブロック行分ずつ撮像装置１４から入力して、バッファメモリ３２に一時的に格納する（ステップＳ１７１）。１ブロック行分の画素データがバッファメモリ３２に格納されると（以下、バッファメモリ３２に画素データの格納されたブロック行を「入力ブロック行」という）、入力ブロック行における先頭のブロックに注目し（ステップＳ１７２）、注目ブロックが所定の閾値以上の画素を含むか否かにより、金メッキのパターンを含むか否かを判定する（ステップＳ１７４）。ここで使用する閾値は、予め、プリント基板の代表部分の画像を取り込んで、図５に示す濃度ヒストグラムと同様の濃度ヒストグラムを作成し、その濃度ヒストグラムに基づき決定される。
【００４６】
上記判定の結果、注目ブロックが金メッキのパターンを含む場合には、注目ブロックを構成する画素のデータを、その注目ブロックのブロックアドレスと対応付けて画像メモリ２０に格納する（ステップＳ１７５）。このとき、画像メモリ２０に格納された注目ブロックの画素データを指すポインタを、図９（ｂ）に示すように配列APtrに格納する。その後、ステップＳ１７６へ進む。上記判定の結果、注目ブロックが金メッキのパターンを含まない場合には、注目ブロックの画素データを画像メモリ２０に格納することなく、ステップＳ１７６へ進む。
【００４７】
ステップＳ１７６では、入力ブロック行に未注目のブロックが残っているか否かを判定する。その判定の結果、未注目のブロックが残っていれば、入力ブロック行における現時点の注目ブロックの次のブロックである未注目ブロックに注目し（ステップＳ１７７）、ステップＳ１７３へ戻る。そして、入力ブロック行において未注目のブロックが無くなるまでステップＳ１７３〜Ｓ１７７を繰り返し実行し、未注目のブロックが無くなればステップＳ１７８へ進む。
【００４８】
ステップＳ１７８では、参照画像の全ての画素データ（全てのブロック行の画素データ）が撮像装置１４から入力されたか否かを判定し、参照画像の全ての画素データが入力されていない場合にはステップＳ１７１へ戻る。以降、参照画像の全ての画素データが入力されるまでステップＳ１７１〜Ｓ１７８を繰り返し実行する。そして、参照画像の全ての画素データが入力されて、金メッキのパターンを含む全てのブロックの画素データが図９（ｂ）に示すようなデータ構造（ただし、配列ATsenは除外されているものとする）で画像メモリ２０に格納されると、格納判定処理を終了し、図３に示したメインルーチンに復帰する。
【００４９】
以後は、上記実施形態と同様の処理（ステップＳ１８〜Ｓ２２）により、金メッキ部における欠陥検出が行われ、検出された欠陥が表示される。
【００５０】
以上の説明からわかるように、上記格納判定処理によって格納判定処理部１８を実現する場合であっても、参照画像の記憶に必要なメモリ容量を低減することができ、また、必要なメモリ容量の増大を抑えつつ、参照画像のうち検査すべき金メッキのパターンの存在する部分のみにつき詳細な画像を記憶することが可能になる。
【００５１】
＜２．第２の実施形態＞
次に、本発明の第２の実施形態に係るパターン検査装置について説明する。このパターン検査装置も、出荷段階におけるプリント基板の外観検査のための装置であって、ワイヤボンディング接続等のためにプリント基板上に形成された金メッキのパターンにおける欠陥の有無を検査するが、比較法に基づき検査を行う第１の実施形態とは異なり、特開平２０００−２５８３５３号公報等で開示された欠陥検査方法に基づき検査を行う。同公報に開示された欠陥検査方法は、検査対象物の撮像画像から得られる各画素毎の濃度データに基づいて上記検査対象物の欠陥を検査する欠陥検査方法であって、全濃度データを局所領域に分割し、画素単位の濃度データが上記局所領域内の平均濃度から大きくかけ離れている場合にその画素を欠陥画素であると判断することを特徴としている（以下、このような欠陥検査方法を「相対濃度法」という）。なお、以下では、本実施形態に係るパターン検査装置の構成要素のうち第１の実施形態における構成要素と同一のものについては、同一の参照符号を付して詳しい説明を省略する。
【００５２】
＜２.１ パターン検査装置の構成＞
図１１は、本実施形態に係るパターン検査装置の機能的構成を示すブロック図である。このパターン検査装置は、第１の実施形態と同様の構成の撮像装置１４および移動ステージ１０を備えており、これらによってプリント基板１２が撮像され、それによって得られる撮像画像を示す信号Ｄｖが撮像装置１４からパターン検査装置の本体に入力される。パターン検査装置の本体は、格納判定処理部５８と、被検査画像記憶部６０と、格納データ展開部６２と、平均濃度算出部６４と、欠陥判定部６６と、モニタ表示部６８とを備えている。
【００５３】
上記構成のパターン検査装置では、検査対象物であるプリント基板１２が撮像され、その撮像によって得られる被検査画像の信号Ｄｖが撮像装置１４から格納判定処理部５８に入力される。格納判定処理部５８は、被検査画像において金メッキ部を検出し、その検出結果に基づき金メッキのパターンを示す画素データのみをブロックを単位として被検査画像記憶部６０に格納する。これにより被検査画像が記憶される。次に、格納データ展開部６２が、被検査画像記憶部６０から被検査画像の画素データを読み出し、この被検査画像の画素データに基づいて、平均濃度算出部６４が、ブロック毎に金メッキのパターンの平均濃度を算出する。その後、格納データ展開部６２が、再び被検査画像記憶部６０から被検査画像の画素データをブロック単位で読み出し、このブロック単位の被検査画像の画素データとブロック毎に算出された金メッキのパターンの上記平均濃度とに基づき、欠陥判定部６６がブロック毎に欠陥の有無を判定する。モニタ表示部６８は、このようにして検出された欠陥を表示する。
【００５４】
図１２は、本実施形態に係るパターン検査装置のハードウェア構成を示すブロック図である（ただし、移動ステージ１０については省略）。このパターン検査装置は、既述の撮像装置１４および移動ステージ１０と検査装置本体とからなる。検査装置本体は、主・副走査アドレス管理部３０と、バッファメモリ３２と、被検査画像記憶部としての画像メモリ６０と、コンピュータ４０とを備え、これらはシステムバス１００によって互いにデータ転送可能に接続されており、撮像装置１４から出力される画像信号Ｄｖはバッファメモリ３２に入力される。また、撮像装置１４および移動ステージ１０は、所定プログラムに基づきコンピュータ４０内のＣＰＵ４２から出力される制御信号Ｓc1およびＳc2によってそれぞれ制御される。
【００５５】
主・副走査アドレス管理部３０は、第１の実施形態と同様にして、撮像画像である被検査画像の全領域における入力画素の位置を示す画素アドレス信号Ｓadを出力する。この画素アドレス信号Ｓadはバッファメモリ３２に入力される。
【００５６】
バッファメモリ３２は、撮像装置１４から入力される被検査画像の信号Ｄｖを画素データとして、画素アドレス信号Ｓadに応じた番地に一時的に格納する。
【００５７】
コンピュータ４０は、第１の実施形態と同様、ＣＰＵ４２と、メインメモリ４４と、モニタ表示部６８としての表示装置（図示せず）と、キーボードやマウス等の入力操作装置（図示せず）とを備えており、メインメモリ４４に格納される所定のプログラムをＣＰＵ４２が実行することにより、格納判定処理部５８、格納データ展開部６２、平均濃度算出部６４、および欠陥判定部６６をソフトウェア的に実現する。
【００５８】
＜２.２ パターン検査のための処理＞
図１３は、上記のように構成された本実施形態に係るパターン検査装置による処理手順（メインルーチン）を示すフローチャートである。ＣＰＵ４２がこのフローチャートの各ステップを実行することにより、図１１に示した各部すなわちパターン検査装置の各機能単位が実現される。ここで、格納判定処理部５８はステップＳ５０〜Ｓ５６によって実現され、平均濃度算出部６４と格納データ展開部６２のうち平均濃度算出部６４に関係する部分とは、ステップＳ５８によって実現され、欠陥判定部６６と格納データ展開部６２のうち欠陥判定部６６に関係する部分とは、ステップＳ６０によって実現される。
【００５９】
図１３のフローチャートにおけるステップＳ５０〜Ｓ５６は、参照画像を被検査画像に置き換えれば、第１の実施形態についての図３のフローチャートにおけるステップＳ１０〜Ｓ１６と同一であるので、これらのステップＳ５０〜Ｓ５６の説明を省略する。
【００６０】
ＣＰＵ４２が上記ステップＳ５０〜Ｓ５６の実行を終了した時点では、被検査画像のブロックのうち金メッキのパターンを含むブロックである対象ブロックの画素データのみが、図１５に示すようなデータ構造で画像メモリ６０に格納されている。ただし、図９（ａ）に示すようなプリント基板を検査対象物とし、その撮像画像である被検査画像は、７×７個のブロックに分割されるものとする。なお、この時点では、配列Ａdenに値は未だ設定されていない。
【００６１】
本実施形態では、ＣＰＵ４２は、上記ステップＳ５０〜Ｓ５６の実行後、図１４に示す平均濃度算出処理を実行する。この平均濃度算出処理では、まず、いずれかの対象ブロックに注目する（ステップＳ２８２）。通常は、配列APtrの先頭に格納されたポインタの指す画素データ群に対応する対象ブロックに注目する。例えば図１５に示した例では、ポインタAPtr[０]の指す画素データ群に対応する対象ブロックＥ２に注目する。次に、注目対象ブロックの画素のうち閾値決定処理（ステップＳ５０）で得られた金メッキ検出閾値Ｔｈ以上の画素の平均値を算出する（ステップＳ２８４）。次に、この平均値を、注目対象ブロックにおいて金メッキのパターンを構成する画素の平均濃度値（以下「金メッキ部ブロック平均濃度」という）として画像メモリ６０に格納する（ステップＳ２８６）。図１５に示した例では、注目対象ブロックがブロックＥ２のとき、ポインタAPtr[０]の指す画素データ群のうち金メッキ検出閾値Ｔｈ以上の画素データの平均値den0を、ブロックＥ２の属性情報として、画像メモリ６０内に予め領域の確保された配列Adenの先頭に格納する。
【００６２】
このようにして注目対象ブロックについて金メッキ部ブロック平均濃度が配列Adenに格納されると、次に、未注目の対象ブロックが残っているか否かを判定する（ステップＳ２８８）。この判定の結果、未注目の対象ブロックが残っていれば、未注目の対象ブロックのいずれかに注目し（ステップＳ２９０）、ステップＳ２８４へ戻る。通常は、配列APtrにおいて現時点の注目対象ブロックを指すポインタの次のポインタが指す対象ブロックが、次の注目対象ブロックとなる。
【００６３】
以降、未注目の対象ブロックが無くなるまでステップＳ２８４〜Ｓ２９０を繰り返し実行し、未注目の対象ブロックが無くなれば、平均濃度算出処理を終了し、図１３に示したメインルーチンに復帰する。この時点では、図９（ａ）に示したプリント基板について、各対象ブロックについての金メッキ部ブロック平均濃度が配列Adenに図１５に示すように格納されている。
【００６４】
次にＣＰＵ４２は、図１６に示す欠陥判定処理を実行する（ステップＳ６０）。この欠陥判定処理では、まず、いずれかの対象ブロックに注目する（ステップＳ２８２）。通常は、配列APtrの先頭に格納されたポインタの指す画素データ群に対応する対象ブロックに注目する。図１５に示した例では、ポインタAPtr[０]の指す画素データ群に対応する対象ブロックＥ２に注目する。次に、注目対象ブロックの画像Ａを表す画素データを、配列APtrにおける対応するポインタを参照して取得する（ステップＳ３０４）。そして、これらの画素データに基づき、注目対象ブロックの画像Ａに２値化及び膨張収縮の処理を施すことにより、画像Ｂを得る（ステップＳ３０６）。次に、この画像Ｂで注目対象ブロックの画像Ａをマスクすることにより画像Ｃを得る（ステップＳ３０８）。このようなステップＳ３０６、Ｓ３０８の処理により、注目対象ブロックにおける金メッキのパターンの境界部において欠陥の誤検出が生じないように、金メッキのパターンのみからなる画像Ｃが生成される。
【００６５】
その後、配列Adenから注目対象ブロックについての金メッキ部ブロック平均濃度を取得し、その平均濃度と上記のようにして得られた画像Ｃの各画素値との差の絶対値を求め、それらの絶対値の最大値を欠陥度とする（ステップＳ３１０）。そして、注目対象ブロックにつき設定された検査感度を配列ATsenから取得し、その検査感度に応じて決まる閾値よりも上記欠陥度が大きいか否かにより、注目対象ブロックにおける欠陥の有無、すなわち注目対象ブロックが欠陥ブロックか否かを判定する（ステップＳ３１２）。ここで、使用される閾値（これも「欠陥閾値」という）は、上記欠陥度がどの程度大きければ「欠陥有り」と見なすか否かを決める値であり、検査感度として「高」が設定されている対象ブロックには小さい欠陥閾値が使用され、検査感度として「低」が設定されている対象ブロックには大きい欠陥閾値が使用される。
【００６６】
このようにして注目対象ブロックにおける欠陥の有無が判定された後は、未注目の対象ブロックが残っているか否かを判定する（ステップＳ３１４）。この判定の結果、未注目の対象ブロックが残っていれば、未注目の対象ブロックのいずれかに注目し（ステップＳ３１６）、ステップＳ３０４へ戻る。通常は、配列APtrにおいて現時点の注目対象ブロックに対応するポインタの次のポインタに対応する対象ブロックが、次の注目対象ブロックとなる。
【００６７】
以降、未注目の対象ブロックが無くなるまでステップＳ３０４〜Ｓ３１６を繰り返し実行し、未注目の対象ブロックが無くなれば、欠陥判定処理を終了し、図１３に示したメインルーチンに復帰する。
【００６８】
その後、ＣＰＵ４２は、上記の欠陥判定処理の結果に基づき、各ブロックにおける欠陥の有無を表示装置（図示せず）に表示させる（ステップＳ６２）。
【００６９】
＜２.３ 効果＞
上記実施形態によれば、図９（ａ）に示すようなプリント基板における金メッキのパターンを相対濃度法によって検査する場合、その検査に使用される被検査画像は、図１５に示すようなデータ構造に従って記憶される。これにより、被検査画像におけるブロックのうち検査すべきパターンである金メッキのパターンを含むブロック（対象ブロック）のみにつき画素データが記憶されるので、被検査画像の記憶に必要なメモリ容量を低減することができる。
【００７０】
また、上記実施形態によれば、必要なメモリ容量の増大を抑えつつ、被検査画像のうち検査すべき金メッキのパターンの存在する部分のみにつき詳細な画像を記憶することが可能となる。
【００７１】
さらに、上記実施形態によれば、第１の実施形態と同様、対象ブロック毎にブロックの属性情報として検査感度が設定されるので、検査箇所に応じた検査感度の設定により、検査の重要度に応じた適切な感度で相対濃度法によるパターン検査を行うことができる。
【００７２】
＜３．その他の実施形態および変形例＞
上記各実施形態では、はんだレジスト塗布後のプリント基板における金メッキパターンが検査されるが、本発明において検査対象とするパターンは金メッキのパターンに限定されるものではなく、例えばプリント基板におけるエッチング後の銅パターンの検査にも本発明は適用可能である。また、本発明は、プリント基板以外の他の検査対象物におけるパターンの検査にも適用可能である。ただし、はんだレジスト塗布後のプリント基板における金メッキパターンのように、検査対象物の全面積に占める検査対象パターンの割合が小さい場合に、本発明は特に有効である。すなわち、このような場合のパターン検査において、画像を記憶するためのメモリ容量の低減の効果が大きなものとなる。
【００７３】
また、上記各実施形態では、パターン検査のために記憶すべき画像である参照画像または被検査画像を複数画素からなる画像単位としてのブロックに分割し、参照画像または被検査画像におけるブロックのうち金メッキのパターンを含むブロックである対象ブロックのブロックアドレスを記憶すると共に、各対象ブロックの画素データを記憶している。これは、画像データを階層的に記憶することを意味する。すなわち、記憶すべき画像を階層的に所定の画像単位に分割し、上位階層から順に、各画像単位が金メッキのパターンを含んでいるか否かを調べ、金メッキのパターンを含む画像単位のみにつき、下位階層の画像単位を表すデータを記憶することを意味している。そして、上記各実施形態では、画像記憶のための階層が、ブロックを画像単位とする第１の階層（上位の階層）と画素を画像単位とする第２の階層（下位階層）との２階層からなる。しかし、これに代えて、パターン検査のために記憶すべき画像につき３つ以上の階層を設定して（ただし、最下位の階層における画像単位は常に画素である）、その画像を階層的に記憶するようにしてもよい。このようにして階層の数を増やすことにより、画像を記憶するためのメモリ容量を更に低減することができる。
【００７４】
さらに、上記第１の実施形態では比較法によるパターン検査に本発明が適用され、上記第２の実施形態では相対濃度法によるパターン検査に本発明が適用されているが、本発明は、これらの検査法に限定されるものではなく、例えばＤＲＣ（Design Rule Check）法によるパターン検査にも適用可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るパターン検査装置の機能的構成を示すブロック図である。
【図２】第１の実施形態に係るパターン検査装置のハードウェア構成を示すブロック図である。
【図３】第１の実施形態におけるパターン検査の手順を示すフローチャートである。
【図４】第１の実施形態においてパターン検査のために実行される閾値決定処理を示すフローチャートである。
【図５】第１の実施形態における検査対象物の画像のヒストグラムを示す図である。
【図６】第１の実施形態においてパターン検査のために実行される金メッキ部検出処理を示すフローチャートである。
【図７】第１の実施形態においてパターン検査のために実行される検査感度設定処理を示すフローチャートである。
【図８】第１の実施形態においてパターン検査のために実行される参照画像格納処理を示すフローチャートである。
【図９】第１の実施形態における検査対象物である出荷段階のプリント基板を示す平面図（ａ）、および、そのプリント基板に対する参照画像を記憶するためのデータ構造を示す図（ｂ）である。
【図１０】第１の実施形態の変形例においてパターン検査のために実行される格納判定処理を示すフローチャートである。
【図１１】本発明の第２の実施形態に係るパターン検査装置の機能的構成を示すブロック図である。
【図１２】第２の実施形態に係るパターン検査装置のハードウェア構成を示すブロック図である。
【図１３】第２の実施形態におけるパターン検査の手順を示すフローチャートである。
【図１４】第２の実施形態においてパターン検査のために実行される平均濃度算出処理を示すフローチャートである。
【図１５】第２の実施形態において被検査画像を記憶するためのデータ構造を示す図である。
【図１６】第２の実施形態においてパターン検査のために実行される欠陥判定処理を示すフローチャートである。
【符号の説明】
１０ …移動ステージ
１２ …プリント基板（検査対象物）
１４ …撮像装置
１６ …切換スイッチ
１８ …格納判定処理部
２０ …参照画像記憶部（画像メモリ）
２２ …格納データ展開部（比較制御部）
２４ …比較照合部
２６ …欠陥判定部
３０ …主・副走査アドレス管理部
３２ …バッファメモリ
４０ …コンピュータ
４２ …ＣＰＵ
４４ …メインメモリ
６０ …被検査画像記憶部（画像メモリ）
６２ …格納データ展開部
６４ …平均濃度算出部
６６ …欠陥判定部
Ｔｈ …金メッキ部検出閾値[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a pattern inspection apparatus for inspecting a pattern appearing in the appearance shape of various objects to detect a defect, for example, inspecting a pattern such as a printed board, a lead frame, a semiconductor wafer, and their photomask. The present invention relates to a pattern inspection apparatus that detects fine defects.
[0002]
[Prior art]
Patterns are being miniaturized on printed boards, lead frames, semiconductor wafers, and the like. For example, in a printed circuit board, the pattern has been miniaturized, terminal connection portions have a narrow pitch, and lines and spaces have also been reduced. For this reason, higher detection resolution is required in pattern inspection such as appearance inspection of printed circuit boards. As a result, to store an image used for pattern inspection, that is, an image to be inspected representing an inspection target pattern, or a reference image representing a non-defective pattern to be compared with the inspection target pattern when a comparison method is employed. The required memory capacity is increasing.
[0003]
[Problems to be solved by the invention]
Therefore, an object of the present invention is to provide a pattern inspection apparatus and method that can reduce the memory capacity required for an image to be stored for pattern inspection.
[0004]
[Means for Solving the Problems and Effects of the Invention]
1st invention is a pattern inspection apparatus which test | inspects the said predetermined pattern based on the captured image of the test target object in which the predetermined pattern was formed,
Storage means for storing data representing an image to be stored for inspection of the predetermined pattern;
The image to be stored is divided into predetermined image units hierarchically with pixels as the lowest image unit, and the image unit is the predetermined pattern for each image unit in order from the image unit in the upper hierarchy. At least part of Determining means for determining whether or not
Based on the determination result by the determination means, the predetermined pattern among the image units in a hierarchy higher than the lowest At least part of Storage control means for storing, in the storage means, together with position information of the target image unit, data representing lower-level image units constituting the target image unit only for the target image unit that is an image unit including
It is characterized by providing.
[0005]
According to the first invention as described above, the predetermined pattern to be inspected among the image units in the hierarchy higher than the lowest level At least part of Since the data representing the image unit of the lower hierarchy constituting the image unit is stored only for the image unit including the image unit, the memory capacity for the image to be stored for pattern inspection is reduced, and It is possible to store a detailed image only for a portion including a pattern to be inspected while suppressing an increase in necessary memory capacity.
[0006]
According to a second invention, in the first invention,
The determination unit divides the image to be stored into blocks each of which is an image unit including a plurality of pixels, and each block has the predetermined pattern. At least part of Whether or not
The storage control means is the predetermined pattern among the blocks in the image to be stored. At least part of The pixel data representing each pixel constituting the target block is stored in the storage unit only for the target block that is a block including.
[0007]
According to such 2nd invention, the predetermined pattern which should be test | inspected among each block At least part of Since pixel data representing pixels constituting the block is stored only for the block including the memory, the memory capacity for the image to be stored for pattern inspection is reduced, and the required memory capacity is increased. Thus, it is possible to store a detailed image only for a portion including a pattern to be inspected.
[0008]
According to a third invention, in the second invention,
The determination means includes attribute detection means for detecting attribute of the target block and outputting attribute information for each target block of the image to be stored,
The storage control means causes the storage means to store pixel data representing each pixel constituting each target block in the image to be stored together with the attribute information of the target block.
[0009]
According to such a third invention, the predetermined pattern to be inspected At least part of By using the attribute information stored for each block including the predetermined pattern, it is possible to inspect the predetermined pattern in an appropriate mode (for example, appropriate inspection sensitivity) according to each part of the inspection object.
[0010]
According to a fourth invention, in the third invention,
Area calculating means for calculating the area of each of the continuous regions of the predetermined pattern;
For each target block of the image to be stored, inspection sensitivity setting means for setting the inspection sensitivity of the predetermined pattern according to the area of the continuous region at least part of which is included in the target block;
And a defect detection means for detecting a defect in the predetermined pattern for each target block in accordance with the inspection sensitivity set for each target block based on the pixel data stored in the storage means. To do.
[0011]
According to the fourth aspect of the invention, since the inspection sensitivity is set for each block according to the area of the continuous region of the predetermined pattern to be inspected, appropriate sensitivity (inspection of the inspection object) is set for each part of the inspection object. It is possible to detect a defect in a predetermined pattern with an appropriate inspection sensitivity according to the degree of importance.
[0012]
According to a fifth invention, in the second invention,
A defect detection means for detecting a defect in the predetermined pattern by comparing the image to be inspected, which is the captured image, with a reference image to be a standard representing the predetermined pattern;
The determination means uses the reference image as the image to be stored, and for each block of the reference image, the block is the predetermined pattern. At least part of Whether or not
The storage control means is the predetermined pattern of the reference image block. At least part of Pixel data representing each pixel constituting the target block is stored in the storage means only for the target block that is a block including
The defect detection means includes comparison / collation means for comparing pixel data of the image to be inspected and pixel data of the reference image stored in the storage means for each pixel.
[0013]
According to the fifth aspect, a predetermined pattern to be inspected among the blocks of the reference image. At least part of Since pixel data representing pixels constituting the block is stored only for the block including the reference number, the memory capacity for the reference image to be stored for the pattern inspection by the comparison method is reduced, and the necessary data is stored. It is possible to store a detailed reference image only for a portion including a pattern to be inspected while suppressing an increase in memory capacity.
[0014]
A sixth invention is the second invention, wherein:
A defect that detects a defect in the predetermined pattern based on a difference between an average density that is an average value of target pixels that are pixels constituting the predetermined pattern in the inspection image that is the captured image and each value of the target pixel A detection means;
The determination means uses the image to be inspected as the image to be stored, and the block is the predetermined pattern for each block of the image to be inspected. At least part of Whether or not
The storage control means is the predetermined pattern among the blocks of the image to be inspected. At least part of Pixel data representing each pixel constituting the target block is stored in the storage means only for the target block that is a block including
The defect detection means includes
Based on the pixel data stored in the storage means, average density calculation means for calculating an average value for pixels constituting the predetermined pattern in each target block of the image to be inspected as the average density for each target block;
Based on the pixel data stored in the storage means, calculate the difference between the value of each pixel constituting the predetermined pattern in each target block of the image to be inspected and the average density calculated for the target block, Defect determination means for determining the presence or absence of defects in the predetermined pattern for each target block based on the difference;
It is characterized by including.
[0015]
According to such a sixth invention, the predetermined pattern to be inspected among the blocks of the inspected image. At least part of Since the pixel data representing the pixels constituting the block is stored only for the block containing the image, the memory capacity for the inspected image to be stored for the pattern inspection by the relative density method (details will be described later) is It is possible to store a detailed image to be inspected only for a portion including a pattern to be inspected while suppressing an increase in necessary memory capacity.
[0016]
According to a seventh invention, in any one of the fourth to sixth inventions,
The inspection object is a printed circuit board,
The predetermined pattern is a gold plating pattern formed on the printed circuit board.
[0017]
According to such a seventh invention, for example, when detecting the presence or absence of a defect in a gold plating pattern for wire bonding connection or the like in the appearance inspection of a printed circuit board at the shipping stage, the reference image or the image to be inspected is stored. Therefore, the memory capacity can be reduced. In this case, since the ratio of the area of the gold-plated portion to be inspected to the total area of the printed circuit board is small, a great effect can be obtained in reducing the memory capacity.
[0018]
An eighth invention is a pattern inspection method for inspecting a predetermined pattern based on a captured image of an inspection object on which the predetermined pattern is formed,
The image to be stored for the inspection of the predetermined pattern is divided into predetermined image units hierarchically with pixels as the lowest image unit, and the image unit for each image unit in order from the image unit in the upper hierarchy. The predetermined pattern At least part of A determination step of determining whether or not
Based on the determination result in the determination step, the predetermined pattern among the image units in a hierarchy higher than the lowest level At least part of A storage step of storing, in a predetermined storage unit, data representing the image unit of a lower layer constituting the target image unit together with position information of the target image unit only for the target image unit including the target image unit;
It is characterized by providing.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the accompanying drawings.
<1. First Embodiment>
First, the pattern inspection apparatus according to the first embodiment of the present invention will be described. This pattern inspection apparatus is an apparatus for inspecting the appearance of a printed circuit board at the shipping stage, and inspects the presence or absence of defects in a gold plating pattern formed on the printed circuit board for wire bonding connection or the like by a comparison method. Since this inspection uses the gold-plated pattern after the printed circuit board manufacturing process is completed, that is, after the solder resist (solder resist) is applied to the printed circuit board, the entire area of the printed circuit board that is the inspection object. On the other hand, the ratio of the area of the inspection target pattern is small. The present embodiment pays attention to this point, and aims to reduce the memory capacity necessary for storing the reference image used for the pattern inspection by the comparison method. Note that the reference image and the image to be inspected in the present embodiment may be a multi-value image or a binary image, but in the following description, these are assumed to be multi-value images.
[0020]
<1.1 Configuration of pattern inspection device>
FIG. 1 is a block diagram showing a functional configuration of the pattern inspection apparatus according to the present embodiment. This pattern inspection apparatus includes an imaging device 14 having a line CCD and a moving stage 10 on which a printed circuit board 12 as an inspection object is placed. The imaging device 14 images the printed circuit board 12 while moving the printed circuit board 12 by the moving stage 10 with the longitudinal direction of the line CCD as the main scanning direction and the moving direction of the moving stage 10 as the sub-scanning direction. As a result, the signal Dv indicating the captured image of the printed circuit board 12 is input from the imaging device 14 to the main body of the pattern inspection device. The main body of the pattern inspection apparatus includes a changeover switch 16, a storage determination processing unit 18, a reference image storage unit 20, a stored data expansion unit 22, a comparison / collation unit 24, a defect determination unit 26, and a monitor display unit 28. It has.
[0021]
In the pattern inspection apparatus having the above configuration, a good printed circuit board (hereinafter referred to as “reference board”) 12 is first imaged, and a signal Dv of the captured image is input to the storage determination processing unit 18 by the changeover switch 16. The storage determination processing unit 18 detects a gold plating part in the reference image as a thinned image, and stores only pixel data indicating a gold plating pattern based on the detection result in the reference image storage unit 20 in units of blocks described later. As a result, the reference image is stored. Next, the printed circuit board 12 that is the inspection object is imaged, and the signal Dv of the captured image is input to the comparison / collation unit 24 by the changeover switch 16 as data representing the image to be inspected in units of pixels. At this time, the stored data expansion unit 22 reads the reference image data from the reference image storage unit 20, and responds to the position in synchronization with the sequential input of the inspected image data to the comparison / collation unit 24 in units of pixels. The reference image data is sequentially input to the comparison / collation unit 24 in units of pixels. The comparison / collation unit 24 compares the data of the image to be inspected and the data of the reference image input in this way for each pixel, and outputs difference map data that is data corresponding to the difference between the two images. The defect determination unit 26 detects a defect by binarizing the difference map data using a predetermined threshold. The monitor display unit 28 displays the defect thus detected so that its position and shape can be recognized.
[0022]
FIG. 2 is a block diagram showing a hardware configuration of the pattern inspection apparatus according to the present embodiment (however, the moving stage 10 is omitted). As described above, the pattern inspection apparatus includes the imaging device 14, the movable stage 10, and the inspection apparatus main body. The main body of the inspection apparatus includes a main / sub-scanning address management unit 30, a buffer memory 32, an image memory 20 as a reference image storage unit, a comparison control unit 22 as a stored data expansion unit, and the above-described comparison / collation unit 24. And a computer 40, which are connected to each other by a system bus 100 so as to be able to transfer data. The image signal Dv output from the imaging device 14 is input to the buffer memory 32 and the comparison / collation unit 24. The imaging device 14 and the moving stage 10 are respectively controlled by control signals Sc1 and Sc2 output from the CPU 42 in the computer 42 based on a predetermined program.
[0023]
The main / sub-scanning address management unit 30 receives pixels (hereinafter referred to as a reference position signal Sref indicating the origin of the captured image and an image signal Dv sequentially input from the imaging device 14 to the apparatus main body from the imaging device 14 and the moving stage 10. An image clock signal Sa indicating the position of the “input pixel” in the main scanning direction and an encoder signal Sb indicating the position of the input pixel in the sub-scanning direction are received, and based on these signals, in all areas of the captured image A signal indicating the position of the input pixel (hereinafter referred to as “pixel address signal”) Sad is output. This pixel address Sad is input to the buffer memory 32 and the comparison / collation unit 24.
[0024]
The buffer memory 32 temporarily stores the signal Dv of the reference image input from the imaging device 14 as pixel data at an address corresponding to the pixel address signal Sad. The computer 40 includes a CPU 42 as a central processing unit, a memory (hereinafter referred to as “main memory”) 44 as a main memory, a display device (not shown) as a monitor display unit 28, and input operations such as a keyboard and a mouse. The storage determination processing unit 18 and the defect determination unit 26 are realized in software by the CPU 42 executing a predetermined program stored in the main memory 44.
[0025]
When the signal Dv indicating the reference image, which is a captured image of the reference board, is input from the imaging device 14 to the apparatus main body, the image memory 20 serving as the reference image storage unit is used by the computer 40 serving as the storage determination processing unit 18. Only pixel data indicating the gold plating pattern in the reference image is stored in units of blocks to be described later.
[0026]
The comparison control unit 22 as a stored data development unit performs main / sub scanning when a signal Dv indicating an image to be inspected, which is a captured image of a printed circuit board as an inspection object, is input from the imaging device 14 to the apparatus main body. The pixel data Bdr of the reference image for the block including the pixel corresponding to the pixel address signal Sad from the address management unit 30 is read from the image memory 20. Then, in synchronization with the sequential input of the pixel data of the image to be inspected to the comparison / collation unit 24, the pixel data Dr of the reference image corresponding to the position is sequentially input to the comparison / collation unit 24.
[0027]
The comparison / collation unit 24 compares the data of the image to be inspected and the data of the reference image input in this way for each pixel, and outputs difference map data that is data corresponding to the difference between the two images. This difference map data is input to the computer 40 as the defect determination unit 26.
[0028]
<1.2 Processing for pattern inspection>
FIG. 3 is a flowchart showing a processing procedure (main routine) by the pattern inspection apparatus according to the present embodiment configured as described above. In this flowchart, steps S10 to S16 are executed by the CPU 42 based on a predetermined program, whereby the storage determination processing unit 18 is realized. Step S18 is executed by the comparison control unit 22 and the comparison collation unit 24 under the control of the CPU. Step S20 is executed by the CPU 42, whereby the defect determination unit 26 is realized. Step S22 is executed by the display device (monitor display unit) under the control of the CPU. In the present embodiment, the comparison control unit 22 and the comparison collation unit 24 are realized as dedicated hardware, but these may also be realized by the CPU 42 as software.
[0029]
In the present embodiment, the CPU 42 operates as follows based on a predetermined program for pattern inspection under the above hardware configuration.
[0030]
First, the CPU 42 executes threshold value determination processing as shown in FIG. 4 in order to determine a threshold value for detecting a gold plating pattern in the reference image (hereinafter referred to as “gold plating detection threshold value” or simply “threshold value”) (see FIG. 4). Step S10). In this threshold value determination process, first, the imaging device 14 is caused to capture an image of a reference board, data representing a thinned image of a reference image obtained thereby (hereinafter referred to as “thinned image data”) is stored in the buffer memory 32, and the thinned image A density histogram is generated from the data (step S102). By the way, in the photographed image of the printed circuit board, the image density of the base part (base material part) and the solder resist part is low, and the image density of the gold plating part is high. Therefore, as shown in FIG. 5, the density histogram generated here is a bimodal histogram having a peak p1 for the base portion and a peak p2 corresponding to the gold plating portion. Therefore, the density corresponding to the valley t1 in this bimodal histogram is set as the gold plating detection threshold Th (step S104). By binarizing the thinned image with the threshold Th, the gold-plated portion can be easily detected in the thinned image (reference image). After the threshold Th is determined, a thinned image is displayed on a display device (not shown) of the computer 40 for confirmation of the threshold Th (Step S106). Further, when the operator who sees the display performs an operation for changing the threshold Th, the threshold Th is changed according to the operation. Thereafter, the threshold value determination process is terminated, and the process returns to the main routine shown in FIG.
[0031]
Next, the CPU 42 executes a gold plating portion detection process shown in FIG. 6 (step S12). In this gold-plated portion detection process, first, a binarized image is generated by binarizing the thinned-out image that is the reference image with the gold-plated portion detection threshold Th (step S122). In this binarized image, the value of the pixel whose value is equal to or greater than the threshold Th in the thinned image (such a pixel can be regarded as constituting a gold plating pattern) is “1”, and the values of the other pixels Becomes “0”. Next, this binarized image is divided into blocks each of which is an image unit composed of a plurality of pixels, and for each block including pixels whose value is “1”, a block address Bad indicating the position of the block is stored in the image memory 20. (Step S124). For example, when a thinned image of a printed circuit board having a solder resist portion, a base portion, and a gold plating portion as shown in FIG. 9A is divided into 7 × 7 blocks, the second row, the E column, Blocks of 2nd row, Fth column, 3rd row, Eth column, 3rd row, Fth column, 5th row, Eth column, 5th row, Fth column, 6th row, Eth column, 6th row, Fth column Includes the gold plating pattern gp1 or gp2 (a part thereof), the block addresses indicating the positions of these blocks are sequentially stored in an array ABad in which an area is reserved in the image memory 20 in advance. That is, as shown in FIG. 9B, ABad [0] = “E2”, ABad [1] = “F2”, ABad [2] = “E3”, ABad [3] = “F3”, ABad [4 ] = “E5”, ABad [5] = “F5”, ABad [6] = “E6”, and ABad [7] = “F6”. Here, the block address of the jth row and the Eth column is expressed as “Ej”, and the block address of the jth row and the Fth column is expressed as “Fj” (j = 1 to 7). In the following, a block whose block address is “Xj” is expressed as “block Xj” (X = A to G, j = 1 to 7). In this way, when the blocks including the gold plating pattern are detected and their block addresses are stored, the gold plating portion detection process is terminated, and the process returns to the main routine shown in FIG.
[0032]
Next, the CPU 42 executes inspection sensitivity setting processing shown in FIG. 7 (step S14). In this inspection sensitivity setting process, first, a continuous region consisting of pixels having a value of “1”, that is, a closed graphic is extracted from the above-described binarized image, and the area of each closed graphic is calculated (step S142). Next, a block including a pixel having a threshold value Th or more in the thinned image, that is, a block including a pixel having a value of “1” in the binarized image (this is a block including a gold plating pattern, hereinafter referred to as “target block”). Attention is paid to any one (step S144), and a closed figure to which a pixel equal to or greater than the threshold Th belongs is obtained for the target block (step S146). When the target block includes a plurality of closed figures, a closed figure having the minimum area in the target block is obtained (steps S148 and S150). Thereafter, the inspection sensitivity is set for the target block according to the area of the closed figure included in the target block (or the minimum value of the areas when a plurality of closed figures are included) (step S152). In the example shown in FIG. 9A, blocks E2, F2, E3, F3, E5, F5, E6, and F6 are target blocks, and any of these is set as a target block, and the target block is inspected. Set the sensitivity. Specifically, the inspection sensitivity for the target block is set to a value indicating the inspection sensitivity in the array element corresponding to the target block among the elements of the array ATsen in which the area is secured in advance in the image memory 20 (“ ("High" or "Low") is stored (see FIG. 9B).
[0033]
In general, the following three types of portions are exposed on the printed circuit board at the shipping stage where the conductive portions such as gold plating are exposed.
(1) A portion to be connected as a terminal.
(2) A portion of a GND pattern (grounding portion pattern) for shielding.
(3) A portion of an alignment pattern (referred to as “dragonfly mark”) used in a subsequent process.
Of these, the area (2) has a very large continuous area, and the areas (1) and (3) are not large. On the other hand, with regard to the importance of inspection, the part (1) is the highest, and the part (2) is relatively insignificant because there is no problem other than a large defect. If the part (3) can also be aligned, Since this is not a problem, the importance of inspection is relatively low. Therefore, (1) The inspection sensitivity of this part should be set high, (2) And the sensitivity of the inspection of the part (3) may be low. By the way, the part (1) and the part (2) can be distinguished by the area. In addition, it is difficult to distinguish the part (1) and the part (3) by area, but since the number of the part (3) is not large, even if an incorrect sensitivity is set, The operator can easily correct the sensitivity. Therefore, a gold-plated portion corresponding to a closed figure with a small area should be inspected with high sensitivity, and a gold-plated portion corresponding to a closed figure with a large area should be inspected with low sensitivity. For example, when the sensitivity is divided into three stages of “high”, “medium”, and “low”, the sensitivity is an area such as “30 pixels or less”, “80 pixels or less”, “200 pixels or more”, for example. It is good to correspond to.
[0034]
In this embodiment, the inspection sensitivity is divided into two stages of “high” and “low”, and the inspection sensitivity is set to “high” for a target block including a gold-plated pattern (closed figure) composed of 30 or less pixels. The target block including a gold-plated pattern (closed figure) composed of more than 30 pixels is set to “low”. Therefore, for the printed circuit board shown in FIG. 9A, assuming that each block consists of 4 × 4 pixels (see FIG. 9B), the blocks E2, F2, E3, and F3 are gold-plated consisting of 20 pixels. Therefore, the inspection sensitivity of these blocks is “high”, and the blocks E5, F5, E6, and F6 include a gold plating pattern gp2 (part) of 36 pixels. The inspection sensitivity of those blocks is “low”.
[0035]
Once the inspection sensitivity determined as described above is set for the target block of interest, it is next determined whether or not the target block of unfocused remains (step S154), and the target block of unfocused remains. For example, attention is paid to any of these target blocks (step S156), and the process returns to step S148. Thereafter, steps S148 to S156 are repeatedly executed until there is no unfocused target block. If there is no unfocused target block, the inspection sensitivity setting process is terminated, and the process returns to the main routine shown in FIG. At this time, for the printed circuit board shown in FIG. 9A, the inspection sensitivity of each target block is stored as the attribute information of each target block in the array ATsen as shown in FIG. 9B.
[0036]
Next, the CPU 42 executes a reference image storage process shown in FIG. 8 (step S16). In this reference image storing process, first, the imaging device 14 is caused to image the reference substrate again, and the reference image obtained thereby is divided into a plurality of blocks in the same manner as the division of the thinned image described above (FIG. 9A )), Pixel data of the reference image is input from the imaging device 14 for each block row, and is temporarily stored in the buffer memory 32 (step S162). When pixel data for one block row is stored in the buffer memory 32 (hereinafter, the block row in which the pixel data is stored in the buffer memory 32 is referred to as “corresponding block row”), the pixel of the target block included in the corresponding block row The data is stored in the image memory 20 in association with the block address and inspection sensitivity already stored for the target block (step S164). Specifically, as shown in FIG. 9B, the block addresses of all the target blocks are stored in the array ABad in the scanning order, so the block addresses stored in the array ABad are referred to in order from the head, Based on the pixel address signal Sad for the corresponding block row output from the sub-scanning address management unit 30, it is determined whether or not the corresponding block row includes the target block. Then, based on the determination result, the pixel data of the target block included in the corresponding block row is transferred from the buffer memory 32 to the image memory 20 and stored therein, and the array APtr in which an area is reserved in the image memory 20 in advance. Among the elements, the pointers indicating the pixel data in the image memory 20 are stored in the array elements corresponding to the target block (see FIG. 9B). Thereafter, it is determined whether or not all pixel data of the reference image (pixel data of all block rows) has been input from the imaging device 14 (step S166), and when all the pixel data of the reference image has not been input. Returns to step S162. Thereafter, steps S162 to S166 are repeatedly executed until all pixel data of the reference image is input. Then, when all the pixel data of the reference image is input and the pixel data of all the target blocks are stored in the image memory 20 with the data structure as shown in FIG. 9B, the reference image storage process is terminated. Returning to the main routine shown in FIG.
[0037]
Thus, the operation (steps S12 to S16) of the storage determination processing unit 18 realized by software by the CPU 42 is completed.
[0038]
Thereafter, the comparison / collation process is executed as follows (step S18). First, the CPU 42 causes the imaging device 14 to image a printed circuit board as an inspection object, and outputs an image signal Dv representing an inspection image obtained thereby. The image signal Dv is input to the comparison / collation unit 24 realized as hardware. As a result, pixel data of the image to be inspected is sequentially input to the comparison / collation unit 24 in accordance with scanning for imaging the printed circuit board 12. At this time, the main / sub scanning address management unit 30 outputs a pixel address signal Sad corresponding to the pixel data sequentially input from the imaging device 14, and the pixel address signal Sad is input to the comparison control unit 22. Based on the pixel address signal Sad, the comparison control unit 22 refers to the arrays ABad and APtr as shown in FIG. 9B, and generates a reference image for the block including the pixel corresponding to the pixel address signal Sad. Pixel data Bdr is read out from the image memory 20 together with the block address Bad of the block. Then, in synchronization with the sequential input of the pixel data of the image to be inspected to the comparison / collation unit 24, the pixel data Dr of the reference image corresponding to the position is sequentially input to the comparison / collation unit 24. The comparison / collation unit 24 compares the data of the image to be inspected and the data of the reference image input in this way for each pixel, and outputs difference map data that is data corresponding to the difference between the two images.
[0039]
In the present embodiment, since the block address of each target block is stored in the array ABad in the scanning order for imaging the printed circuit board (see FIG. 9B), the comparison control unit 22 performs main / sub scanning. The pixel data Bdr of the reference image for the block including the pixel corresponding to the pixel address signal Sad from the address management unit 30 can be read efficiently. Therefore, if the block addresses of the respective target blocks are not stored in the array ABad in the scanning order, the block addresses in the array ABad are sorted in the scanning order after the block addresses of the respective target blocks are stored. preferable. In the above description, when the block including the pixel corresponding to the pixel address signal Sad from the main / sub-scanning address management unit 30 is not the target block (in the case of the block not including the gold plating pattern), that block of the reference image. The pixel data is not stored in the image memory 20. In this case, the comparison control 22 outputs predetermined special pixel data Dr, and the comparison and collation unit 24 substantially compares such pixels based on the special pixel data Dr from the comparison control unit 22. "0" is output as the difference value between the two images without performing the above. This means that there is no difference between the inspected image and the reference image for blocks other than the target block.
[0040]
When the above comparison / collation processing is completed, the CPU 42 detects a defect by binarizing the difference map data using a threshold corresponding to the inspection sensitivity set in the array ATsen for each target block (step S20). . Here, the threshold value used (hereinafter referred to as “defect threshold value”) is a value that determines whether or not the value of the corresponding pixel between the reference image and the image to be inspected is regarded as a defect, A small defect threshold is used for the target block for which “high” is set as the inspection sensitivity, and a large defect threshold is used for the target block for which “low” is set as the inspection sensitivity. After performing the defect detection based on such a defect threshold, the CPU 42 displays the detected defect on a display device (not shown) so that its position and shape can be recognized (step S22).
[0041]
<1.3 Effects>
According to the above embodiment, when the gold plating pattern on the printed circuit board as shown in FIG. 9A is inspected by the comparison method, the reference image used for the inspection is as shown in FIG. 9B. Stored according to the data structure. That is, the reference image is divided into blocks each of which is an image unit composed of a plurality of pixels, and pixel data is stored only for blocks (target blocks) including a gold plating pattern that is a pattern to be inspected among these blocks. Therefore, the memory capacity necessary for storing the reference image can be reduced. In particular, in the case of appearance inspection of printed circuit boards at the shipping stage, the area of the gold-plated portion to be inspected is generally about 10% of the total area, and the proportion of the area of the gold-plated portion is small. The effect of reducing the memory capacity is significant. When the inventor of the present application investigated an actual printed circuit board, the memory capacity necessary for storing the reference image in the above embodiment is about 12% of the memory capacity for storing all pixel data of the reference image on average. That is, it is confirmed that the necessary memory capacity is reduced to about 1/8.
[0042]
Further, according to the above-described embodiment, it is possible to store a detailed image only for a portion where a gold plating pattern to be inspected exists in a reference image while suppressing an increase in necessary memory capacity.
[0043]
Furthermore, according to the embodiment, inspection sensitivity is set as block attribute information for each target block (see FIG. 9B), and the gold plating pattern is inspected by changing the inspection sensitivity for each target block. Can do. As a result, a high-inspection location such as a gold-plated portion constituting a portion connected as a terminal is inspected with high sensitivity, and a low-intensity location such as a shield GND pattern is low. As inspected with sensitivity, it becomes easy to perform pattern inspection with appropriate sensitivity according to the importance of inspection.
[0044]
<1.4 Modification of First Embodiment>
In the above embodiment, the reference substrate is scanned twice by the imaging device 14 and the moving stage 10 for imaging, and the gold plating detection threshold Th is determined based on the thinned image obtained by the first scanning (imaging), and the gold plating pattern The reference block obtained by the second scanning (imaging) is efficiently stored in the image memory 20 with the data structure as shown in FIG. 9B. is doing. However, in some cases, it is possible to efficiently store a reference image with the same data structure by scanning the reference substrate only once. For example, in the above embodiment, the area of each closed figure corresponding to the gold-plated portion is obtained in order to set the inspection sensitivity for each target block (step S142 in FIG. 7). If not, the storage determination processing unit 18 is realized by the storage determination process shown in FIG. 10 instead of the threshold value determination process, the gold plating part detection process, and the inspection sensitivity setting process (steps S10 to S16 in FIG. 3). Can do. In this storage determination process, the CPU 42 operates as follows based on a predetermined program.
[0045]
First, the reference board is imaged by the imaging device 14, and pixel data representing a reference image obtained by the imaging is input from the imaging device 14 for each block row and temporarily stored in the buffer memory 32 (step S171). When pixel data for one block row is stored in the buffer memory 32 (hereinafter, the block row in which the pixel data is stored in the buffer memory 32 is referred to as an “input block row”), attention is paid to the first block in the input block row. (Step S172), it is determined whether or not the target block includes a gold plating pattern depending on whether or not the block of interest includes a pixel equal to or greater than a predetermined threshold (Step S174). The threshold value used here is determined based on a density histogram similar to the density histogram shown in FIG. 5 by capturing an image of a representative portion of the printed circuit board in advance.
[0046]
As a result of the determination, if the target block includes a gold plating pattern, the pixel data constituting the target block is stored in the image memory 20 in association with the block address of the target block (step S175). At this time, pointers indicating pixel data of the target block stored in the image memory 20 are stored in the array APtr as shown in FIG. 9B. Thereafter, the process proceeds to step S176. As a result of the determination, if the target block does not include a gold plating pattern, the process proceeds to step S176 without storing the pixel data of the target block in the image memory 20.
[0047]
In step S176, it is determined whether or not an unfocused block remains in the input block row. As a result of the determination, if an unfocused block remains, the block of interest that is the next block of the current block of interest in the input block row is focused (step S177), and the process returns to step S173. Then, steps S173 to S177 are repeatedly executed until there are no unfocused blocks in the input block row. If there are no unfocused blocks, the process proceeds to step S178.
[0048]
In step S178, it is determined whether all pixel data of the reference image (pixel data of all block rows) has been input from the imaging device 14, and if all of the pixel data of the reference image has not been input, step S178 is performed. Return to S171. Thereafter, steps S171 to S178 are repeatedly executed until all pixel data of the reference image is input. Then, all the pixel data of the reference image is input, and the pixel data of all the blocks including the gold plating pattern are excluded from the data structure shown in FIG. 9B (however, the array ATsen is excluded). ), The storage determination process is terminated, and the process returns to the main routine shown in FIG.
[0049]
Thereafter, the defect detection in the gold plating part is performed by the same process (steps S18 to S22) as in the above embodiment, and the detected defect is displayed.
[0050]
As can be seen from the above description, even when the storage determination processing unit 18 is realized by the storage determination process, the memory capacity necessary for storing the reference image can be reduced, and the necessary memory capacity can be reduced. While suppressing the increase, it is possible to store a detailed image only for the portion where the gold plating pattern to be inspected exists in the reference image.
[0051]
<2. Second Embodiment>
Next, a pattern inspection apparatus according to the second embodiment of the present invention will be described. This pattern inspection apparatus is also an apparatus for visual inspection of a printed circuit board at the shipping stage, and inspects the presence or absence of defects in a gold plating pattern formed on the printed circuit board for wire bonding connection or the like. Unlike the first embodiment in which the inspection is performed based on the above, the inspection is performed based on the defect inspection method disclosed in Japanese Unexamined Patent Publication No. 2000-258353. The defect inspection method disclosed in the publication is a defect inspection method for inspecting a defect of the inspection object based on density data for each pixel obtained from a captured image of the inspection object, and the total density data is locally The pixel is divided into regions, and when the density data in pixel units is far from the average density in the local region, the pixel is determined to be a defective pixel (hereinafter, such defect inspection method is referred to as a defect inspection method). "Relative concentration method"). In the following description, the same components as those in the first embodiment among the components of the pattern inspection apparatus according to the present embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0052]
<2.1 Configuration of pattern inspection device>
FIG. 11 is a block diagram showing a functional configuration of the pattern inspection apparatus according to the present embodiment. This pattern inspection apparatus includes an imaging device 14 and a moving stage 10 having the same configuration as that of the first embodiment. The printed board 12 is imaged by these, and a signal Dv indicating a captured image obtained thereby is an imaging device. 14 to the main body of the pattern inspection apparatus. The main body of the pattern inspection apparatus includes a storage determination processing unit 58, an inspected image storage unit 60, a stored data expansion unit 62, an average density calculation unit 64, a defect determination unit 66, and a monitor display unit 68. Yes.
[0053]
In the pattern inspection apparatus having the above-described configuration, the printed circuit board 12 that is an inspection target is imaged, and a signal Dv of an inspection image obtained by the imaging is input from the imaging apparatus 14 to the storage determination processing unit 58. The storage determination processing unit 58 detects a gold plating part in the inspected image, and stores only pixel data indicating a gold plating pattern in the inspected image storage unit 60 based on the detection result in units of blocks. Thereby, the inspected image is stored. Next, the stored data expansion unit 62 reads out pixel data of the image to be inspected from the image storage unit 60 to be inspected, and based on the pixel data of the image to be inspected, the average density calculation unit 64 performs the gold plating pattern for each block. The average concentration is calculated. Thereafter, the stored data expansion unit 62 reads the pixel data of the inspected image from the inspected image storage unit 60 again in units of blocks, and the pixel data of the inspected image in units of blocks and the gold plating pattern calculated for each block. Based on the average density, the defect determination unit 66 determines the presence / absence of a defect for each block. The monitor display unit 68 displays the defect detected in this way.
[0054]
FIG. 12 is a block diagram showing a hardware configuration of the pattern inspection apparatus according to the present embodiment (however, the moving stage 10 is omitted). This pattern inspection apparatus includes the imaging device 14 and the movable stage 10 described above and the inspection apparatus main body. The inspection apparatus main body includes a main / sub-scanning address management unit 30, a buffer memory 32, an image memory 60 as an inspected image storage unit, and a computer 40, which are connected to each other by a system bus 100 so that data can be transferred to each other. The image signal Dv output from the imaging device 14 is input to the buffer memory 32. The imaging device 14 and the moving stage 10 are respectively controlled by control signals Sc1 and Sc2 output from the CPU 42 in the computer 40 based on a predetermined program.
[0055]
As in the first embodiment, the main / sub-scanning address management unit 30 outputs a pixel address signal Sad indicating the position of the input pixel in the entire region of the inspection image that is a captured image. The pixel address signal Sad is input to the buffer memory 32.
[0056]
The buffer memory 32 temporarily stores the signal Dv of the inspection image input from the imaging device 14 as pixel data at an address corresponding to the pixel address signal Sad.
[0057]
As in the first embodiment, the computer 40 includes a CPU 42, a main memory 44, a display device (not shown) as a monitor display unit 68, and an input operation device (not shown) such as a keyboard and a mouse. The CPU 42 executes a predetermined program stored in the main memory 44, whereby the storage determination processing unit 58, the stored data expansion unit 62, the average density calculation unit 64, and the defect determination unit 66 are realized by software. To do.
[0058]
<2.2 Processing for pattern inspection>
FIG. 13 is a flowchart showing a processing procedure (main routine) by the pattern inspection apparatus according to the present embodiment configured as described above. When the CPU 42 executes each step of this flowchart, each unit shown in FIG. 11, that is, each functional unit of the pattern inspection apparatus is realized. Here, the storage determination processing unit 58 is realized by steps S50 to S56, and the portion related to the average density calculation unit 64 in the average density calculation unit 64 and the stored data development unit 62 is realized by step S58, and defect determination is performed. The portion related to the defect determination unit 66 in the unit 66 and the stored data expansion unit 62 is realized by step S60.
[0059]
Steps S50 to S56 in the flowchart of FIG. 13 are the same as steps S10 to S16 in the flowchart of FIG. 3 for the first embodiment if the reference image is replaced with the image to be inspected. Description is omitted.
[0060]
At the time when the CPU 42 completes the execution of the above steps S50 to S56, only the pixel data of the target block that is a block including the gold plating pattern among the blocks of the image to be inspected has the data structure as shown in FIG. Stored in However, it is assumed that a printed circuit board as shown in FIG. 9A is an inspection object, and an inspection image that is a captured image is divided into 7 × 7 blocks. At this time, no value has been set in the array Aden.
[0061]
In the present embodiment, the CPU 42 executes the average density calculation process shown in FIG. 14 after performing the above steps S50 to S56. In this average density calculation process, first, attention is paid to one of the target blocks (step S282). Usually, attention is paid to the target block corresponding to the pixel data group indicated by the pointer stored at the head of the array APtr. For example, in the example shown in FIG. 15, attention is paid to the target block E2 corresponding to the pixel data group pointed to by the pointer APtr [0]. Next, an average value of pixels equal to or greater than the gold plating detection threshold Th obtained in the threshold determination process (Step S50) among the pixels of the target block is calculated (Step S284). Next, this average value is stored in the image memory 60 as an average density value of pixels constituting the gold plating pattern in the target block (hereinafter referred to as “gold plating portion block average density”) (step S286). In the example shown in FIG. 15, when the target block of interest is the block E2, the average value den0 of the pixel data equal to or greater than the gold plating detection threshold Th in the pixel data group indicated by the pointer APtr [0] is used as the attribute information of the block E2. In the image memory 60, the area is stored at the head of the array Aden in which the area is secured in advance.
[0062]
When the gold-plated portion block average density for the target block of interest is stored in the array Aden in this way, it is next determined whether or not the target block of unattention remains (step S288). As a result of this determination, if an unfocused target block remains, focus on any of the unfocused target blocks (step S290), and the process returns to step S284. Normally, the target block pointed to by the pointer next to the pointer indicating the current target block in the array APtr is the next target block.
[0063]
Thereafter, steps S284 to S290 are repeatedly executed until there is no unfocused target block. If there is no unfocused target block, the average density calculation process is terminated, and the process returns to the main routine shown in FIG. At this point in time, for the printed circuit board shown in FIG. 9A, the gold-plated part block average density for each target block is stored in the array Aden as shown in FIG.
[0064]
Next, the CPU 42 executes the defect determination process shown in FIG. 16 (step S60). In this defect determination process, first, attention is paid to one of the target blocks (step S282). Usually, attention is paid to the target block corresponding to the pixel data group indicated by the pointer stored at the head of the array APtr. In the example illustrated in FIG. 15, attention is focused on the target block E2 corresponding to the pixel data group indicated by the pointer APtr [0]. Next, pixel data representing the image A of the block of interest is acquired with reference to the corresponding pointer in the array APtr (step S304). Then, based on these pixel data, the image A of the block of interest is subjected to binarization and expansion / contraction processing to obtain an image B (step S306). Next, an image C is obtained by masking the image A of the target block of interest with this image B (step S308). By such processing in steps S306 and S308, an image C consisting only of the gold plating pattern is generated so that a defect is not erroneously detected at the boundary of the gold plating pattern in the target block.
[0065]
Thereafter, the average density of the gold-plated block for the block of interest is obtained from the array Aden, and the absolute value of the difference between the average density and each pixel value of the image C obtained as described above is obtained. Is the defect degree (step S310). Then, the inspection sensitivity set for the target block is acquired from the array ATsen, and the presence or absence of a defect in the target block, that is, the target block according to whether or not the defect degree is greater than a threshold value determined according to the inspection sensitivity. Is determined to be a defective block (step S312). Here, the threshold value used (also referred to as “defect threshold value”) is a value that determines how much the above-mentioned defect degree is regarded as “defective”, and “high” is set as the inspection sensitivity. A small defect threshold is used for the target block that is set, and a large defect threshold is used for the target block for which “low” is set as the inspection sensitivity.
[0066]
After determining whether or not there is a defect in the target block in this way, it is determined whether or not an untargeted target block remains (step S314). As a result of the determination, if an unfocused target block remains, the focus is on any of the unfocused target blocks (step S316), and the process returns to step S304. Normally, the target block corresponding to the pointer next to the pointer corresponding to the current target block in the array APtr is the next target block.
[0067]
Thereafter, steps S304 to S316 are repeatedly executed until there is no unfocused target block. If there is no unfocused target block, the defect determination process is terminated and the process returns to the main routine shown in FIG.
[0068]
Thereafter, based on the result of the defect determination process, the CPU 42 displays the presence or absence of a defect in each block on a display device (not shown) (step S62).
[0069]
<2.3 Effects>
According to the above embodiment, when the gold plating pattern on the printed circuit board as shown in FIG. 9A is inspected by the relative density method, the inspected image used for the inspection has a data structure as shown in FIG. Will be remembered according to. As a result, the pixel data is stored only for the block (target block) including the gold plating pattern that is the pattern to be inspected among the blocks in the inspected image, thereby reducing the memory capacity necessary for storing the inspected image. Can do.
[0070]
Further, according to the above-described embodiment, it is possible to store a detailed image only for a portion where a gold plating pattern to be inspected exists in an image to be inspected while suppressing an increase in necessary memory capacity.
[0071]
Furthermore, according to the above-described embodiment, since the inspection sensitivity is set as the block attribute information for each target block, as in the first embodiment, the inspection sensitivity is set according to the inspection location. Pattern inspection by the relative density method can be performed with appropriate sensitivity.
[0072]
<3. Other Embodiments and Modifications>
In each of the above embodiments, the gold plating pattern on the printed circuit board after applying the solder resist is inspected, but the pattern to be inspected in the present invention is not limited to the gold plating pattern, for example, the copper after etching on the printed circuit board The present invention is also applicable to pattern inspection. The present invention is also applicable to pattern inspection on other inspection objects other than printed circuit boards. However, the present invention is particularly effective when the ratio of the inspection target pattern occupying the entire area of the inspection target is small, such as a gold plating pattern on the printed circuit board after applying the solder resist. That is, in the pattern inspection in such a case, the effect of reducing the memory capacity for storing the image is significant.
[0073]
In each of the above embodiments, the reference image or the image to be inspected, which is an image to be stored for pattern inspection, is divided into blocks as image units composed of a plurality of pixels, and gold plating among the blocks in the reference image or the image to be inspected is performed. The block address of the target block which is a block including the pattern is stored, and the pixel data of each target block is stored. This means that image data is stored hierarchically. That is, the image to be stored is hierarchically divided into predetermined image units, and in order from the upper layer, it is checked whether each image unit includes a gold plating pattern. This means that data representing the image unit of the hierarchy is stored. In each of the above embodiments, the hierarchy for image storage is the two hierarchies: the first hierarchy (upper hierarchy) with blocks as image units and the second hierarchy (lower hierarchy) with pixels as image units. Consists of. However, instead of this, three or more hierarchies are set for an image to be stored for pattern inspection (however, the image unit in the lowest hierarchy is always a pixel), and the images are hierarchically stored. You may make it do. By increasing the number of hierarchies in this way, the memory capacity for storing images can be further reduced.
[0074]
Furthermore, in the first embodiment, the present invention is applied to the pattern inspection by the comparison method, and in the second embodiment, the present invention is applied to the pattern inspection by the relative density method. The present invention is not limited to the inspection method, and can also be applied to pattern inspection by, for example, DRC (Design Rule Check) method.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a functional configuration of a pattern inspection apparatus according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing a hardware configuration of the pattern inspection apparatus according to the first embodiment.
FIG. 3 is a flowchart showing a procedure of pattern inspection in the first embodiment.
FIG. 4 is a flowchart showing a threshold value determination process executed for pattern inspection in the first embodiment.
FIG. 5 is a diagram showing a histogram of an image of an inspection object in the first embodiment.
FIG. 6 is a flowchart showing a gold plating part detection process executed for pattern inspection in the first embodiment.
FIG. 7 is a flowchart showing an inspection sensitivity setting process executed for pattern inspection in the first embodiment.
FIG. 8 is a flowchart showing a reference image storage process executed for pattern inspection in the first embodiment.
FIG. 9A is a plan view showing a printed circuit board at the shipping stage as an inspection object in the first embodiment, and FIG. 9B is a diagram showing a data structure for storing a reference image for the printed circuit board. is there.
FIG. 10 is a flowchart showing a storage determination process executed for pattern inspection in the modification of the first embodiment.
FIG. 11 is a block diagram showing a functional configuration of a pattern inspection apparatus according to a second embodiment of the present invention.
FIG. 12 is a block diagram showing a hardware configuration of a pattern inspection apparatus according to a second embodiment.
FIG. 13 is a flowchart showing a procedure of pattern inspection in the second embodiment.
FIG. 14 is a flowchart showing an average density calculation process executed for pattern inspection in the second embodiment.
FIG. 15 is a diagram showing a data structure for storing an image to be inspected in the second embodiment.
FIG. 16 is a flowchart showing a defect determination process executed for pattern inspection in the second embodiment.
[Explanation of symbols]
10… Movement stage
12 ... Printed circuit board (inspection object)
14: Imaging device
16 ... changeover switch
18 ... Storage determination processing unit
20: Reference image storage unit (image memory)
22 ... Stored data expansion unit (comparison control unit)
24 ... Comparison verification part
26 ... Defect determination unit
30: Main / sub scanning address management section
32 ... Buffer memory
40: Computer
42 ... CPU
44 ... main memory
60 .. Inspected image storage unit (image memory)
62 ... Stored data expansion unit
64: Average concentration calculation unit
66 ... Defect determination unit
Th ... gold-plated part detection threshold

Claims (8)

所定パターンが形成された検査対象物の撮像画像に基づき当該所定パターンを検査するパターン検査装置であって、
前記所定パターンの検査のために記憶すべき画像を表すデータを格納するための記憶手段と、
前記記憶すべき画像を、画素を最下位の画像単位として階層的に所定の画像単位に分割し、上位の階層における画像単位から順に、各画像単位につき当該画像単位が前記所定パターンの少なくとも一部を含むか否かを判定する判定手段と、
前記判定手段による判定結果に基づき、最下位よりも上位の階層における画像単位のうち前記所定パターンの少なくとも一部を含む画像単位である対象画像単位に対してのみ、当該対象画像単位を構成する下位の階層の画像単位を表すデータを当該対象画像単位の位置情報と共に前記記憶手段に記憶させる記憶制御手段と
を備えることを特徴とするパターン検査装置。A pattern inspection apparatus for inspecting a predetermined pattern based on a captured image of an inspection object on which a predetermined pattern is formed,
Storage means for storing data representing an image to be stored for inspection of the predetermined pattern;
The image to be stored is divided into predetermined image units hierarchically with pixels as the lowest image unit, and the image unit is at least a part of the predetermined pattern for each image unit in order from the image unit in the upper hierarchy. Determining means for determining whether or not
Based on the determination result by the determination means, only the target image unit that is an image unit that includes at least a part of the predetermined pattern among the image units in the higher hierarchy than the lowest level, configures the target image unit. And a storage control means for storing in the storage means together with position information of the target image unit. 前記判定手段は、前記記憶すべき画像を複数の画素からなる画像単位であるブロックに分割し、各ブロックにつき当該ブロックが前記所定パターンの少なくとも一部を含むか否かを判定し、
前記記憶制御手段は、前記記憶すべき画像におけるブロックのうち前記所定パターンの少なくとも一部を含むブロックである対象ブロックに対してのみ、当該対象ブロックを構成する各画素を表す画素データを前記記憶手段に記憶させることを特徴とする、請求項１に記載のパターン検査装置。The determination unit divides the image to be stored into blocks that are image units including a plurality of pixels, and determines whether the block includes at least a part of the predetermined pattern for each block;
The storage control means stores pixel data representing each pixel constituting the target block only for a target block that is a block including at least a part of the predetermined pattern among blocks in the image to be stored. The pattern inspection apparatus according to claim 1, wherein the pattern inspection apparatus is stored. 前記判定手段は、前記記憶すべき画像の各対象ブロックにつき、当該対象ブロックの属性を検出して属性情報を出力する属性検出手段を含み、
前記記憶制御手段は、前記記憶すべき画像における各対象ブロックを構成する各画素を表す画素データを当該対象ブロックの前記属性情報と共に前記記憶手段に記憶させることを特徴とする、請求項２に記載のパターン検査装置。The determination means includes attribute detection means for detecting attribute of the target block and outputting attribute information for each target block of the image to be stored,
The storage control means causes the storage means to store pixel data representing each pixel constituting each target block in the image to be stored together with the attribute information of the target block. Pattern inspection equipment. 前記所定パターンの連続領域のそれぞれの面積を算出する面積算出手段と、
前記記憶すべき画像の各対象ブロックにつき、当該対象ブロックに少なくとも一部が含まれる前記連続領域の面積に応じて前記所定パターンの検査感度を設定する検査感度設定手段と、
前記記憶手段に記憶された前記画素データに基づき、各対象ブロックにつき設定された前記検査感度に応じて、前記所定パターンにおける欠陥を対象ブロック毎に検出する欠陥検出手段と
を更に備えることを特徴とする、請求項３に記載のパターン検査装置。Area calculating means for calculating the area of each of the continuous regions of the predetermined pattern;
For each target block of the image to be stored, inspection sensitivity setting means for setting the inspection sensitivity of the predetermined pattern according to the area of the continuous region at least part of which is included in the target block;
And a defect detection means for detecting a defect in the predetermined pattern for each target block in accordance with the inspection sensitivity set for each target block based on the pixel data stored in the storage means. The pattern inspection apparatus according to claim 3. 前記撮影画像である被検査画像と前記所定パターンを表す基準とすべき参照画像とを比較することにより前記所定パターンにおける欠陥を検出する欠陥検出手段を更に備え、
前記判定手段は、前記参照画像を前記記憶すべき画像として、前記参照画像の各ブロックにつき当該ブロックが前記所定パターンの少なくとも一部を含むか否かを判定し、
前記記憶制御手段は、前記参照画像のブロックのうち前記所定パターンの少なくとも一部を含むブロックである対象ブロックに対してのみ、当該対象ブロックを構成する各画素を表す画素データを前記記憶手段に記憶させ、
前記欠陥検出手段は、前記被検査画像の画素データと前記記憶手段に記憶された前記参照画像の画素データとを画素毎に比較する比較照合手段を含むことを特徴とする、請求項２に記載のパターン検査装置。A defect detection means for detecting a defect in the predetermined pattern by comparing the image to be inspected, which is the captured image, with a reference image to be a standard representing the predetermined pattern;
The determination unit determines whether the block includes at least a part of the predetermined pattern for each block of the reference image as the image to be stored,
The storage control means stores, in the storage means, pixel data representing each pixel constituting the target block only for a target block that is a block including at least a part of the predetermined pattern among the blocks of the reference image. Let
The defect detection unit includes a comparison / collation unit that compares pixel data of the inspection image and pixel data of the reference image stored in the storage unit for each pixel. Pattern inspection equipment. 前記撮影画像である被検査画像において前記所定パターンを構成する画素である対象画素の平均値である平均濃度と当該対象画素のそれぞれの値との差に基づき、前記所定パターンにおける欠陥を検出する欠陥検出手段を更に備え、
前記判定手段は、前記被検査画像を前記記憶すべき画像として、前記被検査画像の各ブロックにつき当該ブロックが前記所定パターンの少なくとも一部を含むか否かを判定し、
前記記憶制御手段は、前記被検査画像のブロックのうち前記所定パターンの少なくとも一部を含むブロックである対象ブロックに対してのみ、当該対象ブロックを構成する各画素を表す画素データを前記記憶手段に記憶させ、
前記欠陥検出手段は、
前記記憶手段に記憶された前記画素データに基づき、前記被検査画像の各対象ブロックにおいて前記所定パターンを構成する画素についての平均値を前記平均濃度として対象ブロック毎に算出する平均濃度算出手段と、
前記記憶手段に記憶された前記画素データに基づき、前記被検査画像の各対象ブロックにおいて前記所定パターンを構成する各画素の値と当該対象ブロックにつき算出された前記平均濃度との差を算出し、当該差に基づき前記所定パターンにおける欠陥の有無を対象ブロック毎に判定する欠陥判定手段と
を含むことを特徴とする、請求項２に記載のパターン検査装置。A defect that detects a defect in the predetermined pattern based on a difference between an average density that is an average value of target pixels that are pixels constituting the predetermined pattern in the inspection image that is the captured image and each value of the target pixel A detection means;
The determination means determines whether the block includes at least a part of the predetermined pattern for each block of the inspection image as the image to be inspected.
The storage control means stores, in the storage means, pixel data representing each pixel constituting the target block only for a target block that is a block including at least a part of the predetermined pattern among the blocks of the inspection image. Remember,
The defect detection means includes
Based on the pixel data stored in the storage means, average density calculation means for calculating an average value for pixels constituting the predetermined pattern in each target block of the image to be inspected as the average density for each target block;
Based on the pixel data stored in the storage means, calculate a difference between the value of each pixel constituting the predetermined pattern in each target block of the image to be inspected and the average density calculated for the target block, The pattern inspection apparatus according to claim 2, further comprising a defect determination unit that determines, for each target block, whether there is a defect in the predetermined pattern based on the difference. 前記検査対象物はプリント基板であり、
前記所定パターンは前記プリント基板上に形成された金メッキのパターンであることを特徴とする、請求項４から６までのいずれか１項に記載のパターン検査装置。The inspection object is a printed circuit board,
The pattern inspection apparatus according to claim 4, wherein the predetermined pattern is a gold plating pattern formed on the printed circuit board. 所定パターンが形成された検査対象物の撮像画像に基づき当該所定パターンを検査するパターン検査方法であって、
前記所定パターンの検査のために記憶すべき画像を、画素を最下位の画像単位として階層的に所定の画像単位に分割し、上位の階層における画像単位から順に、各画像単位につき当該画像単位が前記所定パターンの少なくとも一部を含むか否かを判定する判定ステップと、
前記判定ステップでの判定結果に基づき、最下位よりも上位の階層における画像単位のうち前記所定パターンの少なくとも一部を含む画像単位である対象画像単位に対してのみ、当該対象画像単位を構成する下位の階層の画像単位を表すデータを当該対象画像単位の位置情報と共に所定の記憶手段に記憶する記憶ステップと
を備えることを特徴とするパターン検査方法。A pattern inspection method for inspecting a predetermined pattern based on a captured image of an inspection object on which a predetermined pattern is formed,
The image to be stored for the inspection of the predetermined pattern is divided into predetermined image units hierarchically with pixels as the lowest image unit, and the image unit for each image unit in order from the image unit in the upper hierarchy. A determination step of determining whether or not at least part of the predetermined pattern is included;
Based on the determination result in the determination step, the target image unit is configured only for the target image unit that is an image unit including at least a part of the predetermined pattern among the image units in the hierarchy higher than the lowest level. A pattern inspection method comprising: storing data representing an image unit of a lower hierarchy in a predetermined storage unit together with position information of the target image unit.
JP2001346090A 2001-11-12 2001-11-12 Pattern inspection apparatus and method Expired - Fee Related JP3919505B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001346090A JP3919505B2 (en) 2001-11-12 2001-11-12 Pattern inspection apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001346090A JP3919505B2 (en) 2001-11-12 2001-11-12 Pattern inspection apparatus and method

Publications (2)

Publication Number Publication Date
JP2003149171A JP2003149171A (en) 2003-05-21
JP3919505B2 true JP3919505B2 (en) 2007-05-30

Family

ID=19159323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001346090A Expired - Fee Related JP3919505B2 (en) 2001-11-12 2001-11-12 Pattern inspection apparatus and method

Country Status (1)

Country Link
JP (1) JP3919505B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703327B2 (en) * 2005-09-15 2011-06-15 株式会社東京精密 Image defect inspection apparatus and image defect inspection method
JP5466811B2 (en) * 2006-11-22 2014-04-09 オリンパス株式会社 Substrate inspection apparatus and substrate inspection method
JP2011089967A (en) * 2009-10-26 2011-05-06 Mitsubishi Chemical Engineering Corp Method for inspecting surface of mirror finished belt
CN103617589B (en) * 2013-09-18 2016-07-06 西安交通大学 A kind of information concealing method based on local histogram

Also Published As

Publication number Publication date
JP2003149171A (en) 2003-05-21

Similar Documents

Publication Publication Date Title
US7646908B2 (en) Defect detection apparatus and defect detection method
US6865288B1 (en) Pattern inspection method and apparatus
JPH0160767B2 (en)
JP3706051B2 (en) Pattern inspection apparatus and method
JP4230880B2 (en) Defect inspection method
JP2011007728A (en) Method, apparatus and program for defect detection
JPH11337498A (en) Apparatus and method for inspecting printed circuit board
JP3919505B2 (en) Pattern inspection apparatus and method
JP4104213B2 (en) Defect detection method
JPH0210461B2 (en)
JPH095255A (en) Defect inspection method and apparatus, and manufacturing method of element for thin film magnetic head
JP2001099625A (en) Device and method for pattern inspection
JPH0610815B2 (en) Wiring pattern inspection method and device
JP3116438B2 (en) Inspection apparatus and inspection method for printed wiring board
JP2003203218A (en) Appearance inspection apparatus and method
JPH063541B2 (en) Pattern inspection equipment
JPS6186638A (en) Wiring pattern defect inspection method
JP2000199709A (en) Method and device for inspecting pattern
JPH0723845B2 (en) Defect detection method
JP2843389B2 (en) Bonding ball inspection device
JP3003925B2 (en) Defect inspection equipment
JPH0332723B2 (en)
JP3626353B2 (en) Pattern inspection apparatus and pattern inspection method
JP3210713B2 (en) Geometric pattern inspection method and apparatus using contraction, expansion and processing of an imaging pattern for identification of predetermined features and tolerances
JPS642992B2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees