[go: up one dir, main page]

JP3912850B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP3912850B2
JP3912850B2 JP14283997A JP14283997A JP3912850B2 JP 3912850 B2 JP3912850 B2 JP 3912850B2 JP 14283997 A JP14283997 A JP 14283997A JP 14283997 A JP14283997 A JP 14283997A JP 3912850 B2 JP3912850 B2 JP 3912850B2
Authority
JP
Japan
Prior art keywords
display
liquid crystal
pixel
dummy
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14283997A
Other languages
Japanese (ja)
Other versions
JPH10333182A (en
Inventor
哲哉 大友
英嗣 山元
Original Assignee
東芝松下ディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝松下ディスプレイテクノロジー株式会社 filed Critical 東芝松下ディスプレイテクノロジー株式会社
Priority to JP14283997A priority Critical patent/JP3912850B2/en
Publication of JPH10333182A publication Critical patent/JPH10333182A/en
Application granted granted Critical
Publication of JP3912850B2 publication Critical patent/JP3912850B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は液晶表示装置に関し、特に、非線形素子を用いて液晶を駆動する、いわゆるアクティブマトリクス方式の液晶表示装置であって、その薄膜トランジスタアレイ基板の構造に特徴を有する液晶表示装置に関する。
【0002】
【従来の技術】
近年、微細加工技術、材料技術、および高密度実装技術などの進歩と、マルチメディア機器の急速な普及とにもとづき、幅広い画面サイズで、またAV、OA、車載、情報通信と様々な用途において、液晶表示装置の占める割合は急速に拡大している。液晶表示装置は、CRTにかわるキーデバイスとして、エレクトロニクス業界全体の注目を集めている。そのような中、液晶表示装置に特有の薄型かつ軽量である利点をさらに進化させ、CRTでは実現困難であった商品領域(例えばA4、B5サイズのノートパソコンからサブノートパソコン、DIN規格対応のカーナビゲーションシステム、モニター一体型ビデオムービー、ペン入力型携帯情報端末など)に、さらなる展開を見せている。
【0003】
この液晶表示装置の分野では、特に、機器のサイズに対して、いかにして大きな画面が得られるかという技術の開発が、言いかえれば表示に寄与しない周辺領域を小さくする狭額縁技術の開発が、急務となっている。
【0004】
まず、従来のアクティブマトリクス方式の液晶表示装置の薄膜トランジスタアレイ基板の概略について、図を用いて説明する。図3はその概略図を示す。ここで、1はマザーガラス基板、2は液晶表示装置として必要な薄膜トランジスタアレイ基板の有効領域であり、ここでは2パネル分の有効領域を配置した複数面取りの場合を示している。3a、3bはそれぞれ1パネル分の単位有効領域で、チップと呼ぶことにする。4はマザーガラス基板1の製造工程内での搬送や認識パターン形成などに必要な領域で、マザーガラス額縁と呼ぶことにする。
【0005】
薄膜トランジスタアレイ基板の有効領域2の内側の中心部には、液晶をスイッチングするアクティブ素子である薄膜トランジスタをマトリクス配置した表示液晶セル領域5が配置されている。そして表示液晶セル領域5の周囲には、駆動ドライバーの実装領域6と、対向基板を貼り付けて液晶材料を表示液晶セル領域5に封入固定させるためのシール領域7と、表示液晶セル領域5とシール領域7とに挟まれた非表示液晶セル領域8とが設けられている。非表示液晶セル領域8は、製造上のばらつきでシール領域7の位置にずれが生じても、表示画面領域5にシール領域7が重なって表示不良となることを防止するために存在する余裕領域である。また9は、シール領域7と非表示液晶セル領域5とを合わせた領域で、ここでは画面額縁と呼ぶことにする。10は、表示液晶セル領域5と非表示液晶セル領域8とを合わせた領域で、ここでは液晶セル領域と呼ぶことにする。
【0006】
マザーガラス1を最大限有効に使うためには、まず第一に、マザーガラス額縁4のサイズを最小にする方法がある。しかし、これは製造設備の構造に制約を受けるため、現在のところ一定以下のサイズは期待できない。またマザーガラス額縁4の大きさはチップ3a、3bの面取り数にかかわらず一定の値をとるため、面取り数が増加するほど1チップ当たりの影響が分散されて、チップサイズへの影響はそれほど大きくない。
【0007】
第二に、薄膜トランジスタアレイ基板の有効領域2が一定だと考えた場合は、各面取り数における最大チップサイズは自ずから決まってくるため、表示液晶セル領域5を大きくするためには画面額縁9を小さくするしか方法はない。また表示液晶セル領域5の大きさを固定して、多面取り数を最大にする場合においても、画面額縁9を小さくすることで、チップ3a、3bの大きさを最小に抑えるのが有効である。さらに、画面額縁9の大きさは表示液晶セル領域5の大きさに制約を受けずほぼ一定であるため、面取り数が増加するほどその影響は大である。
【0008】
そのため、通常は画面額縁9を最小にするべく設計上の対処を行っている。図4は、図3における画面額縁9の近傍を拡大して詳細を示したものである。ここで、11は表示液晶セル領域5内にある表示有効画素で、直交配列されている。12は非表示液晶セル領域8にある非表示ダミー画素で、表示有効画素11を延長する形で直交配列されている。13はソース信号配線、14はゲート信号配線である。ここで非表示ダミー画素12には、表示有効画素11と同様にソース信号配線13およびゲート信号配線14が接続され、表示有効画素11と全く同様の駆動がなされる。すなわち非表示ダミー画素12は、通常は表示有効画素11と全く同一の画素パターンをそのまま繰り返して1行以上配置することが多い。このようにして非表示ダミー画素12を配置する理由はいくつかあるが、最大の理由は表示品質の信頼性上の課題が存在するためである。
【0009】
表示品質の信頼性上の課題とは次のようなものである。
通常、液晶分子を所定の方向に配列させるために行う配向処理は、レーヨン、ナイロンなどの繊維からなる布を用いて、一定荷重下にて基板上の配向膜(ポリイミド系樹脂)を一定方向に擦るラビング法によって行う。しかし、そのときに、摩擦によって基板から削り取られて布に付着した配向膜が、異物として基板上に少なからず再付着しており、明らかに基板の段差形状の変化が大きいほどその付着量が多い傾向がある。つまり、画素を配置した領域と配線領域との境目に集中して再付着する。再付着した配向膜異物は、ラビング時の摩擦熱と空気中の水分とでイミド結合が破壊されており、カルボン酸がイオンとして分離され易い状態にある。これらは、イオン性不純物として、時間とともに液晶中に拡散していく。このイオン性不純物は、液晶の電圧保持率を劣化させるが、液晶中に均一に拡散した状態では画像表示上の輝度むらとは認識されず、大きな問題とはならない。
【0010】
しかしながら、先に述べたように再付着異物の分布は当初より画面周辺に集中しており、均一な拡散は不可能である。さらに、それらの不純物はイオン性を持っているため、駆動時間の経過とともに液晶セル中を移動する性質をもっており、特にDC成分を多く持つゲート信号に大きく影響される。すなわちゲートの走査方向に依存した一定方向にイオン性不純物が移動し、集中して存在する領域が形成されることになる。この領域に集中したイオン性不純物によって、局部的な電荷保持率の低下が起こり、画像表示上の輝度むらとして観察されることになるわけである。
【0011】
よって、この表示品質の信頼性上の課題である輝度むらを防止するためには、正規駆動する非表示ダミー画素12を非表示液晶セル領域8に配置することで、イオン性不純物の発生源となるラビング異物の再付着領域を表示液晶セル領域5から遠ざけることと、ゲートの走査によって移動したイオン性不純物が最終的に集中する領域を非表示液晶セル領域8の非表示ダミー画素12のゲート電極付近にとどめることとが、有効な手段となっている。
【0012】
【発明が解決しようとする課題】
しかしながら上記の従来の構造では、同一画面サイズ下でのチップ3a、3bの面積の縮小化や、多面取り数増のための画面額縁9のサイズの最小最適化を試みた場合に、シール領域7は信頼性の観点から一定の幅以下にはできないため、非表示液晶セル領域8を切り詰めて縮小するのが一つの方法である。この非表示液晶セル領域8を縮小するために、従来の技術では、非表示ダミー画素12の配置列数を切りつめて、最低限の1行または1列だけしか配置できない場合が多くなっている。
【0013】
なぜならば、非表示ダミー画素12の配置行数または列数を減らさずに非表示液晶セル領域8を縮小すると、シール領域7の製造上の寸法ばらつきを考慮した場合には、ワーストケースにはシール領域7が非表示ダミー画素12に重なってしまい、重なった部分は液晶自体が存在できないため、従来の技術で述べた、非表示ダミー画素12の持っているイオン性不純物の捕獲電極としての機能を失ってしまい、画像表示上の輝度むら発生を防止できなくなるからである。さらに、通常はシール領域7におけるアクティブ基板側との接触面はほぼ均一にソース信号配線13またはゲート信号配線14であったものが、一部が段差および表面状態の異なる非表示ダミー画素12との接触になるため、密着性の低下によるシール性の問題や、段差不均一による液晶セルのギャップむらの問題の一因となる危険性をはらんでいるからである。
【0014】
しかしながら、たとえ最低限の1行または1列の非表示ダミー画素12を配置できたとしても、非表示ダミー画素12を表示有効画素11の延長部分で直交配列させた場合は、ソース信号配線13とゲート信号配線14との配置がほぼ直線的になるため、基板の凹凸が単調になる。つまり摩擦係数が小さくなり、ラビング布に付着した汚染物質を非表示ダミー画素12の領域で捕獲しきれずに、残った汚染物質が表示有効画素11の領域に持ち出される形で付着してしまうことがある。
【0015】
本発明は上記従来の課題を解決するため、液晶表示装置の薄膜トランジスタアレイ基板の有効な構造を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記の課題を解決するために、本発明の液晶表示装置は、直交配列された表示画素に隣接して、この表示画素に対し画素配列ピッチを行方向または列方向にずらせた非表示ダミー画素パターンを少なくとも1行または1列配置し、前記非表示ダミー画素パターンの部分での画素配列ピッチのずれに対応させて前記ゲート配線またはソース配線を屈曲させたものである。
【0017】
これによれば、表示画素に対し画素配列ピッチを行方向または列方向にずらせた非表示ダミー画素パターンを配置し、この非表示ダミー画素パターンの部分での画素配列ピッチのずれに対応させてゲート配線またはソース配線を屈曲させたため、ラビング布に対する非表示ダミー画素の領域の摩擦係数を大きくすることができる。このため、画面額縁が小さいために非表示液晶セル領域を大きく確保できない場合においても、狭い領域で、従来の数行分または数列分の非表示ダミー画素と同等の作用をする非表示ダミー画素パターンを配置できる。したがって、たとえラビング布からの再付着汚染があった場合にも、それらを非表示液晶セル領域内にとどめることができ、よって均一で良好な画像表示特性を得ることができる。
【0018】
【発明の実施の形態】
請求項1に記載の発明は、一対の基板間に液晶を充填し、第一の基板上には、マトリクス状に交差させた複数本のゲート配線およびソース配線を配置するとともに、前記ゲート配線とソース配線との各交差部に、画素電極を接続した薄膜トランジスタからなる表示画素を直交配列して配置し、第二の基板上には、透明導電性薄膜からなる対向電極を配置した液晶表示装置において、前記第一の基板上の表示画素に行方向または列方向に隣接して、前記表示画素に対し画素配列ピッチをずらせた非表示ダミー画素パターンを少なくとも1行または1列配置したものである。
【0019】
これによれば、ラビング布に対する非表示ダミー画素の領域の摩擦係数を大きくするという作用を有する。
【0020】
請求項2に記載の発明は、第一の基板の非表示ダミー画素に合わせて、第二の基板のカラーフィルターの色パターンピッチをずらして配置したものである。
これによれば、ラビング布に対する、カラーフィルター側の非表示ダミー画素の領域の色パターンの摩擦係数を大きくするという作用を有する。
【0021】
請求項3に記載の発明は、非表示ダミー画素のずらし量が半画素ピッチであるようにしたものである。
これによれば、同様に、ラビング布に対する非表示ダミー画素の領域の摩擦係数を大きくするという作用を有する。
【0022】
以下、本発明の実施の形態について、図1および図2を用いて説明する。
(実施の形態1)
図1は本発明の実施の形態1による液晶表示装置の薄膜トランジスタアレイ基板の画面額縁の近傍の概略図である。なお、図1に示す実施の形態の液晶表示装置は、基本的には図3に示した従来の液晶表示装置と同じ構成であるので、同一構成部材には同一番号を付して詳細な説明を省略する。
【0023】
図1において、5は表示液晶セル領域、11は表示有効画素である。この表示有効画素11は、ソース信号配線13に接続したソース電極15と、ゲート信号配線14に接続したゲート電極16と、TFTの半導体層17と、ドレイン電極18と、このドレイン電極18に接続した画素電極19とで構成される。
【0024】
8は非表示液晶セル領域で、ここには、非表示ダミー画素20が形成される。この非表示ダミー画素20は、表示有効画素11と同様にソース信号配線13およびゲート信号配線14が接続されて、ダミーソース電極21と、ダミーゲート電極22と、ダミー半導体層23と、ダミードレイン電極24と、ダミー画素電極25とを有する。また、この非表示ダミー画素20は、表示有効画素11に対し、行方向に半画素ピッチずらした配置にしている。すなわち、この非表示ダミー画素20の部分では、ダミーソース電極21を接続したソース信号配線13が屈曲した構成となっている。ここで、ダミー画素電極25の駆動電位を表示有効画素11の画素電極19の駆動電位と基本的に同一にするために、TFTサイズおよび容量などの大きさを、ダミーソース電極21や、ダミーゲート電極22や、ダミー半導体層23や、ダミードレイン電極24や、ダミー画素電極25の設計パラメーターを最適化して調整している。
【0025】
以上のように構成された実施の形態1の液晶表示装置では、非表示液晶セル領域8が狭く非表示ダミー画素20の配置行数が制限される場合においても、非表示ダミー画素20の部分において、ダミーソース電極21を接続したソース信号配線13が屈曲しており、この部分で摩擦係数が急激に変化するため、ラビング布から再付着する汚染物質が、この部分、すなわち表示有効画素11の領域外で捕獲されることになる。よって、最小限のダミー領域で済み、シール領域7と非表示ダミー画素20の間の距離を縮めることなしに、非表示ダミー画素を配置しない場合や、直交配列の非表示ダミー画素を配置した場合に発生する表示特性上の不良を防止できる。
【0026】
なお以上においては、非表示ダミー画素20の配置を、行方向つまりゲート本数を増やす方向にずらせる例を説明したが、列方向、つまりソース本数を増やす方向にずらせる形態もあり得る。また、配置行数およびずらし量は必要に応じて自由に選択してもかまわない。
【0027】
(実施の形態2)
図2は、本発明の実施の形態2による液晶表示装置における、カラーフィルター基板の画面額縁の近傍の概略図である。なお、この実施の形態では、薄膜トランジスタアレイ基板側の非表示ダミー画素が、半画素ピッチずらしで2列配置されているものについて説明する。
【0028】
この図2において、27は表示色パターンであり、RGBがストライプ状に配列されるとともに、それに対応してブラックマトリクス28が開口されている。29は非表示ダミー色パターンであり、各行毎に半画素ピッチずらして配置されて、RGBがデルタ状に配列されている。この非表示ダミー色パターン29では、当然、ダミーなのでブラックマトリクス28は開口されていない。
【0029】
以上のように構成された実施の形態2の液晶表示装置では、薄膜トランジスタアレイ基板の非表示ダミー画素に対応する形で、カラーフィルター基板側の非表示ダミー色パターン29が配置されるため、カラーフィルター基板側のラビング時に再付着する汚染物質を非表示領域に捕獲することができると同時に、非表示ダミー画素領域の画素電極部の液晶セルギャップが表示領域と同等に保たれることで、液晶の駆動電圧と負荷容量が正規のものとなり、液晶にDCオフセットが不正規にかかることを防止でき、液晶の電荷保持率の低下を緩和できる。
【0030】
【発明の効果】
以上のように本発明によれば、表示画素に対し画素配列ピッチを行方向または列方向にずらせた非表示ダミー画素パターンを配置し、この非表示ダミー画素パターンの部分での画素配列ピッチのずれに対応させてゲート配線またはソース配線を屈曲させたため、ラビング方式の配向処理の際に、ラビング布に対する非表示ダミー画素の領域の摩擦係数を大きくすることができる。したがって、ラビングの際の再付着配向膜異物によるイオン性不純物を表示画素領域外に留めることができ、このイオン性不純物に起因して駆動時間の経過とともに現れる局部的な液晶の電荷保持率の低下つまり表示ムラを、画面額縁領域の増加なしに実現することが可能になる。このため、コンパクト・大画面・高生産性・高品質・高歩留まりを同時に実現する極めて有用な、アクティブマトリクス方式の液晶表示装置の薄膜トランジスタアレイ基板を提供することができ、その実用的効果は大きい。
【図面の簡単な説明】
【図1】本発明の実施の形態1による液晶表示装置の薄膜トランジスタアレイ基板の画面額縁の近傍の概略図である。
【図2】本発明の実施の形態2による液晶表示装置のカラーフィルター基板のチップ額縁の近傍の概略図である。
【図3】従来のアクティブマトリクス方式の液晶表示装置の薄膜トランジスタアレイ基板の概略図である。
【図4】図3の液晶表示装置の薄膜トランジスタ基板の画面額縁の近傍の概略図である。
【符号の説明】
5 表示液晶セル領域
8 非表示液晶セル領域
11 表示有効画素
13 ソース信号配線
14 ゲート信号配線
19 画素電極
20 非表示ダミー画素
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device, and more particularly to a so-called active matrix type liquid crystal display device that drives a liquid crystal using a non-linear element and has a feature in the structure of the thin film transistor array substrate.
[0002]
[Prior art]
In recent years, based on advances such as microfabrication technology, material technology, and high-density packaging technology, and the rapid spread of multimedia equipment, in a wide range of screen sizes, and in various applications such as AV, OA, in-vehicle, information communication, The proportion of liquid crystal display devices is rapidly expanding. The liquid crystal display device has attracted the attention of the entire electronics industry as a key device replacing the CRT. Under such circumstances, the thin and lightweight advantages unique to liquid crystal display devices have been further evolved, and product areas that have been difficult to achieve with CRTs (for example, A4 and B5 size notebook computers to sub-notebook computers, DIN standard cars) Navigation systems, monitor-integrated video movies, pen-input personal digital assistants, etc.)
[0003]
In the field of liquid crystal display devices, in particular, the development of technology for how large screens can be obtained relative to the size of the device, in other words, the development of narrow frame technology that reduces the peripheral area that does not contribute to display. , Has become an urgent need.
[0004]
First, an outline of a thin film transistor array substrate of a conventional active matrix liquid crystal display device will be described with reference to the drawings. FIG. 3 shows a schematic diagram thereof. Here, 1 is a mother glass substrate, 2 is an effective area of a thin film transistor array substrate necessary as a liquid crystal display device, and here shows a case of multiple chamfering in which effective areas for two panels are arranged. Reference numerals 3a and 3b denote unit effective areas for one panel, which are called chips. Reference numeral 4 denotes an area necessary for conveyance or formation of a recognition pattern in the manufacturing process of the mother glass substrate 1 and is called a mother glass frame.
[0005]
A display liquid crystal cell region 5 in which thin film transistors serving as active elements for switching liquid crystals are arranged in a matrix is disposed in the central portion inside the effective region 2 of the thin film transistor array substrate. Around the display liquid crystal cell region 5, a drive driver mounting region 6, a seal region 7 for attaching and fixing a counter substrate to enclose and fix the liquid crystal material in the display liquid crystal cell region 5, and the display liquid crystal cell region 5 A non-display liquid crystal cell region 8 sandwiched between the seal region 7 is provided. The non-display liquid crystal cell region 8 has a marginal region that exists in order to prevent the seal region 7 from overlapping the display screen region 5 and causing a display defect even if the position of the seal region 7 is displaced due to manufacturing variations. It is. Reference numeral 9 denotes a region where the seal region 7 and the non-display liquid crystal cell region 5 are combined, and is referred to as a screen frame here. Reference numeral 10 denotes a region where the display liquid crystal cell region 5 and the non-display liquid crystal cell region 8 are combined, and is referred to herein as a liquid crystal cell region.
[0006]
In order to use the mother glass 1 as effectively as possible, first, there is a method of minimizing the size of the mother glass frame 4. However, since this is restricted by the structure of the manufacturing equipment, a size below a certain level cannot be expected at present. Further, since the size of the mother glass frame 4 takes a constant value regardless of the number of chamfers of the chips 3a and 3b, the influence per chip is dispersed as the number of chamfers increases, and the influence on the chip size is so large. Absent.
[0007]
Secondly, if the effective area 2 of the thin film transistor array substrate is considered to be constant, the maximum chip size in each chamfering number is determined automatically. Therefore, in order to enlarge the display liquid crystal cell area 5, the screen frame 9 is reduced. There is no way to do it. Further, even when the size of the display liquid crystal cell region 5 is fixed and the number of multi-cavities is maximized, it is effective to minimize the size of the chips 3a and 3b by reducing the screen frame 9. . Further, since the size of the screen frame 9 is substantially constant without being restricted by the size of the display liquid crystal cell region 5, the effect thereof becomes greater as the number of chamfers increases.
[0008]
For this reason, usually, design measures are taken to minimize the screen frame 9. FIG. 4 shows the details of the vicinity of the screen frame 9 in FIG. 3 in detail. Here, reference numeral 11 denotes display effective pixels in the display liquid crystal cell region 5, which are arranged orthogonally. A non-display dummy pixel 12 in the non-display liquid crystal cell region 8 is orthogonally arranged so as to extend the display effective pixel 11. 13 is a source signal wiring, and 14 is a gate signal wiring. Here, similarly to the display effective pixel 11, the source signal wiring 13 and the gate signal wiring 14 are connected to the non-display dummy pixel 12, and the same driving as the display effective pixel 11 is performed. That is, in many cases, the non-display dummy pixels 12 are usually arranged in one or more rows by repeating exactly the same pixel pattern as the display effective pixels 11 as they are. There are several reasons for disposing the non-display dummy pixels 12 in this way, but the biggest reason is that there is a problem in reliability of display quality.
[0009]
The issues regarding the reliability of display quality are as follows.
Usually, the alignment process performed to align liquid crystal molecules in a predetermined direction is performed using a cloth made of fibers such as rayon and nylon, and the alignment film (polyimide resin) on the substrate is fixed in a certain direction under a certain load. The rubbing method is used. However, at that time, the alignment film scraped off from the substrate by friction and adhered to the cloth is reattached to the substrate as a foreign substance, and the amount of adhesion increases as the change in the step shape of the substrate increases. Tend. In other words, it reattaches in a concentrated manner at the boundary between the area where the pixels are arranged and the wiring area. The alignment film foreign matter reattached has broken imide bonds due to frictional heat during rubbing and moisture in the air, so that the carboxylic acid is easily separated as ions. These diffuse as ionic impurities into the liquid crystal over time. This ionic impurity deteriorates the voltage holding ratio of the liquid crystal, but in a state where it is uniformly diffused in the liquid crystal, it is not recognized as luminance unevenness on the image display and does not cause a big problem.
[0010]
However, as described above, the distribution of the reattached foreign matter is concentrated around the screen from the beginning, and uniform diffusion is impossible. Furthermore, since these impurities are ionic, they have the property of moving in the liquid crystal cell as the drive time elapses, and are particularly greatly affected by the gate signal having a large DC component. That is, ionic impurities move in a certain direction depending on the scanning direction of the gate, and a region where the ions exist in a concentrated manner is formed. Due to the ionic impurities concentrated in this region, the local charge retention rate is lowered and observed as luminance unevenness on the image display.
[0011]
Therefore, in order to prevent luminance unevenness, which is a problem in reliability of display quality, the non-display dummy pixels 12 that are normally driven are arranged in the non-display liquid crystal cell region 8, thereby generating ionic impurity sources. The reattachment area of the rubbing foreign material is moved away from the display liquid crystal cell area 5, and the area where the ionic impurities moved by the scanning of the gate are finally concentrated is the gate electrode of the non-display dummy pixel 12 in the non-display liquid crystal cell area 8. Staying in the vicinity is an effective means.
[0012]
[Problems to be solved by the invention]
However, in the above-described conventional structure, the seal region 7 is reduced when trying to reduce the area of the chips 3a and 3b under the same screen size, or to minimize the size of the screen frame 9 for increasing the number of multiple faces. Is not less than a certain width from the viewpoint of reliability. Therefore, one method is to cut off the non-display liquid crystal cell region 8 and reduce it. In order to reduce the non-display liquid crystal cell region 8, in the conventional technique, the number of arrangement columns of the non-display dummy pixels 12 is cut off, and only a minimum of one row or one column can be arranged in many cases.
[0013]
This is because when the non-display liquid crystal cell region 8 is reduced without reducing the number of rows or columns of the non-display dummy pixels 12, the worst case is a seal in the case where the dimensional variation in manufacturing of the seal region 7 is taken into consideration. Since the region 7 overlaps with the non-display dummy pixel 12 and the overlapped portion cannot have liquid crystal itself, the function as a trapping electrode for the ionic impurities of the non-display dummy pixel 12 described in the prior art is provided. This is because loss of luminance on the image display cannot be prevented. Furthermore, the contact surface with the active substrate side in the seal region 7 is usually the source signal wiring 13 or the gate signal wiring 14 which is substantially uniform with the non-display dummy pixel 12 having a partially different step and surface state. This is because the contact causes a risk of causing a problem of a sealing property due to a decrease in adhesion and a problem of a gap unevenness of a liquid crystal cell due to unevenness in level difference.
[0014]
However, even if the minimum number of non-display dummy pixels 12 in one row or column can be arranged, if the non-display dummy pixels 12 are orthogonally arranged in the extended portion of the display effective pixels 11, the source signal wiring 13 and Since the arrangement with the gate signal wiring 14 is substantially linear, the unevenness of the substrate becomes monotonous. That is, the coefficient of friction becomes small, and the contaminants adhering to the rubbing cloth cannot be completely captured in the region of the non-display dummy pixels 12, and the remaining contaminants adhere to the display effective pixel 11 region. is there.
[0015]
In order to solve the above-described conventional problems, an object of the present invention is to provide an effective structure of a thin film transistor array substrate of a liquid crystal display device.
[0016]
[Means for Solving the Problems]
In order to solve the above problems, a liquid crystal display device according to the present invention is a non-display dummy pixel pattern in which a pixel arrangement pitch is shifted in the row direction or the column direction with respect to the display pixels adjacent to the orthogonally arranged display pixels. Are arranged in at least one row or one column , and the gate wiring or the source wiring is bent corresponding to the shift of the pixel arrangement pitch in the non-display dummy pixel pattern portion .
[0017]
According to this, the non-display dummy pixel pattern in which the pixel arrangement pitch is shifted in the row direction or the column direction with respect to the display pixel is arranged , and the gate is arranged corresponding to the shift of the pixel arrangement pitch in the non-display dummy pixel pattern portion. Since the wiring or the source wiring is bent , the friction coefficient of the non-display dummy pixel region with respect to the rubbing cloth can be increased. For this reason, even when a large non-display liquid crystal cell area cannot be secured due to a small screen frame, a non-display dummy pixel pattern that has the same effect as a conventional non-display dummy pixel for several rows or columns in a narrow area Can be placed. Therefore, even if there is redeposition contamination from the rubbing cloth, they can be kept in the non-display liquid crystal cell region, and thus uniform and good image display characteristics can be obtained.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
According to the first aspect of the present invention, liquid crystal is filled between a pair of substrates, and a plurality of gate wirings and source wirings intersecting in a matrix are disposed on the first substrate, and the gate wirings and In a liquid crystal display device in which display pixels made of thin film transistors connected to pixel electrodes are arranged in an orthogonal arrangement at each intersection with a source wiring, and a counter electrode made of a transparent conductive thin film is placed on a second substrate The non-display dummy pixel pattern in which the pixel arrangement pitch is shifted with respect to the display pixels is arranged at least in one row or one column adjacent to the display pixels on the first substrate in the row direction or the column direction.
[0019]
This has the effect of increasing the friction coefficient of the non-display dummy pixel region with respect to the rubbing cloth.
[0020]
According to the second aspect of the present invention, the color pattern pitches of the color filters of the second substrate are shifted in accordance with the non-display dummy pixels of the first substrate.
This has the effect of increasing the friction coefficient of the color pattern of the non-display dummy pixel region on the color filter side with respect to the rubbing cloth.
[0021]
The invention according to claim 3 is such that the shift amount of the non-display dummy pixels is a half pixel pitch.
According to this, similarly, the friction coefficient of the non-display dummy pixel region with respect to the rubbing cloth is increased.
[0022]
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 and 2.
(Embodiment 1)
FIG. 1 is a schematic view of the vicinity of a screen frame of a thin film transistor array substrate of a liquid crystal display device according to Embodiment 1 of the present invention. The liquid crystal display device of the embodiment shown in FIG. 1 has basically the same configuration as the conventional liquid crystal display device shown in FIG. Is omitted.
[0023]
In FIG. 1, 5 is a display liquid crystal cell region, and 11 is a display effective pixel. This display effective pixel 11 is connected to the source electrode 15 connected to the source signal wiring 13, the gate electrode 16 connected to the gate signal wiring 14, the TFT semiconductor layer 17, the drain electrode 18, and the drain electrode 18. And the pixel electrode 19.
[0024]
Reference numeral 8 denotes a non-display liquid crystal cell region, in which a non-display dummy pixel 20 is formed. The non-display dummy pixel 20 is connected to the source signal wiring 13 and the gate signal wiring 14 in the same manner as the display effective pixel 11, and includes a dummy source electrode 21, a dummy gate electrode 22, a dummy semiconductor layer 23, and a dummy drain electrode. 24 and a dummy pixel electrode 25. Further, the non-display dummy pixels 20 are arranged so as to be shifted from the display effective pixels 11 by a half pixel pitch in the row direction. That is, in the non-display dummy pixel 20 portion, the source signal wiring 13 connected to the dummy source electrode 21 is bent. Here, in order to make the drive potential of the dummy pixel electrode 25 basically the same as the drive potential of the pixel electrode 19 of the display effective pixel 11, the size of the TFT, the capacitance, etc. are set to the dummy source electrode 21 or the dummy gate. The design parameters of the electrode 22, the dummy semiconductor layer 23, the dummy drain electrode 24, and the dummy pixel electrode 25 are optimized and adjusted.
[0025]
In the liquid crystal display device of the first embodiment configured as described above, even when the non-display liquid crystal cell region 8 is narrow and the number of non-display dummy pixels 20 is limited, the non-display dummy pixel 20 portion The source signal wiring 13 connected to the dummy source electrode 21 is bent, and the coefficient of friction changes abruptly in this portion. Therefore, the contaminants reattached from the rubbing cloth are in this portion, that is, the region of the display effective pixel 11. Will be captured outside. Therefore, the minimum dummy area is sufficient, and when the non-display dummy pixel is not arranged without reducing the distance between the seal area 7 and the non-display dummy pixel 20, or when the non-display dummy pixel of the orthogonal arrangement is arranged. It is possible to prevent defects in display characteristics that occur.
[0026]
In the above description, the example in which the arrangement of the non-display dummy pixels 20 is shifted in the row direction, that is, the direction in which the number of gates is increased is described. Further, the number of arrangement lines and the shift amount may be freely selected as necessary.
[0027]
(Embodiment 2)
FIG. 2 is a schematic view of the vicinity of the screen frame of the color filter substrate in the liquid crystal display device according to Embodiment 2 of the present invention. In this embodiment, a case where the non-display dummy pixels on the thin film transistor array substrate side are arranged in two columns with a half-pixel pitch shift will be described.
[0028]
In FIG. 2, reference numeral 27 denotes a display color pattern, in which RGB are arranged in a stripe shape, and a black matrix 28 is opened correspondingly. Reference numeral 29 denotes a non-display dummy color pattern, which is arranged with a half-pixel pitch shift for each row, and RGB is arranged in a delta shape. Since the non-display dummy color pattern 29 is a dummy, naturally, the black matrix 28 is not opened.
[0029]
In the liquid crystal display device according to the second embodiment configured as described above, the non-display dummy color pattern 29 on the color filter substrate side is arranged in a form corresponding to the non-display dummy pixels of the thin film transistor array substrate. Contaminants that re-adhere during rubbing on the substrate side can be captured in the non-display area, and at the same time, the liquid crystal cell gap of the pixel electrode portion of the non-display dummy pixel area is kept equal to that of the display area. The driving voltage and the load capacity become regular, and it is possible to prevent the DC offset from being irregularly applied to the liquid crystal, and to reduce the decrease in the charge retention rate of the liquid crystal.
[0030]
【The invention's effect】
As described above, according to the present invention, the non -display dummy pixel pattern in which the pixel arrangement pitch is shifted in the row direction or the column direction with respect to the display pixel is arranged , and the pixel arrangement pitch shift in the non-display dummy pixel pattern portion. Since the gate wiring or the source wiring is bent correspondingly, the friction coefficient of the non-display dummy pixel region with respect to the rubbing cloth can be increased during the rubbing alignment process. Therefore, ionic impurities caused by the reattached alignment film foreign matter during rubbing can be kept outside the display pixel region, and the local liquid crystal charge retention rate that appears with the lapse of driving time due to the ionic impurities is reduced. That is, display unevenness can be realized without increasing the screen frame area. For this reason, it is possible to provide a thin film transistor array substrate for an active matrix type liquid crystal display device that can achieve compactness, large screen, high productivity, high quality, and high yield at the same time, and its practical effect is great.
[Brief description of the drawings]
FIG. 1 is a schematic view of the vicinity of a screen frame of a thin film transistor array substrate of a liquid crystal display device according to a first embodiment of the present invention.
FIG. 2 is a schematic view of the vicinity of a chip frame of a color filter substrate of a liquid crystal display device according to a second embodiment of the present invention.
FIG. 3 is a schematic view of a thin film transistor array substrate of a conventional active matrix type liquid crystal display device.
4 is a schematic view of the vicinity of a screen frame of a thin film transistor substrate of the liquid crystal display device of FIG. 3;
[Explanation of symbols]
5 Display liquid crystal cell region 8 Non-display liquid crystal cell region 11 Display effective pixel 13 Source signal wiring 14 Gate signal wiring 19 Pixel electrode 20 Non-display dummy pixel

Claims (3)

一対の基板間に液晶を充填し、第一の基板上には、マトリクス状に交差させた複数本のゲート配線およびソース配線を配置するとともに、前記ゲート配線とソース配線との各交差部に、画素電極を接続した薄膜トランジスタからなる表示画素を直交配列して配置し、第二の基板上には、透明導電性薄膜からなる対向電極を配置した液晶表示装置において、前記第一の基板上の表示画素に行方向または列方向に隣接して、前記表示画素に対し画素配列ピッチを行方向または列方向にずらせた非表示ダミー画素パターンを少なくとも1行または1列配置し、前記非表示ダミー画素パターンの部分での画素配列ピッチのずれに対応させて前記ゲート配線またはソース配線を屈曲させたことを特徴とする液晶表示装置。A liquid crystal is filled between a pair of substrates, and on the first substrate, a plurality of gate wirings and source wirings crossed in a matrix are disposed, and at each intersection of the gate wiring and the source wiring, In a liquid crystal display device in which display pixels composed of thin film transistors connected to pixel electrodes are arranged in an orthogonal arrangement and a counter electrode composed of a transparent conductive thin film is disposed on a second substrate, the display on the first substrate A non-display dummy pixel pattern in which at least one row or one column of non-display dummy pixel patterns is arranged adjacent to the pixels in the row direction or the column direction and the pixel arrangement pitch is shifted in the row direction or the column direction with respect to the display pixels. A liquid crystal display device, wherein the gate wiring or the source wiring is bent in accordance with a shift in pixel arrangement pitch in the portion . 第一の基板の非表示ダミー画素に合わせて、第二の基板のカラーフィルターの色パターンピッチをずらせて配置したことを特徴とする請求項1記載の液晶表示装置。  2. The liquid crystal display device according to claim 1, wherein the color pattern pitch of the color filter of the second substrate is shifted in accordance with the non-display dummy pixels of the first substrate. 非表示ダミー画素のずらし量が半画素ピッチであることを特徴とする請求項1または2記載の液晶表示装置。  3. The liquid crystal display device according to claim 1, wherein the shift amount of the non-display dummy pixels is a half pixel pitch.
JP14283997A 1997-06-02 1997-06-02 Liquid crystal display Expired - Fee Related JP3912850B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14283997A JP3912850B2 (en) 1997-06-02 1997-06-02 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14283997A JP3912850B2 (en) 1997-06-02 1997-06-02 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH10333182A JPH10333182A (en) 1998-12-18
JP3912850B2 true JP3912850B2 (en) 2007-05-09

Family

ID=15324820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14283997A Expired - Fee Related JP3912850B2 (en) 1997-06-02 1997-06-02 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3912850B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606962B1 (en) * 2000-12-23 2006-08-01 엘지.필립스 엘시디 주식회사 LCD and its manufacturing method
KR100878266B1 (en) * 2001-12-17 2009-01-13 삼성전자주식회사 Liquid crystal display
JP3800184B2 (en) 2003-02-04 2006-07-26 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2006284987A (en) 2005-04-01 2006-10-19 Mitsubishi Electric Corp Mother substrate, liquid crystal display device, and its manufacturing method
JP5671948B2 (en) 2010-11-04 2015-02-18 三菱電機株式会社 Thin film transistor array substrate and liquid crystal display device
JP2016014775A (en) 2014-07-02 2016-01-28 株式会社ジャパンディスプレイ Liquid crystal display

Also Published As

Publication number Publication date
JPH10333182A (en) 1998-12-18

Similar Documents

Publication Publication Date Title
JP3027703B2 (en) Active matrix liquid crystal display
US8395744B2 (en) Display device including dummy pixel region
US7847577B2 (en) Active matrix substrate, display device, and active matrix substrate inspecting method
US7456909B2 (en) Liquid crystal display device and manufacturing method thereof
EP1398658B1 (en) Color active matrix type vertically aligned mode liquid cristal display and driving method thereof
JP3014291B2 (en) Liquid crystal display panel, liquid crystal display device, and method of manufacturing liquid crystal display panel
CN101414087B (en) Liquid crystal display device
KR20050068855A (en) Array substrate for liquid crystal display device
US8269936B2 (en) Liquid crystal display device
US6897931B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
JP3912850B2 (en) Liquid crystal display
US20080143902A1 (en) Liquid crystal panel having common electrode connecting units in liquid crystal layer thereof
JP4373119B2 (en) Wide viewing angle fast response liquid crystal display
CN1292301C (en) Liquid crystal display with uniform common voltage and manufacturing method thereof
JP3265687B2 (en) Liquid crystal display
JP2007256796A (en) Liquid crystal display device
JPH09243999A (en) Liquid crystal display device
JP2867455B2 (en) Active matrix type liquid crystal display panel
US7391492B2 (en) Multi-domain LCD device and method of fabricating the same
KR20040012309A (en) liquid crystal panel including patterned spacer
JPH1090712A (en) Liquid crystal display device
KR20040017638A (en) Array Substrate in Liquid Crystal Display Device
WO2011135758A1 (en) Liquid crystal display device
KR100603827B1 (en) Array substrate for horizontal electric field type liquid crystal display
KR100443837B1 (en) Liquid Crystal Display Device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061002

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080711

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20081028

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140209

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees