JP3904888B2

JP3904888B2 - ディスプレイパネル駆動回路

Info

Publication number: JP3904888B2
Application number: JP2001331524A
Authority: JP
Inventors: 尊内藤; 雅紀池田
Original assignee: 旭化成マイクロシステム株式会社
Priority date: 2001-10-29
Filing date: 2001-10-29
Publication date: 2007-04-11
Anticipated expiration: 2021-10-29
Also published as: JP2003131620A

Description

【０００１】
【発明の属する技術分野】
本発明はディスプレイパネル駆動回路に関し、特に発光素子がマトリクス状に配列されてなるディスプレイパネルを駆動する回路に関する。
【０００２】
【従来の技術】
ディスプレイパネルは、エレクトロルミネッセンス素子（ＥＬ素子）等の発光素子をマトリクス状に配列し、この素子に電流を流すことによってパネル画面に画像を表示する装置である。ディスプレイパネルに用いる発光素子は、図５に示されているような等価回路で表わされ、ダイオード部に流れる電流に比例した強度で発光する。
【０００３】
また、ディスプレイパネルドライバとはマトリクス状に配列した発光素子に電流を流すための回路であり、列側（カラム）のドライバで発光素子の＋極（アノード端子）に電流を流し込み、行側（ロー）のドライバで発光素子の−極（カソード端子）を接地して電流を引く。画像データが発光制御回路に入力されると発光する発光素子の列と行の情報がドライブ回路に送信される。
従来のディスプレイ装置の概略構成が図６に示されている。同図に示されているディスプレイ装置は、ディスプレイパネル１０と、このディスプレイパネル１０を駆動するためのドライブ回路２０及び３０と、発光制御回路１とを含んで構成されている。同図を参照し、ディスプレイ装置内の各回路ブロックについて説明する。
【０００４】
同図を参照すると、ディスプレイパネル１０には、第１表示ライン〜第ｎ表示ラインを担う陰極線（発光素子のダイオードのカソード端子につながる線）Ｂ₁〜Ｂ_nと、これら陰極線Ｂ₁〜Ｂ_nに交差して配列されたｍ個の陽極線（発光素子のダイオードのアノード端子につながる線）Ａ₁〜Ａ_mとが形成されている。これら陰極線Ｂ₁〜Ｂ_nと陽極線Ａ₁〜Ａ_mとの交差部分に発光素子Ｅ₁₁〜Ｅ_nmが形成されており、それら発光素子それぞれがディスプレイパネル１０の１画素を担っている。
【０００５】
発光制御回路１は、図７に示されているように、入力された１画面分（ｎ行、ｍ列）の画像データを発光素子Ｅ₁₁〜Ｅ_nmのそれぞれに対応した画素データ群Ｄ₁₁〜Ｄ_mnに変換し、これらを１行分毎に、陽極線ドライブ回路２０に順次供給して行く。ここで、例えば、画素データＤ₁₁〜Ｄ_1mは、ディスプレイパネル１０の第１表示ラインに属する発光素子Ｅ₁₁〜Ｅ_1mのそれぞれを発光するか否かを指定するｍ個のデータビット行であり、論理レベル"１”で発光、論理レベル"０”で非発光となる。同様に、画素データＤ₂₁〜Ｄ_2mは第２表示ラインに属する発光素子Ｅ₂₁〜Ｅ_2m、画素データＤ₃₁〜Ｄ_3mは第３表示ラインに属する発光素子Ｅ₃₁〜Ｅ_3m、画素データＤ_n1〜Ｄ_nmは第ｎ表示ラインに属する発光素子Ｅ_n1〜Ｅ_nm、のそれぞれを発光するか否かを指定するｍ個のデータビット行である。
【０００６】
また、発光制御回路１は、１行分毎の画素データの供給タイミングに同期して、第１表示ライン〜第ｎ表示ラインを順次走査すべき陰極線選択制御信号を陰極線ドライブ回路３０に供給する。
陽極線ドライブ回路２０は、まず発光制御回路１から送られる画素データ群におけるｍ個のデータビットの中から、発光を指定するデータビットを抽出する。そしてこの抽出したデータビットそれぞれに対応した列に属する陽極線を陽極線Ａ₁〜Ａ_mの中から選択し、選択した陽極線に定電流源を接続し、所定の画素駆動電流を供給する。
【０００７】
陰極線ドライブ回路は、陰極線Ｂ₁〜Ｂ_nの中で発光制御回路の陰極線選択制御信号によって選択された表示ラインをアース電位に設定して、発光すべき素子の陽極線に接続された定電流源から電流を流す。このとき、発光素子のダイオードは順方向接続となる。その際、選択されていない陰極線は高電位に接続される。このとき、発光素子のダイオードは逆方向接続となる。
上記の陽極線ドライブ回路２０によって定電流源に接続された列と陰極線ドライブ回路３０によってアース電位に設定された表示ラインとの間には発光駆動電流が流れ、この列と表示ラインに交差している発光素子は上記の発光駆動電流量に比例した強度で発光する。一方、陰極線ドライブ回路３０によって高電位に接続された表示ラインと定電流源に接続された列との間には電流が流れ込まないので、この列と表示ラインに交差している発光素子は非発光のままである。
【０００８】
以上の動作が、画素データ群Ｄ₁₁〜Ｄ_1m、Ｄ ₂₁〜Ｄ_2m、…、Ｄ_n1〜Ｄ_nm各々について実施されると、ディスプレイパネルの画面上には、入力された画像データに応じた１フィールド分の発光パターン、つまり画像が送られる。
ところで、近年、ディスプレイパネルの大画面化を実現するにあたり、陰極線Ｂ_i（ｉ＝１〜ｎ）及び陽極線Ａ_j（ｊ＝１〜ｍ）の本数を増加して画面の高詳細化が行われている。したがって、陰極線Ｂ_i及び陽極線Ａ_jの本数の増加に従い、陰極線ドライブ回路３０及び陽極線ドライブ回路２０の回路規模も増大する。このとき、これらドライブ回路２０及び３０をＩＣ化するに当たり、チップ面積の増大に伴う歩留まりの悪化が予想された。そこで、これらの陰極線ドライブ回路３０及び陽極線ドライブ回路２０それぞれを複数のチップで構成する手法を用いるのが一般的である。
【０００９】
ところが、陽極線ドライブ回路２０を複数のチップで構成すると製造上のトランジスタ特性のばらつきにより、各ＩＣチップ間で上記の陽極線に供給すべき発光駆動電流の電流量に差が出てしまうため、ディスプレイパネル上に輝度が異なる領域ができてしまうと問題がある。
これを解決するための技術が特開２００１−４２８２７号公報に記載されている。同公報に記載されている技術について図８〜図１０を参照して説明する。
【００１０】
図８において、ディスプレイパネル１０には、第１表示ライン〜第ｎ表示ライン各々を担う陰極線（金属電極）Ｂ₁〜Ｂ_nと、これら陰極線Ｂ₁〜Ｂ_n各々に交叉して配列された２ｍ個の陽極線（透明電極）Ａ₁〜Ａ_2mが形成されている。これら陰極線Ｂ₁〜Ｂ_n及び陽極線Ａ₁〜Ａ_2m各々の交叉部に、図５に示されているような構造を有する発光素子Ｅ_1,1〜Ｅ_n,2mが形成されている。尚、これら発光素子Ｅ_1,1〜Ｅ_n,2m各々は、ディスプレイパネル１０としての１画素を担うものである。
【００１１】
発光制御回路１は、図９に示されているように、上記ディスプレイパネル１０の第１表示ライン〜第ｎ表示ライン各々を順次走査すべき走査線選択制御信号を陰極線ドライブ回路３０に供給する。陰極線ドライブ回路３０は、上記走査線選択制御信号で示される表示ラインに対応した陰極線を上記ディスプレイパネル１０の陰極線Ｂ₁〜Ｂ_nの内から択一的に選択してこれをアース電位に接地すると共に、その他の陰極線各々に所定の高電位Ｖ_ccを夫々印加する。
【００１２】
また、発光制御回路１は、入力された１画面分（ｎ行、２ｍ列）の画像データをディスプレイパネル１０の各画素、すなわち上記発光素子Ｅ_1,1〜Ｅ_n,2m各々に対応した画素データＤ_1,1〜Ｄ_n,2mに変換し、これを第１列〜第ｍ列に属するものと、第ｍ＋１列〜第２ｍ列に属するものとに分割する。この際、上記第１列〜第ｍ列に属する画素データを１表示ライン毎にグループ化した画素データＤ_1,1〜Ｄ_1,m、Ｄ_2,1〜Ｄ_2,m、Ｄ_3,1〜Ｄ_3,m、…、及びＤ_n,1〜Ｄ_n,m各々を、図９に示されているように、第１駆動データＧＡ_1-mとして、順次、第１陽極線ドライブ回路２１に供給する。これと同時に、発光制御回路１’は、上記第ｍ＋１列〜第２ｍ列に属する画素データを１表示ライン毎にグループ化した画素データＤ_1,m+1〜Ｄ_1,2m、Ｄ_2,m+1〜Ｄ_2,2m、Ｄ_3,m+1〜Ｄ_3,2m、…、及びＤ_n,m+1〜Ｄ_n,2m各々を、図９に示されているように、第２駆動データＧＢ_1-mとして、順次、第２陽極線ドライブ回路２２に供給する。
【００１３】
なお、これら第１駆動データＧＡ_1-m及び第２駆動データＧＢ_1-mの各々は、図９に示されているように、上記走査線選択制御信号に同期して順次、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２の各々に供給される。この際、上記第１駆動データ群ＧＡ_1-mとは、ディスプレイパネル１０の各表示ラインの第１列〜第ｍ列各々に属するｍ個の発光素子の各々に対して、発光を実施させるか否かを指定するｍ個のデータビットである。また、上記第２駆動データ群ＧＢ_1-mとは、ディスプレイパネル１０の各表示ラインの第ｍ＋１列〜第２ｍ列各々に属するｍ個の発光素子の各々に対して、発光を実施させるか否かを指定するｍ個のデータビットである。例えば、かかるデータビットが論理レベル“１”である場合には発光を実施させる一方、“０”である場合には発光を実施させない。
【００１４】
要するに、上記公報においては、マスターチップである第１陽極線ドライブ回路２１及びスレーブチップである第２陽極線ドライブ回路２２の複数チップで陽極線ドライブ回路を構成する。そして、第１陽極線ドライブ回路２１を駆動するバイアス電流を、電流ミラー回路を用いて第２陽極線ドライブ回路２２のバイアス回路に渡し、この電流によって第２陽極線ドライブ回路２２を駆動する。このように構成すれば、ほとんど同じバイアス電流で両方のドライブ回路２１及び２２を駆動することになるため、第１陽極線ドライブ回路のＩＣチップと、第２陽極線ドライブ回路のＩＣチップとの間で陽極線Ａｊに供給すべき発光駆動電流の差を軽減することができる。
【００１５】
図１０には、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２の内部構成例が示されている。同図において、第１陽極線ドライブ回路２１は、内部基準電流バイアス回路２１１と、電流ミラー回路２１２と、電流ＤＡＣ回路２１０とを含んで構成されている。
内部基準電流バイアス回路２１１は、基準電圧Ｖ_refが正入力に印加されたオペアンプＯＰ１と、その出力がゲートに印加されたＰＭＯＳトランジスタＭＰ_r及びＭＰ₀とを含んで構成されている。ＰＭＯＳトランジスタＭＰ_rのソースには接地との間に基準抵抗Ｒ_refが接続されており、この基準抵抗Ｒ_refの両端の電圧がオペアンプＯＰ１の負入力に印加されている。
【００１６】
一方、ＰＭＯＳトランジスタＭＰ₀のソースには接地との間に電流ミラー回路２１２が接続されている。この電流ミラー回路２１２には、基準抵抗Ｒ_refを流れる電流に対応した電流Ｉ₀が流れ込む。
電流ミラー回路２１２は、ミラー元のＮＭＯＳトランジスタＭＮ₀と、ミラーされるＮＭＯＳトランジスタＭＮ₁とから構成されており、前者に電流Ｉ₀、後者に電流Ｉ₁が流れる。電流出力端子Ｉ_outと第２陽極線ドライブ回路２２の電流入力端子Ｉ_inとが接続されているので、この電流Ｉ₁は第２陽極線ドライブ回路２２に渡されることになる。
【００１７】
電流ＤＡＣ回路２１０は、バイアス電圧Ｖ_bias1及び外部から与えられる発光制御信号に応じて動作し、発光素子駆動電流を出力するディジタルアナログコンバータである。
第２陽極線ドライブ回路２２は、電流ミラー回路２２１及び２２２と、電流ＤＡＣ回路２２０とを含んで構成されている。電流ミラー回路２２１は、ミラー元のＰＭＯＳトランジスタＭＰ₁と、ミラーされるＰＭＯＳトランジスタＭＰ₂とから構成されている。ＰＭＯＳトランジスタＭＰ₁には上述した電流Ｉ₁が流れるので、これに対応する電流Ｉ₂がＰＭＯＳトランジスタＭＰ₂に流れる。
【００１８】
電流ミラー回路２２２は、ミラー元のＮＭＯＳトランジスタＭＮ₂と、ミラーされるＮＭＯＳトランジスタＭＮ₃とから構成されている。ＮＭＯＳトランジスタＭＮ₂には上述した電流Ｉ₂が流れるので、これに対応する電流がＮＭＯＳトランジスタＭＮ₃に流れる。
電流ＤＡＣ回路２２０は、バイアス電圧Ｖ_bias2及び外部から与えられる発光制御信号に応じて動作し、発光素子駆動電流を出力するディジタルアナログコンバータである。
【００１９】
なお、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２内のトランジスタサイズは、ＭＮ₀＝ＭＮ₁＝ＭＮ₂、ＭＰ₀＝ＭＰ₁＝ＭＰ₂である。
第１陽極線ドライブ回路２１内の電流ＤＡＣ回路２１０、第２陽極線ドライブ回路２２内の電流ＤＡＣ回路２２０にはそれぞれ、ミラー元のＮＭＯＳトランジスタＭＮ₀、ＭＮ₂で決まるバイアス電圧Ｖ_bias1、Ｖ_bias2が入力され、それら電圧を電流ＤＡＣ回路内部のＮＭＯＳトランジスタ（図示せず）のゲートで受ける。
【００２０】
このように構成すれば、陽極線ドライブ回路を複数のＩＣチップで構成した場合でも、ディスプレイパネル上での発光輝度を均一にすることができると考えられる。
【００２１】
【発明が解決しようとする課題】
上述した従来技術においては、電流ミラー回路を用いてバイアス電流を渡している。この電流ミラー回路では、ミラー元のトランジスタとミラーされるトランジスタとのドレイン電圧がずれてしまうことによるシステマティックな電流値のずれと、トランジスタサイズ及びＶ_onによって決まるランダムな電流値ばらつきとが発生する。
【００２２】
図１１には、ドレイン電圧に対するドレイン電流の特性が示されている。トランジスタにおいて、ドレイン電圧Ｖ_dsの上昇に伴い、ドレイン電流Ｉ_dsが飽和すると、ドレイン電流Ｉ_dsはドレイン電圧Ｖ_dsに依存しなくなるはずである。すなわち、ドレイン電流Ｉ_ds−ドレイン電圧Ｖ_ds特性は、本来同図中に実線で示されている理想特性Ｓ１のようになるはずである。
ところが、実際には平坦にはならず、同図中に破線で示されている実特性Ｓ２のように傾きλのドレイン電圧依存性を持つ。よって、ミラー元のトランジスタのドレイン電圧Ｖ_ds1とミラーされるトランジスタのドレイン電圧Ｖ_ds2とがこの傾きλの効果によって異なり、その結果ドレイン電流が若干ずれる。このドレイン電流差ΔＩ_dsが生じるため、電流ミラー回路でのシステマティックな電流値のずれが発生する。
【００２３】
また、マスターチップ側から出力されるバイアス電流とスレーブチップ側で受けるバイアス電流とのずれは、電流ミラーの数に応じて大きくなる。すなわち、図１２に示されているように、陽極線チャネル方向位置に対し、電流ＤＡＣ回路を通過して出力されるマスターチップとスレーブチップとの発光素子駆動電流には、電流差ｄが現れてしまう。この電流差ｄは、電流ミラー伝搬ずれによる電流差である。
【００２４】
実際の回路では、チップ内部でのしきい値電圧Ｖ_thの傾向や長いゲート配線によるゲート電圧ドロップによって、マスターチップ及びスレーブチップの発光素子駆動電流には、図１３のような傾きがそれぞれ発生する。すなわち、同図に示されているように、同図中の実線Ｊ_mで示されているマスターチップ出力と実線Ｊ_sで示されているスレーブチップ出力との間には、図１２中の電流差ｄの他に、出力電流の傾きによる電流差ｄ１及びｄ２が生じる。すなわち、電流ミラーによるシステマティックな電流のずれの他に、この出力電流の傾きによるシステマティックな電流のずれが更に発生することになる。したがって、その結果隣接ＩＣチップ間での発光輝度が均一にならないという欠点がある。
【００２５】
本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的はマスターチップの発光駆動電流レベルをスレーブチップの発光駆動電流出力レベルで高精度に再現し、隣接ＩＣチップ間での発光輝度を均一にすることのできるディスプレイパネル駆動回路を提供することである。
【００２６】
【課題を解決するための手段】
本発明による請求項１のディスプレイパネル駆動回路は、第１及び第２のＩＣチップを含みこれら第１及び第２のＩＣチップの駆動出力群を、ディスプレイパネルを構成する複数の画素素子を駆動するための第１及び第２の駆動ライン群に与えるディスプレイパネル駆動回路であって、前記第１のＩＣチップ及び前記第２のＩＣチップは、前記第１の駆動ライン群及び前記第２の駆動ライン群を構成する駆動ラインの中央にあるダミーの駆動出力をそれぞれ有し、前記第１のＩＣチップのダミーの駆動出力が前記第２のＩＣチップに入力され、前記第２のＩＣチップのダミーの駆動出力が前記第１のＩＣチップのダミーの駆動出力と同一になるように制御する制御手段を含むことを特徴とする。こうすることにより、マスターチップの発光駆動電流レベルをスレーブチップの発光駆動電流出力レベルで高精度に再現することができ、隣接ＩＣチップ間での発光輝度を均一にすることができる。
【００２７】
本発明による請求項２のディスプレイパネル駆動回路は、請求項１において、前記制御手段は、前記ダミーの駆動出力同士を比較してその差を出力する比較回路を含み、この比較回路の出力に応じて前記第２のＩＣチップのダミーの駆動出力を制御することを特徴とする。こうすることにより、フィードバック回路を形成してダミーの駆動出力同士を同一にし、その結果隣接ＩＣチップ間での発光輝度を均一にすることができる。
【００３０】
要するに本発明では、システマティックな電流値のずれとランダムな電流値ばらつきとのうち、電流ミラーのシステマティックな電流値のずれとチップ内部のゲート電圧の傾きによるシステマティックな電流値のずれをなくすために、ダミーの駆動出力同士の比較結果に応じてバイアス電流レベルを制御している。これにより、マスターチップの発光駆動電流レベルをスレーブチップの発光駆動電流出力レベルで高精度に再現することができる。よって、隣接ＩＣチップ間での発光輝度を均一にすることができ、ディスプレイパネルの画質を向上することができる。
【００３１】
【発明の実施の形態】
次に、図面を参照して本発明の実施の形態について説明する。なお、以下の説明において参照する各図においては、他の図と同等部分に同一符号が付されている。
（実施例１）
図１は本発明によるディスプレイパネル駆動回路の第１の実施例を示すブロック図である。同図に示されているように、本実施例によるディスプレイパネル駆動回路は、一方から他方に基準出力であるレファレンス電流を与えることによってそれぞれ動作する第１及び第２のＩＣチップである第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２を含んで構成されている。そして、これらドライブ回路２１及び２２の駆動出力群を、ディスプレイパネルを構成する複数の画素素子を駆動するための第１及び第２の駆動ライン群に与える。
【００３２】
本回路においては、第１及び第２の駆動ライン群を構成する駆動ラインに対応しないダミーチャネルｄｃｈの駆動出力であるレファレンス電流Ｉ_refを、第１及び第２のＩＣチップからそれぞれ導出し、これらダミーの駆動出力同士の比較結果に応じてレファレンス電流のレベルを制御する。つまり、本実施例では、マスターチップ内部のダミーチャネルの発光駆動電流について、スレーブチップ内部のダミーチャネルの発光駆動電流出力を高精度に再現する回路構成である。
【００３３】
図１に示されているように、陽極線ドライブ回路（カラムドライバ）を複数のＩＣチップで構成した際、隣接しているマスターチップ及びスレーブチップの内部にダミー出力チャネルをそれぞれ設置する。
ここでいう出力チャネルとは、図８において陽極線がＡ₁〜Ａ_mまであったとするとｍ本の陽極線をドライブするための縦長の回路列があるわけで、それぞれの回路列をチャネルと呼んでいる。ダミーチャネルとは、規定の陽極線以外の陽極線をドライブするためのドライブ回路列のことである。ただし、実際にはレファレンスのために電流を出力するだけで陽極線はドライブしない。
【００３４】
本例では、マスターチップのダミー出力チャネルの発光駆動電流をスレーブチップ内のフィードバック回路に渡し、レファレンス電流とする。スレーブチップのダミー出力チャネルの発光駆動電流をスレーブチップ内のフィードバック回路に戻すことで、レファレンス電流と同じになるように調整される。したがって、マスターチップの発光駆動電流をスレーブチップの発光駆動電流出力で高精度に再現することができる。上記の方式によって、隣接チップ間での発光輝度を均一にする（ディスプレイパネルの画質を向上する）ディスプレイドライバ回路を実現できる。
【００３５】
具体的な回路構成が図１に示されている。同図において、第１陽極線ドライブ回路２１は、内部基準電流バイアス回路２１１と、ＮＭＯＳトランジスタＭＮ₀とを含んで構成されている。内部基準電流バイアス回路２１１内のＰＭＯＳトランジスタＭＰ₀を流れる電流はＮＭＯＳトランジスタＭＮ₀に与えられ、バイアス電圧Ｖ_bias1が電流ＤＡＣ回路２１０に入力される。
電流出力端子Ｉ_outと第２陽極線ドライブ回路２２の電流入力端子Ｉ_inとが接続されているので、電流ＤＡＣ回路２１０のダミーチャネルｄｃｈの駆動出力であるレファレンス電流Ｉ_refが第２陽極線ドライブ回路２２に渡される。
【００３６】
第２陽極線ドライブ回路２２には、オペアンプＯＰ２が設けられている。このオペアンプＯＰ２は、第１陽極線ドライブ回路２１からのレファレンス電流Ｉ_refと同じ電流Ｉ₁が抵抗Ｒ₁を流れることによって生じる電圧Ｖ₁を正入力とし、電流ＤＡＣ回路２１０のダミーチャネルｄｃｈの駆動出力であるレファレンス電流Ｉ_refと同じ電流Ｉ₂が抵抗Ｒ₂を流れることによって生じる電圧Ｖ₂を負入力としている。このため、オペアンプＯＰ２においては電圧Ｖ₁と電圧Ｖ₂とが比較され、両者の差に応じた電圧が出力される。このオペアンプＯＰ２から出力される差電圧がＰＭＯＳトランジスタＭＰ₃に与えられる。このＰＭＯＳトランジスタＭＰ₃を流れる電流Ｉ３はＮＭＯＳトランジスタＭＮ₄に与えられ、バイアス電圧Ｖ_bias2が電流ＤＡＣ回路２２０に入力される。したがって、電流ＤＡＣ回路２２０とオペアンプＯＰ２、更にはトランジスタＭＰ₃及びＭＮ₄によって矢印Ｙのようなフィードバック回路が構成され、ダミーチャネルｄｃｈの駆動出力同士が同一レベルになるように制御される。なお、トランジスタサイズは、ＭＮ₀＝ＭＮ₄、ＭＰ₀＝ＭＰ₃である。また、抵抗値は、Ｒ₁＝Ｒ₂である。
【００３７】
フィードバック回路では、比較用抵抗Ｒ１、Ｒ２の幅は大きく、抵抗値の相対ばらつきは非常に小さい。また、増幅演算器ＯＰ２の入力換算オフセットのばらつきも非常に小さいものを使用している。したがって、以下ではフィードバック回路の抵抗素子と演算器の入力換算オフセットによるランダムな電流ばらつきはないものとして、システマティックな電流値のずれを考えるとフィードバック回路によってＶ₁＝Ｖ₂になり、抵抗値Ｒ₁＝Ｒ₂であるのでＩ₁＝Ｉ₂になる。フィードバック回路により、電流Ｉ₁と電流Ｉ₂とが等しくなるように制御されるので、第１陽極線ドライブ回路２１からのレファレンス電流Ｉ_refと同じ電流が電流ＤＡＣ回路２２０のダミーチャネルｄｃｈから導出され、第１陽極線ドライブ回路２１と第２陽極線ドライブ回路２２とは、ダミーチャネルｄｃｈの出力同士が等しくなる。
【００３８】
この回路方式を用いることで、隣接チップ間の出力電流差がどのように改善されるか説明する。従来技術の問題点でとりあげたミラー電流のシステマティックな伝播ずれとチップ内部の出力電流の傾きがあったとすると、隣接チップ間の出力電流差は図２中のｄ１のようになる。
これに対し、マスターチップの中央にあるダミーチャネルのレファレンス電流をスレーブチップのフィードバック回路に入力し、スレーブチップの中央にあるダミーチャネルの出力電流をレファレンス電流に合わせにいくことによって、実線Ｊ_mで示されているマスターチップ特性の中央の出力電流レベルと破線Ｊ_s1で示されているスレーブチップ特性の中央の出力電流レベルとが一致し、隣接チップ間の出力電流差は図２中のｄ２のようになる。したがって、大幅な改善が見込まれる。
【００３９】
（参考例）
本参考例は、マスターチップの隣接ダミーチャネルの発光駆動電流をスレーブチップの隣接ダミーチャネルの発光駆動電流出力を高精度に再現する回路構成を採用する。すなわち、陽極線ドライブ回路（カラムドライバ）を複数のＩＣチップで構成する際、隣接しているマスターチップ及びスレーブチップのそれぞれの端部にダミー出力チャネルを設置する。つまり、図３に示されているように、ダミーの駆動出力をそれぞれ出力するためのチャネル同士を、隣接させて設ける。
【００４０】
上述した図１に示されている回路構成においては、ダミーの駆動出力を導出するための出力チャネルがＩＣチップそれぞれの中央に配置されている。これに対し、本参考例においては、ＩＣチップ間が向かい合うチップの端にダミー出力チャネルを配置する点が異なっている。
本参考例においても、マスターチップのダミー出力チャネルの発光駆動電流をスレーブチップ内のフィードバック回路に渡し、レファレンス電流とする。スレーブチップのダミー出力チャネルの発光駆動電流をスレーブチップ内のフィードバック回路に戻すことで、レファレンス電流と同じになるように調整される。したがって、隣接チップ間同士のマスターチップ端の発光駆動電流とスレーブチップ端の発光駆動電流出力の差はなくなる。上記の方式によって、隣接チップ間での発光輝度を更に均一にする（ディスプレイパネルの画質を向上する）ディスプレイドライバ回路を実現できる。
【００４１】
図３において、図１の場合と同様に、トランジスタサイズは、ＭＮ₀＝ＭＮ₄、ＭＰ₀＝ＭＰ₃であり、抵抗値は、Ｒ₁＝Ｒ₂である。また、フィードバック回路を用いることで、Ｉ₁＝Ｉ₂になる特徴も図１の場合と同様である。
この回路構成を用いることで、隣接チップ間の出力電流差がどのように改善されるか図４を参照して説明する。同図において、従来技術での隣接チップ間の出力電流差は、図２の場合と同様に、ｄ１で示されている。本実施例では、スレーブチップに隣接しているマスターチップ端にあるダミーチャネルのレファレンス電流をスレーブチップのフィードバック回路に入力し、マスターチップに隣接しているスレーブチップ端にあるダミーチャネルの出力電流をレファレンス電流に合わせるように動作する。このように動作するため、図４中の破線Ｊ_s2で示されているように、スレーブチップ特性が改善される。よって、同図に示されているように、隣接しているマスターチップ端の出力電流レベルとスレーブチップ端の出力電流レベルとが一致し、隣接チップ間の出力電流差を無くすことができる。
【００４２】
この場合、チップ内で出力電流が一様に変化して行くが、隣接チップ間での急激な出力電流差が無いため、発光輝度の差によって、ディスプレイパネル上に輝度が異なる領域ができてしまうという問題は発生しない。つまり、本実施例においては、発光駆動電流がチャネル方向に対して傾きを持っていた場合であっても、隣接ＩＣチップ間での発光輝度を均一にすることができる。以上説明したように、第１の実施例による回路構成を用いることによって、複数のＩＣチップに設置されたマスターチップのダミーチャネルの出力電流に対して、スレーブチップのダミーチャネルの出力電流を等しくすることできる。このため、隣接チップ間での発光素子の駆動電流量の差が従来手法より大幅に軽減されるため、ディスプレイパネル上の発光輝度の均一化が図られる。
【００４３】
なお、以上は２つのＩＣチップを用いた場合について説明したが、それに限定されず、より多くのＩＣチップを用いた場合について本発明が適用できることは明らかである。この場合においても、ＩＣチップに対応する各駆動ラインに対応しないダミーの駆動出力を設けておき、ダミーの駆動出力同士の比較結果に応じてバイアス電圧レベルを制御することにより、マスターチップの発光駆動電流レベルをスレーブチップの発光駆動電流出力レベルで高精度に再現することができる。よって、隣接ＩＣチップ間での発光輝度を均一にすることができ、ディスプレイパネルの画質を向上することができる。
【００４４】
また、以上はディスプレイパネルを構成する画素素子がＥＬ素子である場合について説明したが、それ以外の素子である場合についても本発明が適用できることは明らかである。
さらにまた、以上の実施例においてはダミーの駆動出力同士を比較するための制御回路をスレーブチップ側に設けているが、マスターチップ側に設けても良い。いずれかのチップ内に設ければ、それらＩＣチップ以外に特別な回路を設ける必要がなく、実装スペースを増加させずにディスプレイパネルの画質を向上することができる。
【００４５】
【発明の効果】
以上説明したように本発明は、ＩＣチップに設けられたダミーの駆動出力同士の比較結果に応じてバイアス電圧レベルを制御することにより、一方のＩＣチップの発光駆動電流レベルを他方のＩＣチップの発光駆動電流出力レベルで高精度に再現することができ、隣接ＩＣチップ間での発光輝度を均一にし、ディスプレイパネルの画質を向上することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるディスプレイパネル駆動回路の構成を示すブロック図である。
【図２】図１のディスプレイパネル駆動回路の動作を示す図である。
【図３】参考例によるディスプレイパネル駆動回路の構成を示すブロック図である。
【図４】図３のディスプレイパネル駆動回路の動作を示す図である。
【図５】ディスプレイパネルに用いる発光素子の等価回路を示す図である。
【図６】一般的なディスプレイ装置の概略構成図である。
【図７】図６のディスプレイ装置の動作を示すタイミングチャートである。
【図８】従来のディスプレイパネル駆動回路の構成を示すブロック図である。
【図９】図８のディスプレイパネル駆動回路の動作を示すタイミングチャートである。
【図１０】従来のディスプレイパネル駆動回路における陽極線ドライブ回路の内部構成を示すブロック図である。
【図１１】ドレイン電圧依存性を持つドレイン電流を示す図である。
【図１２】従来のディスプレイパネル駆動回路における電流ミラー伝搬ずれを示す図である。
【図１３】従来のディスプレイパネル駆動回路におけるＩＣチップ内部での出力電流の傾きを示す図である。
【符号の説明】
１０ディスプレイパネル
２０陽極線ドライブ回路
２１第１陽極線ドライブ回路
２２第２陽極線ドライブ回路
３０陰極線ドライブ回路
２１０、２２０電流ＤＡＣ回路
ｄｃｈダミーチャネル
ＯＰ１、ＯＰ２オペアンプ

Claims

第１及び第２のＩＣチップを含みこれら第１及び第２のＩＣチップの駆動出力群を、ディスプレイパネルを構成する複数の画素素子を駆動するための第１及び第２の駆動ライン群に与えるディスプレイパネル駆動回路であって、前記第１のＩＣチップ及び前記第２のＩＣチップは、前記第１の駆動ライン群及び前記第２の駆動ライン群を構成する駆動ラインの中央にあるダミーの駆動出力をそれぞれ有し、前記第１のＩＣチップのダミーの駆動出力が前記第２のＩＣチップに入力され、前記第２のＩＣチップのダミーの駆動出力が前記第１のＩＣチップのダミーの駆動出力と同一になるように制御する制御手段を含むことを特徴とするディスプレイパネル駆動回路。
前記制御手段は、前記ダミーの駆動出力同士を比較してその差を出力する比較回路を含み、この比較回路の出力に応じて前記第２のＩＣチップのダミーの駆動出力を制御することを特徴とする請求項１記載のディスプレイパネル駆動回路。