JP3888338B2 - 入力バッファ回路及び同回路を有する半導体装置 - Google Patents
入力バッファ回路及び同回路を有する半導体装置 Download PDFInfo
- Publication number
- JP3888338B2 JP3888338B2 JP2003279428A JP2003279428A JP3888338B2 JP 3888338 B2 JP3888338 B2 JP 3888338B2 JP 2003279428 A JP2003279428 A JP 2003279428A JP 2003279428 A JP2003279428 A JP 2003279428A JP 3888338 B2 JP3888338 B2 JP 3888338B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer circuit
- input
- circuit
- transistor
- output potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
本発明は、入力バッファ回路及び同回路を有する半導体装置に関するものである。
従来より、半導体装置に内蔵した各種回路に予め設定した所定レベルの信号を入力するために各種回路の入力側に入力バッファ回路が設けられている。この入力バッファ回路は、半導体装置の内部で使用する電源電圧で動作するように構成されていた。
しかしながら、近年の半導体装置の小型化、低消費電力化に伴って、半導体装置の内部で使用する電源電圧が低下してきている。その一方で、同一基板上に実装される他の素子の中には、依然として半導体装置の内部の電源電圧よりも高い電圧で動作するものも存在している。
そのため、従来の半導体装置では、入力バッファ回路を入力側回路と出力側回路とに分け、入力側回路を半導体装置の外部で使用する外部電源電圧で駆動することによって他の素子との整合性を図るとともに、出力側回路を半導体装置の内部で使用する内部電源電圧で駆動することによって消費電力を低減するようにしていた。しかも、従来の半導体装置では、入力バッファ回路の入力側回路と出力側回路とで駆動電圧が異なることから、入力側回路の出力電位の閾値と出力側回路の入力電位の閾値とが異なっており、そのために、入力側回路と出力側回路との間に信号のレベルをシフトする信号レベル変換回路を設けて、この信号レベル変換回路によって入力側回路の出力電位の閾値と出力側回路の入力電位の閾値とを整合させるようにしていた。
特開平６−２１８００号公報
ところが、上記従来の入力バッファ回路にあっては、入力側回路と出力側回路との間に設けた信号レベル変換回路によって入力側回路の出力電位の閾値と出力側回路の入力電位の閾値とを整合させるようにしていたため、半導体装置の外部で使用する外部電源電圧に変動が生じた場合には、入力側回路の出力電位の閾値も変動してしまい、変動後の信号レベルを信号レベル変換回路で変換しても出力側回路の入力電位の閾値と一致させることができなかった。
そのため、従来の入力バッファ回路にあっては、半導体装置の外部で使用する外部電源電圧に変動が生じた場合には、入力側回路の出力電位の閾値と出力側回路の入力電位の閾値とが整合せず、出力側回路が誤動作するおそれがあり、これにより、入力バッファ回路に接続した後段の各種回路を正常に動作させることができなくなるおそれがあった。
そこで、請求項１に係る本発明では、電圧の異なる第１及び第２の駆動電圧で動作する第１及び第２のバッファ回路を順に接続した入力バッファ回路において、前記第１の駆動電圧の電圧値にかかわらず前記第１のバッファ回路の出力電位の閾値が前記第２のバッファ回路の入力電位の閾値になるように制御するための出力電位制御回路を有し、前記出力電位制御回路は、前記第１のバッファ回路を一対の相補型のカレントミラーアンプで構成するとともに、このカレントミラーアンプの参照側の出力電位に基づいて第１のバッファ回路の出力電位の生成をフィードバック制御するように構成することにした。
また、請求項２に係る本発明では、電圧の異なる第１及び第２の駆動電圧で動作する第１及び第２のバッファ回路を順に接続した入力バッファ回路を有する半導体装置において、前記入力バッファ回路は、前記第１の駆動電圧の電圧値にかかわらず前記第１のバッファ回路の出力電位の閾値が前記第２のバッファ回路の入力電位の閾値になるように制御するための出力電位制御回路を有し、前記出力電位制御回路は、前記第１のバッファ回路を一対の相補型のカレントミラーアンプで構成するとともに、このカレントミラーアンプの参照側の出力電位に基づいて第１のバッファ回路の出力電位の生成をフィードバック制御するように構成することにした。
そして、本発明では、以下に記載する効果を奏する。
すなわち、請求項１に係る本発明では、電圧の異なる第１及び第２の駆動電圧で動作する第１及び第２のバッファ回路を順に接続した入力バッファ回路において、前記第１の駆動電圧の電圧値にかかわらず前記第１のバッファ回路の出力電位の閾値が前記第２のバッファ回路の入力電位の閾値になるように制御するための出力電位制御回路を有しているため、第１の駆動電圧に変動が生じても第１のバッファ回路の出力電位の閾値と第２のバッファ回路の入力電位の閾値とを整合させることができ、第２のバッファ回路の誤動作を未然に防止することができ、これにより、入力バッファ回路に接続した後段の各種回路を正常に動作させることができる。
しかも、前記出力電位制御回路は、前記第１のバッファ回路を一対の相補型のカレントミラーアンプで構成するとともに、このカレントミラーアンプの参照側の出力電位に基づいて第１のバッファ回路の出力電位の生成をフィードバック制御するように構成しているため、入力信号の電位にかかわらずに遅延時間を一定に保持することができるとともに、簡単な回路構成でありながら第１のバッファ回路の出力電位を正確に制御することができる。
また、請求項２に係る本発明では、電圧の異なる第１及び第２の駆動電圧で動作する第１及び第２のバッファ回路を順に接続した入力バッファ回路を有する半導体装置において、前記入力バッファ回路は、前記第１の駆動電圧の電圧値にかかわらず前記第１のバッファ回路の出力電位の閾値が前記第２のバッファ回路の入力電位の閾値になるように制御するための出力電位制御回路を有しているため、第１の駆動電圧に変動が生じても第１のバッファ回路の出力電位の閾値と第２のバッファ回路の入力電位の閾値とを整合させることができ、第２のバッファ回路の誤動作を未然に防止することができ、これにより、半導体装置の内部回路を正常に動作させることができる。
しかも、前記出力電位制御回路は、前記第１のバッファ回路を一対の相補型のカレントミラーアンプで構成するとともに、このカレントミラーアンプの参照側の出力電位に基づいて第１のバッファ回路の出力電位の生成をフィードバック制御するように構成しているため、入力信号の電位にかかわらずに遅延時間を一定に保持することができるとともに、簡単な回路構成でありながら第１のバッファ回路の出力電位を正確に制御することができ、これにより半導体装置の特性を向上させることができる。
本発明は、半導体装置に内蔵した回路の入力部に設けられた入力バッファ回路に係るものであり、主に、半導体装置の外部で使用される外部電源の電圧と内部で使用される内部電源の電圧とが異なる場合に、外部電源で駆動する入力回路と内部電源で駆動する出力側回路とで構成した入力バッファ回路に適用されるものである。
かかる入力バッファ回路は、電圧の異なる第１及び第２の駆動電圧で動作する第１及び第２のバッファ回路を順に接続したものである。一般的には、第１の駆動電圧が外部電源電圧に対応し、第２の駆動電圧が内部電源電圧に対応するものである。
そして、本発明では、入力バッファ回路に、第１の駆動電圧の電圧値にかかわらず第１のバッファ回路の出力電位の閾値が第２のバッファ回路の入力電位の閾値になるように制御するための出力電位制御回路を設けている。
この出力電位制御回路は、第１のバッファ回路を一対の相補型のカレントミラーアンプで構成し、これらのカレントミラーアンプの参照側の出力電位に基づいて第１のバッファ回路の出力電位の生成をフィードバック制御することによって第１のバッファ回路の出力電位を制御するように構成している。
このように、本発明では、出力電位制御回路によって第１のバッファ回路の出力電位の閾値が第１の駆動電圧の電圧値にかかわらずに常に第２のバッファ回路の入力電位の閾値になるように制御しているため、第１の駆動電圧に変動が生じても第１のバッファ回路の出力電位の閾値と第２のバッファ回路の入力電位の閾値とを整合させることができ、第２のバッファ回路の誤動作を未然に防止することができ、これにより、入力バッファ回路に接続した後段の各種回路を正常に動作させることができる。
特に、第１のバッファ回路を一対の相補型のカレントミラーアンプで構成した場合には、入力信号のレベル（「Ｈ」レベル又は「Ｌ」レベル）にかかわらずに遅延時間を一定に保持することができる。
そして、第１のバッファ回路を構成する一対の相補型のカレントミラーアンプのうちの一方の出力電位に基づいて第１のバッファ回路の出力電位を制御するように出力電位制御回路を構成した場合には、出力電位制御回路の回路構成を簡略化することができるとともに、簡単な回路でありながら第１のバッファ回路の出力電位を正確に制御することができる。
以下に、本発明の具体的な実施形態について図面を参照しながら説明する。
本発明に係る半導体装置１は、図１に示すように、入力バッファ回路２に内部処理回路３を接続したものである。
入力バッファ回路２は、入力側に位置する第１のバッファ回路４と出力側に位置する第２のバッファ回路５とで構成しており、これら第１及び第２のバッファ回路4,5は、電圧の異なる第１の駆動電圧Ｖddqと第２の駆動電圧Ｖddiで駆動される。ここでは、第１の駆動電圧Ｖddqを半導体装置１の外部で使用する外部電源の電圧とし、一方、第２の駆動電圧Ｖddiを半導体装置１の内部で使用する内部電源の電圧としている。
第１のバッファ回路４は、一対の相補型（ＮチャンネルＭＯＳ入力とＰチャンネルＭＯＳ入力）のカレントミラーアンプ6,7と出力電位制御回路８とで構成している。
ＮチャンネルＭＯＳ入力のカレントミラーアンプ６は、一対のＮチャンネルＭＯＳ型のトランジスタ（ＦＥＴ）Q1,Q2とカレントミラー接続した一対のＰチャンネルＭＯＳ型のトランジスタ（ＦＥＴ）Q3,Q4とで構成している。ここで、トランジスタQ1,Q3で参照側の回路を構成し、トランジスタQ2,Q4で入力側の回路を構成している。
具体的には、カレントミラーアンプ６は、参照電圧信号Ｓvrefを入力する参照電圧端子ＴrefにトランジスタQ1のゲート端子を接続し、このトランジスタQ1のソース端子をグランド端子GNDに接続するとともに、トランジスタQ1のドレイン端子をトランジスタQ3のドレイン端子に接続している。
また、カレントミラーアンプ６は、入力信号Ｓinを入力する入力端子ＴinにトランジスタQ2のゲート端子を接続し、このトランジスタQ2のソース端子をグランド端子GNDに接続するとともに、トランジスタQ2のドレイン端子をトランジスタQ4のドレイン端子に接続している。
さらに、カレントミラーアンプ６は、トランジスタQ3のソース端子を第１の駆動電源端子Ｖddqに接続し、トランジスタQ3のゲート端子とドレイン端子とを短絡するとともに、トランジスタQ3のゲート端子にトランジスタQ4のゲート端子を接続し、このトランジスタQ4のソース端子を第１の駆動電源端子Ｖddqに接続し、トランジスタQ4のゲート端子に第２のバッファ回路５を接続している。
一方、ＰチャンネルＭＯＳ入力のカレントミラーアンプ７は、一対のＰチャンネルＭＯＳ型のトランジスタ（ＦＥＴ）Q5,Q6とカレントミラー接続した一対のＮチャンネルＭＯＳ型のトランジスタ（ＦＥＴ）Q7,Q8とで構成している。ここで、トランジスタQ5,Q7で参照側の回路を構成し、トランジスタQ6,Q8で入力側の回路を構成している。
具体的には、カレントミラーアンプ７は、参照電圧端子ＴrefにトランジスタQ5のゲート端子を接続し、このトランジスタQ5のソース端子を第１の駆動電源端子Ｖddqに接続するとともに、トランジスタQ5のドレイン端子をトランジスタQ7のドレイン端子に接続している。
また、カレントミラーアンプ７は、入力端子ＴinにトランジスタQ6のゲート端子を接続し、このトランジスタQ6のソース端子を第１の駆動電源端子Ｖddqに接続するとともに、トランジスタQ6のドレイン端子をトランジスタQ8のドレイン端子に接続している。
さらに、カレントミラーアンプ７は、トランジスタQ7のソース端子をグランド端子GNDに接続し、トランジスタQ7のゲート端子にトランジスタQ8のゲート端子を接続し、このトランジスタQ8のソース端子をグランド端子GNDに接続し、トランジスタQ8のゲート端子に第２のバッファ回路５をトランジスタQ4のゲート端子とともに接続している。
出力電位制御回路８は、ＮチャンネルＭＯＳ入力のカレントミラーアンプ６の入力側と同様に接続したＮチャンネルＭＯＳ型のトランジスタ（ＦＥＴ）Q9及びＰチャンネルＭＯＳ型のトランジスタ（ＦＥＴ）Q10とコンパレータCMPとで構成している。
具体的には、出力電位制御回路８は、参照電圧端子ＴrefにトランジスタQ9のゲート端子を接続し、このトランジスタQ9のソース端子をグランド端子GNDに接続するとともに、トランジスタQ9のドレイン端子をトランジスタQ10のドレイン端子に接続し、このトランジスタQ10のソース端子を第１の駆動電源端子Ｖddqに接続するとともに、トランジスタQ10のゲート端子をカレントミラーアンプ６のトランジスタ3,4のゲート端子に接続している。
また、出力電位制御回路８は、トランジスタQ9のドレイン端子及びトランジスタQ10のドレイン端子をカレントミラーアンプ７のトランジスタQ5のドレイン端子及びトランジスタQ7のドレイン端子に接続するとともに、同じくトランジスタQ9のドレイン端子及びトランジスタQ10のドレイン端子をコンパレータCMPの正転入力端子に接続している。
さらに、出力電位制御回路８は、第２のバッファ回路５の入力電位の閾値と同一電位の電圧信号Ｓthを入力する電圧端子ＴthにコンパレータCMPの反転入力端子を接続し、このコンパレータCMPの出力端子をカレントミラーアンプ７のトランジスタQ7,Q8のゲート端子に接続している。
第２のバッファ回路５は、ＰチャンネルＭＯＳ型のトランジスタ（ＦＥＴ）Q11とＮチャンネルＭＯＳ型のトランジスタ（ＦＥＴ）Q12で構成している。
具体的には、第２のバッファ回路５は、第１のバッファ回路４の出力端子となるトランジスタQ4のドレイン端子（トランジスタQ2のドレイン端子）及びトランジスタQ8のドレイン端子（トランジスタQ6のドレイン端子）を第２のバッファ回路５の入力端子となるトランジスタQ11,Q12のゲート端子に接続するとともに、第２のバッファ回路５の出力端子となるトランジスタQ11のドレイン端子及びトランジスタQ12のドレイン端子を内部処理回路３の入力端子に接続している。
また、第２のバッファ回路５は、トランジスタQ11のソース端子に第２の駆動電源端子Ｖddiを接続する一方、トランジスタQ12のソース端子にグランド端子GNDを接続している。
入力バッファ回路２は、以上に説明したように構成しており、出力電位制御回路８によってカレントミラーアンプ７の参照側の出力電位に対応するトランジスタQ7のドレイン端子（トランジスタQ5のドレイン端子）の電位に基づいて第１のバッファ回路４の出力電位を生成するトランジスタQ8のゲート端子の電位をネガティブフィードバック制御することで、第１のバッファ回路４の出力電位の閾値が第１の駆動電圧Ｖddqの電圧値にかかわらずに常に第２のバッファ回路５の入力電位の閾値になるように制御している。
すなわち、入力バッファ回路２の第１のバッファ回路４は、トランジスタQ1とトランジスタQ2、トランジスタQ3とトランジスタQ4、トランジスタQ5とトランジスタQ6、トランジスタQ7とトランジスタQ8とがそれぞれ対をなしてバッファ動作しており、参照電圧信号Ｓvrefと入力信号Ｓinとが同電位の場合には、トランジスタQ1,Q2,Q5,Q6のゲート端子の電位が同一となっているが、それと同時に、第１のバッファ回路４は、トランジスタQ9とトランジスタQ2、トランジスタQ10とトランジスタQ4、トランジスタQ5とトランジスタQ6、トランジスタQ7とトランジスタQ8とがそれぞれ対をなして制御動作している。
そして、第１のバッファ回路４は、コンパレータCMPによってカレントミラーアンプ７の出力電位に対応するトランジスタQ7のドレイン端子（トランジスタQ5のドレイン端子）の電位と第２のバッファ回路５の入力電位の閾値に対応する電圧信号Ｓthの電位とを比較し、その比較結果に応じてトランジスタQ8のゲート端子の電位を制御し、第１のバッファ回路４の出力電位の閾値が第２のバッファ回路５の入力電位の閾値と等しくなるようにしている。
これによって、入力バッファ回路２は、図２に示すように、参照電圧信号Ｓvrefと入力信号Ｓinとが同電位の場合に、第１の駆動電圧Ｖddqの電圧値にかかわらず第１のバッファ回路４の出力信号（Ｓth1）の電圧（Ｖth1）（第１のバッファ回路４の出力電位の閾値）が第２のバッファ回路５の入力電位の閾値と等しくなるようにしている。
なお、本実施形態では、出力電位制御回路８のコンパレータCMPの反転入力端子に電圧端子Ｔthから第２のバッファ回路５の入力電位の閾値と同一電位の電圧信号Ｓthを入力するようにしているが、これに限られず、半導体装置１の内部に設けた電圧生成器で生成した第２のバッファ回路５の入力電位の閾値と同一電位の信号を入力してもよく、その場合には、電圧生成器を第２のバッファ回路５と同様の構成とすることができる。
１ 半導体装置
２ 入力バッファ回路
３ 内部処理回路
４ 第１のバッファ回路
５ 第２のバッファ回路
6,7 カレントミラーアンプ
８ 出力電位制御回路
Ｖddq 第１の駆動電圧
Ｖddi 第２の駆動電圧
２ 入力バッファ回路
３ 内部処理回路
４ 第１のバッファ回路
５ 第２のバッファ回路
6,7 カレントミラーアンプ
８ 出力電位制御回路
Ｖddq 第１の駆動電圧
Ｖddi 第２の駆動電圧
Claims (2)
- 電圧の異なる第１及び第２の駆動電圧で動作する第１及び第２のバッファ回路を順に接続した入力バッファ回路において、
前記第１の駆動電圧の電圧値にかかわらず前記第１のバッファ回路の出力電位の閾値が前記第２のバッファ回路の入力電位の閾値になるように制御するための出力電位制御回路を有し、
前記出力電位制御回路は、前記第１のバッファ回路を一対の相補型のカレントミラーアンプで構成するとともに、このカレントミラーアンプの参照側の出力電位に基づいて第１のバッファ回路の出力電位の生成をフィードバック制御するように構成したことを特徴とする入力バッファ回路。 - 電圧の異なる第１及び第２の駆動電圧で動作する第１及び第２のバッファ回路を順に接続した入力バッファ回路を有する半導体装置において、
前記入力バッファ回路は、前記第１の駆動電圧の電圧値にかかわらず前記第１のバッファ回路の出力電位の閾値が前記第２のバッファ回路の入力電位の閾値になるように制御するための出力電位制御回路を有し、
前記出力電位制御回路は、前記第１のバッファ回路を一対の相補型のカレントミラーアンプで構成するとともに、このカレントミラーアンプの参照側の出力電位に基づいて第１のバッファ回路の出力電位の生成をフィードバック制御するように構成したことを特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003279428A JP3888338B2 (ja) | 2003-07-24 | 2003-07-24 | 入力バッファ回路及び同回路を有する半導体装置 |
| US10/886,626 US7061297B2 (en) | 2003-07-24 | 2004-07-09 | Input buffer circuit, and semiconductor apparatus having the same |
| TW093121504A TW200511728A (en) | 2003-07-24 | 2004-07-19 | Input buffer circuit, and semiconductor apparatus having the same |
| KR1020040056099A KR20050012135A (ko) | 2003-07-24 | 2004-07-19 | 입력 버퍼회로, 그리고 이것을 가지는 반도체 장치 |
| CNB2004100545565A CN1320759C (zh) | 2003-07-24 | 2004-07-23 | 输入缓冲器电路和具有该输入缓冲器电路的半导体设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003279428A JP3888338B2 (ja) | 2003-07-24 | 2003-07-24 | 入力バッファ回路及び同回路を有する半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005045677A JP2005045677A (ja) | 2005-02-17 |
| JP3888338B2 true JP3888338B2 (ja) | 2007-02-28 |
Family
ID=34074750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003279428A Expired - Fee Related JP3888338B2 (ja) | 2003-07-24 | 2003-07-24 | 入力バッファ回路及び同回路を有する半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7061297B2 (ja) |
| JP (1) | JP3888338B2 (ja) |
| KR (1) | KR20050012135A (ja) |
| CN (1) | CN1320759C (ja) |
| TW (1) | TW200511728A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604067B1 (ko) * | 2004-12-24 | 2006-07-24 | 삼성에스디아이 주식회사 | 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치 |
| JP4509004B2 (ja) | 2005-03-31 | 2010-07-21 | 三星モバイルディスプレイ株式會社 | バッファー及びこれを利用したデータ駆動回路と発光表示装置 |
| JP2013084839A (ja) * | 2011-10-12 | 2013-05-09 | Sony Corp | 半導体レーザー駆動回路及び半導体レーザー装置 |
| JP2014230115A (ja) * | 2013-05-23 | 2014-12-08 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置 |
| US10627839B2 (en) * | 2016-03-02 | 2020-04-21 | Qualcomm Incorporated | Multiple input multiple output regulator controller system |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4438352A (en) * | 1980-06-02 | 1984-03-20 | Xerox Corporation | TTL Compatible CMOS input buffer |
| JPH0621800A (ja) | 1992-07-02 | 1994-01-28 | Sharp Corp | 信号レベル変換回路 |
| JP3731322B2 (ja) * | 1997-11-04 | 2006-01-05 | ソニー株式会社 | レベルシフト回路 |
| JPH11163709A (ja) * | 1997-11-27 | 1999-06-18 | Nec Corp | 出力インピーダンス調整回路 |
| US6020762A (en) * | 1998-06-26 | 2000-02-01 | Micron Technology, Inc. | Digital voltage translator and its method of operation |
| KR100298444B1 (ko) * | 1998-08-26 | 2001-08-07 | 김영환 | 입력 버퍼 회로 |
| US6265896B1 (en) * | 1999-02-17 | 2001-07-24 | Elbrus International Limited | Level transfer circuit for LVCMOS applications |
| JP2000353946A (ja) * | 1999-06-10 | 2000-12-19 | Matsushita Electric Ind Co Ltd | レベルシフタ回路 |
| DE19944248C2 (de) * | 1999-09-15 | 2002-04-11 | Infineon Technologies Ag | Inputbuffer einer integrierten Halbleiterschaltung |
-
2003
- 2003-07-24 JP JP2003279428A patent/JP3888338B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-09 US US10/886,626 patent/US7061297B2/en not_active Expired - Fee Related
- 2004-07-19 KR KR1020040056099A patent/KR20050012135A/ko not_active Application Discontinuation
- 2004-07-19 TW TW093121504A patent/TW200511728A/zh unknown
- 2004-07-23 CN CNB2004100545565A patent/CN1320759C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1578146A (zh) | 2005-02-09 |
| KR20050012135A (ko) | 2005-01-31 |
| TW200511728A (en) | 2005-03-16 |
| US20050017769A1 (en) | 2005-01-27 |
| CN1320759C (zh) | 2007-06-06 |
| US7061297B2 (en) | 2006-06-13 |
| JP2005045677A (ja) | 2005-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7501876B2 (en) | Level shifter circuit | |
| US10347325B1 (en) | DDR4 memory I/O driver | |
| US6683445B2 (en) | Internal power voltage generator | |
| JP2017215906A (ja) | シリーズレギュレータ及び半導体集積回路 | |
| US6242980B1 (en) | Differential amplifier circuit | |
| US20060049852A1 (en) | Sense amplifier with low common mode differential input signal | |
| JP5190335B2 (ja) | トレラントバッファ回路及びインターフェース | |
| US6850100B2 (en) | Output buffer circuit | |
| JP3888338B2 (ja) | 入力バッファ回路及び同回路を有する半導体装置 | |
| WO2018055666A1 (ja) | インターフェース回路 | |
| JPWO2004066499A1 (ja) | 半導体集積回路 | |
| JP4145410B2 (ja) | 出力バッファ回路 | |
| JP2008072197A (ja) | 半導体集積回路装置 | |
| US20210067156A1 (en) | Gate driver circuitry | |
| US7816989B2 (en) | Differential amplifier | |
| TWI425768B (zh) | 可避免輸出電壓產生壓降之高壓選擇電路 | |
| JP2010021818A (ja) | 多機能ドライバ回路 | |
| JPH11312969A (ja) | 半導体回路 | |
| JPH05122049A (ja) | 出力バツフア回路 | |
| JP2006148640A (ja) | スイッチ回路 | |
| JP2002026715A (ja) | レベルシフト回路 | |
| KR100317325B1 (ko) | 출력 구동회로 | |
| JP4270124B2 (ja) | インターフェース回路 | |
| JPH0555905A (ja) | Ｃｍｏｓ論理ゲート | |
| JP5237715B2 (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061120 |
|
| LAPS | Cancellation because of no payment of annual fees |