[go: up one dir, main page]

JP3887260B2 - 分圧抵抗のレイアウト方法 - Google Patents

分圧抵抗のレイアウト方法 Download PDF

Info

Publication number
JP3887260B2
JP3887260B2 JP2002106279A JP2002106279A JP3887260B2 JP 3887260 B2 JP3887260 B2 JP 3887260B2 JP 2002106279 A JP2002106279 A JP 2002106279A JP 2002106279 A JP2002106279 A JP 2002106279A JP 3887260 B2 JP3887260 B2 JP 3887260B2
Authority
JP
Japan
Prior art keywords
resistor
voltage dividing
dividing resistor
layout
longitudinal direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002106279A
Other languages
English (en)
Other versions
JP2003303888A (ja
Inventor
福一 広畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002106279A priority Critical patent/JP3887260B2/ja
Priority to US10/252,675 priority patent/US6904583B2/en
Publication of JP2003303888A publication Critical patent/JP2003303888A/ja
Application granted granted Critical
Publication of JP3887260B2 publication Critical patent/JP3887260B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C3/00—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids
    • H01C3/10—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element having zig-zag or sinusoidal configuration
    • H01C3/12—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids the resistive element having zig-zag or sinusoidal configuration lying in one plane
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、液晶ディスプレイ（ＬＣＤ）ドライバーにおける液晶バイアスレベル発生回路の分圧抵抗のレイアウト方法に関し、特に、レイアウトエリアの長手方向に製造上のバラツキを有するホトリソ装置を用いた場合の分圧抵抗のレイアウト方法に関するものである。
【０００２】
【従来の技術】
一般に、従来のＬＣＤドライバーの液晶バイアスレベル発生回路における分圧抵抗のレイアウトは、図３に示すとおり、Ｒ１〜Ｒ５の抵抗比を、１：１：（ｎ−４）：１：１（ｎはバイアス数であり、ｎ＝６〜１３程度の値をとる）に設定する場合、図示のように、左から順にＲ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５をレイアウト設計したものであった。つまり、抵抗値が等しくなるＲ１，Ｒ２の部分については、左から長さがＬ（パターン幅をＷとする）までの部分を抵抗Ｒ１とし、そこから更に長さがＬの部分を抵抗Ｒ２とする。また、抵抗Ｒ３については、Ｒ２の後端部から長さがＬ（ｎ−４）の部分を抵抗Ｒ３とし、その後端部から、長さがＬの抵抗Ｒ４，Ｒ５をレイアウトするという設計手法であった。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の分圧抵抗の設計手法では、レイアウトエリアの長手方向に製造上のバラツキを有するようなホトリソ装置を用いて分圧抵抗のレイアウトを行った場合、各分圧抵抗の抵抗値の精度、即ち分圧レベルの相対精度にバラツキが発生するという問題があった。
【０００４】
具体的には、レイアウト効率の観点から、分圧抵抗をポリシリコン抵抗により製造した場合、分圧抵抗を流れる電流を少なくして、消費電力の低減を図ろうとすると、各分圧抵抗値を高く設定する必要がある。その際、ポリシリコン抵抗を製造限界である最小幅で設計すると、１／ｎバイアスで、１：１：（ｎ−４）：１：１の相対値となるように各分圧抵抗値を設計すべき所、上述のような特性を有するホトリソ装置によっては、図３の中央付近の抵抗値Ｒ３の抵抗幅Ｗが０．７０μｍであるのに対して、右端のＲ５の抵抗の抵抗幅Ｗが０．６５μｍ、左端のＲ１の抵抗値の抵抗幅が０．７５μｍとなるような場合が発生し、このような分圧抵抗を用いて電圧を分圧すると、０．９３：０．９５：（ｎ−４）：１．０５：１．０７のようになり、分圧電位がばらつくため、要求される規格が満足されなくなるというような問題が発生していた。
【０００５】
この発明は、前記従来の問題点を解決し、分圧電位のバラツキを要求精度内に制御することのできる分圧抵抗のレイアウト方法を提供することを目的とする。
【０００６】
【課題を解決する為の手段】
そのために、第一発明においては、ホトリソ装置を用いた分圧抵抗のレイアウト方法において、相対的な精度が要求される抵抗体を隣接してレイアウトエリアの中央部に配置し、その他の抵抗体を高精度の抵抗体の外側に隣接して分割配置し、分割した抵抗の両端を接続するようにしている。これにより、レイアウトエリアの長手方向に製造上のバラツキを有するようなホトリソ装置を用いた場合であっても抵抗値のバラツキの少ない高精度の分圧抵抗を製造することが可能になる。
【０００７】
また、第二発明においては、ホトリソ装置を用いた分圧抵抗のレイアウト方法において、分圧抵抗を構成する各抵抗体のパターンをレイアウトエリアの長手方向に沿って配置している。これにより、レイアウトエリアの長手方向に製造上のバラツキを有するようなホトリソ装置を用いた場合であっても抵抗値のバラツキの少ない高精度の分圧抵抗を製造することが可能になる。
【０００８】
【発明の実施の形態】
［第１の実施の形態］
図１は、本発明の第１の実施の形態を示す分圧抵抗のレイアウト図であり、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５の抵抗値が、前記同様１：１：（ｎ−４）：１：１の比率である場合に、高精度を要求される抵抗であるＲ２，Ｒ１とＲ５，Ｒ４を中央部に隣接して配置する。即ち、図示のように、抵抗Ｒ３については二分割して、左から順に、Ｒ３／２、Ｒ２，Ｒ１と配置し、その右側にＲ５，Ｒ４，Ｒ３／２を配置するものである。但し、Ｒ１の右端とＲ５の左端は接続せず、両端のＲ３／２のＡ，Ｂ点を低抵抗で接続するという構成とする。
【０００９】
このような分圧抵抗のレイアウト設計を行うことにより、高精度を要求される抵抗Ｒ１，Ｒ２，Ｒ４，Ｒ５は隣接してレイアウトされるため、ホトリソ装置の製造バラツキによる影響を受けにくくなり、また、抵抗Ｒ３については、半分ずつ左右に分かれてレイアウトされるため、ホトリソ装置の製造バラツキによる影響があったとしても、合計した抵抗値では、その影響が低減され、全体として高精度の抵抗分圧が期待できる。実際、レイアウトの長手方向に製造バラツキを有するホトリソ装置の製造限界で製造した場合においても、電位の分圧精度を実測値で、０．９８８：０．９６５：（Ｎ−４）：１．０３５：１．０１２とすることができ、規格を満足する分圧精度を達成することが可能となる。
【００１０】
［第２の実施の形態］
図２は、本発明の第２の実施の形態を示す分圧抵抗のレイアウト図であり、図示のように、各分圧抵抗Ｒ１〜Ｒ５のパターンは、レイアウトエリアの長手方向に配置されている。従って、ホトリソ装置の特性がレイアウトエリアの長手方向に精度上のバラツキを有する場合においても、各抵抗値において、そのバラツキが左右に均等に配分されるため、レイアウト位置における精度上のバラツキを受けにくくなり、高精度の分圧抵抗のレイアウト設計が可能となる。
【００１１】
【発明の効果】
以上詳細に説明したように、請求項１に係る発明によれば、ホトリソ装置を用いた分圧抵抗のレイアウト方法であって、相対的な精度が要求される抵抗体を隣接してレイアウトエリアの中央部に配置し、その他の抵抗体を上記抵抗体の外側に隣接して分割配置したことを特徴とし、また、請求項２に係る発明によれば、ホトリソ装置を用いた分圧抵抗のレイアウト方法であって、分圧抵抗を構成する各抵抗体のパターンをレイアウトエリアの長手方向に沿って配置したことを特徴とする。このような構成としたことにより、レイアウトエリアの長手方向に製造上のバラツキを有するようなホトリソ装置を用いた場合であっても抵抗値のバラツキの少ない高精度の分圧抵抗を製造することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す分圧抵抗のレイアウト図である。
【図２】本発明の第２の実施の形態を示す分圧抵抗のレイアウト図である。
【図３】従来の分圧抵抗のレイアウト図である。
【符号の説明】
Ｒ１〜Ｒ５ 分圧抵抗

Claims (2)

  1. レイアウトエリアの長手方向に製造上のバラツキを有するホトリソ装置を用いた分圧抵抗のレイアウト方法であって、
    分圧抵抗を構成する各抵抗体のパターンのうち、相対的な精度が要求される複数の抵抗体のパターンを隣接してレイアウトエリアの長手方向の中央部に該長手方向と直交する方向に沿って配置し、その他の抵抗体のパターンを上記相対的な精度が要求される抵抗体のパターンの外側に隣接して上記長手方向と直交する方向に沿って分割配置したことを特徴とする分圧抵抗のレイアウト方法。
  2. レイアウトエリアの長手方向に製造上のバラツキを有するホトリソ装置を用いた分圧抵抗のレイアウト方法であって、
    分圧抵抗を構成する各抵抗体のパターンをレイアウトエリアの長手方向に沿って配置したことを特徴とする分圧抵抗のレイアウト方法。
JP2002106279A 2002-04-09 2002-04-09 分圧抵抗のレイアウト方法 Expired - Fee Related JP3887260B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002106279A JP3887260B2 (ja) 2002-04-09 2002-04-09 分圧抵抗のレイアウト方法
US10/252,675 US6904583B2 (en) 2002-04-09 2002-09-24 Layout method of voltage division resistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002106279A JP3887260B2 (ja) 2002-04-09 2002-04-09 分圧抵抗のレイアウト方法

Publications (2)

Publication Number Publication Date
JP2003303888A JP2003303888A (ja) 2003-10-24
JP3887260B2 true JP3887260B2 (ja) 2007-02-28

Family

ID=28672411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002106279A Expired - Fee Related JP3887260B2 (ja) 2002-04-09 2002-04-09 分圧抵抗のレイアウト方法

Country Status (2)

Country Link
US (1) US6904583B2 (ja)
JP (1) JP3887260B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764109B2 (en) 2008-02-26 2010-07-27 Ricoh Company, Ltd. Semiconductor device and voltage divider circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3955298B2 (ja) * 2003-12-25 2007-08-08 松下電器産業株式会社 抵抗分圧回路、およびこの抵抗分圧回路を使用した液晶駆動装置ならびに液晶表示装置
JP4841220B2 (ja) 2005-10-14 2011-12-21 株式会社リコー 半導体装置
JP6284295B2 (ja) * 2012-09-14 2018-02-28 エイブリック株式会社 分圧回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129519A (ja) * 1991-11-05 1993-05-25 Mitsubishi Electric Corp 半導体集積回路
JP3329077B2 (ja) * 1993-07-21 2002-09-30 セイコーエプソン株式会社 電源供給装置、液晶表示装置及び電源供給方法
US5521576A (en) * 1993-10-06 1996-05-28 Collins; Franklyn M. Fine-line thick film resistors and resistor networks and method of making same
JPH0968695A (ja) * 1995-09-01 1997-03-11 Hitachi Ltd 階調電圧生成回路および液晶表示装置
US5929746A (en) * 1995-10-13 1999-07-27 International Resistive Company, Inc. Surface mounted thin film voltage divider
JP3162652B2 (ja) * 1997-04-25 2001-05-08 セイコーインスツルメンツ株式会社 電子時計
JP3304920B2 (ja) * 1999-05-31 2002-07-22 日本電気株式会社 半導体装置及びその設計装置と設計方法並びに半導体装置の配線情報を記憶した記憶媒体
JP3583704B2 (ja) * 2000-01-12 2004-11-04 独立行政法人 科学技術振興機構 温度測定装置、熱型赤外線イメージセンサ及び温度測定方法
KR100347349B1 (ko) * 2000-05-23 2002-12-26 삼성전자 주식회사 마이크로파워 저항-캐패시터 발진기
US6778161B2 (en) * 2001-04-27 2004-08-17 Industrial Technology Research Institute Central symmetric gamma voltage correction circuit
JP3787591B2 (ja) * 2002-02-14 2006-06-21 セイコーインスツル株式会社 抵抗回路
US6753679B1 (en) * 2002-12-23 2004-06-22 Nortel Networks Limited Test point monitor using embedded passive resistance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764109B2 (en) 2008-02-26 2010-07-27 Ricoh Company, Ltd. Semiconductor device and voltage divider circuit

Also Published As

Publication number Publication date
JP2003303888A (ja) 2003-10-24
US6904583B2 (en) 2005-06-07
US20030192022A1 (en) 2003-10-09

Similar Documents

Publication Publication Date Title
JP5433957B2 (ja) 半導体装置
JP3887260B2 (ja) 分圧抵抗のレイアウト方法
KR102229409B1 (ko) 가열되는 감지 층을 가진 가스 센서
JPH07260594A (ja) 温度センサ
JPS595935Y2 (ja) 厚膜印刷回路
US7032204B2 (en) Layout of network using parallel and series elements
JP2003234405A (ja) 高比精度抵抗レイアウトパターン
JPH0325994A (ja) 混成集積回路
JP2006234384A (ja) 歪ゲージ装置
JP3688691B2 (ja) 抵抗器および回路基板
JPH0614481B2 (ja) 並置型抵抗体装置
JP2008047556A (ja) ラダー抵抗の調整パターン構造及びこれを有する電子部品
JPH1138638A (ja) 露光方法及び装置、並びに液晶表示装置
JPS595934Y2 (ja) 厚膜印刷回路
JPS60250662A (ja) 抵抗回路
JPH0795590B2 (ja) セミカスタム半導体集積回路の設計方法
CN114364956B (zh) 用于机动车辆的测量装置
JP2008103565A (ja) ラダー抵抗の調整パターン構造及びこれを有する電子部品
JPH04168058A (ja) サーマルヘッド用ｉｃドライバ
JP2715879B2 (ja) 磁気抵抗素子
JPS6068709A (ja) 基準電圧発生回路
JPS61288402A (ja) 抵抗体アレイの製造方法
JP2639599B2 (ja) 半導体集積回路装置
JP2844844B2 (ja) 駆動用多出力半導体集積回路
JP2002313611A (ja) 厚膜抵抗板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3887260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131201

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees