[go: up one dir, main page]

JP3884642B2 - コントローラ及び多重化並列処理方法 - Google Patents

コントローラ及び多重化並列処理方法 Download PDF

Info

Publication number
JP3884642B2
JP3884642B2 JP2001341001A JP2001341001A JP3884642B2 JP 3884642 B2 JP3884642 B2 JP 3884642B2 JP 2001341001 A JP2001341001 A JP 2001341001A JP 2001341001 A JP2001341001 A JP 2001341001A JP 3884642 B2 JP3884642 B2 JP 3884642B2
Authority
JP
Japan
Prior art keywords
controller
data
transfer
control
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001341001A
Other languages
English (en)
Other versions
JP2003140706A (ja
Inventor
尚樹 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP2001341001A priority Critical patent/JP3884642B2/ja
Publication of JP2003140706A publication Critical patent/JP2003140706A/ja
Application granted granted Critical
Publication of JP3884642B2 publication Critical patent/JP3884642B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Safety Devices In Control Systems (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、冗長構成を有してプロセスなどの制御を行うコントローラ及び多重化並列処理方法に関する。
【0002】
【従来の技術】
従来、プラントなどのプロセス制御に用いるプロセス制御装置において、高信頼性を要求される場合には制御演算を行うコントローラを複数設えた冗長構造をもつものが用いられている。
このような冗長構造をもつ従来のプロセス制御装置は、主系と従系の2つのコントローラを備え、主系コントローラに異常が発生すると待機中の従系コントローラに切り替わる二重化待機冗長方式が一般的である。
【0003】
しかしながら、このような二重化待機冗長方式のプロセス制御装置は、コントローラが主系から従系に切り替わる際、主系の停止を検出後、待機していた従系が処理を開始するため、制御空白時間が生じ、プロセスの制御周期が短いプロセス制御には使用できないという問題があった。
このため、稼働中のコントローラに異常が生じた場合でも制御空白時間の生じないプロセス制御装置が求められていた。
【0004】
【発明が解決しようとする課題】
これに対して、同一構成の3つ以上のコントローラを並列動作させ、これらコントローラの制御出力について多数決判定を行い、その判定結果を用いてプロセス制御を行う方式が考えられる。
このような三重化並列冗長制御システムでは、他の2つとは異なる制御結果を出力した制御処理部は、異常が発生しているものとし、この制御処理部を停止させるなどシステムから切り離し、調査・調整を行うようにしている。ところが、制御処理部を構成しているトランジスタなどの素子が高度に集積された半導体装置などでは、宇宙線などによるメモリ化けを回避することができない。また、より高度な制御を行うためのプログラムは、バグを完全に除去することが現実的には不可能である。
【0005】
このようなメモリ化けやバグなどにより、あるタイミングで一時的に他の冗長部とは異なる制御結果を出力する場合もある。このような場合、対象とする制御処理部を停止させてシステムから切り離して調査・調整し、この後で多重化並列冗長状態に復帰させるようにしている。この復帰のとき、復帰させる制御処理部を他の正常運転中の制御処理部と、データベース内容を一致させるなど同期をとる必要がある。従来では、この復帰において、正常に動作している他の制御処理部を一時的に停止させ、データベースの内容を複製するなどの作業を行っていたため、システムを一時的に停止させていた。
【0006】
以上説明したように、従来の多重化並列冗長システムでは、異常などにより一度停止した制御処理部を復帰させる場合、他の正常動作をしていた制御処理部まで停止させる必要があり、システムの動作を一時的に停止させる必要があった。
本発明は、以上のような問題点を解消するためになされたものであり、停止せずに、制御が続行された状態で復旧ができるようにすることを目的とする。
【0007】
【課題を解決するための手段】
本発明の一形態におけるコントローラは、予め入力されている設定条件により、入力された所定の情報とこれに対応する制御データを生成して出力する制御動作を行うN個(Nは3以上の自然数)のコントローラを備えた多重化並列処理システムにおけるものであり、コントローラは、設定条件及び制御データからなる特定データを記憶する主記憶部と、ネットワークを介して送出された動作停止信号を受信する受信部と、所定の条件によりコントローラを再起動させる再起動手段とを有し、再起動手段により再起動した後に動作する手段であって、他の正常なコントローラに対して特定データの転送を要求するデータ転送要求手段と、他の正常なコントローラより転送された特定データを受け取る受け取り手段とを有し、並びに、正常時に動作する手段であって、他の再起動されたコントローラより送出された特定データの転送要求を受け付ける要求受付手段と、この要求受付手段が受け付けた転送要求の対象となる特定データを主記憶部から要求もとの再起動されたコントローラに対して転送するデータ転送手段と、このデータ転送手段によるデータ転送の後に、主記憶部にある特定データとすでに転送した特定データとの差分よりなる差分データを求め、この差分データを要求もとの再起動されたコントローラに対して再び転送する差分データ転送手段とを有し、さらに、再起動されたコントローラは、データ受け取り手段が差分データを受け取ってから制御動作を再開する動作制御手段を備えるものである。
【0008】
このコントローラによれば、再起動した後、コントローラ自身が特定データの転送を要求し、この要求により他のコントローラから転送された特定データを受け付けてから、自身の制御動作を再開する。
上記コントローラにおいて、特定データは、例えば、設定条件を含むものであり、また、例えば、データ転送要求手段による要求が発生した時点における設定条件と所定の情報と制御データとを含むものである。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照して説明する。
図1は、本発明の実施の形態におけるコントローラを含む多重化並列処理装置の構成例を示す構成図である。プロセス制御装置100は、ネットワークインタフェース110,コントローラA120a,コントローラB120b,コントローラC120c,プロセス機器インタフェース130を備える。ネットワークインタフェース110は、ネットワーク103を介して監視装置102に接続し、プロセス機器インタフェース130は、I/Oバス105を介して複数のプロセス機器104に接続している。また、コントローラA120a,コントローラB120b,コントローラC120cは、内部ネットワーク140により、各々が接続し、またネットワークインタフェース110に接続している。
【0010】
プロセス制御装置100では、まず、ネットワークインタフェース110が、例えば監視装置102からのリクエストをネットワーク103を介して受け付け、受け付けたリクエストを、内部ネットワーク140を介してコントローラA120a,コントローラB120b,コントローラC120cに与える。リクエストを与えられた各コントローラは、リクエストに対応して制御データを生成し、プロセス機器インタフェース130に出力する。
【0011】
各コントローラより出力された制御データを受け付けたプロセス機器インタフェース130は、多数決によって定まる1つの制御データを、I/Oバス105を介して対応するプロセス機器104に出力する。
また、プロセス機器104からのプロセスデータは、まずI/Oバス105を介してプロセス機器インタフェース130へ送信される。このプロセスデータを受け付けたプロセス機器インタフェース130では、受け付けたプロセスデータをコントローラA120a,コントローラB120b,コントローラC120cに出力する。
【0012】
プロセス機器104からのプロセスデータを与えられた各コントローラは、与えられたプロセスデータに対応して応答を生成し、ネットワークインタフェース110に出力する。各コントローラより出力された応答は、内部ネットワーク140を介してネットワークインタフェース110に受け付けられる。これら応答を受け受けたネットワークインタフェースは、多数決によって定まる1つの応答を、ネットワーク103を介して監視装置102に送出する。
【0013】
以上説明したように、プロセス機器インタフェース110では、コントローラA120a,コントローラB120b,コントローラC120cのいずれか1つに異常が生じ、他の2つと異なる制御データや応答を出力した場合であっても、プロセス機器104や監視装置102に対して正常な制御データや応答をとぎれることなく出力することができる。
【0014】
つぎに、ネットワークインタフェース110について、図2を参照して詳細に説明する。ネットワークインタフェース110は、応答/リクエスト送受信部111,負荷チェック部112,リクエスト配信部113,応答受信部114,応答比較部115,および異常通知部116を備えている。
このような構成において、まず、ネットワーク103を介して受け付けたリクエストは、応答/リクエスト送受信部111で受信され、負荷チェック部112に送られる。リクエストが送られた負荷チェック部112は、コントローラA120a,コントローラB120b,コントローラC120c各々の処理負荷を確認する。
【0015】
負荷チェック部112は、コントローラA120a,コントローラB120b,コントローラC120cが実行している処理の数が所定数以下のとき、つぎの処理となるリクエストを受け入れることが可能な状態と判定する。実行中の処理の数は、例えば転送したリクエストなどの処理の数から応答数を差し引いて求めることができる。応答数は、後述する応答受信部114から得ることができる。
【0016】
以上のことにより、各コントローラの処理負荷を確認し、全てのコントローラがリクエストを受け入れることが可能な状態にあるときに、送られてきたリクエストをリクエスト配信部113へ転送する。一方、受け入れることができない状態のコントローラが存在している場合は、応答/リクエスト送受信部111に対し、送られてきたリクエストが受け入れ不可能であることを通知し、送られてきたリクエストを消去する。リクエストの受け入れ不可が通知されると、応答/リクエスト送受信部111は、リクエストもとへリクエスト実行不可を通知する。
【0017】
リクエストが送られたリクエスト配信部113は、送られてきたリクエストに処理すべきタイミングを示す処理タイミング情報を付加し、コントローラA120a,コントローラB120b,コントローラC120cに同報配信する。付加する処理タイミング情報には、リクエストを実行するタイミングや、リクエストを処理した結果発生する応答を送信するタイミングが含まれている。ここで、処理タイミング情報は、1制御周期中における処理タイミングを示す3ビットのコードであり、リクエスト配信部113は、後述するプロセス機器インタフェース130が図示しないデータ線上に出力する3ビットの処理タイミング信号の現在値を参照し、リクエストを実行するタイミングとして将来生成される処理タイミング信号の値を設定する。
【0018】
つぎに、ネットワークインタフェース110における各コントローラより出力された応答の処理について説明する。コントローラA120a,コントローラB120b,コントローラC120cから応答が送信されると、これらは応答受信部114で受信され、応答比較部115に送られる。また、応答受信部114は、応答を返したコントローラを負荷チェック部112に通知する。
【0019】
応答が送られた応答比較部115は、送られてきた3つの応答の内容を比較し、これら3つが全て一致する場合と、いずれか1つが異なり他の2つが一致する場合について、一致した応答のいずれか1つを応答/リクエスト送受信部111に送出する。このようにして送出された応答を受け取った応答/リクエスト送受信部111は、受け取った応答をリクエスト元に送出する。また、応答比較部115は、他とは異なる応答を返したコントローラについて異常通知部116に通知する。通知を受けた異常通知部116は、対象となるコントローラに対し、動作停止信号を送出する。
【0020】
なお、ネットワークインタフェース110は、例えば、ネットワーク103用のインタフェースと、内部ネットワーク140用のインタフェースと、処理タイミング信号入力用のデジタル入力インタフェースと、上述したネットワークインタフェース110の機能を実現するプログラムを格納した記憶部と、このプログラムを実行するCPUと、プログラム実行のために用いられる主記憶部と、これらを接続するバスとから構成することができる。
【0021】
つぎに、プロセス機器インタフェース130について説明する。図3に示すように、プロセス機器インタフェース130は、コントローラ通信処理部131,データ比較部132,I/Oバス入出力処理部133,異常通知部134,処理タイミング信号生成部150を備えている。コントローラ通信処理部131は、コントローラA120a,コントローラB120b,コントローラC120cよりほぼ同時に送出されたコマンドや制御データを受信し、これらをデータ比較部132に転送する。データ比較部132は、転送された3つのコマンドや制御データなどの信号を比較し、これらが3つとも一致する場合と2つが一致する場合について、一致したデータをI/Oバス入出力処理部133へ転送する。
【0022】
I/Oバス入出力処理部133は、転送されたデータをI/Oバス105を介して対応するプロセス機器104に送出する。また、データ比較部132は、他の2つとは異なるデータの送出元のコントローラについて、異常通知部134に通知する。異常通知部134では、データ比較部132からの通知により、コントローラ通信処理部131を介し、対応するコントローラに動作停止信号を送出する。
【0023】
また、I/Oバス入出力処理部133は、プロセス機器104からのデータをI/Oバス105を介して受信し、受信したデータをコントローラ通信処理部131へ転送する。プロセス機器104からのデータが転送されたコントローラ通信処理部131は、転送されたデータをコントローラA120a,コントローラB120b,コントローラC120cに送信する。
【0024】
処理タイミング信号生成部150は、処理タイミング信号を生成し、ネットワークインタフェース110や各コントローラに送出する。この送出する処理タイミング信号は、例えば3ビットのパラレル信号であり、例えば、プロセス制御装置100による1制御周期中に、順次3ビットの組み合わせから得られる8つの状態をとることにより、8個の処理タイミングを設けるものである。なお、処理タイミング信号は、3ビットに限られるものではなく、他のビット数を用いるようにしてもよい。
【0025】
つぎに、コントローラA120a,コントローラB120b,コントローラC120cについて説明する。これらは同一構成であり、以下ではコントローラA120aを代表して図4を用いて説明する。コントローラA120は、図4に示すように、プログラム格納部121,以降に説明する設定値122aと現在値122bと制御データ122cとからなるデータベースが格納される主記憶部122,ネットワーク制御部123,演算処理部(CPU)124,I/O制御部125,異常処理部126を備え、これらがバス127により接続されている。
【0026】
プログラム格納部121には、演算処理部124が、起動動作や種々の制御動作などを行うための、起動プログラムや制御プログラムなどが格納されている。コントローラA120aでは、プログラム格納部121に格納されている各プログラムが主記憶部122にロードされ、主記憶部122にロードされたプログラムにより演算処理部124が動作し、各制御動作が行われる。例えば、演算処理部124は、主記憶部122にロードされたプログラムによりリクエスト処理機能部124a,制御データ生成機能部124b,制御処理機能部124cを実現する。
【0027】
例えば、コントローラA120aでは、初期に監視装置102(図1)より送出された設定値を、ネットワーク103,ネットワークインタフェース110,内部ネットワーク140を介し、ネットワーク制御部123が受け付けると、演算処理部124が、リクエスト処理機能部124aにより内容を解析し、主記憶部122の所定領域に設定値122aとして格納する。一方、演算処理部124は、制御処理機能部124cにより、プロセス機器104から所定の制御値や状態値を収集し、主記憶部122に現在値122bとして格納する。
【0028】
また、演算処理部124は、制御データ生成機能部124bにより、主記憶部122に格納されている設定値122aと現在値122bとを参照して制御データやコマンドを生成し、これを主記憶部122の所定箇所に現在値122bとして格納する。演算処理部124では、以上のことにより、主記憶部122に制御データ122cが格納されると、制御処理機能部124cにより格納されている制御データ122cを、対象とするプロセス機器104に対して送出する。制御データ122cは、I/O制御部125によりプロセス機器インタフェース130を介してプロセス機器104に送出される。
【0029】
また、監視装置102からのリクエストがネットワーク制御部123で受信されると、演算処理部124は、受け付けたリクエストに対してリクエスト処理機能部124aにより応答する。例えば、プロセス機器104の現状の制御値の要求を受け付けた場合、演算処理部124ではリクエスト処理機能部124aが、内容を解析し、主記憶部122に格納されている現在値122bの中より、対応する制御値を検索して取り出し、取り出した制御値を応答として監視装置102に送出する。
【0030】
異常処理部126は、動作制御部61とウオッチドックタイマ(WDT:再起動手段)62と、タイマ初期化部63とを備える。WDT62は、リセット信号を出力し、このリセット信号により、コントローラA120a自身を再起動させて初期化させ、制御動作を再開させる。WDT62は、時間を計測して所定の時間Tが経過したらリセット信号を出力するものであり、タイマ初期化部63は、時間を計測し、上記時間Tより短い時間tが経過したらWDT62の時間計測を初期化するものである。
【0031】
動作制御部61は、通常動作時には、タイマ初期化部63に対して動作を行わせる制御を行い、例えば、ネットワークインタフェース110の異常通知部116,または、プロセス機器インタフェース130の異常通知部134より動作停止信号を送信された場合、タイマ初期化部63の動作を停止する。
【0032】
加えて、本実施の形態では、動作制御部61が、データ転送要求機能部611と要求受付機能部612とデータ転送機能部613と転送データ生成機能部614と差分データ生成機能部615と送信済みデータ更新監視機能部616とデータ受け取り機能部617を備え、再起動した後に、他のコントローラにおける主記憶部122に格納されたデータベースを要求し、自身の主記憶部122に取り込むようにしたものである。これらの機能部を含む動作制御部61は、上記プログラムを自身で備えて動作する組み込みプロセッサによって実現される。
【0033】
以下、再起動後の動作について、図5のフローを用いて説明する。なお、以下では、コントローラA120a(図1)が再起動した場合について説明する。
まず、再起動すると(ステップS501)、コントローラA120aの動作制御部61では、データ転送要求機能部611が、内部ネットワーク140を介して他のコントローラに対して主記憶部122内のデータベースの転送を要求する(ステップS502)。要求受付機能部612によりこの要求を受け付けた他のコントローラでは(ステップS503)、動作制御部61において、転送データ生成機能部614が、自身の主記憶部122内のデータベースの状態を確認し、コントローラA120aに対する転送データを生成する(ステップS504)。
【0034】
転送データを生成した他のコントローラでは、動作制御部61において、データ転送機能部613が、内部ネットワーク140を介して生成した転送データをコントローラA120aに転送する(ステップS505)。転送データが転送されたコントローラA120aでは、動作制御部61において、データ受け取り機能部617が上記転送データを受け取り、他のコントローラから転送された複数の転送データが同一であることを確認し、これを主記憶部122に格納する(ステップS506)。
【0035】
また、他のコントローラでは、データ転送が終了するまでの間に、動作制御部61において、送信済みデータ更新監視機能部616が、自身の主記憶部122におけるデータベースの変更発生を監視し、変更を検出した場合(ステップS507)、差分データ生成機能部615が変更されたデータの変更前の状態からの差分を生成する(ステップS508)。この後、他のコントローラでは、データ転送機能部613が、生成した差分を内部ネットワーク140を介してコントローラA120aに対して転送する(ステップS509)。
【0036】
他のコントローラより転送された複数の差分は、コントローラA120aで受け取られ、データ受け取り機能部617により、すでに主記憶部122に格納されているデータベースに追加される(ステップS510)。この後、コントローラA120aは、他のコントローラと同様に、制御動作を開始する。
以上のことにより、他のコントローラを停止させることなく、コントローラA120aを再起動させることが可能となり、また、再起動の後、直ちに他のコントローラにおける制御状態が反映され、制御動作を迅速に再開させることができるようになる。
【0037】
なお、上記実施の形態においては、データベースの転送要求および転送データの転送を、内部ネットワーク140を介して行うものとして説明したが、ネットワークインタフェース110が接続されない他のネットワーク(通信手段)を介して行うようにしても良いことはいうまでもない。
【0038】
【発明の効果】
以上説明したように、本発明によれば、再起動した後、コントローラ自身が特定データの転送を要求し、この要求により他のコントローラから転送された特定データを受け付けてから、自身の制御動作を再開するようにしたので、停止せずに、制御が続行された状態で復旧ができるという優れた効果が得られる。特に、主記憶部にある特定データをコントローラ同士ですべて転送するのではなく、その間の制御データなどの変化を差分として該当するコントローラの制御動作の再開前に転送することで、該当するコントローラの制御動作を迅速かつ円滑に再開させることが可能となる。
【図面の簡単な説明】
【図1】 本発明の実施の形態における多重化並列処理装置の一例であるプロセス制御装置100の構成例を示す構成図である。
【図2】 図1のプロセス制御装置100を構成しているネットワークインタフェース110の構成例を示す構成図である。
【図3】 図1のプロセス制御装置100を構成しているプロセス機器インタフェース130の構成例を示す構成図である。
【図4】 図1のプロセス制御装置100を構成しているコントローラA120aの構成例を示す構成図である。
【図5】 コントローラの動作例を示すフローチャートである。
【符号の説明】
61…動作制御部、62…ウオッチドックタイマ(WDT)、63…タイマ初期化部、100…プロセス制御装置、102…監視装置、103…ネットワーク、104…プロセス機器、105…I/Oバス、110…ネットワークインタフェース、120a…コントローラA,120b…コントローラB、120c…コントローラC、121…プログラム格納部、122…主記憶部、122a…設定値、122b…現在値、122c…制御データ、123…ネットワーク制御部、124…演算処理部、124a…リクエスト処理手段、124b…制御データ生成手段、124c…制御処理手段、125…I/O制御部、126…異常処理部、127…バス、130…プロセス機器インタフェース、611…データ転送要求手段、612…要求受付手段、613…データ転送手段、614…転送データ生成手段、615…差分データ生成手段、616…送信済みデータ更新監視手段、617…データ受け取り手段。

Claims (2)

  1. 予め入力されている設定条件により、入力された所定の情報とこれに対応する制御データを生成して出力する制御動作を行うN個(Nは3以上の自然数)のコントローラを備えた多重化並列処理システムにおいて
    前記コントローラは、
    前記設定条件及び前記制御データからなる特定データを記憶する主記憶部と、
    ネットワークを介して送出された動作停止信号を受信する受信部と、
    所定の条件により前記コントローラを再起動させる再起動手段とを有し
    前記再起動手段により再起動した後に動作する手段であって、
    他の正常なコントローラに対して特定データの転送を要求するデータ転送要求手段と、
    他の正常なコントローラより転送された特定データを受け取る受け取り手段とを有し、
    並びに、正常時に動作する手段であって、
    他の再起動されたコントローラより送出された特定データの転送要求を受け付ける要求受付手段と、
    この要求受付手段が受け付けた転送要求の対象となる特定データを前記主記憶部から要求もとの前記再起動されたコントローラに対して転送するデータ転送手段と、
    このデータ転送手段によるデータ転送の後に、前記主記憶部にある特定データとすでに転送した特定データとの差分よりなる差分データを求め、この差分データを要求もとの前記再起動されたコントローラに対して再び転送する差分データ転送手段と
    を有し、
    さらに、前記再起動されたコントローラは、前記データ受け取り手段が前記差分データを受け取ってから前記制御動作を再開する動作制御手段を備える
    ことを特徴とするコントローラ
  2. 予め入力されている設定条件により、入力された所定の情報とこれに対応する制御データを生成して出力する制御動作を行うN個(Nは3以上の自然数)のコントローラを備えた多重化並列処理システムにおいて、
    第1のコントローラが異常により再起動されるステップと、
    前記第1のコントローラが第2のコントローラに対して特定データの転送を要求するデータ転送要求ステップと、
    前記第2のコントローラが前記特定データの転送要求を受け、前記第2のコントローラが備える主記憶部から転送要求の対象となる特定データを取り出して、取り出した前記特定データを前記第1のコントローラに対して転送するデータ転送ステップと、
    前記第1のコントローラが前記特定データを受け取るステップと、
    前記第2のコントローラが前記主記憶部にある特定データとすでに転送した特定データとの差分よりなる差分データを求め、この差分データを前記第1コントローラに対して再び転送する差分データ転送ステップと、
    前記第1のコントローラが前記第2のコントローラより転送された前記差分データを受け取るデータ受け取りステップと、
    前記第1のコントローラが前記差分データを受け取ってから前記制御動作を再開する動作制御ステップと
    を備えることを特徴とする多重化並列処理方法
JP2001341001A 2001-11-06 2001-11-06 コントローラ及び多重化並列処理方法 Expired - Lifetime JP3884642B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001341001A JP3884642B2 (ja) 2001-11-06 2001-11-06 コントローラ及び多重化並列処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001341001A JP3884642B2 (ja) 2001-11-06 2001-11-06 コントローラ及び多重化並列処理方法

Publications (2)

Publication Number Publication Date
JP2003140706A JP2003140706A (ja) 2003-05-16
JP3884642B2 true JP3884642B2 (ja) 2007-02-21

Family

ID=19155112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001341001A Expired - Lifetime JP3884642B2 (ja) 2001-11-06 2001-11-06 コントローラ及び多重化並列処理方法

Country Status (1)

Country Link
JP (1) JP3884642B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7295541B1 (ja) * 2022-01-28 2023-06-21 株式会社インサイトテクノロジー 情報処理システム、情報処理装置および情報処理方法、並びに、プログラム

Also Published As

Publication number Publication date
JP2003140706A (ja) 2003-05-16

Similar Documents

Publication Publication Date Title
JP2532317B2 (ja) プロセス制御システムにおける汎用入出力冗長方式のバックアップ方法
JP2886093B2 (ja) 障害処理方法および情報処理システム
US7721149B2 (en) Method for verifying redundancy of secure systems
KR20030067712A (ko) 네트웍 매체 링크상태 기능을 이용한 컴퓨터 클러스터링시스템의 가용도 개선방법
WO2008146091A1 (en) Data processing system, data processing method, and apparatus
JPH052571A (ja) プロセス制御システムにおいて一次データベースと二次データベースの両端相互検証を実行する方法
JP5013324B2 (ja) コンピュータ装置及びそのbiosアップデート方法
US10089195B2 (en) Method for redundant processing of data
JP7023722B2 (ja) 二重化制御システム
US7493517B2 (en) Fault tolerant computer system and a synchronization method for the same
US7428660B2 (en) Starting control method, duplex platform system, and information processor
JP6135403B2 (ja) 情報処理システム、情報処理システムの障害処理方法
JP3884642B2 (ja) コントローラ及び多重化並列処理方法
US9047250B2 (en) Failover processing
CN114509981B (zh) 控制器硬件冗余控制方法及系统
EP1988469B1 (en) Error control device
JP3394189B2 (ja) 任意プロセッサのプログラム・データ無中断更新システム
JP2001306348A (ja) 冗長系情報処理システム
JP2003140705A (ja) 多重化並列処理装置
US20160321149A1 (en) Computer apparatus and computer mechanism
JP4167511B2 (ja) 伝送路二重化判定処理方法
JP4640359B2 (ja) フォールトトレラントコンピュータ、フォールトトレラントコンピュータにおける同期制御方法
JP6540142B2 (ja) ベースボード管理コントローラ、情報処理システム及びベースボード管理コントローラの処理実行方法
JPH05341803A (ja) プログラマブルコントローラの二重化切替装置
JPH0756762A (ja) データ伝送装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061117

R150 Certificate of patent or registration of utility model

Ref document number: 3884642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

EXPY Cancellation because of completion of term