JP3880719B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP3880719B2 JP3880719B2 JP03454798A JP3454798A JP3880719B2 JP 3880719 B2 JP3880719 B2 JP 3880719B2 JP 03454798 A JP03454798 A JP 03454798A JP 3454798 A JP3454798 A JP 3454798A JP 3880719 B2 JP3880719 B2 JP 3880719B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- base
- semiconductor chip
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 130
- 238000013459 approach Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 238000005476 soldering Methods 0.000 description 9
- 230000008646 thermal stress Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 229910020658 PbSn Inorganic materials 0.000 description 1
- 101150071746 Pbsn gene Proteins 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000005304 optical glass Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、例えばレーザダイオード等の半導体チップを備えた半導体装置に関する。
【0002】
【従来の技術】
従来、表側及び裏側において電極が形成された半導体チップを備え、該半導体チップが一方の電極側で基台側に当接するとともに他方の電極側で電極端子側に接続する構造を備えた半導体装置は、一般に良く知られている。
図10に、かかる従来の半導体レーザ装置の内部構造の一例を示す。また、図11は、この従来例における半導体チップの取付構造を示す拡大図である。この半導体レーザ装置70では、各部材を支持する円盤状のベース部材63上に、ブロック状に形成された例えばFe製の基台62が設けられている。この基台62の壁面62aには、レーザダイオードチップ65(以下、LDチップという)が、例えばSiからなる導電性のサブマウント部材64を介して取り付けられ、その一方の電極65A側で、上記基台62に接合されている。図11から良く分かるように、上記基台62,サブマウント部材64及びLDチップ65は、それらの上面が互いに面一になるように配置されている。この半導体レーザ装置70においては、上記LDチップ65の上面が、レーザ光が出射するレーザ出射面をなす。
また、上記基台62に取り付けられたLDチップ65に隣接して、平板状の電極端子67が設けられている。この電極端子67は、上記LDチップ65の外側の電極65Bに対しワイヤ69を用いて電気的に接続されている。
【0003】
【発明が解決しようとする課題】
ところで、かかる半導体レーザ装置70では、上記基台62,サブマウント部材64及びLDチップ65を互いに接合するに際し、上記LDチップ65とサブマウント部材64とが、また、上記サブマウント部材64と基台62とが、AuSi,AuSn,PbSn若しくはIn(インジウム)等の半田材(不図示)を介してボンディングされるが、このボンディング工程では、使用する半田材の種類によって異なるものの、一般的には120〜350℃への昇温を伴うことが知られている。
このボンディング工程における熱履歴により、上記LDチップ65とサブマウント部材64との間に、若しくは、上記LDチップ65と基台62との間に、線熱膨張係数の違いに起因する応力(いわゆる熱応力)が生じる。上記LDチップ65に対して一定以上の熱応力が加わった場合に、LDチップ65に通電すると、通電中に結晶欠陥が増殖して、装置の信頼性が十分に確保し得なくなる。このため、熱応力を緩和する、あるいはなくすることは、従来から望まれているところであった。
また、上記半導体レーザ装置70の組み立てる場合には、上記基台62,サブマウント部材64及びLDチップ65、並びに、電極端子67は、それらを互いに電気接続させるために、順次、別々の工程において半田材又はワイヤ69を用いてボンディングされる必要があり、その組立工数が煩雑になり、製造コスト面において不利であった。
【0004】
本発明は、上記技術的課題に鑑みてなされたもので、半導体チップに対して熱応力をもたらす昇温を伴わずに半導体チップを容易かつ迅速に取り付け得る構造を備えた半導体装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
このため、本願の第1の発明は、表側及び裏側に電極が形成された半導体チップがベース部材の片側に配置されてなる半導体装置において、上記ベース部材に立設された基台と、該基台の壁面に取り付けられた導電性のサブマウント部材と、上記サブマウント部材の外面に近接又は接触し、上記基台及びサブマウント部材の方向に湾曲するアーム部を備えた電極端子とを有しており、上記半導体チップが、上記アーム部の弾性力により、上記電極端子とサブマウント部材の外面との間に挟持されて、一方の電極が上記基台側に当接し、他方の電極が電極端子側に電気的に接続することを特徴としたものである。
【0006】
また、本願の第2の発明は、上記半導体チップの少なくとも一方の電極側において、上記サブマウント部材,電極端子及び半導体チップのヤング率よりも小さなヤング率を有する層状部が設けられていることを特徴としたものである。
【0007】
更に、本願の第3の発明は、上記サブマウント部材の外面に、上記半導体チップが嵌合し得る所定幅の溝部が設けられていることを特徴としたものである。
【0008】
また更に、本願の第4の発明は、上記サブマウント部材の外面に、上記半導体チップが嵌合し得る凹部が設けられていることを特徴としたものである。
【0009】
本願の第5の発明は、表側及び裏側に電極が形成された半導体チップがベース部材の片側に配置されてなる半導体装置において、上記ベース部材に立設された基台と、該基台の壁面に近接又は当接し、上記基台の方向に湾曲するアーム部を備えた電極端子とを有しており、上記半導体チップが、上記アーム部の弾性力により、上記電極端子と基台の壁面との間に挟持されて、一方の電極が上記基台側に当接し、他方の電極が電極端子側に電気的に接続することを特徴としたものである。
【0010】
また、本願の第6の発明は、上記半導体チップの少なくとも一方の電極側において、上記基台,電極端子及び半導体チップのヤング率よりも小さなヤング率を有する層状部が設けられていることを特徴としたものである。
【0011】
更に、本願の第7の発明は、上記基台の壁面に、上記半導体チップが嵌合し得る所定幅の溝部が設けられていることを特徴としたものである。
【0012】
また更に、本願の第8の発明は、上記基台の壁面に、上記半導体チップが嵌合し得る凹部が設けられていることを特徴としたものである。
【0013】
【発明の実施の形態】
以下、本発明に係る実施の形態について、添付図面を参照しながら詳細に説明する。
実施の形態1.
図1に、本発明の実施の形態1に係る半導体レーザ装置10の内部構造を示す。この半導体レーザ装置10では、表側及び裏側に電極が形成されたpn接合のレーザダイオードチップ(以下、LDチップという)5が用いられる。このLDチップ5に順方向電流を流してレーザ発振を起こさせるには、各電極について外部電極を取り付ける必要があるが、この半導体レーザ装置10では、一方の外部電極として、円盤状のベース部材3上の所定位置に、Fe製の基台2が一体成形されている。この基台2は、ブロック状に形成されており、上記LDチップ5用の放熱体としても利用されるものである。そして、この基台2の壁面2aには、導電性のサブマウント部材4が接合されている。また、他方の外部電極として、上記基台2及びサブマウント部材4に隣接して、平板状の金属製の電極端子7が設けられている。かかる構成において、上記LDチップ5は、上記電極端子7とサブマウント部材4との間に配置される。上記基台2及び電極端子7は、更に、上記ベース部材3から下方に延びる外部端子11に接続され、LDチップ5に通電する場合には、これらの外部端子11間に電圧が印加される。
また、この半導体レーザ装置10では、上記ベース部材3上に設けられた各部材を外部環境から保護する手段として、ベース部材3の周縁部において溶着され各部材を取り囲むキャップ12が取り付けられている。このキャップ12は、上面側で開口するレーザ光透過用の窓12aを備えており、この窓12aには光学ガラス13が取り付けられている。
【0014】
図2及び図3は、それぞれ、上記LDチップ5の取付構造を示す拡大斜視図、拡大平面図である。図2から良く分かるように、上記サブマウント部材4及びLDチップ5は、上記基台2の壁面2aに対し、それらが上面側で面一になるように取り付けられている。そして、この状態では、上記LDチップ5の一方の電極(n側電極)5Aが、上記サブマウント部材4を介して基台2側に当接させられ、他方の電極(p側電極)5Bが、上記電極端子7に直接に接触して電気接続されている。なお、この半導体レーザ装置10においては、上記LDチップ5の上面が、レーザ光が出射するレーザ出射面をなす。
【0015】
この実施の形態では、上記電極端子7が、一端側で上記サブマウント部材4の外面近傍において延在する所定長さのアーム部7aを備える一方、他端側で上記ベース部材3に固定されて、いわゆる片持ち梁式に設けられている。図3から良く分かるように、上記アーム部7aは、基台2及びサブマウント部材4の方向に湾曲するように形成されている。この形状により、アーム部7aは、その外側面で上記LDチップ5に当接し、LDチップ5をサブマウント部材4に対して付勢させることができる。
尚、このアーム部7aの形状は、上記LDチップ5を取り付けた場合に、上記アーム部7aとサブマウント部材4との間にLDチップ5を挟持し得るに十分な弾性力をもたらすものであれば、いかなる形状であっても良い。
【0016】
かかる構成を備えた半導体レーザ装置10の組立工程において、上記サブマウント部材4は、上記基台2の壁面2aにAuSnの半田材を用いて約350℃の温度でボンディングされる。上記LDチップ5を取り付けるには、これを室温まで冷却した後、LDチップ5をアーム部7aの先端側(図3の仮想線)からアーム部7aとサブマウント部材4との間に摺動させて、所定の位置(図3の実線)まで移動させる。上記アーム部7aはサブマウント部材4の方向に湾曲しているため、移動が完了した状態では、上記LDチップ5がサブマウント部材4の外面4aに対して押圧されて、上記サブマウント部材4とアーム部7aとの間に挟持されることとなる。かかる状態で、LDチップ5は、n側電極5Aで、上記サブマウント部材4を介して上記基台2側に当接し、p側電極5Bで、上記アーム部7aに押圧されることにより上記電極端子7に電気的に接続する。
【0017】
以上のように、この半導体レーザ装置10では、上記電極端子7が、所定の弾性力を備えたアーム部7aにより、LDチップ5を直接に保持することができ、これによって、LDチップ5の表側及び裏側に形成された電極5A,5Bを、上記基台2及び電極端子7に対して、それぞれ電気的に接続させることができる。かかるLDチップ5の取付構造によれば、LDチップ5に対して半田付け等の昇温を伴う処理を施す必要がないので、LDチップ5に熱応力が加わることはなく、半導体レーザ装置10の組立に際して、半導体レーザ装置10の信頼性を十分に確保することができる。
また、上記LDチップ5の取付構造を用いることにより、上記サブマウント部材4とLDチップ5との間、及び、LDチップ5と電極端子7との間で、半田付け若しくはワイヤボンディングを行う必要をなくすることができ、半導体レーザ装置10の組立工数は少なくなる。更に、それに伴い、半田材及びワイヤが必要でなくなるため、コストを削減することができる。
【0018】
上記実施の形態では、特に図示しないが、LDチップ5として、AuGe/Ni/Auのn側電極5AとTi/Pt/Auのp側電極5Bとからなる基本構造に加え、そのp側電極5B上に、上記サブマウント部材4,アーム部7a及びLDチップ5を構成する材料と比較してヤング率の小さな金属であるIn(インジウム)が数μ若しくは数十μmの厚さで塗布されて層状に形成されたものを用いるようにした。これにより、上記アーム部7aとサブマウント部材4との間にLDチップ5を摺動させて移動させる場合に、上記アーム部7aとLDチップ5との間に作用する摩擦力を吸収し、上記LDチップ5が受けるダメージを抑制するようにしている。
なお、この実施の形態では、p側電極5B上のみに金属Inの層状部が設けられているが、かかる層状部をp側及びn側の両電極5A,5B上に設けてもよい。この場合には、上記サブマウント部材4とLDチップ5との間に作用する摩擦力をも吸収し得るので、より確実にLDチップ5を保護することができる。また、LDチップ5の電極5A,5B上に形成される層に用いる導電性の材料は、金属Inに限らず、LDチップ5に対する摩擦力の影響を緩和し得るものであれば、いかなる材料であってもよい。
【0019】
更に、図4aに示すように、上記基台2に取り付けられる導電性のサブマウント部材14の側面14aには、上記LDチップ5が嵌合し得る溝部16を設けてもよい。図4bに、この溝部16に対してLDチップ5が嵌合した状態を示す。この状態では、LDチップ5が、上記電極端子7のアーム部7a(図4bでは不図示)によりサブマウント部材14側に押圧されて、アーム部7aとサブマウント部材14との間に挟持される。かかる溝部16を設けることにより、上記LDチップ5を取り付ける場合にLDチップ5の位置決めが容易になるとともに、アプリケーション機器使用時の微細振動によってLDチップ5が横方向に変位することを防止することができる。
【0020】
本実施の形態で用いられるpn接合の半導体チップ構造においては、一般的に、p形半導体層がn形半導体層に比べて薄く、レーザ光が出射する両層の接合部が、LDチップ5の厚さ方向において、p側電極5B寄りに位置する。このため、p側電極5Bが上記サブマウント部材14に対向するように(すなわちジャンクションダウン式に)LDチップ5を取り付けた場合には(図4b参照)、LDチップ5の上面において、レーザ光(仮想線で示す)の出射点6は上記サブマウント部材14寄りに位置することになる。このとき、p側電極5Bは上記基台2側に当接し、n側電極5Aを上記電極端子7側に接続する。なお、ここでは、上記溝部16に、上記p側電極5Bが外側にあらわれるように(すなわちジャンクションアップ式に)LDチップ5を取り付けても支障はない。
【0021】
また更に、図5aに示すように、上記基台2に取り付けるサブマウント部材24の側面24aには、上記半導体チップ5が嵌合し得る凹部26を設けてもよい。図5bに、この凹部26に対してLDチップ5が嵌合した状態を示す。この状態で、LDチップ5は、上記電極端子7のアーム部7a(図5bでは不図示)によりサブマウント部材24側に押圧されて、アーム部7aとサブマウント部材24との間に挟持される。かかる凹部26を設けることにより、上記LDチップ5を取り付ける場合にLDチップ5の位置決めが容易になるとともに、アプリケーション機器使用時の微細振動によりLDチップ5が変位することを防止することができる。
なお、この場合には、上記凹部26の上壁部によりレーザ光が妨害されることを回避するために、p側電極5Bが外側にあらわれるように(ジャンクションアップ式に)LDチップ5を取り付けて、LDチップ5の上面におけるレーザ光の出射点6を確保するようにした。
【0022】
実施の形態2.
次に、本発明の実施の形態2に係る半導体レーザ装置について説明する。
図6及び図7は、それぞれ、上記実施の形態2に係る半導体レーザ装置におけるLDチップ35の取付構造を示す拡大斜視図及び拡大平面図である。この実施の形態では、表側及び裏側に電極35A,35Bが形成されたLDチップ35が、半導体レーザ装置のベース部材(不図示)上に設けられた電極端子37と基台32との間に挟持されて、その一方の電極(n側電極)35Aが上記基台32に当接し、他方の電極(p側電極)35Bが上記電極端子37に接続する。
【0023】
上記電極端子37は、一端側で上記基台32の壁面32a近傍に延在する所定長さのアーム部37aを備える一方、他端側で上記ベース部材に固定されて、いわゆる片持ち梁式に設けられており、図7から良く分かるように、上記アーム部37aは、基台32の方向に湾曲するように形成されている。かかる形状を備えたアーム部37aは、その外側面で上記LDチップ35に当接し、LDチップ35を上記基台32に対して付勢させることができる。
【0024】
この半導体レーザ装置の組立工程において、上記LDチップ35を取り付けるには、LDチップ35をアーム部37aの先端側(図7の仮想線の位置)からアーム部37aと基台32との間に摺動させて、所定の位置(図7の実線の位置)まで移動させる。上記アーム部37aは基台32の方向に湾曲しているため、移動が完了した状態では、上記LDチップ5が基台32の壁面32aに押圧されて、上記基台32とアーム部37aとの間に挟持されることとなる。かかる状態で、LDチップ35は、一方の電極(n側電極)35A側で上記基台32に当接するとともに、他方の電極(p側電極)35B側で、上記アーム部37aに押圧されることにより上記電極端子37に電気的に接続する。
【0025】
以上のように、この半導体レーザ装置では、上記電極端子37が、所定の弾性力を備えたアーム部37aにより、LDチップ35を直接に保持することができ、これによって、LDチップ5の各電極5A,5Bを、上記基台32及び電極端子37に対して、それぞれ電気的に接続させることができる。かかるLDチップ35の取付構造によれば、LDチップ35に対して半田付け等の昇温を伴う処理を施す必要がないので、LDチップ35に熱応力が加わることはなく、半導体レーザ装置の組立に際して、半導体レーザ装置の信頼性を十分に確保することができる。
また、かかる取付構造を用いることにより、上記基台32とLDチップ35との間、及び、LDチップ35と電極端子37との間で、半田付け若しくはワイヤボンディングを行う必要をなくすることができ、半導体レーザ装置の組立工数は少なくなる。特に、この実施の形態では、一般的には熱応力を緩和するために必要とされるサブマウント部材を用いないため、半導体レーザ装置の組立工程はより簡略化されたものとなる。そして、半田材,ワイヤ若しくはサブマウント部材が必要でなくなるため、製造コストを削減することができる。
【0026】
この実施の形態2では、特に図示しないが、LDチップ35として、AuGe/Ni/Auのn側電極35AとTi/Pt/Auのp側電極35Bとからなる基本構造に加え、そのp側電極35B上に、上記基台32,アーム部37a及びLDチップ35を構成する材料と比較してヤング率の小さな金属Inが数μ若しくは数十μmの厚さで塗布されて層状に形成されたものを用いるようにした。これにより、上記アーム部37aと基台32との間にLDチップ35を摺動させて移動させる場合に、上記アーム部37aとLDチップ35との間に作用する摩擦力を吸収し、上記LDチップ35が受けるダメージを抑制するようにしている。
【0027】
図8aに示すように、上記LDチップ35が押圧される基台42の壁面42aには、LDチップ35が嵌合し得る溝部46を設けてもよい。図8bに、この溝部46に対してLDチップ35が嵌合した状態を示す。この状態で、LDチップ35が、上記電極端子37のアーム部37a(図8bでは不図示)により基台42側に押圧されて、アーム部37aと基台42との間に挟持される。かかる溝部46を設けることにより、上記LDチップ35を取り付ける場合にLDチップ35の位置決めが容易になるとともに、アプリケーション機器使用時の微細振動によってLDチップ35が横方向に変位することを防止することができる。ここでは、上記LDチップ35が、そのp側電極35Bが上記基台42に対向するように(すなわちジャンクションダウン式に)取り付けられており、この場合には、LDチップ35の上面において、レーザ光(仮想線で示す)の出射点36は上記基台42寄りに位置することになる。
【0028】
また、図9aに示すように、上記LDチップ35が押圧される基台52の壁面52aには、LDチップ35が嵌合し得る凹部56を設けてもよい。図9bに、この凹部36に対してLDチップ35が嵌合した状態を示す。この状態で、LDチップ35が、上記電極端子37のアーム部37a(図9bでは不図示)により基台52側に押圧されて、アーム部37aと基台52との間に挟持される。かかる凹部56を設けることにより、上記LDチップ35を取り付ける場合にLDチップ35の位置決めが容易になるとともに、アプリケーション機器使用時の微細振動により半導体チップが変位することを防止することができる。ここでは、上記凹部56の上壁部によりレーザ光が妨害されることを回避するために、p側電極35Bが外側にあらわれるように(ジャンクションアップ式に)LDチップ35を取り付けて、LDチップ35の上面におけるレーザ光の出射点36を確保している。
【0029】
尚、本発明は、以上の例示された実施態様に限定されるものではなく、その要旨を逸脱しない範囲において、種々の改良あるいは設計上の変更が可能であることは言うまでもない。
【0030】
【発明の効果】
本願の請求項1の発明によれば、半導体チップに対して半田付け等の昇温を伴う処理が必要なく、半導体チップに熱応力が加わることがないため、半導体装置の組立に際して、半導体装置の信頼性を十分に確保することができる。また、この発明によれば、サブマウント部材と半導体チップとの間、及び、半導体チップと電極端子との間で、半田付け若しくはワイヤボンディングを行う必要をなくすることができ、半導体装置の組立工数は少なくなる。それに伴い、半田材及びワイヤが必要でなくなるため、製造コストを削減することができる。
【0031】
また、本願の請求項2の発明によれば、半導体チップを取り付ける場合にその位置決めが容易になるとともに、アプリケーション機器使用時の微細振動により半導体チップが横方向に変位することを防止することができる。
【0032】
更に、本願の請求項3の発明によれば、半導体チップを取り付ける場合にその位置決めが容易になるとともに、アプリケーション機器使用時の微細振動により半導体チップが変位することを防止することができる。
【0033】
また更に、本願の請求項4の発明によれば、半導体チップを取り付けるに際して、電極端子のアーム部とサブマウント部材との間に半導体チップを摺動させて移動させる場合に、上記アーム部と半導体チップとの間に、若しくは半導体チップとサブマウント部材との間に作用する摩擦力を層状部が吸収するため、上記半導体チップが受けるダメージを抑制することができる。
【0034】
本願の請求項5の発明によれば、半導体チップに対して半田付け等の昇温を伴う処理が必要なく、半導体チップに熱応力が加わることがないため、半導体装置の組立に際して、半導体装置の信頼性を十分に確保することができる。また、この発明によれば、基台と半導体チップとの間、及び、半導体チップと電極端子との間で、半田付け若しくはワイヤボンディングを行う必要をなくすることができ、半導体装置の組立工数は少なくなる。特に、半導体チップを取り付ける上で昇温を伴う処理を用いず、サブマウント部材が不要であるため、その組立工程はより簡略化されたものとなる。この場合には、半田材,ワイヤ及びサブマウント部材が必要でなくなるため、製造コストを削減することができる。
【0035】
また、本願の請求項6の発明によれば、半導体チップを取り付けるに際して、電極端子のアーム部と基台との間に半導体チップを摺動させて移動させる場合に、上記アーム部と半導体チップとの間に、若しくは半導体チップと基台との間に作用する摩擦力を層状部が吸収するため、上記半導体チップが受けるダメージを抑制することができる。
【0036】
更に、本願の請求項7の発明によれば、半導体チップを取り付ける場合にその位置決めが容易になるとともに、アプリケーション機器使用時の微細振動により半導体チップが横方向に変位することを防止することができる。
【0037】
また更に、本願の請求項8の発明によれば、半導体チップを取り付ける場合にその位置決めが容易になるとともに、アプリケーション機器使用時の微細振動により半導体チップが変位することを防止することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係る半導体レーザ装置の内部構造を示す切欠き斜視図である。
【図2】 上記半導体レーザ装置における半導体チップの取付構造を示す拡大斜視図である。
【図3】 上記半導体チップの取付構造を示す拡大平面図である。
【図4】 (a) 上記半導体レーザ装置におけるサブマウント部材の変形例の斜視図である。
(b) 上記サブマウント部材の変形例に対する半導体チップの取付構造を示す斜視図である。
【図5】 (a) 上記半導体レーザ装置におけるサブマウント部材の他の変形例の斜視図である。
(b) 上記サブマウント部材の他の変形例に対する半導体チップの取付構造を示す斜視図である。
【図6】 本発明の実施の形態2に係る半導体レーザ装置における半導体チップの取付構造を示す拡大斜視図である。
【図7】 上記実施の形態2に係る半導体レーザ装置における半導体チップの取付構造を示す拡大平面図である。
【図8】 (a) 上記実施の形態2に係る半導体レーザ装置における基台の変形例の斜視図である。
(b) 上記基台の変形例に対する半導体チップの取付構造を示す斜視図である。
【図9】 (a) 上記実施の形態2に係る半導体レーザ装置における基台の他の変形例の斜視図である。
(b) 上記基台の他の変形例に対する半導体チップの取付構造を示す斜視図である。
【図10】 従来の半導体レーザ装置の内部構造を示す図である。
【図11】 従来の半導体レーザ装置における半導体チップの取付構造を示す拡大図である。
【符号の説明】
2,32,42,52 基台、4,14,24 サブマウント部材、5,35 半導体チップ、5A,5B,35A,35B 電極、7 電極端子、10 半導体装置、16 サブマウント部材の溝部、26 サブマウント部材の凹部、46 基台の溝部、56 基台の凹部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device including a semiconductor chip such as a laser diode.
[0002]
[Prior art]
Conventionally, a semiconductor device including a semiconductor chip having electrodes formed on the front side and the back side, and a structure in which the semiconductor chip is in contact with the base side on one electrode side and connected to the electrode terminal side on the other electrode side, Generally well known.
FIG. 10 shows an example of the internal structure of such a conventional semiconductor laser device. FIG. 11 is an enlarged view showing a semiconductor chip mounting structure in this conventional example. In this semiconductor laser device 70, a
A
[0003]
[Problems to be solved by the invention]
By the way, in the semiconductor laser device 70, when the
Due to the thermal history in this bonding process, stress (so-called heat) caused by the difference in linear thermal expansion coefficient between the
When the semiconductor laser device 70 is assembled, the
[0004]
The present invention has been made in view of the above technical problem, and provides a semiconductor device having a structure capable of easily and quickly mounting a semiconductor chip without causing a temperature rise that causes thermal stress to the semiconductor chip. With the goal.
[0005]
[Means for Solving the Problems]
Therefore, according to a first aspect of the present invention, in a semiconductor device in which a semiconductor chip having electrodes formed on the front side and the back side is disposed on one side of the base member, the base is erected on the base member; A conductive submount member attached to the wall surface of the base, and an electrode terminal having an arm portion that is close to or in contact with the outer surface of the submount member and curves in the direction of the base and the submount member. The semiconductor chip is Due to the elastic force of the arm part, It is sandwiched between the electrode terminal and the outer surface of the submount member, and one electrode abuts on the base side, and the other electrode is electrically connected to the electrode terminal side. .
[0006]
According to a second aspect of the present invention, a layered portion having a Young's modulus smaller than the Young's modulus of the submount member, the electrode terminal, and the semiconductor chip is provided on at least one electrode side of the semiconductor chip. It is a feature.
[0007]
Further, the third invention of the present application is characterized in that a groove portion having a predetermined width in which the semiconductor chip can be fitted is provided on the outer surface of the submount member.
[0008]
Furthermore, the fourth invention of the present application is characterized in that a concave portion into which the semiconductor chip can be fitted is provided on the outer surface of the submount member.
[0009]
According to a fifth aspect of the present invention, there is provided a semiconductor device in which a semiconductor chip having electrodes formed on the front side and the back side is disposed on one side of a base member, and a base stand erected on the base member, and a wall surface of the base An electrode terminal provided with an arm portion that is close to or abuts and is curved in the direction of the base, and the semiconductor chip is Due to the elastic force of the arm part, It is sandwiched between the electrode terminal and the wall surface of the base, and one electrode abuts on the base side, and the other electrode is electrically connected to the electrode terminal side.
[0010]
The sixth invention of the present application is characterized in that a layered portion having a Young's modulus smaller than the Young's modulus of the base, the electrode terminal, and the semiconductor chip is provided on at least one electrode side of the semiconductor chip. It is what.
[0011]
Further, the seventh invention of the present application is characterized in that a groove portion having a predetermined width in which the semiconductor chip can be fitted is provided on a wall surface of the base.
[0012]
Furthermore, the eighth invention of the present application is characterized in that a concave portion into which the semiconductor chip can be fitted is provided on a wall surface of the base.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings.
Embodiment 1 FIG.
FIG. 1 shows an internal structure of a
Further, in this
[0014]
2 and 3 are an enlarged perspective view and an enlarged plan view showing the mounting structure of the
[0015]
In this embodiment, the electrode terminal 7 is provided with an
It should be noted that the shape of the
[0016]
In the assembly process of the
[0017]
As described above, in the
Further, by using the mounting structure of the
[0018]
In the above embodiment, although not particularly illustrated, the
In this embodiment, the layered portion of metal In is provided only on the p-
[0019]
Further, as shown in FIG. 4 a, a
[0020]
In the pn junction semiconductor chip structure used in the present embodiment, the p-type semiconductor layer is generally thinner than the n-type semiconductor layer, and the junction between both layers from which the laser light is emitted is the
[0021]
Furthermore, as shown in FIG. 5 a, a
In this case, the
[0022]
Next, a semiconductor laser device according to the second embodiment of the present invention will be described.
6 and 7 are an enlarged perspective view and an enlarged plan view showing the mounting structure of the
[0023]
The
[0024]
In the assembly process of the semiconductor laser device, in order to attach the
[0025]
As described above, in this semiconductor laser device, the
Further, by using such an attachment structure, it is possible to eliminate the need for soldering or wire bonding between the base 32 and the
[0026]
In the second embodiment, although not particularly illustrated, in addition to the basic structure including the AuGe / Ni / Au n-
[0027]
As shown in FIG. 8a, a
[0028]
Further, as shown in FIG. 9a, a
[0029]
In addition, this invention is not limited to the above illustrated embodiment, It cannot be overemphasized that various improvement or a change in design is possible in the range which does not deviate from the summary.
[0030]
【The invention's effect】
According to the invention of claim 1 of the present application, the semiconductor chip does not require a process involving a temperature rise such as soldering, and no thermal stress is applied to the semiconductor chip. Reliability can be sufficiently secured. In addition, according to the present invention, it is possible to eliminate the need for soldering or wire bonding between the submount member and the semiconductor chip and between the semiconductor chip and the electrode terminal, and the number of assembly steps of the semiconductor device can be eliminated. Will be less. Along with this, the soldering material and the wires are not necessary, so that the manufacturing cost can be reduced.
[0031]
Further, according to the invention of
[0032]
Furthermore, according to the invention of
[0033]
Still further, according to the invention of
[0034]
According to the invention of
[0035]
According to the invention of
[0036]
Furthermore, according to the seventh aspect of the present invention, when the semiconductor chip is mounted, the positioning becomes easy, and the semiconductor chip can be prevented from being displaced laterally due to fine vibration when the application device is used. .
[0037]
Furthermore, according to the invention of claim 8 of the present application, when a semiconductor chip is attached, it is easy to position the semiconductor chip and it is possible to prevent the semiconductor chip from being displaced due to fine vibration when the application device is used.
[Brief description of the drawings]
FIG. 1 is a cutaway perspective view showing an internal structure of a semiconductor laser device according to a first embodiment of the present invention.
FIG. 2 is an enlarged perspective view showing a semiconductor chip mounting structure in the semiconductor laser device.
FIG. 3 is an enlarged plan view showing a mounting structure of the semiconductor chip.
FIG. 4A is a perspective view of a modified example of a submount member in the semiconductor laser device.
(B) It is a perspective view which shows the attachment structure of the semiconductor chip with respect to the modification of the said submount member.
FIG. 5A is a perspective view of another modification of the submount member in the semiconductor laser device.
(B) It is a perspective view which shows the attachment structure of the semiconductor chip with respect to the other modification of the said submount member.
FIG. 6 is an enlarged perspective view showing a semiconductor chip mounting structure in the semiconductor laser device according to the second embodiment of the present invention.
FIG. 7 is an enlarged plan view showing a semiconductor chip mounting structure in the semiconductor laser device according to the second embodiment.
FIG. 8A is a perspective view of a modification of the base in the semiconductor laser device according to the second embodiment.
(B) It is a perspective view which shows the attachment structure of the semiconductor chip with respect to the modification of the said base.
9A is a perspective view of another modification of the base in the semiconductor laser device according to the second embodiment. FIG.
(B) It is a perspective view which shows the attachment structure of the semiconductor chip with respect to the other modification of the said base.
FIG. 10 is a diagram showing an internal structure of a conventional semiconductor laser device.
FIG. 11 is an enlarged view showing a semiconductor chip mounting structure in a conventional semiconductor laser device.
[Explanation of symbols]
2, 32, 42, 52 Base, 4, 14, 24 Submount member, 5, 35 Semiconductor chip, 5A, 5B, 35A, 35B Electrode, 7 electrode terminal, 10 Semiconductor device, 16 Groove portion of submount member, 26 Submount member recess, 46 base groove, 56 base recess
Claims (8)
上記ベース部材に立設された基台と、
上記基台の壁面に取り付けられた導電性のサブマウント部材と、
上記サブマウント部材の外面に近接又は接触し、上記基台及びサブマウント部材の方向に湾曲するアーム部を備えた電極端子とを有しており、
上記半導体チップが、上記アーム部の弾性力により、上記電極端子とサブマウント部材の外面との間に挟持されて、一方の電極が上記基台側に当接し、他方の電極が上記電極端子側に電気的に接続することを特徴とする半導体装置。In a semiconductor device in which a semiconductor chip having electrodes formed on the front side and the back side is arranged on one side of a base member,
A base erected on the base member;
A conductive submount member attached to the base wall;
An electrode terminal provided with an arm portion that is close to or in contact with the outer surface of the submount member and curves in the direction of the base and the submount member;
The semiconductor chip is sandwiched between the electrode terminal and the outer surface of the submount member by the elastic force of the arm portion , one electrode abuts on the base side, and the other electrode is on the electrode terminal side A semiconductor device which is electrically connected to the semiconductor device.
上記ベース部材に立設された基台と、
上記基台の壁面に近接又は接触し、上記基台の方向に湾曲するアーム部を備えた電極端子とを有しており、
上記半導体チップが、上記アーム部の弾性力により、上記電極端子と基台の壁面との間に挟持されて、一方の電極が上記基台側に当接し、他方の電極が電極端子側に電気的に接続することを特徴とする半導体装置。In a semiconductor device in which a semiconductor chip having electrodes formed on the front side and the back side is arranged on one side of a base member,
A base erected on the base member;
An electrode terminal provided with an arm portion that approaches or contacts the wall surface of the base and curves in the direction of the base;
The semiconductor chip is sandwiched between the electrode terminal and the wall surface of the base by the elastic force of the arm part , one electrode abuts on the base side, and the other electrode is electrically connected to the electrode terminal side. Semiconductor device, characterized in that the semiconductor device is connected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03454798A JP3880719B2 (en) | 1998-02-17 | 1998-02-17 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03454798A JP3880719B2 (en) | 1998-02-17 | 1998-02-17 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11233878A JPH11233878A (en) | 1999-08-27 |
JP3880719B2 true JP3880719B2 (en) | 2007-02-14 |
Family
ID=12417347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03454798A Expired - Fee Related JP3880719B2 (en) | 1998-02-17 | 1998-02-17 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3880719B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4567954B2 (en) * | 2003-07-31 | 2010-10-27 | 三洋電機株式会社 | Semiconductor device and manufacturing method thereof |
-
1998
- 1998-02-17 JP JP03454798A patent/JP3880719B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11233878A (en) | 1999-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5519720A (en) | Semiconductor light emitting device | |
JP4897133B2 (en) | Semiconductor light emitting device, method for manufacturing the same, and mounting substrate | |
JP3909257B2 (en) | Optical coupling device | |
US20010026991A1 (en) | Semiconductor laser device and wire bonding method capable of easily performing reliable wire bonding | |
JP2001168442A (en) | Method of manufacturing semiconductor laser element, installation substrate, and support substrate | |
JP5232011B2 (en) | Method for manufacturing optically pumped semiconductor device | |
US9780523B2 (en) | Semiconductor laser device | |
JP2009522756A (en) | Optically pumped semiconductor device | |
CN1099743C (en) | Laser device | |
US20050196112A1 (en) | Transmitting optical subassembly capable of monitoring the front beam of the semiconductor laser diode | |
JPS62276892A (en) | electronic components | |
JP4072093B2 (en) | Semiconductor laser module | |
JP2000277843A (en) | Semiconductor laser module and manufacture thereof | |
JPH0750813B2 (en) | Submount for semiconductor laser device | |
JP3880719B2 (en) | Semiconductor device | |
JP2005183996A (en) | Radiation-emitting semiconductor component and method for fixing a semiconductor chip on a lead frame | |
JP3377553B2 (en) | Semiconductor laser device | |
JP4917704B2 (en) | Semiconductor laser manufacturing method | |
JP3222635B2 (en) | Semiconductor laser device and mounting method thereof | |
JPS62276515A (en) | Photoelectronic device and its sub-carrier | |
JPS63136684A (en) | Photoelectron device, manufacture thereof and lead frame used for the method | |
JP2970635B2 (en) | Semiconductor laser module and metal ferrule | |
JPH02174179A (en) | Optoelectronic device and its manufacturing method | |
JP2001036180A (en) | Semiconductor laser and manufacture thereof | |
JPH07105576B2 (en) | Optical semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |