[go: up one dir, main page]

JP3868934B2 - 電極製造方法 - Google Patents

電極製造方法 Download PDF

Info

Publication number
JP3868934B2
JP3868934B2 JP2003285347A JP2003285347A JP3868934B2 JP 3868934 B2 JP3868934 B2 JP 3868934B2 JP 2003285347 A JP2003285347 A JP 2003285347A JP 2003285347 A JP2003285347 A JP 2003285347A JP 3868934 B2 JP3868934 B2 JP 3868934B2
Authority
JP
Japan
Prior art keywords
particles
electrode
electrode material
protrusions
polystyrene derivative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003285347A
Other languages
English (en)
Other versions
JP2005057012A (ja
Inventor
本 哲 史 棚
藤 聡 斎
田 忍 藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003285347A priority Critical patent/JP3868934B2/ja
Priority to US10/902,301 priority patent/US7001787B2/en
Priority to CNB2004100951639A priority patent/CN100405550C/zh
Publication of JP2005057012A publication Critical patent/JP2005057012A/ja
Application granted granted Critical
Publication of JP3868934B2 publication Critical patent/JP3868934B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/123—Nanowire, nanosheet or nanotube semiconductor bodies comprising junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/256—Heavy metal or aluminum or compound thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/259—Silicic material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は電極製造方法に関する。
近年、カーボンナノチューブや量子ドットなどの数十ナノメートル以下の微細構造を半導体基板に製造する技術が開発されている。例えば、非特許文献１はカーボンナノチューブを酸化Ｓｉ上に整列させる技術を開示している。非特許文献２は、ＣＶＤ法を用いてカーボンナノチューブを製造する技術を開示している。これらに記載されているカーボンチューブは、例えば、非特許文献３に記載されているようにトランジスタに応用され、あるいは、非特許文献２に記載されているようにＦＥＤ（Field Emission Display）に用いられるフィールドエミッタに用いられる。
非特許文献４は量子ドットを自己整合的に並べる方法を記載している。また、非特許文献５は、シリコンの量子ドットを二つ組み合せた量子ビットを開示している。これらの量子ドットは、例えば、単一電子素子や量子コンピュータに用いられる。
Ｂ. Ｑ. Ｗｅｉ等によるＮａｔｕｒｅ, Ｖｏｌ.４１６,Ｐ４９５ (２００２) Ａｇｏ等によるＡｐｐｌ. Ｐｈｙｓ. Ｌｅｔｔ. Ｖｏｌ. ７７, Ｐ７９ (２０００) Ｒ． Ｍａｒｔｅｌ等によるＡｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． Ｖｏｌ．７３， Ｐ２４４７(１９９８) Ｇ．Ｓｐｒｉｎｇｈｏｌｔｚ等によるＰｈｙｓ.Ｒｅｖ.Ｌｅｔｔ．Ｖｏｌ．８４,Ｐ４６６９(２０００) Ｔ．ＴａｎａｍｏｔｏによるＰｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ａ． Ｖｏｌ．６１，ｐｐ０２２３０５ (２０００) Ｚ. ｈ. Ｙｕａｎ等によるＡｐｐｌ. Ｐｈｙｓ. Ｌｅｔｔ. Ｖｏｌ. ７８, Ｐ３１２７ (２００１)
一般に、数十ナノメートル以下の微細構造ごとに電極をつけるためには、その電極は数ナノメートル以下の精度で位置合わせされなければならない。しかし、従来のリソグラフィ技術では、このような微細構造に数ナノメートル以下の精度で電極を形成することはできなかった。これは、従来の光リソグラフィ技術における光の波長がμｍオーダーであったからである。
例えば、数十ナノメートル以下の間隔でマトリックスアレイ状に配列されたカーボンナノチューブのそれぞれに対して、ゲート電極およびドレイン電極を形成することはできなかった。また、非特許文献３にはカーボンナノチューブを用いたトランジスタを開示しているが、この文献に開示されている技術では、カーボンナノチューブのそれぞれに対してソース電極およびドレイン電極を設けることはできない。これは、トランジスタの高集積化の観点において不利である。
従来、フィールドエミッタとしてカーボンナノチューブを用いる場合には、カーボンナノチューブのそれぞれにゲート電極を設けることはできなかった。そこで、何十本ものカーボンナノチューブを束にし、このカーボンナノチューブの束に対してゲート電極が形成されていた。これは、フィールドエミッタの高集積化およびＦＥＤの小型化において不利である。
量子ドットを用いた単一電子素子においては、単一電子効果を室温で有効に作用させるために、量子ドット間のキャパシタンスは１０−18ファラッド程度に小さくする必要がある。また、量子ドットを用いた単一電子素子が従来のＭＯＳを用いたＬＳＩよりも優位であるためには、量子ドットごとに電極が必要である。さらに、非特許文献５に記載された量子コンピュータにおいては電子の波動関数のコヒーレンスが重要である。そのために、量子ドットおよび電極のサイズは数十ナノメートル以下にする必要がある。しかし、従来、このような量子ドットのそれぞれに電極を設けることはできなかった。
そこで、本発明の目的は、カーボンナノチューブや量子ドット等の微細な構造に対して自己整合的に電極を形成することを可能とする電極製造方法を提供するものである。
本発明に従った実施の形態による電極製造方法は、基板の表面に複数の突出部を形成する突出部形成ステップと、前記複数の突出部間に、熱、光または第１の溶媒によって大きさが変化する第１の粒子を導入する第１の粒子導入ステップと、前記第１の粒子に熱、光または第１の溶媒のいずれかを与えることによって該第１の粒子の大きさを変更するサイズ変更ステップと、前記基板の表面へ電極材料を堆積する電極材料堆積ステップとを具備する。
本実施形態による電極製造方法は、前記第１の粒子導入ステップまたは前記サイズ変更ステップにおいて、前記第１の粒子の上端が前記基板の表面を基準として前記複数の突出部よりも高くなるように処理され、前記サイズ変更ステップ後、隣り合う前記第１の粒子間にある前記複数の突出部の上に前記第１の粒子とは異なる第２の粒子を設けるステップをさらに具備し、前記電極材料堆積ステップにおいて、前記第１の粒子および前記第２の粒子上に電極材料を堆積し、前記電極材料堆積ステップ後、前記第２の粒子を除去することによって、前記第１の粒子上にある電極材料を電極として残存させたまま、前記第２の粒子上にある電極材料を除去するステップをさらに具備してもよい。
本発明に従った他の実施の形態による電極製造方法は、基板の表面に複数の突出部を形成する突出部形成ステップと、前記基板の表面へ電極材料を堆積する電極材料堆積ステップと、前記複数の突出部間に、熱、光または第１の溶媒によって大きさが変化する第１の粒子を導入する第１の粒子導入ステップと、前記第１の粒子の上端が前記基板の表面を基準として前記複数の突出部よりも高くなるように前記第１の粒子の大きさを変更するサイズ変更ステップと、隣り合う前記第１の粒子間にある前記複数の突出部の上に、熱、光または第１の溶媒によって大きさが変化する第２の粒子を設けるステップと、前記第１の粒子を除去するステップと、前記複数の突出部の上に前記電極材料を残存させたまま、前記第２の粒子をマスクとして前記電極材料を除去するステップとを具備する。
本発明による電極製造方法は、カーボンナノチューブや量子ドット等のナノレベルの微細な構造に対して電極を自己整合的に形成することを可能とする。
以下、図面を参照し、本発明による実施の形態を説明する。これらの実施の形態は本発明を限定するものではない。
本発明による実施の形態に係る電極製造方法は、カーボンナノチューブや量子ドット等の突出部の間に、あるいは、突出部上に微粒子を配置する。次に、溶媒等を用いてこの微粒子の大きさを変更し、さらに、突出部および微粒子の上に電極材料を蒸着させる。その後、微粒子を溶解することにより、微粒子上の電極材料を除去する。このように、微粒子をマスクとして用いることによって、カーボンナノチューブや量子ドット等のナノレベルの微細な突出部上、あるいは、その周囲に電極配線を形成することができる。
図１から図３は、本発明に係る第１の実施形態に従って電極を形成する過程を工程順に示す図である。図１および図２は、シリコン基板１０上の構成を斜視図で示す。図３は、シリコン基板１０上の構成を平面図で示す。
図１に示すように、シリコン基板１０上にシリコン酸化膜１２が形成されている。シリコン基板１０はガラス基板であってもよい。カーボンナノチューブ１４はシリコン酸化膜１２上にマトリックス状に配列されている。カーボンナノチューブ１４は、例えば、ＣＶＤ法により基板１０の表面上に約２０μｍの高さに形成される。カーボンナノチューブ１４をこのようにシリコン酸化膜１２上に配列させるためには、例えば、非特許文献１に記載された技術を用いればよい。
次に、ＣＶＤ法等により、カーボンナノチューブ１４の表面にシリコン酸化膜（図示せず）を形成する。次に、このシリコン酸化膜(図示せず)上にレジストを塗布する。このレジストをエッチバックすることによって、カーボンナノチューブ１４の先端のシリコン酸化膜を除去する。これにより、カーボンナノチューブ１４の側面はシリコン酸化膜によって被覆されたまま、カーボンナノチューブ１４の先端が露出する。
図２を参照し、レジストを除去した後に、ポリスチレン誘導体１６がシリコン酸化膜１２上に塗布される。このとき、ポリスチレン誘導体１６は溶媒に含まれており、スピンキャスト法によって塗布される。ポリスチレン誘導体１６は、例えば、ポリｐ-アセトキシスチレンから成る。また、ポリスチレン誘導体１６は、４つの隣り合うカーボンナノチューブ１４で囲まれた領域に入り込むことができる程度の大きさに形成されている。次に、ポリスチレン誘導体１６の塗布に用いられた溶媒を揮発させる。このとき、ポリスチレン誘導体１６は自己組織化によってカーボンナノチューブ１４の間に配列する。
次に、ポリスチレン誘導体１６をプロパノールやエチレングリコールなどの溶液によって膨潤させる。それによって、ポリスチレン誘導体１６が４つの隣り合うカーボンナノチューブ１４のそれぞれに接するように、ポリスチレン誘導体１６の大きさを調整する。ポリスチレン誘導体１６を膨潤させる溶液は、以下の化学式１で表された物質を含む溶液、または、アルカリ性の水溶液である。
Figure 0003868934
 ここで、Ｒ１、Ｒ２、Ｒ３は水素または有機基である。
ポリスチレン誘導体１６の代わりに、微粒子にエーテル結合またはエステル結合を介してターシャリブトキシ基、ターシャリブトキシカルボニルオキシ基、アセトキシ基などの置換基を予め結合させたポリスチレン誘導体を用いてもよい。これらの置換基は加熱されることによりポリスチレン誘導体から離脱する。よって、ポリスチレン誘導体が４つの隣り合うカーボンナノチューブ１４で囲まれた領域に入り込むことができないほど大きい場合には、ポリスチレン誘導体を加熱すればよい。置換基は加熱によりポリスチレン誘導体から離脱するので、ポリスチレン誘導体が小さくなる。よって、置換基が離脱した後のポリスチレン誘導体が４つの隣り合うカーボンナノチューブ１４で囲まれた領域に入り込むことが可能となる。
置換基の脱離温度はＴＧ（熱重量分析装置）等によって調べることができる。酸性雰囲気（硫酸、塩酸等）中やアルカリ性雰囲気（アンモニアガス等）中においてポリスチレン誘導体を加熱することが好ましい。この場合、置換基は、中性雰囲気中で加熱する場合よりも低温でポリスチレン誘導体から脱離することができるからである。さらに、ポリスチレン誘導体へエキシマレーザなどの高エネルギー光を照射してもよい。これにより、置換基は、ポリスチレン誘導体から容易に離脱することができる。
このように、ポリスチレン誘導体１６が小さ過ぎる場合には、プロパノールやエチレングリコールなどの溶液によってポリスチレン誘導体１６を膨潤させることができる。一方、上述の置換基を有するポリスチレン誘導体１６を用いることによって、ポリスチレン誘導体１６が大きすぎる場合には、ポリスチレン誘導体１６に熱や光などのエネルギーを与えることによって、これを小さくすることができる。
本実施形態において、４つの隣り合うカーボンナノチューブ１４で囲まれた領域に対して、１つのポリスチレン誘導体１６が配置されている。しかし、シリコン基板１０の表面を基準として、カーボンナノチューブ１４の高さおよびポリスチレン誘導体１６の高さに依って、複数のポリスチレン誘導体１６を積み重ねてもよい。例えば、カーボンナノチューブ１４の間の間隔が２μｍ、その高さが２０μｍであり、ポリスチレン誘導体１６の直径が２．５μｍである場合には、ポリスチレン誘導体１６を８個積み重ねる。それによって、ポリスチレン誘導体１６をカーボンナノチューブ１４の先端とほぼ同じ高さまで積み重ねることができる。
図３を参照し、次に、カーボンナノチューブ１４およびポリスチレン誘導体１６上に電極材料層を堆積する。例えば、シリコン基板１０の表面全体にＴｉ層を電極材料層として蒸着する。カーボンナノチューブ１４の先端は露出している。一方、カーボンナノチューブ１４の側面は、シリコン酸化膜およびポリスチレン誘導体１６によって被覆されている。よって、電極材料層は、カーボンナノチューブ１４のうちその先端のみと接続される。
次に、ポリスチレン誘導体１６をトルエンで溶融させる。これにより、図３に示すように、ポリスチレン誘導体１６およびその上に存在していた電極材料が除去される。ポリスチレン誘導体１６が存在していた部分は空間となる。図３の斜線部で示された網目状の領域には、電極材料層が電極１８として残る。これにより、カーボンナノチューブ１４の先端は、網目状の電極１８によって電気的に接続される。電極１８の配線幅は、隣り合う２つのポリスチレン誘導体１６の間隔に依存し決定される。即ち、電極１８の配線幅は、隣り合う２つのポリスチレン誘導体１６の間隔にほぼ等しい。
このように、本実施形態によれば、微細なカーボンナノチューブ１４の先端に電極１８を自己整合的に製造することができる。
図４は、カーボンナノチューブ１４を単一電子素子とするトランジスタ１００の回路図である。トランジスタ１００は、カーボンナノチューブ１４の先端にドレイン電極を有する。従来では、このようにカーボンナノチューブ１４のそれぞれの先端にドレイン電極を設けることはできなかった。本実施形態によれば、カーボンナノチューブ１４の先端に電極１８をドレイン電極として自己整合的に製造することができる。
また、シリコン酸化膜１２の厚さは、トンネル膜として用いることができるように充分に薄いことが好ましい。さらに、本実施形態によれば、非特許文献６および非特許文献２に記載された方法によって形成されたカーボンナノチューブの先端に電極を製造することもできる。この場合、シリコン酸化膜１２は、カーボンナノチューブ１４とシリコン基板１０との間に無い。これにより、カーボンナノチューブ１４とシリコン基板１０とが電気的に接続されるので、シリコン基板１０をソース電極として用いることができる。
本実施形態によれば、単一のカーボンナノチューブ１４を用いて、電極１８およびシリコン基板１０を２端子とする単一電子素子を製造することができる。尚、電極１８の材料としては、Ｔｉのほか、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ等の導電性材料を採用してもよい。また、電極１８の材料として、ＴｉとＡｕとの積層膜のような複数の材料から成る積層膜を用いてもよい。
（第２の実施形態）
図５から図１４は、本発明に係る第２の実施形態に従って単一電子トランジスタ素子を形成する過程を工程順に示した図である。図５、図６、図８、図９および図１２は、シリコン基板１０上の構成を断面図で示す。図７、図１０、図１１、図１３および図１４は、シリコン基板１０上の構成を平面図で示す。
図５を参照して、まず、シリコン基板１０を酸化することによって、シリコン基板１０上にシリコン酸化膜２０を形成する。次に、シリコン酸化膜２０上に約１０ｎｍの厚みのアルミニウム層２１を堆積する。アルミニウム層２１を自然酸化させることによって、アルミニウム層２１の上に約１ｎｍの厚みのＡｌ２Ｏ３層２３を形成する。
次に、Ａｌ２Ｏ３層２３上に約２ｎｍの厚みのアルミニウム層２５を堆積する。アルミニウム層２５を自然酸化させることによって、アルミニウム層２５の上に約１ｎｍの厚みのＡｌ２Ｏ３層２７を形成する。さらに、Ａｌ２Ｏ３層の上に約１０ｎｍの厚みのアルミニウム層２９を堆積する。アルミニウム層２１、２５および２９はスパッタ法で堆積させてもよい。
図６を参照し、アルミニウム層２９の上にＰＭＭＡ（Poly Methyl Methacrylate）レジストを塗布し、電子ビームリソグラフィを用いてレジストをパターニングする。これにより、溝（図示せず）をレジストに形成する。この溝にジブロックコポリマ３０を配置する。ジブロックコポリマ３０は、特開２００２−２７９６１６号公報に記載された方法で溝に配置させることができる。例えば、トルエンにポリスチレン−ポリブタジエンからなるジブロックコポリマを１％ｗ／ｗ（質量分率）の濃度で溶解させる。この溶液をレジスト表面にスピンコートする。さらに、シリコン基板１０を真空中において１５０℃でアニールする。これにより、ジブロックコポリマ３０は、レジストの溝内に配置される。
ジブロックコポリマ３０が配置される位置は、アルミニウム層２９上のレジストに形成された溝の位置に依存する。よって、ジブロックコポリマ３０をアルミニウム層２９上に規則的に配列させるためには、アルミニウム層２９上のレジストに規則的に溝を形成すればよい。本実施形態において、ジブロックコポリマ３０は、マトリックス状に配置され、隣り合うジブロックコポリマ３０の列方向の間隔Ｄｃがその行方向の間隔Ｄｒに比べて狭くなるように配列される。
次に、ジブロックコポリマ３０をアルミニウム層２９上に残存させたまま、アルミニウム層２９の上からレジストを除去する。その結果、図６および図７に示すように、ジブロックコポリマ３０がアルミニウム層２９上に形成される。尚、ジブロックコポリマ３０をアルミニウム層２９上に形成する前に、ジブロックコポリマ３０を吸着させる材料をアルミニウム層２９上に堆積してもよい。
図８を参照し、ＲＩＥ（Reactive Ion Etching）またはミリング等により、ジブロックコポリマ３０をマスクとして用いて、アルミニウム層２９、Ａｌ２Ｏ３層２７およびアルミニウム層２５を順次エッチングする。これにより、アルミニウム層２９、Ａｌ２Ｏ３層２７およびアルミニウム層２５から成る突出部３１がジブロックコポリマ３０の下に形成される。従って、突出部３１はジブロックコポリマ３０と同数形成される。また、突出部３１は、ジブロックコポリマ３０の配列と同様にマトリックス状に配列される。隣り合う突出部３１の列方向の間隔はＤｃだけ離間し、その行方向の間隔はＤｒだけ離間している。さらに、ジブロックコポリマ３０を突出部３１の上から除去する。
図９を参照し、ＣＶＤ法等により突出部３１の上面および側面にシリコン酸化膜３３を堆積する。次に、ＣＶＤ法等により突出部３１およびＡｌ２Ｏ３層２３上にポリシリコンを堆積する。さらに、このポリシリコンをエッチングすると、ポリシリコンは突出部３１の側壁とＡｌ２Ｏ３層２３との境界に残存する。これをゲート電極３５として利用する。間隔Ｄｃが間隔Ｄｒよりも狭いので、図１０に示すように、列方向に隣り合う突出部３１の側壁に形成されたゲート電極３５は互いに電気的に接続される。一方、行方向に隣り合う突出部３１に形成されたゲート電極３５は電気的に接続されていない。このようにゲート電極３５を形成するために、突出部３１およびＡｌ２Ｏ３層２３上に堆積されるポリシリコンの膜厚およびこのポリシリコンのエッチング量を調節する。
図９を再度参照し、ＣＶＤ法等によりゲート電極３５の上にシリコン酸化膜などの絶縁膜３７を形成する。絶縁膜３７はゲート電極３５の表面に形成された自然酸化膜でもよい。
本実施形態において、円柱状の突出部３１のそれぞれは単一電子トランジスタ素子を形成する。アルミニウム層２１は突出部３１に対して共通のソースである。Ａｌ２Ｏ３層２３および２７はトンネル膜として作用し、それらの間のアルミニウム層２５はアイランドである。アルミニウム層２９はドレインである。ゲート電極３５に電位を与えることによって、Ａｌ２Ｏ３層２３および２７を介してアルミニウム層２５へトンネリングする電荷量を制御することができる。アルミニウム層２５をより微細にすることによって、この単一電子トランジスタ素子の消費電力を低減させることができる。
図１１を参照して、ＯＨ基を有するポリスチレン誘導体３９を純水に分散させ、この溶液をスピンキャスト法によって素子上に塗布する。ポリスチレン誘導体３９は、例えば、ポリp-ヒドロキシスチレンである。純水を蒸発させると、ポリスチレン誘導体３９が４つの突出部３１によって囲まれた領域に入り込む。
次に、突出部３１の列方向に沿って隣り合うポリスチレン誘導体３９が接触し、尚且つ、突出部３１の行方向に隣り合うポリスチレン誘導体３９が接触しないように、ポリスチレン誘導体３９の大きさを変更する。ポリスチレン誘導体３９の大きさを変更する方法は、第１の実施形態においてポリスチレン誘導体１６の大きさを変更する方法と同様でよい。
図１２を参照し、次に、ＰＭＭＡからなるレジスト層４０を素子上に塗布する。次に、このレジスト層４０をエッチバックすることによって、突出部３１の先端のシリコン酸化膜を除去する。これにより、突出部３１の側面はシリコン酸化膜３３によって被覆されたまま、突出部３１の先端のアルミニウム層２９が露出する。
図１３を参照し、次に、ポリスチレン誘導体３９をテトラメチルアンモニウムアルカリ水溶液で溶解させる。これと同時に、ポリスチレン誘導体３９の上のレジストは除去される。よって、ポリスチレン誘導体３９と同じ大きさの窪み４３が４つの突出部３１の間に形成される。一方、ゲート電極３５の上のレジストは残存している。
次に、ｔ−ブトキシカルボニルオキシ基等の置換基を有するポリスチレン誘導体４１が素子上に塗布される。このとき、ポリスチレン誘導体４１は溶媒に含まれており、スピンキャスト法によって塗布される。ポリスチレン誘導体４１は、窪み４３に入り込み、尚且つ、ポリスチレン誘導体４１と窪み４３の側壁との間に間隙が設けられるほどに小さく形成されている。ポリスチレン誘導体４１が窪み４３に入り込むことができないほどに大きい場合には、ポリスチレン誘導体４１に熱または光を与える。これによって、置換基がポリスチレン誘導体４１から脱離し、ポリスチレン誘導体４１が小さくなり、窪み４３のそれぞれにポリスチレン誘導体４１を導入することが可能となる。
図１４を参照して、次に、Ａｌなどの電極材料を素子上に蒸着する。さらに、トルエンによりポリスチレン誘導体４１を溶解させる。これと同時に、ポリスチレン誘導体４１の上に存在していた電極材料が除去される。従って、電極材料が網目状に残存する。
次に、レジスト層４０を除去する。このときに、列方向に隣り合う突出部３１と行方向に隣り合う窪み４３とによって囲まれた比較的面積の大きな領域Ｒａ内にあるレジストを除去する。これと同時に、領域Ｒａ内にあるレジスト上の電極材料がリフトオフされる。一方、列方向に隣り合う窪み４３とそれらの近傍の突出部３１とによってほぼ囲まれた比較的面積の小さな領域Ｒｂ内にあるレジストは残存する。これによって、図１４に示すように、ドレイン電極４５がストライプ状に形成される。
尚、列方向に隣り合うドレイン電極４５の間に電極材料のバリが帯状に残存する場合がある。この場合、ドレイン電極４５に電流を流しこのバリを溶融させる。これによって、ドレイン電極４５間の短絡を切断することができる。
このように、本実施形態によれば、ゲート電極３５は、隣り合う突出部３１の間隔が小さい列方向に形成され、尚且つ、ドレイン電極４５は、隣り合う突出部３１の間隔が大きい行方向に形成され得る。本実施形態によれば、ドレイン電極４５は、微細な突出部３１の上に自己整合的に形成され得る。
本実施形態において、アルミニウム層２１、２５および２９に代えてＦｅ、Ｎｉ、Ｃｕ、Ｎｂなどの金属を採用してもよい。また、アルミニウム層２１、２５および２９に代えてポリＳｉ、アモルファスＳｉなどのシリコン材料を採用してもよい。アルミニウム層２１、２５および２９に代えてシリコン材料を用いる場合には、材料の整合性のために、Ａｌ２Ｏ３層２３および２７に代えてシリコン酸化膜をトンネル膜として使用することが好ましい。
本実施形態において、突出部３１は、トンネル膜２３および２７の間にアルミニウム層２５を１層だけ有する。しかし、トンネル膜を３層以上設け、そのトンネル膜の間に２層以上のアルミニウム層を設けてもよい。また、トンネル膜２７が無く、アルミニウム層２３がトンネル膜２３上に１層だけ設けられていてもよい。
本実施形態において、ゲート電極３５の材料はポリシリコンであるが、ゲート電極３５の材料はポリシリコン以外の半導体や金属でもよい。また、本実施形態において、ゲート電極３５は、電極材料をエッチングすることによって残存させる側壁残しの方法によって形成された。しかし、この方法に代えて、図８に示す工程の後、隣り合う４つの突出部３１の間にポリスチレン誘導体３９を配置させ、その後に、ポリシリコン、ゲート保護絶縁膜、レジスト層を堆積してポリスチレン誘導体３９を除去してもよい。この方法によってもゲート電極３５を形成することができる。
本実施形態において、突出部３１に変えて、非特許文献２に記載された方法で形成されたカーボンナノチューブを用いてもよい。この場合、カーボンナノチューブを用いた三端子素子が製造され得る。
さらにジブロックコポリマ３０のようなマスクとなる粒子をアルミニウム層２９上に配列させる方法としては、特開平７−２２６５２２号公報に記載されたように金属微粒子のコロイド溶液を利用した方法を用いてもよい。また、特開２００１−７３１５号公報のようにＳＴＭ（Scanning Tunneling Microscope）やＡＦＭ（Atomic Force Microscope）を利用した方法を用いてもよい。
（第３の実施形態）
図１５から図１７は、本発明に係る第３の実施形態に従ったフィールドエミッタの製造過程を工程順に示した断面図である。図１５を参照し、まず、基板５０上にカーボンナノチューブ５１をマトリックス状に配列する。カーボンナノチューブ５１は、非特許文献２に記載された方法で形成することができる。
次に、ポリスチレン誘導体５３を基板５０に塗布する。このとき、ポリスチレン誘導体５３は溶媒に含まれており、スピンキャスト法によって塗布される。溶媒を揮発させると、ポリスチレン誘導体５３がカーボンナノチューブ５１の間に配列する。このとき、ポリスチレン誘導体５３の大きさは、第１の実施形態と同様に変更すればよい。ポリスチレン誘導体５３は、カーボンナノチューブ５１の間に配列したときに、その頂上部がカーボンナノチューブ５１の先端よりも高くなるように設計される。あるいは、ポリスチレン誘導体５３を複数個積み上げることによって、その最上段のポリスチレン誘導体５３の頂上部をカーボンナノチューブ５１よりも高くする。さらに、基板５０の表面が外部に露出しないように、ポリスチレン誘導体５３の大きさを変更する。ポリスチレン誘導体５３は、例えば、ポリｐ-アセトキシスチレンから成る。
次に、ＯＨ基を有するポリスチレン誘導体５５を溶媒に分散させ、この溶液をスピンキャスト法によって素子上に塗布する。溶媒を揮発させることによって、ポリスチレン誘導体５５はポリスチレン誘導体５３の間に配置される。ポリスチレン誘導体５５は、例えば、ポリp−ヒドロキシスチレンである。
図１６を参照して、次に、Ａｌなどの電極材料５７をポリスチレン誘導体５３および５５の上に蒸着する。
図１７を参照して、次に、ポリスチレン誘導体５５および５３をテトラメチルアンモニウムアルカリ水溶液に晒す。ポリスチレン誘導体５３は、ＯＨ基を有さず水溶性でないため、テトラメチルアンモニウムアルカリ水溶液によって溶解しない。ポリスチレン誘導体５５は、ＯＨ基を有し水溶性であるため、テトラメチルアンモニウムアルカリ水溶液によって溶解する。従って、テトラメチルアンモニウムアルカリ水溶液によって、ポリスチレン誘導体５３を残存させたままポリスチレン誘導体５５を溶解させることができる。ポリスチレン誘導体５５が除去されることによって、ポリスチレン誘導体５５上の電極材料５７がリフトオフされる。これにより、カーボンナノチューブ５１の先端の周囲に電極材料５７を形成することができる。電極材料５７は、ゲート電極として作用し、カーボンナノチューブ５１の先端から電子を放出する。
さらに、アノード電極６０および蛍光体６１を備えたガラス基板５９が基板５０に対向するように配置される。カーボンナノチューブ５１の先端から放出された電子が、蛍光体６１に到達することによって発光する。本実施形態によれば、フィールドエミッタとして作用するカーボンナノチューブ５１の先端の周囲にゲート電極５７を自己整合的に形成することができる。
本実施形態において、２種類のポリスチレン誘導体を使用したが、電極の形によっては３種類以上のポリスチレン誘導体もしくは他の微粒子を用いてもよい。また、本実施形態において、フィールドエミッタとしてカーボンナノチューブを採用しているが、カーボンナノチューブに代えて他の突状の電極材料をフィールドエミッタとして採用してもよい。
（第４の実施形態）
図１８から図２４は、本発明に係る第４の実施形態に従った量子ビットの製造過程を工程順に示した断面図である。図１８から図２０は、シリコン基板１０上の構成を断面図で示す。図２１から図２４は、シリコン基板１０上の構成を平面図で示す。本実施形態は、非特許文献５に記載された二つの量子ドットを電気的に結合させた量子ビットに電極を製造する方法である。
図１８を参照し、まず、シリコン基板１０の表面に素子領域を形成し、シリコン基板１０の表面上に約７ｎｍの厚みのシリコン酸化膜７０を形成する。次に、ＣＶＤ法等によりシリコン酸化膜７０上に約５ｎｍの厚みのポリシリコン層７１を堆積する。ＣＶＤ法等によりポリシリコン層７１上にシリコン酸化膜７３を形成する。ＣＶＤ法等によりシリコン酸化膜７３上に約５ｎｍの厚みのポリシリコン層７５を形成する。ＣＶＤ等によりポリシリコン層７５上にシリコン酸化膜７７を形成する。
図１９を参照し、次に、第２の実施形態と同様に、シリコン酸化膜７７上にジブロックコポリマ３０を形成する。
図２０を参照し、次に、ジブロックコポリマ３０をマスクとして利用してＲＩＥにより、シリコン酸化膜７７、ポリシリコン層７５、シリコン酸化膜７３およびポリシリコン層７１を異方的にエッチングする。これにより、シリコン酸化膜７７、ポリシリコン層７５、シリコン酸化膜７３およびポリシリコン層７１から成る突起部７９がシリコン酸化膜７０上に形成される。
ジブロックコポリマ３０を除去した後、シリコン基板１０を約８００℃に加熱する。これにより、ポリシリコン層７１および７５を結晶化させる。ポリシリコン層７１、シリコン酸化膜７３およびポリシリコン層７５が量子ビットを構成する。
図２１に示すように、突起部７９は、ソース−ドレイン間にマトリックス状に形成される。突起部７９は、チャネル電流の流れるソース−ドレイン方向（ｘ方向）へ間隔Ｄ１で配列している。一方、突起部７９は、ソース−ドレイン方向に対して垂直方向（ｙ方向）へ間隔Ｄ２で配列している。ここで、間隔Ｄ１は間隔Ｄ２よりも短い。量子ドットは、突起部７９と同様に配列される。
図２２を参照して、まず、ｔ−ブトキシカルボニルオキシ基を有するポリスチレン誘導体８０をシリコン基板１０上に塗布する。このとき、ポリスチレン誘導体８０は、純水に含まれており、スピンキャスト法によって塗布される。ポリスチレン誘導体８０は、例えば、ポリp-ヒドロキシスチレンである。次に、純水を蒸発させると、ポリスチレン誘導体８０が突起部７９の間に配列する。ここで、図２２に示すように、ｘ方向に配列するポリスチレン誘導体８０は互いに近接しており、ｙ方向に配列するポリスチレン誘導体８０は互いに離れている。尚、ポリスチレン誘導体８０の大きさは、第１の実施形態のポリスチレン誘導体１６と同様に変更することができる。
図２３を参照して、次に、突起部７９およびポリスチレン誘導体８０上にＰＭＭＡなどのレジスト層８１を堆積する。次に、ポリスチレン誘導体８０に熱または光を与え、ポリスチレン誘導体８０の置換基を離脱させる。これにより、ポリスチレン誘導体８０が小さくなり、隙間Ｇがポリスチレン誘導体８０の周囲に形成される。次に、このレジスト層をエッチバックすることにより突起部７９が露出する。
図２４を参照して、次に、Ａｌなどの電極材料を蒸着する。次に、レジスト層８１を除去する。このとき、ポリスチレン誘導体８０の配列によって、図２３に示す領域Ｒｄは、領域Ｒｃよりも狭い。よって、領域Ｒｄ内のレジスト層８１は除去され、領域Ｒｃ内のレジスト層８１は残存する。これに伴い、領域Ｒｄ内の電極材料はリフトオフされる。
さらに、ポリスチレン誘導体８０がトルエン等により除去される。これにより、ポリスチレン誘導体８０上の電極材料がリフトオフされる。その結果、図２４に示すように、電極配線８３がｙ軸方向に沿って量子ビット上に形成される。
尚、ポリスチレン誘導体８０の下に別のポリスチレン誘導体を設け、ポリスチレン誘導体８０の頂上部が突起部７９の先端近傍に位置するように形成してもよい。
図２０に示したポリシリコン層７１およびポリシリコン層７５は、２つの量子ドットとして作用するので、以下、これらを量子ドット７１および７５という。シリコン酸化膜７３は、量子ドット７１および７５の間のトンネル膜として作用するので、以下、これをトンネル酸化膜７３という。さらに、図２４に示した電極８３は、ゲート電極として作用するので、以下、これをゲート電極８３という。
本実施形態に従って形成された量子ドット７１および７５は、トンネル酸化膜７３で結合される。量子ドット７１および７５は、量子計算の基本的な構成要素となる量子ビットとなる。ゲート電極８３は、量子ビットの先端に取り付けられ、量子ドット７１および７５内の電荷を制御する。これにより、量子ビットによる量子計算の結果が、ＭＯＳ構造による基板電流として計測され得る。本実施形態は、この量子ビットの先端部分を接続するゲート電極８３を自己整合に形成することができる。
さらに、ゲート電極８３は、図２１に示すソース−ドレイン間を流れるチャネル電流の方向（ｘ方向）に対してほぼ垂直な方向（ｙ方向）に延在している。これにより、ｙ方向に配列された量子ビットは同じ量子計算を実行する。その計算結果の平均がチャネル電流として周辺回路に読み込まれる。複数の量子ビットが同一の量子計算を実行するので、量子計算のエラーを防止することができる。
尚、突起部７９は、行方向（ｘ方向）の間隔が狭く、列方向（ｙ方向）の間隔が広い。これは便宜的なものであり、突起部７９は、行方向（ｘ方向）の間隔が広く、列方向（ｙ方向）の間隔が狭くてもよい。この場合には、ソースおよびドレインは、列方向（ｙ方向）の両側に形成される。
（第５の実施形態）
図２５から図２９は、本発明に係る第５の実施形態に従った量子ビットの電極の製造過程を工程順に示した断面図である。本実施形態は、既に、形成された量子ドット上にゲート電極を形成する。図２５を参照し、まず、Ｓｕｇｉｙａｍａ等による米国特許ＮＯ.６０６０７４３に記載された方法により量子ドット８５および８７をシリコン酸化膜８９中に形成する。量子ドット８５および８７は、例えば、シリコンから成る。
図２６を参照し、次に、フッ酸などによってシリコン酸化膜８９をエッチングし、量子ドット８５の上部を露出させる。
図２７を参照し、次に、量子ドット８５の露出部分を酸化する。量子ドット８５を酸化する代わりに、ＣＶＤ等により、量子ドット８５の上にシリコン酸化膜を堆積してもよい。これにより、シリコン酸化膜のうち量子ドット８５の上に存在する部分が突出する。以下、これを突出部９０という。
次に、ポリスチレン誘導体９１が素子上に塗布される。ポリスチレン誘導体９１は溶媒に含まれ、この溶媒をスピンキャスト法などにより基板上に塗布する。次に、溶媒を揮発させることにより、ポリスチレン誘導体９１が突出部９０の間に配列される。ポリスチレン誘導体９１の大きさは、第１の実施形態におけるポリスチレン誘導体１６と同様に変更することができる。
図２８を参照して、次に、突出部９０およびポリスチレン誘導体９１上にＡｌまたはポリシリコンなどの電極材料を堆積する。次に、ポリスチレン誘導体９１をトルエン等により除去する。これにより、ポリスチレン誘導体９１上の電極材料９３はリフトオフされる。一方、突出部９０上の電極材料９３はゲート電極として残る。本実施形態によれば、このように、量子ドット８５および８７上にゲート電極を自己整合に形成することができる。
（第６の実施形態）
図３０から図３４は、本発明に係る第６の実施形態に従った量子ビットの製造過程を工程順に示した平面図である。まず、図１８から図２１に従って、突出部７９をシリコン酸化膜７０上に形成する。
図３０を参照して、次に、ポリシリコンを素子上に堆積する。このポリシリコンをエッチングすることによって、突出部７９とシリコン酸化膜７０との側壁にシリコン９５が残る。本実施形態において、シリコン９５は、突出部７９のそれぞれの周囲に残存し、隣り合う突出部７９間において接続されていない。
図３１を参照して、次に、ｔ−ブトキシカルボニルオキシ基などの置換基を有するポリスチレン誘導体９７を塗布する。このとき、ポリスチレン誘導体９７は純水に分散され、この純水をスピンキャスト法によってシリコン基板１０上に塗布する。ポリスチレン誘導体９７は、例えば、ポリ−ターシャリブトキシカルボニルオキシスチレンである。次に、純水を蒸発させることによって、ポリスチレン誘導体９７が突出部７９間に配列される。ポリスチレン誘導体９７の大きさは、第１の実施形態のポリスチレン誘導体１６と同様に変更することができる。
図３２を参照し、次に、ＯＨ基を有するポリスチレン誘導体９９を純水に分散させ、この溶液をスピンキャスト法によって素子上に塗布する。ポリスチレン誘導体９９の大きさも、第１の実施形態のポリスチレン誘導体１６と同様に変更することができる。ポリスチレン誘導体９９の大きさを調整することによって、ポリスチレン誘導体９９は、図３２に示すように、突起部７９、即ち、量子ドット７１および７５の上に配列する。次に、ポリスチレン誘導体９７に熱または光を与える。これにより、置換基がポリスチレン誘導体９７から離脱し、ポリスチレン誘導体９７が小さくなる。その結果、図３３に示すように、ポリスチレン誘導体９７の間に隙間Ｇが形成される。
図３４を参照し、次に、ポリスチレン誘導体９７、９９の上からポリシリコンを蒸着する。さらに、このポリシリコンを等方的にエッチングする。ポリシリコンは隙間Ｇに比較的厚く堆積するので、このエッチングの後、ポリシリコンは、ポリスチレン誘導体９７の間に残る。
さらに、ポリスチレン誘導体９７、９９を除去する。これにより、図２１に示すｙ方向に接続されたポリシリコン９８がゲート電極として自己整合に形成され得る。
第４から第６の実施形態において、量子ドットの間のトンネル膜は、酸化ハフニュウムや酸化アルミなどの高誘電体材料であってもよい。また、第４から第６の実施形態において、２つの量子ドットは同じ材料から形成されていた。しかし、２つの量子ドットは互いに異なる材料から形成されてもよい。例えば、図１８において、ＣＶＤ等により、基板１０上にシリコン窒化膜、ポリシリコン、シリコン酸化膜を順次堆積する。さらに、図１９から図２４に示した工程を経て、シリコン窒化膜、ポリシリコンおよびシリコン酸化膜から成る突起部上にゲート電極が形成され得る。この構成によれば、シリコン窒化膜、ポリシリコンおよびシリコン酸化膜によってトラップ準位が二つ形成される。この２つのトラップ準位を量子ドットした量子ビットが形成される。
さらに、第４から第６の実施形態は、特開２００２−１００６８７に記載されたシリコンカーバイドを利用した結合量子ドットにも適用することができる。第４から第６の実施形態は、Ｄ.Ｌｏｓｓ等による“Ｐｈｙｓ. Ｒｅｖ. Ａ ５７ ｐ１２０(１９９８)”に記載されたスピンを用いた量子計算機に配線を自己整合に形成することができる。
図８および図１９に示したジブロックコポリマ３０は、特開２００１−７３１５に記載されているようにＳＴＭやＡＦＭを利用して形成してよい。また、ジブロックコポリマ３０は、特開平７−２２６５２２に記載されているように金属微粒子のコロイド溶液を利用して形成されてもよい。
尚、突起部７９は、行方向の間隔が狭く、列方向の間隔が広い。これは便宜的なものであり、突起部７９は、行方向の間隔が広く、列方向の間隔が狭くてもよい。
（第７の実施形態）
図３５は、本発明に係る第７の実施形態に従った電極製造方法を示した平面図である。第１から第６の実施形態においては、カーボンナノチューブや量子ドットなどの突出部が結晶格子のように規則的に配列されていた。しかし、本実施形態において突出部は基板上に不規則に配置されている。
図３５において、突出部Ｂ１〜Ｂ２２が基板上に不規則に配置されている。本実施形態は、突出部Ｂ１〜Ｂ２２の先端に電極を形成する。まず、粒径の比較的大きなポリスチレン誘導体１０１を基板上に塗布する。このとき、ポリスチレン誘導体１０１は溶媒に含まれており、スピンキャスト法によって塗布される。溶媒を揮発させると、ポリスチレン誘導体１０１が突出部Ｂ１〜Ｂ２２の間に配置される。ポリスチレン誘導体１０１は、例えば、ポリｐ-アセトキシスチレンから成る。
ポリスチレン誘導体１０１の大きさを変更する方法は、第１の実施形態においてポリスチレン誘導体１６の大きさを変更する方法と同様でよい。ポリスチレン誘導体１０１の大きさを変更する場合とは、例えば、ポリスチレン誘導体１０１が突出部Ｂ１〜Ｂ２２の間に入り込むために、ポリスチレン誘導体１０１を小さくする必要がある場合、あるいは、突出部Ｂ１〜Ｂ２２のうち複数の突出部に挟まれるようにポリスチレン誘導体１０１を大きくする必要がある場合などである。
次に、ポリスチレン誘導体１０１に比較して粒径の小さなポリスチレン誘導体１０３を基板上に塗布する。このとき、ポリスチレン誘導体１０３は溶媒に含まれており、スピンキャスト法によって塗布される。溶媒を揮発させると、ポリスチレン誘導体１０３は、突出部Ｂ１〜Ｂ２２の間隙のうちポリスチレン誘導体１０１が入り込むことができない領域に入り込む。ポリスチレン誘導体１０３は、例えば、ポリｐ-アセトキシスチレンから成る。
ポリスチレン誘導体１０１と同様にポリスチレン誘導体１０３の大きさを変更する方法は、第１の実施形態においてポリスチレン誘導体１６の大きさを変更する方法と同じでよい。
次に、突出部Ｂ１〜Ｂ２２、ポリスチレン誘導体１０１および１０３の上に電極材料を蒸着させる。次に、ポリスチレン誘導体１０１および１０３をトルエンまたはアルカリ溶液で溶解させる。これにより、突出部Ｂ１〜Ｂ２２上に形成された電極材料を残存させたまま、ポリスチレン誘導体１０１および１０３上に形成された電極材料を除去することができる。その結果、図１７の斜線部で示すように、電極１０５ａ〜１０５ｃが突出部Ｂ１〜Ｂ２２上に形成される。図１７において、突出部Ｂ２〜Ｂ６は電極１０５ａによって電気的に接続され、突出部Ｂ７〜Ｂ１６は電極１０５ｂによって電気的に接続され、さらに、突出部Ｂ１８〜Ｂ２１は電極１０５ｃによって電気的に接続される。
突出部間の間隙がポリスチレン誘導体の粒径よりも狭い場合には、ポリスチレン誘導体がその突出部間の間隙に入り込まないので、電極配線がその突出部間に形成される。一方、突出部間の間隙がポリスチレン誘導体の粒径よりも広い場合には、ポリスチレン誘導体がその突出部間の間隙に入り込むので、電極配線はその突出部間に形成されない。このように、突出部が基板上に不規則に配置されていても、本実施形態によれば、突出部間の間隙およびポリスチレン誘導体の粒径によって、電極配線が形成される位置を制御することができる。
上記の実施形態はリフトオフを利用して電極を形成していた。第８および第９の実施形態は、リフトオフに依存することなく、微細な構造に電極を形成することができる。
（第８の実施形態）
図３６から図３８は、本発明に係る第８の実施形態に従ったフィールドエミッタの製造過程を工程順に示した断面図である。本実施形態は、第３の実施形態と同様のフィールドエミッタを形成することができる。まず、図１５および図１６に示したプロセスを実行することによって、カーボンナノチューブ５１の先端にポリスチレン誘導体５５を設け、その上に電極材料５７を堆積する。このとき、ポリスチレン誘導体５３の頂点の高さとポリスチレン誘導体５５の頂点の高さとの相違によって、電極材料５７の表面に凹凸が形成される。
図３６を参照して、次に、ＯＨ基を有するポリスチレン誘導体５５を溶媒に分散させ、この溶液をスピンキャスト法によって電極材料５７の表面上に塗布する。溶媒を揮発させると、ポリスチレン誘導体５５が電極材料５７の表面の窪みに配列する。
図３７を参照して、次に、電極材料５７上のポリスチレン誘導体５５をマスクとして用いて、ＲＩＥなどにより電極材料５７をエッチングする。
図３８を参照して、電極材料５７上のポリスチレン誘導体５５およびカーボンナノチューブ５１上のポリスチレン誘導体５５をテトラメチルアンモニウムアルカリ水溶液によって溶解させる。これにより、カーボンナノチューブ５１の先端の周囲に電極材料５７を形成することができる。これは、図１７に示すように、フィールドエミッタとして用いることができる。
本実施形態は、第３の実施形態と異なり、電極材料５７をリフトオフすることなく、フィールドエミッタを形成することができる。
（第９の実施形態）
図３９および図４０は、本発明に係る第９の実施形態に従った量子ビットの電極の製造過程を工程順に示した断面図である。本実施形態は、第５の実施形態と同様の量子ビットにゲート電極を形成することができる。まず、図２５および図２６に示したプロセスを実行することによって、シリコン酸化膜８９をエッチングし、量子ドット８５の上部を露出させる。次に、量子ドット８５の露出部分を酸化する。あるいは、ＣＶＤ等により、量子ドット８５の上にシリコン酸化膜を堆積する。これにより、量子ドット８５の上に、シリコン酸化膜から成る突出部９０を形成する。
図３９を参照して、次に、シリコン酸化膜８９上に電極材料９３を堆積する。次に、ＯＨ基を有するポリスチレン誘導体１１０を溶媒に分散させ、この溶液をスピンキャスト法によって電極材料９３の表面上に塗布する。溶媒を揮発させると、ポリスチレン誘導体１１０が隣り合う突出部９０の間の窪みに配列する。ポリスチレン誘導体１１０の頂点が、突出部９０の頂点よりも高くなるように、ポリスチレン誘導体１１０の大きさを調節する。ポリスチレン誘導体１１０の大きさは、第１の実施形態と同様に変更すればよい。ポリスチレン誘導体１１０は、例えば、ポリp−ヒドロキシスチレンである。
次に、ＯＨ基を有しないポリスチレン誘導体１１１を溶媒に分散させ、この溶液をスピンキャスト法によって電極材料９３の表面上に塗布する。溶媒を揮発させると、ポリスチレン誘導体１１１が隣り合うポリスチレン誘導体１１０の間の窪みに配列する。即ち、ポリスチレン誘導体１１１は、突出部９０の上に配列する。ポリスチレン誘導体１１１は、例えば、ポリｐ-アセトキシスチレンから成る。
図４０を参照して、次に、ポリスチレン誘導体１１０をテトラメチルアンモニウムアルカリ水溶液によって溶解させる。これにより、ポリスチレン誘導体１１１を突出部９０上に残存させたまま、ポリスチレン誘導体１１０を除去することができる。
さらに、ポリスチレン誘導体１１１をマスクとして、ＲＩＥなどを用いて電極材料９３をエッチングする。その結果、図２９に示すように、電極材料９３が量子ドット８５、８７上にゲート電極として形成される。
本実施形態は、第５の実施形態と異なり、電極材料９３をリフトオフすることなく、量子ドット８５、８７上にゲート電極を形成することができる。
（第１０の実施形態）
本実施形態によれば、量子ドットレーザにおいて電流を注入する電極を第１から第９の実施形態のいずれかに従って製造することができる。量子ドットレーザは、活性層に量子ドットが縦横に並んだ量子ドットアレイを層構造として備えている。
従来の量子ドットレーザにおいては、個々の量子ドット上のみに電極を形成することができなかったので、レーザを発振するために量子ドットアレイを含む層全体に電流を流していた。
しかし、本実施形態によれば、個々の量子ドット上のみに電極を形成することができるので、量子ドットの部分にのみ電流を流すことができる。よって、本実施形態によって製造された量子ドットレーザは、従来の量子ドットレーザよりもレーザをより効率的に発生させることができる。
例えば、Ｋｏｉｃｈｉ Ｔａｃｈｉｂａｎａ等によるＡｐｐｌ. Ｐｈｙｓ. Ｌｅｔｔ., Ｖｏｌ. ７５, ｐ２６０５ (１９９９)に記載された量子ドットレーザは、Ｉｎ０．２Ｇａ０．８Ｎからなる量子ドットを複数層有する。本実施形態に従って、これらの層のうち最上層の量子ドット上に電極配線をつけることができる。これにより量子ドットの部分にのみ電流を流すことができる。この量子ドットレーザの量子ドットはＩｎ０．２Ｇａ０．８Ｎから成るが、ＩｎＡｓ、ＧａＡｓ等の材料から成る量子ドットを有する量子ドットレーザにも適用することができる。
（第１１の実施形態）
本実施形態によれば、量子セルオートマトンにおいて補助電極を第１から第９の実施形態のいずれかに従って製造することができる。量子セルオートマトンは、Ｃｒａｉｇ Ｓ. Ｌｅｎｔ等によるＱｕａｎｔｕｍ Ｃｅｌｌｕｌａｒ Ａｕｔｏｍａｔａ、： Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ Ｖｏｌ.４, ｐ４９ (１９９３)に記載されている。量子セルオートマトンの論理回路は、本来配線を必要としない。しかし、現実には、量子ドットが必ずしも均一に作製できないなどの理由により論理回路内に様々な補助電極が必要となる。量子セルオートマトンにおいて量子ドット間の相互の位置関係が重要であるため、補助電極は正確な位置に形成する必要がある。
本実施形態によれば、量子セルオートマトンにおいて量子ドット間の相互の位置関係に従い、補助電極を正確な位置に形成することができる。例えば、量子ドットが数個近接して形成された終端もしくはセルと呼ばれる構造に電極を形成することができる。
（第１２の実施形態）
本実施の形態によれば、ＭＲＡＭ(Magnetic random access memory)やＤＲＡＭ(Dynamic random access memory)などのワード線およびビット線を第１から第９の実施形態のいずれかに従って製造することができる。これらのメモリも微細化されており、それに伴い、数十ナノメートル以下のワード線およびビット線が必要となる。本実施形態によれば、このように微細なメモリに対してワード線およびビット線などの配線を自己整合的に形成することができる。
上述の実施形態において、電極材料としてＡｌに代えて、Ｔｉ、Ｃｏ、Ｆｅ、Ｎｉ、Ｃｕなどの金属、それらの合金、または、シリサイドを用いてもよい。
また、上述の実施形態において、突出部の間に導入する微粒子としてポリスチレン誘導体が用いられているが、ポリスチレン誘導体以外のオレフィン重合型高分子を用いてもよい。また、ホモポリマだけでなく、共重合体化したポリマを使用してもよい。
本発明に係る第１の実施形態に従って電極を形成する過程を示す図。 図１に続く工程を示す図。 図２に続く工程を示す図。 カーボンナノチューブ１４を単一電子素子とするトランジスタ１００の回路図。 本発明に係る第２の実施形態に従って単一電子トランジスタ素子を形成する過程を示す図。 図５に続く工程を示す図。 図６に続く工程を示す図。 図７に続く工程を示す図。 図８に続く工程を示す図。 図９に続く工程を示す図。 図１０に続く工程を示す図。 図１１に続く工程を示す図。 図１２に続く工程を示す図。 図１３に続く工程を示す図。 本発明に係る第３の実施形態に従ったフィールドエミッタの製造過程を示した断面図。 図１５に続く工程を示す図。 図１６に続く工程を示す図。 本発明に係る第４の実施形態に従った量子ビットの製造過程を示した断面図。 図１８に続く工程を示す図。 図１９に続く工程を示す図。 図２０に続く工程を示す図。 図２１に続く工程を示す図。 図２２に続く工程を示す図。 図２３に続く工程を示す図。 本発明に係る第５の実施形態に従った量子ビットの電極の製造過程を示した断面図。 図２５に続く工程を示す図。 図２６に続く工程を示す図。 図２７に続く工程を示す図。 図２８に続く工程を示す図。 本発明に係る第６の実施形態に従った量子ビットの製造過程を示した平面図。 図３０に続く工程を示す図。 図３１に続く工程を示す図。 図３２に続く工程を示す図。 図３３に続く工程を示す図。 本発明に係る第７の実施形態に従った電極製造方法を示した平面図。 本発明に係る第８の実施形態に従ったフィールドエミッタの製造過程を示した断面図。 図３６に続く工程を示す図。 図３７に続く工程を示す図。 本発明に係る第９の実施形態に従った量子ビットの電極の製造過程を示した断面図。 図３９に続く工程を示す図。
符号の説明
１０ シリコン基板
１２ シリコン酸化膜
１４ カーボンナノチューブ
１６ ポリスチレン誘導体
１８ 電極

Claims (7)

  1. 基板の表面に複数の突出部を形成する突出部形成ステップと、
    前記複数の突出部間に、熱、光または第１の溶媒によって大きさが変化する第１の粒子を導入する第１の粒子導入ステップと、
    前記第１の粒子に熱、光または第１の溶媒のいずれかを与えることによって該第１の粒子の大きさを変更するサイズ変更ステップと、
    前記基板の表面へ電極材料を堆積する電極材料堆積ステップとを具備する電極製造方法。
  2. 前記電極材料堆積ステップ後、前記第１の粒子を除去することによって、前記突出部上にある電極材料を電極として残存させたまま前記第１の粒子上にある電極材料を除去するステップをさらに具備することを特徴とする請求項１に記載の電極製造方法。
  3. 前記突出部形成ステップにおいて、前記複数の突出部はマトリックス状に形成され、行方向に配列された前記突出部の間隔は、列方向に配列された前記突出部の間隔よりも広く、 前記サイズ変更ステップにおいて、前記列方向に隣り合う前記第１の粒子が互いに接し、尚且つ、前記行方向に隣り合う前記第１の粒子が互いに離間するように前記第１の粒子の大きさを変更し、
    前記サイズ変更ステップ後、
    前記基板の表面へマスク材料を堆積するステップと、
    前記第１の粒子を除去した跡に該第１の粒子よりも小さな第２の粒子を導入するステップと、
    前記電極材料堆積ステップ後、前記行方向に隣り合う前記第１または第２の粒子間にある前記マスク材料と前記第１または第２の粒子とを、それらの上にある前記電極材料と伴に除去することによって、前記行方向に隣り合う前記突出部の上および前記行方向に隣り合う前記突出部の間にある電極材料を電極として残すステップをさらに具備することを特徴とする請求項１に記載の電極製造方法。
  4. 前記突出部形成ステップにおいて、前記複数の突出部はマトリックス状に形成され、行方向に配列された前記突出部の間隔は、列方向に配列された前記突出部の間隔よりも広く、
    前記サイズ変更ステップにおいて、前記列方向に隣り合う前記第１の粒子が互いに接し、尚且つ、前記行方向に隣り合う前記第１の粒子が互いに離間するように前記第１の粒子の大きさを変更し、
    前記サイズ変更ステップ後、隣り合う前記第１の粒子間にある前記複数の突出部の上に前記第１の粒子とは異なる第２の粒子を設けるステップと、
    前記第１の粒子を小さくすることによって、前記列方向に隣り合う前記第１の粒子を離間させるステップとをさらに具備し、
    前記電極材料堆積ステップにおいて、前記第１の粒子および前記第２の粒子上に電極材料を堆積し、
    前記電極材料堆積ステップ後、前記第１の粒子および前記第２の粒子を除去し、前記列方向に隣り合う前記第１の粒子間に前記電極材料を残すステップをさらに具備したことを特徴とする請求項１に記載の電極製造方法。
  5. 前記第１の粒子導入ステップまたは前記サイズ変更ステップにおいて、前記第１の粒子の上端が前記基板の表面を基準として前記複数の突出部よりも高くなるように処理され、
    前記サイズ変更ステップ後、隣り合う前記第１の粒子間にある前記複数の突出部の上に前記第１の粒子とは異なる第２の粒子を設けるステップをさらに具備し、
    前記電極材料堆積ステップにおいて、前記第１の粒子および前記第２の粒子上に電極材料を堆積し、
    前記電極材料堆積ステップ後、隣り合う前記第２の粒子間に、熱、光または第２の溶媒によって大きさが変化する第３の粒子を配置するステップと、
    前記第３の粒子をマスクとして、前記第２の粒子上の電極材料を除去するステップと、
    前記第２および第３の粒子を除去し、前記第１の粒子上にある電極材料を電極として残すステップをさらに具備することを特徴とする請求項１に記載の電極製造方法。
  6. 前記第１の粒子または前記第２の粒子はポリスチレン誘導体からなり、
    前記第１の溶媒または前記第２の溶媒は、化学式１で表される物質を含む溶液、または、アルカリ性の水溶液であることを特徴とする請求項１または請求項３に記載の電極製造方法。
    Figure 0003868934
     （Ｒ１、Ｒ２およびＲ３は水素または有機基）
  7. 前記第１の粒子または前記第２の粒子は、ポリスチレンのフェニル基の水素の一部をエステル結合若しくはエーテル結合を介して有機基で置換した物質、または、ポリスチレンであることを特徴とする請求項５に記載の電極製造方法。
JP2003285347A 2003-08-01 2003-08-01 電極製造方法 Expired - Fee Related JP3868934B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003285347A JP3868934B2 (ja) 2003-08-01 2003-08-01 電極製造方法
US10/902,301 US7001787B2 (en) 2003-08-01 2004-07-30 Electrode manufacturing method
CNB2004100951639A CN100405550C (zh) 2003-08-01 2004-07-30 电极制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003285347A JP3868934B2 (ja) 2003-08-01 2003-08-01 電極製造方法

Publications (2)

Publication Number Publication Date
JP2005057012A JP2005057012A (ja) 2005-03-03
JP3868934B2 true JP3868934B2 (ja) 2007-01-17

Family

ID=34101121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003285347A Expired - Fee Related JP3868934B2 (ja) 2003-08-01 2003-08-01 電極製造方法

Country Status (3)

Country Link
US (1) US7001787B2 (ja)
JP (1) JP3868934B2 (ja)
CN (1) CN100405550C (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5676068B2 (ja) * 2001-09-06 2015-02-25 株式会社カネカ 硬化性組成物、硬化物、その製造方法およびその硬化物により封止された発光ダイオード
KR101102642B1 (ko) * 2003-11-18 2012-01-04 가부시키가이샤 니콘 표시 디바이스 제조 방법 및 표시 디바이스
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
DE102005051973B3 (de) * 2005-10-31 2007-06-28 Infineon Technologies Ag Herstellungsverfahren für vertikale Leitbahnstruktur, Speichervorrichtung sowie zugehöriges Herstellungsverfahren
CN100435285C (zh) * 2006-02-09 2008-11-19 中国科学院微电子研究所 一种用负性电子抗蚀剂制备纳米电极的方法
WO2008000045A1 (en) * 2006-06-30 2008-01-03 University Of Wollongong Nanostructured composites
US7704479B2 (en) * 2006-09-12 2010-04-27 University Of Florida Research Foundation, Inc. Highly accessible, nanotube electrodes for large surface area contact applications
US20080070331A1 (en) * 2006-09-18 2008-03-20 Chuan Ke, Hsi-Tien Chang, Pu Shen Method for manufacturing a strongly refractive microlens for a light emitting diode with condensation silicone
US20100173228A1 (en) * 2006-12-14 2010-07-08 University Of Wollongong Nanotube and Carbon Layer Nanostructured Composites
JP5040728B2 (ja) * 2008-02-29 2012-10-03 株式会社デンソー シート状熱伝導材料の製造方法
KR100994643B1 (ko) * 2009-01-21 2010-11-15 주식회사 실트론 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
CA2759947A1 (en) 2009-04-30 2010-11-04 Andrew Gabriel Rinzler Single wall carbon nanotube based air cathodes
JP4913190B2 (ja) 2009-09-24 2012-04-11 株式会社東芝 不揮発性記憶装置
US8168449B2 (en) 2009-11-04 2012-05-01 International Business Machines Corporation Template-registered diblock copolymer mask for MRAM device formation
US9422158B2 (en) * 2010-11-15 2016-08-23 The United States of Amerixa, as represented by the Secretary of the Navy Perforated contact electrode on vertical nanowire array
CA2821163A1 (en) 2010-12-17 2012-06-21 University Of Florida Research Foundation, Inc. Hydrogen oxidation and generation over carbon films
BR112013025503A2 (pt) 2011-04-04 2016-12-27 Univ Florida dispersantes de nanotubos e películas de nanotubos sem dispersantes a partir das mesmas
JP5827889B2 (ja) * 2011-12-27 2015-12-02 株式会社フジクラ カーボンナノファイバ構造体、カーボンナノファイバ電極及びカーボンナノファイバ構造体の製造方法
US9460397B2 (en) 2013-10-04 2016-10-04 Samsung Electronics Co., Ltd. Quantum computing device spin transfer torque magnetic memory
EP3071516A4 (en) 2013-11-20 2017-06-28 University of Florida Research Foundation, Inc. Carbon dioxide reduction over carbon-containing materials
CN104616977B (zh) * 2015-02-27 2018-05-29 上海集成电路研发中心有限公司 量子点的制造方法
AU2016303798B2 (en) * 2015-08-05 2022-01-06 Diraq Pty Ltd Advanced processing apparatus comprising a plurality of quantum processing elements
WO2017213641A1 (en) * 2016-06-08 2017-12-14 Intel Corporation Interconnects for quantum dot devices
WO2017213647A1 (en) 2016-06-09 2017-12-14 Intel Corporation Quantum dot devices with back gates
JP7473382B2 (ja) 2020-04-15 2024-04-23 株式会社日立製作所 シリコン電子スピン型超並列量子コンピュータ
JP7599677B2 (ja) * 2020-06-12 2024-12-16 学校法人帝京大学 量子装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204191A (en) * 1988-08-04 1993-04-20 Centre National De La Recherche Scientifique Coating materials for metal alloys and metals and method
KR100242859B1 (ko) * 1991-06-20 2000-02-01 가나이 쓰도무 광특성 변형방법, 광학장치, 정보기록매체 그리고 정보기록 방법 및 장치
JP3560630B2 (ja) * 1994-02-09 2004-09-02 株式会社日立製作所 単一電子素子
US5709577A (en) * 1994-12-22 1998-01-20 Lucent Technologies Inc. Method of making field emission devices employing ultra-fine diamond particle emitters
US5731598A (en) * 1995-06-23 1998-03-24 Matsushita Electric Industrial Co. Ltd. Single electron tunnel device and method for fabricating the same
CZ297518B6 (cs) * 1995-09-15 2007-01-03 Rhodia Chimie Podklad opatřený povlakem, majícím fotokatalytické vlastnosti, zasklívací materiál obsahující uvedený podklad, použití uvedeného podkladu, způsob výroby tohoto podkladu, disperze protento způsob a použití této disperze při uved
US5889756A (en) * 1996-07-25 1999-03-30 Kabushiki Kaisha Toshiba Phase change optical recording medium
US5710069A (en) * 1996-08-26 1998-01-20 Motorola, Inc. Measuring slurry particle size during substrate polishing
FR2756276B1 (fr) * 1996-11-26 1998-12-24 Saint Gobain Vitrage Substrat a proprietes hydrophiles ou hydrophobes ameliorees, comportant des irregularites
FR2775696B1 (fr) * 1998-03-05 2000-04-14 Saint Gobain Vitrage Substrat a revetement photocatalytique
JP3078257B2 (ja) * 1998-04-15 2000-08-21 ティーディーケイ株式会社 有機ｅｌ表示装置及びその製造方法
KR100338140B1 (ko) * 1998-09-25 2002-05-24 이마이 기요스케 전계 방사형 전자원
JP2001007315A (ja) 1999-06-22 2001-01-12 Nec Corp 量子ドットの形成方法
US6686125B2 (en) * 2000-01-14 2004-02-03 Fuji Photo Film Co., Ltd. Lithographic printing plate precursor
JP2002100687A (ja) 2000-09-21 2002-04-05 Toshiba Corp 半導体記憶素子
JP3861197B2 (ja) 2001-03-22 2006-12-20 株式会社東芝 記録媒体の製造方法
US6753196B2 (en) * 2001-06-26 2004-06-22 Matsushita Electric Works, Ltd. Method of and apparatus for manufacturing field emission-type electron source

Also Published As

Publication number Publication date
US7001787B2 (en) 2006-02-21
CN100405550C (zh) 2008-07-23
US20050026411A1 (en) 2005-02-03
JP2005057012A (ja) 2005-03-03
CN1604281A (zh) 2005-04-06

Similar Documents

Publication Publication Date Title
JP3868934B2 (ja) 電極製造方法
US7348591B2 (en) Switch element, memory element and magnetoresistive effect element
US7413973B2 (en) Method for manufacturing nano-gap electrode device
TWI361504B (en) Hollow stylus-shaped structure, methods for fabricating the same, and phase-change memory devices, magnetic random access memory devices, resistive random access memory devices, field emission display, multi-electrobeams direct writing lithography appara
JP5477752B2 (ja) ダイオードの形成方法
JP2006504278A (ja) 不揮発性メモリーセル、メモリーセルアレイおよび不揮発性メモリーセルの製造方法
CN102113104A (zh) 使用纳米线掩模的光刻工艺和使用该工艺制造的纳米级器件
US7537883B2 (en) Method of manufacturing nano size-gap electrode device
JP4176785B2 (ja) スイッチング素子、半導体装置及びそれらの製造方法
JP3761319B2 (ja) 半導体装置の製造方法
CN100375295C (zh) 利用自对准工艺制造具有fet沟道结构的spm探针的方法
JP3460096B2 (ja) 半導体装置の製造方法
KR100877690B1 (ko) 나노 와이어 배열 소자 제조방법
KR100495866B1 (ko) 어레이 구조의 분자 전자 소자 및 그 제조 방법
CN112054121B (zh) 阻变存储器、阻变存储器芯片及其制备方法
JPH11274470A (ja) 単一電子素子の製造方法
JP3175666B2 (ja) 半導体装置の製造方法
CN100369188C (zh) 镜像电荷效应量子元胞自动机的制作方法
JP4309869B2 (ja) 半導体装置およびその製造方法
CN101504948A (zh) 中空尖笔状结构与包含其的装置及其制造方法
WO2009029921A1 (en) High density magnetic memory based on nanotubes
JP5144011B2 (ja) 能動素子の製造方法
CN1236492C (zh) 碳纳米管式集成场效应管及其制备工艺
JP3228250B2 (ja) 微細構造素子とその製造方法
CN2562370Y (zh) 可在室温下工作的单电子存储器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060831

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees