JP3831380B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP3831380B2 JP3831380B2 JP2004009253A JP2004009253A JP3831380B2 JP 3831380 B2 JP3831380 B2 JP 3831380B2 JP 2004009253 A JP2004009253 A JP 2004009253A JP 2004009253 A JP2004009253 A JP 2004009253A JP 3831380 B2 JP3831380 B2 JP 3831380B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- lead
- semiconductor
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、薄型を要する半導体装置に関し、特に、ワイヤボンディングを用いた半導体装置の製造技術に適用して有効な技術に関するものである。 The present invention relates to a semiconductor device that requires thinness, and particularly relates to a technique that is effective when applied to a manufacturing technique of a semiconductor device using wire bonding.
従来におけるワイヤボンディングを用いた半導体装置の製造は、リードフレームに設けられたダイ（アイランド）に接着剤や接着テープで半導体素子を固定し、半導体素子とリードフレームのインナーリードとをワイヤで電気的に接続して、半導体素子とインナーリードとを樹脂で封止することによって行われていた（例えば、非特許文献１）。 In the conventional manufacturing of a semiconductor device using wire bonding, a semiconductor element is fixed to a die (island) provided on a lead frame with an adhesive or an adhesive tape, and the semiconductor element and the inner lead of the lead frame are electrically connected with a wire. And the semiconductor element and the inner lead are sealed with resin (for example, Non-Patent Document 1).
本発明者は、上記従来技術を検討した結果、以下の問題点を見いだした。
従来のワイヤボンディングを用いた半導体装置の製造方法では、半導体素子の固定部であるダイと固定用の接着剤や接着テープの厚さが半導体装置の厚さの一部となり、薄型にするが困難であるという問題点があった。
また、半導体素子の電極パッド面とリードフレームのインナーリードのボンディングパッド面では段差ができることにより、チップ周辺部とショートを考慮に入れると、ボンディングワイヤのループが高くなるため、いっそう薄型化が困難であった。
本発明の目的は、半導体装置の厚さを薄くすることが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
As a result of studying the above prior art, the present inventor has found the following problems.
In the conventional method of manufacturing a semiconductor device using wire bonding, the thickness of the die, which is a fixing portion of the semiconductor element, and the fixing adhesive or adhesive tape are part of the thickness of the semiconductor device, making it difficult to reduce the thickness. There was a problem that.
In addition, since the can step in bonding pad surface of the inner lead electrode pad surface and the lead frame of the semiconductor device, taking into account the chip peripheral portion and a short, since the bonding wire loop is high, even thinner It was difficult.
An object of the present invention is to provide a technique capable of reducing the thickness of a semiconductor device.
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）半導体装置は、半導体素子と、前記半導体素子を挟んでその両側に配置されたリードと、前記各リードの一方の面と対応する前記半導体素子の電極とをそれぞれ接続するワイヤと、前記半導体素子と前記ワイヤと前記リードを封止する樹脂とによって構成され、前記半導体素子の裏面と前記各リードの他方の面が略同一面になるように配置され前記封止樹脂から露出した構成を有することを特徴とする。
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
(1) A semiconductor device includes: a semiconductor element; leads arranged on both sides of the semiconductor element; wires connecting the electrodes of the semiconductor element corresponding to one surface of each lead; A semiconductor element, a wire, and a resin that seals the lead; and a configuration in which the back surface of the semiconductor element and the other surface of each lead are disposed on substantially the same surface and exposed from the sealing resin. It is characterized by having.
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記（１）の手段によれば、本発明の半導体装置は、前記半導体素子の裏面と前記各リードの他方の面が略同一面になるように配置され、かつ前記封止樹脂から露出した構成になっていることから、半導体装置の厚さを薄くすることが可能となる。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
According to the means of (1), the semiconductor device of the present invention is arranged such that the back surface of the semiconductor element and the other surface of each lead are substantially flush with each other and exposed from the sealing resin. Therefore, the thickness of the semiconductor device can be reduced.
以下、本発明の構成について、実施例とともに説明する。なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。 Hereinafter, the configuration of the present invention will be described together with examples. In all the drawings for explaining the embodiments, parts having the same functions are given the same reference numerals, and repeated explanation thereof is omitted.
図１は、本発明の一実施例である半導体装置の製造方法を説明するための図である。なお、本実施例の製造方法を簡単に説明するため、全ての図面は、半導体装置を中央付近で切った断面図を用い、説明する上で必要ないものは省略している。
図１において、１はリードフレーム（フレーム枠の記載を除いてある）、２は接着テープ、３は半導体素子、４はワイヤ、５は樹脂をそれぞれ示す。
FIG. 1 is a diagram for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention. Note that, in order to briefly describe the manufacturing method of the present embodiment, all the drawings are cross-sectional views of the semiconductor device cut in the vicinity of the center, and those unnecessary for description are omitted.
In FIG. 1, 1 is a lead frame (except for the frame frame), 2 is an adhesive tape, 3 is a semiconductor element, 4 is a wire, and 5 is a resin.
本実施例の半導体装置の製造は、まず、図１（ａ）に示すように、半導体素子搭載するダイの無いリードフレーム１を用意し、図１（ｂ）に示すように、リードフレーム１に接着テープ２を貼り付け、続いて、図１（ｃ）に示すように、接着テープ２の所定位置にダイシングされた半導体素子３を接着する。
この接着テープ２は、粘着テープならそのまま、粘着性の無いものなら接着剤を使用して付ける。
In the manufacture of the semiconductor device of this embodiment, first, as shown in FIG. 1A, a
The
また、半導体装置の信頼性の向上のために、接着テープ２の貼り付けは、半導体素子の裏面全体に行なわず、半導体素子裏面の中心部のみを接着し、かつ、リードフレームもインナーリードの部分だけ接着しないようにし、後述する樹脂封止の工程で樹脂が半導体素子、インナーリードに回り込めるようにしてもよい。
Further, in order to improve the reliability of the semiconductor device, the
次に、図１（ｄ）に示すように、半導体素子３の電極パッド部とリードフレーム１のボンディングパッド部を金線等のワイヤ４を使い、ワイヤボンディングで接続し、図１（ｅ）に示すように、ポッティング等の方法で製品の保護を必要とする部分を樹脂５で封止する。これにより半導体素子３とリードフレーム１を固定する。
Next, as shown in FIG. 1 (d), using a wire 4 of gold or the like bonding pad portion of the electrode pad portion and the
そして、図１（ｆ）に示すように、半導体素子３とリードフレーム１を固定していた接着テープ２を取り除き、樹脂流れ止めのダムバーを除去し、リードフレームの切断除去を施し、図１（ｇ）に示す半導体装置を得る。
Then, as shown in FIG. 1 (f), the
また、例えば、図８に示すように、リードフレーム１のボンディングパッド部が平らになるようにコイニング等で段差をつけることにより、ワイヤボンディングの接着性が向上し、かつ、その段差部分がポッティングの樹脂のストッパーの役目を果たし、流動性の高い樹脂を用いて封止することができるので、半導体装置の厚さをより薄くコントロールできる。
最後に、図１（ｈ）に示すように、必要に応じてリードフレーム１のアウタリードを折り曲げる。
Further, for example, as shown in FIG. 8, by providing a step by means of coining or the like so that the bonding pad portion of the
Finally, as shown in FIG. 1H, the outer lead of the
次に、図１（ｆ）に示した接着テープ２の取り除き工程を具体的に挙げ、以下に説明する。
図２、図３は、本実施例の半導体装置の製造方法における接着テープ取り除き工程の具体的手段を説明するための図である。
図２、図３において、１０は突き上げ針、１１はリードフレームの枠押さえ、１２はテープはぎ取り金型をそれぞれ示す。
Next, the step of removing the
2 and 3 are diagrams for explaining specific means of the adhesive tape removing step in the method of manufacturing a semiconductor device according to this embodiment.
2 and 3,
本実施例の接着テープ取り除き工程の第一の手段は、図２に示すように、接着テープ２の下から複数の針１０を用いて半導体素子とリードフレーム１を突き上げ、取り除くものである。
As shown in FIG. 2, the first means of the adhesive tape removing process of the present embodiment is to push up the semiconductor element and the
第二の手段は、図３（ａ）に示すように、リードフレーム１の端を枠押さえ１１で押さえておき、リードフレーム１の穴あき部分からテープはぎ取り金型１２で接着テープ２を押し出すことによって取り除くものである。
上述したいずれかの手段を用いることにより、容易に接着テープ２の取り除くことができる。なお、接着テープ取り除き手段は、これに限定されない。
As shown in FIG. 3A, the second means is to hold the end of the
By using any of the means described above, the
次に、本実施例の製造方法の応用について図４を用いて説明する。
まず、リードの長さが短いリードフレームと長いリードフレームとでそれぞれ上述した製造方法を用いて半導体装置の製造を行い、図４（ａ）に示すように、それぞれのリードを折り曲げ、リード成形形状の長短を組み合わせることにより半導体装置の積層化が可能となる。
Next, application of the manufacturing method of the present embodiment will be described with reference to FIG.
First, the manufacturing of the semiconductor device by the manufacturing method described above, respectively and short lead frame length of the lead and a long lead frame, as shown in FIG. 4 (a), bending each lead, the lead formed shape By combining the shape length, the semiconductor device can be stacked.
また、図１（ｈ）に示したリードの折り曲げ工程で、リードを反対方向に折り曲げることにより、図４（ｂ）に示すようなリバース曲げタイプの半導体装置を製造することができる。
さらに、リバース曲げタイプの半導体装置において、パワーを要するものは、本実施例のリードの折り曲げ工程の後に、図４（ｃ）に示すように、半導体素子及びリードフレームの一部に絶縁された両面テープ２０を介在させ、放熱板２１を貼り付ける工程を設けることにより、効率よく熱を逃がすことが可能な半導体装置を製造できる。
Further, by bending the lead in the opposite direction in the lead bending process shown in FIG. 1H, a reverse bending type semiconductor device as shown in FIG. 4B can be manufactured.
Further, in the reverse bend type semiconductor device, the one requiring power is a double-sided surface insulated by a part of the semiconductor element and the lead frame as shown in FIG. 4C after the lead bending process of this embodiment. By providing the step of attaching the
図５は、本実施例の製造方法で製造された半導体装置における各部分の厚さを示した図であり、図５（ａ）が単体のものであり、図５（ｂ）が二つの単体を重ねた積層タイプのものである。 FIG. 5 is a diagram showing the thickness of each part in the semiconductor device manufactured by the manufacturing method of the present embodiment. FIG. 5A is a single unit, and FIG. 5B is two single units. Is a laminated type of
図５（ａ）に示すように、本実施例の製造方法で製造された半導体装置における各部分の厚さは、金線ループの高さが０．２ｍｍ、ループ上の樹脂厚が０．１ｍｍ、半導体素子の厚さが０．２８ｍｍ、リードフレームの厚さが０．１７±０．０５ｍｍ、リードを折り曲げないときの半導体装置全体の厚さが０．５８ｍｍである。
これにより、従来の方法で製造された半導体装置にあったダイと半導体素子固定用テープがなくなり、全体の厚さが薄くなっていることがわかり、さらに、金線のループの高さ、樹脂の厚さも薄くなっていることもわかる。
As shown in FIG. 5A, the thickness of each part in the semiconductor device manufactured by the manufacturing method of the present embodiment is such that the height of the gold wire loop is 0.2 mm and the resin thickness on the loop is 0.1 mm. The thickness of the semiconductor element is 0.28 mm, the thickness of the lead frame is 0.17 ± 0.05 mm, and the thickness of the entire semiconductor device when the leads are not bent is 0.58 mm.
As a result, it can be seen that the die and the semiconductor element fixing tape in the semiconductor device manufactured by the conventional method are eliminated, and the overall thickness is reduced. Further, the height of the loop of the gold wire, the resin It can also be seen that the thickness is getting thinner.
また、図５（ｂ）に示すように、二つの単体を重ねた積層タイプの半導体装置全体の厚さは、１．１６〜１．９ｍｍである。
したがって、上述したように本実施例では、半導体素子の固定部であるダイ及び半導体素子固定のための接着剤や接着テープが半導体装置の厚さの一部とはならないため、半導体装置の厚さを薄くすることができる。
Further, as shown in FIG. 5B, the thickness of the entire stacked semiconductor device in which two single bodies are stacked is 1.16 to 1.9 mm.
Therefore, as described above, in this embodiment, the die that is the fixing portion of the semiconductor element and the adhesive or adhesive tape for fixing the semiconductor element do not become a part of the thickness of the semiconductor device. Can be made thinner.
また、半導体素子の固定部であるダイ及びその接着剤や接着テープを用いる必要がなくなることにより、半導体素子の電極パッド面とリードフレームのインナーリードのボンディングパッド面では段差が小さくなり、低ループのワイヤボンディングができるので、半導体装置の厚さを薄くすることが可能となる。 Further, by the need not to use a die and the adhesive or adhesive tape which is a fixed part of the semiconductor element, the step is reduced in the bonding pad surface of the electrode pad surface of the lead frame the inner leads of the semiconductor device, the low Since the loop wire bonding can be performed, the thickness of the semiconductor device can be reduced.
以上、本発明の一実施例として、リードを有する半導体装置の製造方法について説明してきたが、本発明は、これに限定されず、プリント基板に半導体素子を直接搭載するＣＯＢ型（Chip On Board)、Ｐ／Ｂ−ＬＣＣ(Print Board Leadless Chip Carrier) 型半導体装置の製造にも同様に応用可能であり、ここではＣＯＢ型半導体装置を例に挙げて以下に説明する。 As described above, the manufacturing method of the semiconductor device having leads has been described as an embodiment of the present invention. However, the present invention is not limited to this, and the COB type (Chip On Board) in which the semiconductor element is directly mounted on the printed board. The present invention can be similarly applied to the manufacture of a P / B-LCC (Print Board Leadless Chip Carrier) type semiconductor device. Here, a COB type semiconductor device will be described as an example.
図６は、本発明の他の実施例であるＣＯＢ型半導体装置の製造方法を説明するための図である。
図６において、３０はプリント基板を示す。
FIG. 6 is a diagram for explaining a method of manufacturing a COB type semiconductor device according to another embodiment of the present invention.
In FIG. 6,
本実施例のＣＯＢ型半導体装置の製造は、まず、図６（ａ）に示すように、プリント基板３０に半導体素子３が入る大きさのスルーホールを形成し、図６（ｂ）に示すように、素子が形成されていない裏面に接着テープ２を貼り付け、続いて、図６（ｃ）に示すように、プリント基板３０の所定位置にダイシングされた半導体素子３を接着する。
In the manufacture of the COB type semiconductor device of the present embodiment, first, as shown in FIG. 6A, a through hole having a size into which the
次に、図６（ｄ）に示すように、半導体素子３の電極パッド部とプリント基板３０のボンディングパッド部を金線等のワイヤ４を使い、ワイヤボンディングで接続し、図６（ｅ）に示すように、ポッティング等の方法で製品の保護を必要とする部分を樹脂５で封止する。これにより半導体素子３とプリント基板３０を固定する。
Next, as shown in FIG. 6 (d), using a wire 4 of gold or the like bonding pad portion of the electrode pad and the
そして、図６（ｆ）に示すように、半導体素子３とプリント基板３０を固定していた接着テープ２を取り除き、図６（ｇ）に示す半導体装置を得る。
なお、接着テープ２のはぎ取りは、図２に示したものと同様に、接着テープ２の下から複数の針１０を用いて半導体素子３とプリント基板３０を突き上げ、取り除くものを用いる。
Then, as shown in FIG. 6F, the
Note that the
また、Ｐ／Ｂ−ＬＣＣ型半導体装置の製造もＣＯＢ型半導体装置と同じ製造工程である。
このように、前述のリードを有する半導体装置の場合と同様な工程を行うことにより、ＣＯＢ型、Ｐ／Ｂ−ＬＣＣ型半導体装置でも薄型化が可能となる。
The manufacture of the P / B-LCC type semiconductor device is the same manufacturing process as the COB type semiconductor device.
As described above, by performing the same process as that of the semiconductor device having the above-described leads, the COB type and P / B-LCC type semiconductor devices can be thinned.
次に、上述した本実施例の方法で製造した半導体装置を積層する場合について図７を用いて説明する。
まず、図６（ａ）、図６（ｂ）に示したスルーホール付きプリント基板３０に接着テープ２を貼り付け工程を、スルーホール付きプリント基板３０の代わりに、図７（ａ）に示すように、スルーホール付きの段差があるプリント基板（以下、ザグリ基板と記す）３０ａと、接着テープ２の代わりに、ザグリ基板３０ａの段差と嵌合する形状の段差を有する段差接着テープ２ａとを用いて行い、以下、上述同様に製造していくと、図７（ｂ）に示す半導体装置が得られる。
Next, the case where the semiconductor devices manufactured by the method of the present embodiment described above are stacked will be described with reference to FIG.
First, the process of attaching the
この図７（ｂ）に示したザグリ基板を有する半導体装置と図６（ｇ）に示したザグリ基板を有しない半導体装置を組み合わせることにより、図７（ｃ）に示すように、ＣＯＢ型、Ｐ／Ｂ−ＬＣＣ型の半導体装置でも積層化できる。 By combining the semiconductor device having the counterbore substrate shown in FIG. 7B and the semiconductor device not having the counterbore substrate shown in FIG. 6G, as shown in FIG. A / B-LCC type semiconductor device can also be stacked.
次に、上述してきた各半導体装置を金型を用いて製造する方法について説明する。
図９は、本実施例の金型を用いた半導体装置の製造方法を説明するための図である。
本実施例の金型を用いた半導体装置の製造方法は、まず、図９（ａ）に示すように、仮固定治具３５に接着剤３６を塗布しておき、図９（ｂ）に示すように、リードフレーム１を用意し、図９（ｃ）に示すように、リードフレーム１を仮固定治具３５に固定する。
Next, a method for manufacturing each of the semiconductor devices described above using a mold will be described.
FIG. 9 is a diagram for explaining a method of manufacturing a semiconductor device using the mold of this embodiment.
In the method of manufacturing a semiconductor device using the mold of this embodiment, first, as shown in FIG. 9A, an adhesive 36 is applied to the
そして、図９（ｄ）に示すように、半導体素子３を仮固定治具３５に固定し、図９（ｅ）に示すように、リードフレーム１と半導体素子３をワイヤ４でボンディングする。
その後、図９（ｆ）に示すように、金型の上型４０、４１下型で用いて、図９（ｇ）に示すように、樹脂５で封止し、図９（ｈ）に示すように、金型４０、４１を取り外す。
Then, the
Thereafter, as shown in FIG. 9 (f), the
その後、図９（ｉ）に示すように、仮固定治具３５と接着剤３６を取り除き、図９（ｊ）に示すように、アウタリードを曲げる。
なお、ここでは、リードを有する半導体装置について説明したが、ＣＯＢ型、Ｐ／Ｂ−ＬＣＣ型の半導体装置の製造も同様に行うことができる。
Thereafter, the
Although a semiconductor device having a lead has been described here, a COB type or P / B-LCC type semiconductor device can be manufactured in the same manner.
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。 As mentioned above, the invention made by the present inventor has been specifically described based on the above embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Of course.
１…リードフレーム（フレーム枠の記載を除いてある）
２、２ａ…接着テープ
３…半導体素子
４…ワイヤ
５…樹脂
１０…突き上げ針
１１…リードフレームの枠押さえ
１２…テープはぎ取り金型
３０、３０ａ…プリント基板
３５…仮固定治具
３６…接着剤
４０…金型の上型
４１…金型の下型。
1 ... Lead frame (except for frame frame)
2, 2a ...
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004009253A JP3831380B2 (en) | 2004-01-16 | 2004-01-16 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004009253A JP3831380B2 (en) | 2004-01-16 | 2004-01-16 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05529995A Division JP3821865B2 (en) | 1995-03-15 | 1995-03-15 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004165695A JP2004165695A (en) | 2004-06-10 |
| JP3831380B2 true JP3831380B2 (en) | 2006-10-11 |
Family
ID=32821947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004009253A Expired - Fee Related JP3831380B2 (en) | 2004-01-16 | 2004-01-16 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3831380B2 (en) |
-
2004
- 2004-01-16 JP JP2004009253A patent/JP3831380B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004165695A (en) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5036409B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2009064870A (en) | Mold package | |
| JP4159348B2 (en) | Circuit device manufacturing method | |
| JPH09129811A (en) | Resin sealed semiconductor device | |
| JP5854140B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2009147094A (en) | Semiconductor device | |
| JP3831380B2 (en) | Semiconductor device | |
| JP3821865B2 (en) | Manufacturing method of semiconductor device | |
| JP5620437B2 (en) | Semiconductor device | |
| JP2019102467A (en) | Semiconductor device | |
| JP2004007013A (en) | Method for manufacturing semiconductor device | |
| JP2014017367A (en) | Semiconductor device | |
| JP4979661B2 (en) | Manufacturing method of semiconductor device | |
| JP2010087442A (en) | Semiconductor device, and method of manufacturing the same | |
| JP5217291B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof, substrate for semiconductor device, and laminated resin-sealed semiconductor device | |
| US20040065953A1 (en) | Semiconductor device and process of manufacture | |
| JP2006237503A (en) | Semiconductor device and its manufacturing process | |
| JPH07201928A (en) | Film carrier and semiconductor device | |
| JP4454422B2 (en) | Lead frame | |
| JP4488819B2 (en) | Lead frame | |
| JP4332538B2 (en) | Resin-sealed semiconductor device | |
| JP2006286679A (en) | Semiconductor device and method of manufacturing it | |
| JP2003273311A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| JP2008235634A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP5086229B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060713 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |