[go: up one dir, main page]

JP3830361B2 - TFT array substrate, electro-optical device, and projection display device - Google Patents

TFT array substrate, electro-optical device, and projection display device Download PDF

Info

Publication number
JP3830361B2
JP3830361B2 JP2001186699A JP2001186699A JP3830361B2 JP 3830361 B2 JP3830361 B2 JP 3830361B2 JP 2001186699 A JP2001186699 A JP 2001186699A JP 2001186699 A JP2001186699 A JP 2001186699A JP 3830361 B2 JP3830361 B2 JP 3830361B2
Authority
JP
Japan
Prior art keywords
light
shielding film
region
electro
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001186699A
Other languages
Japanese (ja)
Other versions
JP2002122889A (en
Inventor
尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001186699A priority Critical patent/JP3830361B2/en
Priority to US09/923,336 priority patent/US6636284B2/en
Publication of JP2002122889A publication Critical patent/JP2002122889A/en
Application granted granted Critical
Publication of JP3830361B2 publication Critical patent/JP3830361B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の電気光学装置の技術分野に属し、特に画素スイッチング用の薄膜トランジスタ（Thin Film Transistor:以下適宜、ＴＦＴと称す）を、基板上の積層構造中に備えた形式の電気光学装置の技術分野に属する。
【０００２】
【従来の技術】
ＴＦＴアクティブマトリクス駆動形式の電気光学装置では、各画素に設けられた画素スイッチング用ＴＦＴのチャネル領域に入射光が照射されると光による励起で電流が発生してＴＦＴの特性が変化する。特に、プロジェクタのライトバルブ用の電気光学装置の場合には、入射光の強度が高いため、ＴＦＴのチャネル領域やその周辺領域に対する入射光の遮光を行うことは重要となる。そこで従来は、対向基板に設けられた各画素の開口領域を規定する遮光膜により、或いはＴＦＴの上を通過すると共にＡｌ等の金属膜からなるデータ線により、係るチャネル領域やその周辺領域を遮光するように構成されている。また特開平９−３３９４４号公報には、屈折率が大きいａ−Ｓｉ（アモルファスシリコン）から形成された遮光膜で、チャネル領域に入射する光を減少させる技術が開示されている。更に、ＴＦＴアレイ基板上において画素スイッチング用ＴＦＴに対向する位置（即ち、ＴＦＴの下側）にも、例えば高融点金属からなる遮光膜を設けることがある。このようにＴＦＴの下側にも遮光膜を設ければ、ＴＦＴアレイ基板側からの裏面反射や、複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合に他の電気光学装置からプリズム等を突き抜けてくる投射光が、当該電気光学装置のＴＦＴに入射するのを未然に防ぐことができる。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した各種遮光技術によれば、以下の問題点がある。
【０００４】
即ち、先ず対向基板上やＴＦＴアレイ基板上に遮光膜を形成する技術によれば、遮光膜とチャネル領域との間は、３次元的に見て例えば液晶層、電極、層間絶縁膜等を介してかなり離間しており、両者間へ斜めに入射する光に対する遮光が十分ではない。特にプロジェクタのライトバルブとして用いられる小型の電気光学装置においては、入射光は光源からの光をレンズで絞った光束であり、斜めに入射する成分を無視し得ない程に含んでいるので、このような斜めの入射光に対する遮光が十分でないことは実践上問題となる。
【０００５】
加えて、遮光膜のない領域から電気光学装置内に侵入した光が、遮光膜やデータ線の内面（即ち、チャネル領域に面する側の面）で反射された後に、係る反射光或いはこれが更に遮光膜やデータ線の内面で反射された多重反射光が最終的にＴＦＴのチャネル領域に到達してしまう場合もある。またデータ線で遮光する技術によれば、データ線は平面的に見て走査線に直交して伸びるストライプ状に形成されており且つデータ線とチャネル領域との容量カップリングの悪影響が無視できる程度に両者間に厚い層間絶縁膜を配置する必要があるため、十分に遮光することは、基本的に困難である。
【０００６】
また特開平９−３３９４４号公報に記載の技術によれば、ゲート線上にａ−Ｓｉ膜を形成するため、ゲート電極とａ−Ｓｉ膜との容量カップリングの悪影響を低減するために両者間に比較的厚い層間絶縁膜を積むことが必要となる。この結果、追加的に形成されるａ−Ｓｉ膜や層間絶縁膜等により積層構造が複雑肥大化すると共にやはり斜めの入射光や内面反射光に対して十分な遮光を行うことは困難である。特に近年の表示画像の高品位化という一般的要請に沿うべく電気光学装置の高精細化或いは画素ピッチの微細化を図るに連れて、上述した従来の各種遮光技術によれば、十分な遮光を施すのがより困難となり、ＴＦＴのトランジスタ特性の変化により、フリッカ等が生じて、表示画像の品位が低下してしまうという問題点がある。
【０００７】
尚、このような耐光性を高めるためには、遮光膜の形成領域を広げればよいようにも考えられるが、遮光膜の形成領域を広げてしまったのでは、表示画像の明るさを向上させるべく各画素の開口率を高めることが根本的に困難になるという問題点が生じる。
【０００８】
本発明は上述の問題点に鑑みなされたものであり、耐光性に優れていると共に各画素の開口率が比較的高く、高品位の画像表示が可能な電気光学装置を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、一対の基板と、前記一対の基板で挟持された電気光学物質と、前記一対の基板の一方の基板に、マトリクス状に配置された複数の画素電極と、前記画素電極に電気的に接続された薄膜トランジスタと、前記一方の基板に、前記薄膜トランジスタの上方に十字状に配置された上側遮光膜と、前記一方の基板に、前記薄膜トランジスタの下方に十字状に配置され、前記上側遮光膜の形成領域より内側に形成された下側遮光膜と、前記薄膜トランジスタの上方において第１方向に延伸し、前記薄膜トランジスタに重なる箇所において前記第１方向と交差する突出部を有することにより、十字状の前記上側遮光膜を形成する容量線と、前記上側遮光膜の十字の部分の交差領域と前記下側遮光膜の十字の部分の交差領域とが重なる領域内に形成された前記薄膜トランジスタのチャネル領域とソース領域及びドレイン領域の接合部とを備えることを特徴とする。
【００１０】
本発明の電気光学装置によれば、薄膜トランジスタの上側に十字状に配置された上側遮光膜により非開口領域が規定される。従って、上側遮光膜により、光抜けが生じてコントラスト比が低下するのを効果的に防止できる。ここで、薄膜トランジスタの上側には、十字状に配置された上側遮光膜が存在し、薄膜トランジスタの下側には、十字状に配置された下側遮光膜が存在し、画像表示領域において平面的に見て、下側遮光膜の形成領域は、上側遮光膜の形成領域内に位置する。そして、薄膜トランジスタの少なくともチャネル領域の接合部（チャネル領域と、N-領域、N+領域、P-領域、P+領域等からなるソース領域及びドレイン領域との接合部）は下側遮光膜の十字の部分の交差領域内に位置する。
【００１１】
従って、プロジェクタ用途の如く強力な入射光が入射した場合に、該入射光のうち基板に垂直な成分のみならず、基板に対して斜めの成分からも、薄膜トランジスタを上側遮光膜で遮光できる。更に、裏面反射光や複板式のプロジェクタ用途のように複数の電気光学装置をライトバルブとして組み合わせて用いる際に他のライトバルブから合成光学系を突き抜けてくる光などの戻り光を、下側遮光膜で遮光できる。特に、上側遮光膜の脇から入射した入射光が下側遮光膜の上側遮光膜に面する側の表面で反射することで、内面反射光や多重反射光が発生する事態も、このように上側から見て下側遮光膜が上側遮光膜の陰に隠れる構成により、効果的に阻止できる。
【００１２】
加えて、本願発明者による研究によれば、薄膜トランジスタのうちチャネル領域の接合部に光が入射した場合が、もっとも敏感に光リークが生じることが判明している。従って本発明の如く、画像表示領域において縦や横に斜めに入射する入射光に対する遮光性が総合的に最も優れている（即ち、最も入射光が当たり難い）十字状の遮光膜の交差領域内に、薄膜トランジスタのチャネル領域の接合部を位置させることにより、光の入射に対して光リークが発生し難い構成が得られる。しかも、このような薄膜トランジスタに対する上下からの遮光を、例えば伝統的な対向基板に設けられた遮光膜により行う場合と比較して、薄膜トランジスタに比較的近接して行うことが可能となり、これにより不必要に遮光膜の形成領域を広げることを避けつつ（即ち、各画素の非開口領域を不必要に狭めることなく）、遮光性能を向上させることができる。
【００１３】
以上の結果、各画素の開口率が高く、且つ高い耐光性により薄膜トランジスタの光リークによる特性劣化が低減されており、しかもコントラスト比が高く高品位の画像表示が可能な電気光学装置が実現される。
【００１４】
本発明の電気光学装置の一態様では、前記上側遮光膜は画素の非開口領域を規定するように格子状に配置され、前記下側遮光膜は格子状に配置されることを特徴とする。
【００１５】
この態様によれば、各画素電極に対応する各画素の非開口領域は、薄膜トランジスタの上側に十字状に配置された上側遮光膜により規定される。そして、下側遮光膜の方が上側遮光膜よりも、縦横に格子を形作る各ストライプ部分が幅狭に（一回り小さく）形成されている。よって、より高い遮光性能を向上することができる。
【００１６】
さらに上記態様では、前記上側遮光膜は、前記容量線と、前記第１方向と交差する方向に延伸し前記薄膜トランジスタに電気的に接続されたデータ線から構成されていることを特徴とする。
【００１７】
この態様によれば、保持容量を構成する一方の容量電極と、データ線を上側遮光膜として兼用できるので、積層構造を単純化する上で有利である。
【００１８】
また、上側遮光膜は、相交差するデータ線と容量線とから格子状に構成され、その交差領域内に、薄膜トランジスタの少なくともチャネル領域の接合部が位置する。従って、画像表示領域において縦や横に斜めに入射する光に対する遮光性が総合的に最も優れているデータ線と容量線とが交差する領域内に、薄膜トランジスタのチャネル領域の接合部を位置させることにより、当該薄膜トランジスタで光リークが発生し難い構成が得られる。
【００１９】
さらに上記態様では、前記データ線の領域と前記下側遮光膜の領域が重なる領域内に、前記薄膜トランジスタの半導体層が形成されることを特徴とする。
【００２０】
この態様によれば、薄膜トランジスタの半導体層全体を遮光することができるので、薄膜トランジスタの光リークの発生をより低減することができる。
【００２５】
本発明の電気光学装置の他の態様では、前記上側遮光膜と前記下側遮光膜の少なくとも一方は、前記薄膜トランジスタの領域に十字状に配置された複数の遮光部からなることを特徴とする。
【００２６】
薄膜トランジスタの光リークを発生するのを低減するには、少なくとも薄膜トランジスタのチャネル領域の接合部が遮光されればよく、薄膜トランジスタ毎に十字状の遮光部を形成してもよい。
【００２７】
また、上記態様では、前記下側遮光膜の領域内に、前記第１方向に延伸し前記薄膜トランジスタに電気的に接続される走査線が形成されることを特徴とする。
【００２８】
この際、走査線はポリシリコンやアモルファスシリコン、単結晶シリコン膜等のシリコン膜や、ポリサイド、シリサイドを用いてもよい。
【００２９】
このように構成すれば、入射光や戻り光が、例えば、ポリシリコンやアモルファスシリコン、単結晶シリコン膜等のシリコン膜や、ポリサイド、シリサイドからなる走査線によって、光ファイバの如くに導光されることにより薄膜トランジスタのチャネル領域に至る事態を効果的に未然防止できる。
【００３０】
さらに上記態様では、前記走査線は、前記上側遮光膜の形成領域の内側に形成されることを特徴とする。
【００３１】
この態様によれば、走査線は、上側遮光膜内に沿って形成できるので、開口率を向上することができる。
【００３２】
本発明の電気光学装置の他の態様では、前記薄膜トランジスタの半導体層は、チャネルと高濃度に不純物がドープされた高濃度領域と、前記チャネルと前記高濃度領域との間に低濃度に不純物がドープされた低濃度領域とを備え、前記低濃度領域は、前記容量線の前記走査線方向へ延伸する部分と前記突出部との交差領域と、前記下側遮光膜の十字の部分の交差領域とが重なる領域内で形成されることを特徴とする。
【００３３】
この態様によれば、ＬＤＤ構造の薄膜トランジスタにおいても、薄膜トランジスタの光リークを発生するのを低減することができる。
【００３４】
本発明の電気光学装置の他の態様では、前記一方の基板に垂直な断面における前記下側遮光膜の縁は、前記縁に対向する前記上側遮光膜の縁よりも１０度以上内側に後退していることを特徴とする。
【００３５】
この態様によれば、基板に垂直な断面における下側遮光膜の縁は該縁に対向する上側遮光膜の縁よりも１０度以上内側に後退しているので、基板に垂直な方向を基準として斜めに入射する入射光の角度が１０度以下であれば、上側遮光膜の脇を通過した入射光が、下側遮光膜の上側遮光膜に面する側の表面で反射することにより内面反射光や多重反射光が発生するのを効果的に阻止しえる。特に、一般的なプロジェクタ用途の電気光学装置の場合には、１０度を超えた斜め光は殆ど存在しないため、このように１０度以下にすることは有効である。
【００３６】
他方このように下側遮光膜が後退する角度が１０度を極端に超えないようにすることで、下側遮光膜の脇を通過した戻り光のうち、上側遮光膜の下側遮光膜に面する表面で反射して内面反射光や多重反射光となる部分の光量を適度に抑えられる。
【００３７】
本発明の電気光学装置の他の態様では、前記一方に基板に対向する他方の基板に、前記上側遮光膜の形成領域の内側に位置する対向側遮光膜を備えたことを特徴とする。
【００３８】
この態様によれば、薄膜トランジスタ等が形成された基板と対向基板との間に、液晶等の電気光学物質が挟持された構成中で、対向基板側にも他の遮光膜が設けられている。この他の遮光膜は、平面的に見て上側遮光膜の形成領域内に位置するので、この他の遮光膜は各画素の開口領域が規定する機能を持たないが、不要な入射光を対向基板側で遮光することにより、電気光学装置の温度上昇を防ぐことができる。更に不要な入射光を対向基板側である程度遮光することにより、その後内面反射や多重反射光となる成分を含む入射光部分を低減できるので、最終的に薄膜トランジスタの特性劣化をより確実に低減できる。
また、本発明のＴＦＴアレイ基板は、基板上に設けられた、互いに交差する複数の走査線と複数のデータ線と、前記複数の走査線とデータ線の交差に対応してマトリクス状に配置された複数の画素電極と、前記画素電極に電気的に接続された薄膜トランジスタと、前記薄膜トランジスタの上方に十字状に配置された上側遮光膜と、前記薄膜トランジスタの下方に十字状に配置され、前記上側遮光膜の形成領域より内側に形成された下側遮光膜と、前記薄膜トランジスタの上方において前記走査線方向に延伸し、前記薄膜トランジスタに重なる箇所において前記データ線方向への突出部を有することにより、十字状の前記上側遮光膜を形成する容量線と、前記上側遮光膜の十字の部分の交差領域と前記下側遮光膜の十字の部分の交差領域とが重なる領域内に設けられた前記薄膜トランジスタのチャネル領域とソース領域及びドレイン領域の接合部とを備える、ことを特徴とする。
【００３９】
本発明の投射型表示装置は上記課題を解決するために、光源と、本発明の第１の電気光学装置でなるライトバルブと、前記光源から発生した光を前記ライトバルブに導光する導光部材と、前記ライトバルブで変調された光を投射する投射光学部材とを備えることを特徴とする。
【００４０】
この態様によれば、電気光学装置内の薄膜トランジスタの光リークの発生を防止できるので、高品位の画像を投射することができる。
【００４１】
尚、本発明に係る薄膜トランジスタとしては、走査線の一部からなるゲート電極がチャネル領域の上側に位置する所謂トップゲート型でもよいし、走査線の一部からなるゲート電極がチャネル領域の下側に位置する所謂ボトムゲート型でもよい。また、画素電極の層間位置も、基板上で走査線の上方でも下方でもよい。
【００４２】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００４４】
（第１実施形態）
先ず本発明の実施形態における電気光学装置の構成について、図１から図３を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４５】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００４６】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。
【００４７】
また、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する（特に、本実施形態では、走査線３ａは、当該ゲート電極となる部分において幅広に形成されている）。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００４８】
図２及び図３に示すように、本実施形態では特に、蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ（及び画素電極９ａ）に接続された画素電位側容量電極としての中継層７１ａと、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。容量線３００は、導電性のポリシリコン膜等からなる第１膜７２と、高融点金属を含む金属シリサイド膜等からなる第２膜７３とが積層形成された多層膜からなる。
【００４９】
容量線３００は平面的に見て、走査線３ａに沿ってストライプ状に伸びており、ＴＦＴ３０に重なる個所が図２中上下に突出している。そして、図２中縦方向に夫々伸びるデータ線６ａと図２中横方向に夫々伸びる容量線３００とが相交差して形成されることにより、ＴＦＴアレイ基板１０上におけるＴＦＴ３０の上側に、平面的に見て格子状の上側遮光膜の一例が構成されている。
【００５０】
他方、ＴＦＴアレイ基板１０上におけるＴＦＴ３０の下側には、下側遮光膜１１ａが格子状に設けられている。
【００５１】
本実施形態では特に、格子状の上側遮光膜（容量線３００及びデータ線６ａ）は、画素の非開口領域を規定する。また、格子状の下側遮光膜１１ａの形成領域は、同じく格子状の上側遮光膜の形成領域内に位置する（即ち、一回り小さく形成され、下側遮光膜１１ａの幅は、容量線３００及びデータ線６ａの幅より狭く形成されている）。そして、ＴＦＴ３０のチャネル領域１ａは、その低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ（即ち、ＬＤＤ領域）との接合部を含めて、このような格子状の下側遮光膜１１ａの交差領域内に（従って、格子状の上側遮光膜の交差領域内に）位置する。
【００５２】
これらの上側遮光膜の一部をなす第２膜７３及び下側遮光膜１１ａは夫々、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ、Ａｌ等の金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。本実施形態では、特に容量線３００は、多層構造を有し、その第１膜７２が導電性のポリシリコン膜であるため、第２膜７３については、導電性材料から形成する必要はないが、第１膜７２だけでなく第２膜７３をも導電膜から形成すれば、容量線３００をより低抵抗化できる。尚、いずれにせよ、容量線３００を構成する第１膜７２及び第２膜７３のうち少なくとも一方は、上側遮光膜を構成すべく遮光膜からなる。
【００５３】
これらの容量電極としての中継層７１ａと容量線３００との間に配置される誘電体膜７５は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ膜、ＬＴＯ膜等の酸化シリコン膜、あるいは窒化シリコン膜、窒化酸化膜等や、それらの積層膜から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄い程良い。
【００５４】
容量線３００を構成する第１膜７２は、例えば膜厚５０ｎｍ程度のポリシリコン膜又は非晶質、単結晶からなるシリコン膜からなり、第２膜７３は、例えば膜厚１５０ｎｍ程度のタングステンシリサイド膜からなる。このように誘電体膜７５に接する側に配置される第１膜７２をシリコン膜から構成し、誘電体膜７５に接する中継層７１ａをポリシリコン膜又は非晶質、単結晶からなるシリコン膜から構成することにより、誘電体膜７５の劣化を阻止できる。例えば、仮に金属シリサイド膜を誘電体膜７５に接触させる構成を採ると、誘電体膜７５に重金属等の金属が入り込んで、誘電体膜７５の性能を劣化させてしまう。更に、このような容量線３００を誘電体膜７５上に形成する際に、誘電体膜７５の形成後にフォトレジスト工程を入れることなく、容量線３００を形成すれば、誘電体膜７５の品質を高められるので、当該誘電体膜７５を薄く成膜することが可能となり、最終的に蓄積容量７０を増大できる。
【００５５】
図２及び図３に示すように、データ線６ａは、コンタクトホール８１を介して中継接続用の中継層７１ｂに接続されており、更に中継層７１ｂは、コンタクトホール８２を介して、例えばポリシリコン膜からなる半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。尚、中継層７１ｂは、中継層７１ａと同一膜から同時形成される。
【００５６】
また容量線３００は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路（後述する）や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路（後述する）に供給される正電源や負電源の定電位源でもよいし、対向基板の対向電極に供給される定電位でも構わない。
【００５７】
尚、ＴＦＴ３０の下側に設けられる下側遮光膜１１ａについても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線３００と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００５８】
更に図２及び図３に示すように、画素電極９ａは、中継層７１ａを中継することにより、コンタクトホール８３及び８５を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。即ち、本実施形態では、中継層７１ａは、蓄積容量７０の画素電位側容量電極としての機能と、画素電極９ａをＴＦＴ３０へ中継接続する機能との両者を果たす。更に、中継層７１ａと中継層７１ｂとは、同一の導電性膜（例えば、ポリシリコン、非晶質シリコン、単結晶シリコンからなるシリコン膜）からなる。このように中継層７１ａ及び７１ｂを中継層として利用すれば、層間距離が例えば１０００ｎｍ〜２０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つ以上の直列なコンタクトホールで両者間を良好に接続でき、画素開口率を高めること可能となり、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。
【００５９】
図２及び３に示すように、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００６０】
ＴＦＴアレイ基板１０には、平面的に見て格子状の溝１０ｃｖが掘られている（図２中右下がりの斜線領域で示されている）。走査線３ａ、データ線６ａ、ＴＦＴ３０等の配線や素子等は、この溝１０ｃｖ内に埋め込まれている。これにより、配線、素子等が存在する領域と存在しない領域との間における段差が緩和されており、最終的には段差に起因した液晶の配向不良等の画像不良を低減できる。
【００６１】
図３に示すように、ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００６２】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００６３】
対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、前述の如く上側遮光膜を構成する容量線３００及びデータ線６ａと共に、対向基板２０側から入射光がチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入するのを、より確実に阻止できる。更に、このような対向基板２０側の遮光膜は、少なくとも入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。尚、このように対向基板２０側の遮光膜は好ましくは、平面的に見て容量線３００とデータ線６ａとからなる上側遮光膜の内側に位置するように形成する。これにより、対向基板２０側の遮光膜により、各画素の開口率を低めることなく、このような遮光及び温度上昇防止の効果が得られる。
【００６４】
このように構成された、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００６５】
更に、画素スイッチング用のＴＦＴ３０下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。
【００６６】
図３において、画素スイッチング用のＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００６７】
走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８２及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。
【００６８】
第１層間絶縁膜４１上には中継層７１ａ及び７１ｂ、誘電体膜７５、容量線３００が形成されており、これらの上には、中継層７１ａ及び７１ｂへ夫々通じるコンタクトホール８１及びコンタクトホール８５が各々開孔された第２層間絶縁膜４２が形成されている。
【００６９】
尚、本実施形態では、第１層間絶縁膜４１に対しては、１０００℃の焼成を行うことにより、半導体層１ａや走査線３ａを構成するポリシリコン膜（又は非晶質シリコン、単結晶シリコンからなるシリコン層）に注入したイオンの活性化を図ってもよい。他方、第２層間絶縁膜４２に対しては、このような焼成を行わないことにより、容量線３００の界面付近に生じるストレスの緩和を図るようにしてもよい。
【００７０】
第２層間絶縁膜４２上にはデータ線６ａが形成されており、これらの上には、中継層７１ａへ通じるコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。画素電極９ａは、このように構成された第３層間絶縁膜４３の上面に設けられている。そして、配向膜１６は画素電極９ａ上に設けられている。
【００７１】
以上のように構成された本実施形態によれば、対向基板２０側からＴＦＴ３０のチャネル領域１ａ’及びその付近に入射光が入射しようとすると、データ線６ａ及び容量線３００（特に、その第２膜７３）からなる格子状の上側遮光膜で遮光を行う。他方、ＴＦＴアレイ基板１０側から、ＴＦＴ３０のチャネル領域１ａ’及びその付近に戻り光が入射しようとすると、下側遮光膜１１ａで遮光を行う（特に、複板式のカラー表示用のプロジェクタ等で複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合には、他の電気光学装置からプリズム等を突き抜けて来る投射光部分からなる戻り光は強力であるので、有効である。）。
【００７２】
例えば対向基板２０上の遮光膜のように、斜めの入射光、内面反射光、多重反射光などのＴＦＴ３０から層間距離を隔てて遮光するのでは、遮光効果は低い。これに比べて本実施形態では、半導体層１ａに対する層間距離が比較的小さくなるように配置可能な容量線３００及びデータ線６ａ並びに下側遮光膜１１ａにより遮光するので、ＴＦＴ３０の特性が光リークにより劣化することは殆ど無くなり、当該電気光学装置では、非常に高い耐光性が得られる。
【００７３】
次に、図４から図１５を参照して、本実施形態における遮光について更に説明を加える。ここに、図４は、画像表示領域における上側遮光膜及び下側遮光膜を抽出し且つ拡大して示す図式的な平面図であり、図５は、ＴＦＴ３０のチャネル領域付近を拡大して示す図式的な平面図である。図６から図９は、ＴＦＴにおけるチャネル幅Ｗを変化させた場合のゲート電圧とドレイン電流との関係を示す特性図であり、図１０は、チャネル幅Ｗとドレイン電流との関係を示す特性図である。更に、図１１から図１３は夫々、ＴＦＴにおけるチャネル幅Ｗを固定すると共に、チャネル長Ｌ１或いはＬＤＤ長Ｌ２を変化させた場合のゲート電圧とドレイン電流との関係を示す特性図である。また、図１４及び図１５は、図４のＢ−Ｂ’断面における、上側遮光膜及び下側遮光膜による遮光の様子を示す図式的な断面図である。
【００７４】
図４に示すように、本実施形態では特に各画素の非開口領域は、主に容量線３００と、（コンタクトホール８１及び８２の形成用に容量線３００が途切れている個所における）データ線６ａとからなる上側遮光膜により規定される。従って上側遮光膜により、光抜けが生じてコントラス比が低下するのを効果的に防止できる。ここでＴＦＴ３０の上側には、上側遮光膜が存在し、ＴＦＴ３０の下側には、格子状に配置された下側遮光膜１１ａが存在し、下側遮光膜１１ａの形成領域は、上側遮光膜の形成領域内に位置している。
【００７５】
更に図５に示すようにＴＦＴ３０のチャネル領域の接合部ＪＣは、図４に示す下側遮光膜１１ａの交差領域ＣＲ内に位置する。
【００７６】
従って本実施形態によれば、プロジェクタ用途の如く強力な入射光が入射した場合に、該入射光のうちＴＦＴアレイ基板１０に垂直な成分のみならず斜めの成分からも、ＴＦＴ３０（特に、その接合部ＪＣ）を上側遮光膜で遮光できる。他方、戻り光については、下側遮光膜１１ａで確実に遮光できる。
【００７７】
加えて、本願発明者による研究によれば、ＴＦＴ３０のうちチャネル領域１ａ’の接合部ＪＣに光が入射した場合が、もっとも敏感に光リークが生じることが判明している。この点について図６から図１３を参照して説明する。
【００７８】
即ち、ＬＤＤ構造を持つ（但し、図５に示したチャネル長Ｌ１を５μｍとし、ＬＤＤ長Ｌ２を１．５μｍとする）ＴＦＴ３０を用意し、このＴＦＴ３０に対して、（１）ドレイン電圧を１０Ｖに設定し光を照射しない状態、（２）ドレイン電圧を４Ｖに設定し光を照射しない状態、（３）ドレイン電圧を１０Ｖに設定し光を照射する状態、及び（４）ドレイン電圧を４Ｖに設定し光を照射する状態の合計４つの状態について夫々、ゲート電圧とドレイン電流との関係を、ここでは調べる。そして、チャネル幅Ｗを５μｍとした結果は、図６に示した通りであり（図６中、上記４つの状態に対応する特性曲線が、Ｃ１、Ｃ２、Ｃ３及びＣ４で示されており）、チャネル幅Ｗを２０μｍとした結果は、図７に示した通りであり（図７中、上記４つの状態に対応する特性曲線が、Ｃ１、Ｃ２、Ｃ３及びＣ４で示されており）、チャネル幅Ｗを５０μｍとした結果は、図８に示した通りであり（図８中、上記４つの状態に対応する特性曲線が、Ｃ１、Ｃ２、Ｃ３及びＣ４で示されており）、チャネル幅Ｗを１００μｍとした結果は、図９に示した通りである（図９中、上記４つの状態に対応する特性曲線が、Ｃ１、Ｃ２、Ｃ３及びＣ４で示されている）。更に、これらの結果を、上記４つの状態のうち光を照射する２つの状態について、チャネル幅Ｗと電流との関係は、図１０の通りである（図１０中、ドレイン電圧を１０Ｖに設定した場合の特性曲線がＬ１０で示されており、ドレイン電圧を４Ｖに設定した場合の特性曲線がＬ０４で示されている）。また、図１０には、ドレイン電圧が−８から−５Ｖの間の光照射時の電流値（ここではこれを光リーク電流とする）が示されている。
【００７９】
図１１から図１３は、チャネル幅Ｗ＝１５μｍとしたＴＦＴ３０のゲート電圧とドレイン電流との関係を示しており、図１１では、チャネル長Ｌ１＝４μｍ且つＬＤＤ長Ｌ２＝１．５μｍであり、図１２では、チャネル長Ｌ１＝２μｍ且つＬＤＤ長Ｌ２＝１．５μｍであり、図１３では、チャネル長Ｌ１＝２μｍ且つＬＤＤ長Ｌ２＝１．０μｍである。また、図１１から図１３中には夫々、上記４つの状態に対応する特性曲線が、Ｃ１、Ｃ２、Ｃ３及びＣ４で示されている。図６から図９と比較して、図１１から図１３に示したゲート電圧５〜１５Ｖにおけるドレイン電流が異なるのは、ソース電極に用いている金属材料が異なるため、即ちソース電極と高濃度ソース領域とのコンタクト抵抗が高くなっているためである。これは、本願の主旨となる光リーク電流とは無関係である。
【００８０】
図１１と図１２とを比較すると、光リーク電流に殆ど差はない。即ち、チャネル長Ｌ１（図５参照）を変化させても、光リーク電流に変化は殆どないと考察される。更に、図１６と図１７とを比較すると、光リーク電流に殆ど差はなく、ＬＤＤ長Ｌ２（図５参照）を変化させても、光リーク電流に殆ど変化はないと考察される。
【００８１】
図６乃至図１３から、照射する光量、チャネル長さＬ１、ＬＤＤ長さＬ２等の諸条件を固定しても、チャネル幅Ｗを変化させると、光リーク量が顕著に変化することが分かる。そして、光電流は、図５に示したチャネル領域１ａ’の接合部ＪＣで生じていると判断できる。即ち、接合部ＪＣに照射される光を低減すれば、光リーク電流を効果的に低減できると判断される。
【００８２】
そこで本実施形態では、画像表示領域において最も入射光が当たり難い格子状の下側遮光膜１１ａの交差領域ＣＲ（図４参照）内に、ＴＦＴ３０のチャネル領域１ａ’の接合部ＪＣ（図５参照）を位置させている。従って、入射光に対して光リークが発生し難い構成が効率良く得られる。しかも、このようなＴＦＴ３０に対する上下からの遮光を、ＴＦＴ３０に近接して行うことにより、不必要に遮光膜の形成領域を広げることを避けつつ（即ち、各画素の非開口領域を不必要に狭めることなく）、遮光性能を向上させることができる。
【００８３】
更に本実施形態では、図４に示したように下側遮光膜１１ａの形成領域は、上側遮光膜すなわち容量線３００及びデータ線６ａの形成領域内に位置しているので、上側遮光膜の脇から入射した入射光が下側遮光膜１１ａの上面で反射することで、内面反射光や多重反射光が発生する事態も効果的に防止されている。この点について図１４及び図１５を参照して更なる説明を加える。
【００８４】
図１４に示すように、本実施形態では好ましくは、図４のＢ−Ｂ’断面における下側遮光膜１１ａの縁は、上側遮光膜をなす容量線３００の縁よりも、１０度以上内側に後退している。即ち、本実施形態では好ましくは図１４及び図１５に示す下側遮光膜１１ａの後退角度Δθが１０度以上となるように、その積層構造が設計されている。
【００８５】
従って、図１４において、ＴＦＴアレイ基板１０に斜めに入射する入射光ＬＴ１の角度が１０度以下であれば、容量線３００の脇を通過した入射光ＬＴ１が、下側遮光膜１１ａの上面で反射することにより内面反射光や多重反射光が発生するのを効果的に阻止しえる。特に、一般的なプロジェクタ用途の電気光学装置の場合には、１０度を超えて斜めに入射する入射光ＬＴ１は殆ど存在しないため、このように後退角度Δθを１０度以上にすることは有効である。但し、装置の仕様・設計上、１５度程度までの斜めの入射光ＬＴ１が無視し得ない程に存在している場合には、これに応じて後退角度Δθが１５度以上となるように下側遮光膜１１ａを構成してもよい。
【００８６】
他方、図１５に示すように、下側遮光膜１１ａの後退角度Δθが１０度を極端に超えないようにすることで、下側遮光膜１１ａの脇を通過した戻り光ＬＴ２のうち、容量線３００の下面で反射して内面反射光ＬＴ３や多重反射光ＬＴ４となる部分の光量を適度に抑えられる。本実施形態の如く下側遮光膜１１ａを上側遮光膜よりも一回り小さく形成することにより、このように下側遮光膜１１ａの脇を通過した戻り光ＬＴ２が上側遮光膜の内面で反射することになるが、入射光ＬＴ１と比べて戻り光ＬＴ２の光強度は遥かに低いので、当該戻り光ＬＴ２に起因する内面反射光ＬＴ３や多重反射光ＬＴ４による悪影響は入射光ＬＴ１に起因するそれらと比較すると遥かに小さくて済む。従って、戻り光ＬＴ２による内面反射光ＬＴ３や多重反射光ＬＴ４は若干発生するものの、入射光ＬＴ１による内面反射光や多重反射光の発生を極力抑える本実施形態の構成は、光リークを低減する上で実践上大変有利である。
【００８７】
加えて以上説明した本実施形態では、導光性のあるポリシリコン膜からなる走査線３ａは、下側遮光膜１１ａのうち走査線３ａに沿った部分の形成領域内に位置している。このため、入射光や戻り光が、ポリシリコン膜（又は少なくともシリコンを含む膜）からなる走査線３ａの内部に入射して、走査線３ａ内を通って（光ファイバの如くに導光されることにより）ＴＦＴ３０のチャネル領域１ａ’やその付近に至る事態を防止できる。
【００８８】
以上の結果、本実施形態により、各画素の開口率を高めつつ耐光性を高めることにより画素スイッチング用ＴＦＴ３０の光リークによる特性劣化を低減でき、最終的にコントラスト比が高く且つ明るく高品位の画像表示が可能となる。
【００８９】
尚、以上説明した実施形態では、図３に示したように多数の導電層を積層することにより、画素電極９ａの下地面（即ち、第３層間絶縁膜４３の表面）におけるデータ線６ａや走査線３ａに沿った領域に段差が生じるのを、ＴＦＴアレイ基板１０に溝１０ｃｖを掘ることで緩和しているが、これに変えて又は加えて、下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２、第３層間絶縁膜４３に溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより平坦化処理を行ってもよいし、第３層間絶縁膜４３や第２層間絶縁膜４２の上面の段差をＣＭＰ（Chemical Mechanical Polishing）処理等で研磨することにより、或いは有機ＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【００９０】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【００９１】
（第２実施形態）
次に、本発明の第２実施形態について、図１６を参照して説明する。図１６は、上側遮光膜あるいは下側遮光膜の平面図である。
【００９２】
第１実施形態では、上側遮光膜は、データ線６ａと容量線３００で構成したが、この第２実施形態では、蓄積容量７０と薄膜トランジスタ３０の間に独立した上側遮光膜１００を形成している。この上側遮光膜１００は、十字状の島状に形成されている。各上側遮光膜１００との間には、高濃度ソース領域１ｄと中継層７１ｂとのコンタクトホール８２と、中継層７１ｂとデータ線６ａとのコンタクトホール８１、高濃度ドレイン領域１ｅと中継層７１ａとコンタクトホール８３が形成される。
【００９３】
この上側遮光膜１００は、半導体層１ａのチャネル領域１ａと、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄの一部、高濃度ドレイン領域１ｅの一部に重なるように形成されている。
【００９４】
そして、上側遮光膜１００は、第１実施形態の容量線３００のように、２層に形成されていて、上側を遮光層、薄膜トランジスタ３０に面する側である下側を光吸収層で構成されている。この場合は、蓄積容量７０は第１実施形態と同様に構成してもよいし、光透過性材料でもよい。また、蓄積容量７０の容量線３００を遮光層にして、上側遮光膜１００は、光吸収層のみにしてもよい。
【００９５】
また、この十字状の島状の遮光膜は、下側遮光膜１１ａとして形成してもよい。その構成は第１実施形態と同様である。
【００９６】
（電気光学装置の全体構成）
以上のように構成された各実施形態における電気光学装置の全体構成を図１７及び図１８を参照して説明する。尚、図１７は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１８は、図１７のＨ−Ｈ’断面図である。
【００９７】
図１８において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、画像表示領域１０ａの周辺を規定する額縁としての遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図１８に示すように、図１７に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【００９８】
尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００９９】
以上図１から図１８を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮモード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１００】
（電気光学装置の応用例）
以上説明した各実施形態における電気光学装置は、プロジェクタに適用できる。上述した電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図１９は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、内部に配置された３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態に係る電気光学装置と同様であり、画像信号を入力する処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。また、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。
【０１０１】
さて、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム１１１２に３方向から入射する。そして、このダイクロイックプリズム１１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン１１２０には、投射レンズ１１１４によってカラー画像が投射されることとなる。
【０１０２】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、上述したようにカラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像はダイクロイックミラー１１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる表示像を、ライトバルブ１００Ｇによる表示像に対して左右反転させる構成となっている。
【０１０３】
尚、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１０４】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置及びその製造方法もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の第１実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】第１実施形態における上層遮光膜及び下層遮光膜を抽出して示すＴＦＴアレイ基板の画素の平面図である。
【図５】第１実施形態におけるＴＦＴのチャネル領域付近を拡大して示す図式的な平面図である。
【図６】ＴＦＴにおけるチャネル幅Ｗを変化させた場合のゲート電圧と電流との関係を示す特性図（その１）である。
【図７】ＴＦＴにおけるチャネル幅Ｗを変化させた場合のゲート電圧とドレイン電流との関係を示す特性図（その２）である。
【図８】ＴＦＴにおけるチャネル幅Ｗを変化させた場合のゲート電圧とドレイン電流との関係を示す特性図（その３）である。
【図９】ＴＦＴにおけるチャネル幅Ｗを変化させた場合のゲート電圧とドレイン電流との関係を示す特性図（その４）である。
【図１０】チャネル幅Ｗと電流との関係を示す特性図である。
【図１１】ＴＦＴにおけるチャネル幅Ｗを固定すると共に、チャネル長Ｌ１或いはＬＤＤ長Ｌ２を変化させた場合のゲート電圧とドレイン電流との関係を示す特性図（その１）である。
【図１２】ＴＦＴにおけるチャネル幅Ｗを固定すると共に、チャネル長Ｌ１或いはＬＤＤ長Ｌ２を変化させた場合のゲート電圧とドレイン電流との関係を示す特性図（その２）である。
【図１３】ＴＦＴにおけるチャネル幅Ｗを固定すると共に、チャネル長Ｌ１或いはＬＤＤ長Ｌ２を変化させた場合のゲート電圧とドレイン電流との関係を示す特性図（その３）である。
【図１４】図４のＢ−Ｂ’断面における、上側遮光膜及び下側遮光膜による遮光の様子を示す図式的な断面図（その１）である。
【図１５】図４のＢ−Ｂ’断面における、上側遮光膜及び下側遮光膜による遮光の様子を示す図式的な断面図（その２）である。
【図１６】本発明の第２実施形態における、上側遮光膜あるいは下側遮光膜の平面図である。
【図１７】実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１８】図１７のＨ−Ｈ’断面図である。
【図１９】プロジェクタの構成図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
２…絶縁薄膜
３ａ…走査線
６ａ…データ線
９ａ…画素電極
１０…ＴＦＴアレイ基板
１０ｃｖ…溝
１１ａ…下層遮光膜
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
７１ａ…中継層
７１ｂ…中継層
７２…容量線の第１膜
７３…容量線の第２膜
７５…誘電体膜
８１、８２、８３、８５…コンタクトホール
３００…容量線[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to the technical field of an electro-optical device of an active matrix driving system, and in particular, is an electric of a type provided with a thin film transistor for pixel switching (hereinafter referred to as TFT as appropriate) in a laminated structure on a substrate. It belongs to the technical field of optical devices.
[0002]
[Prior art]
In an electro-optical device of the TFT active matrix driving type, when incident light is irradiated to a channel region of a pixel switching TFT provided in each pixel, a current is generated by excitation by light, and the characteristics of the TFT change. In particular, in the case of an electro-optical device for a projector light valve, since the intensity of incident light is high, it is important to shield incident light from the TFT channel region and its peripheral region. Therefore, conventionally, the channel region and its peripheral region are shielded by a light shielding film that defines the opening region of each pixel provided on the counter substrate, or by a data line that passes over the TFT and is made of a metal film such as Al. Is configured to do. Japanese Patent Laid-Open No. 9-33944 discloses a technique for reducing light incident on a channel region with a light shielding film formed of a-Si (amorphous silicon) having a large refractive index. Furthermore, a light shielding film made of, for example, a refractory metal may be provided at a position facing the pixel switching TFT on the TFT array substrate (that is, below the TFT). If a light-shielding film is also provided on the lower side of the TFT in this way, the back surface reflection from the TFT array substrate side, or when combining a plurality of electro-optical devices via a prism or the like, Projection light penetrating through the prism or the like from the electro-optical device can be prevented from entering the TFT of the electro-optical device.
[0003]
[Problems to be solved by the invention]
However, the various light shielding techniques described above have the following problems.
[0004]
That is, according to the technique of forming a light shielding film on the counter substrate or the TFT array substrate, the space between the light shielding film and the channel region is, for example, through a liquid crystal layer, an electrode, an interlayer insulating film, etc. in three dimensions. The light is obliquely separated from each other, and the light is not sufficiently shielded. In particular, in a small electro-optical device used as a light valve of a projector, the incident light is a light beam obtained by narrowing the light from the light source with a lens and includes an obliquely incident component. Insufficient shielding of such oblique incident light is a problem in practice.
[0005]
In addition, after the light that has entered the electro-optical device from the region without the light shielding film is reflected by the inner surface of the light shielding film or the data line (that is, the surface facing the channel region), the reflected light or In some cases, the multiple reflected light reflected from the inner surface of the light shielding film or the data line finally reaches the channel region of the TFT. In addition, according to the technology for shielding light by the data line, the data line is formed in a stripe shape extending in a direction perpendicular to the scanning line when seen in a plan view, and the adverse effect of capacitive coupling between the data line and the channel region is negligible. Since it is necessary to dispose a thick interlayer insulating film between the two, it is basically difficult to sufficiently shield the light.
[0006]
Further, according to the technique described in Japanese Patent Application Laid-Open No. 9-33944, an a-Si film is formed on the gate line, so that the adverse effect of capacitive coupling between the gate electrode and the a-Si film is reduced. It is necessary to stack a relatively thick interlayer insulating film. As a result, the a-Si film, the interlayer insulating film, and the like that are additionally formed increase the complexity of the laminated structure, and it is also difficult to sufficiently shield oblique incident light and inner surface reflected light. In particular, according to various conventional light-shielding techniques described above, sufficient light shielding can be achieved as the electro-optical device is refined or the pixel pitch is made finer in order to meet the general demand for high-quality display images in recent years. It becomes more difficult to apply, and there is a problem that the flicker or the like occurs due to a change in the transistor characteristics of the TFT and the quality of the display image is lowered.
[0007]
In order to improve such light resistance, it may be considered that the formation region of the light shielding film may be widened. However, if the formation region of the light shielding film is widened, the brightness of the display image is improved. Therefore, there arises a problem that it is fundamentally difficult to increase the aperture ratio of each pixel.
[0008]
The present invention has been made in view of the above-described problems, and has an object to provide an electro-optical device that is excellent in light resistance, has a relatively high aperture ratio of each pixel, and can display a high-quality image. To do.
[0009]
[Means for Solving the Problems]
  In order to solve the above problems, an electro-optical device according to the present invention includes a pair of substrates, an electro-optical material sandwiched between the pair of substrates, and a plurality of substrates arranged in a matrix on one of the pair of substrates. A pixel electrode, a thin film transistor electrically connected to the pixel electrode, an upper light-shielding film disposed in a cross shape above the thin film transistor on the one substrate, and a lower side of the thin film transistor on the one substrate Arranged in the shape of a cross, inside the upper light shielding film formation regionInThe formed lower light-shielding film,A capacitor line that extends in the first direction above the thin film transistor and has a protrusion that intersects the first direction at a location overlapping the thin film transistor, thereby forming a cross-shaped upper light shielding film;Of the upper light shielding filmOf the crossOf the intersection region and the lower light-shielding filmOf the crossWithin the area where the intersection area overlapsInA channel region of the thin film transistor formed, and a junction of a source region and a drain region are provided.
[0010]
  According to the electro-optical device of the present invention, the upper light shielding film disposed in a cross shape on the upper side of the thin film transistor.Non-open areaIt is prescribed. Therefore, the upper light-shielding film causes light leakage and causes contrast.GIt is possible to effectively prevent the ratio from decreasing. Here, an upper light shielding film arranged in a cross shape exists above the thin film transistor, and a lower light shielding film arranged in a cross shape exists below the thin film transistor, and is planar in the image display region. As seen, the formation region of the lower light shielding film is located within the formation region of the upper light shielding film. At least the junction of the thin film transistor in the channel region (the junction between the channel region and the source region and drain region made up of the N− region, N + region, P− region, P + region, etc.)Of the crossLocated in the intersection area.
[0011]
Accordingly, when strong incident light is incident as in a projector application, the thin film transistor can be shielded by the upper light shielding film not only from a component perpendicular to the substrate but also from a component oblique to the substrate. Furthermore, when using multiple electro-optical devices in combination as a light valve, such as back-surface reflected light or double-plate projectors, return light such as light penetrating the composite optical system from other light valves is shielded on the lower side. Can be shielded from light with a film. In particular, the incident light incident from the side of the upper light-shielding film is reflected by the surface of the lower light-shielding film facing the upper light-shielding film, so that internal reflection light and multiple reflected light are generated in this way. As a result, the lower light-shielding film is hidden behind the upper light-shielding film.
[0012]
In addition, research by the inventors of the present application has revealed that light leakage occurs most sensitively when light is incident on the junction of the channel region of the thin film transistor. Therefore, as in the present invention, in the image display region, the light shielding property with respect to incident light obliquely incident vertically or horizontally is the best overall (that is, within the intersecting region of the cross-shaped light shielding film that is most difficult to hit the incident light). In addition, by positioning the junction of the channel region of the thin film transistor, a configuration in which light leakage hardly occurs with respect to the incidence of light can be obtained. Moreover, light shielding from above and below for such a thin film transistor can be performed relatively close to the thin film transistor as compared with, for example, a light shielding film provided on a traditional counter substrate, which is unnecessary. In addition, it is possible to improve the light shielding performance while avoiding widening the formation region of the light shielding film (that is, without unnecessarily narrowing the non-opening region of each pixel).
[0013]
As a result, an electro-optical device is realized in which the aperture ratio of each pixel is high and the deterioration of characteristics due to light leakage of the thin film transistor is reduced due to high light resistance, and furthermore, the contrast ratio is high and high-quality image display is possible. .
[0014]
In one aspect of the electro-optical device of the present invention, the upper light-shielding film is arranged in a lattice shape so as to define a non-opening region of a pixel, and the lower light-shielding film is arranged in a lattice shape.
[0015]
According to this aspect, the non-opening region of each pixel corresponding to each pixel electrode is defined by the upper light shielding film disposed in a cross shape on the upper side of the thin film transistor. The lower light-shielding film has narrower (one size smaller) stripe portions that form a lattice in the vertical and horizontal directions than the upper light-shielding film. Therefore, higher light shielding performance can be improved.
[0016]
  Further, in the above aspect, the upper light shielding film isThe capacitance lineWhenExtending in a direction intersecting the first directionThe data line is electrically connected to the thin film transistor.
[0017]
According to this aspect, one capacitor electrode constituting the storage capacitor and the data line can be used as the upper light shielding film, which is advantageous in simplifying the laminated structure.
[0018]
The upper light-shielding film is formed in a lattice pattern from data lines and capacitance lines intersecting each other, and at least the junction of the channel region of the thin film transistor is located in the intersecting region. Therefore, the junction of the channel region of the thin film transistor is located in the region where the data line and the capacitor line intersect each other, which has the best overall light shielding properties against light incident obliquely vertically and horizontally in the image display region. Thus, a configuration in which light leakage hardly occurs in the thin film transistor can be obtained.
[0019]
Further, in the above aspect, the semiconductor layer of the thin film transistor is formed in a region where the data line region and the lower light-shielding film region overlap.
[0020]
According to this aspect, since the entire semiconductor layer of the thin film transistor can be shielded from light, occurrence of light leakage of the thin film transistor can be further reduced.
[0025]
In another aspect of the electro-optical device of the present invention, at least one of the upper light-shielding film and the lower light-shielding film includes a plurality of light-shielding portions arranged in a cross shape in the region of the thin film transistor.
[0026]
In order to reduce the occurrence of light leakage of the thin film transistor, it is sufficient that at least the junction portion of the channel region of the thin film transistor is shielded from light, and a cross-shaped light shielding portion may be formed for each thin film transistor.
[0027]
  Moreover, in the said aspect, in the area | region of the said lower side light shielding film,Stretched in the first directionA scanning line electrically connected to the thin film transistor is formed.
[0028]
At this time, the scanning line may use a silicon film such as polysilicon, amorphous silicon, or a single crystal silicon film, polycide, or silicide.
[0029]
With this configuration, incident light and return light are guided like an optical fiber by, for example, a silicon film such as polysilicon, amorphous silicon, or a single crystal silicon film, or a scanning line made of polycide or silicide. As a result, the situation of reaching the channel region of the thin film transistor can be effectively prevented.
[0030]
  Further, in the above aspect, the scanning line may be the upper light shielding film.Inside the formation areaIt is formed in this.
[0031]
According to this aspect, since the scanning line can be formed along the upper light shielding film, the aperture ratio can be improved.
[0032]
  In another aspect of the electro-optical device according to the aspect of the invention, the semiconductor layer of the thin film transistor includes a high concentration region doped with impurities at a high concentration in the channel, and a low concentration impurity between the channel and the high concentration region. A doped lightly doped region, wherein the lightly doped region comprisesA portion of the capacitive line extending in the scanning line direction and the protruding portion;Intersection area and,Of the lower light-shielding filmOf the crossIt is characterized by being formed in a region overlapping with the intersecting region.
[0033]
According to this aspect, even in a thin film transistor having an LDD structure, occurrence of light leakage of the thin film transistor can be reduced.
[0034]
In another aspect of the electro-optical device of the present invention, an edge of the lower light-shielding film in a cross section perpendicular to the one substrate recedes inward by 10 degrees or more from an edge of the upper light-shielding film facing the edge. It is characterized by.
[0035]
According to this aspect, since the edge of the lower light shielding film in the cross section perpendicular to the substrate recedes inward by 10 degrees or more from the edge of the upper light shielding film facing the edge, the direction perpendicular to the substrate is used as a reference. If the angle of the incident light that is obliquely incident is 10 degrees or less, the incident light that has passed through the side of the upper light-shielding film is reflected by the surface of the lower light-shielding film facing the upper light-shielding film, thereby reflecting the inner surface reflection light. And the generation of multiple reflected light can be effectively prevented. In particular, in the case of a general electro-optical device for a projector, there is almost no oblique light exceeding 10 degrees, and thus it is effective to set the angle to 10 degrees or less.
[0036]
On the other hand, the return angle of the lower light-shielding film does not extremely exceed 10 degrees in this way, so that the return light passing through the side of the lower light-shielding film faces the lower light-shielding film on the upper light-shielding film. Therefore, it is possible to moderately suppress the amount of light that is reflected by the surface to be reflected by the inner surface and becomes the internally reflected light or the multiple reflected light.
[0037]
In another aspect of the electro-optical device according to the aspect of the invention, the other substrate facing the one substrate includes a counter-side light-shielding film positioned inside a region where the upper light-shielding film is formed.
[0038]
  According to this aspect, in the configuration in which the electro-optical material such as liquid crystal is sandwiched between the substrate on which the thin film transistor or the like is formed and the counter substrate, the other light shielding film is also provided on the counter substrate side. Since this other light shielding film is located in the upper light shielding film formation region in plan view, this other light shielding film does not have the function defined by the opening area of each pixel, but faces unwanted incident light. By shielding light on the substrate side, the temperature increase of the electro-optical device can be prevented. Further, since unnecessary incident light is shielded to some extent on the counter substrate side, the incident light portion including components that subsequently become internal reflection or multiple reflection light can be reduced, so that the deterioration of the characteristics of the thin film transistor can be reduced more reliably.
  Also,BookThe TFT array substrate of the invention is on the substrate.Corresponding to the plurality of scanning lines and the plurality of data lines that intersect with each other and the intersection of the plurality of scanning lines and the data linesA plurality of pixel electrodes arranged in a matrix, a thin film transistor electrically connected to the pixel electrode, an upper light-shielding film disposed in a cross shape above the thin film transistor, and a cross shape disposed below the thin film transistor Inside the upper light-shielding film formation regionInThe formed lower light-shielding film,A capacitor line that extends in the scanning line direction above the thin film transistor and has a protrusion in the data line direction at a position overlapping the thin film transistor, thereby forming a cross-shaped upper light shielding film;Of the upper light shielding filmOf the crossOf the intersection region and the lower light-shielding filmOf the crossA channel region of the thin film transistor provided in a region overlapping with the intersecting region, and a junction between the source region and the drain region.,It is characterized by.
[0039]
In order to solve the above-described problem, the projection display device of the present invention has a light source, a light valve that is the first electro-optical device of the present invention, and a light guide that guides light generated from the light source to the light valve. And a projection optical member that projects light modulated by the light valve.
[0040]
According to this aspect, the occurrence of light leakage of the thin film transistor in the electro-optical device can be prevented, so that a high-quality image can be projected.
[0041]
The thin film transistor according to the present invention may be a so-called top gate type in which the gate electrode formed of a part of the scanning line is located above the channel region, or the gate electrode formed of a part of the scanning line may be disposed below the channel region. The so-called bottom gate type located in the region may be used. The interlayer position of the pixel electrode may be above or below the scanning line on the substrate.
[0042]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0043]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the electro-optical device of the invention is applied to a liquid crystal device.
[0044]
(First embodiment)
First, the configuration of the electro-optical device according to the embodiment of the invention will be described with reference to FIGS. 1 to 3. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of an electro-optical device. FIG. 2 is a plan view of a plurality of adjacent pixel groups on the TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed. 3 is a cross-sectional view taken along the line A-A ′ of FIG. 2. In FIG. 3, the scale of each layer and each member is different in order to make each layer and each member recognizable on the drawing.
[0045]
In FIG. 1, a plurality of pixels formed in a matrix that forms an image display area of the electro-optical device according to the present embodiment includes a pixel electrode 9 a and a TFT 30 for controlling switching of the pixel electrode 9 a. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. good. Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the switch of the TFT 30 as a switching element for a certain period. Write at a predetermined timing. Image signals S1, S2,..., Sn written in a liquid crystal as an example of an electro-optical material via the pixel electrode 9a are transmitted to a counter electrode (described later) formed on a counter substrate (described later). Held for a certain period of time. The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to the image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode.
[0046]
In FIG. 2, a plurality of transparent pixel electrodes 9a (outlined by dotted line portions 9a ′) are provided in a matrix on the TFT array substrate of the electro-optical device. A data line 6a and a scanning line 3a are provided along each boundary.
[0047]
In addition, the scanning line 3a is arranged so as to face the channel region 1a ′ shown by the hatched region rising to the right in the drawing in the semiconductor layer 1a, and the scanning line 3a functions as a gate electrode (particularly in the present embodiment Then, the scanning line 3a is formed to be wide in the portion that becomes the gate electrode). As described above, the pixel switching TFT 30 in which the scanning line 3a is opposed to the channel region 1a 'as the gate electrode is provided at each of the intersections of the scanning line 3a and the data line 6a.
[0048]
As shown in FIGS. 2 and 3, in this embodiment, in particular, the storage capacitor 70 includes a relay layer 71a as a pixel potential side capacitor electrode connected to the high concentration drain region 1e (and the pixel electrode 9a) of the TFT 30, A part of the capacitor line 300 as the fixed potential side capacitor electrode is formed so as to be opposed to each other through the dielectric film 75. The capacitor line 300 is formed of a multilayer film in which a first film 72 made of a conductive polysilicon film or the like and a second film 73 made of a metal silicide film containing a refractory metal or the like are stacked.
[0049]
The capacitor line 300 extends in a stripe shape along the scanning line 3a as viewed in a plan view, and a portion overlapping the TFT 30 protrudes up and down in FIG. Then, the data lines 6a extending in the vertical direction in FIG. 2 and the capacitor lines 300 extending in the horizontal direction in FIG. 2 are formed so as to cross each other, so that the data line 6a extends in the plane above the TFT 30 on the TFT array substrate 10. An example of the upper light shielding film having a lattice shape as viewed is configured.
[0050]
On the other hand, below the TFT 30 on the TFT array substrate 10, a lower light-shielding film 11a is provided in a grid pattern.
[0051]
In the present embodiment, in particular, the lattice-shaped upper light shielding film (capacitor line 300 and data line 6a) defines a non-opening region of the pixel. Further, the formation region of the lower light shielding film 11a in the lattice shape is located within the formation region of the upper light shielding film in the same lattice shape (that is, it is formed to be slightly smaller, and the width of the lower light shielding film 11a is the capacitance line 300). And the width of the data line 6a is narrower). The channel region 1a of the TFT 30 includes the junction between the lightly doped source region 1b and the lightly doped drain region 1c (that is, the LDD region) in the intersecting region of the lattice-like lower light shielding film 11a. (Thus, in the intersection region of the grid-like upper light shielding film).
[0052]
The second film 73 and the lower light-shielding film 11a forming part of these upper light-shielding films each include at least one of metals such as Ti, Cr, W, Ta, Mo, Pb, and Al. It consists of a single metal, an alloy, a metal silicide, a polysilicide, or a laminate of these. In the present embodiment, in particular, the capacitor line 300 has a multilayer structure, and the first film 72 is a conductive polysilicon film. Therefore, the second film 73 does not need to be formed from a conductive material. If not only the first film 72 but also the second film 73 is formed of a conductive film, the resistance of the capacitor line 300 can be further reduced. In any case, at least one of the first film 72 and the second film 73 constituting the capacitor line 300 is made of a light shielding film to constitute the upper light shielding film.
[0053]
The dielectric film 75 disposed between the relay layer 71a as the capacitor electrode and the capacitor line 300 is, for example, a relatively thin HTO film having a thickness of about 5 to 200 nm, a silicon oxide film such as an LTO film, or nitriding. It is composed of a silicon film, a nitrided oxide film or the like, or a laminated film thereof. From the viewpoint of increasing the storage capacitor 70, the thinner the dielectric film 75 is, the better as long as the reliability of the film is sufficiently obtained.
[0054]
The first film 72 constituting the capacitor line 300 is made of, for example, a polysilicon film having a film thickness of about 50 nm or a silicon film made of amorphous or single crystal, and the second film 73 is, for example, a tungsten silicide film having a film thickness of about 150 nm. Consists of. Thus, the first film 72 disposed on the side in contact with the dielectric film 75 is composed of a silicon film, and the relay layer 71a in contact with the dielectric film 75 is composed of a polysilicon film or an amorphous or single crystal silicon film. By configuring, deterioration of the dielectric film 75 can be prevented. For example, if the metal silicide film is brought into contact with the dielectric film 75, a metal such as heavy metal enters the dielectric film 75 and the performance of the dielectric film 75 is deteriorated. Further, when the capacitor line 300 is formed on the dielectric film 75 without forming a photoresist process after the dielectric film 75 is formed, the quality of the dielectric film 75 can be improved. Therefore, the dielectric film 75 can be thinly formed, and the storage capacitor 70 can be finally increased.
[0055]
As shown in FIGS. 2 and 3, the data line 6a is connected to a relay layer 71b for relay connection via a contact hole 81. Further, the relay layer 71b is connected to, for example, polysilicon via a contact hole 82. The semiconductor layer 1a made of a film is electrically connected to the high concentration source region 1d. The relay layer 71b is formed simultaneously from the same film as the relay layer 71a.
[0056]
Further, the capacitor line 300 extends from the image display region where the pixel electrode 9a is disposed to the periphery thereof, and is electrically connected to a constant potential source to be a fixed potential. As a constant potential source, a data line driving circuit for controlling a scanning line driving circuit (described later) for supplying a scanning signal for driving the TFT 30 to the scanning line 3a and a sampling circuit for supplying an image signal to the data line 6a. A constant potential source of a positive power source or a negative power source (described later) may be used, or a constant potential supplied to the counter electrode of the counter substrate may be used.
[0057]
Note that the lower light-shielding film 11 a provided below the TFT 30 also extends from the image display area to the periphery thereof in the same manner as the capacitor line 300 in order to avoid potential fluctuations from adversely affecting the TFT 30. Then, it may be connected to a constant potential source.
[0058]
Further, as shown in FIGS. 2 and 3, the pixel electrode 9a is electrically connected to the high concentration drain region 1e in the semiconductor layer 1a through the contact holes 83 and 85 by relaying the relay layer 71a. Yes. That is, in the present embodiment, the relay layer 71 a performs both a function as a pixel potential side capacitor electrode of the storage capacitor 70 and a function of relay connecting the pixel electrode 9 a to the TFT 30. Furthermore, the relay layer 71a and the relay layer 71b are made of the same conductive film (for example, a silicon film made of polysilicon, amorphous silicon, or single crystal silicon). When the relay layers 71a and 71b are used as the relay layers in this way, even if the interlayer distance is as long as, for example, about 1000 nm to 2000 nm, a relatively small diameter is avoided while avoiding the technical difficulty of connecting the two with a single contact hole. These two or more serial contact holes can be connected to each other satisfactorily, and the pixel aperture ratio can be increased, which is useful for preventing etching through when the contact hole is opened.
[0059]
As shown in FIGS. 2 and 3, the electro-optical device includes a transparent TFT array substrate 10 and a transparent counter substrate 20 disposed to face the TFT array substrate 10. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate.
[0060]
In the TFT array substrate 10, a lattice-like groove 10cv is dug when viewed in a plan view (indicated by a hatched area in the lower right in FIG. 2). Wirings and elements such as the scanning line 3a, the data line 6a, and the TFT 30 are embedded in the groove 10cv. As a result, the level difference between the region where the wiring, the element, etc. are present and the region where the wiring is not present is alleviated, and finally it is possible to reduce image defects such as liquid crystal alignment failure due to the level difference.
[0061]
As shown in FIG. 3, the TFT array substrate 10 is provided with a pixel electrode 9a, and an alignment film 16 subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The pixel electrode 9a is made of a transparent conductive thin film such as an ITO (Indium Tin Oxide) film. The alignment film 16 is made of an organic thin film such as a polyimide thin film.
[0062]
On the other hand, a counter electrode 21 is provided over the entire surface of the counter substrate 20, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 21. The counter electrode 21 is made of a transparent conductive thin film such as an ITO film. The alignment film 22 is made of an organic thin film such as a polyimide thin film.
[0063]
The counter substrate 20 may be provided with a lattice-shaped or striped light-shielding film. By adopting such a configuration, the incident light is transmitted from the counter substrate 20 side together with the capacitor line 300 and the data line 6a constituting the upper light shielding film as described above from the channel region 1a ′, the low concentration source region 1b, and the low concentration drain region. Intrusion into 1c can be more reliably prevented. Further, such a light shielding film on the counter substrate 20 side functions to prevent a temperature increase of the electro-optical device by forming at least a surface irradiated with incident light with a highly reflective film. In this way, the light shielding film on the counter substrate 20 side is preferably formed so as to be positioned inside the upper light shielding film composed of the capacitor line 300 and the data line 6a in plan view. Thus, the light shielding film on the counter substrate 20 side can provide such light shielding and temperature rise prevention effects without reducing the aperture ratio of each pixel.
[0064]
Between the TFT array substrate 10 and the counter substrate 20, which are arranged in such a manner so that the pixel electrode 9 a and the counter electrode 21 face each other, an electro-optical material is placed in a space surrounded by a seal material described later. A liquid crystal layer 50 is formed by encapsulating liquid crystal as an example. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 16 and 22 in a state where an electric field from the pixel electrode 9a is not applied. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive made of, for example, a photo-curing resin or a thermosetting resin for bonding the TFT array substrate 10 and the counter substrate 20 around them, and the distance between the two substrates is set to a predetermined value. Gap materials such as glass fibers or glass beads are mixed.
[0065]
Further, a base insulating film 12 is provided under the pixel switching TFT 30. The base insulating film 12 is formed on the entire surface of the TFT array substrate 10 in addition to the function of interlayer insulating the TFT 30 from the lower light-shielding film 11a, and thus remains rough after polishing the surface of the TFT array substrate 10 and after cleaning. It has a function of preventing deterioration of the characteristics of the pixel switching TFT 30 due to dirt or the like.
[0066]
In FIG. 3, a pixel switching TFT 30 has an LDD (Lightly Doped Drain) structure, and a scanning line 3a, a channel region 1a ′ of a semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a, Insulating thin film 2 including a gate insulating film that insulates scanning line 3a from semiconductor layer 1a, low concentration source region 1b and low concentration drain region 1c of semiconductor layer 1a, high concentration source region 1d and high concentration drain region of semiconductor layer 1a 1e.
[0067]
On the scanning line 3a, a first interlayer insulating film 41 in which a contact hole 82 leading to the high concentration source region 1d and a contact hole 83 leading to the high concentration drain region 1e are respectively formed.
[0068]
Relay layers 71a and 71b, a dielectric film 75, and a capacitor line 300 are formed on the first interlayer insulating film 41, and a contact hole 81 and a contact hole 85 leading to the relay layers 71a and 71b, respectively, are formed thereon. A second interlayer insulating film 42 is formed, each of which is opened.
[0069]
In the present embodiment, the first interlayer insulating film 41 is baked at 1000 ° C. to thereby form a polysilicon film (or amorphous silicon, single crystal silicon constituting the semiconductor layer 1a and the scanning line 3a). The ions implanted into the silicon layer may be activated. On the other hand, the stress generated in the vicinity of the interface of the capacitor line 300 may be reduced by not performing such firing on the second interlayer insulating film 42.
[0070]
A data line 6a is formed on the second interlayer insulating film 42, and a third interlayer insulating film 43 in which a contact hole 85 leading to the relay layer 71a is formed is formed thereon. The pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 43 thus configured. The alignment film 16 is provided on the pixel electrode 9a.
[0071]
According to the present embodiment configured as described above, when incident light enters the channel region 1a ′ of the TFT 30 and its vicinity from the counter substrate 20 side, the data line 6a and the capacitor line 300 (particularly, the second line). Light is shielded by a lattice-shaped upper light shielding film made of a film 73). On the other hand, when returning light enters the channel region 1a ′ of the TFT 30 and its vicinity from the TFT array substrate 10 side, the light is blocked by the lower light-shielding film 11a (particularly, a plurality of projectors for a multi-plate color display or the like). When a single optical system is configured by combining the electro-optical devices with a prism or the like, the return light consisting of the projection light portion that penetrates the prism or the like from another electro-optical device is strong, so it is effective. is there.).
[0072]
For example, as in the case of a light-shielding film on the counter substrate 20, light shielding effect is low if the light is shielded with an interlayer distance from the TFT 30 such as oblique incident light, internal reflection light, and multiple reflection light. In contrast to this, in the present embodiment, since the capacitor line 300, the data line 6a, and the lower light-shielding film 11a that can be arranged so that the interlayer distance to the semiconductor layer 1a is relatively small, the TFT 30 is characterized by light leakage. Deterioration is almost eliminated, and the electro-optical device can provide extremely high light resistance.
[0073]
Next, with reference to FIGS. 4 to 15, the light shielding in this embodiment will be further described. FIG. 4 is a schematic plan view showing the upper light shielding film and the lower light shielding film in the image display region extracted and enlarged. FIG. 5 is a schematic diagram showing the vicinity of the channel region of the TFT 30 in an enlarged manner. FIG. 6 to 9 are characteristic diagrams showing the relationship between the gate voltage and the drain current when the channel width W in the TFT is changed, and FIG. 10 is a characteristic diagram showing the relationship between the channel width W and the drain current. It is. Further, FIG. 11 to FIG. 13 are characteristic diagrams showing the relationship between the gate voltage and the drain current when the channel width W in the TFT is fixed and the channel length L1 or LDD length L2 is changed. 14 and 15 are schematic cross-sectional views showing a state of light shielding by the upper light-shielding film and the lower light-shielding film in the B-B ′ cross section of FIG. 4.
[0074]
As shown in FIG. 4, in this embodiment, in particular, the non-opening region of each pixel mainly includes the capacitor line 300 and the data line 6a (at the place where the capacitor line 300 is disconnected for forming the contact holes 81 and 82). It is prescribed | regulated by the upper side light shielding film which consists of these. Therefore, the upper light shielding film can effectively prevent light leakage and a decrease in contrast ratio. Here, an upper light-shielding film exists above the TFT 30, and a lower light-shielding film 11 a arranged in a lattice form exists below the TFT 30, and the formation region of the lower light-shielding film 11 a is an upper light-shielding film. It is located in the formation area.
[0075]
Further, as shown in FIG. 5, the junction portion JC of the channel region of the TFT 30 is located in the intersecting region CR of the lower light shielding film 11a shown in FIG.
[0076]
Therefore, according to the present embodiment, when strong incident light is incident as in a projector application, not only a component perpendicular to the TFT array substrate 10 but also an oblique component of the incident light, the TFT 30 (particularly, its junction). Part JC) can be shielded by the upper shielding film. On the other hand, the return light can be reliably shielded by the lower light shielding film 11a.
[0077]
In addition, according to research by the inventors of the present application, it has been found that light leakage occurs most sensitively when light is incident on the junction JC of the channel region 1a 'of the TFT 30. This point will be described with reference to FIGS.
[0078]
That is, a TFT 30 having an LDD structure (however, the channel length L1 shown in FIG. 5 is set to 5 μm and the LDD length L2 is set to 1.5 μm) is prepared. (1) The drain voltage is set to 10V with respect to the TFT 30. Setting and no light irradiation, (2) Drain voltage set to 4V and no light irradiation, (3) Drain voltage set to 10V and light irradiation, and (4) Drain voltage set to 4V Here, the relationship between the gate voltage and the drain current is examined for each of the four states in total, that is, the light irradiation state. The result of setting the channel width W to 5 μm is as shown in FIG. 6 (in FIG. 6, the characteristic curves corresponding to the above four states are indicated by C1, C2, C3 and C4), The result of setting the channel width W to 20 μm is as shown in FIG. 7 (characteristic curves corresponding to the above four states are indicated by C1, C2, C3 and C4 in FIG. 7), and the channel width. The result when W is 50 μm is as shown in FIG. 8 (characteristic curves corresponding to the above four states are indicated by C1, C2, C3 and C4 in FIG. 8), and the channel width W is The result of 100 μm is as shown in FIG. 9 (in FIG. 9, the characteristic curves corresponding to the above four states are indicated by C1, C2, C3 and C4). Further, in these results, the relationship between the channel width W and the current is shown in FIG. 10 in two states where light is irradiated among the above four states (in FIG. 10, the drain voltage is set to 10 V). If the characteristic curve is L10The characteristic curve when the drain voltage is set to 4 V is L04Is shown). Further, FIG. 10 shows a current value at the time of light irradiation when the drain voltage is between −8 and −5 V (here, this is a light leakage current).
[0079]
11 to 13 show the relationship between the gate voltage and the drain current of the TFT 30 with the channel width W = 15 μm. In FIG. 11, the channel length L1 = 4 μm and the LDD length L2 = 1.5 μm. 12, the channel length L1 = 2 μm and the LDD length L2 = 1.5 μm, and in FIG. 13, the channel length L1 = 2 μm and the LDD length L2 = 1.0 μm. Also, in FIG. 11 to FIG. 13, characteristic curves corresponding to the above four states are indicated by C1, C2, C3 and C4, respectively. Compared with FIGS. 6 to 9, the drain current at the gate voltage of 5 to 15 V shown in FIGS. 11 to 13 is different because the metal material used for the source electrode is different, that is, the source electrode and the high concentration source. This is because the contact resistance with the region is high. This is irrelevant to the light leakage current which is the gist of the present application.
[0080]
Comparing FIG. 11 and FIG. 12, there is almost no difference in the light leakage current. That is, it is considered that there is almost no change in the light leakage current even when the channel length L1 (see FIG. 5) is changed. Further, comparing FIG. 16 with FIG. 17, it is considered that there is almost no difference in the light leakage current, and there is almost no change in the light leakage current even when the LDD length L2 (see FIG. 5) is changed.
[0081]
From FIG. 6 to FIG. 13, it can be seen that the light leak amount changes significantly when the channel width W is changed even if various conditions such as the amount of light to be irradiated, the channel length L1, and the LDD length L2 are fixed. Then, it can be determined that the photocurrent is generated at the junction JC of the channel region 1a 'shown in FIG. That is, it is determined that the light leakage current can be effectively reduced by reducing the light applied to the junction JC.
[0082]
Therefore, in the present embodiment, the junction JC (see FIG. 5) of the channel region 1a ′ of the TFT 30 is located in the intersecting region CR (see FIG. 4) of the lower light-shielding film 11a in the lattice shape that is most difficult to receive incident light in the image display region. ). Therefore, a configuration in which light leakage hardly occurs with respect to incident light can be obtained efficiently. In addition, the light shielding from above and below the TFT 30 is performed in the vicinity of the TFT 30, thereby avoiding unnecessarily widening the formation region of the light shielding film (that is, unnecessarily narrowing the non-opening region of each pixel). The light shielding performance can be improved.
[0083]
Further, in the present embodiment, as shown in FIG. 4, the formation region of the lower light shielding film 11a is located in the upper light shielding film, that is, the formation region of the capacitor line 300 and the data line 6a. As a result, the incident light incident on the lower side light-shielding film 11a is reflected on the upper surface of the lower light-shielding film 11a, so that the occurrence of internal reflection light and multiple reflection light is effectively prevented. This point will be further described with reference to FIGS.
[0084]
As shown in FIG. 14, in the present embodiment, preferably, the edge of the lower light shielding film 11a in the BB ′ cross section of FIG. 4 is 10 degrees or more inward from the edge of the capacitor line 300 forming the upper light shielding film. Retreating. That is, in this embodiment, the laminated structure is preferably designed so that the receding angle Δθ of the lower light-shielding film 11a shown in FIGS. 14 and 15 is 10 degrees or more.
[0085]
  Therefore, in FIG. 14, if the angle of the incident light LT1 obliquely incident on the TFT array substrate 10 is 10 degrees or less, the incident light LT1 that passes through the side of the capacitor line 300 is reflected by the upper surface of the lower light shielding film 11a. By doing so, it is possible to effectively prevent the generation of internally reflected light and multiple reflected light. In particular, in the case of a general electro-optical device for projector use, since there is almost no incident light LT1 incident obliquely exceeding 10 degrees, it is effective to set the receding angle Δθ to 10 degrees or more in this way. is there. However, when the oblique incident light LT1 of up to about 15 degrees is insignificant due to the specifications and design of the apparatus, the receding angle Δθ is 15 degrees or more accordingly.WhenThe lower light shielding film 11a may be configured so as to be.
[0086]
On the other hand, as shown in FIG. 15, by making the receding angle Δθ of the lower light-shielding film 11a not to exceed 10 degrees, the capacitance line of the return light LT2 that has passed by the lower light-shielding film 11a. The amount of light reflected from the lower surface of 300 and becoming the inner surface reflected light LT3 or the multiple reflected light LT4 can be moderately suppressed. By forming the lower light-shielding film 11a slightly smaller than the upper light-shielding film as in this embodiment, the return light LT2 that has passed through the side of the lower light-shielding film 11a is reflected by the inner surface of the upper light-shielding film. However, since the light intensity of the return light LT2 is much lower than that of the incident light LT1, the adverse effects of the internal reflection light LT3 and the multiple reflection light LT4 caused by the return light LT2 are compared with those caused by the incident light LT1. Then it will be much smaller. Therefore, although the internal reflection light LT3 and the multiple reflection light LT4 are slightly generated by the return light LT2, the configuration of the present embodiment that suppresses the generation of the internal reflection light and the multiple reflection light by the incident light LT1 as much as possible reduces light leakage. It is very advantageous in practice.
[0087]
In addition, in the present embodiment described above, the scanning line 3a made of a light-guiding polysilicon film is located in a formation region of a portion along the scanning line 3a in the lower light-shielding film 11a. For this reason, incident light and return light enter the scanning line 3a made of a polysilicon film (or a film containing at least silicon), and are guided through the scanning line 3a (like an optical fiber). Thus, the situation of reaching the channel region 1a ′ of the TFT 30 and the vicinity thereof can be prevented.
[0088]
As a result of the above, according to the present embodiment, it is possible to reduce the characteristic deterioration due to the light leakage of the pixel switching TFT 30 by increasing the light resistance while increasing the aperture ratio of each pixel. Finally, the image has a high contrast ratio and a bright and high quality image. Display is possible.
[0089]
In the embodiment described above, a plurality of conductive layers are stacked as shown in FIG. 3, so that the data lines 6a and the scans on the lower ground of the pixel electrode 9a (that is, the surface of the third interlayer insulating film 43) are scanned. The level difference in the region along the line 3a is alleviated by digging the groove 10cv in the TFT array substrate 10, but instead of or in addition to this, the base insulating film 12, the first interlayer insulating film 41, A planarization process may be performed by digging a trench in the second interlayer insulating film 42 and the third interlayer insulating film 43 and embedding a wiring such as the data line 6a or the TFT 30 or the like. The planarization process may be performed by polishing a step on the upper surface of the two-layer insulating film 42 by a CMP (Chemical Mechanical Polishing) process or the like, or by forming it flat using an organic SOG.
[0090]
Further, in the embodiment described above, the pixel switching TFT 30 preferably has an LDD structure as shown in FIG. 3, but has an offset structure in which impurities are not implanted into the low concentration source region 1b and the low concentration drain region 1c. Alternatively, it may be a self-aligned TFT in which a high concentration source and drain regions are formed in a self-aligned manner by implanting impurities at a high concentration using a gate electrode formed of a part of the scanning line 3a as a mask. In this embodiment, only one gate electrode of the pixel switching TFT 30 is arranged between the high concentration source region 1d and the high concentration drain region 1e. However, two or more gate electrodes are provided between these gate electrodes. You may arrange. If the TFT is configured with dual gates or triple gates or more in this way, leakage current at the junction between the channel and the source and drain regions can be prevented, and the off-time current can be reduced.
[0091]
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 16 is a plan view of the upper light shielding film or the lower light shielding film.
[0092]
In the first embodiment, the upper light shielding film is composed of the data line 6 a and the capacitor line 300. However, in this second embodiment, an independent upper light shielding film 100 is formed between the storage capacitor 70 and the thin film transistor 30. . The upper light shielding film 100 is formed in a cross-like island shape. Between each upper light shielding film 100, a contact hole 82 between the high concentration source region 1d and the relay layer 71b, a contact hole 81 between the relay layer 71b and the data line 6a, a high concentration drain region 1e and the relay layer 71a A contact hole 83 is formed.
[0093]
The upper light shielding film 100 is formed so as to overlap the channel region 1a of the semiconductor layer 1a, the lightly doped source region 1b, the lightly doped drain region 1c, a part of the heavily doped source region 1d, and a part of the heavily doped drain region 1e. Has been.
[0094]
The upper light shielding film 100 is formed in two layers like the capacitor line 300 of the first embodiment, and the upper side is composed of a light shielding layer, and the lower side facing the thin film transistor 30 is composed of a light absorption layer. ing. In this case, the storage capacitor 70 may be configured similarly to the first embodiment, or may be a light transmissive material. Further, the capacitor line 300 of the storage capacitor 70 may be a light shielding layer, and the upper light shielding film 100 may be only a light absorption layer.
[0095]
The cross-shaped island-shaped light shielding film may be formed as the lower light shielding film 11a. The configuration is the same as in the first embodiment.
[0096]
(Overall configuration of electro-optical device)
The overall configuration of the electro-optical device according to each embodiment configured as described above will be described with reference to FIGS. 17 and 18. FIG. 17 is a plan view of the TFT array substrate 10 as viewed from the counter substrate 20 side together with the components formed thereon, and FIG. 18 is a cross-sectional view taken along the line H-H ′ of FIG. 17.
[0097]
In FIG. 18, a sealing material 52 is provided on the TFT array substrate 10 along the edge thereof, and a light shielding film 53 serving as a frame defining the periphery of the image display region 10a is provided in parallel to the inside thereof. Is provided. In a region outside the sealing material 52, a data line driving circuit 101 and an external circuit connection terminal 102 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing along one side of the TFT array substrate 10. A scanning line driving circuit 104 that drives the scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing is provided along two sides adjacent to the one side. Needless to say, if the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided on only one side. The data line driving circuit 101 may be arranged on both sides along the side of the image display area 10a. Further, on the remaining side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting between the scanning line driving circuits 104 provided on both sides of the image display region 10a. Further, at least one corner of the counter substrate 20 is provided with a conductive material 106 for electrical connection between the TFT array substrate 10 and the counter substrate 20. As shown in FIG. 18, the counter substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 17 is fixed to the TFT array substrate 10 by the sealing material 52.
[0098]
On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104 and the like, a sampling circuit for applying an image signal to the plurality of data lines 6a at a predetermined timing, and a plurality of data lines A precharge circuit for supplying a precharge signal of a predetermined voltage level in advance to the image signal to 6a, an inspection circuit for inspecting quality, defects, etc. of the electro-optical device during manufacture or at the time of shipment are formed. Also good.
[0099]
In each of the embodiments described above with reference to FIGS. 1 to 18, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, on a TAB (Tape Automated Bonding) substrate. The mounted LSI for driving may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10. Further, for example, a TN mode, a VA (Vertically Aligned) mode, a PDLC (Polymer Dispersed Liquid Crystal) mode, and the like are respectively provided on the side on which the projection light of the counter substrate 20 enters and the side on which the emission light of the TFT array substrate 10 exits. A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to the operation mode and the normally white mode / normally black mode.
[0100]
(Application example of electro-optical device)
The electro-optical device in each embodiment described above can be applied to a projector. A projector using the above-described electro-optical device as a light valve will be described. FIG. 19 is a plan view showing the configuration of the projector. As shown in this figure, a lamp unit 1102 including a white light source such as a halogen lamp is provided inside the projector 1100. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by three mirrors 1106 and two dichroic mirrors 1108 disposed therein, and light valves 100R, 100G corresponding to the primary colors and 100B, respectively. Here, the configurations of the light valves 100R, 100G, and 100B are the same as those of the electro-optical device according to the above-described embodiment, and R, G, and B primary colors supplied from a processing circuit (not shown) that inputs an image signal. Each is driven by a signal. In addition, B light has a long optical path compared to other R colors and G colors, and therefore, in order to prevent the loss, B light passes through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124. Led.
[0101]
The light modulated by the light valves 100R, 100G, and 100B is incident on the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted by 90 degrees, while G light travels straight. Therefore, after the images of the respective colors are combined, a color image is projected on the screen 1120 by the projection lens 1114.
[0102]
Since light corresponding to the primary colors R, G, and B is incident on the light valves 100R, 100G, and 100B by the dichroic mirror 1108, it is not necessary to provide a color filter as described above. In addition, the transmission images of the light valves 100R and 100B are projected after being reflected by the dichroic mirror 1112, whereas the transmission image of the light valve 100G is projected as it is. The display image is horizontally reversed with respect to the 100G display image.
[0103]
In each embodiment, the counter substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the counter substrate 20 together with its protective film in a predetermined region facing the pixel electrode 9a. In this way, the electro-optical device in each embodiment can be applied to a direct-view type or reflective type color electro-optical device other than the projector. Further, micro lenses may be formed on the counter substrate 20 so as to correspond to one pixel. Alternatively, it is also possible to form a color filter layer with a color resist or the like under the pixel electrodes 9 a facing RGB on the TFT array substrate 10. In this way, a bright electro-optical device can be realized by improving the collection efficiency of incident light. Furthermore, a dichroic filter that produces RGB colors by using interference of light may be formed by depositing several layers of interference layers having different refractive indexes on the counter substrate 20. According to this counter substrate with a dichroic filter, a brighter color electro-optical device can be realized.
[0104]
The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification. The apparatus and the manufacturing method thereof are also included in the technical scope of the present invention.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit of various elements, wirings, and the like provided in a plurality of matrix pixels that form an image display region in an electro-optical device according to a first embodiment of the invention.
FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the first embodiment.
FIG. 3 is a cross-sectional view taken along the line A-A ′ of FIG. 2;
FIG. 4 is a plan view of a pixel of a TFT array substrate in which an upper light shielding film and a lower light shielding film are extracted and shown in the first embodiment.
FIG. 5 is a schematic plan view showing an enlarged vicinity of a channel region of a TFT according to the first embodiment.
FIG. 6 is a characteristic diagram (part 1) showing a relationship between a gate voltage and a current when a channel width W in the TFT is changed.
FIG. 7 is a characteristic diagram (part 2) showing the relationship between the gate voltage and the drain current when the channel width W in the TFT is changed.
FIG. 8 is a characteristic diagram (part 3) showing the relationship between the gate voltage and the drain current when the channel width W in the TFT is changed;
FIG. 9 is a characteristic diagram (part 4) showing the relationship between the gate voltage and the drain current when the channel width W in the TFT is changed;
FIG. 10 is a characteristic diagram showing the relationship between channel width W and current.
FIG. 11 is a characteristic diagram (part 1) showing the relationship between the gate voltage and the drain current when the channel width W in the TFT is fixed and the channel length L1 or the LDD length L2 is changed.
FIG. 12 is a characteristic diagram (part 2) showing the relationship between the gate voltage and the drain current when the channel width W in the TFT is fixed and the channel length L1 or the LDD length L2 is changed.
FIG. 13 is a characteristic diagram (part 3) showing the relationship between the gate voltage and the drain current when the channel width W in the TFT is fixed and the channel length L1 or the LDD length L2 is changed.
14 is a schematic cross-sectional view (part 1) showing a state of light shielding by the upper light-shielding film and the lower light-shielding film in the B-B ′ cross section of FIG. 4; FIG.
FIG. 15 is a schematic cross-sectional view (part 2) showing a state of light shielding by the upper light-shielding film and the lower light-shielding film in the B-B ′ cross section of FIG. 4;
FIG. 16 is a plan view of an upper light shielding film or a lower light shielding film in the second embodiment of the present invention.
FIG. 17 is a plan view of the TFT array substrate in the electro-optical device according to the embodiment, viewed from the side of the counter substrate, together with each component formed thereon.
18 is a cross-sectional view taken along the line H-H ′ of FIG.
FIG. 19 is a configuration diagram of a projector.
[Explanation of symbols]
1a ... Semiconductor layer
1a '... channel region
1b ... low concentration source region
1c: low concentration drain region
1d ... High concentration source region
1e ... High concentration drain region
2… Insulating thin film
3a ... scan line
6a ... Data line
9a: Pixel electrode
10 ... TFT array substrate
10cv ... groove
11a: lower light shielding film
12 ... Underlying insulating film
16 ... Alignment film
20 ... Counter substrate
21 ... Counter electrode
22 ... Alignment film
30 ... TFT
50 ... Liquid crystal layer
70 ... Storage capacity
71a ... Relay layer
71b ... relay layer
72. First film of capacitance line
73. Second film of capacitance line
75 ... Dielectric film
81, 82, 83, 85 ... contact holes
300 ... capacity line

Claims (12)

一対の基板と、
前記一対の基板で挟持された電気光学物質と、
前記一対の基板の一方の基板に、マトリクス状に配置された複数の画素電極と、
前記画素電極に電気的に接続された薄膜トランジスタと、
前記一方の基板に、前記薄膜トランジスタの上方に十字状に配置された上側遮光膜と、
前記一方の基板に、前記薄膜トランジスタの下方に十字状に配置され、前記上側遮光膜の形成領域より内側に形成された下側遮光膜と、
前記薄膜トランジスタの上方において第１方向に延伸し、前記薄膜トランジスタに重なる箇所において前記第１方向と交差する突出部を有することにより、十字状の前記上側遮光膜を形成する容量線と、
前記上側遮光膜の十字の部分の交差領域と前記下側遮光膜の十字の部分の交差領域とが重なる領域内に形成された前記薄膜トランジスタのチャネル領域とソース領域及びドレイン領域の接合部とを備える
ことを特徴とする電気光学装置。A pair of substrates;
An electro-optic material sandwiched between the pair of substrates;
A plurality of pixel electrodes arranged in a matrix on one of the pair of substrates;
A thin film transistor electrically connected to the pixel electrode;
On the one substrate, an upper light shielding film disposed in a cross shape above the thin film transistor; and
A lower light-shielding film disposed in a cross shape below the thin film transistor on the one substrate, and formed on the inner side of a region where the upper light-shielding film is formed;
A capacitor line that extends in the first direction above the thin film transistor and has a protrusion that intersects the first direction at a location overlapping the thin film transistor, thereby forming a cross-shaped upper light shielding film;
And a joint portion of the cross section of the crossing area between the channel region and the source region and a drain region of the thin film transistor formed on the lower shielding film of the cross-section of the crossing area and the overlap area of the upper light-shielding film An electro-optical device. 前記上側遮光膜は画素の非開口領域を規定するように格子状に配置され、前記下側遮光膜は格子状に配置されることを特徴とする請求項１記載の電気光学装置。  2. The electro-optical device according to claim 1, wherein the upper light-shielding film is arranged in a lattice shape so as to define a non-opening region of the pixel, and the lower light-shielding film is arranged in a lattice shape. 前記上側遮光膜は、前記容量線と、前記第１方向と交差する方向に延伸し前記薄膜トランジスタに電気的に接続されたデータ線から構成されていることを特徴とする請求項２記載の電気光学装置。3. The electro-optical device according to claim 2, wherein the upper light-shielding film includes the capacitor line and a data line extending in a direction intersecting the first direction and electrically connected to the thin film transistor. apparatus. 前記データ線の領域と前記下側遮光膜の領域が重なる領域内に、前記薄膜トランジスタの半導体層が形成されることを特徴とする請求項３記載の電気光学装置。  4. The electro-optical device according to claim 3, wherein a semiconductor layer of the thin film transistor is formed in a region where the data line region and the lower light-shielding film region overlap. 前記上側遮光膜と前記下側遮光膜の少なくとも一方は、前記薄膜トランジスタの領域に十字状に配置された複数の遮光部からなることを特徴とする請求項１記載の電気光学装置。  The electro-optical device according to claim 1, wherein at least one of the upper light-shielding film and the lower light-shielding film includes a plurality of light-shielding portions arranged in a cross shape in the thin film transistor region. 前記下側遮光膜の領域内に、前記第１方向に延伸し前記薄膜トランジスタに電気的に接続される走査線が形成されることを特徴とする請求項２記載の電気光学装置。3. The electro-optical device according to claim 2, wherein a scanning line extending in the first direction and electrically connected to the thin film transistor is formed in the region of the lower light shielding film. 前記走査線は、前記上側遮光膜の形成領域の内側に形成されることを特徴とする請求項６記載の電気光学装置。The electro-optical device according to claim 6 , wherein the scanning line is formed inside a formation region of the upper light shielding film. 前記薄膜トランジスタの半導体層は、チャネルと高濃度に不純物がドープされた高濃度領域と、前記チャネルと前記高濃度領域との間に低濃度に不純物がドープされた低濃度領域とを備え、前記低濃度領域は、前記容量線の前記走査線方向へ延伸する部分と前記突出部との交差領域と、前記下側遮光膜の十字の部分の交差領域とが重なる領域内で形成されることを特徴とする請求項１記載の電気光学装置。The semiconductor layer of the thin film transistor includes a channel, a high concentration region doped with an impurity at a high concentration, and a low concentration region doped with an impurity at a low concentration between the channel and the high concentration region. concentration region being formed as a portion extending into the scanning line direction of the capacitor line and intersections of said protrusions, in a region where the intersecting regions overlap the cross section of the lower shielding film The electro-optical device according to claim 1. 前記一方の基板に垂直な断面における前記下側遮光膜の縁は、前記縁に対向する前記上側遮光膜の縁よりも１０度以上内側に後退していることを特徴とする請求項１記載の電気光学装置。  The edge of the lower light-shielding film in a cross section perpendicular to the one substrate recedes inward by 10 degrees or more from the edge of the upper light-shielding film facing the edge. Electro-optic device. 前記一方の基板に対向する他方の基板に、前記上側遮光膜の形成領域の内側に位置する対向側遮光膜を備えたことを特徴とする請求項１記載の電気光学装置。On the other substrate opposed to said one substrate, an electro-optical device according to claim 1, further comprising a counter light-shielding film located inside the formation region of the upper light-shielding film. 基板上に設けられた、
互いに交差する複数の走査線と複数のデータ線と、前記複数の走査線とデータ線の交差に対応してマトリクス状に配置された複数の画素電極と、
前記画素電極に電気的に接続された薄膜トランジスタと、
前記薄膜トランジスタの上方に十字状に配置された上側遮光膜と、
前記薄膜トランジスタの下方に十字状に配置され、前記上側遮光膜の形成領域より内側に形成された下側遮光膜と、
前記薄膜トランジスタの上方において前記走査線方向に延伸し、前記薄膜トランジスタに重なる箇所において前記データ線方向への突出部を有することにより、十字状の前記上側遮光膜を形成する容量線と、
前記上側遮光膜の十字の部分の交差領域と前記下側遮光膜の十字の部分の交差領域とが重なる領域内に設けられた前記薄膜トランジスタのチャネル領域とソース領域及びドレイン領域の接合部とを備える、
ことを特徴とするＴＦＴアレイ基板。 Provided on the substrate,
A plurality of scanning lines and a plurality of data lines intersecting each other; a plurality of pixel electrodes arranged in a matrix corresponding to the intersection of the plurality of scanning lines and the data lines ;
A thin film transistor electrically connected to the pixel electrode;
An upper light-shielding film disposed in a cross shape above the thin film transistor;
A lower light-shielding film disposed in a cross shape below the thin-film transistor and formed inside a region where the upper light-shielding film is formed;
A capacitor line that extends in the scanning line direction above the thin film transistor and has a protrusion in the data line direction at a position overlapping the thin film transistor, thereby forming a cross-shaped upper light shielding film;
And a joint portion of the upper light-shielding film of the cross portion of the crossing region between the channel region and the source region and a drain region of the thin film transistor provided in the lower shielding film of the cross-section of the crossing area and the overlap area ,
A TFT array substrate characterized by that. 光源と、
請求項１乃至１０のいずれかに記載の電気光学装置でなるライトバルブと、
前記光源から発生した光を前記ライトバルブに導光する導光部材と、
前記ライトバルブで変調された光を投射する投射光学部材とを備えることを特徴とする投射型表示装置。A light source;
A light valve comprising the electro-optical device according to any one of claims 1 to 10,
A light guide member that guides light generated from the light source to the light valve;
A projection type display device comprising: a projection optical member that projects light modulated by the light valve.
JP2001186699A 2000-08-11 2001-06-20 TFT array substrate, electro-optical device, and projection display device Expired - Fee Related JP3830361B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001186699A JP3830361B2 (en) 2000-08-11 2001-06-20 TFT array substrate, electro-optical device, and projection display device
US09/923,336 US6636284B2 (en) 2000-08-11 2001-08-08 System and method for providing an electro-optical device having light shield layers

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000244586 2000-08-11
JP2000-244586 2000-08-11
JP2001186699A JP3830361B2 (en) 2000-08-11 2001-06-20 TFT array substrate, electro-optical device, and projection display device

Publications (2)

Publication Number Publication Date
JP2002122889A JP2002122889A (en) 2002-04-26
JP3830361B2 true JP3830361B2 (en) 2006-10-04

Family

ID=26597852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001186699A Expired - Fee Related JP3830361B2 (en) 2000-08-11 2001-06-20 TFT array substrate, electro-optical device, and projection display device

Country Status (1)

Country Link
JP (1) JP3830361B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3788387B2 (en) * 2002-05-10 2006-06-21 セイコーエプソン株式会社 Electro-optical device and method of manufacturing electro-optical device
JP3835403B2 (en) 2002-11-26 2006-10-18 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
US6885416B2 (en) * 2003-07-07 2005-04-26 Au Optronics Corp. Flat panel display with a non-matrix light shielding structure
JP4442245B2 (en) * 2004-02-13 2010-03-31 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
CN101144949B (en) * 2006-09-12 2010-12-29 精工爱普生株式会社 Electro-optical device and electronic apparatus
JP2008096966A (en) * 2006-09-12 2008-04-24 Seiko Epson Corp Electro-optical device, electronic equipment
JP5532568B2 (en) * 2008-09-26 2014-06-25 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
US8547503B2 (en) * 2010-05-20 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel electrode layer positioned between first and second common electrode layers
CN103472646B (en) * 2013-08-30 2016-08-31 京东方科技集团股份有限公司 A kind of array base palte and preparation method thereof and display device
JP6337604B2 (en) * 2014-05-14 2018-06-06 セイコーエプソン株式会社 Electro-optical device manufacturing method, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
JP2002122889A (en) 2002-04-26

Similar Documents

Publication Publication Date Title
KR100442217B1 (en) Electro-optical device, substrate for electro-optical device, and projecting type display device
KR100484343B1 (en) Electro-optical device
US6636284B2 (en) System and method for providing an electro-optical device having light shield layers
KR100662966B1 (en) Electro-optic device and electronic apparatus
KR100626910B1 (en) Electro-optical devices and electronics
TW591565B (en) Electro-optical apparatus and electronic equipment
JP4599655B2 (en) Electro-optical device and projector
JP3608531B2 (en) Electro-optical device and projection display device
JP3743291B2 (en) Electro-optical device and projector
JP3830361B2 (en) TFT array substrate, electro-optical device, and projection display device
JP3937721B2 (en) Electro-optical device, manufacturing method thereof, and projector
JP3931547B2 (en) Electro-optical device and manufacturing method thereof
JP3849434B2 (en) Electro-optical device and projection display device
JP3965935B2 (en) Electro-optical device and projection display device
JP3982183B2 (en) Electro-optical device and projection display device
JP3736330B2 (en) Electro-optic device
JP4023107B2 (en) Electro-optical device and electronic apparatus including the same
JP4063260B2 (en) Electro-optical device and projection display device
JP3731460B2 (en) Electro-optical device and projector
JP4066607B2 (en) Electro-optical device and projector
JP3729071B2 (en) Electro-optical device and projector
JP3966304B2 (en) Electro-optical device and projection display device
JP3966305B2 (en) Electro-optical device and projection display device
JP4154965B2 (en) Electro-optical substrate, and electro-optical device and electronic apparatus including the same
JP3820921B2 (en) Electro-optical device and projection display device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040803

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040825

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3830361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees