JP3822163B2 - Ａｇｃシステム - Google Patents
Ａｇｃシステム Download PDFInfo
- Publication number
- JP3822163B2 JP3822163B2 JP2002308410A JP2002308410A JP3822163B2 JP 3822163 B2 JP3822163 B2 JP 3822163B2 JP 2002308410 A JP2002308410 A JP 2002308410A JP 2002308410 A JP2002308410 A JP 2002308410A JP 3822163 B2 JP3822163 B2 JP 3822163B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- power
- output signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、通信装置や記録再生装置、その他の信号処理装置に使用される自動利得制御：ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）に関するものである。
【０００２】
【従来の技術】
【特許文献１】
特開平１０−６５７５０号公報
【０００３】
第１の従来技術である遅延ＡＧＣを図１に示す。入力ＲＦ（高周波）信号は可変利得ＲＦ増幅器１３に供され増幅される。ここで説明を簡便にするため可変利得ＲＦ増幅器１３は可変減衰器１３１と固定利得ＲＦ増幅器１３２とから成るものとする。可変利得ＲＦ増幅器１３の出力信号は局部発振器１４の出力正弦波とミキサー１５によって乗算されＩＦ（中間周波）信号に周波数変換される。ミキサー出力ＩＦ信号はＳＡＷ（表面弾性波）フィルタ１６によって所望のチャンネル帯域の信号のみに帯域制限される。すなわちＳＡＷフィルタ１６により、隣接チャネル信号等の不要帯域信号が除去される。ここで説明を簡便にするため固定利得ＲＦ増幅器１３２、ミキサー１５、ＳＡＷフィルタ１６の総合の通過帯域電力利得は１であると仮定する。ＳＡＷフィルタ出力ＩＦ信号は可変利得ＩＦ増幅器１７に供され増幅された後、Ａ／Ｄ変換器１８によってデジタル化され復調ＬＳＩ１９に入力される。復調ＬＳＩ１９は適当な信号処理により入力ＩＦ信号を復調して送信データ系列を復号するとともに、Ａ／Ｄ変換器への入力ＩＦ信号が適切な電力Prefとなるように可変減衰器１３１の利得Gatt、可変利得ＩＦ増幅器１７の利得GifのＡＧＣ制御を行う。ＡＧＣ制御は以下のようにおこなわれる。まずGatt、Gifを適当な値に設定した状態で、Ａ／Ｄ変換器への入力ＩＦ信号電力Pifを算出する。システムの入力信号すなわち可変減衰器１３１の入力ＲＦ信号の通過帯域電力PinはPifから以下のように算出できる。
【０００４】
Pin = Pif ／ (Gif・Gatt) [式１]
【０００５】
Gif、Gattの制御は算出したPinに基づいて次式のように行われる。
【０００６】
Pin ＜ Pt ： Gatt = 1、Gif = Pref ／ Pin [式２]
【０００７】
Pin ≧ Pt ： Gatt = Pt／Pin、Gif = Pref ／ Pt [式３]
【０００８】
すなわち、Pinがある定数電力Pt未満の場合にはGattを最大とすることで雑音指数の最小化をはかり、PinがPt以上の場合には固定利得ＲＦ増幅器１３２入力の通過帯域電力をPtに制限することでＲＦ段の歪の抑制をはかる。
【０００９】
しかし上述の方法では、ＲＦ段の通過帯域電力は制限できても、その全帯域の総合電力は制限することができない。従って所望チャンネル帯域外の信号の電力が大きい場合にはＲＦ段にて信号が歪んでしまうという問題が指摘されている。
【００１０】
そこでこの問題を解決するために、ＲＦ段に専用の電力検出器を配置し、これを用いてＲＦ利得を独立して制御する方法が提案されている。これを図２に示す。
【００１１】
図２において可変利得ＲＦ増幅部２０の電力を検出するために電力検出部２５が設けられている。この電力検出部２０としては、ダイオードとコンデンサを利用した整流回路などを用いることができる。電力検出部２５の出力は、雑音や短期的電力変動の影響を軽減するために、低周波通過フィルタ２６によって平均化される。低周波通過フィルタ２６の出力である平均電力値は比較器２９に入力される。比較器２９のもう一方の入力は比較対象となる基準電力値（リファレンス）が設定される。すなわち、基準電力値よりも入力された平均電力値が大きいときは、比較器２９の出力により、可変利得高周波増幅部２０の増幅度が小さくなり、逆に基準電力値よりも入力された平均電力値が小さいときは、比較器２９の出力により、可変利得高周波増幅部２０の利得が大きくなる。すなわち、平均電力値が基準電力値と等しくなるように、可変利得高周波増幅部２０の利得が制御される。
【００１２】
一方、可変利得ＩＦ増幅器２４の利得はＡ／Ｄ変換器２７の入力が適切な電力となるように、復調ＬＳＩ２８によって制御される。
【００１３】
このようにＲＦ段、ＩＦ段のＡＧＣ制御を独立化することにより、図１にて示した遅延ＡＧＣの問題点である、所望チャンネル帯域外の信号の電力が大きい場合には、ＲＦ段にて信号が歪んでしまうことを回避することができる。
【００１４】
しかし、図２の場合においては、ＲＦ利得、ＩＦ利得の制御はそれぞれ個別に独立して行われており、システム全体としてのＡＧＣ制御ができないことが問題点として指摘されている。
【００１５】
また復調ＬＳＩから、直接ＲＦ段の利得を制御することができないためにＲＦ利得制御の制御スピードの適応制御ができないことも問題である。これらの問題を解決するには、復調ＬＳＩにＲＦ段、ＩＦ段、双方の電力情報を入力し、これに基づいてＲＦ利得、ＩＦ利得、双方の制御を統一的に復調ＬＳＩから行うことが必要となる。
【００１６】
【発明が解決しようとする課題】
これらの従来のＡＧＣシステムにおいては、復調ＬＳＩにＲＦ段の総合電力に関する情報が入力されていないため、システム全体としてのＡＧＣの調整、適応制御が行いにくいという問題点を有していた。
【００１７】
そこで、本発明では、従来のＡＧＣシステムと比較してハードウェア規模の大幅な増加を伴うことなく、ＲＦ利得制御を統一的に行うことを可能とし、これによりＲＦ／ＩＦ利得バランスの適応制御や、利得制御スピードの変更／適応制御が容易に可能になるＡＧＣシステムを提供することを目的としている。
【００１８】
【課題を解決するための手段】
請求項１に記載の発明は、高周波増幅部と、局部発振部と、前記高周波増幅部の出力信号と前記局部発振部の出力信号を混合し中間周波信号を生成する混合部と、前記中間周波信号を帯域制限する帯域制限フィルタ部と、前記帯域制限フィルタ部の出力信号を増幅する中間周波増幅部と、前記高周波増幅部の出力信号の電力を検出する電力検出部と、前記電力検出部の出力信号のうち低周波成分を選択する低周波通過フィルタ部と、前記低周波通過フィルタ部の出力信号と前記中間周波増幅部の出力信号を加算する加算部と、前記加算部の出力信号をアナログ／デジタル変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の出力信号の低域成分を分離して電力を検出することでＲＦ信号の電力情報を得て、前記Ａ／Ｄ変換部の出力信号のＩＦ成分を分離して電力を検出することでＩＦ信号の電力情報を得て、前記ＲＦ信号の電力情報および前記ＩＦ信号の電力情報に基づいて、前記高周波増幅部の増幅度と前記中間周波増幅部の増幅度を調整する制御部とを有することを特徴とする。
【００２０】
【発明の実施の形態】
−第１の実施形態−
以下、本発明によるＡＧＣシステムの実施形態について説明する。
【００２１】
図３は、本実施形態のＡＧＣシステム構成を示すブロック図である。
【００２２】
本実施形態のＡＧＣシステムは、可変利得高周波増幅部１と、局部発振部２と、混合部３と、帯域制限するＳＡＷフィルタ部４と、ＳＡＷフィルタ部４の出力信号を増幅する可変利得中間周波増幅部５と、高周波増幅部１の出力信号の電力を検出する電力検出部６と、低周波通過フィルタ（ＬＰＦ）部７と、加算部８と、Ａ／Ｄ変換部９と、復調ＬＳＩ１０からなる。可変利得高周波増幅部１は、復調ＬＳＩ１０によって減衰度が設定される可変減衰器１０１と、所定の増幅度を有した固定利得高周波増幅器１０２とから成り、可変利得高周波増幅部１の増幅度は、可変減衰器１０１の減衰度と固定利得高周波増幅器１０２の増幅度の合成値となる。
【００２３】
受信アンテナで受信された受信ＲＦ信号は、チューナ入力端子を通し可変利得高周波増幅部１に加えられ、可変利得高周波増幅部１で増幅される。増幅された受信信号は、混合部３で局部発振部２からの発振信号と混合され、この混合信号が帯域制限用のＳＡＷフィルタ部４に入力される。ここで中間周波数（ＩＦ）に一致したＩＦ信号だけが選択され、可変利得中間周波増幅部５に入力される。一方、可変利得高周波増幅部１の出力信号は、電力検出部６へも入力される。電力検出部６では入力された可変利得高周波増幅部１の出力信号の電力が検出され、その出力信号はＬＰＦ部７へ送られる。ＬＰＦ部７において電力検出部３の出力信号のうち低周波成分が選択され、加算部８へ送られる。加算部８では、低周波成分のみとなったＲＦ信号電力と、上記低周波成分より周波数の高い可変利得中間周波増幅部５出力のＩＦ信号を加算して、Ａ／Ｄ変換部９へ出力する。すなわち、ＲＦ段に配置した専用の電力検出部３の出力をＩＦ信号に重畳した後にＡ／Ｄ変換を行う。この構成により、ＲＦ段の電力情報を復調ＬＳＩ１０に入力することが可能となる。復調ＬＳＩ１０は、入力信号の低域成分を分離してこの抽出信号の電力を検出することでＲＦ信号の電力情報を、また入力信号のＩＦ成分を分離してこの抽出信号の電力を検出することでＩＦ信号の電力情報をそれぞれ得ることが可能となる。
【００２４】
復調ＬＳＩ１０では、得られたＲＦ段、ＩＦ段の電力情報に基づいて可変利得高周波増幅部１の増幅度（ＲＦ利得）および可変利得中間周波増幅部５の増幅度（ＩＦ利得）を、統一的に制御することができる。ここで、復調ＬＳＩ１０は、高周波増幅部の増幅度と中間周波増幅部の増幅度を調整する制御部に相当する。
【００２５】
具体的な制御方法として、例えば、ＲＦ段及びＩＦ段の各出力信号の電力情報とＲＦ段及びＩＦ段の各利得から、ＲＦ段及びＩＦ段への入力信号の電力をそれぞれ算出し、算出された各電力から通過帯域外電力（妨害波の電力）を算出する。即ち、例えば、ＩＦ段の入力信号の電力が入力ＲＦ信号の内の通過帯域電力（希望波の電力）を示すものであり、ＲＦ段の入力信号の電力からＩＦ段の入力信号の電力を差し引いたものが通過帯域外電力（妨害波の電力）を示すものとする。そして、この両者の関数としてＲＦ利得およびＩＦ利得を制御する。
【００２６】
この方法によれば、希望波と妨害波の電力比、いわゆるＤ／Ｕ比までも考慮したＡＧＣ制御が可能となり、従来法と比較して性能の向上が可能となる。なお、妨害波の電力を使用せず、ＲＦ、ＩＦ各段の入力信号の電力による関数によって制御を行なう方法も考えられる。また、各段の入力信号の電力の算出に際しては、混合部３やＳＡＷフィルタ部４等、信号経路に介在する回路の利得や損失等の特性も適宜考慮する。
【００２７】
また、全てのＡＧＣ制御を復調ＬＳＩから行っているため、復調ＬＳＩ内部で観測可能なＳＮ比やデータ誤り率を利用したＡＧＣ制御や、ＡＧＣ制御スピードの適応制御の実現も容易となる。
【００２８】
本実施形態によれば、従来の技術と比較して、ハードウェア規模の大幅な増加を伴うことなく、ＲＦ段の総合電力情報を復調ＬＳＩに入力することが可能となった。これにより、ＲＦ／ＩＦ利得バランスの適応制御や、ＲＦ利得制御スピードの適応制御が容易になった。
【００２９】
―第２の実施形態―
以下、本発明によるＡＧＣシステムの第２の実施形態について説明する。第１の実施形態と同一構成要素についての説明は省略する。
【００３０】
図４は、第２の実施形態のＡＧＣシステム構成をブロック図で示したものである。
【００３１】
本実施形態のＡＧＣシステムは、可変利得高周波増幅部１と、局部発振部２と、混合部３と、帯域制限するＳＡＷフィルタ部４と、ＳＡＷフィルタの出力信号を増幅する可変利得中間周波増幅部５と、高周波増幅部１の電力を検出する電力検出部６と、低周波通過フィルタ（ＬＰＦ）部７と、加算部８と、Ａ／Ｄ変換部９と、復調ＬＳＩ１０、ＣＰＵ１１およびメモリ１２からなる。
【００３２】
本実施形態においては、復調ＬＳＩ１０内で、ＩＦ信号を復調しデータのデジタル信号を得た後に、ＣＰＵ１１に信号を送る。ＣＰＵ１１はメモリ１２を適宜使用してデータの誤り率を計算し、信号の誤り率が最も小さくなるように、復調ＬＳＩ１０に可変利得高周波増幅部１の増幅率と可変利得中間周波増幅部５の増幅率を独立に変化させるように、信号を出力する。このようにしてデータの誤り率を最小にするように、増幅率を絶えず調整させることもできる。また、データの復調動作をＣＰＵ１１にて行うことも可能である。
【００３３】
本実施形態によれば、従来の技術と比較して、ハードウェア規模の大幅な増加を伴うことなく、高周波増幅部１の利得制御を復調ＬＳＩ１０から統一的に行うことが可能となった。これにより、ＲＦ／ＩＦ利得バランスの適応制御や、ＲＦ利得制御スピードの変更や、ＲＦ適応制御等が容易になった。
【００３４】
また、第１の実施形態、第２の実施形態において可変利得中間周波増幅部５の出力信号と、低周波通過フィルタ（ＬＰＦ）部７の出力信号を加算部８において加算した後の信号を、Ａ／Ｄ変換部９においてデジタル信号としているが、本願はこの形態に限られるわけではなく、加算部８を設けずに、低周波通過フィルタ（ＬＰＦ）部７の出力信号を、第２のＡ／Ｄ変換部を設け、第２のＡ／Ｄ変換部においてデジタル信号とし、復調ＬＳＩ１０に入力する構成としてもよい。この場合には、復調ＬＳＩ１０には２つのＡ／Ｄ変換部の出力信号が並行して入力されることになる。
【００３５】
一の実施形態によるＡＧＣシステムは、可変利得高周波増幅部１と、局部発振部２と、混合部３と、帯域制限するＳＡＷフィルタ部４と、ＳＡＷフィルタ部４の出力信号を増幅する可変利得中間周波増幅部５と、高周波増幅部１の出力信号の電力を検出する電力検出部６と、低周波通過フィルタ（ＬＰＦ）部７と、加算部８と、Ａ／Ｄ変換部９と、復調ＬＳＩ１０からなる。
【００３６】
この実施形態によれば希望波と妨害波の電力比、いわゆるＤ／Ｕ比までも考慮したＡＧＣ制御が可能となり従来法と比較して性能の向上が可能となる。また、全てのＡＧＣ制御を復調ＬＳＩから行っているため、復調ＬＳＩ内部で観測可能なＳＮ比やデータ誤り率を利用したＡＧＣ制御や、ＡＧＣ制御スピードの適応制御の実現も容易となる。
【００３７】
さらに、ハードウェア規模の大幅な増加を伴うことなく、ＲＦ段の総合電力情報を復調ＬＳＩに入力することが可能となった。これにより、ＲＦ／ＩＦ利得バランスの適応制御や、ＲＦ利得制御スピードの適応制御が容易になった。
【００３８】
他の一の実施形態によるＡＧＣシステムは、可変利得高周波増幅部１と、局部発振部２と、混合部３と、帯域制限するＳＡＷフィルタ部４と、ＳＡＷフィルタの出力信号を増幅する可変利得中間周波増幅部５と、高周波増幅部１の電力を検出する電力検出部６と、低周波通過フィルタ（ＬＰＦ）部７と、Ａ／Ｄ変換部９と、第２のＡ／Ｄ変換部と、復調ＬＳＩ１０、ＣＰＵ１１およびメモリ１２からなる。
【００３９】
この実施形態によれば、ハードウェア規模の大幅な増加を伴うことなく、高周波増幅部１の利得制御を復調ＬＳＩ１０から統一的に行うことが可能となった。これにより、ＲＦ／ＩＦ利得バランスの適応制御や、ＲＦ利得制御スピードの変更や、ＲＦ適応制御等が容易になった。
【図面の簡単な説明】
【図１】従来の遅延ＡＧＣシステムをブロック図で示したものである。
【図２】従来のＡＧＣシステムをブロック図で示したものである。
【図３】第１実施形態のＡＧＣシステム構成をブロック図で示したものである。
【図４】第２実施形態のＡＧＣシステム構成をブロック図で示したものである。
【符号の説明】
１、１３、２０：可変利得高周波増幅部
２、１４、２１：局部発振部
３、１５、２２：混合部
４、１６、２３：フィルタ部
５、１７、２４：可変利得中間周波増幅部
６、２５：電力検出部
７、２６：低周波通過フィルタ部
８：加算部
９、１８、２７：Ａ／Ｄ変換部
１０、１９、２８：復調ＬＳＩ
１１：ＣＰＵ
１２：メモリ
２９：比較器
【発明の属する技術分野】
本発明は、通信装置や記録再生装置、その他の信号処理装置に使用される自動利得制御：ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）に関するものである。
【０００２】
【従来の技術】
【特許文献１】
特開平１０−６５７５０号公報
【０００３】
第１の従来技術である遅延ＡＧＣを図１に示す。入力ＲＦ（高周波）信号は可変利得ＲＦ増幅器１３に供され増幅される。ここで説明を簡便にするため可変利得ＲＦ増幅器１３は可変減衰器１３１と固定利得ＲＦ増幅器１３２とから成るものとする。可変利得ＲＦ増幅器１３の出力信号は局部発振器１４の出力正弦波とミキサー１５によって乗算されＩＦ（中間周波）信号に周波数変換される。ミキサー出力ＩＦ信号はＳＡＷ（表面弾性波）フィルタ１６によって所望のチャンネル帯域の信号のみに帯域制限される。すなわちＳＡＷフィルタ１６により、隣接チャネル信号等の不要帯域信号が除去される。ここで説明を簡便にするため固定利得ＲＦ増幅器１３２、ミキサー１５、ＳＡＷフィルタ１６の総合の通過帯域電力利得は１であると仮定する。ＳＡＷフィルタ出力ＩＦ信号は可変利得ＩＦ増幅器１７に供され増幅された後、Ａ／Ｄ変換器１８によってデジタル化され復調ＬＳＩ１９に入力される。復調ＬＳＩ１９は適当な信号処理により入力ＩＦ信号を復調して送信データ系列を復号するとともに、Ａ／Ｄ変換器への入力ＩＦ信号が適切な電力Prefとなるように可変減衰器１３１の利得Gatt、可変利得ＩＦ増幅器１７の利得GifのＡＧＣ制御を行う。ＡＧＣ制御は以下のようにおこなわれる。まずGatt、Gifを適当な値に設定した状態で、Ａ／Ｄ変換器への入力ＩＦ信号電力Pifを算出する。システムの入力信号すなわち可変減衰器１３１の入力ＲＦ信号の通過帯域電力PinはPifから以下のように算出できる。
【０００４】
Pin = Pif ／ (Gif・Gatt) [式１]
【０００５】
Gif、Gattの制御は算出したPinに基づいて次式のように行われる。
【０００６】
Pin ＜ Pt ： Gatt = 1、Gif = Pref ／ Pin [式２]
【０００７】
Pin ≧ Pt ： Gatt = Pt／Pin、Gif = Pref ／ Pt [式３]
【０００８】
すなわち、Pinがある定数電力Pt未満の場合にはGattを最大とすることで雑音指数の最小化をはかり、PinがPt以上の場合には固定利得ＲＦ増幅器１３２入力の通過帯域電力をPtに制限することでＲＦ段の歪の抑制をはかる。
【０００９】
しかし上述の方法では、ＲＦ段の通過帯域電力は制限できても、その全帯域の総合電力は制限することができない。従って所望チャンネル帯域外の信号の電力が大きい場合にはＲＦ段にて信号が歪んでしまうという問題が指摘されている。
【００１０】
そこでこの問題を解決するために、ＲＦ段に専用の電力検出器を配置し、これを用いてＲＦ利得を独立して制御する方法が提案されている。これを図２に示す。
【００１１】
図２において可変利得ＲＦ増幅部２０の電力を検出するために電力検出部２５が設けられている。この電力検出部２０としては、ダイオードとコンデンサを利用した整流回路などを用いることができる。電力検出部２５の出力は、雑音や短期的電力変動の影響を軽減するために、低周波通過フィルタ２６によって平均化される。低周波通過フィルタ２６の出力である平均電力値は比較器２９に入力される。比較器２９のもう一方の入力は比較対象となる基準電力値（リファレンス）が設定される。すなわち、基準電力値よりも入力された平均電力値が大きいときは、比較器２９の出力により、可変利得高周波増幅部２０の増幅度が小さくなり、逆に基準電力値よりも入力された平均電力値が小さいときは、比較器２９の出力により、可変利得高周波増幅部２０の利得が大きくなる。すなわち、平均電力値が基準電力値と等しくなるように、可変利得高周波増幅部２０の利得が制御される。
【００１２】
一方、可変利得ＩＦ増幅器２４の利得はＡ／Ｄ変換器２７の入力が適切な電力となるように、復調ＬＳＩ２８によって制御される。
【００１３】
このようにＲＦ段、ＩＦ段のＡＧＣ制御を独立化することにより、図１にて示した遅延ＡＧＣの問題点である、所望チャンネル帯域外の信号の電力が大きい場合には、ＲＦ段にて信号が歪んでしまうことを回避することができる。
【００１４】
しかし、図２の場合においては、ＲＦ利得、ＩＦ利得の制御はそれぞれ個別に独立して行われており、システム全体としてのＡＧＣ制御ができないことが問題点として指摘されている。
【００１５】
また復調ＬＳＩから、直接ＲＦ段の利得を制御することができないためにＲＦ利得制御の制御スピードの適応制御ができないことも問題である。これらの問題を解決するには、復調ＬＳＩにＲＦ段、ＩＦ段、双方の電力情報を入力し、これに基づいてＲＦ利得、ＩＦ利得、双方の制御を統一的に復調ＬＳＩから行うことが必要となる。
【００１６】
【発明が解決しようとする課題】
これらの従来のＡＧＣシステムにおいては、復調ＬＳＩにＲＦ段の総合電力に関する情報が入力されていないため、システム全体としてのＡＧＣの調整、適応制御が行いにくいという問題点を有していた。
【００１７】
そこで、本発明では、従来のＡＧＣシステムと比較してハードウェア規模の大幅な増加を伴うことなく、ＲＦ利得制御を統一的に行うことを可能とし、これによりＲＦ／ＩＦ利得バランスの適応制御や、利得制御スピードの変更／適応制御が容易に可能になるＡＧＣシステムを提供することを目的としている。
【００１８】
【課題を解決するための手段】
請求項１に記載の発明は、高周波増幅部と、局部発振部と、前記高周波増幅部の出力信号と前記局部発振部の出力信号を混合し中間周波信号を生成する混合部と、前記中間周波信号を帯域制限する帯域制限フィルタ部と、前記帯域制限フィルタ部の出力信号を増幅する中間周波増幅部と、前記高周波増幅部の出力信号の電力を検出する電力検出部と、前記電力検出部の出力信号のうち低周波成分を選択する低周波通過フィルタ部と、前記低周波通過フィルタ部の出力信号と前記中間周波増幅部の出力信号を加算する加算部と、前記加算部の出力信号をアナログ／デジタル変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部の出力信号の低域成分を分離して電力を検出することでＲＦ信号の電力情報を得て、前記Ａ／Ｄ変換部の出力信号のＩＦ成分を分離して電力を検出することでＩＦ信号の電力情報を得て、前記ＲＦ信号の電力情報および前記ＩＦ信号の電力情報に基づいて、前記高周波増幅部の増幅度と前記中間周波増幅部の増幅度を調整する制御部とを有することを特徴とする。
【００２０】
【発明の実施の形態】
−第１の実施形態−
以下、本発明によるＡＧＣシステムの実施形態について説明する。
【００２１】
図３は、本実施形態のＡＧＣシステム構成を示すブロック図である。
【００２２】
本実施形態のＡＧＣシステムは、可変利得高周波増幅部１と、局部発振部２と、混合部３と、帯域制限するＳＡＷフィルタ部４と、ＳＡＷフィルタ部４の出力信号を増幅する可変利得中間周波増幅部５と、高周波増幅部１の出力信号の電力を検出する電力検出部６と、低周波通過フィルタ（ＬＰＦ）部７と、加算部８と、Ａ／Ｄ変換部９と、復調ＬＳＩ１０からなる。可変利得高周波増幅部１は、復調ＬＳＩ１０によって減衰度が設定される可変減衰器１０１と、所定の増幅度を有した固定利得高周波増幅器１０２とから成り、可変利得高周波増幅部１の増幅度は、可変減衰器１０１の減衰度と固定利得高周波増幅器１０２の増幅度の合成値となる。
【００２３】
受信アンテナで受信された受信ＲＦ信号は、チューナ入力端子を通し可変利得高周波増幅部１に加えられ、可変利得高周波増幅部１で増幅される。増幅された受信信号は、混合部３で局部発振部２からの発振信号と混合され、この混合信号が帯域制限用のＳＡＷフィルタ部４に入力される。ここで中間周波数（ＩＦ）に一致したＩＦ信号だけが選択され、可変利得中間周波増幅部５に入力される。一方、可変利得高周波増幅部１の出力信号は、電力検出部６へも入力される。電力検出部６では入力された可変利得高周波増幅部１の出力信号の電力が検出され、その出力信号はＬＰＦ部７へ送られる。ＬＰＦ部７において電力検出部３の出力信号のうち低周波成分が選択され、加算部８へ送られる。加算部８では、低周波成分のみとなったＲＦ信号電力と、上記低周波成分より周波数の高い可変利得中間周波増幅部５出力のＩＦ信号を加算して、Ａ／Ｄ変換部９へ出力する。すなわち、ＲＦ段に配置した専用の電力検出部３の出力をＩＦ信号に重畳した後にＡ／Ｄ変換を行う。この構成により、ＲＦ段の電力情報を復調ＬＳＩ１０に入力することが可能となる。復調ＬＳＩ１０は、入力信号の低域成分を分離してこの抽出信号の電力を検出することでＲＦ信号の電力情報を、また入力信号のＩＦ成分を分離してこの抽出信号の電力を検出することでＩＦ信号の電力情報をそれぞれ得ることが可能となる。
【００２４】
復調ＬＳＩ１０では、得られたＲＦ段、ＩＦ段の電力情報に基づいて可変利得高周波増幅部１の増幅度（ＲＦ利得）および可変利得中間周波増幅部５の増幅度（ＩＦ利得）を、統一的に制御することができる。ここで、復調ＬＳＩ１０は、高周波増幅部の増幅度と中間周波増幅部の増幅度を調整する制御部に相当する。
【００２５】
具体的な制御方法として、例えば、ＲＦ段及びＩＦ段の各出力信号の電力情報とＲＦ段及びＩＦ段の各利得から、ＲＦ段及びＩＦ段への入力信号の電力をそれぞれ算出し、算出された各電力から通過帯域外電力（妨害波の電力）を算出する。即ち、例えば、ＩＦ段の入力信号の電力が入力ＲＦ信号の内の通過帯域電力（希望波の電力）を示すものであり、ＲＦ段の入力信号の電力からＩＦ段の入力信号の電力を差し引いたものが通過帯域外電力（妨害波の電力）を示すものとする。そして、この両者の関数としてＲＦ利得およびＩＦ利得を制御する。
【００２６】
この方法によれば、希望波と妨害波の電力比、いわゆるＤ／Ｕ比までも考慮したＡＧＣ制御が可能となり、従来法と比較して性能の向上が可能となる。なお、妨害波の電力を使用せず、ＲＦ、ＩＦ各段の入力信号の電力による関数によって制御を行なう方法も考えられる。また、各段の入力信号の電力の算出に際しては、混合部３やＳＡＷフィルタ部４等、信号経路に介在する回路の利得や損失等の特性も適宜考慮する。
【００２７】
また、全てのＡＧＣ制御を復調ＬＳＩから行っているため、復調ＬＳＩ内部で観測可能なＳＮ比やデータ誤り率を利用したＡＧＣ制御や、ＡＧＣ制御スピードの適応制御の実現も容易となる。
【００２８】
本実施形態によれば、従来の技術と比較して、ハードウェア規模の大幅な増加を伴うことなく、ＲＦ段の総合電力情報を復調ＬＳＩに入力することが可能となった。これにより、ＲＦ／ＩＦ利得バランスの適応制御や、ＲＦ利得制御スピードの適応制御が容易になった。
【００２９】
―第２の実施形態―
以下、本発明によるＡＧＣシステムの第２の実施形態について説明する。第１の実施形態と同一構成要素についての説明は省略する。
【００３０】
図４は、第２の実施形態のＡＧＣシステム構成をブロック図で示したものである。
【００３１】
本実施形態のＡＧＣシステムは、可変利得高周波増幅部１と、局部発振部２と、混合部３と、帯域制限するＳＡＷフィルタ部４と、ＳＡＷフィルタの出力信号を増幅する可変利得中間周波増幅部５と、高周波増幅部１の電力を検出する電力検出部６と、低周波通過フィルタ（ＬＰＦ）部７と、加算部８と、Ａ／Ｄ変換部９と、復調ＬＳＩ１０、ＣＰＵ１１およびメモリ１２からなる。
【００３２】
本実施形態においては、復調ＬＳＩ１０内で、ＩＦ信号を復調しデータのデジタル信号を得た後に、ＣＰＵ１１に信号を送る。ＣＰＵ１１はメモリ１２を適宜使用してデータの誤り率を計算し、信号の誤り率が最も小さくなるように、復調ＬＳＩ１０に可変利得高周波増幅部１の増幅率と可変利得中間周波増幅部５の増幅率を独立に変化させるように、信号を出力する。このようにしてデータの誤り率を最小にするように、増幅率を絶えず調整させることもできる。また、データの復調動作をＣＰＵ１１にて行うことも可能である。
【００３３】
本実施形態によれば、従来の技術と比較して、ハードウェア規模の大幅な増加を伴うことなく、高周波増幅部１の利得制御を復調ＬＳＩ１０から統一的に行うことが可能となった。これにより、ＲＦ／ＩＦ利得バランスの適応制御や、ＲＦ利得制御スピードの変更や、ＲＦ適応制御等が容易になった。
【００３４】
また、第１の実施形態、第２の実施形態において可変利得中間周波増幅部５の出力信号と、低周波通過フィルタ（ＬＰＦ）部７の出力信号を加算部８において加算した後の信号を、Ａ／Ｄ変換部９においてデジタル信号としているが、本願はこの形態に限られるわけではなく、加算部８を設けずに、低周波通過フィルタ（ＬＰＦ）部７の出力信号を、第２のＡ／Ｄ変換部を設け、第２のＡ／Ｄ変換部においてデジタル信号とし、復調ＬＳＩ１０に入力する構成としてもよい。この場合には、復調ＬＳＩ１０には２つのＡ／Ｄ変換部の出力信号が並行して入力されることになる。
【００３５】
一の実施形態によるＡＧＣシステムは、可変利得高周波増幅部１と、局部発振部２と、混合部３と、帯域制限するＳＡＷフィルタ部４と、ＳＡＷフィルタ部４の出力信号を増幅する可変利得中間周波増幅部５と、高周波増幅部１の出力信号の電力を検出する電力検出部６と、低周波通過フィルタ（ＬＰＦ）部７と、加算部８と、Ａ／Ｄ変換部９と、復調ＬＳＩ１０からなる。
【００３６】
この実施形態によれば希望波と妨害波の電力比、いわゆるＤ／Ｕ比までも考慮したＡＧＣ制御が可能となり従来法と比較して性能の向上が可能となる。また、全てのＡＧＣ制御を復調ＬＳＩから行っているため、復調ＬＳＩ内部で観測可能なＳＮ比やデータ誤り率を利用したＡＧＣ制御や、ＡＧＣ制御スピードの適応制御の実現も容易となる。
【００３７】
さらに、ハードウェア規模の大幅な増加を伴うことなく、ＲＦ段の総合電力情報を復調ＬＳＩに入力することが可能となった。これにより、ＲＦ／ＩＦ利得バランスの適応制御や、ＲＦ利得制御スピードの適応制御が容易になった。
【００３８】
他の一の実施形態によるＡＧＣシステムは、可変利得高周波増幅部１と、局部発振部２と、混合部３と、帯域制限するＳＡＷフィルタ部４と、ＳＡＷフィルタの出力信号を増幅する可変利得中間周波増幅部５と、高周波増幅部１の電力を検出する電力検出部６と、低周波通過フィルタ（ＬＰＦ）部７と、Ａ／Ｄ変換部９と、第２のＡ／Ｄ変換部と、復調ＬＳＩ１０、ＣＰＵ１１およびメモリ１２からなる。
【００３９】
この実施形態によれば、ハードウェア規模の大幅な増加を伴うことなく、高周波増幅部１の利得制御を復調ＬＳＩ１０から統一的に行うことが可能となった。これにより、ＲＦ／ＩＦ利得バランスの適応制御や、ＲＦ利得制御スピードの変更や、ＲＦ適応制御等が容易になった。
【図面の簡単な説明】
【図１】従来の遅延ＡＧＣシステムをブロック図で示したものである。
【図２】従来のＡＧＣシステムをブロック図で示したものである。
【図３】第１実施形態のＡＧＣシステム構成をブロック図で示したものである。
【図４】第２実施形態のＡＧＣシステム構成をブロック図で示したものである。
【符号の説明】
１、１３、２０：可変利得高周波増幅部
２、１４、２１：局部発振部
３、１５、２２：混合部
４、１６、２３：フィルタ部
５、１７、２４：可変利得中間周波増幅部
６、２５：電力検出部
７、２６：低周波通過フィルタ部
８：加算部
９、１８、２７：Ａ／Ｄ変換部
１０、１９、２８：復調ＬＳＩ
１１：ＣＰＵ
１２：メモリ
２９：比較器
Claims (1)
- 高周波増幅部と、
局部発振部と、
前記高周波増幅部の出力信号と前記局部発振部の出力信号を混合し中間周波信号を生成する混合部と、
前記中間周波信号を帯域制限する帯域制限フィルタ部と、
前記帯域制限フィルタ部の出力信号を増幅する中間周波増幅部と、
前記高周波増幅部の出力信号の電力を検出する電力検出部と、
前記電力検出部の出力信号のうち低周波成分を選択する低周波通過フィルタ部と、
前記低周波通過フィルタ部の出力信号と前記中間周波増幅部の出力信号を加算する加算部と、
前記加算部の出力信号をアナログ／デジタル変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部の出力信号の低域成分を分離して電力を検出することでＲＦ信号の電力情報を得て、前記Ａ／Ｄ変換部の出力信号のＩＦ成分を分離して電力を検出することでＩＦ信号の電力情報を得て、前記ＲＦ信号の電力情報および前記ＩＦ信号の電力情報に基づいて、前記高周波増幅部の増幅度と前記中間周波増幅部の増幅度を調整する制御部と、
を有することを特徴とするＡＧＣシステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002308410A JP3822163B2 (ja) | 2002-10-23 | 2002-10-23 | Ａｇｃシステム |
| US10/689,664 US7110735B2 (en) | 2002-10-23 | 2003-10-22 | Automatic gain control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002308410A JP3822163B2 (ja) | 2002-10-23 | 2002-10-23 | Ａｇｃシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004147000A JP2004147000A (ja) | 2004-05-20 |
| JP3822163B2 true JP3822163B2 (ja) | 2006-09-13 |
Family
ID=32170974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002308410A Expired - Fee Related JP3822163B2 (ja) | 2002-10-23 | 2002-10-23 | Ａｇｃシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7110735B2 (ja) |
| JP (1) | JP3822163B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4246622B2 (ja) * | 2003-12-26 | 2009-04-02 | 古野電気株式会社 | マイクロ波周波数変換器 |
| JP4610944B2 (ja) * | 2004-06-28 | 2011-01-12 | 三星電子株式会社 | 自動利得制御装置 |
| EP1653647B1 (en) * | 2004-10-28 | 2011-07-27 | Advanced Digital Broadcast S.A. | Signal receiver and method for optimizing gain of a tuner |
| US7596355B2 (en) * | 2004-11-29 | 2009-09-29 | Intel Corporation | System and method capable of closed loop MIMO calibration |
| KR100768446B1 (ko) * | 2005-04-12 | 2007-10-19 | (주)에이스딕시오 | 방송 수신기 |
| CN100468971C (zh) * | 2005-06-03 | 2009-03-11 | 鸿富锦精密工业（深圳）有限公司 | 一种扫描频道的方法 |
| JP2006352674A (ja) * | 2005-06-17 | 2006-12-28 | Mitsubishi Electric Corp | 受信装置 |
| KR100718140B1 (ko) * | 2005-11-12 | 2007-05-14 | 삼성전자주식회사 | 반도체 탐침 및 이를 이용한 기록 재생 방법 |
| US7643812B2 (en) * | 2006-09-18 | 2010-01-05 | Agere Systems Inc. | Method and apparatus for a single-path enhanced-algorithm digital automatic gain control integrated receiver with power management and XM interference enhancement |
| US7978773B2 (en) * | 2006-12-29 | 2011-07-12 | Agere Systems Inc. | Multi-channel receiver with improved AGC |
| US7769357B2 (en) * | 2007-04-25 | 2010-08-03 | Agere Systems Inc. | Multi-channel receiver with improved AGC |
| US7809343B2 (en) * | 2007-04-25 | 2010-10-05 | Agere Systems Inc. | Multi-channel receiver with improved AGC |
| JP2009246477A (ja) * | 2008-03-28 | 2009-10-22 | Nippon Telegr & Teleph Corp <Ntt> | マルチモード通信装置及びその通信用回路 |
| CN101826849B (zh) * | 2010-05-19 | 2013-03-06 | 中国电子科技集团公司第四十一研究所 | 一种数字式快速自动增益预调节的装置 |
| CN102522960B (zh) * | 2011-12-23 | 2015-10-14 | 中国电子科技集团公司第四十一研究所 | 一种采用硬件控制的矢量网络分析仪中频增益自动控制方法 |
| CN104767541B (zh) * | 2015-04-22 | 2017-10-17 | 清华大学 | 一种接收机快速自动增益控制系统及控制方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3442262B2 (ja) | 1996-06-07 | 2003-09-02 | シャープ株式会社 | ベースバンド信号歪に応答するａｇｃシステム |
| US6628932B1 (en) * | 2000-09-29 | 2003-09-30 | Northrop Grumman Corporation | Radio receiver automatic gain control techniques |
| US6785523B2 (en) * | 2001-05-04 | 2004-08-31 | Atheros Communications, Inc. | Self-correlation detection in automatic gain calibration |
-
2002
- 2002-10-23 JP JP2002308410A patent/JP3822163B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-22 US US10/689,664 patent/US7110735B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004147000A (ja) | 2004-05-20 |
| US20040087287A1 (en) | 2004-05-06 |
| US7110735B2 (en) | 2006-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3822163B2 (ja) | Ａｇｃシステム | |
| US7352310B2 (en) | Receiving device and automatic gain control method | |
| CA2363400C (en) | System and method for inverting automatic gain control (agc) and soft limiting | |
| US7257379B2 (en) | Compensating for analog radio component impairments to relax specifications | |
| JPH11234150A (ja) | デジタル復調装置 | |
| JPH11112461A (ja) | デジタル通信の受信機 | |
| US7072424B2 (en) | Adaptive direct conversion receiver | |
| JP3531571B2 (ja) | 振幅偏差補正回路 | |
| WO2006093012A1 (ja) | ダイバーシティ受信装置及びその利得調整方法 | |
| JP4027565B2 (ja) | ディジタル受信機 | |
| WO2012017627A1 (ja) | 高周波受信装置及び無線受信機 | |
| US7460890B2 (en) | Bi-modal RF architecture for low power devices | |
| JP2001086172A (ja) | 受信機 | |
| JP4737458B2 (ja) | 受信振幅補正回路及び受信振幅補正方法並びにそれを用いた受信機 | |
| JP2004153718A (ja) | Ａｇｃ制御回路及びａｇｃ増幅器制御方法 | |
| JP4933624B2 (ja) | 無線受信機 | |
| JP3919342B2 (ja) | 広帯域ディジタル受信機 | |
| JP4135542B2 (ja) | 無線通信機 | |
| JP4843397B2 (ja) | 受信装置 | |
| JP4133599B2 (ja) | 受信システム | |
| JP2003188751A (ja) | 受信機 | |
| JP2006524976A (ja) | チューナー用ａｇｃ回路配置 | |
| JP2004304568A (ja) | 受信回路およびこれを用いた移動無線受信機 | |
| JPH07303126A (ja) | 受信装置 | |
| WO2007111311A1 (ja) | 受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040727 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040727 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060621 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |