JP3805884B2

JP3805884B2 - Ａｔｍ中継装置

Info

Publication number: JP3805884B2
Application number: JP36678497A
Authority: JP
Inventors: 和男野上
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-12-26
Filing date: 1997-12-26
Publication date: 2006-08-09
Anticipated expiration: 2017-12-26
Also published as: JPH11196102A

Description

【０００１】
【発明の属する技術分野】
この発明はＡＴＭ中継装置に関する。
【０００２】
【従来の技術】
インターネットおよびイントラネットの急速な普及に伴う通信量の増大と音声、動画といったリアルタイム情報のサポートに対する要求の急速な高まりは大容量な情報を高速にリアルタイムに処理できる通信インフラストラクチャの構築要求を意味している。その中核となるのがルータである。これまでにルータ技術はパケットの転送処理をソフトウェア技術を用いて実現しており単位時間に処理できるパケットの数には限界があるとともに処理に要する時間もまちまちである。従って、今後要求される大容量かつリアルタイム通信には必ずしも対応できるとは言い難い。従来のルータ装置の性能は、ソフトウェア処理つまりＣＰＵの性能により決定されているため、この様な技術を核に新しい高速化技術を導入することによる大きな性能の向上は難しい。ＩＰパケット中継のハードウェアアーキテクチャからの見直しが余儀なくされる。このような既存のルータの性能に対するボトルネックを解決する手段として、ＡＴＭ交換技術とＩＰ処理とを統合させた技術が上げられる。機能としてはルータだがパケット転送をＡＴＭスイッチの力で高速化する、つまりソフトウェア処理をＩＰパケット毎に行わずにダイレクトなＡＴＭコネクションで結ぶものである。この様なＡＴＭ技術を用いたルータはＣＳＲ(Cell Switch Router)として知られている。
【０００３】
図８（ａ）、（ｂ）はＣＳＲの構成の第１の例を示す図であり、ＡＴＭスイッチ部２とＩＰプロセシング部１とのＣＰＵ通信にＡＴＭ I/Fを使用した例である。ＩＰプロセシング部１のソフトウェアは、ＣＳＲプロトコル１ａとＵＤＰ(User Datagram Protocol)／ＩＰ(Internet Protocol )１ｂとＢＳＤカーネル１ｃとＡＴＭドライバ１ｄとシリアルドライバ１ｅとから構成される。また、図８（ｃ）、（ｄ）はＡＴＭスイッチ部２とＩＰプロセシング部１のＣＰＵ通信にイーサネットなどの非同期ポートを使用した場合の例である。
【０００４】
ＡＴＭドライバ１ｄはＡＴＭスイッチ部２との接続に用いられる。ＩＰプロセシング部１のＣＰＵは、ＡＴＭスイッチ部２のＣＰＵとの通信により、カットスルーのためのＡＴＭスイッチ部２のＶＰI(Virtual Path Identifier)/ＶＣI(Virtual Channel Identifier)の設定指示と開放指示を行う。ＣＳＲでは従来のソフトウェア処理によるパケット転送モードつまりホップバイホップ転送モードと、ＡＴＭスイッチを用いたハードウェアによる高速パケット転送モードを同時に提供する。本構成のＣＳＲを使用すると図９にて後述するように、動作としては通信の途中でＩＰプロセシング部１から処理を切り離し、ＡＴＭスイッチ部２でカットスルーをして転送速度の高速化をはかることができる。カットスルーとは近道を通ること、つまり入力パケットはルータ部つまりＩＰプロセシング部１には常に転送されずに、ＡＴＭスイッチ部２だけで出力ポートに中継されるものである。エンド端末や中継のＡＴＭスイッチにはカットスルー処理は見えない。エンド端末は既存のＩＰルータネットワークを利用する時と同じ様に隣接するＣＳＲ(ＩＰルータ)宛にＩＰパケットを送信すればよい。
【０００５】
図９にＣＳＲの基本動作原理を示す。図９（ａ）に示すように、最初のパケットはホップバイホップ転送モードにより転送されＣＳＲにおいてパケットの再構築が行われ、パケットのヘッダが解析される。ＣＳＲはパケットヘッダ情報を用いて、次ホップのノード(ルータあるいは宛先ホスト )あるいはネットワーク(ルータ )へパケットを転送する。アプリケーションの継続期間が長いと期待されるパケットフロー例えばftp、telnet 、ＷＷＷなどの場合には、図９（ｂ）に示すように、隣接ノード間のプロトコル(ＣＳＲプロトコル)によりパケットフローとカットスルー転送経路(ＡＴＭ−ＶＣ)の対応関係を通知する事によりカットスルー転送経路が確立される。カットスルー転送経路確立の判断はTCP／UDPポート番号の情報、又はパケット長などを用いて（トリガ）行う。
【０００６】
カットスルー転送経路が確立された後は図９（ｃ）に示すように、パケットはＣＳＲにおいて再構築されることなくＡＴＭヘッダ情報ＶＰI／ＶＣIなどを用いてスイッチングされる。アプリケーションのパケットフロー量の減少が検出されるとＣＳＲは図９（ｄ）に示すように、ＣＳＲプロトコルを用いてカットスルー転送経路の開放を行う。カットスルー転送路の解放後はホップバイホップ転送モードに遷移する（図９（ａ））。ＣＳＲプロトコルは隣接ノード間のみで有効なプロトコルであり、ＣＳＲプロトコルによって交換された情報／状態は隣接ノード間のみで有効である。従ってカットスルーパケット転送に関する情報/ 状態に対しては隣接ノード間のみで同期がとれていれば十分であり、全てのノード間でのグローバルな同期を必要としない。定期的な情報/状態のリフレッシュを行う。さらにカットスルー転送経路の確立ポリシーは各ＣＳＲのローカル判断である。
【０００７】
図１０はＲＳＶＰ（リソースリザベーションプロトコル）をトリガにした上記ＣＳＲの動作原理を示す図である。基本的な部分は図１１と同様である。ＣＳＲはまず図１０（ａ）に示すように、ＩＰプロセシングにて処理を行う通常のＩＰルータとして動作しており、この時はデフォルトの仮想チャネルＶＣを使用している。ここで、図１０（ｂ）に示すように、データの受信側(ＣＳＲ-3)からのＲＳＶＰ要求メッセージを受信した場合には、これをトリガとしてＣＳＲ-2は、ＣＳＲ-3と新しいチャネルＶＣ(ＶＰI/ＶＣI)を設定する。同様にしてＣＳＲ-１とＣＳＲ-2間も新しいチャネルを使って流れる。ＣＳＲ間プロトコルにてお互いのＶＰI/ ＶＣIのやり取りをした後データは新しいチャネルを使って流れる。ＣＳＲ-1とＣＳＲ-2間のチャネルとＣＳＲ-2とＣＳＲ-3間のチャネルを直接ＡＴＭ接続する事により高速なパケット転送つまりカットスルー転送が行われる（図１０（ｃ））。アプリケーションのパケットフロー量の減少が検出されるとＣＳＲは図１０（ｄ）に示すように、ＣＳＲプロトコルを用いてカットスルー転送経路の開放を行う。
【０００８】
上記したように、インターネット上での音声や動画の転送が試みられるようになった現在、将来に向けての通信品質の制御、複数のＱＯＳクラスの提供に対する要求が急速に高まっており、上記のパケットフロー毎にＡＴＭのＶＣＣを提供するフロードリブンのＣＳＲ方式ではＲＳＶＰの様にノードがネットワークに対してコントロールメッセージを送信することでＱＯＳ(Quality of Service)クラスの要求及び提供を行う方法(コントロールドリブン)、アプリケーションの種類の情報を用いてＱＯＳクラスを決める方法(データドリブン)が容易に可能である。
【０００９】
柔軟な対応を考慮し、フロードリブンカットスルーパスではＲＳＶＰの様なコントロールパケットをネットワーク側に転送する事によって生成されるパスつまりコントロールドリブンパスを設ける方法と、コントロールパケットの情報を用いずに生成されるパス、つまりデータドリブンパスのデュアルモードの運用をするべきである。
【００１０】
しかしアプリケーションフローの到着毎にカットスルーパスを生成する方法つまりフロードリブン型のみの運用を行うと、大規模なネットワーク網に適用した場合にはカットスルーパスの形成に必要となるＶＣ数が非常に大きくなることが懸念される。
【００１１】
しかし、この問題の解決には、ネットワーク管理者があらかじめ異なるＱＯＳクラスを持つカットスルーパスを用意する方法(トポロジードリブン)を用いれば解決できる。つまり、トポロジードリブンでは、同一のアドレスを持つサブネットへ転送されるパケットを同じカットスルーパスに共有させる、つまりマージングすることが可能であるためである。つまりカットスルーパスの生成はネットワークトポロジーの情報に基づき行えるため、このトポロジードリブンによりカットスルーによるパケット転送に必要となるＶＣ数が大幅に改善できる。
【００１２】
しかし、トポロジードリブンのみの運用では品質保証例えば帯域保証を行う場合にはノード間に用意する帯域幅をトラヒック（データフロー）の量が比較的多い時に要求される帯域にする必要がある。つまり、ネットワーク管理者があらかじめ異なるＱＯＳクラスを持つカットスルーパスを用意する必要があり、帯域の無駄づかいとなる。
【００１３】
したがって、フロードリブンとトポロジードリブンの両者の特徴を生かし、両方をサポートするデュアルモードによる運用が最適である。
【００１４】
図１１（ａ）は上記したフロードリブンの動作を示し、図１１（ｂ）は上記したトポロジードリブンの動作を示し、図１１（ｃ）は両モードを組み合せたデュアルモードを示している。
【００１５】
すなわち、トポロジードリブンに、フロードリブンを同時に適用すれば品質保証を要求するパケットフローに対してはオンデマンドに帯域を確保する事が可能となる。これによってトポロジードリブンで使用する帯域幅をトポロジードリブンのみで適用する場合に比較して小さくする事が可能となる。
【００１６】
ところで、ネットワーク内には複数のアプリケーションで通信資源つまりＶＣを共有するパケットフローつまりトポロジードリブンパスと、アプリケーション毎に通信資源つまりＶＣを割り当てるべきパケットフローあるいは異なる通信品質クラスを要求するパケットフローが同時に存在する事が考えられるため、トポロジードリブンのみの運用でこのような要求を満足するために、トポロジードリブンの中に異なる通信品質クラスを提供する必要がある。要求通信品質クラス毎にカットスルーパスを使い分ける事でハードウェア機能が単純化できるデュアルモードが運用できなければならない。
【００１７】
トポロジードリブン型ＣＳＲネットワークはＶＰベースで実現する方式とＶＣベースで実現する方式が考えられる。ＶＰベースでの実現の場合１つのノードから設定できるパスが最大２５６（２の８乗 )本であり、拡張性に乏しいネットワークとなってしまう。一方、ＶＣベースで実現した場合には、複数のフローがトポロジードリブンネットワークに合流されるノードにおいてＡＡＬ(ATM Adaptation Layer)５レベルでのセル順序性を保証するＶＣマージング機能のサポートが必要になる。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記したＶＣマージングを行なうにあたって以下のような問題点があった。すなわち、図１２に示す様なＶＣマージング機能において、２つのフローに沿ったセル（Ａ１〜Ａ４）、（Ｂ１〜Ｂ４）を単純にマージングした場合、ＡＴＭスイッチング機能３によるスイッチング後、セルは図に示すように混在した流れになり、ＡＡＬ５レベルで見るとパケットの最初にくるべきセルＢＯＣ(Begin of Cell )が２回到着し、結果的にはＰＤＵ(Protocol Data Unit)がうまく組み立てられないという問題があった。
【００１９】
本発明のＡＴＭ中継装置はこのような課題に着目してなされたものであり、その目的とするところは、通信品質に応じてＰＤＵ単位でセルをマージすることによって、通信品質のクラス毎にカットスルーパスを使い分けることが可能なデュアルモードを有するＡＴＭ中継装置を提供することにある。
【００２０】
【課題を解決するための手段】
上記の目的を達成するために、第１の発明に係るＡＴＭ中継装置は、ＡＴＭスイッチを用いたハードウェアによる高速パケット転送モードを備え、同一の転送先アドレスを持つパケットについては、同一のパスを共有して転送するＡＴＭ中継装置であって、同一の転送先アドレスを持つパケットを各パケットが持つ通信品質に応じて異なるキューにＰＤＵ単位で格納する格納手段と、異なるキューに格納されたＰＤＵ単位のパケットを、通信品質のレベルの順に整列化して単一のパスを用いて転送する転送手段とを具備する。
【００２１】
また、第２の発明に係るＡＴＭ中継装置は、ＡＴＭスイッチを用いたハードウェアによる高速パケット転送モードを備え、同一の転送先アドレスを持つパケットについては、同一のパスを共有して転送するＡＴＭ中継装置であって、同一の転送先アドレスを持つ各パケットを各々セルごとに分解する分解手段と、分解されたセルを通信品質に応じてＰＤＵ単位でまとめてパケットに組み立てる組み立て手段と、組み立てられたＰＤＵ単位のパケットを、通信品質のレベルの順に整列化して単一のパスを用いて転送する転送手段とを具備する。
【００２２】
また、第３の発明に係るＡＴＭ中継装置は、第１又は第２の発明に係るＡＴＭ中継装置において、受信したパケットをソフトウェア処理するホップバイホプ転送モードをさらに具備し、このホップバイホプ転送モードにおいてパケットの転送処理を行なう第１の処理手段と、この第１の処理手段と通信可能なように設けられた前記ＡＴＭスイッチを管理する第２の処理手段とをさらに具備する。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して詳細に説明する。
【００２４】
上記した従来の問題点を解決するために、本実施形態では図１に示すように、１つのＶＣ(Virtual Connection)に複数のフローをマージするにあたって、ＶＣ（ＰＤＵ）単位の機能４によりＰＤＵ単位でセルを整列化してマージするようにする。ここでは、このようなセルの整列化を以下に述べる２つの実施形態を用いて実現する。
【００２５】
図２は本発明の第１実施形態の構成を示す図である。
【００２６】
図２において、ＣＳＲは、ＡＴＭスイッチ部１０と、このＡＴＭスイッチ部１０にＡＴＭ−ＩＦ１２を介して接続されるＩＰプロセシング部１１とから構成される。ＩＰプロセシング部１１はＣＰＵ１１ａとＡＡＬ５部１１ｂとからなり、隣接ノード間のＣＳＲプロトコルの処理あるいはカットスルーされないＩＰパケットつまりホップバイホップ処理をソフトウェア(ＣＰＵ)にて処理する部分である。このＩＰプロセシング部１１はホップバイホップ処理の能力向上のためには複数（ｎ）個接続してもかまわない。ｎ＝1、2、．．．であるがＡＴＭスイッチ部１０のI/F ポート数に応じて決められる。つまり少なくともＩＰプロセシング部１１とＡＴＭスイッチ部１０との間には１つ以上のＡＴＭI／F１２が必要になる。ＩＰプロセシング部１１とＡＴＭスイッチ部１０とのＣＰＵ通信や、ＣＳＲプロトコル処理やＩＰフォワーディング処理を行うためにＡＡＬ５部１３が設けられている。ＡＴＭスイッチ部１０はＡＴＭ I／F１２を介して接続できる装置(ルータや端末、ＡＴＭ交換機など)を多数接続するために多数のＡＴＭ I／F１２を有している。
【００２７】
本実施形態のＡＴＭスイッチ部１０は、ＡＴＭスイッチにてＶＣをＰＤＵ毎にキューイングする、つまりperＶＣキューイングによる機能によりセル整列化を行なうＡＴＭスイッチ部コア１００を備えている。
【００２８】
以下にＡＴＭI／F入力サイドから説明する。ＡＴＭスイッチ部コア１００には入力セルを処理する入力処理部１０１と、ＡＴＭスイッチ内部での処理のためにアドレス変換を行うアドレス変換テーブル（これは必須ではないが）１０２と、perＶＣ毎つまりperＰＤＵ毎にキューイングを行い、さらにＱＯＳのサポートを考慮して、ＶＣあるいはＰＤＵ単位それも優先度を意識して各出力ポートへのスケジューリングを行うperＶＣ(ＰＤＵ) スケジューラ部１０４を含んでＡＴＭスイッチング機能を提供するＡＴＭスイッチング機能１０３と、受信したセルを格納するセルバッファ部１０５と、そのセルを格納あるいは読み出しするための制御部つまりセルバッファのアドレス、属性(ＱＯＳ、優先度など)およびポインター制御などを行うバッファアドレスポインタテーブル１０６と、ＶＣあるいはＰＤＵ単位で整列化して出力されるセルをＡＴＭI／Fに出力するためのＶＰI/ＶＣＩアドレス交換を行うためのアドレス変換テーブル１０２’と、ＶＣマージするあるいはしないについての情報を参照できるテーブルSelected ＶＰI/ＶＣI->Merged ＶＣ部１０７とから構成される。このSelected ＶＰI/ＶＣI->Merged ＶＣ部１０７はアドレス変換テーブル１０２’でその機能を兼用してもよい。出力処理部１０８で出力処理されたセルはＡＴＭ I／F１４に送出される。
【００２９】
さらに、ＡＡＬ５部１３はＡＴＭスイッチ部コア１００に接続されているが、基本的にはＡＴＭスイッチ部１０のＣＰＵ１５がＩＰプロセシング部１１のＣＰＵ１１ａと通信する場合に、ＡＴＭスイッチ部コア１００と、ＡＴＭ I/F１４とを通して両方のＣＰＵを接続するためのものである。ＡＴＭスイッチ部１０のＣＰＵ１５は、装置管理用のＣＰＵであるが、ＣＳＲプロトコルに応じてＩＰプロセシング部１１からの指示を受け、ＡＴＭスイッチ部１０の制御を行う。つまりＶＰI/ＶＣＩ設定や開放や上述した各種のテーブルなどＡＴＭスイッチ部コア１００を制御する。
【００３０】
図３は本発明の第１実施形態の作用を説明するための図である。この実施形態では、図３（ｃ）に示すperＶＣキューイングスケジューラ１０４において、ＡＴＭスイッチの出力ポートごとにＶＣをＰＤＵ毎にキューイングする、つまりperＶＣキューイングによるシェーピング機能によりセルを整列化する。
【００３１】
すなわち、ＡＹＭスイッチング機能１０３に入力されたときには図３（ａ）に示すように、ＱＯＳの異なる（優先度１、優先度２）のセルが混入されており、ＰＤＵを正しく組み立てることができない。そこで、優先度ごとに異なるキュー＃Ａ、＃Ｂ、＃Ｃを設け、各キューに同一優先度のセルを順番に格納する（図３（ｄ））。次に、ＱＯＳごとの優先度に応じたスケジューリングを行ない、すなわち、各キューのセルデータをＰＤＵ単位で優先度の高いキューが最初になるようにマージして整列化する（図３（ｂ））。そして、図３（ｅ）に示すようなＰＤＵ順序でperＶＣキューイングスケジューラ１０４から出力される。
【００３２】
図４は第１実施形態の変形例であり、ＡＴＭスイッチング部の１ヶ所で集中的にperＶＣキューイングつまりperＰＤＵキューイングを行なっている。
【００３３】
以下に図５を参照して本発明の第２実施形態を説明する。
【００３４】
まず、ＡＴＭスイッチ部コア２００の機能について説明する。ＡＴＭ I/F入力サイドから説明する。図２で説明したＡＴＭスイッチ部コア１００より機能は単純でよい。ここでのＡＴＭスイッチ部コア２００は、入力セルを処理する入力処理部２０１と、ＡＴＭスイッチ内部での処理のためにアドレス変換を行うアドレス変換テーブル（これは必須ではない）２０２と、ＡＴＭスイッチング及びスケジューリング機能を提供するＡＴＭスイッチング＋スケジューリング部２０４と、受信したセルを格納するセルバッファ部２０５と、そのセルを格納あるいは読み出しするための制御部つまりセルバッファのアドレス、属性( ＱＯＳ、優先度など )およびポインター制御などを行うバッファアドレスポインタテーブル２０６と、ＡＴＭ I／F３００に出力するためのＶＰI/ＶＣIアドレス変換を行うためのアドレス変換テーブル２０２’から構成される。セルデータは出力処理部２０８で出力処理された後ＡＴＭ I／F３００に入力される。
【００３５】
ＡＴＭスイッチ部コア２００の出力ポートはＡＴＭI／F３００と接続されているが、このＡＴＭI／F３００でトポロジードリブンをサポートするポート上に、ＳＡＲ(Segmentation and Reassembly )機能を提供するＡＡＬ５部３０３と、バッファ部３０１と、バッファ部３０１のアドレス管理を行なうバッファアドレスポインタテーブル３０２と、アドレス変換を行うアドレス変換テーブル２０９と、ＶＣマージするあるいはしないについての情報を参照できるテーブルSelectedＶＰI/ＶＣI->Merged ＶＣ部２０７とから構成される。このSelected ＶＰI/ＶＣI->Merged ＶＣ部２０７はアドレス変換テーブル２０９でその機能を兼用していてもよい。
【００３６】
なお、本実施形態のＡＡＬ５部３０３は、ＡＴＭスイッチ部２０の出力ポートに複数（ｍ）個(ｍ=1、2、...)接続されている。ＡＡＬ５部３０３では以下に述べるセルの分解、組立処理を行なう。
【００３７】
さらに、ＡＡＬ５部２３はＡＴＭスイッチ部コア２００に接続されているが、基本的にはＡＴＭスイッチ部２０のＣＰＵ２５がＩＰプロセシング部２１のＣＰＵ２１ａと通信する場合に、ＡＴＭスイッチ部コア２００と、ＡＴＭ I/F２４とを通して両方のＣＰＵを接続するためのものである。ＡＴＭスイッチ部２０のＣＰＵ２５は、装置管理用のＣＰＵであるが、ＣＳＲプロトコルに応じてＩＰプロセシング部２１からの指示を受けてＡＴＭスイッチ部２０の制御を行う。つまりＶＰI／ＶＣI設定や開放や上述した各種のテーブルなどＡＴＭスイッチ部コア２００を制御する。
【００３８】
図６は本発明の第２実施形態の作用を説明するための図である。この実施形態では、ＡＴＭスイッチの出力ポートにＡＡＬ５を接続する事によりＣＳ−ＰＤＵを取り出した後に分解し再度組み立てる。このことはＰＤＵ単位のスケジューリングを行う事と等価でありこのような方法でもセルを整列化できる。
【００３９】
すなわち、図６において、ＡＹＭスイッチング＋スケジューリング部２０４に入力されたときには図６（ａ）に示すように、ＱＯＳの異なる（優先度１、優先度２）セルが混入されており、ＰＤＵを正確に組み立てることができない。そこで、ＡＡＬ５部３０３に入力してＣＰＵ３０４の制御の基にＡＡＬ５分解部３０３ａにおいてセルごとに分解する。次にＡＡＬ５組立て部３０３ｂにおいて分解されたセルをＱＯＳ（優先度１、優先度２）に応じてＰＤＵ単位でまとめてパケットに組み立てる。これによって、図６（ｂ）に示すようになる。これを優先度の高い順にＰＤＵ単位で整列化して出力する。
【００４０】
図７は上記した第２実施形態の変形例を示す図であり、ＡＴＭスイッチの特定ポートにＡＡＬ５部３０３を設けた例である。
【００４１】
以上、本実施形態ではＣＳＲの機能としてトポロジードリブンをサポートしている。そして、同一のアドレスを持つサブネットへ転送されるパケットを同じカットスルーパスにマージングさせる際に、上記した方法でＡＴＭスイッチの出力ポートごとにあるいは集中してＶＣをＰＤＵ毎にキューイングしてシェーピング機能によりセルを整列化している。また、他の方法として、ＡＴＭスイッチの出力ポートあるいは特定ポートにＡＡＬ５を接続して、ＣＳ−ＰＤＵを取り出した後に分解し再度組み立てることによりＰＤＵ単位のスケジューリングを行なっている。従って、通信品質のクラス毎にカットスルーパスを使い分けることが可能なデュアルモードを有するＡＴＭ中継装置を提供することができる。
【００４２】
【発明の効果】
本発明によれば、通信品質に応じてＰＤＵ単位でセルを整列化してマージして転送するようにしたので、通信品質のクラス毎にカットスルーパスを使い分けることが可能なデュアルモードを有するＡＴＭ中継装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の基本概念を説明するための図である。
【図２】本発明の第１実施形態の構成を示す図である。
【図３】第１実施形態の作用を説明するための図である。
【図４】第１実施形態の変形例の作用を説明するための図である。
【図５】本発明の第２実施形態の構成を示す図である。
【図６】第２実施形態の作用を説明するための図である。
【図７】第２実施形態の変形例の作用を説明するための図である。
【図８】ＣＳＲの構成例を示す図である。
【図９】ＣＳＲの基本動作原理を説明するための図である。
【図１０】ＲＳＶＰをトリガとするＣＳＲの動作を説明するための図である。
【図１１】ＣＳＲのトポロジードリブン、フロードリブンおよび両者をサポートするデュアルモードの説明図である。
【図１２】ＡＴＭスイッチング部で、単純なＶＣマージングを行なった場合の問題点を説明するための図である。
【符号の説明】
１０…ＡＴＭスイッチ部、
１１…ＩＰプロセシンブ部、
１２…ＡＴＭ／ＩＦ、
１３…ＡＡＬ５部、
１４…ＡＴＭ／ＩＦ、
１５…ＣＰＵ、
１００…ＡＴＭスイッチ部コア、
１０１…入力処理部、
１０２、１０２’…アドレス変換テーブル、
１０３…ＡＴＭスイッチング機能、
１０４…perＶＣ(ＰＤＵ) スケジューラ、
１０５…セルバッファ、
１０６…バッファアドレスポインタテーブル、
１０７…Selected ＶＰI/ＶＣI->Merged ＶＣ部、
１０８…出力処理部。

Claims

ＡＴＭスイッチを用いたハードウェアによる高速パケット転送モードを備え、同一の転送先アドレスを持つパケットについては、同一のパスを共有して転送するＡＴＭ中継装置であって、
同一の転送先アドレスを持つパケットを各パケットが持つ通信品質に応じて異なるキューにＰＤＵ単位で格納する格納手段と、
異なるキューに格納されたＰＤＵ単位のパケットを、通信品質のレベルの順に整列化して単一のパスを用いて転送する転送手段と、
を具備することを特徴とするＡＴＭ中継装置。
ＡＴＭスイッチを用いたハードウェアによる高速パケット転送モードを備え、同一の転送先アドレスを持つパケットについては、同一のパスを共有して転送するＡＴＭ中継装置であって、
同一の転送先アドレスを持つ各パケットを各々セルごとに分解する分解手段と、
分解されたセルを通信品質に応じてＰＤＵ単位でまとめてパケットに組み立てる組み立て手段と、
組み立てられたＰＤＵ単位のパケットを、通信品質のレベルの順に整列化して単一のパスを用いて転送する転送手段と、
を具備することを特徴とするＡＴＭ中継装置。
受信したパケットをソフトウェア処理するホップバイホプ転送モードをさらに具備し、このホップバイホプ転送モードにおいてパケットの転送処理を行なう第１の処理手段と、この第１の処理手段と通信可能なように設けられた前記ＡＴＭスイッチを管理する第２の処理手段とをさらに具備することを特徴とする請求項１又は２記載のＡＴＭ中継装置。