[go: up one dir, main page]

JP3804803B2 - 電子部品搭載用基板及び半導体装置 - Google Patents

電子部品搭載用基板及び半導体装置 Download PDF

Info

Publication number
JP3804803B2
JP3804803B2 JP2004034709A JP2004034709A JP3804803B2 JP 3804803 B2 JP3804803 B2 JP 3804803B2 JP 2004034709 A JP2004034709 A JP 2004034709A JP 2004034709 A JP2004034709 A JP 2004034709A JP 3804803 B2 JP3804803 B2 JP 3804803B2
Authority
JP
Japan
Prior art keywords
main surface
conductor
electronic component
semiconductor device
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004034709A
Other languages
English (en)
Other versions
JP2005228860A (ja
Inventor
高 野口
政広 町田
誠 照井
雄一 出牛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004034709A priority Critical patent/JP3804803B2/ja
Priority to TW093117450A priority patent/TWI326482B/zh
Priority to KR1020040048053A priority patent/KR101128308B1/ko
Priority to CNB2004100619342A priority patent/CN100459110C/zh
Priority to US10/960,721 priority patent/US6936769B1/en
Publication of JP2005228860A publication Critical patent/JP2005228860A/ja
Application granted granted Critical
Publication of JP3804803B2 publication Critical patent/JP3804803B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

この発明は、電子部品搭載用基板及び電子部品搭載用基板に電子部品が搭載された半導体装置に関する。
これまで、電気機器分野では、電子部品からの発生する熱を効率良く外部に放熱させる技術開発が進められている。
そこで、放熱のための技術として、熱伝導率が高い放熱部品や樹脂を、チップ上に設ける技術がある（例えば、特許文献１参照）。
また、熱放射率を向上させる皮膜を、チップ上もしくは基板上に設ける技術がある（例えば、特許文献２参照）。
特開平１０−１２５８３４号公報 特開平１１−６７９９８号公報
しかしながら、上記文献１では、放熱のための材料として熱伝導率が高い材料を採用していることが開示されているに過ぎない。
よって、このような構成では、チップから伝わった熱を効率良く大気へ放熱するには不十分である。特に、チップから基板に伝わった熱に関しては、当該熱が基板内部にこもり効率良く大気へ放熱されないことが懸念される。
また、上記文献２には、熱放射率が高い皮膜を基板上に設けることが開示されているものの、チップから皮膜に至る伝熱経路に関する具体的な検討がなされていないため、熱をより効率的に大気へ放射させるという点を考慮すると、まだ改善の余地がある。特に、チップで生じた熱が皮膜へ到達するまでの間の伝熱経路において、熱がこもることが懸念される。
そこで、この発明の主目的は、チップ等の電子部品からの熱を効率良く外部に放熱可能な、電子部品搭載用基板及び電子部品搭載用基板に電子部品が搭載された半導体装置を提供することにある。
この発明は、上記課題に鑑みてなされてものであり、この発明の電子部品搭載用基板によれば、下記のような構成上の特徴を有する。
すなわち、この発明の電子部品搭載用基板は、第１の主表面及び該第１の主表面と対向する第２の主表面と該第１及び第２の主表面間を貫通する貫通孔とを具えた基体と、当該貫通孔の内壁面上に形成された第１の導体部と、当該第１の導体部上に形成され、第１の導体部よりも熱放射率が高い第１の絶縁部とを具えている。
この発明の電子部品搭載用基板によれば、当該基板に設けられた貫通孔の内壁面上に形成された導体部上に、当該導体部よりも熱放射率が高い絶縁部が形成されている。
その結果、発熱源となる電子部品から第１の導体部に伝えられた熱を、第１の導体部上に設けられた熱放射性に優れた絶縁部によって、外部への高効率な放射が促進される。
よって、放熱フィン等の放熱部品を別途搭載することなく、当該基板に形成された貫通孔部分を利用することにより、優れた放熱効果を実現することができる。
以下、図１〜図８を参照して、この発明の実施の形態につき説明する。尚、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、従って、この発明は図示例に限定されるものではない。また、図を分かり易くするために、断面を示すハッチングは、一部分を除き省略してある。尚、以下の説明は、単なる好適例に過ぎず、また、例示した数値的条件は何らこれに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。
＜第１の実施の形態＞
図１は、この実施の形態の発熱源となる電子部品を搭載（あるいは、実装ともいう。）した実装構造を示す、概略断面図である。この実施の形態では、発熱源である電子部品を、半導体チップの外形寸法と実質的に同一の外形寸法を有する半導体パッケージである
ＷＣＳＰ（Ｗａｆｅｒｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）３０とし、プリント配線板２０に放熱機構を設けた場合を例に挙げて説明する。尚、実質的に同一とは、パッケージの外形寸法が半導体チップの外形寸法と全く同じ寸法である構成はもとより、パッケージの外形寸法が半導体チップの外形寸法に対して２０％程度まで大きな寸法となる構成も含まれるという意味である。
ＷＣＳＰとは、半導体チップの外形サイズとほぼ同じパッケージサイズであるＣＳＰのうち、ウェハ状態のまま外部端子形成工程までを完了させた後、ダイシング等によって個片化したものをいう。また、プリント配線板とは、所定の回路設計に基づいて、導体パターンを絶縁性の基材の表面に、または表面及びその内部に、導体配線がパターニング形成されたものをいう。尚、プリント配線板２０に搭載される電子部品には、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等を用いても良く、任意好適に選択することができる。
図１に示すように、プリント配線板２０上に、ＷＣＳＰ３０が搭載されている。具体的には、プリント配線板２０が具える第２の導体部２７と、ＷＣＳＰ３０が具える第１の突起状導体部である半田ボール３９とが接触して電気的に接続されている。
先ず、電子部品であるＷＣＳＰ３０について説明する。ここでのＷＣＳＰ３０には従来公知の構造を適用できるので、以下に、その構造例について簡単に説明する。
図１に示すように、回路素子（不図示）を具える半導体チップ３２上に、回路素子と電気的に接続された電極パッド３３の表面を露出させるように、パッシベーション膜３４及び保護膜３５が順次設けられている。パッシベーション膜３４は、例えば、シリコン酸化膜（ＳｉＯ2）で形成されている。保護膜３５は、ポリイミド樹脂等の低硬度の膜材で形成されており、半導体チップ３２に対する衝撃や、半導体チップ３２と後述する封止膜３８との間の応力による剥離を抑制する。配線層（再配線層とも称する。）３６は、保護膜３５上を半導体チップ３２の中心方向に延出している。そして、各電極パッド３３は、それぞれこれら配線層３６を介して、対応するポスト部３７と電気的に個別に接続されている。この配線層３６によって、ポスト部３７の端面（あるいは、頂面）上に形成される、突起状導体部である半田ボール３９を、電極パッド３３の直上の位置から半導体チップ３２の上側の所望位置に再配置することができる。
続いて、上述したＷＣＳＰ３０を搭載している、プリント配線板２０について説明する。
図１に示すように、ここでのプリント配線板２０は、基体としてのガラスエポキシ基材２２の表裏面、すなわち第１の主表面２２ａ及び第２の主表面２２ｂ上に、第２の導体部２７がパターニング形成されている。この第２の導体部２７は、銅箔（Ｃｕ）による導体配線である。
このプリント配線板２０の基材２２には、当該基材２２の表裏面（２２ａ、２２ｂ）間を貫通する貫通孔（ビアホールあるいはスルーホールとも称する。）２２ｃが形成されている。そして、この貫通孔の内壁面２２ｄ上には、第１の導体部２６が、第２の導体部２７と連続するように形成されている。この第１の導体部２６は、導体配線を兼ねたサーマルビア部として機能する。また、図１に示されているように、半田ボール３９と接続される第２の導体部２７上の貫通孔２２ｃの周縁に、ストッパ２１が、レジスト材等によって形成されていても良い。このストッパ２１は、ＷＣＳＰ３０の搭載時に、半田が貫通孔２２ｃ内に流入するのを防止する機能を有している。
第１の導体部２６は、基材２２に、ドリル等で貫通孔（図１に点線で示す。）２２ｃを形成した後、この内壁面２２ｄ上に、銅を、例えば、めっき形成して設けることができる。この第１の導体部２６の形成は、基材２２の表層に第２の導体部２７をパターニング形成する前に行う。
尚、この第１の導体部２６と上述した半田ボール３９とが直接接続する構成としても良いが、図１に示されているように、半田ボール３９を第２の導体部２７上に配置させることにより、搭載時の位置合わせ精度を緩和できて好ましい。また、この構成例のように、貫通孔２２ｃ内はもとより、第２の主表面２２ｂ上にわたって第２の導体部２７が形成されていることにより、プリント配線板２０の裏面２２ｂ側に確実に熱を伝えることができ放熱の点から好ましい。
この実施の形態では、上述した貫通孔２２ｃ内の第１の導体部２６上に、当該第１の導体部２６よりも熱放射率が高い第１の絶縁部２５が形成されている点を主たる特徴とする。
ここでは、第１の導体部よりも熱放射率の高い第１の絶縁部２５が、貫通孔２２ｃの内壁面上に形成された第１の導体部２６で画成されている中空部内を満たした構造である。
第１の絶縁部２５の材料としては、例えば、セラミックスを含有した塗料を使用するのが好ましい。セラミックスを含有した塗料は、熱伝導性を有するのはもとより、９０％以上の高い熱放射率を有するものが多く、高効率な熱放射を実現可能なためである。具体的には、Ａｌ2Ｏ3を主成分として含有するアルミナ系セラミックス等を使用することができる。また、例えば、特開平１０−２７９８４５号公報に記載されているようなセラミックスを含有したもの等を任意好適に使用することができる。また、熱放射率を向上させるための黒色顔料が添加された、セラミックス等であっても良い。
一般的に、サーマルビア部を兼ねた第１の導体部２６のみで放熱を行った場合（第１の導体部２６が貫通孔２２ｃ内を満たしている構造も含む。）には、対流伝熱によるサーマルビア部周辺の大気温度の上昇が不可避であった。
しかし、この実施の形態のように、第１の絶縁部２５が設けられていることにより、ＷＣＳＰ３０から第１の導体部２６に伝えられた熱を、第１の絶縁部２５から外部に赤外線として高効率に熱放射（あるいは、輻射とも称する。）させることができる。
その結果、サーマルビア部２６の周辺の大気温度の上昇を抑制でき、効率的な放熱を実現することができる。
具体的には、貫通孔２２ｃ内が第１の導電部２６である銅のみの場合の熱伝導率が及び熱放射率が、それぞれ約１３７Ｗ／ｍ・Ｋ及び約０．０３であるのに対して、この構成例のように、第１の絶縁部２５であるアルミナ系セラミックスを貫通孔内２２ｃに設けた構成の場合の熱伝導率及び熱放射率は、約１６１Ｗ／ｍ・Ｋ及び約０．９２となる。
このことからも明らかなように、第１の絶縁部を貫通孔２２ｃに設けることにより、チップ等の電子部品から伝わる熱を効率良く外部に放熱することができる。
尚、第１の絶縁部２５は、貫通孔２２ｃ内の第１の導体部２６上に所定膜厚で形成されていれば良いが、この構成例のように、第１の絶縁部２５が貫通孔２２ｃ内を満たしている、すなわち埋め込んでいることによって、放熱効果をさらに促進でき好ましい。
また、この実施の形態では、第２の主表面２２ｂ上に、第１の導体部２６よりも熱放射率が高い第２の絶縁部２８、及び上述した第２の導体部２７を介して第１の導体部２６よりも熱放射率が高い第３の絶縁部２９が形成されており、これらは第１の絶縁部２５と連続するように形成されている。よって、より一層高効率な熱放射を実現することができる。尚、ここでの第２及び第３の絶縁部（２８、２９）も、第１の絶縁部２５と同様にセラミックスを含有した塗料材料である。
こうした第１、第２及び第３の絶縁部（２５、２８、２９）は、第２の主表面２２ｂ側から、例えば、スプレー法によって液状の赤外線放射性の絶縁体塗料を所定領域に塗布した後、熱硬化させることにより形成することができる。
上述した説明より、ここでのプリント配線板２０は、配線基板としての機能に加え、赤外線放射性の絶縁体による高効率な熱放射を実現可能とする、優れた放熱板としての機能を併せて具えている。
続いて、上述した構造のプリント配線板２０の放熱効果の検証を、放熱効果の指標となる「熱抵抗値（θｊａ）」を測定して行った。
先ず、図２を参照して、電子部品を、ＷＣＳＰ３０及びＢＧＡ５０とした場合の、熱抵抗値の測定方法の概要について説明する。
図２（Ａ）は、電子部品をＷＣＳＰ３０とした場合の、熱抵抗値の測定方法の概要を説明するための概略図である。ここでのＷＣＳＰ３０には、沖電気工業（株）製 Ｐ−ＶＦＬＧＡ４８−０６０６−０．８を使用した。尚、このＷＣＳＰ３０の構造は、既に説明したＷＣＳＰ３０と実質的に同様であるため、ここではその説明を省略する。ここでは、半導体チップ３２とこの半導体チップ３２と接合するパッシベーション膜３４との境界の温度を接合部温度（Ｔj）とし、ＷＣＳＰ３０から所定距離離れた位置の温度を基準点温度（Ｔa）とした。
図２（Ｂ）は、電子部品をＢＧＡ５０とした場合の、熱抵抗値の測定方法の概要を説明するための概略断面図である。ここでのＢＧＡ５０には、沖電気工業（株）製 Ｐ−ＢＧＡ３５２−３５３５−１．２７）を使用した。尚、このＢＧＡ５０の構造は、従来公知のワイヤボンディング方式と実質的に同様であるので、その構造については以下簡単に説明する。
図２（Ｂ）に示すように、絶縁基板５２上に、半導体チップ５３が、回路素子（不図示）形成面を上側にして搭載されている。回路素子と接続された電極パッド５４と、絶縁基板５２上の導体パターン５５とがワイヤ５６によって結線されている。これにより、所定の回路素子が、絶縁基板５２の表裏面間を貫通して設けられているコンタクト５７を介して、外部端子である半田ボール５８と電気的に接続されている。また、絶縁基板５２上には、半導体チップ５３を埋め込んで封止する樹脂封止膜５９が形成されている。ここでの導体パターン５５は、銅で形成されており、ワイヤ５６は金（Ａｕ）で形成されている。ここでは、半導体チップ５３とこの半導体チップ５３と接合する樹脂封止膜５９との境界の温度を接合部温度（Ｔj）とし、ＢＧＡ５０から所定距離離れた位置の温度を基準点温度（Ｔa）とした。
続いて、図２（Ｃ）を参照して、熱抵抗値の具体的な測定方法につき説明する。
図２（Ｃ）に示すように、定電圧電源８１から、各半導体チップ（３２、５３）の接合部温度（Ｔj）測定位置近傍に設けられている抵抗体Ｒに、１Ｗの電力（＝Ｐｏｗｅｒ）を印加して発熱させ、熱飽和状態（あるいは、熱的平行状態ともいう。）とする。尚、印加電力（１Ｗ）の供給は、電流計８２及び電圧計８３を参照しながら定電圧電源８１を微調整して行う。
そして、このときの接合部温度（Ｔj）を、抵抗体Ｒ近傍の半導体チップに設けられているダイオードＤに定電流電源８４から電流を流し、このときの電圧値を電圧計８５で測定することにより算出する。また、このときの基準点温度（Ｔa）を、熱電対（不図示）等を用いて測定する。
さらに、この構成例では、熱抵抗値への赤外線放射性の絶縁部の影響を検討すべく、図３に示すように、当該絶縁部の形成領域の異なる測定用のサンプルを用意した。図３では、電子部品をＷＣＳＰとした場合につき説明するが、ＢＧＡの場合についても同様である。
サンプル(1)：赤外線放射性の絶縁部の形成無し（図３（Ａ））。尚、以下において、サンプル(1)をブランク(1)と称する場合がある。
サンプル(2)：ＷＣＳＰ全面から第１主表面２２ａ上にわたって、赤外線放射性の第４の絶縁部２４が形成されている（図３（Ｂ））。尚、このとき絶縁部は、約１×１０-4ｍの膜厚とする。
サンプル(3)：サンプル(2)で説明した領域に加えて、赤外線放射性の第１〜第３の絶縁部（２５、２８、２９）が、第２主表面２２ｂ及び貫通孔内２２ｃに形成されている（図３（Ｃ）参照）。尚、このとき絶縁部は、約１×１０-4ｍの膜厚とし、貫通孔２２ｃ内には充填する。
こうして得られた各種パラメータによって、熱抵抗値θｊａを、下記に示す式（１）から算出することができる。
θｊａ［℃／Ｗ］＝（Ｔj−Ｔa）［℃］／Ｐｏｗｅｒ［Ｗ］ ・・・・（１）
尚、熱抵抗値の測定方法は、上述した方法のみに限定されるものではなく、各パラメータ（Ｔj、Ｔa）の測定条件を、例えば、ＪＥＤＥＣ（Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｓｉｌ）規格等に基づいて行うほか、目的や設計に応じて任意好適な方法及び測定条件を選択することができる。
図４に、熱抵抗値θｊａの測定結果をに示す。図４（Ａ）は、電子部品をＷＣＳＰとした場合の測定結果であり、図４（Ｂ）は、電子部品をＢＧＡとした場合の測定結果である。ここでは、ブランク(1)の熱抵抗値を基準値としたときの各条件の熱抵抗値を棒グラフとして示すとともに、ブランク(1)の熱抵抗値に対する低減率（％）併せて付記してある。
図４（Ａ）及び（Ｂ）に示す測定結果から、電子部品がＷＣＳＰ及びＢＧＡのいずれの場合においても、赤外線放射性の絶縁部が設けられていることにより、熱抵抗値が６．３〜１２．９％及び４．０〜６．５％の割合で、それぞれ低減することが確認された。
このことから、放熱フィン等の放熱部品を別途搭載せずとも、電子部品の放熱効率の向上を実現できることが判る。
また、サンプル(2)の結果から、赤外線放射性の絶縁部で電子部品全面が覆われた構造によっても良好な放熱効果を得られるが、さらに、サンプル(3)のように、貫通孔内の導体部上や基板の裏面上に同絶縁部が設けてあることにより、一層放熱効果が促進されることが確認された。
上述した説明から明らかなように、この実施の形態によれば、電子部品を搭載するプリント配線板等に設けられた貫通孔の内壁面上に形成された導体部上に、当該導体部よりも熱放射率が高い絶縁部が形成されている。
その結果、電子部品から導体部を経て絶縁部に伝えられた熱を、当該絶縁部から赤外線として高効率に放射させることができるので、放熱フィン等の放熱部品を別途搭載せずに放熱効果を促進させることができる。
＜第２の実施の形態＞
図５を参照して、この発明の第２の実施の形態につき説明する。
第１の実施の形態では、パッケージを搭載するマザーボード用基板に放熱効果を促進させるための赤外線放射性の絶縁部が形成されていたが、この実施の形態では、マザーボード用基板に実装可能なインターポーザ用基板に対して、第１の実施の形態と同様の赤外線放射性の絶縁部が形成されている点、及び当該インターポーザー用基板上全面に、電子部品の外面を覆うように熱放射用の絶縁部が形成されている点が主な相違点である。尚、第１の実施の形態で既に説明した構成要素と同一の構成要素には同一の番号を付して示しており、その具体的な説明を省略する。
この構成例では、パッケージのインターポーザ用基板として、ＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）用の基板を例に挙げて説明する。ＭＣＭとは、１枚の高密度基板に、例えば、複数のパッケージ及びその周辺の部品類を搭載してモジュール化したものをいう。尚、ＭＣＭ用の基板には、このほかに、ベアチップを搭載する構造のものも含まれる。
具体的には、図５に示すように、ＭＣＭ用基板７０上に、例えば、フラッシュメモリ等の構成部分としてのＷＣＳＰが複数搭載されている。尚、ＷＣＳＰの構造については、第１の実施の形態で既に説明してあるのでここでは省略する。
ここでのＭＣＭ用基板７０は、ガラスエポキシ基材７２の表裏面、すなわち第１の主表面７２ａ及び第２の主表面７２ｂ上に、銅箔による第２の導体部７７がパターニング形成されている。
そして、このＭＣＭ用基板７０の基材７２には、基材の表裏面（７２ａ、７２ｂ）間を貫通する貫通孔７２ｃが形成されており、この貫通孔の内壁面７２ｄ上に、導体配線を兼ねたサーマルビア部として機能する、第１の導体部７６が形成されている。また、第１の導体部７６は、第１及び第２の主表面（７２ａ、７２ｂ）上の第２の導体部７７と連続するように形成されている。
そして、この貫通孔７２ｃ内の第１の導体部７６上に、当該第１の導体部７６よりも熱放射率が高い第１の絶縁部７５が形成されている。ここでも、第１の実施の形態と同様に、第１の絶縁部７５が、貫通孔７２ｃの内壁面上の第１の導体部７６で画成されている中空部内を満たした、すなわち埋め込んでいる構造である。また、第２の主表面７２ｂ上には、第１の導体部７６よりも熱放射率が高い第２の絶縁部７８、及び上述した第２の導体部７７を介して第１の導体部７６よりも熱放射率が高い第３の絶縁部７９が形成されており、これらは第１の絶縁部７５と連続するように形成されている。
また、この構成例では、ＭＣＭ用基板７０の第１の主表面７２ａ全面に、電子部品３０を覆うように熱放射用の第４の絶縁部７４が形成されている。
さらに、この実施の形態では、ＭＣＭ用基板７０の第２の主表面７２ｂ側に、当該ＭＣＭ用基板７０をマザーボード用の基板８８に搭載可能な、第２の突起状導体部としての半田ボール８０が形成されている。
この構成によれば、半田ボール８０は、ＭＣＭ用基板７０の第２の主表面７２ｂ上に設けられた第２の導体部７７と、ＭＣＭ用基板７０の貫通孔（不図示）内に設けられ当該第２の導体部７７と電気的に接続された第１の導体部（不図示）と、第１の主表面７２ａ上に設けられ当該第１の導体部と電気的に接続された第２の導体部７７とを介して、半田ボール３９に接続されている。
ここでの第１、第２、及び第３の絶縁部（７５、７８、７９）の材料も、第１の実施の形態と同様に、例えば、セラミックスを含有した塗料を使用するのが好ましい。セラミックスを含有した塗料は、熱伝導性を有するのはもとより、９０％以上の高い熱放射率を有するものが多く、高効率な熱放射を実現可能なためである。具体的には、Ａｌ2Ｏ3を主成分として含有するアルミナ系セラミックス等を使用することができる。また、例えば、特開平１０−２７９８４５号公報に記載されているようなセラミックスを含有したもの等を任意好適に使用することができる。また、熱放射率を向上させるための黒色顔料が添加されたセラミックス等であっても良い。
上述した説明から明らかなように、この実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。
さらに、この実施の形態では、このような放熱効果を有する基板を、他の基板を搭載可能なＭＣＭ用基板等のインターポーザ用基板にも適用することができる。
また、この実施の形態によれば、インターポーザ用基板７０上全面に、電子部品を覆うように熱放射用の絶縁部が形成されている。その結果、外部へのより一層高効率な熱放射を実現することができる。
＜参考例＞
図６を参照して、この発明の参考例につき説明する。
この参考例では、放熱効果を促進させるための加工が、主として電子部品側に施されている点が、この発明の第１の実施の形態との主な相違点である。
図６に示すように、この参考例の電子部品４０が、電子部品４０からの熱を当該電子部品４０を搭載する基板６０側に効率良く伝えるための補助導体部（以下、金属サポート部と称する場合がある。）４５を具えている点を主たる特徴とする。尚、金属サポート部４５には、銅などの熱伝導性に優れた材料を任意好適に選択することができる。
ここでは、電子部品４０を、基板搭載用の突起状導体部である半田ボール３９を具える、ＷＣＳＰとし、基板６０を一般的なプリント配線板とした場合を例に挙げて説明する。
図６に示すように、この参考例では、金属サポート部４５が、半田ボール３９が形成されている面とは異なるＷＣＳＰ４０の表面上から、基板の主表面６０ａに向かって延在しており、このとき延在方向に有する長さが基板の主表面６０ａと接触する長さである点を第１の特徴とする。
尚、ここでの金属サポート部４５の延在方向の端部は、ＷＣＳＰ４０に対して非対向な方向、すなわちＷＣＳＰに対して外側に離れる方向に折り曲げられた形状であるがこれに限定されるものではなく、基板の主表面６０ａと接触する部分を有していれば良い。よって、金属サポート部４５の延在方向に有する長さは、例えば、基板６０の主表面６０ａを突き抜けて基板６０に埋め込まれる長さ等であっても良く、目的や設計に応じて種々の形状を任意好適に選択することができる（詳細後述）。
また、このとき、金属サポート部４５は、ＷＣＳＰ４０の表面うち、半導体チップ３２を構成するシリコン（Ｓｉ）基板３２の露出面上の広い領域を覆うように設けられているのが良い。発熱源となる回路素子を含むシリコン表面から発生する熱を、効率良く絶縁部４７及び基板６０に伝えることができるためである。
このような、熱導電性の優れた金属サポート部を設けることにより、ＷＣＳＰ４０の裏面（すなわち、半導体チップの裏面３２ｂ）及び側面（すなわち、半導体チップの側面３２ｃ）における熱が素早く絶縁部４７へと伝わるのに加えて、基板６０へも素早く伝わる。すなわち、ＷＣＳＰ４０と絶縁部４７との間、及びＷＣＳＰ４０と基板６０との間の伝熱経路を補強できるので、ＷＣＳＰ４０からの熱を確実に基板６０に伝えることができる。
さらに、この参考例では、金属サポート部４５上に、赤外線放射性の絶縁部４７が形成されている点を第２の特徴とする。
この構成例では、赤外線放射性の絶縁部４７が、金属サポート部４５上を含むＷＣＳＰ４０全面を覆い、かつ基板６０の主表面６０ａ上にわたって形成されている。この絶縁部４７は、金属サポート部４５上に所定膜厚で形成された構成であっても良いが、このように、サポート部４５上を含む広範な領域に設けてあることにより熱放射の面積がより広がるので、より一層放熱効果を促進できる。
また、ここでの絶縁部４７の材料も、この発明の第１の実施の形態と同様に、例えば、セラミックスを含有した塗料を使用するのが好ましい。セラミックスを含有した塗料は、熱伝導性を有するのはもとより、９０％以上の高い熱放射率を有するものが多く、高効率な熱放射を実現可能なためである。具体的には、Ａｌ2Ｏ3を主成分として含有するアルミナ系セラミックス等を使用することができる。また、例えば、特開平１０−２７９８４５号公報に記載されているようなセラミックスを含有したもの等を任意好適に使用することができる。また、熱放射率を向上させるための黒色顔料が添加されたセラミックス等であっても良い。
ここでの絶縁部４７は、金属サポート部４５をＷＣＳＰ４０上に形成した後、基板の主表面６０ａ側から、例えば、スプレー法によって液状の赤外線放射性の絶縁体塗料を所定領域に塗布した後、熱硬化させることにより形成することができる。
こうして、金属サポート部４５を介して基板６０側に確実に伝えられたＷＣＳＰ４０からの熱を、絶縁部４７によって高い熱放射率で赤外線に変換して外部に放出させることができるので、放熱効果を促進させることができる。
続いて、図７を参照して、金属サポート部４５の形状の具体例について説明する。図７（Ａ）から図７（Ｃ）の下段は、図６に示す構造を、図中矢印Ｐ方向から見たときの概略断面図、及び上段は、下段に対応する金属サポート部４５の展開図である。ここでは、赤外線放射性の絶縁部４７の図示は省略してある。また、以下に説明する金属サポート部４５のＷＣＳＰ４０への固定は、成形された金属サポート部４５を所定温度で加熱してＷＣＳＰ４０に溶着する等、任意好適な方法を用いることができる。
図７（Ａ）の金属サポート部４５１は、ＷＣＳＰ４０全面を完全に覆う形状である。このような形状によって、応力集中に対する懸念はあるものの、シリコン表面から発生した熱を確実に基板６０側に伝えることができる。尚、こうした形状は、エッチング処理等を用いて成形することができる。
図７（Ｂ）の金属サポート部４５２は、半導体チップ３２の裏面３２ｂ全面を覆う形状である点が、図７（Ａ）の金属サポート部４５１と相違している。このような形状とすることによって、半導体チップを構成するシリコン基板表面から発生した熱を効率良く基板６０に伝えることができる。尚、こうした形状は、エッチング処理等を用いて成形することができる。
図７（Ｃ）の金属サポート部４５３は、ＷＣＳＰ４０の裏面及び側面を網目状に覆う形状である。基板の主表面６０ａからＷＣＳＰ４０方向に延びるスリット４９が形成されていることにより、基板６０とＷＣＳＰ４０との境界で発生する、熱膨張係数の差による応力集中を緩和することができる。また、網目模様を含むこうした平板状の銅板は、金型等を用いて比較的容易に成形できるので、製造コストの点で優れている。
続いて、図８を参照して、金属サポート部４５（４５１、４５２、４５３（図７参照）等）の端部、すなわち基板の主表面６０ａと接触する端部の形状の具体例について説明する。
図８（Ａ）では、金属サポート部４５の端部に、基板の主表面６０ａを突き抜けて基板６０に埋め込まれる、接続ピン６５が形成されている。このような接続ピン６５が設てあることにより、基板６０に搭載したＷＣＳＰ４０が、外部からの衝撃によって位置ズレを起こすのを防止でき、安定した搭載状態を維持することができる。このときの金属サポート部は、例えば、平板状の銅板の端部（例えば、図７（Ａ）でＱで示す位置）に、銅によって別途形成した接続ピン６５を当該銅板に対して鉛直に溶着するなどして作製することができる。そして、この接続ピン６５を、例えば、あらかじめドリル等で形成しておいた基板６０の細孔に嵌め込んで固定すれば良い。
図８（Ｂ）では、金属サポート部４５の端部自体が接続ピン６７である点が、図８（Ａ）と相違している。この形状の場合には、別途接続ピンを溶着する必要が無いので製造コストの点で優れている。このときのサポート部は、あらかじめ、接続ピンとなる基板６０への埋め込み分を考慮して平板状の銅板を加工しておくなどして作製することができる。また、図８（Ａ）と同様、安定した搭載状態を維持することができ好適である。
図８（Ｃ）では、金属サポート部４５の端部が、ＷＣＳＰ４０と対向する方向に折り曲げられている。そのため、導電体である接続ピンを埋め込む上記の構造と比較して、当該接続ピンの設置による配線設計の自由度が抑制されることがない点で優れている。
尚、赤外線放射性の絶縁部や金属サポート部の形状は、上述した形状のみに限定されず、目的や設計に応じて種々の形状とすることができる。
上述した説明から明らかなように、この参考例によれば、金属サポート部を設けることにより、電子部品と基板との間の伝熱経路を補強できるので、電子部品からの発熱を確実に基板に伝えることができる。
その結果、基板側に確実に伝えられた熱を、赤外線放射性の絶縁部４７により赤外線に高効率に変換して放射することができ、放熱効果を促進させることができる。
以上、この発明は、上述した実施の形態のみに限定されない。よって、任意好適に上記条件を組み合わせて、この発明を適用することができる。
この発明の第１の実施の形態の説明に供する概略断面図である。 この発明の第１の実施の形態の、熱抵抗値の測定方法の概要を説明する概略図（その１）である。 この発明の第１の実施の形態の、熱抵抗値の測定方法の概要を説明する概略図（その２）である。 この発明の第１の実施の形態の熱抵抗値の測定結果を示す図である。 この発明の第２の実施の形態の説明に供する概略断面図である。 この発明の参考例の説明に供する概略断面図である。 この発明の参考例の、金属サポート部の説明に供する図（その１）である。 この発明の参考例の、金属サポート部の説明に供する図（その２）である。
符号の説明
２０：プリント配線板（放熱板）
２２、７２：ガラスエポキシ基材（基体）
２２ａ、７２ａ：第１の主表面
２２ｂ、７２ｂ：第２の主表面
２２ｃ、７２ｃ：貫通孔
２２ｄ、７２ｄ：内壁面
２４：赤外線放射性の第４の絶縁部
２５、７５：赤外線放射性の第１の絶縁部
２６、７６：第１の導体部
２７、７７：第２の導体部
２８、７８：赤外線放射性の第２の絶縁部
２９、７９：赤外線放射性の第３の絶縁部
３０、４０：ＷＣＳＰ（電子部品）
３２：半導体チップ
３２ｂ：半導体チップの裏面
３２ｃ：半導体チップの側面
３３：電極パッド
３４：パッシベーション膜
３５：保護膜
３６：配線層（再配線層）
３７：ポスト部
３８：封止膜
３９：半田ボール（第１の突起状導体部）
４５、４５１、４５２、４５３：金属サポート部（補助導体部）
４７：赤外線放射性の絶縁部
４９：スリット
５０：ＢＧＡ（電子部品）
５２：絶縁基板
５３：半導体チップ
５４：電極パッド
５５：導体パターン
５６：ワイヤ
５７：コンタクト
５８：半田ボール
５９：樹脂封止膜
６０：プリント配線板（基板）
６０ａ：基板の主表面
６５、６７：接続ピン
７０：ＭＣＭ用基板
７４：第４の絶縁部
８０：半田ボール（第２の突起状導体部）
８１：定電圧電源
８２：電流計
８３、８５：電圧計
８４：定電流電源
８８：基板

Claims (16)

  1. 第１の主表面及び該第１の主表面と対向する第２の主表面と、該第１及び第２の主表面間を貫通する貫通孔とを具えた基体と、
    前記貫通孔の内壁面上に形成された第１の導体部と、
    前記第１の導体部上に形成され、前記第１の導体部よりも熱放射率が高い第１の絶縁部とを具えていることを特徴とする電子部品搭載用基板。
  2. 請求項１に記載の電子部品搭載用基板において、前記第１の絶縁部は、前記貫通孔内に満たされていることを特徴とする電子部品搭載用基板。
  3. 請求項１または２に記載の電子部品搭載用基板において、
    さらに、前記第１の主表面及び第２の主表面の双方またはいずれか一方の主表面上に、前記第１の導体部よりも熱放射率が高い第２の絶縁部が形成されていることを特徴とする電子部品搭載用基板。
  4. 請求項３に記載の電子部品搭載用基板において、
    さらに、前記第１の導体部と接続されるように、前記第１の主表面及び第２の主表面の双方またはいずれか一方の主表面上に形成された第２の導体部と、前記第２の導体部上に形成され、前記第１及び第２の導体部よりも熱放射性が高い第３の絶縁部とを具えていることを特徴とする電子部品搭載用基板。
  5. 請求項４に記載の電子部品搭載用基板において、
    前記第２及び第３の絶縁部は、前記第１または第２の主表面のうちの、電子部品が搭載される側と反対側の面に形成されており、前記第１の絶縁部、前記第２の絶縁部及び前記第３の絶縁部は、連続して形成されていることを特徴とする電子部品搭載用基板。
  6. 請求項１ないし５のいずれか一項に記載の電子部品搭載用基板において、
    前記第１の絶縁部は、セラミックスを含有していることを特徴とする電子部品搭載用基板。
  7. 請求項６に記載の電子部品搭載用基板において、
    前記セラミックスは、Ａｌ2Ｏ3を主成分として含有していることを特徴とする電子部品搭載用基板。
  8. 第１の主表面及び該第１の主表面と対向する第２の主表面と、該第１及び第２の主表面間を貫通する貫通孔とを具えた基体と、
    該貫通孔の内壁面上に形成された第１の導体部と、
    該第１の導体部と接続されるように前記第１の主表面及び前記第２の主表面上に形成された第２の導体部と、
    前記第１の主表面上に搭載された電子部品であって、前記第１の主表面上に形成された前記第２の導体部と電気的に接続された電子部品と、
    前記第１の導体部上に形成され、前記第１の導体部よりも熱放射率が高い第１の絶縁部と、
    前記第２の主表面の前記第２の導体部上に形成された外部端子と、
    を具えたことを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記第２の主表面上に形成され、前記第１及び第２の導体部よりも熱放射率が高い第２の絶縁部を具えたことを特徴とする半導体装置。
  10. 請求項８または９に記載の半導体装置おいて、
    前記第２の主表面の前記第２の導体部上に形成され、前記第１及び第２の導体部よりも熱放射率が高い第３の絶縁部を具えたことを特徴とする半導体装置。
  11. 請求項８ないし１０のいずれか一項に記載の半導体装置において、
    さらに、前記電子部品の外面を覆うように前記第１の主表面上に形成され、前記第１及び第２の導体部よりも熱放射率が高い第４の絶縁部を具えたことを特徴とする半導体装置。
  12. 請求項８ないし１１のいずれか一項に記載の半導体装置おいて、
    前記電子部品は、前記第２の導体部と電気的に接続される突起状導体部を有することを特徴とする半導体装置。
  13. 請求項１２に記載の半導体装置において、
    前記電子部品は、回路素子を有する半導体チップであることを特徴とする半導体装置。
  14. 請求項１２に記載の半導体装置において、
    前記電子部品は、回路素子を有する半導体チップを含み、該半導体チップの外形寸法と同一の外形寸法を有する半導体パッケージであることを特徴とする半導体装置。
  15. 請求項８ないし１４のいずれか一項に記載の半導体装置において、
    前記第１の絶縁部は、セラミックスを含有していることを特徴とする半導体装置。
  16. 請求項１５に記載の半導体装置において、
    前記セラミックスは、Ａｌ2Ｏ3を主成分として含有していることを特徴とする半導体装置。
JP2004034709A 2004-02-12 2004-02-12 電子部品搭載用基板及び半導体装置 Expired - Fee Related JP3804803B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004034709A JP3804803B2 (ja) 2004-02-12 2004-02-12 電子部品搭載用基板及び半導体装置
TW093117450A TWI326482B (en) 2004-02-12 2004-06-17 Electronic part mounting substrate and semiconductor device
KR1020040048053A KR101128308B1 (ko) 2004-02-12 2004-06-25 전자 부품 탑재용 기판, 전자 부품, 및 반도체 장치
CNB2004100619342A CN100459110C (zh) 2004-02-12 2004-06-29 电子部件安装用衬底和半导体器件
US10/960,721 US6936769B1 (en) 2004-02-12 2004-10-08 Electronic part mounting substrate, electronic part, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004034709A JP3804803B2 (ja) 2004-02-12 2004-02-12 電子部品搭載用基板及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006109951A Division JP4043493B2 (ja) 2006-04-12 2006-04-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2005228860A JP2005228860A (ja) 2005-08-25
JP3804803B2 true JP3804803B2 (ja) 2006-08-02

Family

ID=34836186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004034709A Expired - Fee Related JP3804803B2 (ja) 2004-02-12 2004-02-12 電子部品搭載用基板及び半導体装置

Country Status (5)

Country Link
US (1) US6936769B1 (ja)
JP (1) JP3804803B2 (ja)
KR (1) KR101128308B1 (ja)
CN (1) CN100459110C (ja)
TW (1) TWI326482B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310530A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 回路装置およびその製造方法
US20080205057A1 (en) * 2007-02-23 2008-08-28 Frontend Analog And Digital Technology Corporation Light source device assembly
US20100230138A1 (en) * 2007-03-30 2010-09-16 Toshiyuki Asahi Wiring board
US8604435B2 (en) * 2009-02-26 2013-12-10 Texas Instruments Incorporated Infrared sensor structure and method
JP2012023283A (ja) * 2010-07-16 2012-02-02 Siix Corp 放熱基板およびその製造方法
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
CN102800585B (zh) * 2012-07-09 2015-09-09 厦门飞德利照明科技有限公司 一种发光二极管的电铸制造方法
US9706639B2 (en) * 2015-06-18 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
US10390421B2 (en) * 2015-10-01 2019-08-20 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic component carrier for carrying and cooling a heat generating electronic component
US10420255B2 (en) * 2016-09-14 2019-09-17 Jtekt Corporation Electronic control device
WO2019102601A1 (ja) * 2017-11-27 2019-05-31 三菱電機株式会社 半導体装置
DE102018101264A1 (de) * 2018-01-22 2019-07-25 HELLA GmbH & Co. KGaA Leiterplatten- Kühlkörper- Aufbau und Verfahren hierzu
JP7406973B2 (ja) * 2019-12-11 2023-12-28 ローム株式会社 半導体装置
JP2022160336A (ja) * 2021-04-06 2022-10-19 日本電産エレシス株式会社 回路基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61137349A (ja) * 1984-12-10 1986-06-25 Toshiba Corp 半導体装置
US5561322A (en) * 1994-11-09 1996-10-01 International Business Machines Corporation Semiconductor chip package with enhanced thermal conductivity
JP2982713B2 (ja) 1996-10-23 1999-11-29 日本電気株式会社 半導体素子の放熱構造
DE69740139D1 (de) * 1996-12-19 2011-04-14 Ibiden Co Ltd Mehrlagige Leiterplatte
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JPH10279845A (ja) 1997-03-31 1998-10-20 Nippon Paint Co Ltd 遠赤外線輻射塗料
JPH1167998A (ja) 1997-08-19 1999-03-09 Matsushita Electric Ind Co Ltd Ｃｓｐとｂｇａと半導体装置
US6555762B2 (en) * 1999-07-01 2003-04-29 International Business Machines Corporation Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition
KR100660830B1 (ko) * 2001-02-13 2006-12-26 삼성전자주식회사 반도체 소자의 스토리지 전극 형성방법
JP4923336B2 (ja) * 2001-04-10 2012-04-25 日本電気株式会社 回路基板及び該回路基板を用いた電子機器
TW579665B (en) * 2003-04-23 2004-03-11 Via Tech Inc Vertical routing structure

Also Published As

Publication number Publication date
US20050178574A1 (en) 2005-08-18
JP2005228860A (ja) 2005-08-25
US6936769B1 (en) 2005-08-30
CN1655348A (zh) 2005-08-17
CN100459110C (zh) 2009-02-04
KR101128308B1 (ko) 2012-03-26
KR20050081829A (ko) 2005-08-19
TW200527617A (en) 2005-08-16
TWI326482B (en) 2010-06-21

Similar Documents

Publication Publication Date Title
JP5081578B2 (ja) 樹脂封止型半導体装置
JP5367413B2 (ja) 半導体装置
US7061080B2 (en) Power module package having improved heat dissipating capability
US6734552B2 (en) Enhanced thermal dissipation integrated circuit package
JP3804803B2 (ja) 電子部品搭載用基板及び半導体装置
US9202798B2 (en) Power module package and method for manufacturing the same
KR20080031119A (ko) 반도체 장치
KR100475079B1 (ko) 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
US9362200B2 (en) Heat sink in the aperture of substrate
US7564128B2 (en) Fully testable surface mount die package configured for two-sided cooling
JP4043493B2 (ja) 半導体装置
JP2017123360A (ja) 半導体モジュール
KR100675030B1 (ko) 집적 회로 패키지
JP2008211168A (ja) 半導体装置および半導体モジュール
US6972489B2 (en) Flip chip package with thermometer
JP5289921B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2007184654A (ja) 半導体装置
JP2001267460A (ja) 半導体装置
JP4817548B2 (ja) 半導体装置およびその接続構造
JPH10125833A (ja) Ｂｇａ型パッケージ実装基板及びｂｇａ型パッケージ実装方法
TW201541593A (zh) 用於將焊球安裝至半導體封裝之外露焊墊或端子的方法及設備
JP2004022651A (ja) 半導体装置
JPH05129499A (ja) 電子部品の実装構造
JP2007212181A (ja) Ｉｃソケット、加速検査用基板及び半導体デバイスの検査方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060502

R150 Certificate of patent or registration of utility model

Ref document number: 3804803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120519

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130519

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140519

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees