JP3798527B2

JP3798527B2 - DC-DC converter drive circuit control method, DC-DC converter control circuit, DC-DC converter

Info

Publication number: JP3798527B2
Application number: JP23471897A
Authority: JP
Inventors: 久市滝本; 敬史松本; 俊幸松山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-08-29
Filing date: 1997-08-29
Publication date: 2006-07-19
Anticipated expiration: 2017-08-29
Also published as: JPH1175365A

Description

【０００１】
【発明の属する技術分野】
本発明は、各種電子機器に搭載された中央処理装置（ＣＰＵ）、記憶装置（ＲＡＭ、ＲＯＭ等）の各種半導体集積回路装置（ＩＣ）に動作電源を供給するＤＣ−ＤＣコンバータの駆動回路の制御方法、ＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータに関するものである。
【０００２】
電子機器には多数個の半導体集積回路装置（ＩＣ）が搭載されている。これら各半導体集積回路装置には個々に動作電源を必要としている。一般に動作電源はＤＣ−ＤＣコンバータにて生成される。そして、各半導体集積回路装置に動作電源を投入する際、安定した動作電源を供給するとともに各半導体集積回路装置間の電源投入シーケンスを精度よく行なわないと、各半導体集積回路装置との間で誤動作の原因となる。そこで、ＤＣ−ＤＣコンバータによる各半導体集積回路装置への動作電源の投入については精度の高い電源投入が要求されている。
【０００３】
【従来の技術】
一般に各種電子機器の電源は、一般に商用電源を電源回路（ＡＣ−ＤＣインバータ回路）にて変換された直流電源が使用されている。この変換された直流電源はＤＣ−ＤＣコンバータにて各半導体集積回路装置に応じた動作電源に変換される。このＤＣ−ＤＣコンバータにて生成された動作電源は、対応する各半導体集積回路装置に供給される。つまり、図１０に示すように、電子機器１００には中央処理装置（ＣＰＵ）、チップセレクト、記憶装置（ＲＡＭ、ＲＯＭ等）の各半導体集積回路装置１０１、電源回路１０２及びＤＣ−ＤＣコンバータ１が搭載されている。そして、電源回路１０２は商用電源ＶＡを各種の直流電源Ｖｃｃ，Ｖｉｎに変換する。ＤＣ−ＤＣコンバータ１は、その変換した直流電源Ｖｉｎを降圧して安定な動作電源（出力電圧Ｖｏｕｔ）にして各半導体集積回路装置１０１に供給する。
【０００４】
図８は一般的なＤＣ−ＤＣコンバータ１の電気回路を示す。ＤＣ−ＤＣコンバータ１は、１チップの半導体集積回路装置上に形成された制御回路２と複数個の外付け素子とから構成されている。制御回路２の出力信号ＳＧ１はエンハンスメント形ＮチャネルＭＯＳトランジスタで構成される出力トランジスタ３のゲートに供給される。出力トランジスタ３のドレインは図１０の電源回路１０２から直流電源電圧Ｖｉｎが供給される。出力トランジスタ３のソースは、出力コイル４を介して出力端子５に接続されている。その出力端子５は負荷としての各半導体集積回路装置１０１に接続されている。
【０００５】
前記出力トランジスタ３のソースは、ショットキーダイオードよりなるフライホイールダイオード６のカソードに接続されている。そのフライホイールダイオード６のアノードはグランドＧＮＤに接続されている。前記出力コイル４と出力端子５との間は、コンデンサ７を介してグランドＧＮＤに接続されている。そして、この出力コイル４とコンデンサ７とで平滑回路を構成している。又、前記出力コイル４と出力端子５との間は、抵抗８を介して制御回路２に接続され、その時の出力電圧Ｖｏｕｔを制御回路２に出力する。
【０００６】
制御回路２は、基準電圧生成回路１１、初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５、定電流回路１６、ＰＷＭ比較回路１７、出力回路１８、２個の第１及び第２トランジスタ１９，２０を備えている。
【０００７】
基準電圧生成回路１１は、前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されているとともに、外部コントロール入力端子２１を介して図示しない外部装置からのコントロール信号ＳＧ２を入力する。基準電圧生成回路１１は、バンドギャップリファレンス回路よりなり、コントロール信号ＳＧ２のＬレベル（低電位）からＨレベル（高電位）の立ち上がりに応答して駆動電源電圧Ｖｃｃに基づいて第１基準電圧としての基準電圧Ｖｒｅｆ（＜Ｖｃｃ）を生成する。図９に示すように、時間ｔ０にコントロール信号ＳＧ２がＨレベルに立ち上がると、基準電圧Ｖｒｅｆは一定の傾きをもって上昇し時間ｔ２後に規定電圧値Ｖｒｅｆ１（＜Ｖｃｃ）に到達し以後その規定電圧値Ｖｒｅｆ１を維持する。
【０００８】
初期誤動作防止回路１２は、前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されるとともに、前記基準電圧生成回路１１からの基準電圧Ｖｒｅｆをバイアス電圧として入力する。初期誤動作防止回路１２は、図９に示すように前記規定電圧値Ｖｒｅｆ１に向かって上昇する途中の基準電圧Ｖｒｅｆが所定の電圧値Ｖｒｅｆ２にまで到達すると、即ち基準電圧Ｖｒｅｆが同防止回路１２の動作可能なバイアス電圧（＝Ｖｒｅｆ２）に到達する時間ｔ１になると、ＨレベルからＬレベルに立ち下がる解除信号ＳＧ３を出力するように構成されている。
【０００９】
三角波発振回路１３は、前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されるとともに、前記基準電圧生成回路１１からの基準電圧Ｖｒｅｆをバイアス電圧として入力する。三角波発振回路１３は、基準電圧Ｖｒｅｆが所定の電圧値Ｖｒｅｆ３（＞Ｖｒｅｆ２）にまで上昇すると、即ち図９に示すように、基準電圧Ｖｒｅｆが同発振回路１３の発振動作が可能なバイアス電圧（＝Ｖｒｅｆ３）に到達する前記時間ｔ１と時間ｔ２の間の時間に発振動作を開始し、一定の電圧値の範囲で振幅する三角波の三角波信号ＳＧ４を出力する。
【００１０】
デットタイム回路１４は、複数個の抵抗を直列に接続した分圧回路にて構成されている。デットタイム回路１４は、前記基準電圧生成回路１１から基準電圧Ｖｒｅｆを入力し同基準電圧Ｖｒｅｆを分圧し、その分圧電圧を制限信号ＳＧ５として出力する。従って、図９に示すように、時間ｔ０にコントロール信号ＳＧ２がＨレベルに立ち上がると、制限信号ＳＧ５は、基準電圧Ｖｒｅｆと同様に一定の傾きをもって上昇し時間ｔ２後に定格電圧値Ｖｋ（＜Ｖｒｅｆ１）に到達し以後その定格電圧値Ｖｋを維持する。この制限信号ＳＧ５の定格電圧値Ｖｋは、デットタイム回路１４内の抵抗の分圧比を調整して前記三角波信号ＳＧ４の最大値より若干低い値になるように設定されている。詳述すると、三角波信号ＳＧ４と制限信号ＳＧ５とがＰＷＭ比較回路１７にて比較されるとき、前記出力信号ＳＧ１のパルス信号のデューティ比が９０％とになる値に定格電圧Ｖｋは設定されている。
【００１１】
誤差増幅回路１５は被検出電圧入力端子としての反転入力端子と第１及び第２基準電圧入力端子としての第１及び第２非反転入力端子を備えている。誤差増幅回路１５の反転入力端子は、前記抵抗８を介して前記出力電圧Ｖｏｕｔを入力する。誤差増幅回路１５は前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されている。誤差増幅回路１５は前記基準電圧生成回路１１からの基準電圧Ｖｒｅｆをバイアス電圧として入力する。
【００１２】
誤差増幅回路１５の第１非反転入力端子は前記基準電圧生成回路１１からの基準電圧Ｖｒｅｆを入力する。誤差増幅回路１５の第２非反転入力端子は外付けのソフトスタート用のコンデンサ２２を介してグランドＧＮＤに接続されている。又、コンデンサ２２は前記基準電圧生成回路１１から印加された基準電圧Ｖｒｅｆに基づいて動作する定電流回路１６からの定電流が供給される。そして、このコンデンサ６１は、定電流回路１６からの定電流を充電し、その充電電圧Ｖｓｏｆは上昇し基準電圧Ｖｒｅｆまで到達する。つまりこの充電電圧Ｖｓｏｆは前記第１基準電圧としての基準電圧Ｖｒｅｆに対して第２基準電圧をなし、基準電圧生成回路１１、コンデンサ２２等で該充電電圧Ｖｓｏｆを生成する。
【００１３】
又、第２非反転入力端子はソフトスタート用トランジスタとしての第１トランジスタ１９のコレクタに接続され、その第１トランジスタ１９のエミッタはグランドＧＮＤに接続されている。第１トランジスタ１９のベースは前記初期誤動作防止回路１２の解除信号ＳＧ３を入力する。従って、時間ｔ１に解除信号ＳＧ３がＨレベルからＬレベルに立ち下がり第１トランジスタ１９はオンからオフになると、コンデンサ２２は定電流回路１６の定電流による充電を開始する。その結果、充電電圧Ｖｓｏｆは図９に示すように時間ｔ１から上昇を開始する。
【００１４】
又、誤差増幅回路１５の出力端子と反転入力端子との間には、外付けのコンデンサ２３及び抵抗２４の直列回路が接続され同誤差増幅回路１５の発振を防止している。
【００１５】
誤差増幅回路１５は、第１非反転入力端子に入力される基準電圧Ｖｒｅｆと第２非反転入力端子に入力される充電電圧Ｖｓｏｆの小さい方と、反転入力端子に入力される前記出力端子５の出力電圧Ｖｏｕｔとを比較する。そして、誤差増幅回路1 ５はその比較する両電圧の差電圧を増幅した誤差出力信号ＳＧ６を次段のＰＷＭ比較回路１７に出力する。
【００１６】
又、誤差増幅回路１５は、図９に示すように前記規定電圧値Ｖｒｅｆ１に向かって上昇する途中の基準電圧Ｖｒｅｆが所定の電圧値に到達するまで、即ち基準電圧Ｖｒｅｆが初期誤等差防止回路１２がＬレベルの解除信号ＳＧ３を出力する時間ｔ１になるまで、比較増幅動作を行なわず基準電圧Ｖｒｅｆに従った出力電圧ＳＧ６を出力する。つまり、誤差増幅回路１５は、第１及び第２非反転入力端子の少なくともいずれか一方が０ボルト近傍において論理反転してしまうため、バイアス電圧、即ち基準電圧Ｖｒｅｆとなる誤差出力信号ＳＧ６を出力するようになっている。
【００１７】
そして、時間ｔ１後は、誤差増幅回路１５は反転入力端子に入力される出力電圧Ｖｏｕｔと第１非反転入力端子に入力される基準電圧Ｖｒｅｆ又は第２非反転入力端子に入力される充電電圧Ｖｓｏｆの小さい方の電圧との比較動作を行い、その差電圧を増幅する動作に移るようになっている。
【００１８】
ＰＷＭ比較回路１７は前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されている。ＰＷＭ比較回路１７は、反転入力端子と第１及び第２非反転入力端子を備えている。ＰＷＭ比較回路１７の反転入力端子は、前記三角波発振回路１３からの三角波信号ＳＧ４を入力する。ＰＷＭ比較回路１７の第１非反転入力端子は、前記誤差増幅回路１５からの誤差出力信号ＳＧ６を入力する。ＰＷＭ比較回路１７の第２非反転入力端子は、前記デットタイム回路１４から制限信号ＳＧ５を入力する。
【００１９】
ＰＷＭ比較回路１７は、第１非反転入力端子に入力される誤差出力信号ＳＧ６と第２非反転入力端子に入力される制限信号ＳＧ５の小さい方と、反転入力端子に入力される前記三角波発振回路１３の三角波信号ＳＧ４とを比較する。そして、ＰＷＭ比較回路１７はその比較において三角波信号ＳＧ４の方がの大きいときにはＬレベル、その比較において同じ又は三角波信号ＳＧ４の方が小さいときにはＨレベルとなるパルス信号をデューティ制御信号ＳＧ７として出力回路１８に出力する。
【００２０】
ＰＷＭ比較回路１７の出力端子は、第２トランジスタ２０のコレクタに接続され、その第２トランジスタ２０のエミッタはグランドＧＮＤに接続されている。第２トランジスタ２０のベースは前記初期誤動作防止回路１２の解除信号ＳＧ３を入力する。従って、時間ｔ１に解除信号ＳＧ３がＨレベルからＬレベルに立ち下がり第２トランジスタ２０はオンからオフになると、デューティ制御信号ＳＧ７は次段の出力回路１８に供給される。出力回路１８は前記電源回路１０２から駆動電源電圧Ｖｃｃが供給されている。出力回路１８はデューティ制御信号ＳＧ７を前記出力信号ＳＧ１として前記出力トランジスタ３のゲートに供給される。
【００２１】
このように構成されたＤＣ−ＤＣコンバータ１は、図１０の電源回路１０２から駆動電源電圧Ｖｃｃが制御回路２内の各回路１１〜１３，１５，１７，１８に供給された状態で、基準電圧生成回路１１に外部装置からＬレベルのコントロール信号ＳＧ２が供給されているとき動作を停止している。
【００２２】
つまり、基準電圧生成回路１１の基準電圧Ｖｒｅｆは０ボルトである。従って、誤差増幅回路１５の第１非反転入力端子には０ボルトの基準電圧Ｖｒｅｆが供給されている。初期誤動作防止回路１２は０ボルトの基準電圧Ｖｒｅｆが供給されている。従って、解除信号ＳＧ３はＨレベルとなっていて、第１及び第２トランジスタ１９，２０はオン状態にある。その結果、誤差増幅回路１５の第１非反転入力端子は０ボルトである。又、第２トランジスタ２０もオン状態にあるため、出力信号ＳＧ１はＬレベルとなる。従って、出力トランジスタ３はオフ状態にあり、出力電圧Ｖｏｕｔは０ボルトとなっている。
【００２３】
そして、時間ｔ０に外部装置からＨレベルのコントロール信号ＳＧ２が基準電圧生成回路１１に供給されると、ＤＣ−ＤＣコンバータ１は動作を開始する。Ｈレベルのコントロール信号ＳＧ２に応答して基準電圧生成回路１１は駆動電源電圧Ｖｃｃに基づいて基準電圧Ｖｒｅｆを生成する。このとき、図９に示すように、基準電圧Ｖｒｅｆは一定の傾きをもって規定電圧値Ｖｒｅｆ１まで上昇していく。徐々に上昇していく基準電圧Ｖｒｅｆは、初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５の第１非反転入力端子、及び、定電流回路１６に供給される。
【００２４】
このとき、上昇する基準電圧Ｖｒｅｆは誤差増幅回路１５の第１非反転入力端子に供給されるが、誤差増幅回路１５の第２非反転入力端子に入力される充電電圧Ｖｓｏｆは０ボルトである。従って、誤差増幅回路１５の誤差出力信号ＳＧ６は上昇する基準電圧Ｖｒｅｆの同じ電圧値で上昇していく。又、デットタイム回路１４は上昇する基準電圧Ｖｒｅｆに相対した制限信号ＳＧ５をＰＷＭ比較回路１７に供給している。
【００２５】
従って、ＰＷＭ比較回路１７は、デットタイム回路１４の制限信号ＳＧ５が三角波発振回路１３の三角波信号ＳＧ４と比較される。この時、三角波発振回路１３はまだ発振を開始しておらず、三角波信号ＳＧ４は０ボルトである。その結果、ＰＷＭ比較回路１７はＨレベルのデューティ制御信号ＳＧ７を出力する。しかし、第２トランジスタ２０がオン状態にあるので、Ｈレベルのデューティ制御信号ＳＧ７は消失しＬレベルとなる。従って、出力回路１８の出力信号ＳＧ１は依然Ｌレベルを維持することから出力トランジスタ３はオフのままである。
【００２６】
やがて、時間ｔ１になると、初期誤動作防止回路１２にからＬレベルの解除信号ＳＧ３が第１及び第２トランジスタ１９，２０のベースに出力されて両トランジスタ１９，２０はオフ状態になる。第１トランジスタ１９がオフ状態になると、コンデンサ２２は充電を開始しその充電電圧Ｖｓｏｆを誤差増幅回路１５の第２非反転入力端子に供給する。この充電電圧Ｖｓｏｆは基準電圧Ｖｒｅｆより低い値なので、誤差増幅回路１５はその時の出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆと比較しその差電圧を増幅しその増幅した誤差出力信号ＳＧ６をＰＷＭ比較回路１７に出力する。時間ｔ１直後では、出力電圧Ｖｏｕｔは０ボルトで充電電圧Ｖｓｏｆは０ボルトより少し高い電圧なので、その充電電圧Ｖｓｏｆに対する出力電圧Ｖｏｕｔの差電圧は小さいので、誤差増幅回路１５の誤差出力信号ＳＧ６は低下していく。又、時間ｔ１では、三角波発振回路１３はまだ発振を開始していない。
【００２７】
従って、ＰＷＭ比較回路１４は、誤差増幅回路１５の誤差出力信号ＳＧ６がデットタイム回路１４の制限信号ＳＧ５より小さくなるまで、その制限信号ＳＧ５と三角波信号ＳＧ４と比較する。そして、ＰＷＭ比較回路１４は、誤差増幅回路１５の誤差出力信号ＳＧ６が制限信号ＳＧ５より小さくなると、その誤差出力信号ＳＧ６と三角波信号ＳＧ４と比較する。しかし、三角波発振回路１３はまだ発振を開始しておらず、三角波信号ＳＧ４は０ボルトである。その結果、ＰＷＭ比較回路１７はＨレベルのデューティ制御信号ＳＧ７を出力する。
【００２８】
この時、第２トランジスタ２０はオフ状態にあるので、Ｈレベルのデューティ制御信号ＳＧ７は出力回路１８に出力される。従って、出力回路１８の出力信号ＳＧ１はＨレベルとなり、出力トランジスタ３はオンする。その結果、電源電圧Ｖｉｎが出力コイル４を介して出力端子５に供給され、出力電圧Ｖｏｕｔは０ボルトから電源電圧Ｖｉｎに向かって上昇する。その上昇する出力電圧Ｖｏｕｔは誤差増幅回路１５に供給される。
【００２９】
やがて、三角波発振回路１３が発振して三角波信号ＳＧ４を出力しその三角波信号ＳＧ４が誤差出力信号ＳＧ６より大きくなると、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はＬレベルとなる。出力回路１８の出力信号ＳＧ１はＬレベルとなり、出力トランジスタ３はオフする。その結果、電源電圧Ｖｉｎの供給が遮断されコンデンサ７の電荷の放電が行なわれ出力電圧Ｖｏｕｔは低下していく。
【００３０】
誤差増幅回路１５は、この低下していく出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆを比較して誤差出力信号ＳＧ６をＰＷＭ比較回路１７に出力する。低下していく出力電圧Ｖｏｕｔは充電電圧Ｖｓｏｆより大きいため、誤差増幅回路１５の誤差出力信号ＳＧ６は三角波信号ＳＧ４より小さい。従って、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はＬレベルを維持する。即ち、出力トランジスタ３はオフのままで、出力電圧Ｖｏｕｔは低下し続ける。
【００３１】
やがて、出力電圧Ｖｏｕｔが充電電圧Ｖｓｏｆより小さくなると、誤差増幅回路１５の誤差出力信号ＳＧ６の電圧値は上昇する。そして、上昇する誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲に到達する。誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲内に到達すると、ＰＷＭ比較回路１７は誤差出力信号ＳＧ６が三角波信号ＳＧ４より大きいときＨレベル、誤差出力信号ＳＧ６が三角波信号ＳＧ４より小さいときＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【００３２】
以後、ＤＣ−ＤＣコンバータ１は、出力電圧Ｖｏｕｔをその上昇していく充電電圧Ｖｓｏｆになるように制御していく。そして、充電電圧ｓｏｆが規定電圧値Ｖｒｅｆ１に到達すると、ＤＣ−ＤＣコンバータ１は出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆ、即ち規定電圧値Ｖｒｅｆ１を維持するように制御する。
【００３３】
つまり、定常状態では、ＤＣ−ＤＣコンバータ１は、誤差増幅回路１５は基準電圧Ｖｒｅｆ（規定電圧値Ｖｒｅｆ１）と出力電圧Ｖｏｕｔと比較し誤差出力信号ＳＧ６をＰＷＭ比較回路１７に出力する。ＰＷＭ比較回路１７はその誤差出力信号ＳＧ６と三角波信号ＳＧ４とを比較してデューティ制御信号ＳＧ７を生成して出力トランジスタ３をデューティ制御する。従って、出力電圧Ｖｏｕｔが規定電圧値Ｖｒｅｆ１（基準電圧Ｖｒｅｆ）に保持されるように制御される。
【００３４】
又、電源投入時（Ｈレベルのコントロール信号ＳＧ２の入力時）においては、ＤＣ−ＤＣコンバータ１は出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆの規定電圧値Ｖｒｅｆ１まで一挙に上昇させないで徐々に上昇させていくソフトスタートを行う。即ち、ＤＣ−ＤＣコンバータ１は第１トランジスタ１９、コンデンサ２２、誤差増幅回路１５及び定電源回路１６とで構成されるソフトスタート回路にて出力電圧Ｖｏｕｔを充電電圧Ｖｓｏｆの上昇に従って基準電圧Ｖｒｅｆまで上昇させるようにしている。このソフトスタートによって、一挙に出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆの規定電圧値Ｖｒｅｆ１まで上昇させる場合に生ずる出力トランジスタ３のオン状態を続けることが防止されるため、同トランジスタ３の劣化は未然に防止される。
【００３５】
【発明が解決しょうとする課題】
しかしながら、上記ＤＣ−ＤＣコンバータのソフトスタート時において、初期誤動作防止回路１２からＬレベルの解除信号ＳＧ３が出力された時、充電電圧Ｖｓｏｆに関係なく、デューティ制御信号ＳＧ７は直ちにＨレベルとなる。そして、出力トランジスタ３を直ちにオン状態にする。つまり、ソフトスタート機能が一時的に働かない。これは、三角波発振回路１３が解除信号ＳＧ３がＬレベルになっても、発振しないからである。
【００３６】
従って、ソフトスタートの機能が働く前に出力トランジスタ３が一時的にオン状態となることから、出力トランジスタ３に過電流が流れ同トランジスタ３を劣化させるといった問題があった。
【００３７】
しかも、この急激な出力トランジスタ３のオンにより、出力電圧Ｖｏｕｔは急激に立ち上がる不安定なものとなる。この不安定な出力電圧Ｖｏｕｔは各半導体集積回路装置に動作電源として供給され、各半導体集積回路装置との間で誤動作の原因となる。特に、各半導体集積回路装置１０１との間で動作電源投入に基づく投入タイミングが一定のタイミング（シーケンス）が要求されている場合には問題となる。
【００３８】
又、ＰＷＭ比較回路１７は、不定入力によりＨレベルのデューティ制御信号ＳＧ７を出力する場合があり、この場合においても同様な問題があった。
本発明の第１の目的は、ソフトスタートを確実に実行することができ、安定した出力電圧を供給することができるＤＣ−ＤＣコンバータの駆動回路の制御方法、ＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータを提供することにある。
【００３９】
本発明の第２の目的は、複数の半導体集積回路装置に対して安定した動作電源の投入タイミングを制御し投入タイミングのずれによる各半導体集積回路装置との間で誤動作を防止することができるＤＣ−ＤＣコンバータを提供することにある。
【００４４】
【課題を解決するための手段】
請求項１に記載の発明は、基準電圧と出力電圧およびソフトスタート信号とを比較しその比較結果に応じた差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えたＤＣ−ＤＣコンバータの制御回路において、前記三角波発振回路が発振動作を開始するまで、誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にして、前記出力トランジスタをオフ状態に保持するための保持回路を備えた。
【００４５】
請求項２に記載の発明は、請求項１に記載のＤＣ−ＤＣコンバータの制御回路において、前記保持回路は、前記誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力端子とグランドとの間に接続され、前記三角波発振回路が発振動作を開始するまではオン状態となるショート用トランジスタを備えた。
【００４６】
請求項３に記載の発明は、請求項２に記載のＤＣ−ＤＣコンバータの制御回路において、前記保持回路は、前記ショート用トランジスタを制御する制御信号を生成する初期誤動作防止回路を備えた。
【００４７】
請求項４に記載の発明は、三角波発振回路から出力される三角波信号と誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路と、初期の誤動作を防止する初期誤動作防止回路とを備えたＤＣ−ＤＣコンバータの制御回路において、初期誤動作防止回路の動作可能な第１バイアス電圧が、前記三角波発振回路の動作可能な第２バイアス電圧よりも高いものである。
【００４８】
請求項５に記載の発明は、基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えたＤＣ−ＤＣコンバータの制御回路において、基準電圧を生成する基準電圧生成回路と、前記基準電圧生成回路が生成する基準電圧が規定電圧値に到達したか否かを判定する基準電圧判定回路と、前記基準電圧判定回路にて基準電圧が規定電圧値に到達していないと判定されている間は、前記出力トランジスタをオフ状態にする停止回路とを備えた。
【００４９】
請求項６に記載の発明は、請求項５に記載のＤＣ−ＤＣコンバータの制御回路において、前記停止回路は前記誤差増幅回路の出力端子とグランドとの間に接続したショート用トランジスタを備えている。
請求項７に記載の発明は、請求項５又は６に記載のＤＣ−ＤＣコンバータの制御回路において、前記誤差増幅回路は、前記基準伝夏と前記出力電圧および、ソフトスタート信号とを比較する。
【００５２】
請求項８に記載の発明は、基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて前記出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えた制御回路を複数個有したＤＣ−ＤＣコンバータにおいて、複数の前記制御回路に対してそれぞれ対応する出力トランジスタを駆動制御させるための出力制御信号が全て出力されるまで、各前記出力トランジスタをオフ状態に保持するための保持回路を備えた。
請求項９に記載の発明は、請求項８に記載のＤＣ−ＤＣコンバータにおいて、前記保持回路は、前記誤差増幅回路及び前記ＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にする。
【００５３】
請求項１０に記載の発明は、請求項８又は９に記載のＤＣ−ＤＣコンバータにおいて、前記保持回路は、前記誤差増幅回路及び前記ＰＷＭ比較回路の少なくともいずれか一方の出力端子とグランドとの間に接続されたショート用トランジスタを備えた。
請求項１１に記載の発明は、請求項８乃至１０のいずれか一項に記載のＤＣ−ＤＣコンバータにおいて、前記誤差増幅回路は、前記基準電圧と前記出力電圧および、ソフトスタート信号とを比較する。
請求項１２に記載の発明は、基準電圧と出力電圧およびソフトスタート信号とを比較し、その比較結果に応じた差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えたＤＣ−ＤＣコンバータの駆動回路の制御方法において、前記三角波発振回路が発振動作を開始するまで、前記誤差増幅回路及び前記ＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にして、前記出力トランジスタをオフ状態に保持するようにした。
請求項１３に記載の発明は、基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えたＤＣ−ＤＣコンバータの駆動回路の制御方法において、前記基準電圧が規定電圧値に到達したか否かを判定し、前記基準電圧が前記規定電圧値に到達していないと判定されている間は、前記出力トランジスタをオフ状態にするようにした。
請求項１４に記載の発明は、基準電圧と出力電圧を比較しその差電圧を増幅して誤差出力信号として出力する誤差増幅回路と、三角波発振回路から出力される三角波信号と前記誤差出力信号とを比較した結果に基づいて出力トランジスタをオン・オフさせるための制御信号を生成するＰＷＭ比較回路とを備えた制御回路を複数個有したＤＣ−ＤＣコンバータの駆動回路の制御方法において、複数の前記制御回路に対してそれぞれ対応する前記出力トランジスタを駆動制御させるための出力制御信号が全て出力されるまで、各前記出力トランジスタをオフ状態に保持するようにした。
請求項１５に記載の発明は、請求項１２乃至１４のいずれか一項に記載のＤＣ−ＤＣコンバータの駆動回路の制御方法において、前記誤差増幅回路は、前記基準電圧と前記出力電圧および、ソフトスタート信号とを比較するようにした。
【００６１】
請求項１，１２の発明によれば、保持回路は、三角波発振回路が発振動作を開始するまで、誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にして、出力トランジスタをオフ状態に保持する。その結果、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００６２】
請求項２の発明によれば、保持回路はショート用トランジスタを備え、三角波発振回路が発振動作を開始するまでショート用トランジスタが誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力端子を接地するため制御信号は消失される。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００６３】
請求項３の発明によれば、ショート用トランジスタは保持回路に備えられた初期誤動作防止回路にて制御され、三角波発振回路が発振動作を開始するまでは誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の制御信号は消失される。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００６５】
請求項４の発明によれば、第１バイアス電圧が第２バイアス電圧より高いので初期の誤動作を防止する初期誤動作防止回路の動作後に三角波信号を発生させる三角波発振回路が動作するため、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００６６】
請求項５，１３の発明によれば、基準電圧生成回路が生成する基準電圧が規定電圧値に到達していないと判定されている間は、停止回路にて出力トランジスタはオフ状態に制御されている。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
請求項６の発明によれば、基準電圧生成回路が生成する基準電圧が規定電圧値に到達していないと判定されている間は、シュート用トランジスタにより誤差増幅回路の誤差出力信号が消失されて出力トランジスタはオフ状態に制御されている。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
請求項７，１１，１５の発明によれば、誤差増幅回路は、基準電圧を、出力電圧およびソフトスタート信号と比較する。従って、誤差増幅回路の動作をソフトスタート信号により制御することができる。
【００６９】
請求項８，１４の発明によれば、複数の制御回路に対してそれぞれ対応する出力トランジスタを駆動制御させるための出力制御信号が全て出力されるまで、保持回路は各出力トランジスタをオフ状態に保持することから、誤差増幅回路及びＰＷＭ比較回路による制御が停止される。従って、複数の半導体集積回路装置に対して安定した出力電圧の投入タイミングを制御でき投入タイミングのずれによる各半導体集積回路装置との間で誤動作を防止することができる。
請求項９の発明によれば、保持回路は、誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力を不活性にすることにより、出力トランジスタをオフ状態に保持する。
【００７０】
請求項１０の発明によれば、保持回路はショート用トランジスタを備え、三角波発振回路が発振動作を開始するまでショート用トランジスタが誤差増幅回路及びＰＷＭ比較回路の少なくともいずれか一方の出力端子を接地するため制御信号は消失される。従って、ＤＣ−ＤＣコンバータはソフトスタートを確実に実行することができ、安定した出力電圧を供給することができる。
【００７４】
【発明の実施の形態】
（第１実施形態）
図１は本発明を具体化した第１実施形態のＤＣ−ＤＣコンバータを示す。本実施形態は、図８に示す前記従来例のＤＣ−ＤＣコンバータに応用した。従って、従来例と同一構成部分は、同一符号を付してその説明を省略する。
【００７５】
本実施形態の特徴は、図１に示すように、誤差増幅回路１５の出力端子とグランドＧＮＤとの間に、バイポーラトランジスタよりなるショート用トランジスタ３１を新たに接続した。詳述すると、ショート用トランジスタ３１のコレクタは誤差増幅回路１５の出力端子に接続され、エミッタはグランドＧＮＤに接続されている。ショート用トランジスタ３１のベースは、前記初期誤動作防止回路１２からの解除信号ＳＧ３を入力する。従って、ショート用トランジスタ３１は解除信号ＳＧ３がＨレベルの時にオンし、Ｌレベルの時にオフする。
【００７６】
また、本実施形態では、初期誤動作防止回路１２の解除信号ＳＧ３がＨレベルからＬレベルに立ち下がるタイミングを従来に比べ遅らせている。即ち、三角波発振回路１３が正常な発振動作を開始した後に解除信号ＳＧ３がＨレベルからＬレベルに立ち下がるように、初期誤動作防止回路１２内にて調整している。
【００７７】
初期誤動作防止回路１２は、基準電圧Ｖｒｅｆをバイアス電圧として入力し前記規定電圧値Ｖｒｅｆ１に向かって上昇する途中の基準電圧Ｖｒｅｆが所定の電圧値Ｖｒｅｆ２に到達した時、同防止回路１２の動作可能なバイアス電圧に到達したとしてＨレベルからＬレベルに立ち下がる解除信号ＳＧ３を出力するようになっている。そして、本実施形態では、初期誤動作防止回路１２に供給する基準電圧Ｖｒｅｆを同防止回路１２内に設けた分圧回路にて分圧し、その分圧電圧をバイアス電圧とする。そして、その分圧電圧が同防止回路１２の動作可能なバイアス電圧（＝Ｖｒｅｆ２）に到達した時、ＨレベルからＬレベルに立ち下がる解除信号ＳＧ３を生成している。つまり、基準電圧Ｖｅｒｆを分圧した分だけ防止回路１２の動作可能なバイアス電圧に到達するのに要する時間を長くして解除信号ＳＧ３がＨレベルからＬレベルに立ち下がるタイミングを従来に比べ遅らせている。
【００７８】
本実施形態では、分圧電圧が初期誤動作防止回路１２の動作可能なバイアス電圧（＝Ｖｒｅｆ２）となる時における基準電圧Ｖｒｅｆ（＝Ｖｒｅｆ２ａ）は、前記三角波発振回路１３が発振動作をする電圧値Ｖｒｅｆ３よりも高くなるようにしている。従って、三角波発振回路１３が発振動作を開始した後に、解除信号ＳＧ３はＨレベルからＬレベルに立ち下がる。
【００７９】
そして、本実施形態では、ショート用トランジスタ３１と初期誤動作防止回路１２とで保持回路を構成している。
次に、上記のように構成したＤＣ−ＤＣコンバータ１の作用について説明する。
【００８０】
今、駆動電源電圧Ｖｃｃが制御回路２内の各回路１１〜１３，１５，１７，１８に供給された状態で、基準電圧生成回路１１に外部装置から供給される起動信号としてのコントロール信号ＳＧ２がＬレベルの時、ＤＣ−ＤＣコンバータ１は動作を停止している。
【００８１】
従って、基準電圧生成回路１１の基準電圧Ｖｒｅｆは０ボルトである。その結果、誤差増幅回路１５、ＰＷＭ比較回路１７及び出力回路１８は動作を停止している。又、三角波発振回路１３及びデットタイム回路１４も動作を停止している。
【００８２】
さらに、初期誤動作防止回路１２は０ボルトの基準電圧Ｖｒｅｆが供給されている。従って、解除信号ＳＧ３はＨレベルとなっていて、第１，第２トランジスタ１９，２０及びショート用トランジスタ３１はオン状態にある。その結果、誤差増幅回路１５の誤差出力信号ＳＧ６及びコンデンサ２２の充電電圧Ｖｓｏｆは０ボルトである。又、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７も０ボルト、即ちＬレベルである。さらに、出力回路１８の出力信号ＳＧ１もＬレベルとなる。従って、出力トランジスタ３はオフ状態にあり、出力電圧Ｖｏｕｔは０ボルトとなっている。
【００８３】
図２の時間ｔ０に外部装置からＨレベルのコントロール信号ＳＧ２が基準電圧生成回路１１に供給されると、ＤＣ−ＤＣコンバータ１は動作を開始する。Ｈレベルのコントロール信号ＳＧ２に応答して基準電圧生成回路１１は駆動電源電圧Ｖｃｃに基づいて基準電圧Ｖｒｅｆを生成する。このとき、図２に示すように、基準電圧Ｖｒｅｆは一定の傾きをもって規定電圧値Ｖｒｅｆ１まで上昇していく。徐々に上昇していく基準電圧Ｖｒｅｆは、初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５の第１非反転入力端子、及び、定電流回路１６に供給される。この時、初期誤動作防止回路１２は、バイアス電圧が動作可能な電圧に到達していないので、解除信号ＳＧ３はＨレベルのままである。
【００８４】
又、上昇する基準電圧Ｖｒｅｆに基づいて誤差増幅回路１５、ＰＷＭ比較回路１７及び出力回路１８は動作可能な状態に移る。この時、誤差増幅回路１５の第２非反転入力端子に供給される充電電圧Ｖｓｏｆは０ボルトであるため、誤差増幅回路１５の誤差出力信号ＳＧ６は、上昇する基準電圧Ｖｒｅｆの同じ電圧値で上昇しようとするが、ショート用トランジスタ３１がオン状態にあるため０ボルトに保持されている。又、デットタイム回路１４は上昇する基準電圧Ｖｒｅｆに相対した制限信号ＳＧ５をＰＷＭ比較回路１７の供給される。
【００８５】
従って、ＰＷＭ比較回路１７は、０ボルトに保持された誤差出力信号ＳＧ６が三角波発振回路１３の三角波信号ＳＧ４と比較される。この時、三角波発振回路１３はまだ発振を開始しておらず、三角波信号ＳＧ４は０ボルトである。その結果、ＰＷＭ比較回路１７はＬレベルのデューティ制御信号ＳＧ７を出力する。しかも、第２トランジスタ２０がオン状態にあるので、デューティ制御信号ＳＧ７は確実にＬレベルに保持される。従って、出力回路１８の出力信号ＳＧ１は依然Ｌレベルを維持することから出力トランジスタ３はオフのままである。
【００８６】
やがて、三角波発振回路１３が発振を開始し三角波信号ＳＧ４をＰＷＭ比較回路１７に出力する。つまり、前記制限信号ＳＧ５のレベルに対して三角波信号ＳＧ４のレベルが交差するようになる。しかし、ショート用トランジスタ３１がいまだにオン状態にあるため誤差出力信号ＳＧ６は０ボルトに保持されている。従って、ＰＷＭ比較回路１７は、いまだＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【００８７】
やがて時間ｔ１ａになると、初期誤動作防止回路１２の解除信号ＳＧ３がＬレベルに立ち下がる。第１，第２トランジスタ１９，２０及びショート用トランジスタ３１はオフ状態になる。コンデンサ２２は充電を開始しその充電電圧Ｖｓｏｆを誤差増幅回路１５の第２非反転入力端子に供給する。この充電電圧Ｖｓｏｆは基準電圧Ｖｒｅｆより低い値なので、誤差増幅回路１５はその時の出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆと比較しその差電圧を増幅しその増幅した差電圧を誤差出力信号ＳＧ６としてＰＷＭ比較回路１７に出力する。時間ｔ１ａ後は、充電電圧Ｖｓｏｆが徐々に上昇していくため、出力電圧Ｖｏｕｔをこれに追随させるために誤差増幅回路１５の出力電圧ＳＧ６は、前記三角波信号ＳＧ４の振幅範囲内に入るレベルまで上昇していく。
【００８８】
従って、出力電圧ＳＧ６が三角波信号ＳＧ４の振幅範囲内に入り最初に交差するまでは、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はＬレベルである。従って、出力トランジスタ３はオフ状態のままである。
【００８９】
やがて、誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲内に到達すると、ＰＷＭ比較回路１７は誤差出力信号ＳＧ６が三角波信号ＳＧ４より大きいときＨレベル、誤差出力信号ＳＧ６が三角波信号ＳＧ４より小さいときＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【００９０】
以後、ＤＣ−ＤＣコンバータ１は、ソフトスタート、即ち出力電圧Ｖｏｕｔをその上昇していく充電電圧Ｖｓｏｆになるように制御していく。そして、充電電圧Ｖｓｏｆが規定電圧値Ｖｒｅｆ１に到達すると、ＤＣ−ＤＣコンバータ１は出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆ、即ち規定電圧値Ｖｒｅｆ１を維持するように制御する。
【００９１】
次に、上記のように構成した第１実施形態のＤＣ−ＤＣコンバータの特徴を以下に述べる。
（１）本実施形態では、誤差増幅回路１５の出力端子とグランドＧＮＤとの間にショート用トランジスタ３１を接続した。そして、ショート用トランジスタ３１を前記初期誤動作防止回路１２からＬレベルの解除信号ＳＧ３が出力されるまで、即ち、三角波発振回路１３が発振動作を開始されるまでオン状態にして誤差増幅回路１５の誤差出力信号ＳＧ６が０ボルトに保持されるようにした。
【００９２】
つまり、ソフトスタート時において、ＰＷＭ比較回路１７は、正常に発振動作を開始した三角波発振回路１３の三角波信号ＳＧ３と誤差増幅回路１５の誤差出力信号ＳＧ６（正常な状態で充電電圧Ｖｓｏｆと出力電圧Ｖｏｕｔが比較されその差電圧を増幅して得た誤差出力信号ＳＧ６）とに基づいてデューティ制御信号ＳＧ７を生成することができる。その結果、従来のように、三角波発振回路１３が発振動作を行う前に、初期誤動作防止回路１２の解除信号ＳＧ３をＬレベルにして、ＰＷＭ比較回路１７の比較結果に基づいて出力トランジスタ３をオンさせて一時的に過電流を出力トランジスタ３に流すことはない。従って、出力トランジスタ３を劣化させることはない。
【００９３】
（２）本実施形態では、従来のように初期誤動作防止回路１２の解除信号ＳＧ３がＬレベルとなると直ちに、その時の充電出力電圧Ｖｏｕｔと出力電圧Ｖｏｕｔに基づく電圧制御、即ちソフトスタートが実行される。従って、安定した出力電圧Ｖｏｕｔが各半導体集積回路装置に動作電源として供給されることから、動作電源投入に基づく各半導体集積回路装置との間で誤動作は低減される。
【００９４】
（３）又、本実施形態では、誤差増幅回路１５の誤差出力信号ＳＧ６はショート用トランジスタ３１にて０ボルトに保持するようにしたので、従来のように、ＰＷＭ比較回路１７に不定入力が入力されて、Ｈレベルのデューティ制御信号ＳＧ７を出力するといった問題は解消される。
【００９５】
尚、本実施形態では、誤差増幅回路１５の出力端子とグランドＧＮＤとの間にショート用トランジスタ３１を接続したが、このショート用トランジスタ３１を設けず、三角波発振回路１３が発振動作を開始する第１実施形態の初期誤動作防止回路１２の解除信号ＳＧ３を第１及び第２トランジスタ１９，２０に出力するようにして実施してもよい。この場合、Ｌレベルの解除信号ＳＧ３が出力されるまで誤差増幅回路１５は、基準電圧Ｖｒｅｆに相当する誤差出力信号ＳＧ６を出力するが、第１及び第２トランジスタ２０が三角波発振回路１３が発振動作を開始するまでオンしない。従って、第１及び第２トランジスタ２０がオンした時、すでに三角波信号ＳＧ４はほぼ正常な値で振幅しているため、誤差増幅回路１５の誤差出力信号ＳＧ６は非常に短い時間で三角波信号ＳＧ３の振幅範囲内に到達するため、従来の比べて出力トランジスタ３がオンし続けることはなく短時間でソフトスタートを実行することができる。
【００９６】
（第２実施形態）
図３は本発明を具体化した第２実施形態のＤＣ−ＤＣコンバータを示す。本実施形態は、図８に示す前記従来例のＤＣ−ＤＣコンバータに応用した。従って、従来例と同一構成部分は、同一符号を付してその説明を省略する。
【００９７】
本実施形態の特徴は、図３に示すように、誤差増幅回路１５の出力端子とグランドＧＮＤとの間に、停止回路を構成するバイポーラトランジスタよりなるショート用トランジスタ４１を接続した。詳述すると、ショート用トランジスタ４１のコレクタは誤差増幅回路１５の出力端子に接続され、エミッタはグランドＧＮＤに接続されている。ショート用トランジスタ４１のベースは、基準電圧判定回路４２からの第２解除信号ＳＧ３ａを入力する。又、前記第１トランジスタ１９のベースは前記初期誤動作防止回路１２からの解除信号ＳＧ３に代えてこの第２解除信号ＳＧ３ａが供給されるようになっている。従って、ショート用トランジスタ４１及び第１トランジスタ１９は第２解除信号ＳＧ３ａがＨレベルの時にオンし、Ｌレベルの時にオフする。
【００９８】
基準電圧判定回路４２はコンパレータにて構成され、前記電源回路１０２からの駆動電圧Ｖｃｃが供給されている。基準電圧判定回路４２は前記基準電圧生成回路１１が生成する基準電圧Ｖｅｒｆが前記規定電圧値Ｖｅｒｆ１に到達したとき、ＨレベルからＬレベルの第２解除信号ＳＧ３ａを出力する。即ち、基準電圧判定回路４２は、前記三角波発振回路１３が発振動作を開始した後に、ＨレベルからＬレベルの第２解除信号ＳＧ３ａを出力する。詳述すると、三角波発振回路１３は前記したように、基準電圧Ｖｒｅｆをバイアス電圧として入力し、該基準電圧Ｖｒｅｆが前記規定電圧値Ｖｒｅｆ１に到達する前であって図８に示す従来の前記初期誤動作防止回路１２がＬレベルの解除信号ＳＧ３を出力した後に発振動作を開始するようになっているからである。従って、ショート用トランジスタ４１及び第１トランジスタ１９は基準電圧Ｖｅｒｆが前記規定電圧値Ｖｅｒｆ１に到達する前（三角波発振回路１３が発振動作を開始する前）はオンとなり、基準電圧Ｖｅｒｆが前記規定電圧値Ｖｅｒｆ１に到達すると（三角波発振回路が発振動作を開始した後）オフとなる。
【００９９】
又、第２トランジスタ２０は図８に示す従来の前記初期誤動作防止回路１２からの解除信号ＳＧ３を入力する。従って、この第２実施形態では初期誤動作防止回路１２の解除信号ＳＧ３がＨレベルからＬレベルに立ち下がるタイミングは第１実施形態に比べ速くなる。即ち、三角波発振回路１３が正常な発振動作を開始する前に解除信号ＳＧ３がＨレベルからＬレベルに立ち下がる。
【０１００】
次に、上記のように構成したＤＣ−ＤＣコンバータ１の作用について説明する。
今、駆動電源電圧Ｖｃｃが制御回路２内の各回路１１〜１３，１５，１７，１８４２に供給された状態で、基準電圧生成回路１１に外部装置から供給されるコントロール信号ＳＧ２がＬレベルの時、ＤＣ−ＤＣコンバータ１は動作を停止している。従って、基準電圧生成回路１１の基準電圧Ｖｒｅｆは０ボルトである。その結果、誤差増幅回路１５、ＰＷＭ比較回路１７及び出力回路１８は動作を停止している。又、三角波発振回路１３及びデットタイム回路１４も動作を停止している。
【０１０１】
さらに、初期誤動作防止回路１２及び電圧判定回路４２は０ボルトの基準電圧Ｖｒｅｆが供給されている。従って、解除信号ＳＧ３及び第２解除信号ＳＧ３ａはＨレベルとなっていて、第１，第２トランジスタ１９，２０及びショート用トランジスタ４１はオン状態にある。その結果、誤差増幅回路１５の誤差出力信号ＳＧ６及びコンデンサ２２の充電電圧Ｖｓｏｆは０ボルトである。又、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７も０ボルト、即ちＬレベルである。さらに、出力回路１８の出力信号ＳＧ１もＬレベルとなる。従って、出力トランジスタ３はオフ状態にあり、出力電圧Ｖｏｕｔは０ボルトとなっている。
【０１０２】
図４の時間ｔ０に外部装置からＨレベルのコントロール信号ＳＧ２が基準電圧生成回路１１に供給されると、ＤＣ−ＤＣコンバータ１は動作を開始する。Ｈレベルのコントロール信号ＳＧ２に応答して基準電圧生成回路１１は駆動電源電圧Ｖｃｃに基づいて基準電圧Ｖｒｅｆを生成する。このとき、図４に示すように、基準電圧Ｖｒｅｆは一定の傾きをもって規定電圧値Ｖｒｅｆ１まで上昇していく。徐々に上昇していく基準電圧Ｖｒｅｆは、初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５の第１非反転入力端子、定電流回路１６、基準電圧判定回路４２に供給される。この時、初期誤動作防止回路１２は、バイアス電圧が動作可能な電圧に到達していないので、解除信号ＳＧ３はＨレベルのままである。
【０１０３】
又、上昇する基準電圧Ｖｒｅｆに基づいて誤差増幅回路１５、ＰＷＭ比較回路１７及び出力回路１８は動作可能な状態に移る。この時、誤差増幅回路１５の第２非反転入力端子に供給される充電電圧Ｖｓｏｆは０ボルトであるため、誤差増幅回路１５の誤差出力信号ＳＧ６は、上昇する基準電圧Ｖｒｅｆの同じ電圧値で上昇しようとするが、ショート用トランジスタ４１がオン状態にあるため０ボルトに保持されている。又、デットタイム回路１４は上昇する基準電圧Ｖｒｅｆに相対した制限信号ＳＧ５をＰＷＭ比較回路１７の供給される。
【０１０４】
従って、ＰＷＭ比較回路１７は、０ボルトに保持された誤差出力信号ＳＧ６が三角波発振回路１３の三角波信号ＳＧ４と比較される。この時、三角波発振回路１３はまだ発振を開始しておらず、三角波信号ＳＧ４は０ボルトである。その結果、ＰＷＭ比較回路１７はＬレベルのデューティ制御信号ＳＧ７を出力する。しかも、第２トランジスタ２０がオン状態にあるので、デューティ制御信号ＳＧ７は確実にＬレベルに保持される。従って、出力回路１８の出力信号ＳＧ１は依然Ｌレベルを維持することから出力トランジスタ３はオフのままである。
【０１０５】
やがて、基準電圧Ｖｒｅｆが初期誤動作防止回路１２の動作を可能にするバイアス電圧まで到達すると、初期誤動作防止回路１２はＬレベルの解除信号ＳＧ３を出力する。このＬレベルの解除信号ＳＧ３に応答して第２トランジスタ２０はオフする。この時、ＰＷＭ比較回路１７は、まだ三角波発振回路１３が発振動作を開始していないことと、誤差出力信号ＳＧ６が０ボルトに保持されていることにより、Ｌレベルのデューティ制御信号ＳＧ７を出力している。
【０１０６】
やがて、三角波発振回路１３が発振を開始し三角波信号ＳＧ４をＰＷＭ比較回路１７に出力する。つまり、前記制限信号ＳＧ５のレベルに対して三角波信号ＳＧ４のレベルが交差するようになる。しかし、ショート用トランジスタ４１がいまだにオン状態にあるため誤差出力信号ＳＧ６は０ボルトに保持されている。従って、ＰＷＭ比較回路１７は、いまだＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【０１０７】
やがて、時間ｔ２において、基準電圧Ｖｅｒｆが規定電圧値Ｖｒｅｆ１に到達する時間ｔ２になると、基準電圧判定回路４２は第２解除信号ＳＧ３をＬレベルに立ち下げる。第１トランジスタ１９及びショート用トランジスタ４１はオフ状態になる。コンデンサ２２は充電を開始しその充電電圧Ｖｓｏｆを誤差増幅回路１５の第２非反転入力端子に供給する。この充電電圧Ｖｓｏｆは基準電圧Ｖｒｅｆより低い値なので、誤差増幅回路１５はその時の出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆと比較しその差電圧を増幅しその増幅した差電圧を誤差出力信号ＳＧ６としてＰＷＭ比較回路１７に出力する。時間ｔ２後は、充電電圧Ｖｓｏｆが徐々に上昇していくため、出力電圧Ｖｏｕｔをこれに追随させるために誤差増幅回路１５の誤差出力信号ＳＧ６は、前記三角波信号ＳＧ４の振幅範囲内に入るレベルまで上昇していく。
【０１０８】
従って、出力電圧ＳＧ６が三角波信号ＳＧ４の振幅範囲内に入り最初に交差するまでは、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はレベルである。従って、出力トランジスタ３はオフ状態のままである。
【０１０９】
やがて、誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲内に到達すると、ＰＷＭ比較回路１７は誤差出力信号ＳＧ６が三角波信号ＳＧ４より大きいときＨレベル、誤差出力信号ＳＧ６が三角波信号ＳＧ４より小さいときＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【０１１０】
以後、ＤＣ−ＤＣコンバータ１は、出力電圧Ｖｏｕｔをその上昇していく充電電圧Ｖｓｏｆになるように制御していく。そして、充電電圧ｓｏｆが規定電圧値Ｖｒｅｆ１に到達すると、ＤＣ−ＤＣコンバータ１は出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆ、即ち規定電圧値Ｖｒｅｆ１を維持するように制御する。
【０１１１】
次に、上記のように構成した第２実施形態のＤＣ−ＤＣコンバータの特徴を以下に述べる。
（１）本実施形態では、誤差増幅回路１５の出力端子とグランドＧＮＤとの間にショート用トランジスタ４１を接続した。又、基準電圧生成回路１１が生成する基準電圧Ｖｒｅｆが規定電圧Ｖｅｒｆ１となった否かを判定する基準電圧判定回路４２を設けた。そして、ショート用トランジスタ４１を基準電圧判定回路４２からＬレベルの第２解除信号ＳＧ３が出力されるまで、即ち、三角波発振回路１３が発振動作を開始されるまでオン状態にして誤差増幅回路１５の誤差出力信号ＳＧ６が０ボルトに保持されるようにした。
【０１１２】
つまり、ソフトスタート時において、ＰＷＭ比較回路１７は、正常に発振動作を開始した三角波発振回路１３の三角波信号ＳＧ３と、誤差増幅回路１５の誤差出力信号ＳＧ６（正常な状態で充電電圧Ｖｓｏｆと出力電圧Ｖｏｕｔが比較されその差電圧を増幅して得た誤差出力信号ＳＧ６）とに基づいてデューティ制御信号ＳＧ７を生成することができる。その結果、従来のように、三角波発振回路１３が発振動作を行う前に、ＰＷＭ比較回路１７の比較結果に基づいて出力トランジスタ３をオンさせて一時的に過電流を出力トランジスタ３に流すことはない。従って、出力トランジスタ３を劣化させることはない。
【０１１３】
（２）本実施形態では、基準電圧判定回路４２の第２解除信号ＳＧ３ａがＬレベルとなると直ちに、その時の充電出力電圧Ｖｏｕｔと出力電圧Ｖｏｕｔに基づく電圧制御、即ちソフトスタートが実行される。従って、安定した出力電圧Ｖｏｕｔが各半導体集積回路装置に動作電源として供給されることから、動作電源投入に基づく各半導体集積回路装置との間で誤動作は低減される。
【０１１４】
（３）又、本実施形態では、誤差増幅回路１５の誤差出力信号ＳＧ６はショート用トランジスタ４１にて０ボルトに保持するようにしたので、従来のように、ＰＷＭ比較回路１７に不定入力が入力されて、Ｈレベルのデューティ制御信号ＳＧ７を出力するといった問題は解消される。
【０１１５】
尚、本実施形態では、誤差増幅回路１５の出力端子とグランドＧＮＤとの間にショート用トランジスタ４１を接続したが、これを省略して図５に示すように実施していもよい。即ち、図５において、誤差増幅回路１５は駆動トランジスタ４４を介して駆動電源電圧Ｖｃｃが供給されるようにする。そして、該駆動トランジスタ４４には前記基準電圧Ｖｒｅｆが供給されるようにする。又、駆動トランジスタ４４のベースとグランドＧＮＤとの間には停止回路を構成するショート用トランジスタ４５が接続されている。このショート用トランジスタ４５のベースは前記基準電圧判定回路４２の第２解除信号ＳＧ３ａが入力されるようになっている。
【０１１６】
従って、基準電圧判定回路４２の第２解除信号ＳＧ３ａがＬレベルに立ち下がるまで、即ち三角波発振回路１３が発振動作が開始されるまでは、誤差増幅回路１５には駆動電源電圧Ｖｃｃが印加されないことになる。従って、この場合においても、上記第２実施形態と同様な作用効果を得ることができる。
（第３実施形態）
図６は本発明を具体化した第３実施形態のＤＣ−ＤＣコンバータ１を示す。本実施形態のＤＣ−ＤＣコンバータ１は、２個の第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂからなる。
【０１１７】
第１ＤＣ−ＤＣコンバータ部１Ａは、前記図１に示す第１実施形態のＤＣ−ＤＣコンバータ１の制御回路２を変形させて構成している。第１ＤＣ−ＤＣコンバータ部１Ａの制御回路２Ａは、初期誤動作防止回路１２を備えておらず、その代わりに解除信号ＳＧ３を入力する外部入力端子５１を備えている。そして、その解除信号ＳＧ３は第２トランジスタ２０のベースのみに供給されるようになっている。
【０１１８】
又、制御回路２Ａは、前記基準電圧生成回路１１が生成する基準電圧Ｖｅｒｆを第２ＤＣ−ＤＣコンバータ部１Ｂに出力する外部出力端子５２と、三角波発振回路１３が生成する三角波信号ＳＧ４を第２ＤＣ−ＤＣコンバータ部１Ｂに出力する外部出力端子５３と、デットタイム回路１４が生成した制限信号ＳＧ５を第２ＤＣ−ＤＣコンバータ部１Ｂに出力する外部出力端子５４を備えている。
【０１１９】
さらに、制御回路２Ａは、出力制御回路５５が設けられている。出力制御回路５５は、外部出力制御入力端子５６を介して図示しない外部装置からの第１出力制御信号ＳＧ１１を入力する。外部装置は、該ＤＣ−ＤＣコンバータ部１Ａを起動したい場合にＨレベルの第１出力制御信号ＳＧ１１を出力する。制御回路２Ａは、この第１出力制御信号ＳＧ１１を第１内部出力制御信号ＳＧ１１ａとして外部出力端子５７に出力するようになっている。第１内部出力制御信号ＳＧ１１ａは第２ＤＣ−ＤＣコンバータ部１Ｂに出力される。
【０１２０】
さらに、制御回路２Ａは第２ＤＣ−ＤＣコンバータ部１Ｂから出力される第３解除信号ＳＧ３ｂを外部入力端子５８から入力し、該第３解除信号ＳＧ３ｂを第１トランジスタ１９及びショート用トランジスタ３１のベースに供給するようになっている。
【０１２１】
一方、第２ＤＣ−ＤＣコンバータ部１Ｂは、同様に、前記図１に示す第１実施形態のＤＣ−ＤＣコンバータ１の制御回路２を変形させて構成している。第２ＤＣ−ＤＣコンバータ部１Ｂの制御回路２Ｂは、基準信号生成回路１１、三角波発振回路１３及びデットタイム回路１４を備えておらず、その代わりに前記第１ＤＣ−ＤＣコンバータ部１Ａから基準電圧Ｖｒｅｆ、三角波信号ＳＧ４及び制限信号ＳＧ５をそれぞれ入力する外部入力端子６１，６２，６３を備えている。
【０１２２】
制御回路２Ｂに形成された初期誤動作防止回路１２は、その解除信号ＳＧ３を第１ＤＣ−ＤＣコンバータ部１Ａに出力するための外部出力端子６４を備えている。又、この解除信号ＳＧ３は同制御回路２Ｂにおいては第２トランジスタ２０のベースのみに供給されるようになっている。
【０１２３】
さらに、制御回路２Ｂは、出力制御回路６５が設けられている。出力制御回路６５は、外部出力制御入力端子６６を介して図示しない外部装置からの第２出力制御信号ＳＧ１２を入力する。外部装置は、該第２ＤＣ−ＤＣコンバータ部１Ｂを起動したい場合にＨレベルの第２出力制御信号ＳＧ１２を出力する。制御回路２Ｂは、この第２出力制御信号ＳＧ１２を第２内部出力制御信号ＳＧ１２ａとしてナンド回路６８に出力するようになっている。
【０１２４】
判別回路を構成するナンド回路６８は２入力端子のナンド回路であって、一方の入力端子は第２内部出力制御信号ＳＧ１２ａを入力し、他方の入力端子は制御回路２Ｂに備えた外部入力端子６９を介して第１ＤＣ−ＤＣコンバータ部１Ａの制御回路２Ａから前記第１内部出力制御信号ＳＧ１１ａを入力する。従って、ナンド回路６８の出力信号は、第１内部出力制御信号ＳＧ１１ａと第２内部出力制御信号ＳＧ１２ａが共にＨレベルの時に、Ｌレベルとなり、それ以外のときはＨレベルとなる。このナンド回路５８の出力信号は、第３解除信号ＳＧ３ｂとして同制御回路２Ｂの第１トランジスタ１９及びショート用トランジスタ３１のベースに供給される。又、この第３解除信号ＳＧ３ｂは、制御回路２Ｂに備えた外部出力端子７０を介して第１ＤＣ−ＤＣコンバータ部１Ａの制御回路２Ａに出力される。
【０１２５】
そして、本実施形態では、各制御回路２Ａ，２Ｂに設けられた第１トランジスタ１９及びショート用トランジスタ３１と制御回路２Ｂに設けられたナンド回路６８とで保持回路を構成している。
【０１２６】
次に、上記のように構成したＤＣ−ＤＣコンバータ１の作用について説明する。
図７に示すように、今、時間ｔ０に、第１ＤＣ−ＤＣコンバータ部１Ａの制御回路２Ａの基準電圧生成回路１１に対して外部装置からＨレベルのコントロール信号ＳＧ２が供給されると、基準電圧生成回路１１は基準電圧Ｖｒｅｆの生成を開始して同制御回路２Ａ内の各回路に供給する。同様に、生成される基準電圧Ｖｒｅｆは、第２ＤＣ−ＤＣコンバータ部１Ｂの制御回路２Ｂの各回路に供給される。その結果、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂは動作を開始する。
【０１２７】
この時、初期誤動作防止回路１２は、バイアス電圧が動作可能な電圧に到達していないので、解除信号ＳＧ３はＨレベルのままである。又、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂには外部装置からのＨレベルの第１，第２出力制御信号ＳＧ１１，ＳＧ１２が入力されていない。従って、第３解除信号ＳＧ３ｂはＨレベルのままである。
【０１２８】
そして、第２出力制御信号ＳＧ１２より先に第１ＤＣ−ＤＣコンバータ部１ＡにＨレベルの出力制御信号ＳＧ１１が入力されると、ナンド回路６８は第２出力制御信号ＳＧ１２がＨレベルでないことにより、第３解除信号ＳＧ３ｂをＨレベルのままにする。従って、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂの各第１トランジスタ１９及びショート用トランジスタ３１は共にオン状態にある。
【０１２９】
やがて、基準電圧Ｖｒｅｆが初期誤動作防止回路１２の動作を可能にするバイアス電圧まで到達すると、初期誤動作防止回路１２はＬレベルの解除信号ＳＧ３を出力する。このＬレベルの解除信号ＳＧ３に応答して第２トランジスタ２０はオフする。この時、ＰＷＭ比較回路１７は、まだ三角波発振回路１３が発振動作を開始していないことと、誤差出力信号ＳＧ６が０ボルトに保持されていることにより、Ｌレベルのデューティ制御信号ＳＧ７を出力している。
【０１３０】
やがて、三角波発振回路１３が発振を開始し三角波信号ＳＧ４をＰＷＭ比較回路１７に出力する。つまり、前記制限信号ＳＧ５のレベルに対して三角波信号ＳＧ４のレベルが交差するようになる。しかし、ショート用トランジスタ３１がいまだにオン状態にあるため誤差出力信号ＳＧ６は０ボルトに保持されている。従って、ＰＷＭ比較回路１７は、いまだＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【０１３１】
やがて、図７の時間ｔ３において、第２ＤＣ−ＤＣコンバータ部１ＢにＨレベルの出力制御信号ＳＧ１２が入力されると、ナンド回路６８は第３解除信号ＳＧ３ｂをＨレベルからＬレベルにする。従って、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂの各第１トランジスタ１９及びショート用トランジスタ３１は共にオフ状態となる。
【０１３２】
その結果、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂの各ソフトスタート用のコンデンサ２２は充電を開始しその充電電圧Ｖｓｏｆを誤差増幅回路１５の第２非反転入力端子に供給する。この充電電圧Ｖｓｏｆは基準電圧Ｖｒｅｆより低い値なので、誤差増幅回路１５はその時の出力電圧Ｖｏｕｔと充電電圧Ｖｓｏｆと比較しその差電圧を増幅しその増幅した差電圧を誤差出力信号ＳＧ６としてＰＷＭ比較回路１７に出力する。時間ｔ３後は、充電電圧Ｖｓｏｆが徐々に上昇していくため、出力電圧Ｖｏｕｔをこれに追随させるために誤差増幅回路１５の誤差出力信号ＳＧ６は、前記三角波信号ＳＧ４の振幅範囲内に入るレベルまで上昇していく。
【０１３３】
従って、誤差出力電圧ＳＧ６が三角波信号ＳＧ４の振幅範囲内に入り最初に交差するまでは、ＰＷＭ比較回路１７のデューティ制御信号ＳＧ７はレベルである。従って、出力トランジスタ３はオフ状態のままである。
【０１３４】
やがて、誤差出力信号ＳＧ６が三角波信号ＳＧ４の振幅範囲内に到達すると、ＰＷＭ比較回路１７は誤差出力信号ＳＧ６が三角波信号ＳＧ４より大きいときＨレベル、誤差出力信号ＳＧ６が三角波信号ＳＧ４より小さいときＬレベルとなるデューティ制御信号ＳＧ７を出力する。
【０１３５】
以後、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂは、出力電圧Ｖｏｕｔをその上昇していく充電電圧Ｖｓｏｆになるように制御していく。そして、充電電圧ｓｏｆが規定電圧値Ｖｒｅｆ１に到達すると、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂは、それぞれ各出力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆ、即ち規定電圧値Ｖｒｅｆ１を維持するように制御し対応する各半導体集積回路装置１０１に供給する。
【０１３６】
次に、上記のように構成した第３実施形態のＤＣ−ＤＣコンバータ１の特徴を以下に述べる。
（１）本実施形態では、第２ＤＣ−ＤＣコンバータ部１Ｂの制御回路２Ｂにナンド回路６８を設けた。そして、ナンド回路６８は第１，第２ＤＣ−ＤＣコンバータ１Ａ，１Ｂに対してそれぞれ出力される第１，第２出力制御信号ＳＧ１１，ＳＧ１２（内部出力制御信号ＳＧ１１ａ，ＳＧ１２ａ）に基づいて、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂの各ショート用トランジスタ３１を同時にオン状態にした。
【０１３７】
つまり、第１，第２ＤＣ−ＤＣコンバータ部１Ａ，１Ｂは、同時にソフトスタートを開始しながら、それぞれが生成した出力電圧Ｖｏｕｔをそれぞれ対応する各半導体集積回路装置１０１に同じタイミングで供給することができる。
【０１３８】
従って、安定した出力電圧Ｖｏｕｔが各半導体集積回路装置に動作電源として同時に供給されることから、動作電源投入のタイミングのずれに基づく各半導体集積回路装置との間で誤動作は解消されることになる。特に、第１，第２出力制御信号ＳＧ１１，ＳＧ１２が同一であって、配線容量等によって一方のＤＣ−ＤＣコンバータ部に遅延して入力されてしまう場合には特に有効となる。
【０１３９】
（２）本実施形態においても、従来のように、三角波発振回路１３が発振動作を行う前に、ＰＷＭ比較回路１７の比較結果に基づいて出力トランジスタ３をオンさせていないので、一時的に過電流を出力トランジスタ３に流すことはない。従って、出力トランジスタ３を劣化させることはない。
【０１４０】
（３）本実施形態においても、第３解除信号ＳＧ３ｂがＬレベルとなると直ちに、その時の充電出力電圧Ｖｏｕｔと出力電圧Ｖｏｕｔに基づく電圧制御、即ちソフトスタートが実行される。従って、安定した出力電圧Ｖｏｕｔが各半導体集積回路装置に動作電源として供給されることから、動作電源投入に基づく各半導体集積回路装置との間で誤動作は低減される。
【０１４１】
（４）又、本実施形態においても、誤差増幅回路１５の誤差出力信号ＳＧ６はショート用トランジスタ３１にて０ボルトに保持するようにしたので、ＰＷＭ比較回路１７に不定入力が入力されて、Ｈレベルのデューティ制御信号ＳＧ７を出力するといった問題は解消される。
【０１４２】
尚、発明の実施の形態は上記各実施形態に限定されるものではなく、以下のように実施してもよい。
○上記各実施形態では、誤差増幅回路１５は、第１非反転入力端子に基準電圧生成回路１１からの基準電圧Ｖｒｅｆを入力し、第２非反転入力端子に規定電圧値Ｖｒｅｆ１まで上昇する充電電圧Ｖｓｏｆを入力するようにした。これを第１非反転入力端子を省略して実施してもよい。即ち、誤差増幅回路１５は、基準電圧Ｖｒｅｆの規定電圧値Ｖｒｅｆ１まで上昇する充電電圧Ｖｓｏｆを入力する入力端子と、出力電圧Ｖｏｕｔを入力する入力端子からなり、充電電圧Ｖｓｏｆと出力電圧Ｖｏｕｔの差電圧を増幅し誤差出力信号ＳＧ６を出力するものである。
【０１４３】
○上記各実施形態では、誤差増幅回路１５の反転入力端子には出力電圧Ｖｏｕｔを直接入力したが、分圧回路にて分圧した電圧を入力してもよい。この場合、出力電圧Ｖｏｕｔの制御値をその分圧回路の分圧比によって適宜変更することができる。
【０１４４】
○上記各実施形態では、出力トランジスタ３をＮチャネルＭＯＳトランジスタにて実施したが、ＰチャネルＭＯＳトランジスタで実施してもよい。この場合、例えば出力回路１８において、デューティ制御信号ＳＧ７を反転させた出力信号ＳＧ１を生成する必要がある。又、出力トランジスタ３をバイポーラトランジスタで構成してもよい。
【０１４５】
○上記各実施形態では、出力回路１８を設けたが、これを省略してもよい。
○各実施形態に示した出力回路１８の出力端子とグランドＧＮＤの間にショート用のトランジスタを接続してそのトランジスタのベースに解除信号ＳＧ３、第２解除信号ＳＧ３ａ又は第３解除信号ＳＧ３ｂを入力するようにして実施してもよい。この場合においても、上記各実施形態と同様な効果を奏する。尚、請求項に記載されたＰＷＭ比較回路の出力端子とグランドの間に接続されたショート用トランジスタは、この出力回路１８の出力端子とグランドＧＮＤの間にショート用のトランジスタをを含む上位概念である。
【０１４６】
○前記第１実施形態において、初期誤動作防止回路１２に代えて第２実施形態で示した基準電圧判定回路４２を用いて第１，第２トランジスタ１９，２０及びショート用トランジスタ３１を制御するようにしてもよい。
【０１４７】
○前記第２実施形態及び第２実施形態の変形例において、基準電圧判定回路４２に代えて第１実施形態で示した初期誤動作防止回路１２を用いて第１トランジスタ１９及び、ショート用トランジスタ４１，４５を制御するようにしてもよい。
【０１４８】
○前記三角波発振回路１３の三角波発振信号ＳＧ４の波形を鋸波状の三角波信号で実施してもよい。
○各実施形態に示したバイポーラの各トランジスタ１９，２０，３１，４１，４４，４５をＭＯＳトランジスタに代えて実施してもよい。
【０１４９】
○上記各実施形態では１チップの半導体集積回路装置上に形成した制御回路２は、基準電圧生成回路１１，初期誤動作防止回路１２、三角波発振回路１３、デットタイム回路１４、誤差増幅回路１５、定電流回路１６、ＰＷＭ比較回路１７、出力回路１８、２個の第１及び第２トランジスタ１９，２０及び、ショート用トランジスタ３１，４１等であったが、例えば、三角波発振回路１３を別の半導体集積回路装置に形成したりする等、適宜複数の半導体集積回路装置上に形成し、それを電気的に接続して制御回路２を形成してもよい。
【０１５０】
【発明の効果】
請求項１〜１５に記載の発明によれば、ＤＣ−ＤＣコンバータおけるソフトスタートを確実に実行することができるとともに安定した出力電圧を供給することができる。
【０１５１】
請求項８及び１４に記載の発明によれば、複数の半導体集積回路装置に対して安定した出力電圧の投入タイミングを制御でき、投入タイミングのずれによる各半導体集積回路装置との間で誤動作を防止することができる。
【図面の簡単な説明】
【図１】第１実施形態のＤＣ−ＤＣコンバータの電気回路図
【図２】同じくＤＣ−ＤＣコンバータの動作を説明するための波形図
【図３】第２実施形態のＤＣ−ＤＣコンバータの電気回路図
【図４】同じくＤＣ−ＤＣコンバータの動作を説明するための波形図
【図５】第２実施形態の変形例を示すＤＣ−ＤＣコンバータの電気回路図
【図６】第３実施形態のＤＣ−ＤＣコンバータの電気回路図
【図７】同じくＤＣ−ＤＣコンバータの動作を説明するための波形図
【図８】従来のＤＣ−ＤＣコンバータの電気回路図
【図９】従来のＤＣ−ＤＣコンバータの動作を説明するための波形図
【図１０】電子機器の動作電源供給システムを説明するためのブロック図
【符号の説明】
１ＤＣ−ＤＣコンバータ
２，２Ａ，２Ｂ制御回路
３出力トランジスタ
４出力コイル
７，２２コンデンサ
１１基準電圧生成回路、
１２初期誤動作防止回路
１３三角波発振回路
１５誤差増幅回路
１６定電流回路
１７ＰＷＭ比較回路
１９，２０第１，第２トランジスタ
２２コンデンサ
３１，４１，４５ショート用トランジスタ
１００電子機器
１０１半導体集積回路装置
ＳＧ２コントロール信号
ＳＧ３解除信号
ＳＧ４三角波信号
ＳＧ６誤差出力信号
ＳＧ７デューティ制御信号
Ｖｏｕｔ出力電圧
Ｖｒｅｆ基準電圧
Ｖｒｅｆ１規定電圧値
Ｖｓｏｆ充電電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a DC-DC converter that supplies operating power to various semiconductor integrated circuit devices (IC) such as a central processing unit (CPU) and a storage device (RAM, ROM, etc.) mounted on various electronic devices.DriveCircuitcontrolMethod, DC-DC converter control circuit, DC-DC converterToIt is related.
[0002]
A large number of semiconductor integrated circuit devices (ICs) are mounted on electronic equipment. Each of these semiconductor integrated circuit devices requires an operating power supply individually. Generally, the operating power supply is generated by a DC-DC converter. In addition, when operating power is supplied to each semiconductor integrated circuit device, a malfunction occurs between each semiconductor integrated circuit device unless stable operating power is supplied and the power-on sequence between each semiconductor integrated circuit device is not performed accurately. Cause. Therefore, it is required to turn on the power with high accuracy when turning on the operating power to each semiconductor integrated circuit device by the DC-DC converter.
[0003]
[Prior art]
Generally, as a power source for various electronic devices, a DC power source obtained by converting a commercial power source by a power source circuit (AC-DC inverter circuit) is generally used. The converted direct current power is converted into an operation power according to each semiconductor integrated circuit device by a DC-DC converter. The operation power generated by the DC-DC converter is supplied to each corresponding semiconductor integrated circuit device. That is, as shown in FIG. 10, the electronic device 100 includes a central processing unit (CPU), a chip select, a semiconductor integrated circuit device 101 such as a storage device (RAM, ROM, etc.), a power supply circuit 102 and a DC-DC converter 1. It is installed. Then, the power supply circuit 102 converts the commercial power supply VA into various DC power supplies Vcc and Vin. The DC-DC converter 1 steps down the converted DC power supply Vin and supplies it to each semiconductor integrated circuit device 101 as a stable operating power supply (output voltage Vout).
[0004]
FIG. 8 shows an electric circuit of a general DC-DC converter 1. The DC-DC converter 1 includes a control circuit 2 formed on a one-chip semiconductor integrated circuit device and a plurality of external elements. The output signal SG1 of the control circuit 2 is supplied to the gate of the output transistor 3 formed of an enhancement type N channel MOS transistor. The drain of the output transistor 3 is supplied with the DC power supply voltage Vin from the power supply circuit 102 of FIG. The source of the output transistor 3 is connected to the output terminal 5 via the output coil 4. The output terminal 5 is connected to each semiconductor integrated circuit device 101 as a load.
[0005]
The source of the output transistor 3 is connected to the cathode of a flywheel diode 6 made of a Schottky diode. The anode of the flywheel diode 6 is connected to the ground GND. The output coil 4 and the output terminal 5 are connected to the ground GND via a capacitor 7. The output coil 4 and the capacitor 7 constitute a smoothing circuit. Further, the output coil 4 and the output terminal 5 are connected to the control circuit 2 via the resistor 8, and the output voltage Vout at that time is output to the control circuit 2.
[0006]
The control circuit 2 includes a reference voltage generation circuit 11, an initial malfunction prevention circuit 12, a triangular wave oscillation circuit 13, a dead time circuit 14, an error amplification circuit 15, a constant current circuit 16, a PWM comparison circuit 17, an output circuit 18, and two first circuits. 1 and second transistors 19 and 20 are provided.
[0007]
The reference voltage generation circuit 11 is supplied with the drive power supply voltage Vcc from the power supply circuit 102 and receives a control signal SG2 from an external device (not shown) via the external control input terminal 21. The reference voltage generation circuit 11 is composed of a band gap reference circuit, and serves as a first reference voltage based on the drive power supply voltage Vcc in response to the rise of the control signal SG2 from L level (low potential) to H level (high potential). A reference voltage Vref (<Vcc) is generated. As shown in FIG. 9, when the control signal SG2 rises to the H level at time t0, the reference voltage Vref rises with a certain slope, reaches the specified voltage value Vref1 (<Vcc) after time t2, and then reaches the specified voltage value Vref1. To maintain.
[0008]
The initial malfunction prevention circuit 12 is supplied with the drive power supply voltage Vcc from the power supply circuit 102 and receives the reference voltage Vref from the reference voltage generation circuit 11 as a bias voltage. As shown in FIG. 9, the initial malfunction prevention circuit 12 is configured such that when the reference voltage Vref on the way to the specified voltage value Vref1 reaches the predetermined voltage value Vref2, that is, the reference voltage Vref operates as an operation of the prevention circuit 12. When a time t1 for reaching a possible bias voltage (= Vref2) is reached, the release signal SG3 that falls from the H level to the L level is output.
[0009]
The triangular wave oscillation circuit 13 is supplied with the drive power supply voltage Vcc from the power supply circuit 102 and receives the reference voltage Vref from the reference voltage generation circuit 11 as a bias voltage. When the reference voltage Vref rises to a predetermined voltage value Vref3 (> Vref2), that is, as shown in FIG. 9, the triangular wave oscillation circuit 13 has a bias voltage (= The oscillation operation is started at a time between the time t1 and the time t2 at which Vref3) is reached, and a triangular wave signal SG4 having an amplitude in a certain voltage value range is output.
[0010]
The dead time circuit 14 is configured by a voltage dividing circuit in which a plurality of resistors are connected in series. The dead time circuit 14 receives the reference voltage Vref from the reference voltage generation circuit 11, divides the reference voltage Vref, and outputs the divided voltage as the limit signal SG5. Therefore, as shown in FIG. 9, when the control signal SG2 rises to the H level at time t0, the limit signal SG5 rises with a constant slope like the reference voltage Vref, and the rated voltage value Vk (<Vref1) after time t2. After that, the rated voltage value Vk is maintained. The rated voltage value Vk of the limiting signal SG5 is set to be slightly lower than the maximum value of the triangular wave signal SG4 by adjusting the voltage dividing ratio of the resistor in the dead time circuit 14. More specifically, when the triangular wave signal SG4 and the limit signal SG5 are compared by the PWM comparison circuit 17, the rated voltage Vk is set to a value at which the duty ratio of the pulse signal of the output signal SG1 is 90%. .
[0011]
The error amplifier circuit 15 includes an inverting input terminal as a detected voltage input terminal, and first and second non-inverting input terminals as first and second reference voltage input terminals. The output voltage Vout is input to the inverting input terminal of the error amplifier circuit 15 through the resistor 8. The error amplifying circuit 15 is supplied with a driving power supply voltage Vcc from the power supply circuit 102. The error amplifier circuit 15 receives the reference voltage Vref from the reference voltage generation circuit 11 as a bias voltage.
[0012]
The first non-inverting input terminal of the error amplifier circuit 15 receives the reference voltage Vref from the reference voltage generation circuit 11. The second non-inverting input terminal of the error amplifier circuit 15 is connected to the ground GND through an external soft start capacitor 22. The capacitor 22 is supplied with a constant current from a constant current circuit 16 that operates based on the reference voltage Vref applied from the reference voltage generation circuit 11. The capacitor 61 charges the constant current from the constant current circuit 16, and the charging voltage Vsof increases to reach the reference voltage Vref. That is, the charging voltage Vsof forms a second reference voltage with respect to the reference voltage Vref as the first reference voltage, and the charging voltage Vsof is generated by the reference voltage generation circuit 11, the capacitor 22, and the like.
[0013]
The second non-inverting input terminal is connected to the collector of the first transistor 19 as a soft start transistor, and the emitter of the first transistor 19 is connected to the ground GND. The release signal SG3 of the initial malfunction prevention circuit 12 is input to the base of the first transistor 19. Therefore, when the release signal SG3 falls from the H level to the L level at the time t1 and the first transistor 19 is turned off from the on state, the capacitor 22 starts charging with the constant current of the constant current circuit 16. As a result, the charging voltage Vsof starts increasing from time t1 as shown in FIG.
[0014]
In addition, a series circuit of an external capacitor 23 and a resistor 24 is connected between the output terminal and the inverting input terminal of the error amplifier circuit 15 to prevent the error amplifier circuit 15 from oscillating.
[0015]
The error amplifying circuit 15 has a smaller one of the reference voltage Vref input to the first non-inverting input terminal and the charging voltage Vsof input to the second non-inverting input terminal, and the output terminal 5 input to the inverting input terminal. The output voltage Vout is compared. Then, the error amplifier circuit 15 outputs an error output signal SG6 obtained by amplifying the difference voltage between the two voltages to be compared to the PWM comparison circuit 17 in the next stage.
[0016]
Further, as shown in FIG. 9, the error amplifying circuit 15 is a circuit for preventing the initial error equality until the reference voltage Vref that is increasing toward the specified voltage value Vref1 reaches a predetermined voltage value. The output voltage SG6 according to the reference voltage Vref is output without performing the comparison amplification operation until the time t1 at which 12 outputs the release signal SG3 at the L level. That is, the error amplification circuit 15 outputs the error output signal SG6 that becomes the bias voltage, that is, the reference voltage Vref because at least one of the first and second non-inverting input terminals is logically inverted in the vicinity of 0 volts. It is like that.
[0017]
After time t1, the error amplifying circuit 15 outputs the output voltage Vout input to the inverting input terminal, the reference voltage Vref input to the first non-inverting input terminal, or the charging voltage Vsof input to the second non-inverting input terminal. The comparison operation with the smaller voltage is performed, and the operation shifts to the operation of amplifying the difference voltage.
[0018]
The PWM comparison circuit 17 is supplied with the drive power supply voltage Vcc from the power supply circuit 102. The PWM comparison circuit 17 includes an inverting input terminal and first and second non-inverting input terminals. The inverting input terminal of the PWM comparison circuit 17 receives the triangular wave signal SG4 from the triangular wave oscillation circuit 13. The first non-inverting input terminal of the PWM comparison circuit 17 receives the error output signal SG6 from the error amplification circuit 15. The second non-inverting input terminal of the PWM comparison circuit 17 receives the limit signal SG5 from the dead time circuit 14.
[0019]
The PWM comparison circuit 17 includes the smaller one of the error output signal SG6 input to the first non-inverting input terminal and the limit signal SG5 input to the second non-inverting input terminal, and the triangular wave oscillation circuit input to the inverting input terminal. 13 triangular wave signals SG4 are compared. Then, the PWM comparator circuit 17 outputs a pulse signal which becomes L level when the triangular wave signal SG4 is larger in the comparison and becomes the H level when the same or triangular wave signal SG4 is smaller in the comparison as the duty control signal SG7. Output to.
[0020]
The output terminal of the PWM comparison circuit 17 is connected to the collector of the second transistor 20, and the emitter of the second transistor 20 is connected to the ground GND. The release signal SG3 of the initial malfunction prevention circuit 12 is input to the base of the second transistor 20. Accordingly, when the release signal SG3 falls from the H level to the L level at the time t1, and the second transistor 20 is turned from on to off, the duty control signal SG7 is supplied to the output circuit 18 at the next stage. The output circuit 18 is supplied with the drive power supply voltage Vcc from the power supply circuit 102. The output circuit 18 supplies the duty control signal SG7 to the gate of the output transistor 3 as the output signal SG1.
[0021]
The DC-DC converter 1 configured as described above has the reference voltage in a state where the drive power supply voltage Vcc is supplied from the power supply circuit 102 of FIG. 10 to the circuits 11 to 13, 15, 17, 18 in the control circuit 2. When the L level control signal SG2 is supplied to the generation circuit 11 from the external device, the operation is stopped.
[0022]
That is, the reference voltage Vref of the reference voltage generation circuit 11 is 0 volts. Therefore, the reference voltage Vref of 0 volts is supplied to the first non-inverting input terminal of the error amplifier circuit 15. The initial malfunction prevention circuit 12 is supplied with a reference voltage Vref of 0 volts. Accordingly, the release signal SG3 is at the H level, and the first and second transistors 19 and 20 are in the on state. As a result, the first non-inverting input terminal of the error amplifier circuit 15 is 0 volts. Further, since the second transistor 20 is also in the ON state, the output signal SG1 becomes L level. Therefore, the output transistor 3 is in the off state, and the output voltage Vout is 0 volts.
[0023]
When the H-level control signal SG2 is supplied from the external device to the reference voltage generation circuit 11 at time t0, the DC-DC converter 1 starts operating. In response to the H level control signal SG2, the reference voltage generation circuit 11 generates the reference voltage Vref based on the drive power supply voltage Vcc. At this time, as shown in FIG. 9, the reference voltage Vref rises to the specified voltage value Vref1 with a certain slope. The reference voltage Vref that gradually increases is supplied to the initial malfunction prevention circuit 12, the triangular wave oscillation circuit 13, the dead time circuit 14, the first non-inverting input terminal of the error amplification circuit 15, and the constant current circuit 16.
[0024]
At this time, the rising reference voltage Vref is supplied to the first non-inverting input terminal of the error amplifying circuit 15, but the charging voltage Vsof inputted to the second non-inverting input terminal of the error amplifying circuit 15 is 0 volts. Therefore, the error output signal SG6 of the error amplifier circuit 15 rises at the same voltage value of the rising reference voltage Vref. Further, the dead time circuit 14 supplies a limit signal SG5 relative to the rising reference voltage Vref to the PWM comparator circuit 17.
[0025]
Therefore, the PWM comparison circuit 17 compares the limit signal SG5 of the dead time circuit 14 with the triangular wave signal SG4 of the triangular wave oscillation circuit 13. At this time, the triangular wave oscillation circuit 13 has not yet started oscillating, and the triangular wave signal SG4 is 0 volts. As a result, the PWM comparison circuit 17 outputs an H level duty control signal SG7. However, since the second transistor 20 is in the on state, the duty control signal SG7 at the H level disappears and becomes the L level. Accordingly, since the output signal SG1 of the output circuit 18 still maintains the L level, the output transistor 3 remains off.
[0026]
Eventually, at time t1, an L level release signal SG3 is output from the initial malfunction prevention circuit 12 to the bases of the first and second transistors 19 and 20, and both transistors 19 and 20 are turned off. When the first transistor 19 is turned off, the capacitor 22 starts charging and supplies the charging voltage Vsof to the second non-inverting input terminal of the error amplifier circuit 15. Since the charging voltage Vsof is lower than the reference voltage Vref, the error amplification circuit 15 compares the output voltage Vout and the charging voltage Vsof at that time, amplifies the difference voltage, and outputs the amplified error output signal SG6 to the PWM comparison circuit 17. To do. Immediately after time t1, the output voltage Vout is 0 volt and the charging voltage Vsof is slightly higher than 0 volt. Therefore, the difference voltage between the output voltage Vout and the charging voltage Vsof is small, and the error output signal SG6 of the error amplifying circuit 15 decreases. I will do it. At time t1, the triangular wave oscillation circuit 13 has not yet started oscillating.
[0027]
Therefore, the PWM comparison circuit 14 compares the limit signal SG5 with the triangular wave signal SG4 until the error output signal SG6 of the error amplifier circuit 15 becomes smaller than the limit signal SG5 of the dead time circuit 14. When the error output signal SG6 of the error amplifier circuit 15 becomes smaller than the limit signal SG5, the PWM comparison circuit 14 compares the error output signal SG6 with the triangular wave signal SG4. However, the triangular wave oscillation circuit 13 has not yet started oscillating, and the triangular wave signal SG4 is 0 volts. As a result, the PWM comparison circuit 17 outputs an H level duty control signal SG7.
[0028]
At this time, since the second transistor 20 is in the OFF state, the H-level duty control signal SG7 is output to the output circuit 18. Accordingly, the output signal SG1 of the output circuit 18 becomes H level, and the output transistor 3 is turned on. As a result, the power supply voltage Vin is supplied to the output terminal 5 via the output coil 4, and the output voltage Vout increases from 0 volts toward the power supply voltage Vin. The rising output voltage Vout is supplied to the error amplifier circuit 15.
[0029]
Eventually, when the triangular wave oscillation circuit 13 oscillates to output the triangular wave signal SG4 and the triangular wave signal SG4 becomes larger than the error output signal SG6, the duty control signal SG7 of the PWM comparison circuit 17 becomes L level. The output signal SG1 of the output circuit 18 becomes L level, and the output transistor 3 is turned off. As a result, the supply of the power supply voltage Vin is interrupted, the electric charge of the capacitor 7 is discharged, and the output voltage Vout decreases.
[0030]
The error amplifier circuit 15 compares the decreasing output voltage Vout with the charging voltage Vsof, and outputs an error output signal SG6 to the PWM comparator circuit 17. Since the decreasing output voltage Vout is larger than the charging voltage Vsof, the error output signal SG6 of the error amplifier circuit 15 is smaller than the triangular wave signal SG4. Therefore, the duty control signal SG7 of the PWM comparison circuit 17 maintains the L level. That is, the output transistor 3 remains off and the output voltage Vout continues to decrease.
[0031]
Eventually, when the output voltage Vout becomes smaller than the charging voltage Vsof, the voltage value of the error output signal SG6 of the error amplifier circuit 15 increases. Then, the rising error output signal SG6 reaches the amplitude range of the triangular wave signal SG4. When the error output signal SG6 reaches within the amplitude range of the triangular wave signal SG4, the PWM comparison circuit 17 becomes H level when the error output signal SG6 is larger than the triangular wave signal SG4, and becomes L level when the error output signal SG6 is smaller than the triangular wave signal SG4. Duty control signal SG7 is output.
[0032]
Thereafter, the DC-DC converter 1 controls the output voltage Vout to be the charging voltage Vsof that increases. When the charging voltage sof reaches the specified voltage value Vref1, the DC-DC converter 1 controls the output voltage Vout so as to maintain the reference voltage Vref, that is, the specified voltage value Vref1.
[0033]
That is, in the steady state, in the DC-DC converter 1, the error amplifier circuit 15 compares the reference voltage Vref (specified voltage value Vref1) with the output voltage Vout, and outputs the error output signal SG6 to the PWM comparator circuit 17. The PWM comparison circuit 17 compares the error output signal SG6 with the triangular wave signal SG4 to generate a duty control signal SG7, and duty-controls the output transistor 3. Therefore, the output voltage Vout is controlled to be held at the specified voltage value Vref1 (reference voltage Vref).
[0034]
When the power is turned on (when the H level control signal SG2 is input), the DC-DC converter 1 gradually increases the output voltage Vout without increasing the output voltage Vout to the specified voltage value Vref1 of the reference voltage Vref. Start. That is, the DC-DC converter 1 increases the output voltage Vout to the reference voltage Vref as the charging voltage Vsof increases by a soft start circuit including the first transistor 19, the capacitor 22, the error amplifier circuit 15, and the constant power supply circuit 16. I try to let them. This soft start prevents the output transistor 3 from continuing to be on when the output voltage Vout is raised to the specified voltage value Vref1 of the reference voltage Vref all at once, so that deterioration of the transistor 3 is prevented in advance. The
[0035]
[Problems to be solved by the invention]
However, at the time of soft start of the DC-DC converter, when the L level release signal SG3 is output from the initial malfunction prevention circuit 12, the duty control signal SG7 immediately becomes H level regardless of the charging voltage Vsof. Then, the output transistor 3 is immediately turned on. In other words, the soft start function does not work temporarily. This is because the triangular wave oscillation circuit 13 does not oscillate even when the release signal SG3 becomes L level.
[0036]
Therefore, since the output transistor 3 is temporarily turned on before the soft start function is activated, there is a problem in that an overcurrent flows through the output transistor 3 to deteriorate the transistor 3.
[0037]
In addition, when the output transistor 3 is suddenly turned on, the output voltage Vout suddenly rises and becomes unstable. This unstable output voltage Vout is supplied to each semiconductor integrated circuit device as an operation power supply, and causes malfunctions with each semiconductor integrated circuit device. In particular, there is a problem when a certain timing (sequence) is required for the turn-on timing based on the turn-on of operation power with each semiconductor integrated circuit device 101.
[0038]
Further, the PWM comparator circuit 17 may output an H level duty control signal SG7 by an indefinite input, and there is a similar problem in this case.
The first object of the present invention is to provide a DC-DC converter capable of reliably executing a soft start and supplying a stable output voltage.DriveCircuitcontrolMethod, DC-DC converter control circuit, DC-DC converterTIt is to provide.
[0039]
A second object of the present invention is to control a stable operation power-on timing for a plurality of semiconductor integrated circuit devices and to prevent a malfunction from occurring between each semiconductor integrated circuit device due to a shift in the input timing. -DC converterTIt is to provide.
[0044]
[Means for Solving the Problems]
  Claim1The invention described in the reference voltage and output voltageAnd soft-start signalCompare itsAccording to the comparison resultAn error amplification circuit that amplifies the differential voltage and outputs it as an error output signal, and a control signal for turning on / off the output transistor based on the result of comparing the error output signal with the triangular wave signal output from the triangular wave oscillation circuit In the control circuit of the DC-DC converter provided with the PWM comparison circuit that generates the above, until the triangular wave oscillation circuit starts the oscillation operation,Deactivate the output of at least one of the error amplification circuit and the PWM comparison circuit,A holding circuit for holding the output transistor in an off state is provided.
[0045]
  Claim2The invention described in claim1In the DC-DC converter control circuit according to claim 1, the holding circuit is connected between an output terminal of at least one of the error amplification circuit and the PWM comparison circuit and a ground, and the triangular wave oscillation circuit performs an oscillation operation. It was equipped with a shorting transistor that would be on until it started.
[0046]
  Claim3The invention described in claim2In the control circuit for the DC-DC converter according to claim 1, the holding circuit includes an initial malfunction prevention circuit that generates a control signal for controlling the shorting transistor..
[0047]
  Claim4The PWM comparator circuit for generating a control signal for turning on / off the output transistor based on the result of comparing the triangular wave signal output from the triangular wave oscillation circuit and the error output signalAnd an initial malfunction prevention circuit for preventing initial malfunction.In a control circuit of a DC-DC converter provided with,The first bias voltage at which the initial malfunction prevention circuit can operate is higher than the second bias voltage at which the triangular wave oscillation circuit can operate.
[0048]
  Claim5The invention described in 1 compares an error amplification circuit that compares a reference voltage and an output voltage, amplifies the difference voltage, and outputs an error output signal, a triangular wave signal output from a triangular wave oscillation circuit, and the error output signal In a control circuit of a DC-DC converter comprising a PWM comparison circuit for generating a control signal for turning on / off an output transistor based on a result, a reference voltage generation circuit for generating a reference voltage, and the reference voltage generation circuit Reference voltage generated byButA reference voltage determination circuit that determines whether or not a specified voltage value has been reached, and the reference voltage is set to a specified voltage value by the reference voltage determination circuit.ReachIf notJudgmentAnd a stop circuit that turns off the output transistor.
[0049]
  Claim6The invention described in claim5In the DC-DC converter control circuit described in (1), the stop circuit includes a shorting transistor connected between the output terminal of the error amplifier circuit and the ground.
According to a seventh aspect of the present invention, in the control circuit for a DC-DC converter according to the fifth or sixth aspect, the error amplification circuit compares the reference transmission with the output voltage and the soft start signal.
[0052]
  Claim8The invention described in the reference voltageAnd outThe output transistor is turned on based on a result of comparing the error output signal with an error amplification circuit that compares the output voltage and amplifies the difference voltage and outputs it as an error output signal, and the triangular wave signal output from the triangular wave oscillation circuit. In a DC-DC converter having a plurality of control circuits including a PWM comparison circuit that generates a control signal for turning off,pluralUntil all the output control signals for driving and controlling the corresponding output transistors to the control circuit are output,eachA holding circuit for holding the output transistor in an off state is provided.
According to a ninth aspect of the present invention, in the DC-DC converter according to the eighth aspect, the holding circuit inactivates an output of at least one of the error amplification circuit and the PWM comparison circuit.
[0053]
  Claim10The invention described in claim8 or 9The holding circuit includes a shorting transistor connected between an output terminal of at least one of the error amplification circuit and the PWM comparison circuit and a ground.
According to an eleventh aspect of the present invention, in the DC-DC converter according to any one of the eighth to tenth aspects, the error amplifying circuit compares the reference voltage with the output voltage and a soft start signal. .
According to a twelfth aspect of the present invention, there is provided an error amplifying circuit that compares a reference voltage, an output voltage, and a soft start signal, amplifies a difference voltage corresponding to the comparison result, and outputs the error voltage as an error output signal; In a method for controlling a drive circuit of a DC-DC converter, comprising: a PWM comparison circuit that generates a control signal for turning on / off an output transistor based on a result of comparing an output triangular wave signal and the error output signal Until the triangular wave oscillation circuit starts an oscillation operation, the output of at least one of the error amplification circuit and the PWM comparison circuit is inactivated, and the output transistor is held in the off state.
According to a thirteenth aspect of the present invention, an error amplifying circuit that compares a reference voltage with an output voltage, amplifies the difference voltage and outputs it as an error output signal, a triangular wave signal output from a triangular wave oscillation circuit, and the error output signal In a method for controlling a DC-DC converter drive circuit comprising a PWM comparison circuit that generates a control signal for turning on and off the output transistor based on the result of comparing the reference voltages, the reference voltage reaches a specified voltage value The output transistor is turned off while it is determined that the reference voltage has not reached the specified voltage value.
According to a fourteenth aspect of the present invention, an error amplifying circuit that compares a reference voltage with an output voltage, amplifies the difference voltage, and outputs it as an error output signal, a triangular wave signal output from a triangular wave oscillation circuit, and the error output signal In a method for controlling a drive circuit of a DC-DC converter having a plurality of control circuits including a PWM comparison circuit that generates a control signal for turning on and off the output transistor based on the result of comparing the output transistors, Each output transistor is held in an off state until all output control signals for driving and controlling the corresponding output transistors are output to the control circuit.
According to a fifteenth aspect of the present invention, in the method for controlling a DC-DC converter drive circuit according to any one of the twelfth to fourteenth aspects, the error amplification circuit includes the reference voltage, the output voltage, Compared with start signal.
[0061]
  Claim1,12According to the invention, the holding circuit is,Until the triangular wave oscillator starts oscillating, Deactivate the output of at least one of the error amplification circuit and the PWM comparison circuit, andHold off. As a result, the DC-DC converter can surely execute the soft start and supply a stable output voltage.
[0062]
  Claim2According to the invention, the holding circuit includes the shorting transistor, and the shorting transistor grounds at least one of the output terminals of the error amplification circuit and the PWM comparison circuit until the triangular wave oscillation circuit starts the oscillation operation. Disappears. Therefore, the DC-DC converter can surely execute the soft start and supply a stable output voltage.
[0063]
  Claim3According to the invention, the shorting transistor is controlled by the initial malfunction prevention circuit provided in the holding circuit, and at least one of the error amplification circuit and the PWM comparison circuit is controlled until the triangular wave oscillation circuit starts the oscillation operation. The signal is lost. Therefore, the DC-DC converter can surely execute the soft start and supply a stable output voltage.
[0065]
  Claim4According to the invention, since the first bias voltage is higher than the second bias voltage, the triangular wave oscillation circuit for generating the triangular wave signal is operated after the operation of the initial malfunction prevention circuit for preventing the initial malfunction, so that the DC-DC converter is soft The start can be executed reliably and a stable output voltage can be supplied.
[0066]
  Claim5,13According to this invention, while it is determined that the reference voltage generated by the reference voltage generation circuit has not reached the specified voltage value, the output transistor is controlled to be in the OFF state by the stop circuit. Therefore, the DC-DC converter can surely execute the soft start and supply a stable output voltage.
  Claim6According to the invention, while it is determined that the reference voltage generated by the reference voltage generation circuit has not reached the specified voltage value, the error output signal of the error amplification circuit is lost by the shooting transistor, and the output transistor is Controlled to off state. Therefore, the DC-DC converter can surely execute the soft start and supply a stable output voltage.
According to the seventh, eleventh and fifteenth inventions, the error amplifying circuit compares the reference voltage with the output voltage and the soft start signal. Therefore, the operation of the error amplifier circuit can be controlled by the soft start signal.
[0069]
  Claim8,14According to the invention ofpluralUntil all output control signals for driving and controlling the corresponding output transistors are output to the control circuit, the holding circuit iseachSince the output transistor is held in the OFF state, the control by the error amplification circuit and the PWM comparison circuit is stopped. Therefore, stable output voltage input timing can be controlled for a plurality of semiconductor integrated circuit devices, and malfunctions between the semiconductor integrated circuit devices due to input timing shifts can be prevented.
According to the ninth aspect of the present invention, the holding circuit holds the output transistor in the OFF state by inactivating the output of at least one of the error amplification circuit and the PWM comparison circuit.
[0070]
  Claim10According to the invention, the holding circuit includes the shorting transistor, and the shorting transistor grounds at least one of the output terminals of the error amplification circuit and the PWM comparison circuit until the triangular wave oscillation circuit starts the oscillation operation. Disappears. Therefore, the DC-DC converter can surely execute the soft start and supply a stable output voltage.
[0074]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 shows a DC-DC converter according to a first embodiment embodying the present invention. This embodiment is applied to the conventional DC-DC converter shown in FIG. Therefore, the same components as those in the conventional example are denoted by the same reference numerals and the description thereof is omitted.
[0075]
The feature of this embodiment is that a shorting transistor 31 made of a bipolar transistor is newly connected between the output terminal of the error amplifier circuit 15 and the ground GND, as shown in FIG. More specifically, the collector of the shorting transistor 31 is connected to the output terminal of the error amplifier circuit 15, and the emitter is connected to the ground GND. A release signal SG3 from the initial malfunction prevention circuit 12 is input to the base of the shorting transistor 31. Accordingly, the shorting transistor 31 is turned on when the release signal SG3 is at the H level and turned off when the release signal SG3 is at the L level.
[0076]
In the present embodiment, the timing at which the release signal SG3 of the initial malfunction prevention circuit 12 falls from the H level to the L level is delayed as compared with the conventional example. That is, the initial malfunction prevention circuit 12 is adjusted so that the release signal SG3 falls from the H level to the L level after the triangular wave oscillation circuit 13 starts a normal oscillation operation.
[0077]
The initial malfunction prevention circuit 12 receives the reference voltage Vref as a bias voltage, and when the reference voltage Vref on the way to the specified voltage value Vref1 reaches a predetermined voltage value Vref2, the prevention circuit 12 can operate. A release signal SG3 that falls from the H level to the L level when the bias voltage is reached is output. In this embodiment, the reference voltage Vref supplied to the initial malfunction prevention circuit 12 is divided by a voltage dividing circuit provided in the prevention circuit 12, and the divided voltage is used as a bias voltage. Then, when the divided voltage reaches the bias voltage (= Vref2) at which the prevention circuit 12 can operate, the release signal SG3 that falls from the H level to the L level is generated. That is, the time required to reach the operable bias voltage of the prevention circuit 12 is increased by dividing the reference voltage Verf, and the timing at which the release signal SG3 falls from the H level to the L level is delayed compared to the conventional case. Yes.
[0078]
In the present embodiment, the reference voltage Vref (= Vref2a) when the divided voltage becomes the operable bias voltage (= Vref2) of the initial malfunction prevention circuit 12 is the voltage value Vref3 at which the triangular wave oscillation circuit 13 oscillates. To be higher. Accordingly, after the triangular wave oscillation circuit 13 starts the oscillation operation, the release signal SG3 falls from the H level to the L level.
[0079]
In this embodiment, the shorting transistor 31 and the initial malfunction prevention circuit 12 constitute a holding circuit.
Next, the operation of the DC-DC converter 1 configured as described above will be described.
[0080]
  Now, with the drive power supply voltage Vcc being supplied to the circuits 11 to 13, 15, 17, and 18 in the control circuit 2, the reference voltage generation circuit 11 is supplied from an external device.As activation signal suppliedWhen the control signal SG2 is at the L level, the DC-DC converter 1 stops operating.
[0081]
Therefore, the reference voltage Vref of the reference voltage generation circuit 11 is 0 volts. As a result, the error amplifying circuit 15, the PWM comparison circuit 17, and the output circuit 18 have stopped operating. Further, the operation of the triangular wave oscillation circuit 13 and the dead time circuit 14 is also stopped.
[0082]
Further, the initial malfunction prevention circuit 12 is supplied with a reference voltage Vref of 0 volts. Accordingly, the release signal SG3 is at the H level, and the first and second transistors 19 and 20 and the shorting transistor 31 are on. As a result, the error output signal SG6 of the error amplifier circuit 15 and the charging voltage Vsof of the capacitor 22 are 0 volts. The duty control signal SG7 of the PWM comparison circuit 17 is also 0 volts, that is, L level. Further, the output signal SG1 of the output circuit 18 also becomes L level. Therefore, the output transistor 3 is in the off state, and the output voltage Vout is 0 volts.
[0083]
When an H-level control signal SG2 is supplied from the external device to the reference voltage generation circuit 11 at time t0 in FIG. 2, the DC-DC converter 1 starts its operation. In response to the H level control signal SG2, the reference voltage generation circuit 11 generates the reference voltage Vref based on the drive power supply voltage Vcc. At this time, as shown in FIG. 2, the reference voltage Vref rises to the specified voltage value Vref1 with a certain slope. The reference voltage Vref that gradually increases is supplied to the initial malfunction prevention circuit 12, the triangular wave oscillation circuit 13, the dead time circuit 14, the first non-inverting input terminal of the error amplification circuit 15, and the constant current circuit 16. At this time, since the initial malfunction prevention circuit 12 does not reach the operable voltage, the release signal SG3 remains at the H level.
[0084]
Further, based on the rising reference voltage Vref, the error amplifier circuit 15, the PWM comparison circuit 17, and the output circuit 18 are brought into an operable state. At this time, since the charging voltage Vsof supplied to the second non-inverting input terminal of the error amplifier circuit 15 is 0 volts, the error output signal SG6 of the error amplifier circuit 15 rises at the same voltage value of the rising reference voltage Vref. However, since the shorting transistor 31 is on, it is held at 0 volts. The dead time circuit 14 is supplied with a limit signal SG5 relative to the rising reference voltage Vref to the PWM comparator circuit 17.
[0085]
Therefore, the PWM comparison circuit 17 compares the error output signal SG6 held at 0 volts with the triangular wave signal SG4 of the triangular wave oscillation circuit 13. At this time, the triangular wave oscillation circuit 13 has not yet started oscillating, and the triangular wave signal SG4 is 0 volts. As a result, the PWM comparison circuit 17 outputs the L level duty control signal SG7. In addition, since the second transistor 20 is in the ON state, the duty control signal SG7 is reliably held at the L level. Accordingly, since the output signal SG1 of the output circuit 18 still maintains the L level, the output transistor 3 remains off.
[0086]
Eventually, the triangular wave oscillation circuit 13 starts to oscillate and outputs a triangular wave signal SG 4 to the PWM comparison circuit 17. That is, the level of the triangular wave signal SG4 intersects the level of the limit signal SG5. However, since the shorting transistor 31 is still on, the error output signal SG6 is held at 0 volts. Therefore, the PWM comparison circuit 17 outputs the duty control signal SG7 that is still at the L level.
[0087]
When time t1a is reached, the release signal SG3 of the initial malfunction prevention circuit 12 falls to the L level. The first and second transistors 19 and 20 and the shorting transistor 31 are turned off. The capacitor 22 starts charging and supplies the charging voltage Vsof to the second non-inverting input terminal of the error amplifier circuit 15. Since the charging voltage Vsof is lower than the reference voltage Vref, the error amplification circuit 15 compares the output voltage Vout and the charging voltage Vsof at that time, amplifies the difference voltage, and uses the amplified difference voltage as an error output signal SG6 as a PWM comparison circuit. 17 to output. Since the charging voltage Vsof gradually increases after time t1a, the output voltage SG6 of the error amplifier circuit 15 rises to a level that falls within the amplitude range of the triangular wave signal SG4 in order to follow the output voltage Vout. I will do it.
[0088]
Therefore, the duty control signal SG7 of the PWM comparison circuit 17 is at the L level until the output voltage SG6 enters the amplitude range of the triangular wave signal SG4 and first intersects. Therefore, the output transistor 3 remains off.
[0089]
Eventually, when the error output signal SG6 reaches within the amplitude range of the triangular wave signal SG4, the PWM comparison circuit 17 is H level when the error output signal SG6 is larger than the triangular wave signal SG4, and L level when the error output signal SG6 is smaller than the triangular wave signal SG4. A duty control signal SG7 is output.
[0090]
Thereafter, the DC-DC converter 1 performs soft start, that is, controls the output voltage Vout to be the charging voltage Vsof that increases. When the charging voltage Vsof reaches the specified voltage value Vref1, the DC-DC converter 1 controls the output voltage Vout so as to maintain the reference voltage Vref, that is, the specified voltage value Vref1.
[0091]
Next, the characteristics of the DC-DC converter of the first embodiment configured as described above will be described below.
(1) In this embodiment, the shorting transistor 31 is connected between the output terminal of the error amplifier circuit 15 and the ground GND. Then, the short-circuit transistor 31 is turned on until an L level release signal SG3 is output from the initial malfunction prevention circuit 12, that is, until the triangular wave oscillation circuit 13 starts an oscillation operation. The output signal SG6 was held at 0 volts.
[0092]
That is, at the time of soft start, the PWM comparison circuit 17 causes the triangular wave signal SG3 of the triangular wave oscillation circuit 13 that has started oscillating normally and the error output signal SG6 of the error amplification circuit 15 (the charging voltage Vsof and the output voltage Vout in a normal state). And the error output signal SG6) obtained by amplifying the difference voltage and the duty control signal SG7 can be generated. As a result, the release signal SG3 of the initial malfunction prevention circuit 12 is set to L level and the output transistor 3 is turned on based on the comparison result of the PWM comparison circuit 17 before the triangular wave oscillation circuit 13 oscillates as in the prior art. As a result, no overcurrent is allowed to flow through the output transistor 3 temporarily. Therefore, the output transistor 3 is not deteriorated.
[0093]
(2) In the present embodiment, voltage control based on the charging output voltage Vout and the output voltage Vout at that time, that is, soft start is executed as soon as the release signal SG3 of the initial malfunction prevention circuit 12 becomes L level as in the prior art. . Accordingly, since a stable output voltage Vout is supplied to each semiconductor integrated circuit device as an operating power supply, malfunctions with each semiconductor integrated circuit device based on turning on the operating power supply are reduced.
[0094]
(3) In this embodiment, since the error output signal SG6 of the error amplifier circuit 15 is held at 0 volts by the shorting transistor 31, an indefinite input is input to the PWM comparison circuit 17 as in the prior art. Thus, the problem of outputting the H level duty control signal SG7 is solved.
[0095]
In this embodiment, the shorting transistor 31 is connected between the output terminal of the error amplifying circuit 15 and the ground GND. However, the shorting transistor 31 is not provided, and the triangular wave oscillation circuit 13 starts the oscillation operation. The release signal SG3 of the initial malfunction prevention circuit 12 of one embodiment may be output to the first and second transistors 19 and 20. In this case, the error amplification circuit 15 outputs the error output signal SG6 corresponding to the reference voltage Vref until the L level release signal SG3 is output. However, the first and second transistors 20 oscillate the triangular wave oscillation circuit 13. Do not turn on until you start. Accordingly, when the first and second transistors 20 are turned on, the triangular wave signal SG4 already has an amplitude with a substantially normal value. Therefore, the error output signal SG6 of the error amplifier circuit 15 has an amplitude of the triangular wave signal SG3 in a very short time. Since it reaches the range, the output transistor 3 does not continue to be turned on as compared with the conventional case, and the soft start can be executed in a short time.
[0096]
(Second Embodiment)
FIG. 3 shows a DC-DC converter according to a second embodiment embodying the present invention. This embodiment is applied to the conventional DC-DC converter shown in FIG. Therefore, the same components as those in the conventional example are denoted by the same reference numerals and the description thereof is omitted.
[0097]
The feature of this embodiment is that, as shown in FIG. 3, a shorting transistor 41 made of a bipolar transistor constituting a stop circuit is connected between the output terminal of the error amplifying circuit 15 and the ground GND. More specifically, the collector of the shorting transistor 41 is connected to the output terminal of the error amplifier circuit 15, and the emitter is connected to the ground GND. The base of the shorting transistor 41 receives the second release signal SG3a from the reference voltage determination circuit 42. The base of the first transistor 19 is supplied with the second release signal SG3a in place of the release signal SG3 from the initial malfunction prevention circuit 12. Accordingly, the shorting transistor 41 and the first transistor 19 are turned on when the second release signal SG3a is at the H level and turned off when the second release signal SG3a is at the L level.
[0098]
The reference voltage determination circuit 42 is composed of a comparator, and is supplied with the drive voltage Vcc from the power supply circuit 102. When the reference voltage Verf generated by the reference voltage generation circuit 11 reaches the specified voltage value Verf1, the reference voltage determination circuit 42 outputs the second release signal SG3a from H level to L level. That is, the reference voltage determination circuit 42 outputs the second release signal SG3a from the H level to the L level after the triangular wave oscillation circuit 13 starts the oscillation operation. More specifically, as described above, the triangular wave oscillation circuit 13 inputs the reference voltage Vref as a bias voltage, and before the reference voltage Vref reaches the specified voltage value Vref1, the conventional initial malfunction shown in FIG. This is because the oscillation operation is started after the prevention circuit 12 outputs the L level release signal SG3. Therefore, the shorting transistor 41 and the first transistor 19 are turned on before the reference voltage Verf reaches the specified voltage value Verf1 (before the triangular wave oscillation circuit 13 starts oscillating operation), and the reference voltage Verf is set to the specified voltage value. When Verf1 is reached, it turns off (after the triangular wave oscillation circuit starts oscillating).
[0099]
The second transistor 20 receives the release signal SG3 from the conventional initial malfunction prevention circuit 12 shown in FIG. Therefore, in the second embodiment, the timing at which the release signal SG3 of the initial malfunction prevention circuit 12 falls from the H level to the L level is faster than in the first embodiment. That is, the release signal SG3 falls from the H level to the L level before the triangular wave oscillation circuit 13 starts a normal oscillation operation.
[0100]
  Next, the operation of the DC-DC converter 1 configured as described above will be described.
  Now, in a state where the drive power supply voltage Vcc is supplied to each of the circuits 11 to 13, 15, 17, 1842 in the control circuit 2, the reference voltage generation circuit 11 is supplied from an external device.SuppliedWhen the control signal SG2 is at L level, the DC-DC converter 1 stops operating. Therefore, the reference voltage Vref of the reference voltage generation circuit 11 is 0 volts. As a result, the error amplifying circuit 15, the PWM comparison circuit 17, and the output circuit 18 have stopped operating. Further, the operation of the triangular wave oscillation circuit 13 and the dead time circuit 14 is also stopped.
[0101]
Further, the initial malfunction prevention circuit 12 and the voltage determination circuit 42 are supplied with a reference voltage Vref of 0 volts. Accordingly, the release signal SG3 and the second release signal SG3a are at the H level, and the first and second transistors 19 and 20 and the shorting transistor 41 are in the on state. As a result, the error output signal SG6 of the error amplifier circuit 15 and the charging voltage Vsof of the capacitor 22 are 0 volts. The duty control signal SG7 of the PWM comparison circuit 17 is also 0 volts, that is, L level. Further, the output signal SG1 of the output circuit 18 is also at the L level. Therefore, the output transistor 3 is in the off state, and the output voltage Vout is 0 volts.
[0102]
When the H-level control signal SG2 is supplied from the external device to the reference voltage generation circuit 11 at time t0 in FIG. 4, the DC-DC converter 1 starts its operation. In response to the H level control signal SG2, the reference voltage generation circuit 11 generates the reference voltage Vref based on the drive power supply voltage Vcc. At this time, as shown in FIG. 4, the reference voltage Vref rises to a specified voltage value Vref1 with a certain slope. The reference voltage Vref that gradually increases is supplied to the initial malfunction prevention circuit 12, the triangular wave oscillation circuit 13, the dead time circuit 14, the first non-inverting input terminal of the error amplification circuit 15, the constant current circuit 16, and the reference voltage determination circuit 42. Supplied. At this time, since the initial malfunction prevention circuit 12 does not reach the operable voltage, the release signal SG3 remains at the H level.
[0103]
Further, based on the rising reference voltage Vref, the error amplifier circuit 15, the PWM comparison circuit 17, and the output circuit 18 are brought into an operable state. At this time, since the charging voltage Vsof supplied to the second non-inverting input terminal of the error amplifier circuit 15 is 0 volts, the error output signal SG6 of the error amplifier circuit 15 rises at the same voltage value of the rising reference voltage Vref. Attempts are made to hold the voltage at 0 volts because the shorting transistor 41 is in the on state. The dead time circuit 14 is supplied with a limit signal SG5 relative to the rising reference voltage Vref to the PWM comparator circuit 17.
[0104]
Therefore, the PWM comparison circuit 17 compares the error output signal SG6 held at 0 volts with the triangular wave signal SG4 of the triangular wave oscillation circuit 13. At this time, the triangular wave oscillation circuit 13 has not yet started oscillating, and the triangular wave signal SG4 is 0 volts. As a result, the PWM comparison circuit 17 outputs an L level duty control signal SG7. In addition, since the second transistor 20 is in the ON state, the duty control signal SG7 is reliably held at the L level. Accordingly, since the output signal SG1 of the output circuit 18 still maintains the L level, the output transistor 3 remains off.
[0105]
  Eventually, when the reference voltage Vref reaches a bias voltage enabling the operation of the initial malfunction prevention circuit 12, the initial malfunction prevention circuit 12 outputs an L level release signal SG3. In response to the L level release signal SG3, the second transistor 20offTo do. At this time, the PWM comparison circuit 17 outputs the L level duty control signal SG7 because the triangular wave oscillation circuit 13 has not yet started the oscillation operation and the error output signal SG6 is held at 0 volts. ing.
[0106]
Eventually, the triangular wave oscillation circuit 13 starts to oscillate and outputs a triangular wave signal SG 4 to the PWM comparison circuit 17. That is, the level of the triangular wave signal SG4 intersects the level of the limit signal SG5. However, since the shorting transistor 41 is still on, the error output signal SG6 is held at 0 volts. Therefore, the PWM comparison circuit 17 outputs the duty control signal SG7 that is still at the L level.
[0107]
Eventually, at time t2, when the time t2 when the reference voltage Verf reaches the specified voltage value Vref1 is reached, the reference voltage determination circuit 42 causes the second release signal SG3 to fall to the L level. The first transistor 19 and the shorting transistor 41 are turned off. The capacitor 22 starts charging and supplies the charging voltage Vsof to the second non-inverting input terminal of the error amplifier circuit 15. Since the charging voltage Vsof is lower than the reference voltage Vref, the error amplification circuit 15 compares the output voltage Vout and the charging voltage Vsof at that time, amplifies the difference voltage, and uses the amplified difference voltage as an error output signal SG6 as a PWM comparison circuit. 17 to output. Since the charging voltage Vsof gradually increases after time t2, the error output signal SG6 of the error amplifier circuit 15 has a level that falls within the amplitude range of the triangular wave signal SG4 in order to follow the output voltage Vout. It rises.
[0108]
Therefore, the duty control signal SG7 of the PWM comparison circuit 17 is at the level until the output voltage SG6 enters the amplitude range of the triangular wave signal SG4 and first intersects. Therefore, the output transistor 3 remains off.
[0109]
Eventually, when the error output signal SG6 reaches within the amplitude range of the triangular wave signal SG4, the PWM comparison circuit 17 is H level when the error output signal SG6 is larger than the triangular wave signal SG4, and L level when the error output signal SG6 is smaller than the triangular wave signal SG4. A duty control signal SG7 is output.
[0110]
Thereafter, the DC-DC converter 1 controls the output voltage Vout to be the charging voltage Vsof that increases. When the charging voltage sof reaches the specified voltage value Vref1, the DC-DC converter 1 controls the output voltage Vout so as to maintain the reference voltage Vref, that is, the specified voltage value Vref1.
[0111]
Next, features of the DC-DC converter of the second embodiment configured as described above will be described below.
(1) In this embodiment, the shorting transistor 41 is connected between the output terminal of the error amplifier circuit 15 and the ground GND. Further, a reference voltage determination circuit 42 for determining whether or not the reference voltage Vref generated by the reference voltage generation circuit 11 has become the specified voltage Verf1 is provided. The shorting transistor 41 is turned on until the L-level second release signal SG3 is output from the reference voltage determination circuit 42, that is, until the triangular wave oscillation circuit 13 starts the oscillation operation. The error output signal SG6 was held at 0 volts.
[0112]
That is, at the time of soft start, the PWM comparison circuit 17 performs the triangular wave signal SG3 of the triangular wave oscillation circuit 13 that has started oscillating normally, and the error output signal SG6 of the error amplification circuit 15 (the charging voltage Vsof and the output voltage in a normal state). The duty control signal SG7 can be generated based on the error output signal SG6) obtained by comparing Vout and amplifying the difference voltage. As a result, before the triangular wave oscillation circuit 13 oscillates as in the prior art, the output transistor 3 is turned on based on the comparison result of the PWM comparison circuit 17 to temporarily pass an overcurrent to the output transistor 3. Absent. Therefore, the output transistor 3 is not deteriorated.
[0113]
(2) In the present embodiment, as soon as the second release signal SG3a of the reference voltage determination circuit 42 becomes L level, voltage control based on the charging output voltage Vout and the output voltage Vout at that time, that is, soft start is executed. Accordingly, since a stable output voltage Vout is supplied to each semiconductor integrated circuit device as an operating power supply, malfunctions with each semiconductor integrated circuit device based on turning on the operating power supply are reduced.
[0114]
(3) In this embodiment, since the error output signal SG6 of the error amplifier circuit 15 is held at 0 volts by the shorting transistor 41, an indefinite input is input to the PWM comparison circuit 17 as in the prior art. Thus, the problem of outputting the H level duty control signal SG7 is solved.
[0115]
In the present embodiment, the shorting transistor 41 is connected between the output terminal of the error amplifying circuit 15 and the ground GND. However, this may be omitted and implemented as shown in FIG. That is, in FIG. 5, the error amplifier circuit 15 is supplied with the drive power supply voltage Vcc via the drive transistor 44. The driving transistor 44 is supplied with the reference voltage Vref. A shorting transistor 45 constituting a stop circuit is connected between the base of the driving transistor 44 and the ground GND. The base of the shorting transistor 45 is supplied with the second release signal SG3a of the reference voltage determination circuit 42.
[0116]
Therefore, the drive power supply voltage Vcc is not applied to the error amplifier circuit 15 until the second release signal SG3a of the reference voltage determination circuit 42 falls to the L level, that is, until the triangular wave oscillation circuit 13 starts the oscillation operation. become. Therefore, also in this case, the same effect as that of the second embodiment can be obtained.
(Third embodiment)
FIG. 6 shows a DC-DC converter 1 according to a third embodiment embodying the present invention. The DC-DC converter 1 according to this embodiment includes two first and second DC-DC converter sections 1A and 1B.
[0117]
The first DC-DC converter unit 1A is configured by modifying the control circuit 2 of the DC-DC converter 1 of the first embodiment shown in FIG. The control circuit 2A of the first DC-DC converter unit 1A does not include the initial malfunction prevention circuit 12, but instead includes an external input terminal 51 that inputs the release signal SG3. The release signal SG3 is supplied only to the base of the second transistor 20.
[0118]
The control circuit 2A also outputs an external output terminal 52 that outputs the reference voltage Verf generated by the reference voltage generation circuit 11 to the second DC-DC converter unit 1B, and a triangular wave signal SG4 generated by the triangular wave oscillation circuit 13 as the second DC- An external output terminal 53 that outputs to the DC converter unit 1B and an external output terminal 54 that outputs the limit signal SG5 generated by the dead time circuit 14 to the second DC-DC converter unit 1B are provided.
[0119]
Further, the control circuit 2A is provided with an output control circuit 55. The output control circuit 55 inputs a first output control signal SG11 from an external device (not shown) via the external output control input terminal 56. The external device outputs the first output control signal SG11 of H level when it wants to activate the DC-DC converter unit 1A. The control circuit 2A outputs the first output control signal SG11 to the external output terminal 57 as the first internal output control signal SG11a. The first internal output control signal SG11a is output to the second DC-DC converter unit 1B.
[0120]
Further, the control circuit 2A inputs the third release signal SG3b output from the second DC-DC converter unit 1B from the external input terminal 58, and supplies the third release signal SG3b to the bases of the first transistor 19 and the shorting transistor 31. It comes to supply.
[0121]
On the other hand, the second DC-DC converter unit 1B is similarly configured by modifying the control circuit 2 of the DC-DC converter 1 of the first embodiment shown in FIG. The control circuit 2B of the second DC-DC converter unit 1B does not include the reference signal generation circuit 11, the triangular wave oscillation circuit 13, and the dead time circuit 14, but instead receives the reference voltage Vref from the first DC-DC converter unit 1A. External input terminals 61, 62, 63 for inputting the triangular wave signal SG4 and the limiting signal SG5 are provided.
[0122]
The initial malfunction prevention circuit 12 formed in the control circuit 2B includes an external output terminal 64 for outputting the release signal SG3 to the first DC-DC converter unit 1A. The release signal SG3 is supplied only to the base of the second transistor 20 in the control circuit 2B.
[0123]
Further, the control circuit 2B is provided with an output control circuit 65. The output control circuit 65 inputs a second output control signal SG12 from an external device (not shown) via the external output control input terminal 66. The external device outputs an H level second output control signal SG12 when it is desired to activate the second DC-DC converter unit 1B. The control circuit 2B outputs the second output control signal SG12 to the NAND circuit 68 as the second internal output control signal SG12a.
[0124]
The NAND circuit 68 constituting the discrimination circuit is a NAND circuit having two input terminals, one input terminal receives the second internal output control signal SG12a, and the other input terminal is an external input terminal 69 provided in the control circuit 2B. The first internal output control signal SG11a is input from the control circuit 2A of the first DC-DC converter unit 1A via Accordingly, the output signal of the NAND circuit 68 becomes L level when both the first internal output control signal SG11a and the second internal output control signal SG12a are at H level, and becomes H level at other times. The output signal of the NAND circuit 58 is supplied as the third release signal SG3b to the bases of the first transistor 19 and the shorting transistor 31 of the control circuit 2B. The third release signal SG3b is output to the control circuit 2A of the first DC-DC converter unit 1A via the external output terminal 70 provided in the control circuit 2B.
[0125]
In this embodiment, the first transistor 19 and the shorting transistor 31 provided in each of the control circuits 2A and 2B and the NAND circuit 68 provided in the control circuit 2B constitute a holding circuit.
[0126]
Next, the operation of the DC-DC converter 1 configured as described above will be described.
As shown in FIG. 7, when an H-level control signal SG2 is supplied from an external device to the reference voltage generation circuit 11 of the control circuit 2A of the first DC-DC converter unit 1A at time t0, the reference voltage is The generation circuit 11 starts generating the reference voltage Vref and supplies it to each circuit in the control circuit 2A. Similarly, the generated reference voltage Vref is supplied to each circuit of the control circuit 2B of the second DC-DC converter unit 1B. As a result, the first and second DC-DC converter units 1A and 1B start to operate.
[0127]
At this time, since the initial malfunction prevention circuit 12 does not reach the operable voltage, the release signal SG3 remains at the H level. Further, the first and second DC-DC converter sections 1A and 1B are not input with the H-level first and second output control signals SG11 and SG12 from the external device. Accordingly, the third release signal SG3b remains at the H level.
[0128]
When the H-level output control signal SG11 is input to the first DC-DC converter unit 1A prior to the second output control signal SG12, the NAND circuit 68 determines that the second output control signal SG12 is not at the H level. 3 The release signal SG3b is kept at the H level. Accordingly, the first transistors 19 and the shorting transistors 31 of the first and second DC-DC converter units 1A and 1B are both in the on state.
[0129]
  Eventually, when the reference voltage Vref reaches a bias voltage enabling the operation of the initial malfunction prevention circuit 12, the initial malfunction prevention circuit 12 outputs an L level release signal SG3. In response to the L level release signal SG3, the second transistor 20offTo do. At this time, the PWM comparison circuit 17 outputs the L level duty control signal SG7 because the triangular wave oscillation circuit 13 has not yet started the oscillation operation and the error output signal SG6 is held at 0 volts. ing.
[0130]
Eventually, the triangular wave oscillation circuit 13 starts to oscillate and outputs a triangular wave signal SG 4 to the PWM comparison circuit 17. That is, the level of the triangular wave signal SG4 intersects the level of the limit signal SG5. However, since the shorting transistor 31 is still on, the error output signal SG6 is held at 0 volts. Therefore, the PWM comparison circuit 17 outputs the duty control signal SG7 that is still at the L level.
[0131]
When the H level output control signal SG12 is input to the second DC-DC converter unit 1B at time t3 in FIG. 7, the NAND circuit 68 changes the third release signal SG3b from the H level to the L level. Accordingly, the first transistors 19 and the shorting transistors 31 of the first and second DC-DC converter units 1A and 1B are both turned off.
[0132]
As a result, the soft-start capacitors 22 of the first and second DC-DC converter units 1A and 1B start charging and supply the charging voltage Vsof to the second non-inverting input terminal of the error amplifier circuit 15. Since the charging voltage Vsof is lower than the reference voltage Vref, the error amplification circuit 15 compares the output voltage Vout and the charging voltage Vsof at that time, amplifies the difference voltage, and uses the amplified difference voltage as an error output signal SG6 as a PWM comparison circuit. 17 to output. After time t3, the charging voltage Vsof gradually rises. Therefore, in order to follow the output voltage Vout, the error output signal SG6 of the error amplifying circuit 15 reaches a level that falls within the amplitude range of the triangular wave signal SG4. It rises.
[0133]
Therefore, until the error output voltage SG6 enters the amplitude range of the triangular wave signal SG4 and first intersects, the duty control signal SG7 of the PWM comparison circuit 17 is at the level. Therefore, the output transistor 3 remains off.
[0134]
Eventually, when the error output signal SG6 reaches within the amplitude range of the triangular wave signal SG4, the PWM comparison circuit 17 is H level when the error output signal SG6 is larger than the triangular wave signal SG4, and L level when the error output signal SG6 is smaller than the triangular wave signal SG4. A duty control signal SG7 is output.
[0135]
Thereafter, the first and second DC-DC converter units 1A and 1B control the output voltage Vout to be the charging voltage Vsof that increases. When the charging voltage sof reaches the specified voltage value Vref1, the first and second DC-DC converter units 1A and 1B each control the output voltage Vout to maintain the reference voltage Vref, that is, the specified voltage value Vref1. It supplies to each corresponding semiconductor integrated circuit device 101.
[0136]
Next, features of the DC-DC converter 1 of the third embodiment configured as described above will be described below.
(1) In the present embodiment, the NAND circuit 68 is provided in the control circuit 2B of the second DC-DC converter unit 1B. The NAND circuit 68 receives the first and second output control signals SG11 and SG12 (internal output control signals SG11a and SG12a) output to the first and second DC-DC converters 1A and 1B, respectively. The shorting transistors 31 of the second DC-DC converter units 1A and 1B are simultaneously turned on.
[0137]
That is, the first and second DC-DC converter units 1A and 1B can supply the generated output voltages Vout to the corresponding semiconductor integrated circuit devices 101 at the same timing while simultaneously starting the soft start. .
[0138]
Therefore, since a stable output voltage Vout is simultaneously supplied to each semiconductor integrated circuit device as an operating power supply, a malfunction is eliminated between each semiconductor integrated circuit device based on a shift in timing of turning on the operating power supply. . This is particularly effective when the first and second output control signals SG11 and SG12 are the same and are delayed and input to one of the DC-DC converter units due to wiring capacitance or the like.
[0139]
(2) Also in the present embodiment, the output transistor 3 is not turned on based on the comparison result of the PWM comparison circuit 17 before the triangular wave oscillation circuit 13 performs the oscillation operation as in the prior art. No current flows through the output transistor 3. Therefore, the output transistor 3 is not deteriorated.
[0140]
(3) Also in the present embodiment, as soon as the third release signal SG3b becomes L level, voltage control based on the charging output voltage Vout and the output voltage Vout at that time, that is, soft start is executed. Accordingly, since a stable output voltage Vout is supplied to each semiconductor integrated circuit device as an operating power supply, malfunctions with each semiconductor integrated circuit device based on turning on the operating power supply are reduced.
[0141]
(4) Also in this embodiment, the error output signal SG6 of the error amplifier circuit 15 is held at 0 volts by the shorting transistor 31, so that an indefinite input is input to the PWM comparison circuit 17, and the H The problem of outputting the level duty control signal SG7 is solved.
[0142]
In addition, embodiment of invention is not limited to said each embodiment, You may implement as follows.
In each of the above embodiments, the error amplifying circuit 15 receives the reference voltage Vref from the reference voltage generation circuit 11 at the first non-inverting input terminal and rises to the specified voltage value Vref1 at the second non-inverting input terminal. Vsof is input. This may be implemented by omitting the first non-inverting input terminal. That is, the error amplifying circuit 15 includes an input terminal that inputs a charging voltage Vsof that rises to a specified voltage value Vref1 of the reference voltage Vref, and an input terminal that inputs an output voltage Vout, and is a difference voltage between the charging voltage Vsof and the output voltage Vout. And an error output signal SG6 is output.
[0143]
In each of the above embodiments, the output voltage Vout is directly input to the inverting input terminal of the error amplifier circuit 15, but a voltage divided by a voltage dividing circuit may be input. In this case, the control value of the output voltage Vout can be appropriately changed depending on the voltage dividing ratio of the voltage dividing circuit.
[0144]
In each of the above embodiments, the output transistor 3 is implemented by an N channel MOS transistor, but may be implemented by a P channel MOS transistor. In this case, for example, in the output circuit 18, it is necessary to generate the output signal SG1 obtained by inverting the duty control signal SG7. The output transistor 3 may be a bipolar transistor.
[0145]
In each of the above embodiments, the output circuit 18 is provided, but this may be omitted.
A shorting transistor is connected between the output terminal of the output circuit 18 shown in each embodiment and the ground GND, and the release signal SG3, the second release signal SG3a, or the third release signal SG3b is input to the base of the transistor. It may be carried out as described above. Even in this case, the same effects as those of the above embodiments can be obtained. The shorting transistor connected between the output terminal of the PWM comparison circuit and the ground described in the claims is a high-level concept including a shorting transistor between the output terminal of the output circuit 18 and the ground GND. is there.
[0146]
In the first embodiment, the first and second transistors 19 and 20 and the shorting transistor 31 are controlled using the reference voltage determination circuit 42 shown in the second embodiment instead of the initial malfunction prevention circuit 12. May be.
[0147]
In the second embodiment and the modified example of the second embodiment, the first transistor 19 and the shorting transistor 41, using the initial malfunction prevention circuit 12 shown in the first embodiment instead of the reference voltage determination circuit 42, 45 may be controlled.
[0148]
The waveform of the triangular wave oscillation signal SG4 of the triangular wave oscillation circuit 13 may be implemented with a sawtooth triangular wave signal.
The bipolar transistors 19, 20, 31, 41, 44, and 45 shown in the embodiments may be replaced with MOS transistors.
[0149]
In each of the above embodiments, the control circuit 2 formed on the one-chip semiconductor integrated circuit device includes the reference voltage generation circuit 11, the initial malfunction prevention circuit 12, the triangular wave oscillation circuit 13, the dead time circuit 14, the error amplification circuit 15, the constant amplification circuit 15. The current circuit 16, the PWM comparison circuit 17, the output circuit 18, the two first and second transistors 19 and 20, the shorting transistors 31 and 41, and the like. For example, the triangular wave oscillation circuit 13 is replaced with another semiconductor integrated circuit. The control circuit 2 may be formed by appropriately forming on a plurality of semiconductor integrated circuit devices such as forming on a circuit device and electrically connecting them.
[0150]
【The invention's effect】
  Claims 1 to15According to the invention described in, the soft start in the DC-DC converter can be surely executed and a stable output voltage can be supplied.
[0151]
  Claim8as well as14According to the invention described in the above, stable output voltage input timing can be controlled for a plurality of semiconductor integrated circuit devices, and malfunction between each semiconductor integrated circuit device due to a shift in input timing can be prevented.
[Brief description of the drawings]
FIG. 1 is an electric circuit diagram of a DC-DC converter according to a first embodiment.
FIG. 2 is a waveform diagram for explaining the operation of the DC-DC converter.
FIG. 3 is an electric circuit diagram of a DC-DC converter according to a second embodiment.
FIG. 4 is a waveform diagram for explaining the operation of the DC-DC converter.
FIG. 5 is an electric circuit diagram of a DC-DC converter showing a modification of the second embodiment.
FIG. 6 is an electric circuit diagram of a DC-DC converter according to a third embodiment.
FIG. 7 is a waveform diagram for explaining the operation of the DC-DC converter.
FIG. 8 is an electric circuit diagram of a conventional DC-DC converter.
FIG. 9 is a waveform diagram for explaining the operation of a conventional DC-DC converter.
FIG. 10 is a block diagram for explaining an operating power supply system of an electronic device.
[Explanation of symbols]
1 DC-DC converter
2,2A, 2B control circuit
3 Output transistor
4 Output coil
7,22 capacitor
11 Reference voltage generation circuit,
12 Initial malfunction prevention circuit
13 Triangular wave oscillator
15 Error amplification circuit
16 Constant current circuit
17 PWM comparison circuit
19, 20 First and second transistors
22 capacitors
31, 41, 45 Short transistor
100 electronic equipment
101 Semiconductor integrated circuit device
SG2 control signal
SG3 release signal
SG4 Triangular signal
SG6 Error output signal
SG7 Duty control signal
Vout output voltage
Vref reference voltage
Vref1 regulation voltage value
Vsof charge voltage

Claims

An error amplifying circuit that compares the reference voltage with the output voltage and the soft start signal, amplifies the difference voltage according to the comparison result, and outputs it as an error output signal;
A PWM comparison circuit for generating a control signal for turning on / off an output transistor based on a result of comparison between the triangular wave signal output from the triangular wave oscillation circuit and the error output signal;
In the control circuit of the DC-DC converter provided with
A holding circuit for inactivating the output of at least one of the error amplification circuit and the PWM comparison circuit and holding the output transistor in an off state until the triangular wave oscillation circuit starts an oscillation operation; A control circuit for a DC-DC converter .

The holding circuit is
A shorting transistor is provided that is connected between the output terminal of at least one of the error amplification circuit and the PWM comparison circuit and the ground and is turned on until the triangular wave oscillation circuit starts an oscillation operation.
The control circuit for a DC-DC converter according to claim 1 .

The holding circuit is
An initial malfunction prevention circuit for generating a control signal for controlling the shorting transistor is provided.
The control circuit for a DC-DC converter according to claim 2 .

A PWM comparison circuit that generates a control signal for turning on and off the output transistor based on a result of comparing the triangular wave signal output from the triangular wave oscillation circuit and the error output signal;
An initial malfunction prevention circuit that prevents initial malfunction and
In the control circuit of the DC-DC converter provided with
A control circuit for a DC-DC converter, wherein a first bias voltage operable by the initial malfunction prevention circuit is higher than a second bias voltage operable by the triangular wave oscillation circuit .

An error amplifying circuit that compares the reference voltage with the output voltage, amplifies the difference voltage, and outputs it as an error output signal;
A PWM comparison circuit for generating a control signal for turning on / off an output transistor based on a result of comparison between the triangular wave signal output from the triangular wave oscillation circuit and the error output signal;
In the control circuit of the DC-DC converter provided with
A reference voltage generating circuit for generating the reference voltage;
A reference voltage determination circuit for determining whether or not the reference voltage generated by the reference voltage generation circuit has reached a specified voltage value;
A stop circuit that turns off the output transistor while the reference voltage determination circuit determines that the reference voltage has not reached the specified voltage value;
A control circuit for a DC-DC converter, comprising:

The stop circuit is
A shorting transistor connected between the output terminal of the error amplifier circuit and the ground;
The control circuit for a DC-DC converter according to claim 5 .

7. The DC-DC converter control circuit according to claim 5, wherein the error amplifying circuit compares the reference voltage with the output voltage and a soft start signal .

An error amplifying circuit that compares the reference voltage with the output voltage, amplifies the difference voltage, and outputs it as an error output signal;
A PWM comparison circuit for generating a control signal for turning on / off an output transistor based on a result of comparison between the triangular wave signal output from the triangular wave oscillation circuit and the error output signal;
In a DC-DC converter having a plurality of control circuits comprising:
Until the output control signal for the output transistor driving control is respectively corresponding to the plurality of the control circuit is output all further comprising a holding circuit order to hold each said output transistor in an off state DC-DC converter .

9. The DC-DC converter according to claim 8, wherein the holding circuit inactivates an output of at least one of the error amplification circuit and the PWM comparison circuit .

The holding circuit is
A shorting transistor connected between the output terminal of at least one of the error amplification circuit and the PWM comparison circuit and the ground;
The DC-DC converter according to claim 8 or 9, wherein

11. The DC-DC converter according to claim 8, wherein the error amplifying circuit compares the reference voltage with the output voltage and a soft start signal . 11.

An error amplifying circuit that compares the reference voltage with the output voltage and the soft start signal, amplifies the difference voltage according to the comparison result, and outputs it as an error output signal;
A PWM comparison circuit for generating a control signal for turning on / off an output transistor based on a result of comparison between the triangular wave signal output from the triangular wave oscillation circuit and the error output signal;
In the control method of the drive circuit of the DC-DC converter provided with
Until the triangular wave oscillation circuit starts an oscillation operation, the output of at least one of the error amplification circuit and the PWM comparison circuit is inactivated, and the output transistor is held in an off state. A method for controlling a drive circuit of a DC converter .

An error amplifying circuit that compares the reference voltage with the output voltage, amplifies the difference voltage, and outputs it as an error output signal;
A PWM comparison circuit for generating a control signal for turning on / off an output transistor based on a result of comparison between the triangular wave signal output from the triangular wave oscillation circuit and the error output signal;
In the control method of the drive circuit of the DC-DC converter provided with
It is determined whether or not the reference voltage has reached a specified voltage value, and the output transistor is turned off while it is determined that the reference voltage has not reached the specified voltage value. To control a driving circuit of a DC-DC converter .

An error amplifying circuit that compares the reference voltage with the output voltage, amplifies the difference voltage, and outputs it as an error output signal;
A PWM comparison circuit for generating a control signal for turning on / off an output transistor based on a result of comparison between the triangular wave signal output from the triangular wave oscillation circuit and the error output signal;
In a method for controlling a drive circuit of a DC-DC converter having a plurality of control circuits comprising:
Each of the output transistors is held in an off state until all output control signals for driving and controlling the corresponding output transistors are output to a plurality of the control circuits. A method for controlling the drive circuit .

15. The method for controlling a DC-DC converter drive circuit according to claim 12, wherein the error amplification circuit compares the reference voltage with the output voltage and a soft start signal. .