[go: up one dir, main page]

JP3796030B2 - 薄膜作成装置 - Google Patents

薄膜作成装置 Download PDF

Info

Publication number
JP3796030B2
JP3796030B2 JP33240997A JP33240997A JP3796030B2 JP 3796030 B2 JP3796030 B2 JP 3796030B2 JP 33240997 A JP33240997 A JP 33240997A JP 33240997 A JP33240997 A JP 33240997A JP 3796030 B2 JP3796030 B2 JP 3796030B2
Authority
JP
Japan
Prior art keywords
silicon
thin film
substrate
gas
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33240997A
Other languages
English (en)
Other versions
JPH11150073A (ja
Inventor
純朗 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP33240997A priority Critical patent/JP3796030B2/ja
Priority to TW087116787A priority patent/TW399262B/zh
Priority to KR1019980047995A priority patent/KR100274944B1/ko
Priority to US09/190,130 priority patent/US6197118B1/en
Publication of JPH11150073A publication Critical patent/JPH11150073A/ja
Priority to US09/573,155 priority patent/US6486076B1/en
Application granted granted Critical
Publication of JP3796030B2 publication Critical patent/JP3796030B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4411—Cooling of the reaction chamber walls
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation by radiant heating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明の属する技術分野】
本願の発明は、半導体ウェーハ等の基板の表面に所定の薄膜を作成する薄膜作成装置に関し、より具体的には、基板の表面の特定の領域にのみ選択的に薄膜を成長させる選択成長の技術に関するものである。
【０００２】
【従来の技術】
半導体ウェーハ等の基板の表面に所定の薄膜を作成することは、各種電子デバイスの製作の際に盛んに行われている。このうち、ＬＳＩ等の集積回路の製造工程では、基板の表面の特定の領域にのみ選択的に薄膜を成長させることが行われている。例えば、シリコン基板上にシリコン酸化膜（ＳｉＯ2 ）又はシリコン窒化膜（Ｓｉ3Ｎ4）等の絶縁膜で所定のパターンを形成し、シリコンが露出した基板の表面領域にのみ選択的にシリコン膜を堆積させるプロセスが行われることがある。
【０００３】
図５は、このようなシリコンの選択成長に使用される従来の薄膜作成装置の概略構成を示した正面図である。図５に示す薄膜作成装置は、排気系１１，１２を備えた処理チャンバー１と、処理チャンバー１内に所定のプロセスガスを導入するガス導入手段２と、処理チャンバー１内の所定位置に基板９を配置するためのサセプタ３と、処理チャンバー１内の所定位置に配置された基板９を加熱するヒータ４とから主に構成されている。
【０００４】
この図５に示す装置はコールドウォール型の装置であり、処理チャンバー１の器壁には不図示の水冷機構が付設されている。また、処理チャンバー１内全体を排気する第一の排気系１１と、主にヒータ４の周辺を排気する第二の排気系１２とが設けられている。第一第二の排気系１１，１２とも、ターボ分子ポンプ等を使用した超高真空排気システムが採用される。
ガス導入手段２は、プロセスガスとしてジシラン（Ｓｉ2Ｈ6）等のシリコン水素化合物ガスを導入するようになっている。
【０００５】
サセプタ３は、処理チャンバー１の底面に固定された台状のものであり、上面に基板９が載置される。サセプタ３の内部には、昇降可能なリフトピン５が設けられており、サセプタ３の上面に設けられた穴を通してリフトピン５が昇降するようになっている。基板９をサセプタ３に載置する際には、リフトピン５が上昇してサセプタ３の上面から突出し、基板９がリフトピン５の上に載った後にリフトピン５が下降する。この結果、基板９がサセプタ３の上面に載置される。尚、サセプタ３は、シリコン、グラファイト、ＳｉＣ（炭化シリコン）等の材料で形成されており、熱伝導性よく基板９に接触するようになっている。
【０００６】
ヒータ４は、サセプタ３の内部に配置されている。ヒータ４は、主に輻射加熱によって基板９を加熱するものが採用される。具体的には、通電により発熱するカーボンヒータ等が使用できる。ヒータ４からの輻射熱は、サセプタ３に与えられ、サセプタ３を経由して基板９が加熱される。尚、基板９の温度は不図示の熱電対等によって検出され、不図示のヒータ制御部に送られるようになっている。ヒータ制御部は、検出結果に従ってヒータ４を負帰還制御し、基板９の温度が設定された温度になるようにする。
【０００７】
尚、サセプタ３は、基板９を汚損しないよう、基板９と同じシリコン製となっている。また、発熱したヒータ４からは吸蔵ガス等が放出されることがあり、このようなガス放出によって処理チャンバー１内の雰囲気が汚損されることがないよう、第二の排気系１２がヒータ４の周辺を排気している。
また、サセプタ３の側部にも、不図示の水冷機構が設けられている。これは、サセプタ３からの熱が処理チャンバー１に伝わって処理チャンバー１を加熱しないようにするためである。
【０００８】
また、サセプタ３に載置された基板９の上側に位置するようにして、熱反射板６が基板９と平行に設けられている。熱反射板６は、基板９やサセプタ３から放出される輻射線を反射して基板９に戻すことで基板９の加熱効率を高めるためのものである。
熱反射板６は、シリコンで形成されている。これは、基板９の表面に作成する膜と同様の材質で熱反射板６を形成することにより、熱反射板６に堆積する薄膜の剥がれを防止するためである。
【０００９】
より具体的に説明すると、後述するシリコン水素化合物ガスの熱分解により堆積するシリコン膜は、基板９の表面のみならず、熱反射板６にも堆積する。この場合、熱反射板６がシリコン以外の全く異なる材料で形成されていると、薄膜の付着性が悪く、内部応力等によって容易に剥離してしまう。剥離した薄膜は、パーティクルと呼ばれる塊状の塵埃となって処理チャンバー１内を浮遊する。このパーティクルが基板９の表面に付着すると、局所的な膜厚異常等の欠陥を発生させ、製品不良の原因となる。このため、薄膜が剥離しないよう、熱反射板６の材料には作成する薄膜と同じシリコンが採用されている。
【００１０】
次に、上記構成に係る従来の装置の動作について説明する。
ゲートバルブ１３を通して基板９が処理チャンバー１内に搬入され、リフトピン５の昇降によってサセプタ３上に載置される。処理チャンバー１内は、第一第二の排気系１１，１２によって予め１０-8Ｔｏｒｒ程度まで排気されている。
ヒータ４が予め動作しており、サセプタ３上に載置された基板９は、ヒータ４からの熱で加熱され、熱平衡に達して所定の高温に維持される。この状態でガス導入手段２が動作し、シリコン水素化合物ガスがプロセスガスとして処理チャンバー１内に導入される。プロセスガスは処理チャンバー１内を拡散して、基板９の表面に達する。そして、基板９の表面の熱でシリコン水素化合物ガスが分解して、表面に多結晶シリコン膜が堆積する。
【００１１】
この際、基板９の表面は、シリコン酸化膜又はシリコン窒化膜等の絶縁膜で所定のパターンが形成され、基板９の材料であるシリコンが露出した表面領域と、シリコン酸化膜又はシリコン窒化膜が露出した表面領域とが存在している。この場合、シリコン表面における熱分解反応速度はシリコン酸化膜表面又はシリコン窒化膜表面における熱分解反応速度に比べて極めて大きい。このため、シリコン膜はシリコン表面にのみ選択的に堆積する。即ち、シリコンの選択成長が実現される。
【００１２】
図６は、図５に示す従来の装置を使用してシリコンの選択成長を行った実験の結果を示す図である。具体的には、図６は、図５の装置を使用し、基板９の温度を７００℃に維持するとともにジシランを６ｃｃ／分導入しながら成膜の状況を反射型高速電子線回折装置（Reflection High Energy Electron Difraction;ＲＨＥＥＤ）で観察した結果の写真を示している。図６中の（１）はプロセスガスの導入後３０秒経過した際の状況を、（２）は３００秒経過した際の状況をそれぞれ示している。
【００１３】
図６（１）に示すように、ガス導入開始後３０秒経過した状況では、縦に延びる輝度の高い部分と、全体にぼんやり明るい部分とが混在している。縦に延びる輝度の高い部分は、結晶格子からの回折スポットを示しており、基板９の表面におけるシリコン結晶の存在を示している。
一方、全体にぼんやりと明るい部分は、ハローと呼ばれるものであり、無秩序な結晶（アモルファス）からの周期性を伴わない電子の反射を示している。この場合には、電子が広い角度に一様に反射するので、図６（１）に示すような全体がぼんやりと明るい状態となる。ハローは、基板９の表面にアモルファスが存在していることを意味する。このケースでは、基板９の表面にパターニングされたシリコン酸化膜又はシリコン窒化膜の表面が依然として露出しており、シリコン酸化膜又はシリコン窒化膜の表面に電子が反射して、図６（１）に示すようなハローが観察されるものと判断される。
【００１４】
また、図６（２）に示すように、ガス導入開始後３００秒経過した状況では、（１）に示すのと同様の回折スポットとともに、リング状の回折パターンが観察される。このリング状の回折パターンは、シリコン酸化膜又はシリコン窒化膜のアモルファス表面に多結晶シリコン膜が堆積した兆候を示している。このリング状の回折パターンは、３００秒から３３０秒までの間に急激に輝度が増す。従って、ガス導入開始後３３０秒程度の時間が経過すると、多結晶シリコン膜はシリコン表面のみならずシリコン酸化膜表面又はシリコン窒化膜表面まで完全に覆われると判断される。
【００１５】
図７は、図６と同様に、図５に示す従来の装置を使用してシリコンの選択成長を行った実験の結果を示す図である。具体的には、図７は、図５の装置を使用し、図６と同様に基板９の温度を７００℃に維持するとともにジシランを６ｃｃ／分導入しながら成膜した状態を走査型電子顕微鏡（Scanning Electron Microscope；ＳＥＭ）で観察した結果の写真を示している。図７中の（１）は、プロセスガスの導入開始後６０秒経過した後に基板９を処理チャンバー１から取り出して観察した結果を、（２）は導入開始後３３０秒経過した後に基板９を処理チャンバー１から取り出して観察した結果をそれぞれ示している。
【００１６】
図７（１）に示すように、ガス導入開始後６０秒経過した状態では、シリコン表面に７０ｎｍ程度の堆積物が観察される。これは、シリコン表面に堆積した多結晶シリコン膜である。また、シリコン酸化膜表面には、堆積物は観察されない。また、図７（２）に示すように、ガス開始導入後３３０秒経過した状態では、シリコン酸化膜表面に多結晶シリコン膜が多く堆積しているのが分かる。
【００１７】
上記結果から分かるように、上記条件によるシリコンの選択成長では、６０秒経過時にはシリコンの選択成長が持続しており、３００秒を経過すると、選択成長の条件が崩れ始め、シリコン酸化膜表面にもシリコン多結晶膜が堆積してしまう。この原因は、反応速度がシリコン表面に比べて非常に低いとはいっても、ガス導入時間が長くなると、累積的なガスの供給量が多くなり、シリコン酸化膜上でもジシランの分解反応が生じてしまうためである。とはいっても、ガス導入時間を精度よく管理することで、シリコン表面にのみ多結晶シリコン膜を堆積させることができる。
【００１８】
【発明が解決しようとする課題】
しかしながら、上述した従来の装置において、処理チャンバー１の内部には、基板９の表面と同じく高温に加熱された露出部位が存在する。例えば、加熱効率を高めるために基板９に対向させて設けた熱反射板６は、基板９やサセプタ３からの輻射熱をうけて基板９と同様に高温に加熱される。例えば、基板９と熱反射板６との距離が４５ｍｍ程度、圧力が＜１０-3Ｔｏｒｒ程度で、基板９が６００℃程度に加熱される場合、熱反射板６も２６５℃程度に加熱される。
【００１９】
プロセスガスは処理チャンバー１内を拡散していくから、このように高温に加熱される部位の表面には、基板９に堆積するのと同じ薄膜が堆積していく。処理チャンバー１内の被加熱部位の材質がシリコン以外である場合、原理的には基板９の表面の選択成長と同様なメカニズムによって薄膜の堆積は抑制される。しかしながら、成膜処理を繰り返すうちに、被加熱部位へのプロセスガスの累積供給量は、前述した選択成長の条件が崩れる境界をたちまち越えてしまい、被加熱部位への薄膜堆積が始まる。このような処理チャンバー１内の被加熱部位への薄膜堆積は、次のような二つの問題を引き起こす。
【００２０】
第一の問題は、薄膜の堆積によって輻射線の反射条件が変化し、この結果、基板９の加熱条件が変化してしまうことである。例えば、処理チャンバー１内に配置される部材はステンレスで形成されることが多いが、このステンレスの表面にシリコンの薄膜が堆積すると、輻射線の反射率が変化する。この結果、壁面に反射して基板９に戻る輻射線の量も変化し、同一電力における加熱温度の再現性の精度が低下してしまう。
通常は薄膜の堆積によって反射率は低くなるので、ヒータ４への投入電力を大きくして反射率の低下を補償しなければならない。しかしながら、このような投入電力の制御は、基板９の温度を高い精度で検出してヒータ４にフィードバックしなければならず、極めて厳しい制御精度が要求される。
【００２１】
第二の問題は、堆積する薄膜が剥離してパーティクルを発生させ、基板９の処理の品質を低下させることである。即ち、処理チャンバー１内の被加熱部位に堆積する薄膜は、その厚さが厚くなると、自重や内部応力によって剥離する。また、熱反射板６は、前述したように基板９と同じ材質のシリコンであるため、ある程度は薄膜の剥離は抑制されるが、表面の材質が基板９と同じシリコンであって基板９と同様にシリコン薄膜が成長することから、累積的な堆積量は他の被加熱部位に比べて多く、内部応力等が原因で剥離し易い。
【００２２】
本願の発明者は、シリコン製の熱反射板６におけるシリコン膜の堆積を抑制するため、熱反射板６の表面を熱酸化させて熱酸化膜で被覆するように改良してみた。表面がシリコン酸化膜であれば、基板９の表面における選択成長と同じメカニズムによりシリコン膜の成長が抑制されると考えた訳である。
しかしながら、例えば基板９の温度が６００℃でジシランの流量が１２ｃｃ／分の条件で成膜を行うと、たかだか５枚の基板について成膜処理を終了した時点で、熱反射板６の表面にシリコン膜が堆積しているのが観察された。そして、約４０００枚の基板について成膜処理を終了した段階では、熱反射板６の堆積膜が剥離して基板の表面に６０個程度のパーティクルが付着しているのが確認された。この結果は、シリコン製の部材の表面をシリコン酸化膜で被覆したとしても、累積的なガス供給量が選択成長の条件を越えてしまうので、容易にシリコン膜が堆積してしまうことを示している。
【００２３】
このような薄膜の剥離によるパーティクルの発生の問題を抑制するため、従来の装置では、成膜処理を所定回数繰り返した後、処理チャンバー１内を大気に開放して処理チャンバー１内の部材を交換するメンテナンスを行っている。その後、処理チャンバー１内を超高真空排気してパーティクルが無くなったことを確認した後、プロセスの再現性を確認して処理を再開するようにしている。このようなメンテナンスのために装置の運転を中断して再開するまでの間には、３人の作業員が６時間作業することが必要であり、のべ１８時間人の労力を要していた。このため、装置の生産性が著しく阻害される要因となっていた。
【００２４】
本願の発明は、かかる課題を解決するためになされたものである。即ち、本願の発明は、選択成長を行う薄膜作成装置であって、処理チャンバー内の露出部位への薄膜の堆積を抑制することで、良質な成膜処理が行える生産性の高い薄膜作成装置を提供することを目的としている。
【００２５】
【課題を解決するための手段】
上記課題を解決するため、本願の請求項１記載の発明は、第一の材料よりなる第一の表面領域と第一の材料とは異なる第二の材料よりなる第二の表面領域を有する基板を処理チャンバー内に配置するとともに、この処理チャンバー内に所定の反応性ガスを導入して、当該第一第二の二つの表面領域における表面反応の差を利用して当該第一の表面領域にのみ選択的に薄膜を作成する薄膜作成装置であって、前記処理チャンバー内の露出部位の表面が前記第二の材料からなるように改質する改質用ガスを前記処理チャンバー内に導入する改質用ガス導入系を備えている。
また、上記課題を解決するため、請求項２記載の発明は、上記請求項１の構成において、前記改質は、前記露出部位の表面に析出付着する前記第一の材料を前記第二の材料に変化させる反応を生じさせるものであるという構成を有する。
また、上記課題を解決するため、請求項３記載の発明は、上記請求項１又は２の構成において、前記表面反応は熱分解反応であって熱分解反応速度の差を利用して選択的に薄膜を作成するものであり、前記露出部位は前記処理チャンバー内で露出する被加熱部位であるという構成を有する。
また、上記課題を解決するため、請求項４記載の発明は、上記請求項３の構成において、前記薄膜はシリコン薄膜であって前記反応性ガスはシリコンの水素化物のガスであり、前記第一の材料はシリコンであって前記第二の材料は酸化シリコン又は窒化シリコンであり、さらに、前記改質用ガスは酸素ガス又は窒素ガスであるという構成を有する。
また、上記課題を解決するため、請求項５記載の発明は、上記請求項４の構成において、前記露出部位の表面は、予め酸化処理又は窒化処理されて酸化膜又は窒化膜で覆われているという構成を有する。
また、上記課題を解決するため、請求項６記載の発明は、上記請求項１、２、３、４又は５の構成において、前記基板を前記処理チャンバー内の所定位置で保持するサセプタが設けられており、前記露出部位の表面はこのサセプタの表面であるという構成を有する。
【００２６】
【発明の実施の形態】
以下、本願発明の実施の形態について説明する。
図１は、本願発明の実施形態に係る薄膜作成装置の概略構成を示す正面図である。図１に示す薄膜作成装置は、排気系１１，１２を備えた処理チャンバー１と、処理チャンバー１内に所定のプロセスガスを導入するガス導入手段２と、処理チャンバー１内の所定位置に基板９を配置するためのサセプタ３と、処理チャンバー１内の所定位置に配置された基板９を加熱するヒータ４とから主に構成されている。
【００２７】
本実施形態の装置では、熱反射板６及びサセプタ３は従来と同様にシリコン製であるが、表面が酸化処理されてシリコン酸化膜で覆われている。酸化処理は、圧力１０-5Ｔｏｒｒ程度の酸素ガス雰囲気中に部材を配置して室温程度で最大１分間程度維持することで行える。表面のシリコン酸化膜の層の厚みは、原子層程度以下である。原子層程度以下の厚みという意味は、本質的に一個又は二個の酸素原子と一個のシリコン原子とよりなる厚み以下という意味である。
【００２８】
また、本実施形態の装置では、ガス導入手段２の構成が従来の装置と大きく異なっている。即ち、本実施形態の装置におけるガス導入手段２は、ジシランガス導入系２１に加えて、酸素ガス導入系２２を備えている。各々のガス導入系２１，２２には、バルブ２１１，２２１や流量調整器２１２，２２２が独立して設けられている。
【００２９】
本実施形態の装置の動作ついて、以下に説明する。
まず、酸素ガス導入系２２のバルブ２２１を閉め、ジシランガス導入系２１のバルブ２２１を開けてジシランを導入しながら、上述した従来の装置の場合と同様にシリコンの選択成長を行う。精度よくガス導入量及びガス導入時間を管理しながら、所定時間経過後にジシランガス導入系２１のバルブ２１１を閉めてガス導入を停止する。
【００３０】
ゲートバルブ１３を通して基板９を処理チャンバー１外に搬出した後、次の基板９を処理チャンバー１内に搬入する前に、以下のようなオペレーションを行う。即ち、基板９の搬出しゲートバルブ１３を閉じ、処理チャンバー１内を再度排気した後、酸素ガス導入系２２のバルブ２２１を開けて酸素ガスを導入する。導入された酸素ガスは、以下のようなメカニズムで、処理チャンバー１内の被加熱部位の表面を改質する。
【００３１】
図２及び図３を使用して、上記改質のメカニズムについて説明する。図２及び図３は、本実施形態の装置で行われる改質のメカニズムを説明した図である。図２には、シリコン酸化膜６１で被覆された熱反射板６（サセプタ３でも同様）の表面の状態が、図３には、酸化シリコン以外の材料である被加熱部位の表面の状態がそれぞれ時間を追って示されている。
【００３２】
まず、図２を使用して熱反射板６の表面の状態について説明する。プロセスガスが導入されて基板９への成膜が開始されると、加熱される熱反射板６の表面にもジシランが供給される。供給されたジシランは、基板９のシリコン表面に比べて遙かに熱分解反応速度が低いものの、少しずつジシランが分解し、シリコン原子がシリコン酸化膜６１の表面に析出付着し始める（図２（１））。基板９への成膜が進行する過程で、熱反射板６の表面にも少しずつゆっくりとジシランの分解が進み、表面に析出付着するシリコン原子の数も多くなっていく（図２（２））。
【００３３】
尚、ここまでのシリコン原子の状態は、シリコン酸化膜６１との化学吸着であり、シリコン原子同士の反応結合は本質的に生じていないものと考えられる。つまり、一個一個のシリコン原子はシリコン酸化膜６１上に各々遊離して単独で存在している。言い換えれば、基板９の表面における選択成長と同じメカニズムにより、シリコン酸化膜６１上のシリコン原子は、「膜」として堆積するに至っていない孤立吸着の状態になっている。
【００３４】
一枚に対する基板９の成膜処理は、熱反射板６が図２（２）の状態で終了する。しかしながら、次の基板９が処理チャンバー１内に搬入されると、図２（２）の状態でさらにジシランが供給されるため、改質オペレーションを行わないと、熱反射板６は図２（３）（４）の状態になっていく。
即ち、さらにジシランの累積供給量が多くなると、シリコン同士の反応結合が始まる（図２（３））。この時点は、ジシランから分離したシリコン原子が既に存在している別のシリコン原子と接触する程度にシリコン原子の密度が高くなった時点である。この時点から、シリコン酸化膜６１表面に析出付着しているシリコン原子の薄膜への成長が始まり、膜堆積速度が急激に増加する。つまり、選択成長が可能な限度の累積供給量を越えてジシランが供給され、選択成長の条件が崩れてしまう。
【００３５】
そして、基板９を次々に処理チャンバー１に搬入して成膜処理を繰り返すと、ジシランの累積供給量がさらに多くなり、ある程度の厚みを持ったシリコン膜６２が形成される（図２（４））。この場合、熱反射板６の表面はシリコン膜となっているので、基板９における選択成長と同様に、極めて高い熱分解反応速度でジシランが分解する。従って、いったんシリコン膜６２が堆積してしまうと、それから短時間のうちに厚い薄膜に成長してしまう。そして、このように堆積するシリコン膜６２は、前述したように輻射線の反射率を変化させて基板９の加熱条件の再現性を低下させるとともに、剥離によってパーティクルを発生させて基板９の表面欠陥の原因となる。
【００３６】
一方、本実施形態の装置では、図２（２）から図２（３）までの間に、上記酸素ガスを導入した改質のオペレーションを介在させる。即ち、一枚の基板９の成膜処理を終了した後、次の基板９の成膜処理を開始する前に、酸素ガスを熱反射板６に供給する。
供給された酸素ガスは、熱反射板６の表面に単独で付着しているシリコン原子と反応し、そのシリコン原子を酸化して酸化シリコンを形成する（図２（２−３’））。そして、次の基板９の成膜処理の際にさらにジシランガスが供給されるが、熱反射板６の表面のシリコン原子は殆どが酸化シリコンに変化しているので、図１（３）に示すようなＳｉ−Ｓｉ結合は生じない。この場合は、図２（１）に示す状況と同様であり、シリコン酸化膜６１の表面における熱分解速度と同様の極めて遅い速度でジシランが分解し、ジシランからシリコン原子が少しずつゆっくり析出付着していくのみである（図２（３’））。従って、この基板９の成膜処理が終了した段階でも、熱反射板６の表面の状態は、酸化シリコン分子と、単独で存在しているシリコン原子とが混在している状態である。
【００３７】
そして、さらに次の基板９の処理の前に同様に酸素ガスを導入した改質を行う。この結果、酸化シリコン分子に混在しているシリコン原子は、図２（２−３’）の場合と同様に酸素と反応して酸化シリコンに変わる。そして、この過程で、酸化シリコン分子の密度が高くなり、シリコン酸化膜６３が形成されていく（図２（４’）。
【００３８】
このように、酸素ガスを導入した改質オペレーションを介在させながら基板９への成膜を繰り返すと、シリコン酸化膜６１の表面に付着するシリコン原子がその度に酸化シリコンに変えられてシリコン酸化膜６３になっていくので、熱反射板６の表面にシリコン膜６２が堆積することは本質的に無くなっている。
【００３９】
そして、堆積するシリコン酸化膜６３は、選択成長の範囲内でゆっくりとした速度で析出付着するシリコン原子を酸化してできるものなので、基板９への成膜処理を繰り返す過程での堆積速度は極めて遅い。その上、熱反射板６の表面が予めシリコン酸化膜６１で覆われており、その上に上記シリコン酸化膜６３が堆積していくので、薄膜の付着性は良好であり、相当程度厚い薄膜に成長するまで、薄膜の剥離は無い。このため、堆積するシリコン酸化膜６３のために熱反射板６を交換しなければならない頻度は、従来のようにシリコン膜６２の堆積のために交換しなければならない頻度に比べて遙かに低い。
【００４０】
また、装置に取り付けられる熱反射板６の当初の表面状態はシリコン酸化膜６１が露出した状態であって、かつ、上記のようにこのシリコン酸化膜６１の表面に新たに少しずつシリコン酸化膜６３が堆積していく。つまり、熱反射板６の表面の状態は本質的に酸化シリコンのままで変化しない。従って、輻射線の反射率が変化して基板９の加熱条件の再現性が低下してしまう問題も、本実施形態では効果的に解決されている。
【００４１】
次に、図３を使用して、表面が酸化シリコン以外の材料である被加熱部位の状態について説明する。以下の説明では、一例として被加熱部位の表面がステンレスである場合について説明する。
上述したように基板９の成膜処理の際に、ステンレスである被加熱部位の表面にジシランが供給されると、ジシランの熱分解によって表面にシリコン原子が析出付着する（図３（１）（２））。このシリコン原子の析出付着は、シリコン表面ではないので、同様に極めて反応速度が遅く、非常にゆっくりとした速度で少しずつ析出付着していく。
【００４２】
一枚の基板９の成膜処理を終了した後、酸素ガスによる改質オペレーションを行わないで次の基板９の成膜処理を行うと、図２（３）（４）と同じように、ステンレス表面でＳｉ−Ｓｉの結合が生じ、シリコン膜７１が堆積する。そして、このシリコン膜７１の表面にジシランが供給されるので、基板９の表面での選択成長と同様に高い速度でシリコン膜７１が成長していく。そして、このシリコン膜７１は、内部応力や自重等によって剥離してパーティクルを発生させ、基板９の表面欠陥の原因となる。
【００４３】
一方、基板９の成膜処理の終了後、前述した改質オペレーションを行うと、ステンレス表面に析出付着したシリコン原子が酸素ガスと反応して酸化シリコンに変化する（図３（２−３’））。この状態で次の基板９の成膜処理が開始され、ステンレス表面にジシランが供給される場合、ステンレス表面のシリコン原子は殆どが酸化シリコン分子に変えられているので、ここでもＳｉ−Ｓｉ結合は生じず、シリコン膜７１は堆積しない。この場合は、図３（１）（２）と同様の非常にゆっくりした速度でジシランが分解し、シリコン原子が少しずつ析出していく（図３（３’））。この基板９の成膜処理終了後に再び改質オペレーションを行うと、シリコン原子が酸化シリコン分子に変わり、既に存在している酸化シリコン分子と結合していく。
【００４４】
そして、このように改質オペレーションを介在させながら基板９への成膜処理を繰り返すと、ステンレス製の被加熱部位の表面にはシリコン酸化膜７２が堆積する（図３（４’））。しかしながら、図２（４’）の場合と同様に、被加熱部位へのシリコン酸化膜７２の堆積は、選択成長の範囲内でゆっくりとした速度で析出付着するシリコン原子を酸化してできるものなので、基板９への成膜処理を繰り返す過程での堆積速度は極めて遅い。従って、この被加熱部位を持つ部材を交換したりクリーニングしたりしなければならない頻度は、改質オペレーションを行わない場合に比べて極めて低い頻度になる。加えて、ステンレス表面にシリコン膜７１が堆積した場合には、急激な反射率の低下を招き、基板９の温度を変化させてしまうが、シリコン酸化膜７２の場合、反射率の低下は極めて小さく、問題の発生は抑制される。
【００４５】
このように、本実施形態の装置では、ガス導入手段２が酸素ガス導入系２２を備え、各基板９の成膜処理の合間に酸素ガスを導入した改質オペレーションを行うので、処理チャンバー１内の被加熱部位の表面への膜堆積が抑制される。このため、部材の交換等の頻度が飛躍的に低減され、装置の生産性が大幅に向上する。
【００４６】
【実施例】
次に、上記実施形態に属する本願発明の実施例について説明する。
上記実施形態の装置は、以下の条件で動作させることができる。即ち、基板９上のシリコンの選択成長の条件としては、基板９の温度が６００℃、処理チャンバー１内の圧力が１０-4Ｔｏｒｒ、プロセスガスとしてのジシランが１２ｃｃ／分の流量とすることができる。そして、この条件で１分間プロセスガスの導入を行うと、基板９のシリコン表面にのみ１０ｎｍ程度の厚さの多結晶シリコン膜を作成することができる。
【００４７】
また、改質オペレーションの条件としては、成膜処理した基板９を処理チャンバー１から搬出した後、処理チャンバー１内を１０-8Ｔｏｒｒ程度に排気した上で、酸素ガスを２ｃｃ／分の流量で導入し、処理チャンバー１内を圧力を１０-5Ｔｏｒｒ程度に保つ条件が挙げられる。尚、改質オペレーションの最中にはヒータ４が動作しており、サセプタ３や熱反射板６はヒータ４からの熱によって加熱される。サセプタ３の温度は６５５℃程度、熱反射板６の温度は２００から３００℃程度である。その他の被加熱部位も７０℃から１００℃程度に加熱される。このような改質オペレーションにおいて、サセプタ３や熱反射板６等の被加熱部位の表面のシリコン原子は上述の通り熱酸化されて酸化シリコン分子に変わる。
【００４８】
図４は、上記本実施形態の装置の効果を確認した実験の結果を示す図である。具体的には、図４は、各基板の成膜処理の合間に改質オペレーションを行いながら、６５００枚程度の基板の成膜処理を行った結果を示している。図４の横軸は基板の処理枚数、縦軸は各回の処理終了後の基板の表面に存在していたパーティクルの個数である。参考のため、図４には、従来の装置のように改質オペレーションを行わないで成膜処理を繰り返した結果も示されている。
【００４９】
図４から分かるように、改質オペレーションを行わない場合には、４０００枚の基板の成膜処理を完了した段階で６０個程度のパーティクルが基板の表面に観察されてしまった。一方、改質オペレーションを行うと、６５００枚の基板の成膜処理を完了してもなお、パーティクルの個数は２０個以下に抑えられている。これは、上述の通り、改質オペレーションによって熱反射板６等への膜堆積が抑制された結果である。
【００５０】
次に、本実施形態の装置におけるヒータ投入電力の安定性について説明する。本実施形態の装置では、従来の装置と同様に、基板の温度が検出されてヒータ４が負帰還制御される。上記実施例の条件で基板への成膜処理を繰り返しながら、負帰還制御される際のヒータ４の投入電力を調べたところ、本実施形態の装置では、１００００枚の基板を処理する間、ヒータ４への投入電力の変動は１％以下に抑えられた。これは、基板の温度の変動もまた１％以下であったことを意味する。このような結果は、熱反射板６やサセプタ３の表面が常にシリコン酸化膜のままである結果、輻射線の反射率が変化せず、基板の加熱条件が長期間変化せず安定していたことによるものである。
【００５１】
上記実施形態及び実施例の説明では、改質オペレーションに用いるガスとして酸素ガスを採り上げたが、窒素ガスを用いても同様に効果がある。窒素ガスを用いる場合、流量は２ｃｃ／分程度、圧力は１０-5Ｔｏｒｒ程度でよい。尚、この場合は、熱反射板６やサセプタ３の表面は予め窒化処理され、シリコン窒化膜で覆われた状態とする。そして、この熱反射板６やサセプタ３の表面には、シリコン窒化膜が少しずつ堆積する。
また、酸素ガスや窒素ガス以外にも、酸化ガスや窒化ガスを用いても良い。この場合の「酸化ガス」及び「窒化ガス」は、「表面を酸化させるガス」及び「表面を窒化させるガス」という意味である。具体的には、Ｎ2 Ｏ，ＮＯ2 ，ＮＨ3 等が挙げられる。
【００５２】
上述したシリコンの選択成長の技術は、メモリ素子の電荷蓄積電極の表面上に選択的に凹凸状多結晶シリコンを形成するＨＳＧ（Ｈｅｍｉ Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎ）プロセス、ＭＯＳ−ＦＥＴ（金属酸化膜電界効果トランジスタ）のソース，ドレインの各チャンネルへのコンタクト配線用のシリコンエピタキシャル成長等の各種のシリコン膜の作成プロセスに利用することができる。
また、前述したシリコンの他、ゲルマニウム（Ｇｅ）等の他の材料の選択成長を行うようにしてもよい。例えば、ＧｅＨ4 ガスを使用した熱ＣＶＤ法によりＳｉ，Ｇｅ又はＳｉ1-xＧｅx（ｘ＝０〜１）の表面にのみゲルマニウム薄膜を堆積させる処理を行う場合、処理の合間に酸素ガスを導入して同様に改質オペレーションを行うと、同様にパーティクル低下等の効果が得られる。
尚、改質オペレーションは、処理チャンバー１内の露出部位の表面に析出付着する第一の材料の分子を還元して第一の材料とは異なる原子の状態にしたり、第一の材料の分子を第一の材料とは異なる第二の材料の分子に変化させたりする反応を行う場合も有り得る。
【００５３】
また、上記実施形態の装置はコールドウォ−ル型の装置であったが、処理チャンバー１の壁面が加熱されるホットウォール型の装置についても、本願発明は尚一層効果的に適用できる。ホットウォール型の装置では、処理チャンバー１の表面は基板９と同程度まで加熱される。従って、コールウォール型の装置に比べて処理チャンバー１の壁面にはジシランの分解によってシリコン原子が析出付着し易い。この場合にも、上記改質オペレーションを行うことによってシリコン原子を酸化シリコン分子に変えることで、シリコン膜の堆積が抑制され、パーティクルの発生が抑制される。
【００５４】
さらに、複数の基板を同時に処理チャンバー１内に導入して成膜処理するバッチ処理型の装置や、基板９を上下に挟んで一対のヒータ４が配置されている装置等についても、本願発明は同様に適用することができる。
尚、上記説明では、選択成長は表面における熱分解反応速度の差を利用して行うものであったが、熱分解以外の反応例えばプラズマにより生成された活性種の作用による反応等についても、本願発明の考え方は適用が可能である。
【００５５】
【発明の効果】
以上説明した通り、本願発明によれば、処理チャンバー内の露出部位の表面への膜堆積が抑制されるので、基板の加熱条件の再現性が向上し、部材の交換等の頻度が飛躍的に低減されて装置の生産性が大幅に向上する。
【図面の簡単な説明】
【図１】本願発明の実施形態に係る薄膜作成装置の概略構成を示す正面図である。
【図２】本実施形態の装置で行われる改質のメカニズムを説明した図であり、シリコン酸化膜で被覆された熱反射板６（サセプタ３でも同様）の表面の状態を示した図である。
【図３】本実施形態の装置で行われる改質のメカニズムを説明した図であり、酸化シリコン以外の材料である被加熱部位の表面の状態を示した図である。
【図４】本実施形態の装置の効果を確認した実験の結果を示す図である。
【図５】シリコンの選択成長に使用される従来の薄膜作成装置の概略構成を示した正面図である。
【図６】図５に示す従来の装置を使用してシリコンの選択成長を行った実験の結果を示す図である。
【図７】図５に示す従来の装置を使用してシリコンの選択成長を行った実験の結果を示す図である。
【符号の説明】
１ 処理チャンバー
２ ガス導入手段
２１ ジシランガス導入系
２２ 酸素ガス導入系
３ サセプタ
４ ヒータ
５ リフトピン
６ 熱反射板

Claims (6)

  1. 第一の材料よりなる第一の表面領域と第一の材料とは異なる第二の材料よりなる第二の表面領域を有する基板を処理チャンバー内に配置するとともに、この処理チャンバー内に所定の反応性ガスを導入して、当該第一第二の二つの表面領域における表面反応の差を利用して当該第一の表面領域にのみ選択的に薄膜を作成する薄膜作成装置であって、前記処理チャンバー内の露出部位の表面が前記第二の材料からなるように改質する改質用ガスを前記処理チャンバー内に導入する改質用ガス導入系を備えていることを特徴とする薄膜作成装置。
  2. 前記改質は、前記露出部位の表面に析出付着する前記第一の材料を前記第二の材料に変化させる反応を生じさせるものであることを特徴とする請求項１記載の薄膜作成装置。
  3. 前記表面反応は熱分解反応であって熱分解反応速度の差を利用して選択的に薄膜を作成するものであり、前記露出部位は前記処理チャンバー内で露出する被加熱部位であることを特徴とする請求項１又は２記載の薄膜作成装置。
  4. 前記薄膜はシリコン薄膜であって前記反応性ガスはシリコンの水素化物のガスであり、前記第一の材料はシリコンであって前記第二の材料は酸化シリコン又は窒化シリコンであり、さらに、前記改質用ガスは酸素ガス、窒素ガス、酸化ガス又は窒化ガスであることを特徴とする請求項３記載の薄膜作成装置。
  5. 前記露出部位の表面は、予め酸化処理又は窒化処理されて酸化膜又は窒化膜で覆われていることを特徴とする請求項４記載の薄膜作成装置。
  6. 前記基板を前記処理チャンバー内の所定位置で保持するサセプタが設けられており、前記露出部位の表面はこのサセプタの表面であることを特徴とする請求項１、２、３、４又は５記載の薄膜作成装置。
JP33240997A 1997-11-16 1997-11-16 薄膜作成装置 Expired - Lifetime JP3796030B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP33240997A JP3796030B2 (ja) 1997-11-16 1997-11-16 薄膜作成装置
TW087116787A TW399262B (en) 1997-11-16 1998-10-09 Thin film deposition apparatus
KR1019980047995A KR100274944B1 (ko) 1997-11-16 1998-11-10 박막작성장치
US09/190,130 US6197118B1 (en) 1997-11-16 1998-11-12 Thin film deposition apparatus
US09/573,155 US6486076B1 (en) 1997-11-16 2000-05-19 Thin film deposition apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33240997A JP3796030B2 (ja) 1997-11-16 1997-11-16 薄膜作成装置

Publications (2)

Publication Number Publication Date
JPH11150073A JPH11150073A (ja) 1999-06-02
JP3796030B2 true JP3796030B2 (ja) 2006-07-12

Family

ID=18254653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33240997A Expired - Lifetime JP3796030B2 (ja) 1997-11-16 1997-11-16 薄膜作成装置

Country Status (4)

Country Link
US (2) US6197118B1 (ja)
JP (1) JP3796030B2 (ja)
KR (1) KR100274944B1 (ja)
TW (1) TW399262B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3796030B2 (ja) * 1997-11-16 2006-07-12 キヤノンアネルバ株式会社 薄膜作成装置
JP4394303B2 (ja) * 2001-04-11 2010-01-06 新明和工業株式会社 真空ゲート弁
KR20020080954A (ko) * 2001-04-18 2002-10-26 주성엔지니어링(주) 냉벽 화학기상증착 방법 및 장치
KR100422199B1 (ko) * 2001-05-04 2004-03-12 주성엔지니어링(주) 반도체 소자 제조장치
US6344631B1 (en) 2001-05-11 2002-02-05 Applied Materials, Inc. Substrate support assembly and processing apparatus
US20050272271A1 (en) * 2003-02-07 2005-12-08 Tokyo Electron Limited Semiconductor processing method for processing substrate to be processed and its apparatus
JP2008294104A (ja) * 2007-05-23 2008-12-04 Hitachi Kokusai Electric Inc 基板処理装置
US8328945B2 (en) * 2010-03-12 2012-12-11 United Technologies Corporation Coating apparatus and method with indirect thermal stabilization
KR102235246B1 (ko) * 2017-11-15 2021-04-02 샌디스크 테크놀로지스 엘엘씨 테라스 영역 내의 두꺼운 워드 라인들을 갖는 3차원 메모리 디바이스 및 그 제조 방법
JP7325350B2 (ja) * 2020-02-03 2023-08-14 東京エレクトロン株式会社 成膜装置
TWI782441B (zh) * 2020-03-25 2022-11-01 日商國際電氣股份有限公司 基板處理裝置、基板載置台蓋及半導體裝置之製造方法
CN112968084A (zh) * 2021-02-04 2021-06-15 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4002512A (en) * 1974-09-16 1977-01-11 Western Electric Company, Inc. Method of forming silicon dioxide
US4379020A (en) * 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
JP2861343B2 (ja) 1990-09-19 1999-02-24 日本電気株式会社 半導体装置およびその製造方法
US5366917A (en) 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
JPH0719777B2 (ja) * 1990-08-10 1995-03-06 株式会社半導体プロセス研究所 半導体装置の製造方法
JP2983084B2 (ja) 1990-09-21 1999-11-29 アネルバ株式会社 薄膜形成方法および、この方法を用いた真空成膜装置
TW209253B (ja) 1990-09-21 1993-07-11 Nidden Aneruba Kk
JP2835891B2 (ja) 1990-09-21 1998-12-14 アネルバ株式会社 薄膜作成方法
JP2666572B2 (ja) 1991-01-28 1997-10-22 日本電気株式会社 多結晶シリコン膜の形成方法
JP3186077B2 (ja) 1991-03-08 2001-07-11 日本電気株式会社 多結晶シリコン膜の形成方法
JPH04345024A (ja) 1991-05-22 1992-12-01 Fujitsu Ltd 半導体装置の製造方法
JP2508948B2 (ja) 1991-06-21 1996-06-19 日本電気株式会社 半導体装置の製造方法
US5231056A (en) * 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
JP3332257B2 (ja) 1993-01-23 2002-10-07 日本電気株式会社 真空処理装置
JP3590416B2 (ja) 1993-11-29 2004-11-17 アネルバ株式会社 薄膜形成方法および薄膜形成装置
JP3272532B2 (ja) * 1993-12-27 2002-04-08 富士通株式会社 半導体装置の製造方法
JP3489875B2 (ja) 1994-08-09 2004-01-26 アネルバ株式会社 真空処理装置の基板加熱機構
JP3796030B2 (ja) * 1997-11-16 2006-07-12 キヤノンアネルバ株式会社 薄膜作成装置

Also Published As

Publication number Publication date
KR100274944B1 (ko) 2000-12-15
US6197118B1 (en) 2001-03-06
US6486076B1 (en) 2002-11-26
JPH11150073A (ja) 1999-06-02
KR19990045169A (ko) 1999-06-25
TW399262B (en) 2000-07-21

Similar Documents

Publication Publication Date Title
JP3796030B2 (ja) 薄膜作成装置
JP2010251705A (ja) 成膜装置および成膜方法
JP3667038B2 (ja) Ｃｖｄ成膜方法
CN115928203B (zh) 外延晶圆生产设备、外延晶圆生产方法和装置
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
KR20000076658A (ko) 게이트 산화막 형성 방법
CN118866664A (zh) 一种mos用硅外延片防裂片的制备方法
US8932405B2 (en) Apparatus for low-temperature epitaxy on a plurality semiconductor substrates
JP4769638B2 (ja) 原子層成長法
JP3779831B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の結晶成長方法、その方法で得られた半導体の積層構造
JP2008211197A (ja) 酸化物基板の清浄化方法及び酸化物半導体薄膜の製造方法
TW202323602A (zh) 磊晶生長方法及磊晶晶圓
JP3986202B2 (ja) 選択成長方法
US20080081112A1 (en) Batch reaction chamber employing separate zones for radiant heating and resistive heating
JPH09199424A (ja) エピタキシャル成長方法
TWI463538B (zh) 用以處理半導體基板的方法、處理矽表面的方法以及系統
TWI807253B (zh) 半導體反應裝置與反應方法
JP7440480B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
JP2004103745A (ja) ホットワイヤｃｖｄ法による窒化物半導体膜のエピタキシャル成長方法
JP2865130B2 (ja) 半導体基板のエッチング方法及び半導体薄膜の製造方法
JPH0645257A (ja) 半導体薄膜形成方法
JP2003183837A (ja) 半導体装置の製造方法及び基板処理装置
JP4157508B2 (ja) Ｃｖｄ成膜方法
JPH0669131A (ja) 半導体薄膜形成方法
JP2001185488A (ja) 気相成長装置及び方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140421

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term