JP3793697B2 - Multilayer ceramic capacitor and manufacturing method thereof - Google Patents
Multilayer ceramic capacitor and manufacturing method thereof Download PDFInfo
- Publication number
- JP3793697B2 JP3793697B2 JP2001018080A JP2001018080A JP3793697B2 JP 3793697 B2 JP3793697 B2 JP 3793697B2 JP 2001018080 A JP2001018080 A JP 2001018080A JP 2001018080 A JP2001018080 A JP 2001018080A JP 3793697 B2 JP3793697 B2 JP 3793697B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- core
- particles
- ceramic particles
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Compositions Of Oxide Ceramics (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、誘電体層と導体層とを交互に積層した積層セラミックコンデンサに関し、特にその誘電体層の構造に関するものである。
【0002】
【従来の技術】
積層セラミックコンデンサは、以下の工程により製造される。まず、スラリーを作成する。具体的には、BaTiO3などのセラミック誘電体粉体に添加物及びバインダを加え、これを数時間ボールミル等で撹拌・混合することにより適度な粘度をもったスラリーを作成する。
【0003】
次に、例えばドクターブレード法などにより、スラリーからセラミックグリーンシートを作成する。このドクターブレード法では、ベースフィルム上にスラリーを流し、その厚みをドクターブレードとの隙間で調整する。この後に、これを乾燥させて所定の厚みのセラミックグリーンシートを得る。
【0004】
次に、セラミックグリーンシートに所定のパターンで導電性ペーストを塗布する。次いで、これらセラミックグリーンシートを必要枚数だけ積層・圧着してシート積層物を作成する。この後に、シート積層物を単位部品あたりの大きさに裁断し、これを焼成して焼結体を作成する。この焼成工程により、セラミックグリーンシートが焼成してセラミック誘電体層となり、導電性ペーストが焼成して導体層となる。最後に、この焼結体に導電性ペーストを塗布し焼成して外部電極を形成する。以上の工程により積層セラミックコンデンサが製造される。
【0005】
【発明が解決しようとする課題】
このような積層セラミックコンデンサでは、デラミネーションやクラックの発生を防止することが課題としてある。デラミネーション等の発生要因の一つとして、焼成時における導電性ペーストとセラミックグリーンシートの収縮挙動の差異が挙げられる。この課題を解決するために、導体層を形成する導電性ペーストに、スラリー作成に用いたセラミック誘電体誘電体を混入させる技術が一般化している。なお、このような目的で導電性ペーストに混入させる材料は「共材」と呼ばれている。
【0006】
しかしながら、近年の積層セラミックコンデンサの大容量及び小型化に伴いセラミック誘電体層の薄膜化がすすむにつれ、前記共材の拡散反応によるセラミック誘電体層の物性変化が無視できなくなってきた。また、セラミック誘電体層を薄層化すると、耐電流特性が悪化するという問題もあった。
【0007】
本発明は、上記目的に鑑みてなされたものであり、その目的とするところは、耐電圧特性が良好で且つ大容量及び小型化が可能な積層セラミックコンデンサ及びその製造方法を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、請求項1の発明では、セラミック誘電体層と導体層とを交互に積層してなる積層セラミックコンデンサにおいて、前記セラミック誘電体層はコアシェル構造を有するセラミック粒子を含むとともに、該セラミック粒子は導体層に近いものほどシェル部の厚みが大きく形成されており、且つ、前記セラミック誘電体層の前記導体層との界面又は導体層の近傍にコアシェル構造を有しないセラミック粒子が形成されていることを特徴とするものを提案する。
【0009】
本発明によれば、セラミック誘電体層は、導体層の近傍におけるセラミック粒子が、導体層と離れているセラミック粒子よりもシェル部の厚みが大きいコアシェル構造を有しているので、耐電圧特性が向上する。したがって、セラミック誘電体層の薄層化による大容量化及び小型化が容易となる。また、本発明によれば、焼結が促進されてシェル部のみになったセラミック粒子は耐電圧特性に優れているので、これが導体層との界面又は導体層近傍に存在することによりセラミック誘電体層全体の耐電圧特性が向上する。
【0010】
ここで、セラミック粒子のコアシェル構造とは、セラミック粒子の中心部であるコア部と外殻部であるシェル部とが物理的、化学的に異なる相を形成している構造をいう。
【0011】
なお、セラミック誘電体層中の全てのセラミック粒子がコアシェル構造を有しているとは限らない。そこで、請求項2の発明では、請求項1記載の積層セラミックコンデンサにおいて、前記セラミック誘電体層は、コアシェル構造を有するセラミック粒子がコアシェル構造を有しないセラミック粒子の個数に対して(7/3)以上(9/1)以下の個数含むことを特徴とするものを提案する。
【0012】
本発明によれば、耐電圧特性とともに誘電率を向上させることができる。なお、コアシェル構造を有しないセラミック粒子には、コア部のみの粒子及びシェル部のみの粒子が存在する。コア部のみのセラミック粒子は誘電率向上に寄与し、シェル部のみのセラミック粒子は耐電圧特性向上に寄与する。なお、コア部のみのセラミック粒子はコアシェル構造を有する粒子としてカウントし、シェル部のみのセラミック粒子はコアシェル構造を有しない粒子としてカウントする。
【0018】
【発明の実施の形態】
本発明の一実施の形態にかかる積層セラミックコンデンサについて図面を参照して説明する。図1は積層セラミックコンデンサの一部切り欠き斜視図、図2は積層セラミックコンデンサの拡大断面図である。なお、図2はTEM(Transmission Electron Microscope:透過型電子顕微鏡)で観察した断面図である。
【0019】
図1に示すように、この積層セラミックコンデンサ10は、セラミック誘電体層11と導体層12とを交互に積層した略直方体形状の積層体13と、積層体13の両端部に形成され前記導体層12と接続する外部電極14とを備えている。ここで、導体層12は、両端の外部電極14に対して交互に接続している。すなわち、一方の外部電極14は導体層12と一層おきに接続し、他方の外部電極14は前記一方の外部電極14と接続していない導体層12と接続している。
【0020】
セラミック誘電体層11は、例えばBaTiO3系の強誘電性を有するセラミック焼結体からなる。また、導体層12は、例えばPd,Agなどの貴金属材料やNiなどの卑金属材料からなる。積層体13は、導電性ペーストを印刷したセラミックグリーンシートを複数積層し、これを焼結して形成される。これにより、セラミックグリーンシートが焼結してセラミック誘電体層11が形成され、導電性ペーストが焼結して導体層12が形成される。外部電極14は、例えばNi,Agなどの金属材料からなる。
【0021】
図2に示すように、セラミック誘電体層11は、コアシェル構造を有するセラミック粒子20とコアシェル構造を有しないセラミック粒子30とを含んでいる。両者の構成比率は、コアシェル構造を有しているコアシェル構造を有するセラミック粒子20:コアシェル構造を有しないセラミック粒子30が、9:1〜7:3程度であり、本実施の形態では約8:2である。ここで、セラミック粒子のコアシェル構造とは、セラミック粒子の中心部であるコア部21と外殻部であるシェル部22とが物理的、化学的に異なる相を形成している構造をいう。また、コアシェル構造を有するセラミック粒子20は、導体層12の近傍にあるものほどシェル部22の厚みが大きく形成されている。
【0022】
また、コアシェル構造を有しないセラミック粒子30は、コアシェル構造30を有するセラミック粒子のコア部と同一の組成を有するセラミック粒子30aとシェル部と同一の組成を有するセラミック粒子30bとに大別される。コア部と同一の組成を有するセラミック粒子30aはセラミック誘電体層11の厚さ方向中央部に多く存在する。一方、シェル部と同一の組成を有するセラミック粒子30bは導体層12との界面又は導体層12の近傍に存在する。
【0023】
なお、上記コアシェル構造を有するセラミック粒子20とコアシェル構造を有しないセラミック粒子30の構成比率は、TEMで無作為に多数の粒子(例えば100個)を選んで観察し、コアシェル構造を有するセラミック粒子20とコアシェル構造を有しないセラミック粒子30の個数を計上して算出する。また、コア部と同一の組成を有するセラミック粒子30aはコアシェル構造を有するセラミック粒子20としてカウントし、シェル部と同一の組成を有するセラミック粒子30bはコアシェル構造を有しない粒子としてカウントする。
【0024】
この積層セラミックコンデンサの製造方法について図3を参照して説明する。図3は積層セラミックコンデンサの工程図である。
【0025】
まず、第1セラミック誘電体粉体に第1添加物及びバインダを混合してスラリーを作成する(ステップS1)。ここで、第1セラミック誘電体粉体としては、平均粒径0.35μmのBaTiO3粉体を用いた。また、第1添加物としては、主として希土類元素の酸化物を用いた。具体的には、MgO,Ho2O3,Sm2O3及び焼結補助剤としてBaSiO3の混合粉体を用いた。次に、このスラリーをドクターブレード法などによりシート状に成形してセラミックグリーンシートを得る(ステップS2)。
【0026】
一方、導体層を形成するための導電性ペーストを作成する(ステップS3)。この導電性ペーストは、Pd,Agなどの貴金属やNiなどの卑金属からなる金属材料粉体、第2セラミック誘電体粉体及び第2添加物並びにバインダを混合して作成する。ここで、金属材料粉体は導体層を形成する主材料である。本実施の形態ではNiを用いた。
【0027】
前記第2セラミック誘電体は、焼成の過程においてセラミックグリーンシートと収縮挙動を一致させるために混合されるものである。したがって、前記第1セラミック誘電体と収縮挙動が近似するものが好ましい。本実施の形態では、第1セラミック誘電体粉体に対して同一の組成且つ平均粒径が半分以下であるものを用いた。
【0028】
前記第2添加物は、セラミックグリーンシートのセラミック粒子においてシェル部の成長を促進させるものである。この第2添加物は、前記第1添加物の少なくとも一成分を含んでいる。本実施の形態では、第2添加物として、MgO,Sm2O3及びBaSiO3の混合粉体を用いた。
【0029】
次に、前記セラミックグリーンシートに所定パターンで導電性ペーストを印刷する(ステップS4)。そして、このセラミックグリーンシートを積層、圧着してシート積層体を得る(ステップS5)。次に、このシート積層体を単位寸法に裁断して積層チップを得る(ステップS6)。次に、この積層チップに外部電極用の導電性ペーストを塗布する(ステップS7)。
【0030】
次に、この積層チップを所定の条件下において焼成する(ステップS8)。ここで、焼成条件はセラミック誘電体や導体層などの組成等により決定される。本実施の形態では、還元雰囲気中1320℃で焼成した後、1000℃のN2−O2弱酸化性雰囲気に切り替えて焼成を行った。
【0031】
最後に、外部電極にメッキを行い積層セラミックコンデンサ10が得られる(ステップS9)。
【0032】
以上のステップによれば、前記ステップS8における焼成の過程で、セラミックグリーンシートが焼成してセラミック誘電体層11を形成し、セラミックグリーンシートに印刷された導電性ペーストが焼成して導体層12を形成する。この焼成過程においては、導電性ペーストに含まれる第2添加物がセラミックグリーンシートに拡散する。そして、この第2添加物によりセラミックグリーンシートにおけるセラミック粒子のシェル部の成長が促進される。したがって、セラミック誘電体層11は、導体層12の近傍ほどシェル部22の厚いセラミック粒子20が存在する。また、導体層12の界面又は導体層12の近傍にシェル部と同一の組成を有するコアシェル構造を有しないセラミック粒子30bが存在する。
【0033】
このように、本発明によれば、積層セラミックコンデンサ10のセラミック誘電体層11は、導体層12の近傍におけるセラミック粒子20が、導体層12と離れているセラミック粒子よりもシェル部22の厚みが大きいコアシェル構造を有しているので、耐電圧特性が向上する。これにより、良好な耐電圧特性を維持しつつセラミック誘電体層12を薄層化することができる。したがって、セラミック誘電体層12の薄層化による大容量化及び小型化が容易となる。また、焼結が促進されてシェル部のみになったセラミック粒子30bが導体層12の近傍に存在することにより、セラミック誘電体層12の耐電圧特性が向上する。
【0034】
なお、本実施の形態では、セラミック誘電体層11及び導体層12と外部電極14を同時に焼成して形成したが、本発明はこれに限定されるものではない。すなわち、前記ステップS6において得られた積層チップを焼成して焼結体を得た後に、この焼結体に導電性ペーストを塗布し、これを焼成することにより外部電極を形成してもよい。
【0035】
【発明の効果】
以上詳述したように、本発明によれば、積層セラミックコンデンサのセラミック誘電体層は、導体層の近傍におけるセラミック粒子が、導体層と離れているセラミック粒子よりもシェル部の厚みが大きいコアシェル構造を有しているので、耐電圧特性が向上する。これにより、良好な耐電圧特性を維持しつつセラミック誘電体層を薄層化することができる。したがって、セラミック誘電体層の薄層化による大容量化及び小型化が容易となる。
【図面の簡単な説明】
【図1】積層セラミックコンデンサの一部切り欠き斜視図
【図2】積層セラミックコンデンサの拡大断面図
【図3】積層セラミックコンデンサの工程図
【符号の説明】
10…積層セラミックコンデンサ、11…セラミック誘電体層、12…導体層、13…積層体、14…外部電極、20,30…セラミック粒子、21…コア部、22…シェル部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer ceramic capacitor in which dielectric layers and conductor layers are alternately laminated, and more particularly to the structure of the dielectric layer.
[0002]
[Prior art]
The multilayer ceramic capacitor is manufactured by the following process. First, a slurry is prepared. Specifically, an additive and a binder are added to a ceramic dielectric powder such as BaTiO 3 , and this is stirred and mixed for several hours by a ball mill or the like to prepare a slurry having an appropriate viscosity.
[0003]
Next, a ceramic green sheet is prepared from the slurry by, for example, a doctor blade method. In this doctor blade method, a slurry is flowed on a base film, and the thickness is adjusted by a gap with the doctor blade. Thereafter, this is dried to obtain a ceramic green sheet having a predetermined thickness.
[0004]
Next, a conductive paste is applied to the ceramic green sheet in a predetermined pattern. Next, a required number of these ceramic green sheets are laminated and pressure-bonded to form a sheet laminate. Thereafter, the sheet laminate is cut into a size per unit part and fired to prepare a sintered body. By this firing step, the ceramic green sheet is fired to become a ceramic dielectric layer, and the conductive paste is fired to become a conductor layer. Finally, a conductive paste is applied to the sintered body and fired to form an external electrode. A multilayer ceramic capacitor is manufactured through the above steps.
[0005]
[Problems to be solved by the invention]
In such a multilayer ceramic capacitor, there is a problem of preventing the occurrence of delamination and cracks. One of the generation factors such as delamination is a difference in shrinkage behavior between the conductive paste and the ceramic green sheet during firing. In order to solve this problem, a technique in which a ceramic dielectric dielectric used for slurry preparation is mixed into a conductive paste for forming a conductor layer has been generalized. In addition, the material mixed in the conductive paste for such a purpose is called “co-material”.
[0006]
However, as the ceramic dielectric layer becomes thinner with the recent increase in capacity and size of multilayer ceramic capacitors, changes in the physical properties of the ceramic dielectric layer due to the diffusion reaction of the co-materials can no longer be ignored. In addition, when the ceramic dielectric layer is thinned, there is also a problem that current resistance characteristics deteriorate.
[0007]
The present invention has been made in view of the above-described object, and an object of the present invention is to provide a multilayer ceramic capacitor having good withstand voltage characteristics and capable of large capacity and miniaturization, and a method for manufacturing the same. .
[0008]
[Means for Solving the Problems]
To achieve the above object, according to the first aspect of the present invention, in the multilayer ceramic capacitor formed by alternately laminating ceramic dielectric layers and conductor layers, the ceramic dielectric layer includes ceramic particles having a core-shell structure. The ceramic particles are formed such that the closer to the conductor layer, the larger the thickness of the shell portion , and the ceramic particles having no core-shell structure at the interface of the ceramic dielectric layer with the conductor layer or in the vicinity of the conductor layer. We propose what is characterized by being formed .
[0009]
According to the present invention, the ceramic dielectric layer has a core-shell structure in which the ceramic particles in the vicinity of the conductor layer have a shell portion thickness larger than the ceramic particles separated from the conductor layer. improves. Therefore, it is easy to increase the capacity and reduce the size by reducing the thickness of the ceramic dielectric layer. Further , according to the present invention, since the ceramic particles whose sintering is promoted and only the shell portion is excellent in the withstand voltage characteristics, the ceramic particles are present at the interface with the conductor layer or in the vicinity of the conductor layer. The withstand voltage characteristics of the entire layer are improved.
[0010]
Here, the core-shell structure of the ceramic particles refers to a structure in which the core portion that is the center portion of the ceramic particles and the shell portion that is the outer shell portion form physically and chemically different phases.
[0011]
Note that not all ceramic particles in the ceramic dielectric layer have a core-shell structure. Therefore, according to a second aspect of the present invention, in the multilayer ceramic capacitor according to the first aspect, the ceramic dielectric layer has a structure in which the number of ceramic particles having a core-shell structure is less than the number of ceramic particles having the core-shell structure. The present invention is characterized by including the number of ( 9/1 ) or less.
[0012]
According to the present invention, the dielectric constant can be improved together with the withstand voltage characteristics. In addition, in the ceramic particles not having the core-shell structure, there are particles only in the core portion and particles only in the shell portion. The ceramic particles only in the core part contribute to the improvement of the dielectric constant, and the ceramic particles only in the shell part contribute to the improvement of the withstand voltage characteristics. The ceramic particles only in the core part are counted as particles having a core-shell structure, and the ceramic particles only in the shell part are counted as particles having no core-shell structure.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
A multilayer ceramic capacitor according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a partially cutaway perspective view of a multilayer ceramic capacitor, and FIG. 2 is an enlarged sectional view of the multilayer ceramic capacitor. 2 is a cross-sectional view observed with a TEM (Transmission Electron Microscope).
[0019]
As shown in FIG. 1, this multilayer
[0020]
The ceramic
[0021]
As shown in FIG. 2, the
[0022]
The
[0023]
The
[0024]
A method of manufacturing this multilayer ceramic capacitor will be described with reference to FIG. FIG. 3 is a process diagram of the multilayer ceramic capacitor.
[0025]
First, a first additive and a binder are mixed with the first ceramic dielectric powder to create a slurry (step S1). Here, as the first ceramic dielectric powder, BaTiO 3 powder having an average particle size of 0.35 μm was used. As the first additive, rare earth oxides were mainly used. Specifically, a mixed powder of MgO, Ho 2 O 3 , Sm 2 O 3 and BaSiO 3 was used as a sintering aid. Next, this slurry is formed into a sheet by a doctor blade method or the like to obtain a ceramic green sheet (step S2).
[0026]
On the other hand, a conductive paste for forming a conductor layer is created (step S3). This conductive paste is prepared by mixing a metal material powder made of a noble metal such as Pd or Ag or a base metal such as Ni, a second ceramic dielectric powder and a second additive, and a binder. Here, the metal material powder is a main material for forming the conductor layer. In this embodiment, Ni is used.
[0027]
The second ceramic dielectric is mixed to match the shrinkage behavior with the ceramic green sheet in the firing process. Accordingly, it is preferable that the shrinkage behavior approximates that of the first ceramic dielectric. In the present embodiment, the first ceramic dielectric powder having the same composition and an average particle size of half or less is used.
[0028]
The second additive promotes the growth of the shell portion in the ceramic particles of the ceramic green sheet. The second additive includes at least one component of the first additive. In the present embodiment, a mixed powder of MgO, Sm 2 O 3 and BaSiO 3 is used as the second additive.
[0029]
Next, a conductive paste is printed in a predetermined pattern on the ceramic green sheet (step S4). And this ceramic green sheet is laminated | stacked and crimped | bonded, and a sheet | seat laminated body is obtained (step S5). Next, this sheet laminate is cut into unit dimensions to obtain a laminated chip (step S6). Next, a conductive paste for external electrodes is applied to the laminated chip (step S7).
[0030]
Next, this multilayer chip is baked under predetermined conditions (step S8). Here, the firing conditions are determined by the composition of the ceramic dielectric or conductor layer. In this embodiment, after firing at 1320 ° C. in a reducing atmosphere, firing was performed by switching to a N 2 —O 2 weak oxidizing atmosphere at 1000 ° C.
[0031]
Finally, the external electrode is plated to obtain the multilayer ceramic capacitor 10 (step S9).
[0032]
According to the above steps, the ceramic green sheet is fired to form the
[0033]
As described above, according to the present invention, the
[0034]
In the present embodiment, the
[0035]
【The invention's effect】
As described above in detail, according to the present invention, the ceramic dielectric layer of the multilayer ceramic capacitor has a core-shell structure in which the ceramic particles in the vicinity of the conductor layer have a shell portion thicker than the ceramic particles separated from the conductor layer. Therefore, the withstand voltage characteristic is improved. Thereby, the ceramic dielectric layer can be thinned while maintaining good withstand voltage characteristics. Therefore, it is easy to increase the capacity and reduce the size by reducing the thickness of the ceramic dielectric layer.
[Brief description of the drawings]
1 is a partially cutaway perspective view of a multilayer ceramic capacitor. FIG. 2 is an enlarged cross-sectional view of the multilayer ceramic capacitor. FIG. 3 is a process diagram of the multilayer ceramic capacitor.
DESCRIPTION OF
Claims (2)
前記セラミック誘電体層はコアシェル構造を有するセラミック粒子を含むとともに、該セラミック粒子は導体層に近いものほどシェル部の厚みが大きく形成されており、且つ、前記セラミック誘電体層の前記導体層との界面又は導体層の近傍にコアシェル構造を有しないセラミック粒子が形成されている
ことを特徴とする積層セラミックコンデンサ。In a multilayer ceramic capacitor formed by alternately laminating ceramic dielectric layers and conductor layers,
The ceramic dielectric layer includes ceramic particles having a core-shell structure. The closer the ceramic particles are to the conductor layer, the larger the thickness of the shell portion is, and the ceramic dielectric layer is connected to the conductor layer. A multilayer ceramic capacitor characterized in that ceramic particles having no core-shell structure are formed in the vicinity of an interface or a conductor layer .
ことを特徴とする請求項1記載の積層セラミックコンデンサ。The ceramic dielectric layer includes ceramic particles having a core-shell structure in a number of (7/3) or more and (9/1) or less with respect to the number of ceramic particles having no core-shell structure. Multilayer ceramic capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001018080A JP3793697B2 (en) | 2000-02-03 | 2001-01-26 | Multilayer ceramic capacitor and manufacturing method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000026461 | 2000-02-03 | ||
JP2000-26461 | 2000-02-03 | ||
JP2001018080A JP3793697B2 (en) | 2000-02-03 | 2001-01-26 | Multilayer ceramic capacitor and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001291634A JP2001291634A (en) | 2001-10-19 |
JP3793697B2 true JP3793697B2 (en) | 2006-07-05 |
Family
ID=26584802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001018080A Expired - Lifetime JP3793697B2 (en) | 2000-02-03 | 2001-01-26 | Multilayer ceramic capacitor and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3793697B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3376963B2 (en) * | 1999-06-30 | 2003-02-17 | 株式会社村田製作所 | Multilayer ceramic capacitor and method of manufacturing the same |
JP4513278B2 (en) * | 2003-05-26 | 2010-07-28 | 株式会社村田製作所 | Non-reducing dielectric ceramic manufacturing method, non-reducing dielectric ceramic and multilayer ceramic capacitor |
JP4701364B2 (en) * | 2004-11-15 | 2011-06-15 | 独立行政法人 日本原子力研究開発機構 | Evaluation method of dielectric porcelain |
JP2008305844A (en) * | 2007-06-05 | 2008-12-18 | Taiyo Yuden Co Ltd | Laminated ceramic capacitor and manufacturing method therefor |
JP4992918B2 (en) * | 2009-01-30 | 2012-08-08 | 株式会社村田製作所 | Dielectric ceramic and multilayer ceramic capacitors |
KR101548787B1 (en) | 2012-06-05 | 2015-08-31 | 삼성전기주식회사 | Multilayered ceramic elements |
JP5668037B2 (en) | 2012-09-27 | 2015-02-12 | 太陽誘電株式会社 | Multilayer ceramic capacitor and manufacturing method thereof |
KR102166128B1 (en) * | 2015-12-29 | 2020-10-15 | 삼성전기주식회사 | Multilayer ceramic capacitor and manufacturing method of the same |
-
2001
- 2001-01-26 JP JP2001018080A patent/JP3793697B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001291634A (en) | 2001-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3259686B2 (en) | Ceramic electronic components | |
US6514603B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP7092320B2 (en) | Multilayer ceramic electronic components and their manufacturing methods | |
JP2013021285A (en) | Conductive paste composition for internal electrodes and multilayer ceramic electronic component including the same | |
US20130009516A1 (en) | Conductive paste composition for internal electrodes and multilayer ceramic electronic component including the same | |
JP2013214698A (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component including the same | |
JP2014011449A (en) | Multilayer ceramic electronic component | |
JP3793697B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP2014038820A (en) | Conductive paste composition for internal electrode and multilayered ceramic electronic component containing the same | |
KR102061502B1 (en) | Laminated ceramic electronic parts and manufacturing method thereof | |
JPH06302403A (en) | Lamination type semiconductor ceramic element | |
JP2003068559A (en) | Laminated ceramic capacitor and method of manufacturing the same | |
JP4385726B2 (en) | Conductive paste and method for producing multilayer ceramic capacitor using the same | |
JP2010212503A (en) | Laminated ceramic capacitor | |
CN110808165A (en) | Multilayer ceramic electronic component and method for manufacturing the same | |
JP2022190673A (en) | Ceramic electronic component | |
JP7456771B2 (en) | Multilayer coil parts | |
JPH07263272A (en) | Manufacture of laminated electronic component | |
JP4387150B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP3457882B2 (en) | Multilayer ceramic capacitors | |
JP3554957B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
JP2016192477A (en) | Multilayer ceramic electronic component | |
JP4290237B2 (en) | Manufacturing method of laminated electronic component | |
WO2022210625A1 (en) | Laminated ceramic capacitor | |
JPH08330137A (en) | Multilayer inductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060410 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3793697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |