[go: up one dir, main page]

JP3791208B2 - Electro-optical device drive circuit - Google Patents

Electro-optical device drive circuit Download PDF

Info

Publication number
JP3791208B2
JP3791208B2 JP28021298A JP28021298A JP3791208B2 JP 3791208 B2 JP3791208 B2 JP 3791208B2 JP 28021298 A JP28021298 A JP 28021298A JP 28021298 A JP28021298 A JP 28021298A JP 3791208 B2 JP3791208 B2 JP 3791208B2
Authority
JP
Japan
Prior art keywords
wiring
sampling
image signal
optical device
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28021298A
Other languages
Japanese (ja)
Other versions
JP2000112437A (en
Inventor
正夫 村出
賢哉 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP28021298A priority Critical patent/JP3791208B2/en
Publication of JP2000112437A publication Critical patent/JP2000112437A/en
Application granted granted Critical
Publication of JP3791208B2 publication Critical patent/JP3791208B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の電気光学装置等に用いられる駆動回路の構成に関する。詳しくは、複数のデータ線に同時に画像信号をサンプリングして同時書き込みを行う電気光学装置の低抵抗化技術に関する。
【０００２】
【従来の技術】
例えば、電気光学装置の一例としてアクティブマトリクス型の液晶装置では、一走査線に複数接続された薄膜トランジスタ（Thin Film Transistor:以下ＴＦＴと称す。）等のスイッチング素子を介して、各画素の液晶層に画像信号を書き込む動作を、点順次駆動により実施している。
【０００３】
このようなアクティブマトリクス型の液晶装置では、上述の点順次駆動のために、データ線ごとに設けられたサンプリングスイッチを点順次駆動の速度で順次スイッチングさせ、画像信号をサンプリングする必要がある。このとき、サンプリングスイッチのスイッチング特性が入力画像信号の周波数に対して十分に追従できないという問題が生ずる。一般に駆動回路を画素の薄膜トランジスタと一緒に作り込む駆動回路内蔵の表示装置の場合は、外付けドライバを用いた表示装置の場合に比べてサンプリングスイッチの能力が低く、その問題がより顕著となる。また、多数の画素を有する高精細な表示装置の場合は、入力画像信号の周波数が高くなることから、上記問題がより顕著となる。
【０００４】
このため、シリアルな入力画像信号を例えば６つのパラレル信号に変換し、１画素あたりのデータ長を長くして、液晶装置に入力される信号周波数を低くする技術が開示されている。このシリアル−パラレル変換回路により、例えばサンプリングスイッチとしてＴＦＴを利用した場合、周波数特性が十分でなくても、１画素あたりのデータ長を長くして、解像度を高くできる。
【０００５】
図２０および図２１に示す液晶装置では、シフトレジスタ１０１の出力を受けるバッファ回路１０２には、それぞれ６つのサンプリングスイッチ６０が接続され、これら６つのサンプリングスイッチ６０を同時に切替可能に構成されている。そして、６つのサンプリングスイッチ６０を同時にオンさせることにより、６本のデータ線６にそれぞれ画像信号線３０５からシリアル−パラレル変換された画像信号ＶＩＤ１〜ＶＩＤ６を同時に出力するようにしている。このような構成を採ることにより、サンプリングスイッチ６０によるサンプリングの間隔を長くすることができ、ＴＦＴをサンプリングスイッチ６０として使用することが容易となる。
【０００６】
【発明が解決しようとする課題】
しかしながら、液晶装置の構造上、バッファ回路１０２をサンプリングスイッチ６０に接近して配置することは困難であり、図２０に示すように、バッファ回路１０２からサンプリングスイッチ６０までのサンプリング制御信号線４０はある程度長くなるため、サンプリング制御信号線４０のインピーダンスは上昇しがちである。このため、サンプリング制御信号線４０に負荷される容量の増加（例えばサンプリングスイッチ６０を並列接続することによる寄生容量の増加等）とあいまってその時定数が大きくなる。したがってサンプリングスイッチ６０を安定してスイッチングさせることが困難となり、データ線６の電圧の変動要因となる。データ線６の電圧が変動すると、例えば表示画像にゴーストが発生するなどして画質を悪化させてしまう。
【０００７】
本発明は、複数のデータ線に同時に画像信号を出力することにより複数画素について同時書き込みを行う電気光学装置の画質を向上させることを目的とする。
【０００８】
【課題を解決するための手段】
本発明の電気光学装置の駆動回路は、上記課題を解決するため、複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線の交差に対応して設けられたスイッチング素子と、前記スイッチング素子に対応して設けられた画素電極とを具備する電気光学装置の駆動回路であって、前記電気光学装置の駆動回路は、画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給された画像信号をサンプリングして夫々のデータ線に供給する複数のサンプリングスイッチとを有し、前記複数のサンプリングスイッチは、ｎ個（ｎは２以上の自然数）毎にブロックに分けられ、前記ブロック毎にサンプリング制御信号線を介して共通にサンプリング制御信号が供給されてなり、且つ前記複数のサンプリングスイッチの夫々は中継配線を介して前記複数の画像信号線に接続されてなり、前記各サンプリング制御信号線は、前記ブロック毎にサンプリングスイッチの配列方向の両側から引き回されて前記サンプリングスイッチに接続されるとともに、前記配列方向の両側から共に同一の前記サンプリング制御信号を供給することを特徴とする。
【０００９】
本発明の電気光学装置の駆動回路によれば、サンプリング制御信号線はブロック毎にサンプリングスイッチの配列方向の両側からサンプリングスイッチに接続されるように引きまわされているため、サンプリング制御信号線の配列方向の一方の側から他方の側への伝搬においては信号遅延が生ずる場合でも、当該他方の側から同じ信号が供給されることになるので、サンプリング制御信号線において信号遅延を生じることなくブロック毎に同時にサンプリング制御信号を供給することができる。よって、サンプリングスイッチを安定して駆動することができる。このため、データ線の電圧が安定するので、ゴーストの発生等が抑制されて表示画像の画質を向上させることができる。
【００１０】
本発明の電気光学装置の駆動回路は、複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線の交差に対応して設けられたスイッチング素子と、前記スイッチング素子に対応して設けられた画素電極とを具備する電気光学装置の駆動回路であって、前記電気光学装置の駆動回路は、画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給された画像信号をサンプリングして夫々のデータ線に供給する複数のサンプリングスイッチとを有し、前記複数のサンプリングスイッチは、ｎ個（ｎは２以上の自然数）毎にブロックに分けられ、前記ブロック毎にサンプリング制御信号線を介して共通にサンプリング制御信号が供給されてなり、且つ前記複数のサンプリングスイッチの夫々は中継配線を介して前記複数の画像信号線に接続されてなり、ブロック毎に共通にサンプリング制御信号が供給されるサンプリング制御信号線は前記画像信号線と交差する前に分岐された第１配線と、前記第１配線に接続されて前記画像信号線と交差する複数の第２配線と、前記複数の第２配線に接続されて夫々に延設された第３配線と、複数の第３配線同士を互いに接続する接続配線と、前記接続配線からｎ個（ｎは２以上の自然数）に分岐してブロック内の複数のサンプリングスイッチに接続される複数の第４配線とを有することを特徴とする。
【００１１】
この態様によれば、サンプリングスイッチ同士は第２接続配線を介して互いに接続されるので、サンプリングスイッチ同士を低インピーダンスの配線で接続することができる。このため、各サンプリングスイッチに入力されるサンプリング制御信号の均一性を高めることができ、データ線ごとの表示のばらつきが抑制されて、表示画像の画質を向上させることができる。
【００１２】
本発明の電気光学装置の駆動回路の一の態様では、前記第１配線と第３配線と接続配線のうちの少なくとも一部は前記複数の画像信号線と同一材料で形成されてなることを特徴とする。
【００１３】
この態様によれば、サンプリングスイッチ同士をさらに低インピーダンスの配線で接続することができる。このため、各サンプリングスイッチに入力されるサンプリング制御信号の均一性を一層高めることができ、データ線ごとの表示のばらつきが抑制されて、表示画像の画質を向上させることができる。
【００１４】
本発明の電気光学装置の駆動回路の一態様では、前記複数の画像信号線は第２配線よりも低抵抗な金属からなるとともに、前記第１配線と第３配線と接続配線のうちの少なくとも一部は前記複数の画像信号線と同一材料で同時に形成されてなることを特徴とする。
【００１５】
この態様によれば、サンプリング制御信号線全体としての低インピーダンス化を推し進めることができるとともに、各サンプリングスイッチに入力されるサンプリング制御信号の均一性を高めることができる。このため、表示画像の画質を向上させることができる。
【００１６】
本発明の電気光学装置の駆動回路の一の態様では、前記ブロック内のサンプリングスイッチに接続された前記サンプリング制御信号線の第２及び第３配線は前記中継配線の間隙に沿って延設されてなることを特徴とする。
【００１７】
本発明の電気光学装置の駆動回路は、複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線の交差に対応して設けられたスイッチング素子と、前記スイッチング素子に対応して設けられた画素電極とを有する電気光学装置の駆動回路であって、画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給される画像信号をサンプリングして前記各データ線に供給するサンプリングスイッチと、前記画像信号線と前記サンプリングスイッチとを接続する中継配線と、ｎ個（ｎは２以上の自然数）のサンプリングスイッチからなるブロック毎に共通にサンプリング制御信号を供給するサンプリング制御信号線とを具備し、前記サンプリング制御信号線は、前記複数の画像信号線と交差する前の第１配線と、前記複数の画像信号線と交差する第２配線と、前記複数の画像信号線を交差した後に前記第２配線に延設された第３配線と、前記第３配線に接続されて前記ブロック内の中継配線と交差する接続配線と、前記接続配線からｎ個に分岐してブロック内の複数のサンプリングスイッチに接続するための第４配線とを有し、前記第１配線と第３配線と接続配線のうちの少なくとも一部は前記第２配線よりも低抵抗な材料で形成されてなることを特徴とする。
【００１８】
本発明の電気光学装置の駆動回路によれば、画像信号線と交差する配線部分以外である第１配線、第３配線、接続配線のうちの少なくとも一部を低抵抗な材料で形成する。したがってサンプリング制御信号線の抵抗を低くすることができ、、各サンプリングスイッチを均一な条件下に置くことができ、データ線ごとの表示のばらつきが抑制されて、表示画像の画質を向上させることができる。
【００１９】
本発明の電気光学装置の駆動回路の一の態様では、前記第１配線と第３配線と接続配線のうちの少なくとも一部は前記複数の画像信号線と同一材料で形成されてなることを特徴とする。
【００２０】
本発明のかかる手段によれば、第１配線と第３配線と接続配線のうちの少なくとも一部は画像信号線と同一材料であり同時に形成されているため、工程を増やすことなく、サンプリング制御信号線の抵抗を下げることができる。
【００２１】
本発明の電気光学装置の駆動回路は、複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線の交差に対応して設けられたスイッチング素子と、前記スイッチング素子に対応して設けられた画素電極とを有する電気光学装置の駆動回路であって、画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給される画像信号をサンプリングして前記各データ線に供給するサンプリングスイッチと、前記画像信号線と前記サンプリングスイッチとを接続する中継配線と、ｎ個（ｎは２以上の自然数）の前記サンプリングスイッチを含むブロック毎に当該ブロック内の複数のサンプリングスイッチに共通にサンプリング制御信号を供給するサンプリング制御信号線とを具備し、前記ブロック毎に共通にサンプリング制御信号が供給されるサンプリング制御信号線は前記画像信号線と交差する前の第１配線と、前記第１配線に接続されて前記画像信号線と交差する複数の第２配線と、前記複数の第２配線に接続されて夫々に延設された第３配線と、前記複数の第３配線のそれぞれから複数に分岐してブロック内の複数のサンプリングスイッチに接続するための第４配線とを有し、前記第１配線あるいは第２配線中にはバッファ回路が設けられてなり、前記第１配線と第３配線とのうちの少なくとも一部は前記第２配線よりも低抵抗な材料で形成されてなることを特徴とする。
【００２２】
本発明の電気光学装置の駆動回路によれば、第１配線あるいは第３配線中にバッファ回路が設けられているので、サンプリング制御信号線を低インピーダンス駆動することができ、よってサンプリングスイッチを安定して駆動することができる。このため、データ線の電圧が安定するので、ゴーストの発生等が抑制されて表示画像の画質を向上させることができる。
【００２３】
本発明の電気光学装置の駆動回路の一の態様では、前記第１配線と第３配線と接続配線のうちの少なくとも一部は前記複数の画像信号線と同一材料で形成されてなることを特徴とする。
【００２４】
この態様によれば、工程を増やすことなく、第１配線と第３配線と接続配線のうちの少なくとも一部を低抵抗にすることができるので、データ線に供給される電圧が安定にあり、ゴーストの発生等を抑制することができる。
【００２５】
本発明の電気光学装置の駆動回路の一態様では、１つの前記サンプリングスイッチに対して１つの前記バッファ回路を設けることを特徴とする。
【００２６】
この態様によれば、１つのサンプリングスイッチを１つのインピーダンス変換器により駆動するので、サンプリングスイッチをきわめて低いインピーダンスで駆動することができる。よってサンプリングスイッチをより安定して駆動することができる。
【００２７】
本発明の電気光学装置の駆動回路の一態様では、複数の前記サンプリングスイッチに対して１つの前記バッファ回路を設け、前記バッファ回路の出力経路を前記複数のサンプリングスイッチに向けてさらに分岐させた。
【００２８】
この態様によれば、複数のサンプリングスイッチについて１つのバッファ回路を設ければよいので、バッファ回路の個数を減らすことができる。
【００２９】
本発明の電気光学装置の駆動回路は、前記サンプリングスイッチは相補型薄膜トランジスタからなることを特徴とする。
【００３０】
本発明の電気光学装置によれば、サンプリングスイッチをＰチャネル型ＴＦＴおよびＮチャネル型ＴＦＴからなる相補型薄膜トランジスタで構成することにより、薄膜トランジスタの寄生容量に起因するデータ線の電圧シフトを緩和することができる。これにより、フリッカ等のない高表示品位の液晶装置を実現できる。
【００３１】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置の駆動回路を備える。
本発明の電気光学装置によれば、上述した本発明の駆動回路を備えているので、
サンプリングスイッチの駆動能力低下によるゴースト等の画質表示品位の劣化を防止し、高品位の画像表示が可能な液晶装置等の電気光学装置を実現できる。
【００３２】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備える。
【００３３】
この態様によれば、高品位な画像が可能な電気光学装置を備えた電子機器を提供することができる。
【００３４】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００３５】
【発明の実施の形態】
−第１実施形態−
（液晶装置の構成）
以下、図１〜図３を用いて、本発明による電気光学装置をアクティブマトリクス型の液晶装置に適用した第１実施形態について説明する。図１は第１の実施形態の液晶装置用基板の等価回路図であり、図２はデータ線、走査線、画素電極等が形成された液晶装置用基板の画素群の平面図である。図３は図２のＣ−Ｃ’断面図である。
【００３６】
図１において、本実施の形態による電気光学装置の画像表示領域ＤＡを構成する複数の画素は、画素電極９と当該画素電極９を制御するためのスイッチング素子の一例であるＴＦＴ３０とがマトリクス状に複数形成されている。画像信号が供給されるデータ線６は当該ＴＦＴ３０のソース電極に電気的に接続されている。データ線６に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、相隣接する複数（本実施の形態では一例として６本とする）のデータ線６を一単位として、所定の画像信号線３０５に接続されている。また、ＴＦＴ３０のゲート電極には走査線３ａが電気的に接続されている。走査線駆動回路１０４は外部制御回路から供給される電源、基準クロックＣＬＹ及びその反転信号ＣＬＹＢ、スタート信号ＤＹに基づいて所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを順次印加するように構成されている。画素電極９は、ＴＦＴ３０のドレイン電極に電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６に供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。
【００３７】
図１に示すように、画像表示領域ＤＡに隣接した基板上の領域には、サンプリングスイッチ６０が形成され、データ線６は、それぞれサンプリングスイッチ６０の一方の電極に接続されている。
【００３８】
データ線駆動回路２０１はシフトレジスタ１０１とバッファ回路１０２とからなり、外部制御回路から供給される電源、基準クロックＣＬＸ、及びその反転信号ＣＬＸＢ、スタート信号ＤＹに基づいて出力された信号をバッファ回路１０２を介してサンプリングスイッチ６０にサンプリング制御信号として出力する。
【００３９】
画像信号線３０５にはシリアルデータをパラレルに変換したシリアル−パラレル変換信号が画像信号ＶＩＤ１〜ＶＩＤ６としてそれぞれ供給される。即ち、画像信号線３０５には、順次６画素分の画像信号がパラレルに出力される。通常、このようなシリアル−パラレル変換処理は、液晶装置に外付けされたＩＣにおいて実行される。
【００４０】
サンプリングスイッチ６０のもう一方の電極は、画像信号線３０５から延設された中継配線８０に順次接続され、これによりデータ線６は、サンプリングスイッチ６０を介して画像信号線３０５に接続される。すなわち、第１番目のデータ線６にはサンプリングスイッチ６０を介して画像信号ＶＩＤ１が、第２番目のデータ線６にはサンプリングスイッチ６０を介して画像信号ＶＩＤ２がそれぞれ供給され、同様にして第３〜第６番目のデータ線６には、それぞれサンプリングスイッチ６０を介して画像信号線３０５がそれぞれ供給される。以下同様にして、データ線６はサンプリングスイッチ６０を介して、６本ずつ繰り返し画像信号線３０５に接続される。
【００４１】
このように、（６Ｎ＋１番目）のデータ線６には画像信号ＶＩＤ１が、（６Ｎ＋２番目）のデータ線６には画像信号ＶＩＤ２が、（６Ｎ＋３番目）のデータ線６には画像信号ＶＩＤ３が、（６Ｎ＋４番目）のデータ線６には画像信号ＶＩＤ４が、（６Ｎ＋５番目）のデータ線６には第５番目の画像信号ＶＩＤ５が、（６Ｎ＋６番目）のデータ線６には第６番目の画像信号ＶＩＤ６が、それぞれサンプリングスイッチ６０を介して供給される。ただし、「Ｎ」は０以上の整数である（以下、同様）。尚、上述のように複数画素を同時にサンプリング駆動を行なう場合、一単位として６本に限られるものではない。例えば、パーソナルコンピュータのモニターに用いられるアクティブマトリクス型の液晶装置では、ＸＧＡ規格のように高精細化された場合には１２本のデータ線を一単位として同時サンプリング駆動を行なうこともできる。或いは、６本ではなく、１８本、２４本を一単位として同時サンプリング駆動を行なうことも可能である。
【００４２】
図１に示すように、シフトレジスタ回路１０１は多段にわたり接続された遅延型フリップフロップ等のラッチ回路１０１ａ、１０１ｂ，…を備え、ラッチ回路１０１ａ、１０１ｂ…の各段の出力側には、それぞれバッファ回路１０２（１０２ａ，１０２ｂ，…）が接続されている。
【００４３】
また、第１番目のバッファ回路１０２ａの出力端は第１〜６番目のサンプリングスイッチ６０のゲート電極に、第２番目のバッファ回路１０２ｂの出力端は第７〜第１２番目のサンプリングスイッチ６０のゲート電極に、それぞれ接続される。以下同様にして、第（Ｎ＋１）番目のバッファ回路１０２の出力端は第（６Ｎ＋１）〜（６Ｎ＋６）番目のサンプリングスイッチにそれぞれ接続される。
【００４４】
（画素領域の構成）
次に上述の等価回路により構成された液晶装置用基板の画素の構成について、図２及び図３を参照して説明する。
【００４５】
図２は、データ線、走査線、画素電極が形成された液晶装置用基板１０の隣接した画素群の平面図である。図３は、図２のＣ−Ｃ’断面図である。
【００４６】
図２及び図３において、各画素は、マトリクス状に複数の透明な画素電極９と各画素電極９に接続されたスイッチング素子の一例である画素スイッチング用ＴＦＴ３０とにより構成されている。画素電極９の縦横の境界に各々沿ってデータ線６、走査線３ａ及び容量線３ｂが設けられており、データ線６を構成する第１導電層は、アルミニウム、クロム等の金属からなり、第１層間絶縁膜４に形成されたコンタクトホール５ａを介してＴＦＴ３０のアモルファスシリコン膜やポリシリコン膜等からなる半導体層１ａのうち後述のソース領域１ｄに電気的接続されている。画素電極９は、第１層間絶縁膜４及び第２層間絶縁膜７に形成されたコンタクトホール８を介して薄膜トランジスタ３０の半導体層１ａのうち後述のドレイン領域１ｅに電気的接続されている。また、ゲート絶縁膜２を介して半導体層１ａのうちのチャネル形成用領域１ａ’（図２中右下りの斜線の領域）に対向するように走査線３ａ（ゲート電極）が配置されている。走査線３aを構成する第２導電層はアルミニウム、クロムのような金属で形成する場合もあるが、製造工程において６００℃以上の高温にさらされる場合はポリシリコンで形成する場合がある。蓄積容量は、画素スイッチング用ＴＦＴ３０の半導体層１aから延設された第１蓄積容量電極１ｆを一方の電極とし、ゲート絶縁膜２と同時に形成された絶縁膜を誘電体膜とし、走査線３ａと同時に形成された容量線３ｂを他方の電極（第２蓄積容量電極）として構成されている。このような構成を採れば、薄膜で緻密なゲート絶縁膜２を誘電体とすることで、第１蓄積容量電極１ｆと第２蓄積容量電極３ｂの重なり面積が小さくても、十分な蓄積容量が得られるため、画素の高開口率化や微細化が容易に実現することができる。
【００４７】
画素電極９の上側には、図３に示すようにラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９は例えば、ＩＴＯ膜（Indium Tin Oxide膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００４８】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。更に、画素スイッチング用ＴＦＴ３０や液晶のディスクリネーションが発生する領域を覆うように非光透過性の金属膜、金属合金膜、或いは黒色有機膜等により遮光膜２３を設けても良い。これにより、コントラスト比の高い画像表示を実現することができる。遮光膜２３は液晶装置用基板１０に設けるようにしても良い。このような構成を採れば、液晶装置用基板１０と対向基板２０を貼り合わせる際の精度を考慮する必要がないため、透過率のばらつかない液晶装置を安定して提供することができる。
【００４９】
上記の構成を有する液晶装置用基板１０と、対向基板２０との間には、液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９からの電界が印加されていない状態で配向膜により所定の配向状態を採る。
【００５０】
ここで、一般には、半導体層１ａのチャネル形成用領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等を形成するアモルファスシリコン膜あるいはポリシリコン膜は、光が入射すると光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、第１実施形態では、走査線３ａを上側から覆うようにデータ線６がＡｌ（アルミニウム）等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル形成用領域１ａ’及びソース側ＬＤＤ（Lightly Doped Drain）領域１ｂ、ドレイン側ＬＤＤ領域１ｃへの投射光（即ち、図３で上側からの光）の入射を効果的に防ぐことが出来る。また、ＴＦＴ３０の下側に、層間絶縁膜を介して、少なくとも半導体層１ａのチャネル形成用領域１ａ’及びＬＤＤ領域１ｂ、１ｃを覆うように遮光膜（図示せず）を設ければ戻り光（即ち、図３で下側からの光）の入射を効果的に防ぐことが出来る。
【００５１】
（サンプリングスイッチ領域の構成）
このように構成した液晶装置１００において、次に、サンプリングスイッチ６０の近傍のレイアウトについて図４及び図５を用いて説明する。
【００５２】
図４は、画像信号をサンプリングするサンプリングスイッチの平面図であり、図５は図４のＤ−Ｄ’断面図である。各種配線は、上述の図２及び図３で説明したように、ＴＦＴ３０を形成する膜とともに同時に形成すれば、工程数を増やすことなく形成することができる。
【００５３】
図４に示すように、画像信号線３０５には外部から供給される画像信号ＶＩＤ１〜ＶＩＤ６が供給される。
【００５４】
画像信号線３０５はアルミニウム等の比較的低抵抗な金属を含有する材料、例えばデータ線６と同一の第１導電層で同時に形成されている。中継配線８０は画像信号線３０５とサンプリングスイッチ６０の各ソース電極を互いに結線するために設けられており、画像信号線３０５を交差して延長されている。
【００５５】
中継配線８０は、図４に示されるように、コンタクトホール８４により画像信号線３０５と中継配線８０と接続されている。少なくとも画像信号線３０５と交差する第１中継部８２は第１導電層とは別層で形成する必要があるため、例えば上述の走査線３ａと同一層からなる第２導電層により形成され、また画像信号線３０５と交差しない第２中継部８１はできるだけ低抵抗にするために、例えば上述のデータ線６を形成するために用いた第１導電層により形成すると良い。第１中継部８１と第２中継部８２とはコンタクトホール８３を介して互いに接続され、また第２中継部８２と画像信号線３０５とはコンタクトホール８４を介して互いに接続されている。
【００５６】
なお、各中継配線８０の第２中継部８２の長さを一致させることにより、中継配線８０の抵抗値及び画像信号線３０５との重なり容量を揃えることができる。
【００５７】
各ブロック内のサンプリングスイッチ６０の各ゲート電極はサンプリング制御信号線４０を介してバッファ回路１０２に接続されている。
【００５８】
サンプリング制御信号線４０は、画像信号線３０５を交差する前に画像信号線の配線方向に延長されて「コ」の字型に分岐した第１配線４１と、第１配線４１から延在して画像信号線３０５に交差する複数の第２配線４２と、画像信号線３０５を交差した後に延長された第３配線４３と、複数の第３配線４３同士を互いに接続する接続配線４４と、接続配線４４からブロック内の各サンプリングスイッチ６０に接続されるように櫛型に延長された第４配線４５からなる。接続配線４４はブロック内のサンプリングスイッチ６０に接続されるすべての中継配線を平面的に交差し、ブロック内のサンプリングスイッチ６０の各ゲート電極に接続されるようにさらに第４配線４５により櫛型に延長されている。要するに、サンプリング制御信号線４０は、画像信号線３０５と交差するとともにブロック毎にサンプリングスイッチ６０の配列方向の両側からサンプリングスイッチ６０に接続されるように引き回されている。
【００５９】
サンプリング制御信号線４０は少なくとも画像信号線と交差する第２配線は画像信号線３０５を構成する第１導電層とは異なる層、例えば第２導電層で形成する。また、交差しない部分、例えば第１配線、第３配線は第１導電層と第２導電層との両方に平面的に重なるように形成し、コンタクトホール４６及び４７で互いに接続するようにすれば、第３配線を低抵抗化できるとともに冗長構造とすることができる。
【００６０】
図５は図４のＤ−Ｄ’線における断面を示す。図５に示すように、液晶装置用基板１０上に走査線３ａと同時に形成された第４配線４４が、その上層に第１層間絶縁膜４を介してデータ線と同時に形成された第２導電層からなる第２中継部８１が形成されており、その上には第２層間絶縁膜７が形成されている。
【００６１】
図４において斜線を付した領域は第１導電層を、白抜きの領域は第２導電層を示しているが、いずれも図５に示す共通の第１導電層、および共通の第２導電層から形成されている。図４において交差した第１導電層と第２導電層との間には第１層間絶縁膜４が形成されている。コンタクトホール４６，４７により第１絶縁膜４に開孔が形成され、これにより第１導電層と第２導電層とが互いに接続される（図３）。
【００６２】
上述のように図５に示す各層として、画像表示領域ＤＡのＴＦＴ３０、その他の構造を構成する層を用いることができる。その場合には同一層の成膜およびパターニングを同一工程で行うことができる。
【００６３】
次に、図１を用いて、画像表示領域ＤＡへの書き込み動作について説明する。
【００６４】
画像信号線３０５には６画素分ずつの画像信号が同時に出力される。そして、例えば１〜６番目の画像信号ＶＩＤ１〜ＶＩＤ６がシリアル−パラレル変換信号として画像信号線３０５に同時に出力される期間にはラッチ回路１０１ａからサンプリング制御信号が出力される。次の７〜１２番目の画像信号が出力される期間にはラッチ回路１０１ｂからサンプリング制御信号が出力される。このように、画像信号ＶＩＤ１〜ＶＩＤ６に６画素分ずつの新たなシリアル−パラレル信号が出力される度に、ラッチ回路１０１ａ、１０１ｂ，…から順次サンプリング制御信号が出力される。
【００６５】
ラッチ回路１０１から出力されたサンプリング制御信号が、バッファ回路１０２を介してサンプリングスイッチ６０のゲート電極に入力されると、当該サンプリングスイッチ６０がオンし、データ線６が順次画像信号線３０５に接続されて、所定の６画素分の画像信号がデータ線６に供給される。これにより、走査信号が出力される走査線３ａと、画像信号が供給される６本のデータ線６とによって選択された６つの画素について、同時に書き込みが行われる。このようにラッチ回路１０１からサンプリング制御信号が出力されるごとに、１本の走査線３ａに接続された６画素について、一度に書き込みを行うようにしている。
【００６６】
隣接する６個のサンプリングスイッチ６０をグループ（ブロック）化して順次オンさせることにより、１本の走査線３ａの全画素について書き込みが終了すると、次の走査線３ａが選択されて、同様に書き込み動作が実行される。すべての走査線についてこのような書き込み動作を繰り返すことにより、１フレームの画像を表示することができる。
【００６７】
なお、走査線３ａには走査線駆動回路１０４が接続されており、上記走査信号は走査駆動回路１０４から走査線３ａに出力される。
【００６８】
図４に示すように、第１実施形態では、バッファ回路１０２に接続されたサンプリング制御信号線４０を構成する第１配線４１は２経路に分岐されて、画像信号線を交差して延長され、しかも第３配線４３の一部は例えば、第１導電層と第２導電層の二重配線とされている。さらに、上記２経路に分岐された第３配線はサンプリングスイッチ６０に隣接した接続配線４４によって図１において左右方向に接続されている。このため、サンプリングスイッチ６０のゲート電極部分におけるインピーダンスの上昇が抑制される。また、サンプリングスイッチ６０のゲート電極同士は接続配線４４によって短距離で結ばれているので、サンプリングスイッチ６０のゲート電極部分のインピーダンスのばらつきが小さくなる。
【００６９】
以上のように、第１実施形態では、サンプリングスイッチ６０にサンプリング制御信号を供給するためのサンプリング制御信号線４０のインピーダンスを低く抑えることができるので、回路に形成される時定数が小さく、またそのばらつきも小さくなるので、サンプリングスイッチ６０をほぼ均一な動作条件によってスイッチングさせることができる。したがって、データ線６の電圧を適切に制御することができ、よって画素間の表示のばらつきが生じにくく、ゴースト等の発生のない良好な表示画像を得ることができる。
−第２実施形態−
以下、図６を用いて、本発明による電気光学装置の第２実施形態について説明する。第２実施形態は第１実施形態と同様な構成を有するものであり、異なる部分のみ説明する。
【００７０】
図５に示すように、第２実施形態では、サンプリング制御信号線４０のうちバッファ回路１０２に隣接した第１配線４１には第１導電層と第２導電層による二重配線となっており、第１配線４１の両端に設けられたコンタクトホール４８を介して第１導電層および第２導電層が互いに接続される。
【００７１】
このように第１配線４１の一部に二重配線を設けることにより、第１配線４１の抵抗値を下げ、サンプリング制御信号線４０全体としてさらに低インピーダンス化を図ることができる。
【００７２】
また、二重配線を構成する第１導電層は画像信号線３０５、データ線６と同じプロセスによって同時に形成されるので、第１実施形態と比較して、とくに製造工程が複雑化することはない。
【００７３】
−第３実施形態−
以下、図７を用いて、本発明による電気光学装置の第３実施形態について説明する。第３実施形態は、第１及び第２実施形態と同様な構成を有し、異なる構成についてのみ説明する。
【００７４】
図７に示すように、第３実施形態では第２実施形態における第３配線４３の一部を第１導電層に置き換えている。また、中継配線８０と接続配線４４との交差領域８８は第１層間絶縁膜４（図３）を介して絶縁されるようにするとともに、接続配線４４の一部は第２導電層に置き換えている。なお、第１導電層は接続配線４４から第２配線４２と第３配線４３との接続点であるコンタクトホール４６の位置まで延設されており、コンタクトホール４６とコンタクトホール４７との間は第1及び第２導電層の二重配線とされている。
【００７５】
第３実施形態では、サンプリング制御信号線４０に、他の電極との絶縁を確保できる範囲で可能な限り第１導電層、あるいは第１導電層と第２導電層の二重配線を用いた構成となっている。
【００７６】
このように、第１配線４１の一部を低抵抗の第２導電層に置き換えることにより、さらにサンプリング制御信号線４０全体としてのインピーダンスを低下させることができる。また、第２導電層はサンプリングスイッチ６０のゲート電極に近い位置に設けられており、各ゲート電極から引き出された第１導電層はコンタクトホール４９を介して第２導電層に最短距離で接続されている。このため、各ゲート電極は極めて低いインピーダンスの配線で互いに接続されることになるので、各サンプリングスイッチ６０がほぼ同一条件の下でスイッチングされることになり、６本のデータ線６に対する書き込みをより均一なものにできる。
【００７７】
また、第１導電層は画像信号線３０５等と同じプロセスによって同時に形成されるので、第１および第２実施形態と比較して、とくに製造工程が複雑化することはない。尚、本実施の形態では４経路に分離する構成であるが、これに限るものではない。サンプリングスイッチのブロック数が多くなれば分岐させる数を増やす場合もある。
【００７８】
−第４実施形態−
以下、図８および図９を用いて、本発明による電気光学装置の第４実施形態について説明する。第４実施形態は、第１実施形態と同様な構成を有し、異なる構成について説明する。図８は第４実施形態の電気光学装置のレイアウト図であり、図９は第４実施形態の等価回路図である。
【００７９】
図８に示すように、第４実施形態では、第１実施形態における２経路に分岐された第２配線４２に代えて、４経路に分岐された第２配線４２及び第２配線に接続された第３配線４３を備える。すなわち、この第２配線４２は中継配線８０に沿って４つに分岐され、中継配線８０の間隙に沿って延設されている。さらに、４つに分岐された第３配線４３は、第１実施形態のように第１導電層と第２導電層の２重配線としてもよい。また、第２実施形態のように、第１配線４１を第１導電層と第２導電層の２重配線としてコンタクトホール４８を介して互いに接続するようにしてもよい。このようにサンプリング制御信号線４０の少なくとも一部を二重配線とすることにより、更にサンプリング制御信号線４０を低抵抗にすることができる。
【００８０】
図８および図９に示すように、第４実施形態では、４経路に分岐された第２配線４２及び第３配線４３を介して、バッファ回路１０２の出力端子とサンプリングスイッチ６０のゲート電極とを接続しているので、第３実施形態と比較して、より一層サンプリング制御信号線４０の低インピーダンス化を図ることができる。
【００８１】
尚、分岐させる数は４経路に限るものではない。
−第５実施形態−
以下、図１０〜図１２を用いて、本発明による電気光学装置の第５実施形態について説明する。第５実施形態は第４実施形態と同様な構成を有し、異なる構成についてのみ説明する。図１０は第５実施形態の電気光学装置のレイアウト図であり、図１１は第５実施形態の等価回路図であり、図１２は図１０のＸ−Ｘ’断面図である。
【００８２】
図１０に示すように、サンプリング制御信号線４０は、バッファ回路１０２の出力端子からサンプリングスイッチ６０に向けて形成された第１配線４１と、中継配線８０と平行に画像信号線３０５に交差された第２配線４２と、第２配線４２と接続されてさらに延設された第３配線４３と、画像信号線３０５と平行に延設された接続配線４４と、接続配線４４に接続されて櫛型に延設され各サンプリングスイッチ６０のゲート電極となる第４配線４５とからなる。すなわち、本実施形態では、第３実施形態と異なり、第１配線４１がバッファ回路１０２に接続された第１配線４１が分岐することなく、第２及び第３配線へと延びてさらに第３配線４３はブロック内のすべての中継配線８０を交差するように延設されたＬ字型で構成されている。
【００８３】
接続配線４４は第１導電層で形成されており、接続配線４４と第４配線４５とはコンタクトホール４９を介して接続されているとともに、中継配線８０と第１層間絶縁膜４を介して絶縁されている。また、第３配線４３は第１及び第２導電層からなり、コンタクトホール４６、４７を介して接続されている。
【００８４】
第５実施形態によれば、接続配線４４をデータ線と同時に形成した低抵抗な第１導電層で形成されている。また、サンプリングスイッチ６０の各ゲート電極が引き回しの短い第４配線４５と、抵抗値の低い接続配線４４とによって互いに接続されるため、各ゲート電極は極めて低いインピーダンスの配線で互いに接続されることになる。つまり、第５実施形態では、ブロック内のサンプリングスイッチの配列方向の一方側から他方側に接続配線４４が延設されているが、接続配線４４は抵抗値が低いため、各サンプリングスイッチ６０がほぼ同一条件下でスイッチされることになり、６本のデータ線に対する書き込みを均一なものにできる。
【００８５】
中継配線８０は、第１実施形態と同様に、少なくとも画像信号線３０５と交差する第１中継部８２は第１導電層とは別層で形成する必要があるため、例えば上述の走査線３ａと同一層からなる第２導電層により形成され、また画像信号線３０５と交差しない第２中継部８１はできるだけ低抵抗にするために、例えば上述のデータ線６を形成するために用いた第１導電層により形成すると良い。
【００８６】
第５実施形態では、サンプリングスイッチ６０の各ゲート電極から引き出された第４配線４５を抵抗の低い金属材料により互いに接続しているので、バッファ回路１０２から引き出される第２配線４２及び第３配線４３が一本であっても６本のデータ線６に対する書き込みを均一なものにでき、よって表示画像の画質を向上させることができる。尚、本実施形態では第１、第２、第３配線及び接続配線をＬ字型としたが、このような形状に限るものではなく、１つのブロック内の画像信号線に交差する複数の中継配線８０の間に形成しても同様な効果が得られる。
【００８７】
−第５実施形態の変形例−
第５実施形態の変形例を図１３を参照して説明する。図１３は第５実施形態の変形例の電気光学装置のレイアウト図である。尚、第５実施形態と異なる点のみ説明し、共通な構成についてはその説明を省略する。
【００８８】
本変形例のサンプリングスイッチ６０はＰチャネル型ＴＦＴ６０’とＮチャネル型ＴＦＴ６０’’との相補型のトランジスタからなり、図１３に示されるように各データ線６に接続されるＰチャネル型ＴＦＴ６０’とＮチャネル型ＴＦＴ６０’’が並列に形成されている。サンプリングスイッチ６０をＰチャネル型ＴＦＴ６０’およびＮチャネル型ＴＦＴ６０’’からなる相補型ＴＦＴで構成することにより、ＴＦＴの寄生容量に起因するデータ線６の電圧シフトを緩和することができる。これにより、フリッカ等のない高表示品位の液晶装置を実現できる。
【００８９】
Ｐチャネル型ＴＦＴ６０’とＮチャネル型ＴＦＴ６０’’のゲート電極はそれぞれ中継配線８０を挟んで両側に並列に設けられており、さらに各ゲート電極４５、４５’の外側にＰチャネル型ＴＦＴ６０’とＮチャネル型ＴＦＴ６０’’の夫々のドレイン電極が設けられ、２つのドレイン電極はデータ線６として共通接続されて画像表示領域に延設されている。このような構成において、サンプリング制御信号線４０、４０’は、バッファ回路１０２の出力端子からサンプリングスイッチ６０に向けてブロック内のサンプリングスイッチ６０の配列方向の一方側と他方側に形成された第１配線４１、４１’と、第１配線４１、４１’の夫々に接続されて画像信号線３０５を交差する第２配線４２、４２’と、第２配線４２、４２’の夫々に接続されてさらに延設された第３配線４３、４３’と、第３配線４３、４３’に夫々接続されて画像信号線３０５と平行にサンプリングスイッチ６０の配列方向の一方側から他方側に延設された接続配線４４と、サンプリングスイッチ６０の配列方向の他方側から一方側に延設された接続配線４４’と、接続配線４４、４４’に接続されて夫々櫛型に延設されてＰチャネル型ＴＦＴ６０’とＮチャネル型ＴＦＴ６０’’のそれぞれのゲート電極となる第４配線４５、４５’とからなる。すなわち、本実施形態では、第５実施形態と異なり、Ｐチャネル型ＴＦＴ６０’のサンプリング制御信号線がブロック内のサンプリングスイッチ６０の配列方向の一方側から他方側にＬ字型に延設され、Ｎチャネル型ＴＦＴ６０’’のサンプリング制御信号線がブロック内のサンプリングスイッチ６０の配列方向の他方側から一方側に逆Ｌ字型に延設されている。
接続配線４４、４４’は第５実施形態と同様に第１導電層で形成されており、接続配線４４、４４’と第４配線４５、４５’とはコンタクトホール４９、４９’を介して接続されているとともに、中継配線８０と第１層間絶縁膜４を介して絶縁されている。また、第３配線４３、４３’は第１及び第２導電層からなり、コンタクトホール４６と４７、４６’と４７’を介して接続されている。このように接続配線４４、４４’をデータ線と同時に形成した低抵抗な第１導電層で形成されている。また、サンプリングスイッチ６０の各ゲート電極が引き回しの短い第４配線４５と、抵抗値の低い接続配線４４とによって互いに接続されているため、各サンプリングスイッチのゲート電極は極めて低いインピーダンスの配線で互いに接続されることになる。従って、本変形例でも、ブロック内のサンプリングスイッチの配列方向の一方側から他方側に、そして他方側から一方側に接続配線４４、４４’が延設されているが、接続配線４４、４４’は抵抗値が低いため、各サンプリングスイッチ６０がほぼ同一条件下でスイッチされることになり、６本のデータ線に対する書き込みを均一なものにできる。また、サンプリングスイッチ６０を構成するＰチャネル型ＴＦＴ６０’とＮチャネル型ＴＦＴ６０’’のソース電極である中継配線８０が共通化されているため、並列にＴＦＴを設けているにもかかわらず、占有面積を少なくすることができる。
【００９０】
尚、本変形例でも第１、第２、第３配線及び接続配線をＬ字型、逆Ｌ字型としたが、このような形状に限るものではなく、１つのブロック内の画像信号線に交差する複数の中継配線８０の間に平行に形成しても同様な効果が得られる。
【００９１】
−第６実施形態−
以下、図１４および図１５を用いて、本発明による電気光学装置の第６実施形態について説明する。図１４は第６実施形態の電気光学装置のレイアウト図であり、図１５は第６実施形態の等価回路図である。
【００９２】
図１４および図１５に示すように、第６実施形態では各サンプリングスイッチ６０毎に第１バッファ回路１０２（第１〜第６実施形態のバッファ回路１０２）に接続された複数の第２バッファ回路１０３を設けており、第１バッファ回路１０２と第２バッファ回路１０３とを接続する６つの分岐配線を第１導電層で形成するとともにパラレルに６つの第２バッファ回路１０３に入力し、第２バッファ回路１０３の出力信号（サンプリング制御信号）が、第２及び第３配線４２、４３を介してサンプリングスイッチ６０のゲート電極に入力するようにしている。
【００９３】
図１４に示すように、第２バッファ回路１０３の出力端子に接続された第２配線４２及び第３配線４３は、画像信号線３０５に接続された中継配線８０と平行に設けられ、また、第２配線４２及び第３配線４３および中継配線８０は１配線ずつ交互に配置されている。
【００９４】
第３配線４３は、上述のように第１導電層及び第２導電層の２層構造にしてコンタクトホール４６、４７を介して接続すれば、さらに低抵抗化される。
【００９５】
第６実施形態では、サンプリングスイッチ６０毎に独立したバッファ回路１０２を用いているので、サンプリング制御信号線４０のインピーダンスを低くすることができる。このため、サンプリングスイッチ６０を安定してスイッチングさせることができ、よって表示画像の画質を向上させることができる。
【００９６】
−第７実施形態−
以下、図１６および図１７を用いて、本発明による電気光学装置の第７実施形態について説明する。第７実施形態は第６実施形態と同様な構成を有し、異なる点のみ説明する。図１６は第７実施形態の電気光学装置のレイアウト図であり、図１７は第７実施形態の等価回路図である。
【００９７】
第６実施形態では、サンプリングスイッチ６０毎に１つの第２バッファ回路１０３を設けているが、第６実施形態では隣接する２つのサンプリングスイッチ６０毎に１つずつ第２バッファ回路１０３を設けている。
【００９８】
図１６に示すように、第７実施形態では、隣接する２つのサンプリングスイッチ６０毎に第２バッファ回路１０３を１つずつ、すなわち１つのバッファ回路１０２に対して第２バッファ回路１０３を３つずつ設けており、第１バッファ回路１０２の出力信号をパラレルに３つの終段バッファ回路１０３に入力し、終段バッファ回路１０３の出力信号（サンプリング制御信号）を２つのサンプリングスイッチ６０のゲート電極に入力するようにしている。
【００９９】
図１６に示すように、サンプリング制御信号線４０は、第２バッファ回路１０３の出力端子からサンプリングスイッチ６０に向けて、中継配線８０と平行に交差された第２配線４２と、第２配線４２に接続されてさらに延設された第３配線４３と、画像信号線３０５と平行に延設された接続配線４４と、各サンプリングスイッチ６０の各ゲート電極から引き出され、接続配線４４と接続された第４配線４５とからなる。第２配線４２と第２配線に接続された第３配線４３の間隙には２本の中継配線８０が第２及び第３配線４２及び４３に平行に延設されている。
【０１００】
第１導電層は、コンタクトホール４６から接続配線４４まで延設されている。また、第３配線４３はコンタクトホール４６と４７の間は第１導電層と第２導電層の二重配線となっている。サンプリングスイッチ６０の各ゲート電極から引き出された第４配線４５はコンタクトホール４７を介して第１導電層からなる接続配線４４に接続されている。
【０１０１】
第７実施形態では、２つのサンプリングスイッチ６０毎に独立した終段バッファ回路１０３を用いているので、サンプリング制御信号線４０のインピーダンスを低くすることができる。このため、サンプリングスイッチ６０を安定してスイッチングさせることができ、よって表示画像の画質を向上させることができる。また、第６実施形態に比較すれば終段バッファ回路の数を減らすことができる。
【０１０２】
第７実施形態では、２つのサンプリングスイッチ６０毎に独立した終段バッファ回路１０３を設けているが、３つ以上のサンプリングスイッチに対して１つの終段バッファ回路を設けてもよい。
【０１０３】
尚、上述の第１実施形態乃至第７実施形態で説明したサンプリング制御信号線と中継配線のそれぞれの一部は、低抵抗にするために、データ線と同一層からなる第１導電層と、走査線と同一層からなる第２導電層との二重配線となっているが、これらの第１及び第２導電層に限るものではない。例えば薄膜トランジスタのチャネル領域の下層に設ける低抵抗な導電層を二重配線の一部として利用することにより、工程を増やすことなく各配線を低抵抗にすることができる。
【０１０４】
以下、図１８および図１９を用いて、本発明が適用されるアクティブマトリクス型の液晶装置の全体レイアウトについて説明する。
【０１０５】
図１８において、液晶装置用基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、周辺見切りとしての遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路２０１及び実装端子１０８が液晶装置用基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路２０１を画像表示領域ＤＡの辺に沿って両側に配列してもよい。例えば奇数列のデータ線６は画像表示領域ＤＡの一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線６は画像表示領域ＤＡの反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６を櫛歯状に駆動するようにすれば、データ線駆動回路２０１の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更に液晶装置用基板１０の残る一辺には、画像表示領域ＤＡの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、液晶装置用基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１９に示すように、図１８に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２により液晶装置用基板１０に固着され、内部に液晶１５０が封入される。
【０１０６】
以上、図１〜図１９を参照して説明した各実施の形態における液晶装置の液晶装置用基板１０上には更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路２０１及び走査線駆動回路１０４を液晶装置用基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding基板）上に実装された駆動用ＬＳＩに、液晶装置用基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及び液晶装置用基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＳＴＮ（SuperＴＮ）モード、Ｄ−ＳＴＮ（Double−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１０７】
上記実施の形態では、ＴＦＴを用いて各画素を駆動するようにしているが、ＴＦＴ以外の、例えば２端子型非線形素子等のアクティブ素子を用いることも可能であり、さらに液晶装置をパッシブマトリクス型の液晶装置として構成することも可能である。さらに、本発明は液晶装置以外のエレクトロルミネッセンス、あるいはプラズマディスプレイ等の電気光学装置の駆動回路についても、広く適用することができる。
【０１０８】
（電子機器）
次に、以上詳細に説明した電気光学装置の一例として液晶装置１００を備えた電子機器の実施の形態について図２２から図２４を参照して説明する。
【０１０９】
先ず図２２に、このように液晶装置１００を備えた電子機器の概略構成を示す。
【０１１０】
図２２において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成する液晶装置用基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１１１】
次に図２３から図２４に、このように構成された電子機器の具体例を各々示す。
【０１１２】
図２３において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４が液晶装置用基板上に搭載された液晶装置１００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１１３】
図２４において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶装置１００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１１４】
以上図２３から図２４を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図２２に示した電子機器の例として挙げられる。
【０１１５】
以上説明したように、本実施の形態によれば、製造効率が高く高品位の画像表示が可能な液晶装置を備えた各種の電子機器を実現できる。
【０１１６】
【発明の効果】
本発明によれば、サンプリングスイッチを安定して駆動することができるので、データ線の電圧が安定し、よってゴーストの発生等が抑制されて表示画像の画質を向上させることができる。
【図面の簡単な説明】
【図１】本発明による電気光学装置の第１実施形態を示す等価回路図。
【図２】本発明の電気光学装置の第１実施形態の画素群の平面図。
【図３】図２のＣ−Ｃ’の断面図。
【図４】図１の電気光学装置のレイアウトを示す図。
【図５】図１のＤ−Ｄ’線における断面図。
【図６】第２実施形態の電気光学装置のレイアウトを示す図。
【図７】第３実施形態の電気光学装置の構成を示す図。
【図８】第４実施形態の電気光学装置のレイアウトを示す図。
【図９】第４実施形態の電気光学装置の等価回路図。
【図１０】第５実施形態の電気光学装置のレイアウトを示す図。
【図１１】第５実施形態の電気光学装置の等価回路図。
【図１２】図１０のＸ−Ｘ’線における断面図。
【図１３】第５実施形態の変形例の電気光学装置のレイアウトを示す図。
【図１４】第６実施形態の電気光学装置のレイアウトを示す図。
【図１５】第６実施形態の電気光学装置の等価回路図。
【図１６】第７実施形態の電気光学装置のレイアウトを示す図。
【図１７】第７実施形態の電気光学装置の等価回路図。
【図１８】アクティブマトリクス型の液晶装置全体のレイアウトを示す図。
【図１９】図１８のＨ−Ｈ’線における断面図。
【図２０】従来の液晶装置の構成を示す図。
【図２１】従来の液晶装置の等価回路図。
【図２２】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図２３】電子機器の一例として液晶プロジェクタを示す断面図である。
【図２４】電子機器の他の例としてパーソナルコンピュータを示す正面図である。
【符号の説明】
シフトレジスタ １０１
バッファ回路 １０２
走査線駆動回路 １０４
データ線駆動回路 ２０１
走査線 ３ａ
薄膜トランジスタ（ＴＦＴ）３０
画像信号線 ３０５
サンプリング制御信号線 ４０
第１配線 ４１
第２配線 ４２
第３配線 ４３
接続配線 ４４
第４配線 ４５
データ線 ６
サンプリングスイッチ ６０
中継配線 ８０[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a configuration of a drive circuit used in an active matrix type electro-optical device or the like. More specifically, the present invention relates to a technique for reducing the resistance of an electro-optical device that simultaneously samples and simultaneously writes image signals on a plurality of data lines.
[0002]
[Prior art]
For example, in an active matrix liquid crystal device as an example of an electro-optical device, a plurality of thin film transistors (hereinafter referred to as TFTs) connected to one scanning line are connected to a liquid crystal layer of each pixel via a switching element. The operation of writing the image signal is performed by dot sequential driving.
[0003]
In such an active matrix liquid crystal device, it is necessary to sample the image signal by sequentially switching the sampling switch provided for each data line at the speed of the dot sequential drive for the above-described dot sequential drive. At this time, there arises a problem that the switching characteristic of the sampling switch cannot sufficiently follow the frequency of the input image signal. In general, a display device with a built-in drive circuit in which a drive circuit is formed together with a thin film transistor of a pixel has a lower sampling switch capability than a display device using an external driver, and the problem becomes more prominent. Further, in the case of a high-definition display device having a large number of pixels, the above problem becomes more noticeable because the frequency of the input image signal becomes high.
[0004]
For this reason, a technique is disclosed in which a serial input image signal is converted into, for example, six parallel signals, the data length per pixel is increased, and the signal frequency input to the liquid crystal device is decreased. With this serial-parallel conversion circuit, for example, when a TFT is used as a sampling switch, the data length per pixel can be increased and the resolution can be increased even if the frequency characteristics are not sufficient.
[0005]
In the liquid crystal device shown in FIGS. 20 and 21, six sampling switches 60 are connected to each of the buffer circuits 102 that receive the output of the shift register 101, and these six sampling switches 60 can be switched simultaneously. By simultaneously turning on the six sampling switches 60, the image signals VID1 to VID6 that have been serial-parallel converted from the image signal line 305 are simultaneously output to the six data lines 6, respectively. By adopting such a configuration, the sampling interval by the sampling switch 60 can be lengthened, and the TFT can be easily used as the sampling switch 60.
[0006]
[Problems to be solved by the invention]
However, due to the structure of the liquid crystal device, it is difficult to dispose the buffer circuit 102 close to the sampling switch 60. As shown in FIG. 20, the sampling control signal line 40 from the buffer circuit 102 to the sampling switch 60 has a certain amount. Since it becomes longer, the impedance of the sampling control signal line 40 tends to increase. For this reason, the time constant is increased in combination with an increase in the capacitance applied to the sampling control signal line 40 (for example, an increase in parasitic capacitance caused by connecting the sampling switches 60 in parallel). Therefore, it is difficult to switch the sampling switch 60 stably, which causes a variation in the voltage of the data line 6. If the voltage of the data line 6 fluctuates, for example, a ghost is generated in the display image and the image quality is deteriorated.
[0007]
An object of the present invention is to improve the image quality of an electro-optical device that performs simultaneous writing on a plurality of pixels by simultaneously outputting image signals to a plurality of data lines.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, a drive circuit for an electro-optical device according to the present invention includes a plurality of data lines, a plurality of scanning lines, and switching elements provided corresponding to the intersections of the data lines and the scanning lines. And a drive circuit of an electro-optical device comprising a pixel electrode provided corresponding to the switching element, wherein the drive circuit of the electro-optical device includes a plurality of image signal lines for supplying an image signal, A plurality of sampling switches that sample the image signals supplied to the plurality of image signal lines and supply them to the respective data lines, and each of the plurality of sampling switches is every n (n is a natural number of 2 or more). A sampling control signal is commonly supplied to each block via a sampling control signal line, and each of the plurality of sampling switches is relayed. The sampling control signal lines are connected to the sampling switches by being routed from both sides of the sampling switch in the arrangement direction for each block, and connected to the sampling switches. The same sampling control signal is supplied from both sides of the direction.
[0009]
According to the driving circuit of the electro-optical device of the present invention, the sampling control signal line is drawn so as to be connected to the sampling switch from both sides in the arrangement direction of the sampling switch for each block. Even if a signal delay occurs in propagation from one side of the direction to the other side, the same signal is supplied from the other side, so that no signal delay occurs in the sampling control signal line. Simultaneously, a sampling control signal can be supplied. Therefore, the sampling switch can be driven stably. For this reason, since the voltage of the data line is stabilized, the occurrence of a ghost or the like is suppressed and the image quality of the display image can be improved.
[0010]
The drive circuit of the electro-optical device of the present invention corresponds to the plurality of data lines, the plurality of scanning lines, the switching elements provided corresponding to the intersections of the data lines and the scanning lines, and the switching elements. A drive circuit for an electro-optical device, the pixel electrode provided as a plurality of image signal lines for supplying an image signal, and the drive circuit for the electro-optical device. A plurality of sampling switches for sampling the supplied image signals and supplying them to the respective data lines, the plurality of sampling switches being divided into blocks every n (n is a natural number of 2 or more). A sampling control signal is commonly supplied via the sampling control signal line every time, and each of the plurality of sampling switches is connected to the plurality of images via a relay wiring. The sampling control signal line connected to the signal line and supplied with the sampling control signal in common to each block is connected to the first wiring branched before crossing the image signal line, and connected to the first wiring to A plurality of second wirings intersecting with the image signal lines; a third wiring connected to the plurality of second wirings; and a connection wiring connecting the plurality of third wirings to each other; and the connection And a plurality of fourth wirings branched from the wiring into n (n is a natural number of 2 or more) and connected to a plurality of sampling switches in the block.
[0011]
According to this aspect, since the sampling switches are connected to each other via the second connection wiring, the sampling switches can be connected to each other with a low impedance wiring. For this reason, the uniformity of the sampling control signal input to each sampling switch can be improved, the display variation for each data line can be suppressed, and the image quality of the display image can be improved.
[0012]
In one aspect of the drive circuit of the electro-optical device according to the invention, at least a part of the first wiring, the third wiring, and the connection wiring is formed of the same material as the plurality of image signal lines. And
[0013]
According to this aspect, the sampling switches can be connected to each other with a lower impedance wiring. For this reason, the uniformity of the sampling control signal input to each sampling switch can be further improved, the display variation for each data line can be suppressed, and the image quality of the display image can be improved.
[0014]
In one aspect of the drive circuit of the electro-optical device of the present invention, the plurality of image signal lines are made of a metal having a lower resistance than the second wiring, and at least one of the first wiring, the third wiring, and the connection wiring. The portion is formed of the same material as the plurality of image signal lines at the same time.
[0015]
According to this aspect, the impedance of the sampling control signal line as a whole can be reduced, and the uniformity of the sampling control signal input to each sampling switch can be improved. For this reason, the image quality of the display image can be improved.
[0016]
In one aspect of the drive circuit of the electro-optical device of the present invention, the second and third wirings of the sampling control signal line connected to the sampling switch in the block are extended along the gap of the relay wiring. It is characterized by becoming.
[0017]
The drive circuit of the electro-optical device of the present invention corresponds to the plurality of data lines, the plurality of scanning lines, the switching elements provided corresponding to the intersections of the data lines and the scanning lines, and the switching elements. A plurality of image signal lines for supplying an image signal, and sampling each of the image signals supplied to the plurality of image signal lines. A sampling control signal is commonly supplied to each block including a sampling switch to be supplied to a data line, a relay wiring for connecting the image signal line and the sampling switch, and n (n is a natural number of 2 or more) sampling switches. A sampling control signal line, and the sampling control signal line includes a first wiring before crossing the plurality of image signal lines, and the plurality of image signals. A second wiring crossing the signal line; a third wiring extending to the second wiring after crossing the plurality of image signal lines; and a relay wiring in the block connected to the third wiring. And a fourth wiring for branching into n pieces from the connection wiring and connecting to a plurality of sampling switches in the block, and at least one of the first wiring, the third wiring, and the connection wiring A part thereof is formed of a material having a lower resistance than that of the second wiring.
[0018]
According to the driving circuit of the electro-optical device of the present invention, at least a part of the first wiring, the third wiring, and the connection wiring other than the wiring portion intersecting with the image signal line is formed of a low resistance material. Therefore, the resistance of the sampling control signal line can be lowered, each sampling switch can be placed under uniform conditions, display variations for each data line can be suppressed, and the display image quality can be improved. it can.
[0019]
In one aspect of the drive circuit of the electro-optical device according to the invention, at least a part of the first wiring, the third wiring, and the connection wiring is formed of the same material as the plurality of image signal lines. And
[0020]
According to the means of the present invention, since at least a part of the first wiring, the third wiring, and the connection wiring are made of the same material as the image signal line and are formed at the same time, the sampling control signal is not increased without increasing the number of steps. The resistance of the wire can be lowered.
[0021]
The drive circuit of the electro-optical device of the present invention corresponds to the plurality of data lines, the plurality of scanning lines, the switching elements provided corresponding to the intersections of the data lines and the scanning lines, and the switching elements. A plurality of image signal lines for supplying an image signal, and sampling each of the image signals supplied to the plurality of image signal lines. For each block including a sampling switch to be supplied to a data line, a relay line connecting the image signal line and the sampling switch, and n (n is a natural number of 2 or more), a plurality of sampling switches in the block A sampling control signal line for supplying a sampling control signal in common to the sampling switch, and the sampling control signal in common for each block The supplied sampling control signal line is a first wiring before crossing the image signal line, a plurality of second wirings connected to the first wiring and crossing the image signal line, and the plurality of second wirings A third wiring connected to each of the plurality of third wirings, and a fourth wiring for branching from each of the plurality of third wirings to connect to a plurality of sampling switches in the block, A buffer circuit is provided in the first wiring or the second wiring, and at least a part of the first wiring and the third wiring is formed of a material having a resistance lower than that of the second wiring. It is characterized by.
[0022]
According to the driving circuit of the electro-optical device of the present invention, since the buffer circuit is provided in the first wiring or the third wiring, the sampling control signal line can be driven with low impedance, and the sampling switch is stabilized. Can be driven. For this reason, since the voltage of the data line is stabilized, the occurrence of a ghost or the like is suppressed and the image quality of the display image can be improved.
[0023]
In one aspect of the drive circuit of the electro-optical device according to the invention, at least a part of the first wiring, the third wiring, and the connection wiring is formed of the same material as the plurality of image signal lines. And
[0024]
According to this aspect, since at least a part of the first wiring, the third wiring, and the connection wiring can be made low resistance without increasing the number of steps, the voltage supplied to the data line is stable, Generation of ghosts and the like can be suppressed.
[0025]
One aspect of the drive circuit of the electro-optical device of the present invention is characterized in that one buffer circuit is provided for one sampling switch.
[0026]
According to this aspect, since one sampling switch is driven by one impedance converter, the sampling switch can be driven with an extremely low impedance. Therefore, the sampling switch can be driven more stably.
[0027]
In one aspect of the drive circuit of the electro-optical device of the present invention, one buffer circuit is provided for the plurality of sampling switches, and the output path of the buffer circuit is further branched toward the plurality of sampling switches.
[0028]
According to this aspect, since it is sufficient to provide one buffer circuit for a plurality of sampling switches, the number of buffer circuits can be reduced.
[0029]
In the driving circuit of the electro-optical device according to the aspect of the invention, the sampling switch includes a complementary thin film transistor.
[0030]
According to the electro-optical device of the present invention, the voltage shift of the data line caused by the parasitic capacitance of the thin film transistor can be reduced by configuring the sampling switch with a complementary thin film transistor including a P-channel TFT and an N-channel TFT. it can. Thereby, a high display quality liquid crystal device free from flicker can be realized.
[0031]
In order to solve the above problems, an electro-optical device according to the present invention includes the above-described drive circuit for the electro-optical device according to the present invention.
According to the electro-optical device of the present invention, since the drive circuit of the present invention described above is provided,
It is possible to realize an electro-optical device such as a liquid crystal device capable of preventing image quality display quality degradation such as ghost due to a decrease in the driving capability of the sampling switch and displaying high-quality images.
[0032]
In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention.
[0033]
According to this aspect, it is possible to provide an electronic apparatus including an electro-optical device capable of high-quality images.
[0034]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0035]
DETAILED DESCRIPTION OF THE INVENTION
-First embodiment-
(Configuration of liquid crystal device)
A first embodiment in which an electro-optical device according to the present invention is applied to an active matrix liquid crystal device will be described below with reference to FIGS. FIG. 1 is an equivalent circuit diagram of the liquid crystal device substrate of the first embodiment, and FIG. 2 is a plan view of a pixel group of the liquid crystal device substrate on which data lines, scanning lines, pixel electrodes, and the like are formed. 3 is a cross-sectional view taken along the line CC ′ of FIG.
[0036]
In FIG. 1, a plurality of pixels constituting the image display area DA of the electro-optical device according to the present embodiment includes a pixel electrode 9 and a TFT 30 as an example of a switching element for controlling the pixel electrode 9 in a matrix. A plurality are formed. The data line 6 to which the image signal is supplied is electrically connected to the source electrode of the TFT 30. Image signals S1, S2,..., Sn to be written to the data line 6 are connected to a predetermined image signal line 305 with a plurality of adjacent data lines 6 as an example in this embodiment. Has been. Further, the scanning line 3 a is electrically connected to the gate electrode of the TFT 30. The scanning line driving circuit 104 pulses the scanning signals G1, G2,... To the scanning line 3a at a predetermined timing based on the power supplied from the external control circuit, the reference clock CLY, its inverted signal CLYB, and the start signal DY. Gm is sequentially applied. The pixel electrode 9 is electrically connected to the drain electrode of the TFT 30, and the image signal S 1, S 2,..., Sn supplied to the data line 6 is closed by closing the switch of the TFT 30 as a switching element for a certain period. Is written at a predetermined timing. Image signals S1, S2,..., Sn written to the liquid crystal via the pixel electrode 9 are held for a certain period with a counter electrode (described later) formed on the counter substrate (described later). . The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display. In the normally white mode, incident light cannot pass through the liquid crystal part according to the applied voltage. In the normally black mode, incident light passes through the liquid crystal part according to the applied voltage. Through the liquid crystal device as a whole, light having a contrast according to the image signal is emitted.
[0037]
As shown in FIG. 1, a sampling switch 60 is formed in an area on the substrate adjacent to the image display area DA, and the data line 6 is connected to one electrode of the sampling switch 60, respectively.
[0038]
The data line driving circuit 201 includes a shift register 101 and a buffer circuit 102. The buffer circuit 102 receives a power supplied from an external control circuit, a reference clock CLX, an inverted signal CLXB, and a signal output based on a start signal DY. Is output to the sampling switch 60 as a sampling control signal.
[0039]
The image signal line 305 is supplied with serial-parallel conversion signals obtained by converting serial data into parallel as image signals VID1 to VID6. That is, image signals for 6 pixels are sequentially output to the image signal line 305 in parallel. Normally, such serial-parallel conversion processing is executed in an IC externally attached to the liquid crystal device.
[0040]
The other electrode of the sampling switch 60 is sequentially connected to the relay wiring 80 extending from the image signal line 305, whereby the data line 6 is connected to the image signal line 305 via the sampling switch 60. That is, the first data line 6 is supplied with the image signal VID1 via the sampling switch 60, and the second data line 6 is supplied with the image signal VID2 via the sampling switch 60. The image signal lines 305 are supplied to the sixth to sixth data lines 6 through the sampling switches 60, respectively. Similarly, the data lines 6 are repeatedly connected to the image signal line 305 six by six through the sampling switch 60.
[0041]
Thus, the (6N + 1) th data line 6 has the image signal VID1, the (6N + 2) th data line 6 has the image signal VID2, the (6N + 3th) data line 6 has the image signal VID3, ( 6N + 4th) data line 6 has an image signal VID4, (6N + 5th) data line 6 has a fifth image signal VID5, and (6N + 6th) data line 6 has a sixth image signal VID6. Are supplied via the sampling switch 60, respectively. However, “N” is an integer of 0 or more (hereinafter the same). In the case where a plurality of pixels are simultaneously sampled and driven as described above, the number of pixels is not limited to six. For example, in an active matrix type liquid crystal device used for a monitor of a personal computer, when high definition is achieved as in the XGA standard, simultaneous sampling driving can be performed with 12 data lines as a unit. Alternatively, simultaneous sampling driving can be performed with 18 and 24 as one unit instead of six.
[0042]
As shown in FIG. 1, the shift register circuit 101 includes latch circuits 101a, 101b,... Such as delay flip-flops connected in multiple stages, and a buffer is provided on the output side of each stage of the latch circuits 101a, 101b,. Circuits 102 (102a, 102b,...) Are connected.
[0043]
The output terminal of the first buffer circuit 102a is the gate electrode of the first to sixth sampling switches 60, and the output terminal of the second buffer circuit 102b is the gate of the seventh to twelfth sampling switches 60. Each is connected to an electrode. Similarly, the output terminal of the (N + 1) th buffer circuit 102 is connected to the (6N + 1) to (6N + 6) th sampling switches.
[0044]
(Configuration of pixel area)
Next, the configuration of the pixel of the substrate for a liquid crystal device configured by the above-described equivalent circuit will be described with reference to FIGS.
[0045]
FIG. 2 is a plan view of adjacent pixel groups on the liquid crystal device substrate 10 on which data lines, scanning lines, and pixel electrodes are formed. 3 is a cross-sectional view taken along the line CC ′ of FIG.
[0046]
2 and 3, each pixel includes a plurality of transparent pixel electrodes 9 in a matrix and pixel switching TFTs 30 which are examples of switching elements connected to the pixel electrodes 9. A data line 6, a scanning line 3a, and a capacitor line 3b are provided along the vertical and horizontal boundaries of the pixel electrode 9, and the first conductive layer constituting the data line 6 is made of a metal such as aluminum or chromium. Through a contact hole 5a formed in the one interlayer insulating film 4, the semiconductor layer 1a made of an amorphous silicon film, a polysilicon film or the like of the TFT 30 is electrically connected to a source region 1d described later. The pixel electrode 9 is electrically connected to a drain region 1 e described later in the semiconductor layer 1 a of the thin film transistor 30 through a contact hole 8 formed in the first interlayer insulating film 4 and the second interlayer insulating film 7. In addition, the scanning line 3a (gate electrode) is disposed so as to face the channel forming region 1a ′ (the hatched region in the lower right in FIG. 2) of the semiconductor layer 1a with the gate insulating film 2 interposed therebetween. The second conductive layer constituting the scanning line 3a may be formed of a metal such as aluminum or chromium, but may be formed of polysilicon when exposed to a high temperature of 600 ° C. or higher in the manufacturing process. The storage capacitor has a first storage capacitor electrode 1f extending from the semiconductor layer 1a of the pixel switching TFT 30 as one electrode, an insulating film formed simultaneously with the gate insulating film 2 as a dielectric film, and a scanning line 3a. The capacitor line 3b formed at the same time is configured as the other electrode (second storage capacitor electrode). By adopting such a configuration, by using the thin and dense gate insulating film 2 as a dielectric, even if the overlapping area of the first storage capacitor electrode 1f and the second storage capacitor electrode 3b is small, a sufficient storage capacitor can be obtained. Therefore, it is possible to easily realize a high aperture ratio and miniaturization of the pixel.
[0047]
On the upper side of the pixel electrode 9, as shown in FIG. 3, an alignment film 16 subjected to a predetermined alignment process such as a rubbing process is provided. The pixel electrode 9 is made of a transparent conductive thin film such as an ITO film (Indium Tin Oxide film). The alignment film 16 is made of an organic thin film such as a polyimide thin film.
[0048]
On the other hand, a counter electrode 21 is provided over the entire surface of the counter substrate 20, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 21. The counter electrode 21 is made of a transparent conductive thin film such as an ITO film. The alignment film 22 is made of an organic thin film such as a polyimide thin film. Further, the light shielding film 23 may be provided by a non-light-transmitting metal film, a metal alloy film, a black organic film, or the like so as to cover the pixel switching TFT 30 or a region where the liquid crystal disclination occurs. Thereby, an image display with a high contrast ratio can be realized. The light shielding film 23 may be provided on the liquid crystal device substrate 10. By adopting such a configuration, it is not necessary to consider the accuracy when the liquid crystal device substrate 10 and the counter substrate 20 are bonded together, so that a liquid crystal device that does not vary in transmittance can be stably provided.
[0049]
Liquid crystal is sealed between the substrate 10 for a liquid crystal device having the above-described configuration and the counter substrate 20, and a liquid crystal layer 50 is formed. The liquid crystal layer 50 takes a predetermined alignment state by the alignment film in a state where an electric field from the pixel electrode 9 is not applied.
[0050]
Here, in general, an amorphous silicon film or a polysilicon film that forms the channel forming region 1a ′, the low concentration source region 1b, the low concentration drain region 1c, and the like of the semiconductor layer 1a is light-induced by photoelectric conversion effect when light enters. Although current is generated and the transistor characteristics of the TFT 30 deteriorate, in the first embodiment, the data line 6 is formed from a light-shielding metal thin film such as Al (aluminum) so as to cover the scanning line 3a from above. Therefore, the incident light (that is, light from the upper side in FIG. 3) is effectively incident on at least the channel forming region 1a ′ of the semiconductor layer 1a, the source-side LDD (Lightly Doped Drain) region 1b, and the drain-side LDD region 1c. Can be prevented. Further, if a light shielding film (not shown) is provided below the TFT 30 so as to cover at least the channel formation region 1a ′ and the LDD regions 1b and 1c of the semiconductor layer 1a via an interlayer insulating film, return light ( That is, the incidence of light from the lower side in FIG. 3 can be effectively prevented.
[0051]
(Sampling switch area configuration)
Next, the layout in the vicinity of the sampling switch 60 in the liquid crystal device 100 configured as described above will be described with reference to FIGS.
[0052]
4 is a plan view of a sampling switch for sampling an image signal, and FIG. 5 is a cross-sectional view taken along the line DD ′ of FIG. As described with reference to FIGS. 2 and 3, the various wirings can be formed without increasing the number of steps if they are formed simultaneously with the film forming the TFT 30.
[0053]
As shown in FIG. 4, image signals VID1 to VID6 supplied from the outside are supplied to the image signal line 305.
[0054]
The image signal line 305 is formed simultaneously with a material containing a relatively low resistance metal such as aluminum, for example, the same first conductive layer as the data line 6. The relay wiring 80 is provided to connect the image signal line 305 and the source electrodes of the sampling switch 60 to each other, and extends across the image signal line 305.
[0055]
As shown in FIG. 4, the relay wiring 80 is connected to the image signal line 305 and the relay wiring 80 through a contact hole 84. Since at least the first relay portion 82 that intersects with the image signal line 305 needs to be formed in a layer different from the first conductive layer, for example, it is formed by the second conductive layer made of the same layer as the scanning line 3a described above. The second relay portion 81 that does not intersect with the image signal line 305 may be formed of, for example, the first conductive layer used for forming the data line 6 described above in order to make the resistance as low as possible. The first relay unit 81 and the second relay unit 82 are connected to each other through a contact hole 83, and the second relay unit 82 and the image signal line 305 are connected to each other through a contact hole 84.
[0056]
In addition, by matching the lengths of the second relay portions 82 of the relay wires 80, the resistance value of the relay wires 80 and the overlapping capacity with the image signal line 305 can be made uniform.
[0057]
Each gate electrode of the sampling switch 60 in each block is connected to the buffer circuit 102 via the sampling control signal line 40.
[0058]
The sampling control signal line 40 extends from the first wiring 41 and the first wiring 41 which is extended in the wiring direction of the image signal line before crossing the image signal line 305 and branches into a “U” shape. A plurality of second wirings 42 that intersect the image signal lines 305, a third wiring 43 that extends after crossing the image signal lines 305, a connection wiring 44 that connects the plurality of third wirings 43 to each other, and a connection wiring The fourth wiring 45 extends in a comb shape so as to be connected to the sampling switches 60 in the block from 44. The connection wiring 44 planarly intersects all the relay wirings connected to the sampling switch 60 in the block, and is further comb-shaped by the fourth wiring 45 so as to be connected to each gate electrode of the sampling switch 60 in the block. It has been extended. In short, the sampling control signal line 40 is routed so as to cross the image signal line 305 and to be connected to the sampling switch 60 from both sides in the arrangement direction of the sampling switch 60 for each block.
[0059]
The sampling control signal line 40 is formed of a layer different from the first conductive layer constituting the image signal line 305, for example, a second conductive layer, at least the second wiring intersecting with the image signal line. Further, the non-intersecting portions, for example, the first wiring and the third wiring are formed so as to overlap with both the first conductive layer and the second conductive layer in a plan view and are connected to each other through the contact holes 46 and 47. The third wiring can have a low resistance and a redundant structure.
[0060]
FIG. 5 shows a cross section taken along line DD ′ of FIG. As shown in FIG. 5, the fourth wiring 44 formed simultaneously with the scanning line 3 a on the liquid crystal device substrate 10 is formed at the same time as the second conductive layer formed simultaneously with the data line via the first interlayer insulating film 4. A second relay portion 81 made of a layer is formed, and a second interlayer insulating film 7 is formed thereon.
[0061]
In FIG. 4, the hatched area indicates the first conductive layer, and the white area indicates the second conductive layer, both of which are the common first conductive layer and the common second conductive layer shown in FIG. Formed from. A first interlayer insulating film 4 is formed between the first conductive layer and the second conductive layer that intersect in FIG. Openings are formed in the first insulating film 4 by the contact holes 46 and 47, whereby the first conductive layer and the second conductive layer are connected to each other (FIG. 3).
[0062]
As described above, as each layer shown in FIG. 5, the TFT 30 in the image display area DA and other layers constituting the structure can be used. In that case, film formation and patterning of the same layer can be performed in the same process.
[0063]
Next, the writing operation to the image display area DA will be described with reference to FIG.
[0064]
Image signals for 6 pixels are simultaneously output to the image signal line 305. For example, during the period when the first to sixth image signals VID1 to VID6 are simultaneously output as serial-parallel conversion signals to the image signal line 305, the sampling control signal is output from the latch circuit 101a. A sampling control signal is output from the latch circuit 101b during the period when the next 7th to 12th image signals are output. In this way, each time a new serial-parallel signal for 6 pixels is output to the image signals VID1 to VID6, the sampling control signals are sequentially output from the latch circuits 101a, 101b,.
[0065]
When the sampling control signal output from the latch circuit 101 is input to the gate electrode of the sampling switch 60 via the buffer circuit 102, the sampling switch 60 is turned on, and the data line 6 is sequentially connected to the image signal line 305. Thus, image signals for predetermined six pixels are supplied to the data line 6. As a result, writing is simultaneously performed on the six pixels selected by the scanning line 3a to which the scanning signal is output and the six data lines 6 to which the image signal is supplied. In this way, every time the sampling control signal is output from the latch circuit 101, writing is performed at once for the six pixels connected to one scanning line 3a.
[0066]
When adjacent six sampling switches 60 are grouped (blocked) and sequentially turned on, writing is completed for all the pixels of one scanning line 3a, the next scanning line 3a is selected, and the writing operation is performed in the same manner. Is executed. By repeating such a writing operation for all the scanning lines, an image of one frame can be displayed.
[0067]
The scanning line driving circuit 104 is connected to the scanning line 3a, and the scanning signal is output from the scanning driving circuit 104 to the scanning line 3a.
[0068]
As shown in FIG. 4, in the first embodiment, the first wiring 41 constituting the sampling control signal line 40 connected to the buffer circuit 102 is branched into two paths and extended across the image signal line, Moreover, a part of the third wiring 43 is, for example, a double wiring of a first conductive layer and a second conductive layer. Further, the third wiring branched into the two paths is connected in the left-right direction in FIG. 1 by the connection wiring 44 adjacent to the sampling switch 60. For this reason, an increase in impedance at the gate electrode portion of the sampling switch 60 is suppressed. Further, since the gate electrodes of the sampling switch 60 are connected to each other by a short distance by the connection wiring 44, the impedance variation of the gate electrode portion of the sampling switch 60 is reduced.
[0069]
As described above, in the first embodiment, since the impedance of the sampling control signal line 40 for supplying the sampling control signal to the sampling switch 60 can be kept low, the time constant formed in the circuit is small, and the Since the variation is also reduced, the sampling switch 60 can be switched under substantially uniform operating conditions. Therefore, the voltage of the data line 6 can be appropriately controlled, and therefore, a display image that is unlikely to vary in display between pixels and that is free from ghosting can be obtained.
-Second Embodiment-
Hereinafter, a second embodiment of the electro-optical device according to the invention will be described with reference to FIG. The second embodiment has the same configuration as the first embodiment, and only different parts will be described.
[0070]
As shown in FIG. 5, in the second embodiment, the first wiring 41 adjacent to the buffer circuit 102 in the sampling control signal line 40 is a double wiring composed of the first conductive layer and the second conductive layer. The first conductive layer and the second conductive layer are connected to each other through contact holes 48 provided at both ends of the first wiring 41.
[0071]
Thus, by providing a double wiring in a part of the first wiring 41, the resistance value of the first wiring 41 can be lowered, and the impedance of the sampling control signal line 40 as a whole can be further reduced.
[0072]
In addition, since the first conductive layer constituting the double wiring is formed simultaneously by the same process as the image signal line 305 and the data line 6, the manufacturing process is not particularly complicated as compared with the first embodiment. .
[0073]
-Third embodiment-
Hereinafter, a third embodiment of the electro-optical device according to the invention will be described with reference to FIG. The third embodiment has the same configuration as the first and second embodiments, and only different configurations will be described.
[0074]
As shown in FIG. 7, in the third embodiment, a part of the third wiring 43 in the second embodiment is replaced with a first conductive layer. Further, the intersecting region 88 between the relay wiring 80 and the connection wiring 44 is insulated via the first interlayer insulating film 4 (FIG. 3), and a part of the connection wiring 44 is replaced with the second conductive layer. Yes. The first conductive layer extends from the connection wiring 44 to the position of the contact hole 46, which is a connection point between the second wiring 42 and the third wiring 43, and the gap between the contact hole 46 and the contact hole 47 is the first. It is a double wiring of the first and second conductive layers.
[0075]
In the third embodiment, the sampling control signal line 40 is configured using the first conductive layer or the double wiring of the first conductive layer and the second conductive layer as much as possible within a range that can ensure insulation from other electrodes. It has become.
[0076]
Thus, by replacing a part of the first wiring 41 with the second conductive layer having a low resistance, the impedance of the sampling control signal line 40 as a whole can be further reduced. The second conductive layer is provided at a position close to the gate electrode of the sampling switch 60, and the first conductive layer drawn out from each gate electrode is connected to the second conductive layer through the contact hole 49 at the shortest distance. ing. For this reason, since the gate electrodes are connected to each other by wiring with extremely low impedance, each sampling switch 60 is switched under substantially the same condition, and writing to the six data lines 6 is more performed. Can be uniform.
[0077]
In addition, since the first conductive layer is simultaneously formed by the same process as the image signal line 305 and the like, the manufacturing process is not particularly complicated as compared with the first and second embodiments. In addition, in this Embodiment, although it is the structure isolate | separated into 4 paths | routes, it is not restricted to this. If the number of sampling switch blocks increases, the number of branches may increase.
[0078]
-Fourth embodiment-
Hereinafter, a fourth embodiment of the electro-optical device according to the invention will be described with reference to FIGS. 8 and 9. 4th Embodiment has the structure similar to 1st Embodiment, and demonstrates a different structure. FIG. 8 is a layout diagram of the electro-optical device of the fourth embodiment, and FIG. 9 is an equivalent circuit diagram of the fourth embodiment.
[0079]
As shown in FIG. 8, in the fourth embodiment, instead of the second wiring 42 branched into two paths in the first embodiment, the second wiring 42 branched into four paths and the second wiring were connected. A third wiring 43 is provided. That is, the second wiring 42 is branched into four along the relay wiring 80 and extends along the gap of the relay wiring 80. Further, the third wiring 43 branched into four may be a double wiring of the first conductive layer and the second conductive layer as in the first embodiment. Further, as in the second embodiment, the first wiring 41 may be connected to each other through the contact hole 48 as a double wiring of the first conductive layer and the second conductive layer. Thus, by using at least a part of the sampling control signal line 40 as a double wiring, the sampling control signal line 40 can be further reduced in resistance.
[0080]
As shown in FIGS. 8 and 9, in the fourth embodiment, the output terminal of the buffer circuit 102 and the gate electrode of the sampling switch 60 are connected via the second wiring 42 and the third wiring 43 branched into four paths. Since they are connected, the impedance of the sampling control signal line 40 can be further reduced as compared with the third embodiment.
[0081]
The number of branches is not limited to four routes.
-Fifth embodiment-
Hereinafter, a fifth embodiment of the electro-optical device according to the invention will be described with reference to FIGS. The fifth embodiment has the same configuration as the fourth embodiment, and only different configurations will be described. FIG. 10 is a layout diagram of the electro-optical device of the fifth embodiment, FIG. 11 is an equivalent circuit diagram of the fifth embodiment, and FIG. 12 is a sectional view taken along line XX ′ of FIG.
[0082]
As shown in FIG. 10, the sampling control signal line 40 intersects the image signal line 305 in parallel with the first wiring 41 formed from the output terminal of the buffer circuit 102 toward the sampling switch 60 and the relay wiring 80. The second wiring 42, the third wiring 43 connected to the second wiring 42 and further extended, the connection wiring 44 extending in parallel with the image signal line 305, and the comb wiring connected to the connection wiring 44 And a fourth wiring 45 that extends to the gate electrode of each sampling switch 60. That is, in the present embodiment, unlike the third embodiment, the first wiring 41 connected to the buffer circuit 102 extends to the second and third wirings without branching, and further extends to the third wiring. Reference numeral 43 denotes an L-shape extending so as to cross all the relay wirings 80 in the block.
[0083]
The connection wiring 44 is formed of the first conductive layer, and the connection wiring 44 and the fourth wiring 45 are connected via the contact hole 49 and insulated via the relay wiring 80 and the first interlayer insulating film 4. Has been. The third wiring 43 is composed of first and second conductive layers and is connected via contact holes 46 and 47.
[0084]
According to the fifth embodiment, the connection wiring 44 is formed of the low-resistance first conductive layer formed simultaneously with the data line. In addition, since the gate electrodes of the sampling switch 60 are connected to each other by the fourth wiring 45 having a short routing and the connection wiring 44 having a low resistance value, the gate electrodes are connected to each other by a wiring having an extremely low impedance. Become. That is, in the fifth embodiment, the connection wiring 44 extends from one side to the other side in the arrangement direction of the sampling switches in the block. However, since the connection wiring 44 has a low resistance value, each sampling switch 60 is almost Since switching is performed under the same conditions, writing to the six data lines can be made uniform.
[0085]
As in the first embodiment, since the relay wiring 80 needs to be formed in a layer different from the first conductive layer, at least the first relay portion 82 that intersects with the image signal line 305 is, for example, the above-described scanning line 3a. In order to make the second relay portion 81 formed of the second conductive layer made of the same layer and not intersecting the image signal line 305 as low resistance as possible, for example, the first conductive used for forming the data line 6 described above. It is good to form with a layer.
[0086]
In the fifth embodiment, since the fourth wiring 45 drawn from each gate electrode of the sampling switch 60 is connected to each other by a metal material having low resistance, the second wiring 42 and the third wiring 43 drawn from the buffer circuit 102 are connected. Even if there is only one, writing to the six data lines 6 can be made uniform, so that the quality of the display image can be improved. In the present embodiment, the first, second, and third wirings and the connection wiring are L-shaped. However, the present invention is not limited to such a shape, and a plurality of relays that intersect the image signal lines in one block. Even if it is formed between the wirings 80, the same effect can be obtained.
[0087]
-Modification of the fifth embodiment-
A modification of the fifth embodiment will be described with reference to FIG. FIG. 13 is a layout diagram of an electro-optical device according to a modification of the fifth embodiment. Only differences from the fifth embodiment will be described, and descriptions of common configurations will be omitted.
[0088]
The sampling switch 60 of this modification is composed of complementary transistors of a P-channel TFT 60 ′ and an N-channel TFT 60 ″, and as shown in FIG. 13, P-channel TFT 60 ′ connected to each data line 6 N-channel TFTs 60 ″ are formed in parallel. By configuring the sampling switch 60 with a complementary TFT including a P-channel TFT 60 ′ and an N-channel TFT 60 ″, the voltage shift of the data line 6 due to the parasitic capacitance of the TFT can be reduced. Thereby, a high display quality liquid crystal device free from flicker can be realized.
[0089]
The gate electrodes of the P-channel TFT 60 ′ and the N-channel TFT 60 ″ are provided in parallel on both sides of the relay wiring 80, respectively. Further, outside the gate electrodes 45 and 45 ′, the P-channel TFT 60 ′ and N Each drain electrode of the channel type TFT 60 ″ is provided, and the two drain electrodes are commonly connected as the data line 6 and extend to the image display region. In such a configuration, the sampling control signal lines 40, 40 ′ are formed on the one side and the other side in the arrangement direction of the sampling switch 60 in the block from the output terminal of the buffer circuit 102 toward the sampling switch 60. Connected to each of the wirings 41 and 41 ′, the second wirings 42 and 42 ′ connected to the first wirings 41 and 41 ′ and intersecting the image signal line 305, and each of the second wirings 42 and 42 ′. The extended third wirings 43 and 43 ′ and the connection connected to the third wirings 43 and 43 ′ and extending from one side to the other side in the arrangement direction of the sampling switch 60 in parallel with the image signal line 305. A wiring 44, a connection wiring 44 'extending from the other side in the arrangement direction of the sampling switches 60, and a connection channel 44' connected to the connection wirings 44 and 44 'and extending in a comb shape, respectively, and a P channel type T The respective gate electrodes of T60 'and N-channel type TFT 60''consisting of the fourth wiring 45, 45'. That is, in the present embodiment, unlike the fifth embodiment, the sampling control signal line of the P-channel TFT 60 ′ extends in an L shape from one side to the other side in the arrangement direction of the sampling switches 60 in the block. A sampling control signal line of the channel type TFT 60 ″ is extended in an inverted L shape from the other side in the arrangement direction of the sampling switches 60 in the block to one side.
The connection wirings 44 and 44 ′ are formed of the first conductive layer as in the fifth embodiment, and the connection wirings 44 and 44 ′ and the fourth wirings 45 and 45 ′ are connected through the contact holes 49 and 49 ′. In addition, it is insulated through the relay wiring 80 and the first interlayer insulating film 4. The third wirings 43 and 43 ′ are composed of first and second conductive layers, and are connected via contact holes 46 and 47 and 46 ′ and 47 ′. In this way, the connection wirings 44 and 44 'are formed of the low-resistance first conductive layer formed simultaneously with the data lines. In addition, since the gate electrodes of the sampling switch 60 are connected to each other by the fourth wiring 45 having a short routing and the connection wiring 44 having a low resistance value, the gate electrodes of the sampling switches are connected to each other by a wiring having an extremely low impedance. Will be. Accordingly, in this modification as well, the connection wirings 44 and 44 ′ are extended from one side to the other side in the arrangement direction of the sampling switches in the block and from the other side to one side. Since the resistance value is low, each sampling switch 60 is switched under substantially the same condition, and writing to the six data lines can be made uniform. Further, since the relay wiring 80 which is the source electrode of the P-channel TFT 60 ′ and the N-channel TFT 60 ″ constituting the sampling switch 60 is shared, the occupied area is not limited even though TFTs are provided in parallel. Can be reduced.
[0090]
In this modified example, the first, second, and third wirings and the connection wiring are L-shaped and inverted L-shaped. However, the present invention is not limited to this shape, and the image signal lines in one block The same effect can be obtained even if the wirings are formed in parallel between a plurality of relay lines 80 that intersect.
[0091]
-Sixth Embodiment-
Hereinafter, a sixth embodiment of the electro-optical device according to the present invention will be described with reference to FIGS. 14 and 15. FIG. 14 is a layout diagram of the electro-optical device of the sixth embodiment, and FIG. 15 is an equivalent circuit diagram of the sixth embodiment.
[0092]
As shown in FIGS. 14 and 15, in the sixth embodiment, a plurality of second buffer circuits 103 connected to the first buffer circuit 102 (the buffer circuit 102 of the first to sixth embodiments) for each sampling switch 60. 6 branch wirings for connecting the first buffer circuit 102 and the second buffer circuit 103 are formed of the first conductive layer, and are input to the six second buffer circuits 103 in parallel, and the second buffer circuit The output signal 103 (sampling control signal) 103 is input to the gate electrode of the sampling switch 60 via the second and third wirings 42 and 43.
[0093]
As shown in FIG. 14, the second wiring 42 and the third wiring 43 connected to the output terminal of the second buffer circuit 103 are provided in parallel to the relay wiring 80 connected to the image signal line 305, and The two wirings 42, the third wirings 43, and the relay wirings 80 are alternately arranged one by one.
[0094]
If the third wiring 43 has a two-layer structure of the first conductive layer and the second conductive layer as described above and is connected via the contact holes 46 and 47, the resistance is further reduced.
[0095]
In the sixth embodiment, since the independent buffer circuit 102 is used for each sampling switch 60, the impedance of the sampling control signal line 40 can be lowered. For this reason, the sampling switch 60 can be switched stably, so that the image quality of the display image can be improved.
[0096]
-Seventh embodiment-
Hereinafter, a seventh embodiment of the electro-optical device according to the invention will be described with reference to FIGS. 16 and 17. The seventh embodiment has the same configuration as the sixth embodiment, and only different points will be described. FIG. 16 is a layout diagram of the electro-optical device according to the seventh embodiment, and FIG. 17 is an equivalent circuit diagram according to the seventh embodiment.
[0097]
In the sixth embodiment, one second buffer circuit 103 is provided for each sampling switch 60, but in the sixth embodiment, one second buffer circuit 103 is provided for each two adjacent sampling switches 60. .
[0098]
As shown in FIG. 16, in the seventh embodiment, one second buffer circuit 103 is provided for every two adjacent sampling switches 60, that is, three second buffer circuits 103 are provided for one buffer circuit 102. The output signal of the first buffer circuit 102 is input to the three final-stage buffer circuits 103 in parallel, and the output signal (sampling control signal) of the final-stage buffer circuit 103 is input to the gate electrodes of the two sampling switches 60. Like to do.
[0099]
As shown in FIG. 16, the sampling control signal line 40 extends from the output terminal of the second buffer circuit 103 toward the sampling switch 60, to the second wiring 42 intersecting in parallel with the relay wiring 80, and to the second wiring 42. The third wiring 43 that is connected and further extended, the connection wiring 44 that extends in parallel with the image signal line 305, and the first wiring that is drawn from each gate electrode of each sampling switch 60 and connected to the connection wiring 44. 4 wirings 45. Two relay wirings 80 extend in parallel to the second and third wirings 42 and 43 in the gap between the second wiring 42 and the third wiring 43 connected to the second wiring.
[0100]
The first conductive layer extends from the contact hole 46 to the connection wiring 44. The third wiring 43 is a double wiring of the first conductive layer and the second conductive layer between the contact holes 46 and 47. The fourth wiring 45 drawn from each gate electrode of the sampling switch 60 is connected to the connection wiring 44 made of the first conductive layer through the contact hole 47.
[0101]
In the seventh embodiment, since the final stage buffer circuit 103 independent for each of the two sampling switches 60 is used, the impedance of the sampling control signal line 40 can be lowered. For this reason, the sampling switch 60 can be switched stably, so that the image quality of the display image can be improved. Further, the number of final stage buffer circuits can be reduced as compared with the sixth embodiment.
[0102]
In the seventh embodiment, the independent final stage buffer circuit 103 is provided for each of the two sampling switches 60, but one final stage buffer circuit may be provided for three or more sampling switches.
[0103]
A part of each of the sampling control signal line and the relay wiring described in the first to seventh embodiments is a first conductive layer made of the same layer as the data line in order to reduce resistance. Although it is a double wiring with the second conductive layer made of the same layer as the scanning line, it is not limited to these first and second conductive layers. For example, by using a low-resistance conductive layer provided in the lower layer of the channel region of the thin film transistor as part of the double wiring, each wiring can be reduced in resistance without increasing the number of steps.
[0104]
The overall layout of an active matrix liquid crystal device to which the present invention is applied will be described below with reference to FIGS.
[0105]
In FIG. 18, a sealing material 52 is provided along the edge of the liquid crystal device substrate 10, and a light shielding film 53 serving as a peripheral parting is provided in parallel to the inside thereof. A data line driving circuit 201 and a mounting terminal 108 are provided along one side of the liquid crystal device substrate 10 in an area outside the sealing material 52, and the scanning line driving circuit 104 is provided on two sides adjacent to the one side. It is provided along. Needless to say, if the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided on only one side. Further, the data line driving circuit 201 may be arranged on both sides along the side of the image display area DA. For example, the odd-numbered data lines 6 supply an image signal from a data line driving circuit disposed along one side of the image display area DA, and the even-numbered data lines 6 are on the opposite side of the image display area DA. The image signal may be supplied from a data line driving circuit arranged along the line. If the data lines 6 are driven in a comb-like shape in this way, the area occupied by the data line driving circuit 201 can be expanded, so that a complicated circuit can be configured. Furthermore, a plurality of wirings 105 are provided on the remaining side of the liquid crystal device substrate 10 to connect the scanning line driving circuits 104 provided on both sides of the image display area DA. In addition, at least one corner of the counter substrate 20 is provided with a conductive material 106 for establishing electrical continuity between the liquid crystal device substrate 10 and the counter substrate 20. Then, as shown in FIG. 19, the counter substrate 20 having substantially the same outline as the sealing material 52 shown in FIG. 18 is fixed to the liquid crystal device substrate 10 by the sealing material 52, and the liquid crystal 150 is sealed inside.
[0106]
As described above, the liquid crystal device substrate 10 of the liquid crystal device according to each embodiment described with reference to FIGS. 1 to 19 is further used for inspecting the quality, defects, and the like of the liquid crystal device during production or at the time of shipment. An inspection circuit or the like may be formed. Further, instead of providing the data line driving circuit 201 and the scanning line driving circuit 104 on the liquid crystal device substrate 10, for example, a driving LSI mounted on a TAB (Tape Automated Bonding substrate) is connected to the liquid crystal device substrate 10. You may make it connect electrically and mechanically through the anisotropic conductive film provided in the peripheral part. Further, for example, the TN (Twisted Nematic) mode, the STN (SuperTN) mode, and the D-STN (Double- A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to an operation mode such as an STN mode or a normally white mode / normally black mode.
[0107]
In the above embodiment, each pixel is driven using a TFT. However, an active element other than a TFT, such as a two-terminal nonlinear element, can be used, and the liquid crystal device is a passive matrix type. It is also possible to configure as a liquid crystal device. Furthermore, the present invention can be widely applied to drive circuits for electroluminescence devices other than liquid crystal devices or electro-optical devices such as plasma displays.
[0108]
(Electronics)
Next, an embodiment of an electronic apparatus including the liquid crystal device 100 as an example of the electro-optical device described in detail above will be described with reference to FIGS.
[0109]
First, FIG. 22 shows a schematic configuration of an electronic apparatus including the liquid crystal device 100 as described above.
[0110]
In FIG. 22, the electronic apparatus includes a display information output source 1000, a display information processing circuit 1002, a drive circuit 1004, a liquid crystal device 100, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk device, a tuning circuit that tunes and outputs an image signal, and the like. Based on this, display information such as an image signal in a predetermined format is output to the display information processing circuit 1002. The display information processing circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a serial-parallel conversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and is input based on a clock signal. Digital signals are sequentially generated from the displayed information and output to the drive circuit 1004 together with the clock signal CLK. The drive circuit 1004 drives the liquid crystal device 100. The power supply circuit 1010 supplies predetermined power to the above-described circuits. Note that the drive circuit 1004 may be mounted on the liquid crystal device substrate constituting the liquid crystal device 100, and in addition to this, the display information processing circuit 1002 may be mounted.
[0111]
Next, FIGS. 23 to 24 show specific examples of the electronic apparatus configured as described above.
[0112]
In FIG. 23, a liquid crystal projector 1100 as an example of an electronic device prepares three liquid crystal display modules including the liquid crystal device 100 in which the driving circuit 1004 described above is mounted on a substrate for a liquid crystal device, and each of them has a RGB light valve 100R. , 100G and 100B. In the liquid crystal projector 1100, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, light components R, G, and R corresponding to the three primary colors of RGB are obtained by three mirrors 1106 and two dichroic mirrors 1108. The light is divided into B and led to the light valves 100R, 100G, and 100B corresponding to the respective colors. At this time, in particular, the B light is guided through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are synthesized again by the dichroic prism 1112 and then projected as a color image on the screen 1120 via the projection lens 1114.
[0113]
In FIG. 24, a laptop personal computer (PC) 1200 compatible with multimedia, which is another example of an electronic device, includes the above-described liquid crystal device 100 in a top cover case, and further includes a CPU, a memory, a modem, and the like. And a main body 1204 in which a keyboard 1202 is incorporated.
[0114]
In addition to the electronic devices described above with reference to FIGS. 23 to 24, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic notebook, a calculator, a word processor, an engineering workstation ( EWS), a mobile phone, a video phone, a POS terminal, a device provided with a touch panel, and the like are examples of the electronic device shown in FIG.
[0115]
As described above, according to the present embodiment, it is possible to realize various electronic devices including a liquid crystal device capable of high-quality image display with high manufacturing efficiency.
[0116]
【The invention's effect】
According to the present invention, since the sampling switch can be driven stably, the voltage of the data line is stabilized, so that the occurrence of a ghost or the like is suppressed and the image quality of the display image can be improved.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit diagram showing a first embodiment of an electro-optical device according to the invention.
FIG. 2 is a plan view of a pixel group according to the first embodiment of the electro-optical device of the invention.
FIG. 3 is a cross-sectional view taken along the line CC ′ of FIG.
4 is a diagram showing a layout of the electro-optical device in FIG. 1. FIG.
FIG. 5 is a cross-sectional view taken along the line DD ′ in FIG.
FIG. 6 is a diagram illustrating a layout of an electro-optical device according to a second embodiment.
FIG. 7 is a diagram illustrating a configuration of an electro-optical device according to a third embodiment.
FIG. 8 is a diagram illustrating a layout of an electro-optical device according to a fourth embodiment.
FIG. 9 is an equivalent circuit diagram of an electro-optical device according to a fourth embodiment.
FIG. 10 is a diagram illustrating a layout of an electro-optical device according to a fifth embodiment.
FIG. 11 is an equivalent circuit diagram of an electro-optical device according to a fifth embodiment.
12 is a sectional view taken along line XX ′ of FIG.
FIG. 13 is a diagram illustrating a layout of an electro-optical device according to a modification of the fifth embodiment.
FIG. 14 is a diagram illustrating a layout of an electro-optical device according to a sixth embodiment.
FIG. 15 is an equivalent circuit diagram of an electro-optical device according to a sixth embodiment.
FIG. 16 is a diagram illustrating a layout of an electro-optical device according to a seventh embodiment.
FIG. 17 is an equivalent circuit diagram of an electro-optical device according to a seventh embodiment.
FIG. 18 illustrates a layout of an entire active matrix liquid crystal device.
19 is a cross-sectional view taken along line HH ′ of FIG.
FIG. 20 shows a structure of a conventional liquid crystal device.
FIG. 21 is an equivalent circuit diagram of a conventional liquid crystal device.
FIG. 22 is a block diagram showing a schematic configuration of an embodiment of an electronic apparatus according to the present invention.
FIG. 23 is a cross-sectional view illustrating a liquid crystal projector as an example of an electronic apparatus.
FIG. 24 is a front view showing a personal computer as another example of an electronic apparatus.
[Explanation of symbols]
Shift register 101
Buffer circuit 102
Scanning line driving circuit 104
Data line driving circuit 201
Scan line 3a
Thin film transistor (TFT) 30
Image signal line 305
Sampling control signal line 40
First wiring 41
Second wiring 42
Third wiring 43
Connection wiring 44
Fourth wiring 45
Data line 6
Sampling switch 60
Relay wiring 80

Claims (14)

複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線の交差に対応して設けられたスイッチング素子と、前記スイッチング素子に対応して設けられた画素電極とを具備する電気光学装置の駆動回路であって、
前記電気光学装置の駆動回路は、画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給された画像信号をサンプリングして夫々のデータ線に供給する複数のサンプリングスイッチとを有し、
前記複数のサンプリングスイッチは、ｎ個（ｎは２以上の自然数）毎にブロックに分けられ、前記ブロック毎にサンプリング制御信号線を介して共通にサンプリング制御信号が供給されてなり、且つ前記複数のサンプリングスイッチの夫々は中継配線を介して前記複数の画像信号線に接続されてなり、
ブロック毎に共通にサンプリング制御信号が供給されるサンプリング制御信号線は前記画像信号線と交差する前に分岐された第１配線と、前記第１配線に接続されて前記画像信号線と交差する複数の第２配線と、前記複数の第２配線に接続されて夫々に延設された第３配線と、複数の前記第３配線同士を互いに接続する接続配線と、前記接続配線からｎ個（ｎは２以上の自然数）に分岐してブロック内の複数のサンプリングスイッチに接続される複数の第４配線とを有することを特徴とする電気光学装置の駆動回路。A plurality of data lines; a plurality of scanning lines; a switching element provided corresponding to the intersection of each data line and each scanning line; and a pixel electrode provided corresponding to the switching element. A drive circuit for an electro-optical device,
The drive circuit of the electro-optical device includes a plurality of image signal lines that supply image signals, and a plurality of sampling switches that sample the image signals supplied to the plurality of image signal lines and supply them to the respective data lines. Have
The plurality of sampling switches are divided into blocks every n (n is a natural number of 2 or more), a sampling control signal is commonly supplied to each block via a sampling control signal line, and the plurality of sampling switches Each of the sampling switches is connected to the plurality of image signal lines via a relay wiring,
A sampling control signal line to which a sampling control signal is commonly supplied for each block is divided into a first wiring branched before intersecting the image signal line, and a plurality of sampling control signal lines that are connected to the first wiring and intersect the image signal line. A second wiring, a third wiring connected to the plurality of second wirings, respectively, a connection wiring for connecting the plurality of third wirings to each other, and n (n And a plurality of fourth wirings branched to a plurality of sampling switches in the block. 前記第１配線と第３配線と接続配線のうちの少なくとも一部は前記複数の画像信号線と同一材料で形成されてなることを特徴とする請求項１に記載の電気光学装置の駆動回路。  2. The drive circuit for an electro-optical device according to claim 1, wherein at least a part of the first wiring, the third wiring, and the connection wiring is formed of the same material as the plurality of image signal lines. 前記複数の画像信号線は第２配線よりも低抵抗な金属からなるともに、前記第１配線と第３配線と接続配線のうちの少なくとも一部は前記複数の画像信号線と同一材料で形成されてなることを特徴とする請求項１に記載の電気光学装置の駆動回路。  The plurality of image signal lines are made of a metal having a lower resistance than the second wiring, and at least a part of the first wiring, the third wiring, and the connection wiring is formed of the same material as the plurality of image signal lines. The drive circuit of the electro-optical device according to claim 1, wherein 前記ブロック内のサンプリングスイッチに接続された前記サンプリング制御信号線の第２及び第３配線は前記中継配線の間隙に沿って延設されてなることを特徴とする請求項１乃至請求項３のいずれか一項に記載の電気光学装置の駆動回路。  The second and third wirings of the sampling control signal line connected to the sampling switch in the block are extended along a gap between the relay wirings. A drive circuit for the electro-optical device according to claim 1. 前記第３配線の一部は二層の導電層からなることを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置の駆動回路。  5. The electro-optical device driving circuit according to claim 1, wherein a part of the third wiring is formed of two conductive layers. 6. 複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線の交差に対応して設けられたスイッチング素子と、前記スイッチング素子に対応して設けられた画素電極とを有する電気光学装置の駆動回路であって、
画像信号を供給する複数の画像信号線と、
前記複数の画像信号線に供給される画像信号をサンプリングして前記各データ線に供給するサンプリングスイッチと、
前記画像信号線と前記サンプリングスイッチとを接続する中継配線と、
ｎ個（ｎは２以上の自然数）のサンプリングスイッチからなるブロック毎に共通にサンプリング制御信号を供給するサンプリング制御信号線とを具備し、
前記サンプリング制御信号線は、前記複数の画像信号線と交差する前の第１配線と、前記複数の画像信号線と交差する第２配線と、前記複数の画像信号線を交差した後に前記第２配線に接続されて夫々に延設された第３配線と、前記第３配線に接続されて前記ブロック内の中継配線と交差する接続配線と、前記接続配線からｎ個に分岐してブロック内の複数のサンプリングスイッチに接続するための第４配線とを有し、前記第１配線と第３配線と接続配線のうちの少なくとも一部は前記第２配線よりも低抵抗な材料で形成されてなることを特徴とする電気光学装置の駆動回路。Electricity having a plurality of data lines, a plurality of scanning lines, a switching element provided corresponding to the intersection of each data line and each scanning line, and a pixel electrode provided corresponding to the switching element A drive circuit for an optical device,
A plurality of image signal lines for supplying image signals;
A sampling switch that samples the image signals supplied to the plurality of image signal lines and supplies them to the data lines;
A relay wiring connecting the image signal line and the sampling switch;
a sampling control signal line for supplying a sampling control signal in common to each block composed of n sampling switches (n is a natural number of 2 or more),
The sampling control signal line includes a first wiring before crossing the plurality of image signal lines, a second wiring crossing the plurality of image signal lines, and the second wiring after crossing the plurality of image signal lines. A third wiring connected to the wiring and extending to the wiring; a connection wiring connected to the third wiring and intersecting the relay wiring in the block; and n branches from the connection wiring. And a fourth wiring for connecting to a plurality of sampling switches, and at least a part of the first wiring, the third wiring, and the connection wiring is formed of a material having a resistance lower than that of the second wiring. A drive circuit for an electro-optical device. 前記第１配線と第３配線と接続配線のうちの少なくとも一部は前記画像信号線と同一材料で形成されてなることを特徴とする請求項６に記載の電気光学装置の駆動回路。  The drive circuit for an electro-optical device according to claim 6, wherein at least a part of the first wiring, the third wiring, and the connection wiring is formed of the same material as the image signal line. 前記ブロック内のサンプリングスイッチに接続された前記サンプリング制御信号線の第２及び第３配線は前記中継配線の間隙に沿って延設されてなることを特徴とする請求項６に記載の電気光学装置の駆動回路。  7. The electro-optical device according to claim 6, wherein the second and third wirings of the sampling control signal line connected to the sampling switch in the block are extended along a gap between the relay wirings. Drive circuit. 複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線の交差に対応して設けられたスイッチング素子と、前記スイッチング素子に対応して設けられた画素電極とを有する電気光学装置の駆動回路であって、
画像信号を供給する複数の画像信号線と、
前記複数の画像信号線に供給される画像信号をサンプリングして前記各データ線に供給するサンプリングスイッチと、
前記画像信号線と前記サンプリングスイッチとを接続する中継配線と、
ｎ個（ｎは２以上の自然数）の前記サンプリングスイッチを含むブロック毎に当該ブロック内の複数のサンプリングスイッチに共通にサンプリング制御信号を供給するサンプリング制御信号線とを具備し、
前記ブロック毎に共通にサンプリング制御信号が供給されるサンプリング制御信号線は前記画像信号線と交差する前の第１配線と、前記第１配線に接続されて前記画像信号線と交差する複数の第２配線と、前記複数の第２配線に接続されて夫々に延設された第３配線と、前記複数の第３配線のそれぞれから複数に分岐してブロック内の複数のサンプリングスイッチに接続するための第４配線とを有し、
前記第１配線あるいは第２配線中にはバッファ回路が設けられてなり、
前記第１配線と第３配線とのうちの少なくとも一部は前記第２配線よりも低抵抗な材料で形成されてなることを特徴とする電気光学装置の駆動回路。Electricity having a plurality of data lines, a plurality of scanning lines, a switching element provided corresponding to the intersection of each data line and each scanning line, and a pixel electrode provided corresponding to the switching element A drive circuit for an optical device,
A plurality of image signal lines for supplying image signals;
A sampling switch that samples the image signals supplied to the plurality of image signal lines and supplies them to the data lines;
A relay wiring connecting the image signal line and the sampling switch;
a sampling control signal line for supplying a sampling control signal in common to a plurality of sampling switches in the block for each block including n sampling switches (n is a natural number of 2 or more);
A sampling control signal line to which a sampling control signal is supplied in common for each block is a first wiring before crossing the image signal line, and a plurality of first control lines that are connected to the first wiring and cross the image signal line. A plurality of second wirings, a third wiring connected to the plurality of second wirings, and a plurality of third wirings, and a plurality of third wirings branched into a plurality and connected to a plurality of sampling switches in the block The fourth wiring,
A buffer circuit is provided in the first wiring or the second wiring,
The drive circuit for an electro-optical device, wherein at least a part of the first wiring and the third wiring is formed of a material having a resistance lower than that of the second wiring. 前記第１配線と第３配線とのうちの少なくとも一部は前記複数の画像信号線と同一材料で形成されてなることを特徴とする請求項９に記載の電気光学装置の駆動回路。  The drive circuit for an electro-optical device according to claim 9, wherein at least a part of the first wiring and the third wiring is formed of the same material as the plurality of image signal lines. １つの前記サンプリングスイッチに対して１つのバッファ回路を設けたことを特徴とする請求項９又は請求項１０に記載の電気光学装置の駆動回路。  11. The drive circuit for an electro-optical device according to claim 9, wherein one buffer circuit is provided for one sampling switch. 複数の前記サンプリングスイッチに対して１つのバッファ回路を設け、前記バッファ回路の出力経路を前記複数のサンプリングスイッチに向けてさらに分岐させたことを特徴とする請求項９又は請求項１０に記載の電気光学装置の駆動回路。  The electric circuit according to claim 9 or 10, wherein one buffer circuit is provided for the plurality of sampling switches, and an output path of the buffer circuit is further branched toward the plurality of sampling switches. Drive circuit for optical device. 前記サンプリングスイッチは相補型薄膜トランジスタからなることを特徴とする請求項１乃至請求項１２のいずれか一項に記載の電気光学装置の駆動回路。  13. The drive circuit for an electro-optical device according to claim 1, wherein the sampling switch is composed of a complementary thin film transistor. 複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線の交差に対応して設けられたスイッチング素子と、前記スイッチング素子に対応して設けられた画素電極とを有する電気光学装置の駆動回路であって、
画像信号を供給する複数の画像信号線と、
前記複数の画像信号線に供給される画像信号をサンプリングして前記各データ線に供給するサンプリングスイッチと、
前記画像信号線と前記サンプリングスイッチとを接続する中継配線と、
ｎ個（ｎは２以上の自然数）の前記サンプリングスイッチを含むブロック毎に当該ブロック内の複数のサンプリングスイッチに共通にサンプリング制御信号を供給するサンプリング制御信号線とを具備し、
前記ブロック毎に共通にサンプリング制御信号が供給されるサンプリング制御信号線は前記画像信号線と交差する前の第１配線と、前記第１配線に接続されて前記画像信号線と交差する複数の第２配線と、前記複数の第２配線に接続されて夫々に延設され、前記サンプリングスイッチに接続される第３配線と、
を有し、
前記第１配線及び第２配線中にはバッファ回路が設けられてなり、
前記第１配線と第３配線とのうちの少なくとも一部は前記第２配線よりも低抵抗な材料で形成されてなることを特徴とする電気光学装置の駆動回路。Electricity having a plurality of data lines, a plurality of scanning lines, a switching element provided corresponding to the intersection of each data line and each scanning line, and a pixel electrode provided corresponding to the switching element A drive circuit for an optical device,
A plurality of image signal lines for supplying image signals;
A sampling switch that samples the image signals supplied to the plurality of image signal lines and supplies them to the data lines;
A relay wiring connecting the image signal line and the sampling switch;
a sampling control signal line for supplying a sampling control signal in common to a plurality of sampling switches in the block for each block including n sampling switches (n is a natural number of 2 or more);
A sampling control signal line to which a sampling control signal is supplied in common for each block is a first wiring before crossing the image signal line, and a plurality of first control lines that are connected to the first wiring and cross the image signal line. Two wirings, a third wiring connected to the plurality of second wirings and extending to each, and connected to the sampling switch;
Have
A buffer circuit is provided in the first wiring and the second wiring,
The drive circuit for an electro-optical device, wherein at least a part of the first wiring and the third wiring is formed of a material having a resistance lower than that of the second wiring.
JP28021298A 1998-10-01 1998-10-01 Electro-optical device drive circuit Expired - Fee Related JP3791208B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28021298A JP3791208B2 (en) 1998-10-01 1998-10-01 Electro-optical device drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28021298A JP3791208B2 (en) 1998-10-01 1998-10-01 Electro-optical device drive circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005135070A Division JP3832495B2 (en) 2005-05-06 2005-05-06 Electro-optical device drive circuit, electro-optical device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2000112437A JP2000112437A (en) 2000-04-21
JP3791208B2 true JP3791208B2 (en) 2006-06-28

Family

ID=17621883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28021298A Expired - Fee Related JP3791208B2 (en) 1998-10-01 1998-10-01 Electro-optical device drive circuit

Country Status (1)

Country Link
JP (1) JP3791208B2 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040486A (en) 2000-05-19 2002-02-06 Seiko Epson Corp Electro-optical device, method for manufacturing the same, and electronic apparatus
JP5542264B2 (en) * 2000-08-23 2014-07-09 株式会社半導体エネルギー研究所 Portable information device
JP4496738B2 (en) * 2003-09-04 2010-07-07 ソニー株式会社 Image display device
JP4759925B2 (en) 2004-03-19 2011-08-31 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4691890B2 (en) 2004-03-19 2011-06-01 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
KR101068002B1 (en) * 2004-05-31 2011-09-26 엘지디스플레이 주식회사 Driving part of organic light emitting display device and driving method thereof
CN100386796C (en) * 2004-07-09 2008-05-07 精工爱普生株式会社 Electro-optical device, its signal processing circuit, processing method and electronic equipment
JP4142028B2 (en) 2004-07-09 2008-08-27 セイコーエプソン株式会社 Electro-optical device, signal processing circuit of electro-optical device, processing method, and electronic apparatus
JP2007017947A (en) 2005-06-06 2007-01-25 Seiko Epson Corp Electro-optical device, driving method, and electronic apparatus
JP5011788B2 (en) 2005-06-17 2012-08-29 セイコーエプソン株式会社 Electro-optical device, driving method, and electronic apparatus
JP2007148348A (en) 2005-11-02 2007-06-14 Seiko Epson Corp Electro-optical device, driving method thereof, and electronic apparatus
JP4735328B2 (en) * 2006-02-28 2011-07-27 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4961790B2 (en) * 2006-03-24 2012-06-27 セイコーエプソン株式会社 Electro-optical device and electronic apparatus including the same
JP4281775B2 (en) 2006-09-29 2009-06-17 セイコーエプソン株式会社 Electro-optical device, scanning line driving circuit, driving method, and electronic apparatus
JP5023725B2 (en) 2007-02-07 2012-09-12 セイコーエプソン株式会社 Electro-optical device, driving method, and electronic apparatus
JP5262031B2 (en) * 2007-09-12 2013-08-14 セイコーエプソン株式会社 Electro-optical device and electronic apparatus including the same
JP5487585B2 (en) 2008-09-19 2014-05-07 セイコーエプソン株式会社 Electro-optical device, driving method thereof, and electronic apparatus
JP2010079151A (en) 2008-09-29 2010-04-08 Seiko Epson Corp Electrooptical apparatus, method for driving the same, and electronic device

Also Published As

Publication number Publication date
JP2000112437A (en) 2000-04-21

Similar Documents

Publication Publication Date Title
JP4179199B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP3791208B2 (en) Electro-optical device drive circuit
JP3846057B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP4155317B2 (en) Electro-optical device and electronic apparatus including the same
KR100524834B1 (en) Electrooptics apparatus, driving circuit of the same, and electronic equipment
JP3648976B2 (en) Active matrix substrate, liquid crystal device, electronic apparatus, and inspection method of active matrix substrate
JP5120066B2 (en) Electro-optical device and electronic apparatus
CN100405197C (en) Electro-optical device and electronic equipment equipped with the device
KR100767906B1 (en) Driving circuit of electro-optical device, electro-optical device having the same, and electronic apparatus
JP4961790B2 (en) Electro-optical device and electronic apparatus including the same
JP3669282B2 (en) Electro-optical device and electronic apparatus
JP3966326B2 (en) Inspection method for active matrix substrate
JP3757646B2 (en) Electro-optical device drive circuit and electro-optical device
JP5347412B2 (en) Electro-optical device and electronic apparatus
JP2007272162A (en) Electro-optical device and electronic apparatus including the same
JP3832495B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP5194714B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP3804596B2 (en) Scan line driving circuit, electro-optical device and electronic apparatus using the same
JP3603902B2 (en) Liquid crystal device
JP2004061631A (en) Electro-optical device, flexible printed circuit board and electronic equipment
JP2007249134A (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP2003029287A (en) Electro-optical devices and electronic equipment
JP4185620B2 (en) Electro-optical device and projection display device
JP4400420B2 (en) Electro-optical device and electronic apparatus
JP4720654B2 (en) Electro-optical device drive circuit, electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees