JP3785996B2 - Plasma etching apparatus and semiconductor device manufacturing method - Google Patents
Plasma etching apparatus and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP3785996B2 JP3785996B2 JP2001373688A JP2001373688A JP3785996B2 JP 3785996 B2 JP3785996 B2 JP 3785996B2 JP 2001373688 A JP2001373688 A JP 2001373688A JP 2001373688 A JP2001373688 A JP 2001373688A JP 3785996 B2 JP3785996 B2 JP 3785996B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- etching apparatus
- plasma etching
- plasma
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、高周波電源を有するプラズマエッチング装置および半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
近年、半導体デバイスの集積度の向上には目覚しいものがある。しかしながら、集積度の向上に伴って半導体デバイスの製造におけるプロセスマージンは狭くなっている。半導体デバイスは、非常に多くの製造工程と製造装置によって作られる。そのため、製造装置間の差および製造装置の機器差によって半導体デバイスの歩留りが変動することが大きな課題となっている。
【0003】
図13は、従来のプラズマエッチング装置を示す概略図である。図13において、反応室1の内部に上部電極2および下部電極3を備え、下部電極3上に半導体基板であるウェーハ4が載置されている。プロセスガスは流量計(図示せず)を介して反応室1の内部に導入される。反応室1の内部のガス圧力を圧力ゲージ5で測定し、排気ポンプ6と反応室1の間に取り付けられた圧力調整バルブ7により、反応室1が所定圧力になるように制御装置8で制御する。
【0004】
その後に高周波電源9から上部電極2と下部電極3の間に高周波電力を印加し、プラズマを生成する。高周波電力は整合器10によってマッチングをとって上部電極2と下部電極3からなる高周波印加電極に供給するが、ウェーハ4に到達するプラズマの反射波をできるだけ少なくする、言い換えれば最大の電力を供給できるように整合器10のインピーダンスを変化させる。これら一連の作業は制御装置8によって行われる。
【0005】
高周波電力は整合器10と高周波電源9の間にパワーセンサー11を挿入して測定され、パワーメータ12で確認できるが、整合器10と高周波電源9の間で測定されるため、高周波電力の整合器10における損失分は考慮されない。従って、下部電極3から入った正味の電力量は測定できない。また、このような電力測定は立ち上げ時のみの非定期的な測定であり、プロセス変動、パーツ交換やメンテナンスにより生じる設備変動に伴う高周波電力の変動を検出できるものではない。
【0006】
【発明が解決しようとする課題】
従来のプラズマエッチング装置では、反応室1のインピーダンスが変化してもその変化に追従するように整合器10のインピーダンスを制御装置8が供給高周波電力が最大になるように自動的に調整するため、プロセスの変動や装置間差を検出できず、半導体デバイスの製造歩留りが変動するという問題があった。
【0007】
本発明は、この課題を解決し、反応室1のインピーダンスが変化した場合にも半導体デバイスにかかるインピーダンスを直接測定、解析し、調整することにより半導体デバイスの製造歩留りが変動しないようにするプラズマエッチング装置およびそれを用いた半導体装置の製造方法、さらにプラズマエッチング装置のモニター方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明のプラズマエッチング装置は、高周波電源と、前記高周波電源に接続された整合器と、前記整合器と反応室内の高周波印加電極との間に前記高周波印加電極に印加される電流および電圧およびその位相差を検出する検出手段を備えたことを特徴とする。
【0009】
整合器と反応室内の高周波印加電極との間に検出手段を備えることにより、反応室1のインピーダンスの変化に伴う高周波印加電極に印加される電流および電圧およびその位相差を検出できる。
【0010】
また、本発明のプラズマエッチング装置は、さらに検出手段からの信号を解析する第1の制御手段を備えたことを特徴とする。
【0011】
第1の制御手段で検出手段からの信号を解析することにより、高周波印加電極に印加されるインピーダンスの調整が可能となる。
【0012】
また、本発明のプラズマエッチング装置は、反応室内のプラズマ発生を制御する第2の制御手段と第1の制御手段とを接続し、前記プラズマ発生と同期して経時的に電流および電圧およびその位相差を検出することを特徴とする。
【0013】
また、本発明のプラズマエッチング装置は、フーリエ変換を用いてインピーダンスおよびその高調波成分を計算することを特徴とする。
【0014】
これらにより、高調波成分の影響を除き、供給高周波電力が最大になるように自動的に調整することができる。
【0015】
また、本発明のプラズマエッチング装置は、検出手段で検出した電流および電圧から電子密度を算出する演算手段を備えたことを特徴とする。
【0016】
これにより、プラズマエッチング装置の電子密度が管理可能になり、調整が可能となる。
【0017】
本発明のプラズマエッチング装置を用いた半導体装置の製造方法は、反応室内の下部電極上に被エッチング対象の半導体基板を載置する工程と、前記反応室の圧力を制御し、上部電極と前記下部電極からなる高周波印加電極の間に高周波電源によりプラズマを発生させる工程と、前記半導体基板を載置した前記下部電極に印加される電流および電圧およびその位相差を前記下部電極に接続した検出手段で検出する工程とを備えたことを特徴とする。
【0018】
上記製造方法によれば、直接半導体基板を載置した下部電極での供給高周波電力を見ているので、プロセスの変動や装置間差を検出し、供給高周波電力を最大に調整できる。これにより、半導体デバイスの製造歩留りの変動を防止できる。
【0019】
また、本発明のプラズマエッチング装置のモニター方法は、反応室内のプラズマ発生と同期して、高周波電源に接続された整合器と反応室内の高周波印加電極との間に接続された検出手段により前記高周波印加電極に印加される電流および電圧およびその位相差を経時的に検出し、エッチング特性の変化を調べることを特徴とする。
【0020】
この構成により、プラズマ発生と同期して、直接高周波印加電極での高周波電力を経時的にモニターできるため、反応室内のプラズマ状態および供給高周波電力を調整できる。
【0021】
【発明の実施の形態】
(第一の実施形態)
図1は、本発明の第一の実施の形態であるプラズマエッチング装置を示す概略図である。図13に示すプラズマエッチング装置の概略図と同一構成については、同じ番号で示し、詳細の構成は省略する。本発明のプラズマエッチング装置においては、反応室1内の上部電極2と下部電極3からなる高周波印加電極における下部電極3と高周波電力の整合器20との間に電流電圧位相差センサー21を取り付けることで、整合器20でのロスを含むことなく、実際にプラズマエッチング装置に投入した電流および電圧およびその位相差を検出手段である電流電圧位相差センサー21により直接測定でき、電流電圧位相差メーター22で確認できる。これにより、プラズマエッチング装置に投入した電力量を検出できる。
【0022】
さらに、この電流電圧位相差センサー21は、主線路とカップリングした副線路を有しており(図示せず)、この副線路に誘起した誘導電流を測定することで主線路に流れる電流を測定するものである。つまり、主線路に流れる電流を直接測定せず、副線路に誘起した誘導電流を測定する構成であるため、電流電圧位相差センサー21での損失を考えなくてもよい。さらに、測定した電流および電圧からその位相差を測定求めることができる。従って、下部電極3ひいては、下部電極3の上に設置した被エッチング対象の半導体基板であるウェーハ4に流入する電流および印加電圧を測定できるし、プラズマインピーダンスを測定することができる。
【0023】
(第二の実施形態)
図2は、本発明の第二の実施の形態であるプラズマエッチング装置を示す概略図である。第一の実施の形態であるプラズマエッチング装置に対して、制御装置23が電流電圧位相差センサー21および電流電圧位相差メーター22に接続付加されている。この制御装置23を付加することで、電流電圧位相差センサー21により測定された電力量の測定データーをフーリエ変換することにより電流、電圧およびインピーダンス値の高調波成分を定量的に抽出できる。また、実際の電流電圧位相差センサー21からの信号からは数値データーだけでなく、時間に対する信号波形も観察できるようにしている。なお、この部分に制御装置23を取り付けることによる反応室1のインピーダンスの変動にはほとんど影響を与えない。
【0024】
電流、電圧およびインピーダンス値の高調波成分はプロセス変動に敏感であると考えられる。これは、電流、電圧およびインピーダンス値の高調波成分がウェーハ4上に形成されたシースの状態を反映するからであり、このシースによってウェーハ4に入射するイオンのエネルギーが変化するからである。従って、制御装置23で抽出された電流、電圧およびインピーダンス値の高調波成分によって、プロセス変動を感知することができ、結果的にインピーダンスの変動に対する調整が可能となる。また、反応室1のプラズマ状態も調整が可能となる。
【0025】
等価回路で考えた場合、プラズマは抵抗で、上部電極2および下部電極3におけるシースは容量で表すことができる。さらに、これらの容量と並列にダイオードを付加したものが考えられる。しかし、抵抗と容量の線形素子だけでは、高調波成分などの非線形効果が現れない。つまり、非線形効果はシースの状態を反映しているということになる。
【0026】
(第三の実施形態)
図3は、本発明の第三の実施の形態であるプラズマエッチング装置を示す概略図である。第二の実施の形態であるプラズマエッチング装置に対して、電流・電圧・位相差を測定する電流電圧位相差センサー21および電流電圧位相差メーター22を制御する制御装置23と、プラズマエッチング装置の反応室1の圧力および高周波印加電極に高周波電力を印加する高周波電源9および整合器20を制御する制御装置8とを信号線で接続することによりプラズマエッチング装置の稼動および非稼動のオン信号およびオフ信号を取り込むことができる。それにより、プラズマエッチング装置本体と同期を取って、電流電圧位相差センサー21によりプラズマエッチング装置に投入した電流および電圧およびその位相差を自動的に測定が可能となる。
【0027】
電流電圧位相差センサー21による測定結果に応じて、制御装置8で解析することによりプロセス変動を感知して、制御装置23にフィードバックし、高周波電源9による印加電力の調整および反応室1内の圧力調整により、反応室1内のプラズマ状態を制御できる。
【0028】
(第四の実施形態)
図4は、本発明の第四の実施の形態であるプラズマエッチング装置を示す概略図である。第三の実施の形態であるプラズマエッチング装置に対して、電流・電圧・位相差を測定する電流電圧位相差センサー21および電流電圧位相差メーター22の制御装置23にさらに演算装置24を接続付加する。これにより、使用者が設定したプログラムなどで演算することができる。
【0029】
ここでは、プラズマインピーダンス値から電子密度を導出する場合について説明する。バルクプラズマ中の電流密度Jは以下の式で表される。
【0030】
J=[nee2/{me(νe+iω)}+iωε0]E …………(1)
=[{nee2(νe-iω)}/{me(νe 2+ω2)}+iωε0]E …………(2)
ここで、neは電子密度、meは電子の静止質量、νeは電子と中性粒子との衝突周波数、ωは角周波数、ε0は真空の誘電率、Eは電界強度、iは虚数単位である。ここで、νe≫ωなので、
J =[(nee2/meνe 2 )(νe-iω)+iωε0]E …………(3)
となる。さらに電極面積をA、電極間距離をLとすると、電流値I=JA、電圧V=ELであるので、バルクインピーダンスZは、Z=V/Iとなり、以下のようになる。
【0031】
Z=L/[A{(nee2/meνe 2)(νe-iω)+iωε0}]…………(4)
=(L/A){Bνe /C+iωB/C-iωε0/C}…………(5)
ここで、B= nee2/meνe 2、C=(Bνe)2+ω2(ε0-B)2とおいた。
【0032】
上記の式(5)の第一項目の実数部はバルク抵抗値を示し、第二項目の虚数部は電子の慣性によるインダクタンスを示し、第三項目はバルク容量を示す。したがって、バルク抵抗値Rbは、式(6)のようになる。
【0033】
Rb=LBνe/AC …………(6)
さらに、式(6)は1≫ω2(ε0-B)2/(Bνe)2なので、バルク抵抗値Rbは式(7)で表され、電子密度neに反比例することがわかる。
【0034】
Rb≒L meνe/A nee2 …………(7)
従って、式(7)からバルク抵抗値Rbを測定することで、電子密度neが得られる。以上の計算を演算装置24で実行することで、プラズマエッチング装置の電子密度変化を管理することが可能である。これは、電流電圧位相差センサー21で測定した電流・電圧・位相差からバルク抵抗値を算出し、それからプログラミングされた演算装置24により電子密度neを経時的に演算し、結果として電子密度neの変化をプラズマエッチング装置のプラズマ状態の変化として認識できるようになる。これにより、演算装置24は制御装置23を介して製造装置の制御装置8に接続しており、経時的なモニタリングが可能となり、かつプラズマ状態の変化に対し、フィードバックされた情報を基に制御装置8で最適なプラズマ状態になるように制御が行われる。
【0035】
従来は、電子密度neは反応室で生成されたプラズマにラングミューアープローブなどを挿入することによって測定していたが、この場合、プローブ表面に堆積膜が付着することによって正確に測定できないことや、プローブによるタングステンなどの金属汚染や、取り付けるためには真空を破らないといけないなどの問題点が多く、実際の量産現場で使用することが困難であった。本発明の実施の形態でのモニター方法によれば、これらの課題は全て解決できる。
【0036】
次に実際の事例、特に反応室の表面に堆積膜が形成されてプラズマが変化する事例について説明する。従来、半導体デバイスはシリコンを主原料として、酸素、燐、砒素、ボロン、窒素、アルミニュウムといった元素で製造されていたが、集積度および消費電力の低減など種々の技術課題を克服する過程において新規技術を開発し、これらの技術の中には、従来の元素以外の元素を用いるものがある。例えば、配線材料としてアルミニュウム以外に銅を用いる技術がある。
【0037】
図5は、第四の実施の形態であるプラズマエッチング装置を示す図4を用いて、具体的に反応室1の壁面に堆積物が付着した事例について説明するためのプラズマエッチング装置の状態を示す概略図である。下部電極3の上に設置したウェーハ4をプラズマエッチングすると反応生成物ができ、蒸気圧の低いものが反応室1の壁面に付着物25として堆積する。
【0038】
反応生成物のうち、アルミニュウムや銅などの金属上のシリコン窒化膜やシリコン酸化膜をエッチングするとオーバーエッチング時に金属の一部がイオン衝撃によってエッチングスパッタされる。パターンのアスペクト比によるが、アスペクト比が小さいと金属が反応室1に飛散する。この飛散した金属が反応室1の壁面に堆積するとプラズマに影響を与え、ウェーハ4の上のエッチング特性を変化させる。
【0039】
ここでは、銅配線上のシリコン窒化膜について説明する。
【0040】
図6は、図5において被エッチング対象となる半導体基板であり、銅配線上のシリコン窒化膜を除去する工程でのウェーハ4の断面構造を示すものである。図6において、半導体基板であるシリコン基板30の表面にシリコン窒化膜31が形成され、シリコン窒化膜31の上に銅配線32が形成され、その上にまたシリコン窒化膜33が厚さ200nmで形成されている。シリコン窒化膜33をエッチングするためにシリコン窒化膜33の上にレジスト膜34が厚さ1200nmで選択的に形成されている。
【0041】
図6で示した銅付きのウェーハ4をエッチングしてエッチング特性の変化を調べた結果について説明する。図7は、ウェーハ4上に形成された銅配線32にシリコン窒化膜またはシリコン酸化膜およびそれらの膜上のレジスト膜等の各種絶縁膜のエッチング特性を示す特性図である。横軸は銅付きウェーハのエッチング時間、縦軸は各絶縁膜のエッチング速度を表している。
【0042】
銅を300秒程度エッチングすると反応室壁面には、ウェーハ上の表面濃度が1010/cm2から1011/cm2となるような銅を含む堆積物が付着することがわかっている。このレベルの銅によって、シリコン窒化膜のエッチング速度(SiN rate)は、銅のエッチング時間が100秒程度過ぎると、エッチング開始時の1000nm/minと比べると400nm/minと半分以下に低下する。一方、シリコン酸化膜のエッチング速度(SiO2 rate)は、逆に約2倍になる。それらに対し、シリコン窒化膜上のレジスト膜のエッチング速度(PR1 rate)およびシリコン酸化膜上のレジスト膜のエッチング速度(PR2 rate)は銅のエッチング時間にかかわらずほとんど変化がない。
【0043】
これは銅の触媒効果によって、CF2ラジカルが分解し、CFラジカルとフッ素ラジカルになるためである。CFラジカルが支配的になるとシリコン窒化膜表面では酸素がないためにフルオロカーボン層が形成されやすくなる。しかし、酸素がないためにフルオロカーボン層が分解しない。これによってエッチング速度が遅くなる。一方、シリコン酸化膜では膜に酸素が含まれるため、表面に形成されたフルオロカーボン層は分解され、SiO2およびCO2といった揮発生成物に転化することが可能となる。これにより、フルオロカーボン層が円滑に生成・分解できるため、エッチング速度が速くなる。つまり、シリコン窒化膜の場合は反応律速状態であって、よけいにフルオロカーボン層が形成することでエッチング速度が遅くなり、シリコン酸化膜は供給律速状態であって、よけいにフルオロカーボン層が形成することでエッチング速度は速くなると考えられる。
【0044】
銅の触媒効果について、フッ素、アルゴンおよび酸素の発光強度の変化により説明する。図8は、ウェーハ4の上における銅上のシリコン窒化膜33のエッチング時間に対する各元素の発光強度の変化を示す特性図である。図8(a)はフッ素の発光強度の変化を示し、図8(b)はアルゴンの発光強度の変化を示し、図8(c)は酸素の発光強度の変化を示す。図8(a)は銅のエッチング時間が長くなる、すなわち反応室壁面に銅が付着するとフッ素の濃度は大きくなることを示している。
【0045】
これは、銅の触媒効果によるCF2ラジカルの分解の結果としてフッ素が生成されることを示すものである。また、図8(b)はアルゴンの発光強度も銅の放出と共に大きくなることを示している。これは銅によって電子が捕獲され、電子密度を維持するためにアルゴンの解離が進んだためである。図8(c)に示した酸素の発光強度増加もアルゴンの場合と同様である。
【0046】
このような反応室壁面に銅が付着する現象において、エッチング特性が前述のように変化するが、同時に電流電圧位相差測定を実施した結果について以下に述べる。
【0047】
図9はウェーハ上における銅上のシリコン窒化膜のエッチング時間に対してウェーハに流入する電流値の特性図である。図9(a)は電流値の基本波を示し、図9(b)は1次高調波、図9(c)は2次高調波、図9(d)は3次高調波、図9(e)は4次高調波を示す。電流値は基本波および1次高調波から3次高調波までは全て銅の放出と共に大きくなっている。これはプラズマ密度の上昇を反映していると考えられる。4次高調波はほとんど変化が無く、反応室状態の検出感度が小さい。
【0048】
図10はウェーハ上における銅上のシリコン窒化膜のエッチング時間に対してウェーハに印加される電圧値の特性図である。図10(a)は電圧の基本波を示し、図10(b)は1次高調波、図10(c)は2次高調波、図10(d)は3次高調波、図10(e)は4次高調波を示す。電圧の基本波は銅が反応室内に飛散すると小さくなる。これはプラズマ密度の上昇を反映している。
【0049】
図11はウェーハ上における銅上のシリコン窒化膜のエッチング時間に対してウェーハでのインピーダンス値の特性図である。図11(a)はインピーダンス値の基本波を示し、図11(b)は1次高調波を示し、図11(c)は2次高調波、図11(d)は3次高調波、図11(e)は4次高調波を示す。インピーダンス値も銅が反応室内に飛散すると小さくなる傾向に有り、プラズマ密度の上昇を反映している。
【0050】
インピーダンス値をスミスチャート上に表すと基本波のインピーダンスの動きは抵抗値の低下と容量成分が追加されているということがわかる。
【0051】
図9、図10、図11からもわかるように本発明に示したモニタリング方法により随時電流、電圧を測定し、またはインピーダンスを測定することにより、プラズマ状態におけるエッチング状況をモニタリングでき、従ってプラズマ状態の最適制御が可能となる。
【0052】
また、図12にシリコンのダミーウェーハにおいて、ダミー放電を実施することによるエッチング時間に対し、反応室表面に付着した銅の濃度が減少していく過程においてのエッチング速度変動を示している。
【0053】
上記の説明では、銅に対する開口面積が大きい場合について述べたが、ダマシンエッチングの場合のように開口面積が少ない場合でも、銅が反応室に放出する場合は同様のことが言えることはいうまでもない。
【0054】
また、モニタリング結果を基に制御装置で自動的にプラズマエッチング装置のプラズマ状態を制御するものとして説明したが、手動でもよいことはもちろんである。
【0055】
【発明の効果】
本発明のプラズマエッチング装置においては、半導体基板にエッチング処理を実施する反応室内の高周波印加電極と高周波電源に接続された整合器の間に電流および電圧およびその位相差を検出する検出手段を挿入するので、整合器での損失分を含まず、高周波印加電極に印加される電流および電圧およびその位相差を直接測定することで反応室の変化に基づく半導体基板上でのプロセス変動を検出することができる。また、反応室内のプラズマ発生を制御する制御手段と連動させることにより、高周波印加電極での電流および電圧およびその位相差をプラズマ発生と同期して検出することが可能となり、またその検出結果を基にプラズマ状態の最適化に向け制御が可能となる。
【0056】
これらのプラズマエッチング装置を用いた半導体装置の製造方法によれば、直接半導体基板を載置した下部電極での供給高周波電力を見ているので、プロセスの変動や装置間差を検出し、供給高周波電力を最大に調整できる。これにより、半導体デバイスの製造歩留りの変動を防止できる。
【0057】
また、本発明のプラズマエッチング装置のモニター方法によれば、プラズマ発生と同期して、直接高周波印加電極での高周波電力を経時的にモニターできるため、反応室内のプラズマ状態および供給高周波電力を調整できる。
【図面の簡単な説明】
【図1】第一の実施の形態であるプラズマエッチング装置を示す概略図
【図2】第二の実施の形態であるプラズマエッチング装置を示す概略図
【図3】第三の実施の形態であるプラズマエッチング装置を示す概略図
【図4】第四の実施の形態であるプラズマエッチング装置を示す概略図
【図5】反応室の壁面に堆積物が付着した場合のプラズマエッチング装置の模式図
【図6】銅配線上のシリコン窒化膜を除去する工程でのウェーハの断面構造を示す図
【図7】銅の増加に伴う各種絶縁膜のエッチング特性を示す特性図
【図8】シリコン窒化膜のエッチング時間に対する各元素の発光強度の特性図
【図9】シリコン窒化膜のエッチング時間に対するウェーハに流入する電流値の特性図
【図10】シリコン窒化膜のエッチング時間に対してウェーハに印加される電圧値の特性図
【図11】シリコン窒化膜のエッチング時間に対してウェーハでのインピーダンス値の特性図
【図12】銅の減少に伴うエッチング速度の特性図
【図13】従来のプラズマエッチング装置を示す概略図
【符号の説明】
1 反応室
2 上部電極
3 下部電極
4 ウェーハ
5 圧力ゲージ
6 排気ポンプ
7 圧力調整バルブ
8 制御装置
9 高周波電源
20 整合器
21 電流電圧位相差センサー
22 電流電圧位相差メーター
23 制御装置
24 演算装置
30 シリコン基板
31 シリコン窒化膜
32 銅配線
33 シリコン窒化膜
34 レジスト膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to the production how a plasma etching apparatus and a semi-conductor device having a high-frequency power source.
[0002]
[Prior art]
In recent years, there has been a remarkable improvement in the degree of integration of semiconductor devices. However, as the degree of integration increases, the process margin in manufacturing semiconductor devices is becoming narrower. Semiconductor devices are made by numerous manufacturing processes and manufacturing equipment. For this reason, it is a big problem that the yield of the semiconductor device varies due to the difference between the manufacturing apparatuses and the equipment difference of the manufacturing apparatuses.
[0003]
FIG. 13 is a schematic view showing a conventional plasma etching apparatus. In FIG. 13, an
[0004]
Thereafter, high frequency power is applied between the
[0005]
The high frequency power is measured by inserting the power sensor 11 between the matching
[0006]
[Problems to be solved by the invention]
In the conventional plasma etching apparatus, even if the impedance of the
[0007]
The present invention solves this problem, and plasma etching that prevents the semiconductor device manufacturing yield from fluctuating by directly measuring, analyzing, and adjusting the impedance applied to the semiconductor device even when the impedance of the
[0008]
[Means for Solving the Problems]
The plasma etching apparatus of the present invention includes a high-frequency power source, a matching unit connected to the high-frequency power source, a current and a voltage applied to the high-frequency applying electrode between the matching unit and a high-frequency applying electrode in a reaction chamber, and A detecting means for detecting a phase difference is provided.
[0009]
By providing detection means between the matching unit and the high-frequency application electrode in the reaction chamber, it is possible to detect the current and voltage applied to the high-frequency application electrode accompanying the change in the impedance of the
[0010]
In addition, the plasma etching apparatus of the present invention further includes a first control unit that analyzes a signal from the detection unit.
[0011]
By analyzing the signal from the detection means by the first control means, the impedance applied to the high frequency application electrode can be adjusted.
[0012]
In the plasma etching apparatus of the present invention, the second control means for controlling the plasma generation in the reaction chamber and the first control means are connected, and the current and voltage and their levels with time are synchronized with the plasma generation. It is characterized by detecting a phase difference.
[0013]
In addition, the plasma etching apparatus of the present invention is characterized in that the impedance and its harmonic component are calculated using Fourier transform.
[0014]
As a result, it is possible to automatically adjust the supply high-frequency power so as to maximize, excluding the influence of the harmonic component.
[0015]
In addition, the plasma etching apparatus of the present invention is characterized by comprising a calculation means for calculating the electron density from the current and voltage detected by the detection means.
[0016]
As a result, the electron density of the plasma etching apparatus can be managed and adjusted.
[0017]
A method of manufacturing a semiconductor device using a plasma etching apparatus of the present invention includes a step of placing a semiconductor substrate to be etched on a lower electrode in a reaction chamber, a pressure in the reaction chamber, and an upper electrode and a lower portion. A step of generating plasma by a high-frequency power source between high-frequency applied electrodes made of electrodes, and a detecting means for connecting a current and a voltage applied to the lower electrode on which the semiconductor substrate is placed and a phase difference thereof to the lower electrode And a detecting step.
[0018]
According to the manufacturing method described above, since the supply high-frequency power at the lower electrode on which the semiconductor substrate is directly mounted is viewed, process fluctuations and differences between devices can be detected and the supply high-frequency power can be adjusted to the maximum. Thereby, fluctuations in the manufacturing yield of the semiconductor device can be prevented.
[0019]
In addition, the monitoring method of the plasma etching apparatus of the present invention includes a high-frequency detecting device connected between a matching unit connected to a high-frequency power source and a high-frequency application electrode in the reaction chamber in synchronization with generation of plasma in the reaction chamber. It is characterized in that the current and voltage applied to the application electrode and the phase difference thereof are detected over time to check the change in etching characteristics.
[0020]
With this configuration, the high-frequency power at the high-frequency application electrode can be monitored over time in synchronization with the generation of plasma, so that the plasma state in the reaction chamber and the supplied high-frequency power can be adjusted.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 is a schematic view showing a plasma etching apparatus according to a first embodiment of the present invention. The same configurations as those in the schematic diagram of the plasma etching apparatus shown in FIG. 13 are denoted by the same reference numerals, and detailed configurations are omitted. In the plasma etching apparatus of the present invention, a current-voltage
[0022]
Further, the current-voltage
[0023]
(Second embodiment)
FIG. 2 is a schematic view showing a plasma etching apparatus according to the second embodiment of the present invention. A
[0024]
The harmonic components of current, voltage and impedance values are considered sensitive to process variations. This is because the harmonic components of the current, voltage, and impedance value reflect the state of the sheath formed on the
[0025]
In the case of an equivalent circuit, the plasma can be represented by resistance, and the sheaths of the
[0026]
(Third embodiment)
FIG. 3 is a schematic view showing a plasma etching apparatus according to the third embodiment of the present invention. Reaction of the plasma etching apparatus with respect to the plasma etching apparatus according to the second embodiment, the
[0027]
According to the measurement result of the current-voltage
[0028]
(Fourth embodiment)
FIG. 4 is a schematic view showing a plasma etching apparatus according to the fourth embodiment of the present invention. An
[0029]
Here, a case where the electron density is derived from the plasma impedance value will be described. The current density J in the bulk plasma is expressed by the following formula.
[0030]
J = [n e e 2 / {m e (ν e + iω)} + iωε 0 ] E ………… (1)
= [{n e e 2 (ν e -iω)} / {m e (ν e 2 + ω 2 )} + iωε 0 ] E ………… (2)
Here, ne is the electron density, me is the static mass of the electron, ν e is the collision frequency between the electron and neutral particles, ω is the angular frequency, ε 0 is the dielectric constant of vacuum, E is the electric field strength, and i is Imaginary unit. Where ν e >> ω, so
J = [(n e e 2 / m e v e 2 ) (v e -iω) + iωε 0 ] E (3)
It becomes. Further, assuming that the electrode area is A and the distance between the electrodes is L, the current value I = JA and the voltage V = EL, so the bulk impedance Z is Z = V / I and is as follows.
[0031]
Z = L / [A {(n e 2 / m e v e 2 ) (v e -iω) + iωε 0 }] ………… (4)
= (L / A) {Bν e / C + iωB / C-iωε 0 / C} ………… (5)
Here, put a B = n e e 2 / m e ν e 2, C = (Bν e) 2 + ω 2 (ε 0 -B) 2.
[0032]
In the above equation (5), the real part of the first item represents the bulk resistance value, the imaginary part of the second item represents the inductance due to the inertia of the electrons, and the third item represents the bulk capacitance. Therefore, the bulk resistance value R b is as shown in Equation (6).
[0033]
R b = LBν e / AC (6)
Further, the formula (6) is 1»ω 2 (ε 0 -B) 2 / (Bν e) 2 So, the bulk resistance value R b is represented by the formula (7), seen to be inversely proportional to the electron density n e .
[0034]
R b ≒ L m e ν e / A n e e 2 (7)
Therefore, the electron density ne is obtained by measuring the bulk resistance value R b from the equation (7). By executing the above calculation by the
[0035]
Conventionally, the electron density n e was measured by inserting a like rungs mu Ah probes were generated in the reaction chamber plasma, in this case, can not be accurately measured by the deposition film on the probe surface is adhered In addition, there are many problems such as metal contamination such as tungsten by the probe and the fact that the vacuum has to be broken in order to attach it, making it difficult to use in actual mass production sites. According to the monitoring method in the embodiment of the present invention, all these problems can be solved.
[0036]
Next, an actual case, in particular, a case where a deposited film is formed on the surface of the reaction chamber and the plasma changes will be described. Conventionally, semiconductor devices have been manufactured with elements such as oxygen, phosphorus, arsenic, boron, nitrogen, and aluminum using silicon as the main raw material, but new technologies have been developed in the process of overcoming various technical issues such as reduction in integration and power consumption. Some of these technologies use elements other than conventional elements. For example, there is a technique using copper as a wiring material in addition to aluminum.
[0037]
FIG. 5 shows a state of the plasma etching apparatus for specifically explaining a case where deposits adhere to the wall surface of the
[0038]
Among the reaction products, when a silicon nitride film or silicon oxide film on a metal such as aluminum or copper is etched, a part of the metal is etched and sputtered by ion bombardment during overetching. Depending on the aspect ratio of the pattern, the metal scatters into the
[0039]
Here, the silicon nitride film on the copper wiring will be described.
[0040]
FIG. 6 is a semiconductor substrate to be etched in FIG. 5 and shows a cross-sectional structure of the
[0041]
The result of etching the
[0042]
It is known that when copper is etched for about 300 seconds, a deposit containing copper having a surface concentration on the wafer of 10 10 / cm 2 to 10 11 / cm 2 adheres to the reaction chamber wall surface. With this level of copper, the etching rate (SiN rate) of the silicon nitride film decreases to less than half of 400 nm / min compared to 1000 nm / min at the start of etching when the etching time of copper is about 100 seconds. On the other hand, the etching rate (SiO 2 rate) of the silicon oxide film is approximately doubled. On the other hand, the etching rate (PR1 rate) of the resist film on the silicon nitride film and the etching rate (PR2 rate) of the resist film on the silicon oxide film hardly change regardless of the etching time of copper.
[0043]
This is because CF 2 radicals are decomposed by the catalytic effect of copper to become CF radicals and fluorine radicals. When the CF radical becomes dominant, a fluorocarbon layer is easily formed because there is no oxygen on the surface of the silicon nitride film. However, since there is no oxygen, the fluorocarbon layer does not decompose. This slows the etching rate. On the other hand, since the silicon oxide film contains oxygen, the fluorocarbon layer formed on the surface is decomposed and can be converted into volatile products such as SiO 2 and CO 2 . Thereby, since the fluorocarbon layer can be generated and decomposed smoothly, the etching rate is increased. In other words, in the case of a silicon nitride film, it is in a reaction-controlled state, and the etching rate is slowed down by forming a fluorocarbon layer, and the silicon oxide film is in a supply-controlled state, and the fluorocarbon layer is formed in the top. It is considered that the etching rate is increased.
[0044]
The catalytic effect of copper will be described based on changes in the emission intensity of fluorine, argon and oxygen. FIG. 8 is a characteristic diagram showing the change in the emission intensity of each element with respect to the etching time of the
[0045]
This indicates that fluorine is generated as a result of the decomposition of the CF 2 radical by the catalytic effect of copper. FIG. 8B also shows that the emission intensity of argon increases with the release of copper. This is because electrons are captured by copper and the dissociation of argon proceeds to maintain the electron density. The increase in the emission intensity of oxygen shown in FIG. 8C is the same as in the case of argon.
[0046]
In such a phenomenon that copper adheres to the reaction chamber wall surface, the etching characteristics change as described above. The results of simultaneous measurement of the current-voltage phase difference will be described below.
[0047]
FIG. 9 is a characteristic diagram of the current value flowing into the wafer with respect to the etching time of the silicon nitride film on copper on the wafer. 9A shows the fundamental wave of the current value, FIG. 9B shows the first harmonic, FIG. 9C shows the second harmonic, FIG. 9D shows the third harmonic, FIG. e) shows the fourth harmonic. The current value increases from the fundamental wave and from the first harmonic to the third harmonic with the release of copper. This is considered to reflect an increase in plasma density. The fourth harmonic has almost no change, and the detection sensitivity of the reaction chamber state is small.
[0048]
FIG. 10 is a characteristic diagram of a voltage value applied to the wafer with respect to the etching time of the silicon nitride film on copper on the wafer. 10A shows the fundamental wave of the voltage, FIG. 10B shows the first harmonic, FIG. 10C shows the second harmonic, FIG. 10D shows the third harmonic, and FIG. ) Indicates the fourth harmonic. The fundamental wave of the voltage becomes smaller when copper is scattered in the reaction chamber. This reflects the increase in plasma density.
[0049]
FIG. 11 is a characteristic diagram of the impedance value at the wafer with respect to the etching time of the silicon nitride film on copper on the wafer. 11A shows the fundamental wave of the impedance value, FIG. 11B shows the first harmonic, FIG. 11C shows the second harmonic, FIG. 11D shows the third harmonic, 11 (e) represents the fourth harmonic. The impedance value also tends to decrease when copper is scattered in the reaction chamber, reflecting the increase in plasma density.
[0050]
When the impedance value is represented on the Smith chart, it can be seen that the impedance movement of the fundamental wave has a decrease in resistance value and an additional capacitance component.
[0051]
As can be seen from FIGS. 9, 10, and 11, the etching state in the plasma state can be monitored by measuring the current, voltage, or impedance at any time by the monitoring method shown in the present invention. Optimal control is possible.
[0052]
FIG. 12 shows the etching rate variation in the process of decreasing the concentration of copper adhering to the reaction chamber surface with respect to the etching time by performing dummy discharge in the silicon dummy wafer.
[0053]
In the above description, the case where the opening area for copper is large has been described, but it goes without saying that the same can be said when copper is released into the reaction chamber even when the opening area is small as in the case of damascene etching. Absent.
[0054]
Moreover, although it demonstrated as what controls the plasma state of a plasma etching apparatus automatically with a control apparatus based on the monitoring result, it is needless to say that it may be manual.
[0055]
【The invention's effect】
In the plasma etching apparatus of the present invention, detection means for detecting current and voltage and its phase difference is inserted between a high-frequency applying electrode in a reaction chamber for performing an etching process on a semiconductor substrate and a matching unit connected to a high-frequency power source. Therefore, it is possible to detect process fluctuations on the semiconductor substrate based on the change in the reaction chamber by directly measuring the current and voltage applied to the high frequency application electrode and the phase difference without including the loss in the matching unit. it can. Further, by linking with the control means for controlling the plasma generation in the reaction chamber, it becomes possible to detect the current and voltage at the high frequency application electrode and the phase difference in synchronization with the plasma generation, and based on the detection result. In addition, it is possible to control the plasma state for optimization.
[0056]
According to the method of manufacturing a semiconductor device using these plasma etching apparatuses, since the supply high-frequency power is observed at the lower electrode on which the semiconductor substrate is directly mounted, process fluctuations and differences between apparatuses are detected, and the supply high-frequency power is detected. The power can be adjusted to the maximum. Thereby, fluctuations in the manufacturing yield of the semiconductor device can be prevented.
[0057]
Further, according to the monitoring method of the plasma etching apparatus of the present invention, the high-frequency power at the direct high-frequency application electrode can be monitored over time in synchronization with the generation of plasma, so that the plasma state in the reaction chamber and the supplied high-frequency power can be adjusted. .
[Brief description of the drawings]
FIG. 1 is a schematic view showing a plasma etching apparatus according to a first embodiment. FIG. 2 is a schematic view showing a plasma etching apparatus according to a second embodiment. FIG. 3 is a third embodiment. FIG. 4 is a schematic view showing a plasma etching apparatus according to a fourth embodiment. FIG. 5 is a schematic view of the plasma etching apparatus when deposits are attached to the wall of the reaction chamber. 6 is a diagram showing a cross-sectional structure of a wafer in a process of removing a silicon nitride film on a copper wiring. FIG. 7 is a characteristic diagram showing etching characteristics of various insulating films as copper increases. FIG. 8 is an etching of a silicon nitride film. FIG. 9 is a characteristic diagram of the light emission intensity of each element with respect to time. FIG. 9 is a characteristic diagram of a current value flowing into the wafer with respect to the etching time of the silicon nitride film. [Fig. 11] Characteristic diagram of the impedance value at the wafer with respect to the etching time of the silicon nitride film. [Fig. 12] Characteristic diagram of the etching rate as the copper decreases. [Fig. Schematic showing the plasma etching system
DESCRIPTION OF
Claims (7)
前記高周波電源に接続された整合器と、
前記整合器と反応室内の高周波印加電極との間に前記高周波印加電極に印加される電流および電圧およびその位相差を検出する検出手段を備え、
前記検出手段は、ウェハが設置される高周波印加電極に接続され、
前記検出手段は、主線路と、前記主線路とカップリングした副線路とを有し、
前記副線路に誘起した誘導電流を測定することで前記主線路に流れる電流を測定することを特徴とするプラズマエッチング装置。A high frequency power supply,
A matching unit connected to the high-frequency power source;
A detecting means for detecting a current and a voltage applied to the high-frequency application electrode and a phase difference between the matching unit and the high-frequency application electrode in the reaction chamber;
The detection means is connected to a high frequency application electrode on which a wafer is installed,
The detection means includes a main line and a sub line coupled with the main line,
A plasma etching apparatus for measuring a current flowing in the main line by measuring an induced current induced in the sub line.
前記反応室の圧力を制御し、上部電極と前記下部電極からなる高周波印加電極の間に高周波電源によりプラズマを発生させる工程と、
前記半導体基板を載置した前記下部電極に印加される電流および電圧およびその位相差を前記下部電極に接続した検出手段で検出する工程とを備え、
前記検出手段は、ウェハが設置される高周波印加電極に接続され、
前記検出手段は、主線路と、前記主線路とカップリングした副線路とを有し、
前記副線路に誘起した誘導電流を測定することで前記主線路に流れる電流を測定すること
を特徴とする半導体装置の製造方法。A step of placing the semiconductor substrate of the etching target on the lower electrode in the anti応室,
Controlling the pressure in the reaction chamber and generating plasma with a high-frequency power source between a high-frequency application electrode consisting of an upper electrode and the lower electrode;
A step of detecting current and voltage applied to the lower electrode on which the semiconductor substrate is placed and a phase difference thereof with a detecting means connected to the lower electrode,
The detection means is connected to a high frequency application electrode on which a wafer is installed,
The detection means includes a main line and a sub line coupled with the main line,
A method for manufacturing a semiconductor device, comprising: measuring an induced current induced in the sub line to measure a current flowing in the main line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001373688A JP3785996B2 (en) | 2001-12-07 | 2001-12-07 | Plasma etching apparatus and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001373688A JP3785996B2 (en) | 2001-12-07 | 2001-12-07 | Plasma etching apparatus and semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003174015A JP2003174015A (en) | 2003-06-20 |
JP3785996B2 true JP3785996B2 (en) | 2006-06-14 |
Family
ID=19182362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001373688A Expired - Fee Related JP3785996B2 (en) | 2001-12-07 | 2001-12-07 | Plasma etching apparatus and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3785996B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6873114B2 (en) * | 2002-09-26 | 2005-03-29 | Lam Research Corporation | Method for toolmatching and troubleshooting a plasma processing system |
US20080053817A1 (en) * | 2006-09-04 | 2008-03-06 | Tokyo Electron Limited | Plasma processing apparatus and plasma processing method |
WO2011022612A2 (en) * | 2009-08-21 | 2011-02-24 | Mattson Technology, Inc. | Inductive plasma source |
US10043674B1 (en) * | 2017-08-04 | 2018-08-07 | Applied Materials, Inc. | Germanium etching systems and methods |
JP7154119B2 (en) * | 2018-12-06 | 2022-10-17 | 東京エレクトロン株式会社 | Control method and plasma processing apparatus |
-
2001
- 2001-12-07 JP JP2001373688A patent/JP3785996B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003174015A (en) | 2003-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4456224B2 (en) | Method and apparatus for monitoring the processing status of a semiconductor device manufacturing process | |
US6197116B1 (en) | Plasma processing system | |
KR100676833B1 (en) | Plasma treatment device to evaluate process performance | |
US6771481B2 (en) | Plasma processing apparatus for processing semiconductor wafer using plasma | |
US7019543B2 (en) | Impedance monitoring system and method | |
US6885153B2 (en) | Plasma processing apparatus and method | |
KR100784824B1 (en) | Plasma diagnostic apparatus and method | |
TWI484530B (en) | Methods for determining the endpoint of a cleaning or conditioning process in a plasma processing system | |
EP0841682A2 (en) | Method of detecting end point of plasma processing and apparatus for the same | |
JP2003318115A (en) | Window type probe, plasma monitoring apparatus, and plasma treatment apparatus | |
JP2009534854A (en) | Neural network method and apparatus for monitoring substrate processing | |
JP2001203097A (en) | Apparatus and method of plasma density measurement and plasma processing apparatus and method by using it | |
US20040060659A1 (en) | Etching system and etching method | |
CN114424319A (en) | Method and apparatus for controlling RF parameters at multiple frequencies | |
JP2015029093A5 (en) | ||
JP2008287999A (en) | Plasma processing apparatus and control method thereof | |
JPH11354509A (en) | Method for detecting end point of plasma etching and plasma etching apparatus | |
JP3785996B2 (en) | Plasma etching apparatus and semiconductor device manufacturing method | |
WO2005098091A2 (en) | A method of plasma etch endpoint detection using a v-i probe diagnostics | |
US20240203713A1 (en) | In-situ diagnosis of plasma system | |
KR102089606B1 (en) | Plasma surface tretement apparatus for plasma processing of semiconductor manufacture | |
JP2002170812A (en) | Method and device for detecting endpoint of plasma etching, and plasma etching apparatus | |
JP2893391B2 (en) | Plasma parameter measurement device | |
JP3702220B2 (en) | Plasma management method | |
TWI299064B (en) | Method of apparatus for real-time control and monitor of deposition process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060313 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |