JP3783561B2

JP3783561B2 - Matrix type display device, driving method thereof and electronic apparatus

Info

Publication number: JP3783561B2
Application number: JP2000390416A
Authority: JP
Inventors: 正露木
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-12-22
Filing date: 2000-12-22
Publication date: 2006-06-07
Anticipated expiration: 2020-12-22
Also published as: JP2002196722A

Description

【０００１】
【発明の属する技術分野】
本発明は、画質劣化の発生を抑え、かつ、消費電力を極めて低く抑えたマトリクス型表示装置の駆動方法、マトリクス型表示装置および電子機器に関する。
【０００２】
【従来の技術】
マトリクス型の表示パネルには、マトリクス状に配列された画素電極の各々にスイッチング素子が設けられるともに各スイッチング素子の一端が接続された複数のデータ線が設けられた素子基板と、走査線やカラーフィルタなどが形成された対向基板と、両基板の間に充填された液晶とを備えたものがある。
【０００３】
このような構成において、スイッチング素子として薄膜ダイオード（ＴＦＤ：Thin Film Diode）などの２端子型非線形素子を用い、データ線と走査線との間にスイッチング素子の閾値電圧を上回る電圧を給電すると、スイッチング素子がオン状態となって液晶層に所定の電荷が蓄積される。そして、電荷蓄積後、閾値電圧を下回る電圧を印加してスイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このように、各スイッチング素子を駆動して、蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。この際、各画素毎の液晶層にオン状態となる信号電圧を印加して電荷を蓄積させるのは、一部の期間で良いため、各走査線を時分割に選択することにより、走査線およびデータ線を複数の画素について共通化したマルチプレックス駆動が可能となっている。
【０００４】
ところで、携帯電話のような携帯型電子機器に用いられるマトリクス型表示パネルには、より多くの情報が表示できるように、表示ドット数が年々増加している。一方、携帯型電子機器は、電池駆動が原則であるため、低消費電力であることが強く求められている。したがって、そのようなマトリクス型表示パネルには、高解像度化と、低消費電力化という一見すると相矛盾する２つの特性が求められている。そこで、これを解決するために、高解像度が要求される場合には、全画面表示とする一方、それ以外の場合には、画面の一部領域だけを表示させ、他の領域を非表示状態とする部分駆動方式による低消費電力化の試みがなされている。
【０００５】
図１４は、従来の部分駆動方式における表示パネルの駆動波形を示すタイミングチャートである。この例では、走査線の総数が２２０本あり、第１０１番目の走査線から第１２０番目の走査線までの領域を表示領域とする一方、第１番目の走査線から第１００番目の走査線までの領域および第１２１番目の走査線から第２２０番目の走査線までの領域を非表示領域としている。また、表示パネルはノーマリホワイトモードで動作するものとし、表示領域には黒を表示するものとする。
【０００６】
第１０１番目の走査線に供給される走査信号Ｙ１０１は、第１０１番目の水平走査期間において、その後半期間で選択電圧（この例ではＶＳＰ）を取るようになっている。なお、表示領域に対応する他の走査信号についても走査信号Ｙ１０１と同様に各水平走査期間の後半期間において選択電圧（ＶＳＰまたはＶＳＮ）を取るようになっている。一方、非表示領域に対応する走査線には、常に非選択電圧（ＶＨＰまたはＶＨＮ）を供給するようになっている。
【０００７】
また、あるデータ線に供給するデータ信号Ｘは、図に示すように非表示領域に対応する期間では、反転回数が少なく周期の長い信号波形となる一方、表示領域に対応する期間では、通常の信号波形となっている。
【０００８】
これにより、表示領域でのみ画像を表示させ、非表示領域では画像を表示させないことが可能になる。そして、第１に非表示領域では液晶層に電荷の書き込みを行わないこと、第２に非表示領域に対応する期間ではデータ信号Ｘの反転周期を長くしたこと、によって消費電力を削減することができる。
【０００９】
【発明が解決しようとする課題】
ところで、データ信号Ｘの実効値波形Ｘ’は、図１４に示すように非表示期間では当該期間の低周波成分の影響を受けて大きく変動する。一方、表示期間の開始直後における実効値波形Ｘ’は、非表示期間の影響を受け、その後、中間値に収束するようになる。すなわち、表示期間の開始直後と終了直前では、データ線に供給されるデータ信号Ｘの実効値が異なることになる。
【００１０】
一方、液晶層の透過率はそこに引加される電圧の実効値に応じて変化するから、データ信号Ｘの実効値が変化すると、その影響を受けて表示階調が変化する。
したがって、表示期間の開始直後と終了直前では、同一階調を表示しようとして実際に表示される階調が相違し、画質が劣化してしまうといった問題がある。
【００１１】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、画質劣化の発生を抑えた上で、低消費電力化、さらには、構成の簡略化を図ることが可能なマトリクス型表示装置の駆動方法、および、この駆動回路を備えるマトリクス型表示装置、並びに、この表示装置を備えた電子機器を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るマトリクス型表示装置の駆動方法にあっては、複数の走査線と複数のデータ線との各交差に対応して設けられた画素をスイッチング素子により駆動するものであって、前記複数の走査線のうち、一部の走査線からなる表示領域を表示状態とする一方、他の走査線からなり前記表示領域に隣接する第１非表示領域と前記第１非表示領域に隣接する第２非表示領域とを非表示状態とする場合に、前記第１非表示領域および前記第２非表示領域に属する走査線の各々に対し、前記スイッチング素子を非導通状態とする非選択信号を、前記データ線に供給される信号の中間値を基準として１以上の垂直走査期間毎に極性反転して供給し、前記第２非表示領域に属する走査線が選択されたときには、前記データ線の各々に対し、信号振幅の中間値を基準とする正側電圧レベルおよび負側電圧レベルからなるデータ信号を、前記信号振幅の中間値を基準として第１周期で極性反転して供給し、前記第１非表示領域に属する走査線が選択されたときには、前記データ線の各々に対し、前記正側電圧レベルおよび前記負側電圧レベルからなるデータ信号を、前記信号振幅の中間値を基準として前記第１周期よりも短い第２周期で極性反転して供給することを特徴とする。
【００１３】
この発明によれば、第１非表示領域の走査線が選択されるとき、短い周期で反転するデータ信号を供給するので、第２非表示領域の走査線を選択するときに長い周期のデータ信号を供給するようにしても、表示領域の走査線を選択するときには、データ信号の実効値波形を正側電圧レベルと負側電圧レベルとの中間電圧レベルに収束させることができる。したがって、非表示領域の影響を受けて表示領域の画像が画質劣化するのを抑圧することができる。なお、第２周期は１水平走査期間周期であることが望ましい。
【００１４】
また、消費電力を低く抑えるという観点のみを考慮すると、非表示領域に属する走査線の各々に対し、データ線に供給される信号の中間値に相当する信号を供給する構成が望ましい、と考えられる。しかしながら、この構成では、中間値に相当する電圧を別途生成する必要があるので、さらに、走査線を駆動する回路において、中間値に相当する電圧の信号を別途選択する必要もあるので、電圧形成回路や走査線駆動回路の構成が複雑化する。
これに対して、本発明によれば、第１非表示領域および第２非表示領域に属する走査線の各々に対しては、非選択信号が、中間値を基準として１以上の垂直走査期間毎に反転して供給されるので、中間値に相当する電圧の信号を生成する必要もないし、選択する必要もない。このため、構成が簡略化される。さらに、１以上の垂直走査期間毎、より好ましくは１垂直走査期間よりも長い期間毎に電圧レベルを切換えているので、当該走査線に供給される信号の周波数も低下する。このため、走査線を駆動する回路において電圧切り換え動作に伴う電力消費が抑えられるとともに、走査線や駆動回路に付随する容量が電圧切り換えによって充放電することで消費される電力も抑えられる。
【００１５】
また、本発明において、前記表示領域に属する走査線の各々に対し、１水平走査期間を分割した一方の期間において、前記スイッチング素子を導通状態とする選択信号と、前記一方の期間以外の期間において、前記スイッチング素子を非導通とする非選択信号とを、前記データ線に供給される信号の中間値を基準として所定の期間毎に極性反転して供給することが望ましい。この構成によれば、表示領域に属する走査線の各々に対して供給される信号は、すべての走査線を表示領域とする通常の状態と比べて何ら変わることはない。このため、デューティ比を変更させることに伴う構成の複雑化が回避されるとともに、表示領域の表示品位が、通常の状態に比べて低下することもない。
【００１６】
さらに、本発明においては、前記第２非表示領域に属する走査線が選択されたときにおける前記正側電圧レベルおよび前記負側電圧レベルの極性反転周期は、前記第２非表示領域に属する走査線数を２以上の整数で割った略商分の水平走査期間であることが望ましい。このようにすると、第２非表示領域に属する走査線が選択されたときに、正側電圧レベルの信号が供給される期間と、負側レベルの信号が供給される期間とが互いに等しくなる。第２非表示領域に属する走査線数を２で割った商分の水平走査期間とすると、極性反転周期が最長となるので、電圧の切り換え動作に伴って消費される電力や、電圧切り換えに伴って回路や配線に付随する容量が充放電することで消費される電力などが最も抑えられることとなる。
【００１７】
次に、本発明に係るマトリクス型表示装置にあっては、複数の走査線と複数のデータ線との各交差に対応して設けられた画素をスイッチング素子により駆動するものであって、前記複数の走査線のうち、一部の走査線からなる表示領域を表示状態とする一方、他の走査線からなり前記表示領域に隣接する第１非表示領域と前記第１非表示領域に隣接する第２非表示領域とを非表示状態とする場合に、前記第１非表示領域および前記第２非表示領域に属する走査線の各々に対し、前記スイッチング素子を非導通状態とする非選択信号を、前記データ線に供給される信号の中間値を基準として１以上の垂直走査期間毎に極性反転して供給する走査線駆動回路と、前記第２非表示領域に属する走査線が選択されたときには、前記データ線の各々に対し、信号振幅の中間値を基準とする正側電圧レベルおよび負側電圧レベルからなるデータ信号を、前記信号振幅の中間値を基準として第１周期で極性反転して供給し、前記第１非表示領域に属する走査線が選択されたときには、前記データ線の各々に対し、前記正側電圧レベルおよび前記負側電圧レベルからなるデータ信号を、前記信号振幅の中間値を基準として前記第１周期よりも短い第２周期で極性反転して供給するデータ線駆動回路とを備えたことを特徴とする。
【００１８】
本発明では、上述したような効果を、走査線側とデータ線側との双方で奏することができる。したがって、この相乗効果により、なお一層の低消費電力化、さらには、画質劣化の発生を抑えた上で、高解像度化、構成の簡略化を図ることが可能となる。
ここで、本発明において、前記走査線駆動回路は、相隣接する走査線に対して供給する選択信号の極性を、前記中間値を基準として交互に反転することが望ましい。画素を駆動するスイッチング素子の電流−電圧特性は、正極性側の電圧を印加した場合と負極性側の電圧を印加した場合とで若干異なって、画素への印加電圧が異なる場合があるが、本発明によれば、隣接する走査線において供給される選択電圧の極性が反転するとともに、データ信号の極性も選択信号の極性に対応しているので、偶数番目の走査線に位置する画素と奇数番目の走査線に位置する画素への印加電圧が交互に極性反転することになる。このため、その画素の表示むらが目立たず、極性反転駆動周波数が高いのでフリッカも目立たない。
【００１９】
また、本発明においては、前記データ線駆動回路は、前記画素に対応する領域を有するメモリを備え、前記表示領域に属する走査線が選択されたときには、前記メモリから表示データを読み出して、当該表示データに基づいて、前記正側電圧レベルおよび前記負側電圧レベルからなる信号を生成する一方、前記第１非表示領域および前記第２非表示領域に属する走査線が選択されたときには、前記メモリからの読み出しを停止することが望ましい。この構成において、前記第１非表示領域および前記第２非表示領域に属する走査線が選択された場合とは、表示を行う必要がない場合である。本発明によれば、このような場合に、メモリの読み出しが停止されるので、これに伴って消費電力が抑えられる結果、さらなる低消費電力化が図られることとなる。
【００２０】
また、本発明において、前記スイッチング素子は二端子型スイッチング素子であり、前記マトリクス型表示装置は、一対の基板間に電気光学材料が挟持されてなり、前記画素は、前記一対の基板のうち、一方の基板に設けられた複数の走査線と他方の基板に設けられた複数のデータ線との間に、前記二端子型スイッチング素子と前記電気光学材料とが直列接続されてなることが望ましい。本発明では、スイッチング素子として、トランジスタのような三端子型を用いることも可能ではあるが、一方の基板において、走査線およびデータ線を交差させて形成する必要があるので、配線ショートの可能性が高くなる点に難がある。また、製造プロセスも複雑化する。これに対して、二端子型を用いると、一方の基板に走査線が形成され、他方の基板にデータ線が形成されるので、配線ショートが原理的に発生しない点で有利である。また、製造プロセスも三端子型を用いる場合と比べると簡略化される。
【００２１】
さらに、本発明において、前記二端子型スイッチング素子は、前記走査線または前記データ線のいずれかに接続された導電体／絶縁体／導電体の構造を有することが望ましい。このうち、第１層の導電体は、そのまま走査線またはデータ線として用いることが可能であり、また、絶縁体は、この第１層の導電体を陽極酸化することで形成されるため、製造プロセスの簡略化がなお一層図られることとなる。
【００２２】
くわえて、上記目的を達成するために、本発明に係る電子機器にあっては、上記マトリクス型表示装置を備えることを特徴としている。したがって、この電子機器にあっては、上述したように、表示装置において、画質劣化の発生を抑えた上で、高解像度化、一層の低消費電力化、さらには、構成の簡略化を図ることが可能となる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
＜電気的構成＞
はじめに、本発明の実施形態に係る表示装置の電気的構成について説明する。図１は、この電気的構成を示すブロック図である。この図に示されるように、液晶パネル１００には、複数本のデータ線（セグメント電極）２１２が列（Ｙ）方向に延在して形成される一方、複数本の走査線（コモン電極）３１２が行（Ｘ）方向に延在して形成されるとともに、データ線２１２と走査線３１２との各交点に対応して画素１１６が形成されている。さらに、各画素１１６は、電気光学材料（液晶層）１１８と、スイッチング素子の一例であるＴＦＤ（Thin Film Diode）のような二端子型スイッチング素子（以下、ＴＦＤという）２２０との直列接続からなる。ここで、本実施形態にあっては、説明の便宜上、走査線３１２の総数を２００本とし、データ線２１２の総数を１６０本として、２００行×１６０列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。また、データ線駆動回路２５０は、各データ線２１２に、データ信号Ｘ１〜Ｘ１６０をそれぞれ供給するものであり、走査線駆動回路３５０は、各走査線３１２に、走査信号Ｙ１〜Ｙ２００をそれぞれ供給するものである。
【００２４】
なお、図１において、ＴＦＤ２２０はデータ線２１２の側に接続され、液晶層１１８が走査線３１２の側に接続されているが、これとは逆に、ＴＦＤ２２０が走査線３１２の側に、液晶層１１８がデータ線２１２の側にそれぞれ接続される構成でも良い。
【００２５】
次に、制御回路４００は、データ線駆動回路２５０および走査線駆動回路３５０に対して、後述する各種制御信号やクロック信号などを供給するものである。なお、データ線駆動回路２５０、走査線駆動回路３５０および制御回路４００の詳細についても、後述することとする。
【００２６】
また、駆動電圧形成回路５００は、データ信号として用いられる電圧レベルＶＤＰ、ＶＤＮ、および、走査信号として用いられる電圧レベルＶＳＰ、ＶＨＰ、ＶＨＮ、ＶＳＮをそれぞれ生成するものである。なお、電圧レベルＶＤＰ、ＶＨＰは同一レベルとして共用され、同様に、電圧レベルＶＤＮ、ＶＨＮは同一レベルで共用されるが、本実施形態にあっては説明の便宜上、これら電圧レベルを別個の表記として説明することとする。そして、電源回路６００は、制御回路４００や駆動電圧形成回路５００に電源を供給するものである。
【００２７】
＜パネル構成＞
次に、液晶パネル１００の詳細構成について説明する。図２は、その構造を示す部分破断斜視図である。この図に示されるように、液晶パネル１００は、素子基板２００と、これに対向配置される対向基板３００とを備えている。このうち、素子基板２００の対向面には、ＩＴＯ（Indium Tin Oxide）などの透明導電体からなる画素電極２３４がＸ方向およびＹ方向にマトリクス状に配列しており、このうち、同一列に配列する２００個の画素電極２３４が、Ｙ方向に延在するデータ線２１２の１本に、それぞれＴＦＤ２２０を介して接続されている。ここで、ＴＦＤ２２０は、基板側からみると、タンタル単体やタンタル合金などから形成され、データ線２１２とは枝分かれした第１の導電体２２２と、この第１の導電体２２２を陽極酸化してなる絶縁体２２４と、クロム等などの第２の導電体２２６とから構成されて、導電体／絶縁体／導電体のサンドイッチ構造を採る。このため、ＴＦＤ２２０は、電流−電圧特性が正負双方向にわたって非線形となるダイオードスイッチング特性を有することになる。
【００２８】
また、絶縁体２０１は透明性および絶縁性を有するものであり、これが設けられる理由は、第２の導電体２２６の堆積後における熱処理により、第１の導電体２２２が剥離しないようにするため、および、第１の導電体２２２に不純物が拡散しないようにするためである。したがって、これらが問題とならない場合には、絶縁体２０１は省略可能である。
【００２９】
一方、対向基板３００の対向面には、走査線３１２がＸ方向に延在し、かつ、画素電極２３４と対向するように形成されている。そして、このように構成された素子基板２００と対向基板３００とは、シール材およびスペーサ（ともに図示省略）によって、一定の間隙を保っており、この閉空間に、電気光学材料として例えばＴＮ（Twisted Nematic）型の液晶１０５が封入されて、これにより、図１における液晶層１１８が形成されることとなる。すなわち、液晶層１１８は、データ線２１２と走査線３１２との交点において、当該走査線３１２と、画素電極２３４と、両者の電極間に挟持される液晶１０５とで構成されることになる。
【００３０】
したがって、このような構成において、走査線３１２を介して、走査信号として選択電圧を印加すると、当該ＴＦＤが導通状態となる。この導通状態の際に、データ線２１２を介してデータ信号を印加すると、当該ＴＦＤに接続された液晶層に所定の電荷が蓄積される。電荷蓄積後、非選択電圧を印加して、当該ＴＦＤを非導通状態としても、当該ＴＦＤのリーク（オフリーク）が少なく、かつ、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このように、各ＴＦＤを駆動して蓄積させる電荷の量を制御することによって、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となっている。
【００３１】
ほかに、対向基板３００には、液晶パネル１００の用途に応じて、例えば、ストライプ状や、モザイク状、トライアングル状等に配列されたカラーフィルタが設けられ、さらに、金属材料や樹脂などからなるブラックマトリクスが設けられる。くわえて、素子基板２００および対向基板３００の各対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面には配向方向に応じた偏光板がそれぞれ設けられる（いずれも図示省略）。
【００３２】
ただし、液晶パネル１００においては、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光板などが不要となるため、光利用効率が高まり、このため液晶パネルの高輝度化や低消費電力化などの点において有利である。また、液晶パネル１００を反射型とする場合、画素電極２３４をアルミニウムなどの反射率の高い金属膜などから構成しても良いし、素子基板２００を不透明な半導体基板から構成しても良い。
【００３３】
なお、ＴＦＤ２２０は、二端子型スイッチング素子の一例であり、他に、ＺｎＯ（酸化亜鉛）バリスタや、ＭＳＩ（Metal Semi-Insulator）などの素子を二端子型スイッチング素子として用いても良い。また、これら素子を２つ逆向きに直列接続または並列接続しても良い。こうすると、ダイオードスイッチング特性が、正負双方向にわたって対称化されるという利点もある。
【００３４】
＜制御回路＞
次に、制御回路４００の詳細構成について説明する。図３は、制御回路４００の構成を示すブロック図である。図において、高周波発振回路４００６は、後述する階調コードパルスＧＣＰの源振信号として用いる高周波パルス信号を生成するものである。このため、高周波パルス信号の周波数は、１／２水平走査期間を規定する低周波パルス信号よりも遙かに高く、３ＭＨｚ程度である。また、分周回路４００４は、高周波発振回路４００６から出力される高周波パルス信号を分周して、水平走査の基準となる低周波パルス信号を生成するものである。ここで、本実施形態にあっては、１水平走査期間を前半期間と後半期間とに分割して駆動を行う構成となっているので、この低周波パルス信号は、１／２水平走査期間を規定するために用いられる。このため、低周波パルス信号の周波数は、３０ｋＨｚ程度である。制御信号生成回路４００２は、分周回路４００４から出力された低周波パネル信号に基づいて、各種制御信号やクロック信号（ＰＤ１、ＰＤ２、ＹＤ、ＹＣＬＫ、ＭＹ、ＩＮＨ、ＬＰ、ＭＸ、ＲＥＳ、ＳＰ等）などを生成するものである。
【００３５】
ここで、階調制御信号生成回路４００８は、分周回路４００４による低周波パルス信号で規定される１／２水平走査期間において、高周波発振回路４００６による高周波パルス信号を、階調を示す表示データのウェイトに応じて配列させて、図１０に示されるような階調コードパルス（階調制御信号）ＧＣＰを生成するものである。なお、図１０において、階調コードパルスＧＣＰは、説明の便宜のために等ピッチで配列しているが、実際には、異ピッチとなる場合がある。
【００３６】
さて、制御信号生成回路４００２は、分周回路４００４による低周波パルス信号にしたがって、次のような各種制御信号やクロック信号などを生成する。第１に、第１部分表示制御信号ＰＤ１は、ある走査線３１２に含まれる領域だけ表示状態として、それ以外の走査線３１２に含まれる領域については非表示領域とする場合（部分表示の場合）には、表示領域に含まれる走査線３１２が選択される期間だけＨレベルとなり、それ以外の期間ではＬレベルとなる信号である。第２に、第２部分表示制御信号ＰＤ２は、非表示領域のうち表示領域に隣接する一定領域に含まれる走査線３１２が選択される期間だけＨレベルとなり、それ以外の期間ではＬレベルとなる信号である。
【００３７】
第３に、開始パルスＹＤは、図５に示されるように、１垂直走査期間（１フレーム）の最初に出力されるパルスである。第４に、クロック信号ＹＣＬＫは、走査線側の基準信号であり、図５に示されるように、１水平走査期間に相当する１Ｈの周期を有する。第５に、交流駆動信号ＭＹは、走査線側において液晶画素を交流駆動するために用いる信号であり、図５に示されるように、１水平走査期間１Ｈ毎に信号レベルが反転し、かつ、同一の走査線が選択される水平走査期間においては１フレーム毎に信号レベルが反転する。このため、交流駆動信号ＭＹによって、１水平走査期間毎に液晶画素への印加電圧の極性が反転し、かつ、その極性が１垂直走査期間毎に反転する駆動が制御されることとなる。
【００３８】
第６に、制御信号ＩＮＨは、１水平走査期間の後半期間を選択するための信号であり、図５に示されるように、当該後半期間にＨアクティブとなる。第７に、ラッチパルスＬＰは、データ線側において、データ信号をラッチするためのものであり、図１０に示されるように、１水平走査期間の最初に出力される。第８に、リセット信号ＲＥＳは、データ線側において１水平走査期間の前半期間と後半期間とを規定するためのパルスであり、図１０に示されるように、前半期間と後半期間との最初に出力される。第９に、交流駆動信号ＭＸは、データ線側において液晶画素を交流駆動するために用いる信号であり、図１０に示されるように、ある水平走査期間１Ｈの後半期間から次の水平走査期間１Ｈの前半期間まで同レベルを維持し、その後、レベル反転する信号である。なお、１水平走査期間の後半期間における交流駆動信号ＭＸと、同期間における交流駆動信号ＭＹとは、互いに反転レベルとなるように設定される。
【００３９】
また、制御信号生成回路４００２は、第１部分表示制御信号ＰＤ１をＬレベルとする場合、階調制御信号生成回路４００８に対して階調コードパルスＧＣＰの生成を停止させる制御を行う。
なお、分周回路４００４を低周波発振回路に置き換えて、高周波発振回路４００６とともに２つの発振回路を備える構成としても良い。
【００４０】
＜走査線駆動回路＞
次に、走査線駆動回路３５０の詳細について説明する。図４は、この走査線駆動回路３５０の構成を示すブロック図である。この図において、シフトレジスタ３５０２は、走査線本数に対応する２００ビットシフトレジスタであり、１フレームの最初に供給される開始パルスＹＤを、１水平走査期間の周期を有するクロック信号ＹＣＬＫにしたがって順次シフトして、転送信号ＹＳ１、ＹＳ２、……、ＹＳ２００として出力するものである。ここで、転送信号ＹＳ１〜ＹＳ２００は、各走査線にそれぞれ１対１に対応して、どの走査線３１２を選択すべきかを指定するものである。
【００４１】
続いて、電圧選択信号形成回路３５０４は、交流駆動信号ＭＹと制御信号ＩＮＨとから、各走査線３１２に対して印加すべき電圧を定める電圧選択信号を出力するものである。ここで、本実施形態において、表示領域に含まれる走査線３１２に印加される走査信号の電圧は、ＶＳＰ（正側選択電圧）、ＶＨＰ（正側非選択電圧）、ＶＨＮ（負側非選択電圧）、ＶＳＮ（負側選択電圧）の４値であり、このうち、選択電圧であるＶＳＰまたはＶＳＮが実際に印加される期間は、１水平走査期間の後半期間である。さらに、選択電圧が印加された後に印加される非選択電圧は、選択電圧がＶＳＰであればＶＨＰであり、選択電圧がＶＳＮであればＶＨＮであって、当該選択電圧により一義的に定まっている。また、ＶＳＰとＶＳＮとの中間電圧と、ＶＨＰとＶＨＮの中間電圧とは、基準電圧ＶＲと一致するようになっている。くわえて、この基準電圧ＶＲは、後述するデータ信号の正側データ電圧ＶＤＰと負側データ電圧ＶＤＮの中間電圧と一致するようになっている。
【００４２】
第１部分表示制御信号ＰＤ１がＨレベルである場合、電圧選択信号形成回路３５０４は、走査信号の電圧レベルが次のような関係となるように、電圧選択信号を生成する。すなわち、第１に、ある走査線に対応する転送信号がＨレベルになって、当該走査線が選択されると、制御信号ＩＮＨがＨレベルとなる期間（１水平走査期間の後半期間）での交流駆動信号ＭＹに応じた選択電圧とし、第２に、制御信号ＩＮＨがＬレベルに遷移後、当該選択電圧に対応する非選択電圧となるように、電圧選択信号形成回路３５０４は電圧選択信号を生成する。具体的には、電圧選択信号形成回路３５０４は、制御信号ＩＮＨがＨアクティブとなる期間において、交流駆動信号ＭＹがＨレベルであれば正側選択電圧ＶＳＰを選択させる電圧選択信号を当該期間に出力し、この後、正側非選択電圧ＶＨＰを選択させる電圧選択信号を出力する一方、交流駆動信号ＭＹがＬレベルであれば負側選択電圧ＶＳＮを選択させる電圧選択信号を当該期間に出力し、この後、負側非選択電圧ＶＨＮを選択させる電圧選択信号を出力することとなる。
【００４３】
なお、本発明の実施形態においては、走査線やデータ線に印加される電位の正（正極性）と負（負極性）は、データ線に印加される信号の中間電位を基準として高電位側を正、低電位側を負としている。
【００４４】
一方、本実施形態において、非表示領域に含まれる走査線３１２に印加される走査信号の電圧は、ＶＨＰ、ＶＨＮの２値のみである。このため、第１部分表示制御信号ＰＤ１がＬレベルである場合、電圧選択信号形成回路３５０４は、走査信号の電圧レベルが次のような関係となるように、電圧選択信号を生成する。すなわち、第１に、ある走査線に対応する転送信号がＨレベルになって、当該走査線が選択されるとともに、制御信号ＩＮＨがＨレベルとなって、１水平走査期間の後半期間が選択されると、正側非選択電圧ＶＨＰ、負側非選択電圧ＶＨＮの一方から他方への反転するように、電圧選択信号形成回路３５０４は電圧選択信号を生成する。
【００４５】
さて、レベルシフタ３５０６は、電圧選択信号形成回路３５０４によって出力される電圧選択信号の電圧振幅を拡大するものである。そして、セレクタ３５０８は、電圧振幅が拡大された電圧選択信号によって指示される電圧を、実際に選択して、対応する走査線３１２の各々に供給するものである。
【００４６】
＜走査信号の電圧波形＞
次に、上記構成の走査線駆動回路３５０によって供給される走査信号の電圧波形について検討する。まず、説明の便宜上、全画面表示を行う場合、すなわち、第１部分表示制御信号ＰＤ１が常にＨレベルである場合を想定する。この場合、走査信号の電圧波形は、図５に示される通りとなる。すなわち、開始パルスＹＤが、クロック信号ＹＣＬＫにより１水平走査期間１Ｈ毎に順次シフトされて、これが転送信号ＹＳ１〜ＹＳ２００として出力されるとともに、制御信号ＩＮＨにより１水平走査期間１Ｈの後半期間が選択され、さらに、当該後半期間における交流駆動信号ＭＹのレベルに応じて走査信号の選択電圧が定められるので、１本の走査線に供給される走査信号の電圧は、当該走査線が選択される水平走査期間の後半期間において、交流駆動信号ＭＹが例えばＨレベルであれば正側選択電圧ＶＳＰとなり、その後、当該選択電圧に対応する正側非選択電圧ＶＨＰを保持する。そして、１フレーム経過して、１水平走査期間の後半期間においては、交流駆動信号ＭＹのレベルが反転してＬレベルとなるので、当該走査線に供給される走査信号の電圧は、負側選択電圧ＶＳＮとなり、その後、当該選択電圧に対応する負側非選択電圧ＶＨＮを保持することになる。例えば、図５に示されるように、ある第ｎフレームにおいて最初に選択される走査線の走査信号Ｙ１の電圧は、当該水平走査期間の後半期間に正側選択電圧ＶＳＰとなり、その後、非選択電圧ＶＨＰを保持し、次の第（ｎ＋１）フレームにおいて、最初の１水平走査期間の後半期間に負側選択電圧ＶＳＮとなり、その後、負側非選択電圧ＶＨＰを保持する、というサイクルの繰り返しとなる。
【００４７】
一方、交流駆動信号ＭＹは、１水平走査期間１Ｈ毎に信号レベルが反転するので、隣接する走査線に供給される走査信号の電圧も、１水平走査期間１Ｈ毎に交互に極性が反転する関係となる。例えば、図５に示されるように、ある第ｎフレームにおいて最初に選択される走査線への走査信号Ｙ１の電圧が、当該水平走査期間の後半期間において正側選択電圧ＶＳＰであれば、２番目に選択される走査線への走査信号Ｙ２の電圧は、当該水平走査期間の後半期間において負側選択電圧ＶＳＮとなる。
【００４８】
次に、部分表示を行う場合における走査信号について検討する。ここでは、例として、図６に示されるような部分表示、具体的には、液晶パネル１００において、上から数えて１〜８０本目の走査線によって走査される画素領域および１２１〜２００本目の走査線によって走査される画素領域を、それぞれ非表示領域とする一方、８１〜１２１本目の走査線によって走査される画素領域を表示領域とする部分表示を行う場合について想定する。
【００４９】
部分表示の場合においても、開始パルスＹＤが、クロック信号ＹＣＬＫにより１水平走査期間１Ｈ毎に順次シフトされて、これが転送信号ＹＳ１〜ＹＳ２００として出力される点は、全画面表示の場合と同様である。ただし、第１部分表示制御信号ＰＤ１は、図７に示されるように、１垂直走査期間のうち、１２１〜２００本目、および、次のフレームにおいて１〜８０本目の走査線が選択される計１６０水平走査期間においてＬレベルとなるので、当該１８０水平走査期間において、当該走査線に対応する転送信号ＹＳ１〜ＹＳ８０およびＹＳ１２１〜ＹＳ２００がＨレベルに遷移するとともに、制御信号ＩＮＨがＨレベルとなると、１〜８０本目および１２１〜２００本目の走査線に供給される走査信号の各電圧レベルは、非選択電圧ＶＨＰからＶＨＮに、または、非選択電圧ＶＨＮからＶＨＰに切り替えられることとなる。
【００５０】
一方、第１部分表示制御信号ＰＤ１は、１垂直走査期間のうち、８１〜１２０本目の走査線が選択される計４０水平走査期間においてＨレベルとなるから、当該４０水平走査期間において、８１〜１２０本目の走査線に供給される走査信号に限って言えば、全画面表示の場合と同様となる。
【００５１】
したがって、図６に示されるような部分表示を行う場合の走査信号、特に、非表示領域と表示領域との境界付近の走査線に供給される走査信号は、図７に示される通りとなる。すなわち、非表示領域たる１〜８０本目の走査線および１２１〜２００本目の走査線への走査信号Ｙ１〜Ｙ８０およびＹ１２１〜Ｙ２００は、対応する走査線の水平走査期間の中間において、それぞれ非選択電圧ＶＨＰ、ＶＨＮの一方から他方に切り替えられる。このため、本実施形態にあっては、非表示領域への走査信号は、１フレーム毎に非選択電圧の極性が反転されることとなる。
【００５２】
ここで、低消費電力化を図るという観点のみから言えば、非表示領域への走査信号は、データ信号として印加される電圧ＶＤＰ、ＶＤＮの中間電圧とする構成が望ましいが、この構成では、駆動電圧形成回路５００（図１参照）が、別途中間電圧を形成する必要があるだけでなく、電圧選択信号形成回路３５０４（図４参照）による電圧選択信号においてもビット数が余計に必要となり、さらに、セレクタ３５０８の選択範囲が広がってしまうので、構成が複雑化する。これに対し本実施形態によれば、構成そのものは、全画面表示のみを行う従来の構成と大差ないので、構成の複雑化は防止される。その上で、非選択領域への走査信号は、非選択電圧という低い電圧を、１フレーム分に相当する１Ｖという極めて長い間隔でスイッチングするのみによって生成されるので、部分表示を行う場合において走査線駆動回路３５０により消費される電力を、データ信号の中間電圧を供給する構成並に低く抑えることが可能となる。
【００５３】
なお、非選択電圧のスイッチング間隔は、本実施形態では、１フレーム分に相当する１Ｖという期間であったが、それよりも長い間隔とする方が、スイッチングに伴う電力消費が抑えられる。このため、非選択電圧のスイッチング間隔は、図８に示されるように、２フレーム分に相当する２Ｖとしても良いし、それ以上の期間でも良い。ただし、非表示領域への走査信号を、非選択電圧ＶＨＰ、ＶＨＮの一方に固定するのは、交流駆動を前提とする表示装置においては好ましくない。
【００５４】
一方、表示領域たる８１〜１２０本目の走査線への走査信号Ｙ８１〜Ｙ１２０は、水平走査期間の後半期間に選択電圧ＶＳＰまたはＶＳＮの一方となった後、その選択電圧に対応する非選択電圧に保持されるとともに、１フレーム経過後の水平走査期間の後半期間に他方の選択電圧となり、その後、その選択電圧に対応する非選択電圧となる、というサイクルの繰り返しとなる。したがって、表示領域の走査線に供給される走査信号について言えば、全画面表示のみを行う従来構成となんら変わることはなく、このため、部分表示を行う場合において、表示領域における表示品位は、全画面表示の場合と比較して表示品位が低下するといった不具合も発生しない。
【００５５】
＜データ線駆動回路＞
次に、データ線駆動回路２５０の詳細について説明する。図９は、このデータ線駆動回路３５０の構成を示すブロック図である。この図において、アドレス制御回路２５０２は、表示データの読み出しに用いる行アドレスを生成するためのものであり、当該行アドレスを、１フレームの最初に供給される開始パルスＹＤによりリセットするとともに、１水平走査期間毎に供給されるラッチパルスＬＰで歩進させる構成となっている。ただし、第１部分表示制御信号ＰＤ１がＬレベルとなると、アドレス制御回路２５０２は、行アドレスの供給を禁止する。
【００５６】
表示データＲＡＭ２５０４は、２００行×１６０列に配列する画素に対応する領域を有するデュアルポートＲＡＭであり、書き込み側は、制御回路４００から供給される表示データが所定の番地に書き込まれる一方、読み出し側は、行アドレスで指定された番地の表示データが１行分読み出される構成となっている。
【００５７】
次に、ＰＷＭデコーダ２５０６は、データ信号を階調に応じてパルス幅変調するためのものであり、データ信号Ｘ１〜Ｘ１６０の電圧を選択する電圧選択信号を、表示データに応じて、交流駆動信号ＭＸとリセット信号ＲＥＳと階調コードパルスＧＣＰとから各データ線２１２毎に生成する。ここで、本実施形態において、データ線２１２に印加されるデータ信号の電圧は、ＶＤＰ（正側データ電圧）、ＶＤＮ（負側データ電圧）の２値である。また、表示データは本実施形態では３ビット（８階調）とする。
【００５８】
まず、第１部分表示制御信号ＰＤ１がＨレベルである場合、ＰＷＭデコーダ２５０６は、データ信号の電圧レベルが次のような関係となるように、電圧選択信号を生成する。すなわち、データ信号の電圧レベルが、第１に、１水平走査期間の最初に供給されるリセット信号ＲＥＳによって、交流駆動信号ＭＸのレベルとは反対のレベルとなり、第２に、表示データに対応する階調コードパルスＧＣＰの立ち上がりにおいて、交流駆動信号ＭＸと同一レベルに反転する関係となるように、ＰＷＭデコーダ２５０６は電圧選択信号を生成する。図１０には、ＰＷＭデコーダ２５０６に入力される表示データ信号の２進数表示と、それをデコードした結果の電圧選択信号が示される。ただし、ＰＷＭデコーダ２５０６は、表示データが（０００）であれば、交流駆動信号ＭＸとは反転レベルとなるように、また、表示データが（１１１）であれば、交流駆動信号ＭＸとは同一レベルとなるように、ＰＷＭデコーダ２５０６は電圧選択信号を生成する。
【００５９】
次に、第１部分表示制御信号ＰＤ１がＬレベルである場合、ＰＷＭデコーダ２５０６は、データ信号の電圧レベルが次のような関係となるように、電圧選択信号を生成する。第２部分表示制御信号ＰＤ２がＬレベルである場合、ＰＷＭデコーダ２５０６は、表示データにかかわらず、データ信号の電圧レベルが正側データ電圧ＶＤＰ、負側データ電圧ＶＤＮの一方から他方へ、所定期間毎に反転する関係となるように、電圧選択信号を生成する。一方、第２部分表示制御信号ＰＤ２がＨレベルである場合、ＰＷＭデコーダ２５０６は、供給される表示データにかかわらず、データ値を（０００）として電圧選択信号を生成する。
さて、セレクタ２５０８は、ＰＷＭデコーダ２５０６による電圧選択信号によって指示される電圧を実際に選択して、対応するデータ線２１２の各々に供給するものである。
【００６０】
＜データ信号の電圧波形＞
次に、上記構成のデータ線駆動回路２５０によって供給されるデータ信号について検討する。まず、説明の便宜上、全画面表示を行う場合、すなわち、第１部分表示制御信号ＰＤ１が常にＨレベルである場合を想定する。この場合、データ信号Ｘｉ（ｉは、１≦ｉ≦１６０を満たす整数）の電圧波形は、図１０に示される通りとなる。すなわち、表示データが（０００）または（１１１）以外であれば、ＰＷＭデコーダ２５０６の電圧選択信号によって、データ信号Ｘｉの電圧レベルは、１水平走査期間の最初に供給されるリセット信号ＲＥＳにより、交流駆動信号ＭＸのレベルと反転レベルにリセットされ、表示データに対応する階調コードパルスＧＣＰの立ち上がりにおいて、交流駆動信号ＭＸと同一レベルに反転される。ただし、データ信号Ｘｉの電圧レベルは、表示データが（０００）であれば交流駆動信号ＭＸとは反転レベルにされる一方、表示データが（１１１）であれば交流駆動信号ＭＸとは同一レベルにされる。このため、データ信号Ｘｉは、１水平走査期間に相当する期間１Ｈにおいて、図に示されるように、表示データにかかわらず、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間が互いに等しくなることが判る。
【００６１】
また、１水平走査期間の後半期間において、データ信号の極性を規定する交流駆動信号ＭＸは、同後半期間において走査信号の極性を規定する交流駆動信号ＭＹの反転レベルに設定されているので、データ信号Ｘｉは、走査信号の極性に対応したものとなることも判る。
【００６２】
次に、部分表示を行う場合におけるデータ信号Ｘｉについて検討する。ここでも、図６に示されるような部分表示を想定する。なお、以下の説明にあっては、非表示領域Ｂのうち表示領域Ａに隣接する一定の領域を第１非表示領域Ｂ１と称し、非表示領域Ｂから第１非表示領域Ｂ１を差し引いた領域を第２非表示領域Ｂ２と称することにする。
【００６３】
この場合、第１部分表示制御信号ＰＤ１は、図１１に示されるように、１フレームのうち、８１〜１２０本目の走査線が選択される計４０水平走査期間においてＨレベルとなる。一方、１〜８０本目および１２１〜２００本目の走査線が選択される計１６０水平走査期間においてＬレベルとなる。
【００６４】
このうち、第１部分表示制御信号ＰＤ１がＨレベルとなる期間、すなわち、表示領域Ａに含まれる走査線が選択される期間では、上述した全画面表示と同視できるから、データ信号Ｘｉの電圧は、交流駆動信号ＭＸおよび表示データにしたがったものとなる。図１１における領域ａは、このことを示すものである。したがって、このようなデータ信号Ｘｉによれば、１水平走査期間において、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなるので、第１部分表示制御信号ＰＤ１がＨレベルとなる期間においても、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなる。
【００６５】
次に、第１部分表示制御信号ＰＤ１がＬレベルで、かつ、第２部分表示制御信号ＰＤ２がＬレベルある期間では、すなわち、第２非表示領域Ｂ２に含まれる走査線が選択される期間について検討する。当該期間では、データ信号Ｘｉの電圧は、ＰＷＭデコーダ２５０６によって表示データにかかわらず、図１１に示されるように、正側データ電圧ＶＤＰまたは負側データ電圧ＶＤＮの一方から他方へ、当該Ｌレベルとなる計１４０水平走査期間を「４」で分割した３５水平走査期間３５Ｈ毎に反転される。当該期間においても、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなることが判る。
【００６６】
次に、第１部分表示制御信号ＰＤ１がＬレベルで、かつ、第２部分表示制御信号ＰＤ２がＨレベルある期間では、すなわち、第１非表示領域Ｂ１に含まれる走査線が選択される期間について検討する。当該期間では、データ信号Ｘｉの電圧は、ＰＷＭデコーダ２５０６によってデータ値（０００）の表示データと同じ電圧選択信号が出力される。この結果、データ信号Ｘｉは交流駆動信号ＭＸを反転したものと一致し、その周期は１水平走査期間１Ｈとなる。図１１に示す領域ｂはこのことを示すものである。
【００６７】
さて、データ信号Ｘｉの実効電圧波形Ｘｉ’は、図１１に示すように第２非表示領域に対応する期間では大きく変動するが、第１非表示領域に対応する期間において、正側データ電圧ＶＤＰおよび負側データ電圧ＶＤＮの中間電圧である基準電圧ＶＲに収束する。表示期間の開始時点では、実効電圧波形Ｘｉは基準電圧ＶＲを取る。これにより、部分表示の場合でも全画面表示の場合と同様に、全ての表示期間にわたってデータ信号Ｘｉの実効値を基準電圧ＶＲに保つことが可能となる。この結果、表示領域Ａにおける画像品質を向上させることができる。
【００６８】
ここで、低消費電力化を図るという観点のみから言えば、非表示領域Ｂに含まれる走査線が選択される期間におけるデータ信号Ｘｉの電圧は、基準電圧ＶＲとする構成が望ましいが、この構成では、駆動電圧形成回路５００（図１参照）が、別途基準電圧ＶＲを形成する必要があるだけでなく、ＰＷＭデコーダ２５０６（図９参照）による電圧選択信号においてもビット数が余計に必要となり、さらに、セレクタ２５０８の選択範囲が広がってしまうので、構成が複雑化する。これに対し本実施形態によれば、構成そのものは、全画面表示のみを行う従来の構成と大差ないので、構成の複雑化は防止される。その上で、非選択領域の走査線が選択される期間におけるデータ信号Ｘｉは、正側データ電圧ＶＤＰまたは負側データ電圧ＶＤＮを、表示領域の走査線が選択される場合よりも極めて長い３０水平走査期間という間隔毎にスイッチングするのみによって生成されるので、部分表示を行う場合において、データ線駆動回路２５０により消費される電力を、基準電圧ＶＲを供給する構成並に低く抑えることが可能となる。
【００６９】
さらに、第１部分表示制御信号ＰＤ１がＬレベルである場合、本実施形態にあっては、上述したように、アドレス制御回路２５０２から行アドレスの供給が禁止される構成となっている。ここで、第１部分表示制御信号ＰＤ１がＬレベルある期間では、その期間において表示が行われることがないので、表示データは不要である。したがって、単に、第１部分表示制御信号ＰＤ１がＬレベルある期間において、ＰＷＭデコーダ２５０６が、表示データＲＡＭから読み出された表示データを無視する構成でも良いが、本実施形態のように、積極的に行アドレスの供給を禁止すると、表示データの読み出しに消費される電力についても抑えることが可能となる。
【００７０】
同様に、第１部分表示制御信号ＰＤ１がＬレベルある期間では、その期間において表示が行われることはないので、階調コードパルスＧＣＰは不要である。したがって、単に、ＰＷＭデコーダ２５０６が階調コードパルスＧＣＰを無視する構成でも足りる。しかしながら、階調コードパルスＧＣＰは、上述したように、１／２水平走査期間において、高周波発振回路４００６による高周波パルス信号を、階調を示す表示データのウェイトに応じて配列させた信号であるため、その周波数は、１／２水平走査基準となる他のクロック信号や制御信号と比較して遙かに高い。このため、配線容量などに起因して消費される電力も全体から見れば無視できないことが多い。
【００７１】
これに対して本実施形態によれば、第１部分表示制御信号ＰＤ１がＬレベルである場合、上述したように、制御信号駆動回路４００２（図３参照）が階調制御信号生成回路４００６に対して、階調コードパルスＧＣＰの生成を積極的に停止させる構成となっているので、配線容量などに起因して消費される電力、さらに、階調コードパルスＧＣＰにしたがった動作により消費される電力についても抑制することが可能となる。
【００７２】
＜その他＞
上述した実施形態においては、図１１に示すように表示領域Ａに対応する４０水平走査期間４０Ｈの前後の１０水平走査期間１０Ｈにおいて、データ信号を１水平走査期間毎に反転させるようにしたが、本発明はこれに限定されるものではなく、４０水平走査期間４０Ｈの前の１０水平走査期間１０Ｈにおいてのみ、データ信号を１水平走査期間毎に反転させるようにしてもよい。すなわち、図６に示す第１非表示領域Ｂ１のうち、表示領域Ａの上側に隣接する部分（Ｂ１u）だけを第１非表示領域Ｂ１とし、下側に隣接する部分（Ｂ１d）は第２非表示領域Ｂ２に含ませるようにしてもよい。
【００７３】
上述した実施形態においては、第２非表示領域Ｂ２に属する走査線が選択されている期間（第２期間）にあっては、３５水平走査期間毎にデータ信号の信号レベルを反転する一方、第１非表示領域Ｂ１に属する走査線が選択されている期間（第１期間）にあっては１水平走査期間毎にデータ信号の信号レベルを反転するようにしたが、本発明はデータ信号の実効値を基準電圧ＶＲに近づけるために第１期間において１水平走査期間毎にデータ信号を反転するようにしたものである。データ信号の反転周期が短いほど、その実効電圧波形の振幅は小さくなる。したがって、データ信号の実効値を収束させるためには、第２期間におけるデータ信号の反転周期よりも第１期間におけるデータ信号の反転周期が短ければ足りる。
【００７４】
上述した実施形態においては、液晶パネル１００の素子基板２００を、ガラス等の透明な絶縁性基板を用い、ここに、ＴＦＤのような二端子型スイッチング素子を形成して、画素１１６を駆動する構成したが、本発明はこれに限られない。例えば、当該基板上にシリコン薄膜を形成するとともに、この薄膜にソース、ドレイン、チャネルを形成したＴＦＴ（Thi n Film Transistor：薄膜トランジスタ）により、画素１１６を駆動する構成としてもよい。また、例えば、素子基板２００を半導体基板とし、画素１１６の駆動素子を当該半導体基板表面にソース、ドレイン、チャネルを形成した絶縁ゲート型電界効果トランジスタとしても構わない。この場合、画素電極２３４はアルミニウムなどの金属からなる反射電極から形成されて、反射型として用いることになる。また、素子基板１０１を透明な基板としても、画素電極２３４を反射性金属から構成して反射型にしても良い。
【００７５】
ただし、トランジスタで画素１１６を駆動する構成では、素子基板２００にデータ線２１２および走査線３１２の一方だけではなく、双方を交差させて形成しなければならないので、それだけ配線ショートの可能性が高まる点、さらに、ＴＦＴ自体は、ＴＦＤよりも構成が複雑であるので、製造プロセスが複雑化する点において、不利である。
さらに、実施形態にあっては、電気光学材料として液晶を用いた表示装置を例にとって説明したが、エレクトロルミネッセンスや、蛍光表示管、プラズマディスプレイなど、電気光学効果により表示を行う表示装置に適用可能である。すなわち、本発明は、上述した液晶表示装置と類似の構成を有するすべての電気光学装置に適用なものである。
【００７６】
＜電子機器＞
次に、上述した表示装置を携帯型電子機器に適用する場合について説明する。この場合、電子機器は、図１２に示されるように、主に、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶パネル１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成される。このうち、表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Ran dom Access Memory）などのメモリや、光ディスク装置などのストレージユニット、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力するものである。また、表示情報処理回路１００２は、図１における制御回路４００を含む上位構成であり、さらに、シリアル−パラレル変換回路や、増幅・極性反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路などを含んで、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫなどのタイミング信号や制御信号とともに駆動回路１００４に出力する。さらに、駆動回路１００４は、上述したデータ線駆動回路２５０や、走査線駆動回路３５０、制御回路４００などに相当し、さらに、製造過程において検査に用いる検査回路などを含んだものである。電源回路１０１０は、各回路に所定の電源を供給するものであり、ここでは、上述した駆動電圧形成回路５００も含む概念のものである。
【００７７】
＜携帯電話＞
次に、上述した表示装置を携帯電話に適用した例について説明する。図１３は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、液晶パネル１００を備えるものである。この液晶パネル１００では、着信時または発信時には全領域を表示領域とする全画面表示が行われる一方、待ち受け時には電界強度や、番号、文字など必要な情報を表示する領域のみを表示領域とする部分表示が行われることとなる。これにより、待ち受け時において表示装置で消費される電力が抑えられるので、待ち受け可能時間の長期化を図ることが可能となる。
【００７８】
なお、本実施形態に係る表示装置を適用する電子機器としては、場合によっては全画面表示とする必要があるが、それ以外の場合には一部領域の表示だけで済ますことが可能であって、低消費電力化の要求の強い機器、例えば、上述した携帯電話のほか、ページャ、時計、ＰＤＡ（個人向け情報端末）などが好適である。ただし、この他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などにも適用可能である。
【００７９】
【発明の効果】
以上説明したように本発明によれば、表示装置において、画質劣化の発生を抑えた上で、低消費電力化、さらには、構成の簡略化を図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る表示装置の電気的構成を示すブロック図である。
【図２】液晶パネルの構成を示す部分破断斜視図である。
【図３】制御回路の構成を示すブロック図である。
【図４】走査線駆動回路の構成を示すブロック図である。
【図５】走査線駆動回路の動作を説明するためのタイミングチャートである。
【図６】液晶パネルにおいて、部分表示を説明するための平面図である。
【図７】部分表示の場合において、走査信号の電圧波形を示すタイミングチャートである。
【図８】部分表示の場合において、走査信号の電圧波形を示すタイミングチャートである。
【図９】データ線駆動回路の構成を示すブロック図である。
【図１０】データ駆動回路の動作を説明するためのタイミングチャートである。
【図１１】部分表示の場合において、データ信号の電圧波形を示すタイミングチャートである。
【図１２】実施形態に係る表示装置を適用した電子機器の概略構成を示すブロック図である。
【図１３】同表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１４】従来の部分駆動方式における表示パネルの駆動波形を示すタイミングチャートである。
【符号の説明】
１００……液晶パネル
１１６……画素
１１８……液晶層
２００……素子基板
２１２……データ線
２２０……ＴＦＤ
２２２……第１の導電体
２２４……絶縁体
２２６……第２の導電体
２３４……画素電極
２５０……データ線駆動回路
３００……対向基板
３１２……走査線
３５０……走査線駆動回路
４００……制御回路
５００……駆動電圧形成回路
６００……電源回路
２５０４……表示データＲＡＭ
４００６……高周波発振回路
４００８……階調制御信号生成回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a driving method for a matrix display device, a matrix display device, and an electronic apparatus, in which image quality deterioration is suppressed and power consumption is extremely low.
[0002]
[Prior art]
A matrix type display panel includes an element substrate on which pixel elements arranged in a matrix are provided with a switching element and a plurality of data lines to which one end of each switching element is connected, a scanning line and a color Some include a counter substrate on which a filter or the like is formed, and a liquid crystal filled between both the substrates.
[0003]
In such a configuration, when a two-terminal nonlinear element such as a thin film diode (TFD) is used as a switching element and a voltage exceeding the threshold voltage of the switching element is supplied between the data line and the scanning line, switching is performed. The element is turned on and a predetermined charge is accumulated in the liquid crystal layer. Even after the charge accumulation, a voltage lower than the threshold voltage is applied to turn off the switching element. If the resistance of the liquid crystal layer is sufficiently high, the charge accumulation in the liquid crystal layer is maintained. As described above, when each switching element is driven to control the amount of charge to be accumulated, the alignment state of the liquid crystal changes for each pixel, and predetermined information can be displayed. At this time, since it is sufficient to apply a signal voltage that is turned on to the liquid crystal layer for each pixel to accumulate the charge during a certain period, the scanning lines and the scanning lines are selected by selecting each scanning line in a time-sharing manner. Multiplex drive in which data lines are shared by a plurality of pixels is possible.
[0004]
By the way, the number of display dots is increasing year by year so that more information can be displayed on a matrix display panel used in a portable electronic device such as a cellular phone. On the other hand, portable electronic devices are strongly required to have low power consumption since battery driving is the principle. Therefore, such a matrix type display panel is required to have two characteristics which are contradictory at first glance: high resolution and low power consumption. In order to solve this problem, when high resolution is required, full-screen display is used. In other cases, only a part of the screen is displayed and other areas are not displayed. Attempts have been made to reduce power consumption by the partial drive method.
[0005]
FIG. 14 is a timing chart showing drive waveforms of the display panel in the conventional partial drive method. In this example, the total number of scanning lines is 220, and the area from the 101st scanning line to the 120th scanning line is used as the display area, while the first scanning line to the 100th scanning line is used. And the area from the 121st scanning line to the 220th scanning line are non-display areas. The display panel operates in the normally white mode, and displays black in the display area.
[0006]
The scanning signal Y101 supplied to the 101st scanning line takes a selection voltage (VSP in this example) in the latter half of the 101st horizontal scanning period. Note that the other scanning signals corresponding to the display area are also set to the selection voltage (VSP or VSN) in the second half of each horizontal scanning period, as with the scanning signal Y101. On the other hand, a non-selection voltage (VHP or VHN) is always supplied to the scanning line corresponding to the non-display area.
[0007]
The data signal X supplied to a certain data line has a signal waveform with a small number of inversions and a long period in the period corresponding to the non-display area as shown in the figure, while in the period corresponding to the display area, It is a signal waveform.
[0008]
This makes it possible to display an image only in the display area and not display an image in the non-display area. First, no charge is written to the liquid crystal layer in the non-display area, and second, the power signal is reduced by extending the inversion period of the data signal X in the period corresponding to the non-display area. it can.
[0009]
[Problems to be solved by the invention]
By the way, as shown in FIG. 14, the effective value waveform X ′ of the data signal X greatly varies in the non-display period due to the influence of the low frequency component in the period. On the other hand, the effective value waveform X ′ immediately after the start of the display period is affected by the non-display period and thereafter converges to an intermediate value. That is, the effective value of the data signal X supplied to the data line is different immediately after the start of the display period and immediately before the end.
[0010]
On the other hand, since the transmittance of the liquid crystal layer changes according to the effective value of the voltage applied thereto, when the effective value of the data signal X changes, the display gradation changes under the influence.
Therefore, immediately after the start of the display period and immediately before the end, there is a problem in that the gradation actually displayed is different when displaying the same gradation, and the image quality deteriorates.
[0011]
The present invention has been made in view of such problems. The object of the present invention is to reduce power consumption and to simplify the configuration while suppressing the occurrence of image quality degradation. Another object of the present invention is to provide a method for driving a matrix display device, a matrix display device including the drive circuit, and an electronic apparatus including the display device.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, in the driving method of the matrix type display device according to the present invention, the pixels provided corresponding to the intersections of the plurality of scanning lines and the plurality of data lines are driven by the switching elements. Among the plurality of scanning lines, a display area composed of a part of the scanning lines is set to a display state, and the first non-display area composed of another scanning line and adjacent to the display area is When the second non-display area adjacent to the one non-display area is set in a non-display state, the switching element is made non-conductive with respect to each of the scanning lines belonging to the first non-display area and the second non-display area. The non-selection signal to be in the state is supplied with the polarity being inverted every one or more vertical scanning periods with reference to the intermediate value of the signal supplied to the data line, and the scanning line belonging to the second non-display area is selected. The data Each hand, the data signal consisting of a positive-side voltage level and a negative voltage level with respect to the intermediate value of the signal amplitude, Of the signal amplitude When the scanning line belonging to the first non-display area is selected with the polarity inverted in the first cycle with the intermediate value as a reference, the positive voltage level and the negative voltage are applied to each of the data lines. A data signal consisting of levels Of the signal amplitude The polarity is inverted and supplied in a second cycle shorter than the first cycle with the intermediate value as a reference.
[0013]
According to the present invention, when a scanning line in the first non-display area is selected, a data signal that is inverted in a short period is supplied. Therefore, a data signal having a long period is selected when a scanning line in the second non-display area is selected. Even when the scanning line of the display area is selected, the effective value waveform of the data signal can be converged to an intermediate voltage level between the positive voltage level and the negative voltage level. Therefore, it is possible to suppress the deterioration of the image quality of the image in the display area due to the influence of the non-display area. Note that the second period is desirably one horizontal scanning period period.
[0014]
Considering only the viewpoint of reducing power consumption, it is considered desirable to supply a signal corresponding to the intermediate value of the signal supplied to the data line to each scanning line belonging to the non-display area. . However, in this configuration, since it is necessary to separately generate a voltage corresponding to the intermediate value, it is also necessary to separately select a voltage signal corresponding to the intermediate value in the circuit for driving the scanning line. The configuration of the circuit and the scanning line driving circuit is complicated.
On the other hand, according to the present invention, for each of the scanning lines belonging to the first non-display area and the second non-display area, the non-selection signal is generated every one or more vertical scanning periods with reference to the intermediate value. Therefore, it is not necessary to generate or select a signal having a voltage corresponding to an intermediate value. For this reason, a structure is simplified. Further, since the voltage level is switched every one or more vertical scanning periods, more preferably every period longer than one vertical scanning period, the frequency of the signal supplied to the scanning line also decreases. For this reason, power consumption associated with the voltage switching operation in the circuit for driving the scanning line is suppressed, and power consumed by charging and discharging the capacitance associated with the scanning line and the driving circuit by voltage switching is also suppressed.
[0015]
In the present invention, for each of the scanning lines belonging to the display area, in one period obtained by dividing one horizontal scanning period, in the period other than the one period, the selection signal for making the switching element conductive Preferably, the non-selection signal for making the switching element non-conductive is supplied with its polarity inverted every predetermined period with reference to the intermediate value of the signal supplied to the data line. According to this configuration, the signal supplied to each of the scanning lines belonging to the display area does not change at all compared to the normal state where all the scanning lines are used as the display area. For this reason, the complication of the configuration accompanying changing the duty ratio is avoided, and the display quality of the display area does not deteriorate compared to the normal state.
[0016]
Further, in the present invention, the polarity inversion period of the positive voltage level and the negative voltage level when the scanning line belonging to the second non-display area is selected is the scanning line belonging to the second non-display area. It is desirable that the horizontal scanning period is approximately the quotient obtained by dividing the number by an integer of 2 or more. In this way, when a scanning line belonging to the second non-display area is selected, the period during which the positive voltage level signal is supplied is equal to the period during which the negative level signal is supplied. If the horizontal scanning period corresponding to the quotient obtained by dividing the number of scanning lines belonging to the second non-display area by 2 is the longest polarity inversion period, the power consumed in the voltage switching operation and the voltage switching Thus, the power consumed by charging and discharging the capacitance associated with the circuit and wiring is minimized.
[0017]
Next, in the matrix type display device according to the present invention, the pixels provided corresponding to the intersections of the plurality of scanning lines and the plurality of data lines are driven by switching elements, Among these scanning lines, a display area composed of a part of the scanning lines is set to the display state, while a first non-display area composed of another scanning line and adjacent to the display area and a first non-display area adjacent to the first non-display area. 2 when a non-display area is set to a non-display state, a non-selection signal for making the switching element non-conductive for each of the scanning lines belonging to the first non-display area and the second non-display area, When a scanning line driving circuit for supplying a polarity inverted every one or more vertical scanning periods on the basis of an intermediate value of a signal supplied to the data line and a scanning line belonging to the second non-display area are selected. A pair for each of the data lines , A data signal consisting of a positive-side voltage level and a negative voltage level with respect to the intermediate value of the signal amplitude, Of the signal amplitude When the scanning line belonging to the first non-display area is selected with the polarity inverted in the first cycle with the intermediate value as a reference, the positive voltage level and the negative voltage are applied to each of the data lines. A data signal consisting of levels Of the signal amplitude And a data line driving circuit for supplying a signal with a polarity inverted in a second period shorter than the first period with an intermediate value as a reference.
[0018]
In the present invention, the above-described effects can be achieved on both the scanning line side and the data line side. Therefore, this synergistic effect makes it possible to further reduce power consumption, further suppress the occurrence of image quality degradation, and increase the resolution and simplify the configuration.
Here, in the present invention, it is desirable that the scanning line driving circuit alternately inverts the polarity of the selection signal supplied to the adjacent scanning lines based on the intermediate value. The current-voltage characteristic of the switching element that drives the pixel is slightly different between when the positive voltage is applied and when the negative voltage is applied, and the voltage applied to the pixel may be different. According to the present invention, the polarity of the selection voltage supplied in the adjacent scanning line is inverted, and the polarity of the data signal also corresponds to the polarity of the selection signal. The polarity of the voltage applied to the pixel located on the second scanning line is alternately inverted. For this reason, the display unevenness of the pixel is not noticeable, and the flicker is not noticeable because the polarity inversion drive frequency is high.
[0019]
In the present invention, the data line driving circuit includes a memory having a region corresponding to the pixel, and when a scanning line belonging to the display region is selected, the display data is read from the memory and the display line is displayed. Based on the data, a signal having the positive voltage level and the negative voltage level is generated, and when a scanning line belonging to the first non-display area and the second non-display area is selected, the memory It is desirable to stop reading. In this configuration, the case where the scanning lines belonging to the first non-display area and the second non-display area are selected is a case where display is not necessary. According to the present invention, in such a case, reading of the memory is stopped, and as a result, the power consumption is suppressed. As a result, the power consumption can be further reduced.
[0020]
In the present invention, the switching element is a two-terminal switching element, the matrix display device includes an electro-optic material sandwiched between a pair of substrates, and the pixel includes the pair of substrates, The two-terminal switching element and the electro-optic material are preferably connected in series between a plurality of scanning lines provided on one substrate and a plurality of data lines provided on the other substrate. In the present invention, it is possible to use a three-terminal type transistor such as a transistor as a switching element. However, it is necessary to form the scanning line and the data line so as to intersect each other on one substrate. There is a difficulty in the point that becomes high. In addition, the manufacturing process is complicated. On the other hand, the use of the two-terminal type is advantageous in that since a scanning line is formed on one substrate and a data line is formed on the other substrate, a wiring short circuit does not occur in principle. Also, the manufacturing process is simplified as compared with the case of using a three-terminal type.
[0021]
In the present invention, it is preferable that the two-terminal switching element has a conductor / insulator / conductor structure connected to either the scanning line or the data line. Among these, the first layer conductor can be used as a scanning line or a data line as it is, and since the insulator is formed by anodizing the first layer conductor, it is manufactured. The process will be further simplified.
[0022]
In addition, in order to achieve the above object, the electronic apparatus according to the present invention is characterized by including the matrix display device. Therefore, in this electronic device, as described above, in the display device, the occurrence of image quality degradation is suppressed, and the resolution is increased, the power consumption is further reduced, and the configuration is simplified. Is possible.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<Electrical configuration>
First, the electrical configuration of the display device according to the embodiment of the present invention will be described. FIG. 1 is a block diagram showing this electrical configuration. As shown in this figure, in the liquid crystal panel 100, a plurality of data lines (segment electrodes) 212 are formed extending in the column (Y) direction, while a plurality of scanning lines (common electrodes) 312 are formed. Are extended in the row (X) direction, and pixels 116 are formed corresponding to the intersections of the data lines 212 and the scanning lines 312. Further, each pixel 116 includes a series connection of an electro-optic material (liquid crystal layer) 118 and a two-terminal switching element (hereinafter referred to as TFD) 220 such as a TFD (Thin Film Diode) which is an example of the switching element. . Here, in the present embodiment, for convenience of explanation, the total number of scanning lines 312 is 200, the total number of data lines 212 is 160, and a 200 × 160 matrix display device will be described. This is not intended to limit the present invention. The data line driving circuit 250 supplies data signals X1 to X160 to the data lines 212, and the scanning line driving circuit 350 supplies scanning signals Y1 to Y200 to the scanning lines 312. Is.
[0024]
In FIG. 1, the TFD 220 is connected to the data line 212 side, and the liquid crystal layer 118 is connected to the scanning line 312 side. On the contrary, the TFD 220 is connected to the scanning line 312 side. The configuration may be such that 118 is connected to the data line 212 side.
[0025]
Next, the control circuit 400 supplies various control signals and clock signals to be described later to the data line driving circuit 250 and the scanning line driving circuit 350. Note that details of the data line driver circuit 250, the scan line driver circuit 350, and the control circuit 400 will be described later.
[0026]
The drive voltage forming circuit 500 generates voltage levels VDP and VDN used as data signals and voltage levels VSP, VHP, VHN, and VSN used as scanning signals, respectively. The voltage levels VDP and VHP are shared as the same level, and similarly, the voltage levels VDN and VHN are shared as the same level. However, in the present embodiment, these voltage levels are expressed as separate notations for convenience of explanation. I will explain. The power supply circuit 600 supplies power to the control circuit 400 and the drive voltage forming circuit 500.
[0027]
<Panel configuration>
Next, a detailed configuration of the liquid crystal panel 100 will be described. FIG. 2 is a partially broken perspective view showing the structure. As shown in this figure, the liquid crystal panel 100 includes an element substrate 200 and a counter substrate 300 disposed to face the element substrate 200. Among these, pixel electrodes 234 made of a transparent conductor such as ITO (Indium Tin Oxide) are arranged in a matrix in the X direction and the Y direction on the opposing surface of the element substrate 200. The 200 pixel electrodes 234 are connected to one of the data lines 212 extending in the Y direction via the TFD 220, respectively. Here, when viewed from the substrate side, the TFD 220 is formed of a tantalum simple substance, a tantalum alloy, or the like, and is formed by anodizing the first conductor 222 branched from the data line 212. It is composed of an insulator 224 and a second conductor 226 such as chromium, and takes a conductor / insulator / conductor sandwich structure. Therefore, the TFD 220 has a diode switching characteristic in which the current-voltage characteristic is nonlinear in both positive and negative directions.
[0028]
The insulator 201 has transparency and insulating properties. The reason why the insulator 201 is provided is to prevent the first conductor 222 from being peeled off by heat treatment after the deposition of the second conductor 226. This is to prevent impurities from diffusing into the first conductor 222. Therefore, the insulator 201 can be omitted when these do not cause a problem.
[0029]
On the other hand, on the opposing surface of the opposing substrate 300, the scanning line 312 extends in the X direction and is formed so as to oppose the pixel electrode 234. The element substrate 200 and the counter substrate 300 configured as described above maintain a certain gap by a sealant and a spacer (both not shown). In this closed space, for example, TN (Twisted) is used as an electro-optic material. Nematic) type liquid crystal 105 is sealed, and thereby the liquid crystal layer 118 in FIG. 1 is formed. That is, the liquid crystal layer 118 includes the scanning line 312, the pixel electrode 234, and the liquid crystal 105 sandwiched between the electrodes at the intersection of the data line 212 and the scanning line 312.
[0030]
Therefore, in such a configuration, when a selection voltage is applied as a scanning signal via the scanning line 312, the TFD is turned on. When a data signal is applied through the data line 212 in this conductive state, a predetermined charge is accumulated in the liquid crystal layer connected to the TFD. Even if a non-selection voltage is applied after charge accumulation to make the TFD non-conductive, if the TFD has little leakage (off-leakage) and the resistance of the liquid crystal layer is sufficiently high, charge accumulation in the liquid crystal layer Is maintained. In this manner, by controlling the amount of charge accumulated by driving each TFD, the alignment state of the liquid crystal changes for each pixel, and predetermined information can be displayed.
[0031]
In addition, the counter substrate 300 is provided with, for example, a color filter arranged in a stripe shape, a mosaic shape, a triangle shape, or the like according to the use of the liquid crystal panel 100, and further, a black made of a metal material or a resin. A matrix is provided. In addition, each of the opposing surfaces of the element substrate 200 and the counter substrate 300 is provided with an alignment film or the like that is rubbed in a predetermined direction, and a polarizing plate corresponding to the alignment direction is provided on each back surface thereof. (All are not shown).
[0032]
However, in the liquid crystal panel 100, if a polymer dispersed liquid crystal in which liquid crystal is dispersed as fine particles in a polymer is used, the alignment film, the polarizing plate, and the like described above become unnecessary, so that the light utilization efficiency is increased. Therefore, it is advantageous in terms of increasing the brightness and reducing power consumption of the liquid crystal panel. When the liquid crystal panel 100 is of a reflective type, the pixel electrode 234 may be made of a highly reflective metal film such as aluminum, and the element substrate 200 may be made of an opaque semiconductor substrate.
[0033]
The TFD 220 is an example of a two-terminal switching element. In addition, an element such as a ZnO (zinc oxide) varistor or an MSI (Metal Semi-Insulator) may be used as the two-terminal switching element. Two of these elements may be connected in series or in parallel in opposite directions. This also has the advantage that the diode switching characteristics are symmetric in both positive and negative directions.
[0034]
<Control circuit>
Next, a detailed configuration of the control circuit 400 will be described. FIG. 3 is a block diagram showing a configuration of the control circuit 400. In the figure, a high frequency oscillation circuit 4006 generates a high frequency pulse signal used as a source oscillation signal of a gradation code pulse GCP described later. For this reason, the frequency of the high frequency pulse signal is much higher than that of the low frequency pulse signal that defines the 1/2 horizontal scanning period, and is about 3 MHz. The frequency dividing circuit 4004 divides the high frequency pulse signal output from the high frequency oscillation circuit 4006 to generate a low frequency pulse signal that serves as a reference for horizontal scanning. Here, in the present embodiment, the driving is performed by dividing one horizontal scanning period into the first half period and the second half period. Therefore, this low frequency pulse signal has a half horizontal scanning period. Used to define. For this reason, the frequency of the low frequency pulse signal is about 30 kHz. The control signal generation circuit 4002 is based on the low frequency panel signal output from the frequency divider circuit 4004, and various control signals and clock signals (PD1, PD2, YD, YCLK, MY, INH, LP, MX, RES, SP, etc. ) And the like.
[0035]
Here, the gradation control signal generation circuit 4008 converts the high-frequency pulse signal from the high-frequency oscillation circuit 4006 into display data indicating gradation in a half horizontal scanning period defined by the low-frequency pulse signal from the frequency dividing circuit 4004. The grayscale code pulses (grayscale control signal) GCP as shown in FIG. 10 are generated by arranging them according to the weights. In FIG. 10, the gradation code pulses GCP are arranged at an equal pitch for convenience of explanation, but may actually have different pitches.
[0036]
The control signal generation circuit 4002 generates the following various control signals, clock signals, and the like in accordance with the low frequency pulse signal from the frequency dividing circuit 4004. First, when the first partial display control signal PD1 is in a display state only in an area included in a certain scanning line 312 and a non-display area is set in other areas included in the scanning line 312 (in the case of partial display). Is a signal that is at the H level only during the period when the scanning line 312 included in the display area is selected, and is at the L level during other periods. Second, the second partial display control signal PD2 is at the H level only during a period when the scanning line 312 included in a certain area adjacent to the display area in the non-display area is selected, and is at the L level in other periods. Signal.
[0037]
Third, the start pulse YD is a pulse output at the beginning of one vertical scanning period (one frame), as shown in FIG. Fourth, the clock signal YCLK is a reference signal on the scanning line side and has a period of 1H corresponding to one horizontal scanning period as shown in FIG. Fifth, the AC drive signal MY is a signal used for AC driving of the liquid crystal pixels on the scanning line side, and as shown in FIG. 5, the signal level is inverted every horizontal scanning period 1H, and In the horizontal scanning period in which the same scanning line is selected, the signal level is inverted every frame. For this reason, the AC drive signal MY controls the driving in which the polarity of the voltage applied to the liquid crystal pixels is inverted every horizontal scanning period and the polarity is inverted every vertical scanning period.
[0038]
Sixth, the control signal INH is a signal for selecting the latter half of one horizontal scanning period, and becomes H active in the latter half as shown in FIG. Seventh, the latch pulse LP is for latching the data signal on the data line side, and is output at the beginning of one horizontal scanning period as shown in FIG. Eighth, the reset signal RES is a pulse for defining the first half period and the second half period of one horizontal scanning period on the data line side, and as shown in FIG. 10, at the beginning of the first half period and the second half period. Is output. Ninth, the AC driving signal MX is a signal used for AC driving of the liquid crystal pixels on the data line side, and as shown in FIG. 10, from the latter half of a certain horizontal scanning period 1H to the next horizontal scanning period 1H. The same level is maintained until the first half of the period, and then the level is inverted. Note that the AC drive signal MX in the second half of one horizontal scanning period and the AC drive signal MY in the same period are set so as to be at an inversion level.
[0039]
The control signal generation circuit 4002 controls the gradation control signal generation circuit 4008 to stop generating the gradation code pulse GCP when the first partial display control signal PD1 is set to the L level.
Note that the frequency dividing circuit 4004 may be replaced with a low-frequency oscillation circuit, and the two high-frequency oscillation circuits 4006 and two oscillation circuits may be provided.
[0040]
<Scanning line drive circuit>
Next, details of the scanning line driving circuit 350 will be described. FIG. 4 is a block diagram showing a configuration of the scanning line driving circuit 350. In this figure, a shift register 3502 is a 200-bit shift register corresponding to the number of scanning lines, and sequentially shifts a start pulse YD supplied at the beginning of one frame in accordance with a clock signal YCLK having a period of one horizontal scanning period. The transfer signals YS1, YS2,..., YS200 are output. Here, the transfer signals YS1 to YS200 specify which scanning line 312 should be selected in a one-to-one correspondence with each scanning line.
[0041]
Subsequently, the voltage selection signal forming circuit 3504 outputs a voltage selection signal for determining a voltage to be applied to each scanning line 312 from the AC drive signal MY and the control signal INH. In this embodiment, the voltages of the scanning signals applied to the scanning lines 312 included in the display area are VSP (positive selection voltage), VHP (positive non-selection voltage), and VHN (negative non-selection voltage). ), Four values of VSN (negative selection voltage), of which VSP or VSN, which is the selection voltage, is actually applied in the latter half of one horizontal scanning period. Further, the non-selection voltage applied after the selection voltage is applied is VHP if the selection voltage is VSP, and is VHN if the selection voltage is VSN, and is uniquely determined by the selection voltage. . Further, the intermediate voltage between VSP and VSN and the intermediate voltage between VHP and VHN are made to coincide with the reference voltage VR. In addition, the reference voltage VR is made to coincide with an intermediate voltage between a positive data voltage VDP and a negative data voltage VDN of a data signal described later.
[0042]
When the first partial display control signal PD1 is at the H level, the voltage selection signal forming circuit 3504 generates a voltage selection signal so that the voltage level of the scanning signal has the following relationship. That is, first, when a transfer signal corresponding to a certain scanning line becomes H level and the scanning line is selected, the control signal INH is at H level (second half period of one horizontal scanning period). The voltage selection signal forming circuit 3504 sets the voltage selection signal to a selection voltage according to the AC drive signal MY, and secondly, after the control signal INH transitions to the L level, it becomes a non-selection voltage corresponding to the selection voltage. Generate. Specifically, the voltage selection signal forming circuit 3504 outputs a voltage selection signal for selecting the positive side selection voltage VSP during the period in which the control signal INH is H active and the AC drive signal MY is at the H level. Thereafter, a voltage selection signal for selecting the positive side non-selection voltage VHP is output, while a voltage selection signal for selecting the negative side selection voltage VSN is output during the period when the AC drive signal MY is at the L level, Thereafter, a voltage selection signal for selecting the negative side non-selection voltage VHN is output.
[0043]
In the embodiment of the present invention, the positive (positive polarity) and negative (negative polarity) potentials applied to the scanning lines and the data lines are the higher potential side with respect to the intermediate potential of the signal applied to the data lines. Is positive and the low potential side is negative.
[0044]
On the other hand, in the present embodiment, the voltages of the scanning signals applied to the scanning lines 312 included in the non-display area are only binary values of VHP and VHN. Therefore, when the first partial display control signal PD1 is at the L level, the voltage selection signal forming circuit 3504 generates the voltage selection signal so that the voltage level of the scanning signal has the following relationship. That is, first, the transfer signal corresponding to a certain scanning line becomes H level, and the scanning line is selected, and the control signal INH becomes H level, and the latter half period of one horizontal scanning period is selected. Then, the voltage selection signal formation circuit 3504 generates a voltage selection signal so that the positive side non-selection voltage VHP and the negative side non-selection voltage VHN are inverted from one to the other.
[0045]
The level shifter 3506 expands the voltage amplitude of the voltage selection signal output by the voltage selection signal forming circuit 3504. The selector 3508 actually selects the voltage indicated by the voltage selection signal whose voltage amplitude is expanded, and supplies it to each of the corresponding scanning lines 312.
[0046]
<Voltage waveform of scanning signal>
Next, the voltage waveform of the scanning signal supplied by the scanning line driving circuit 350 having the above configuration will be considered. First, for convenience of explanation, it is assumed that the full screen display is performed, that is, the first partial display control signal PD1 is always at the H level. In this case, the voltage waveform of the scanning signal is as shown in FIG. That is, the start pulse YD is sequentially shifted every 1 horizontal scanning period 1H by the clock signal YCLK, and is output as the transfer signals YS1 to YS200, and the second half period of the 1 horizontal scanning period 1H is selected by the control signal INH. Furthermore, since the selection voltage of the scanning signal is determined according to the level of the AC drive signal MY in the latter half period, the voltage of the scanning signal supplied to one scanning line is the horizontal scanning in which the scanning line is selected. In the second half of the period, if the AC drive signal MY is at H level, for example, the positive selection voltage VSP is obtained, and then the positive non-selection voltage VHP corresponding to the selection voltage is held. Then, after one frame has elapsed, in the latter half of one horizontal scanning period, the level of the AC drive signal MY is inverted to become the L level, so that the voltage of the scanning signal supplied to the scanning line is selected on the negative side. The voltage VSN is then maintained, and thereafter, the negative non-selection voltage VHN corresponding to the selected voltage is held. For example, as shown in FIG. 5, the voltage of the scanning signal Y1 of the scanning line that is first selected in a certain nth frame becomes the positive side selection voltage VSP in the latter half of the horizontal scanning period, and then the non-selection voltage. In the next (n + 1) th frame, VHP is held, and the cycle becomes the negative selection voltage VSN in the latter half of the first horizontal scanning period, and then the negative non-selection voltage VHP is repeated.
[0047]
On the other hand, since the AC drive signal MY is inverted in signal level every horizontal scanning period 1H, the polarity of the voltage of the scanning signal supplied to the adjacent scanning line is alternately inverted every horizontal scanning period 1H. It becomes. For example, as shown in FIG. 5, if the voltage of the scanning signal Y1 to the first selected scanning line in a certain nth frame is the positive selection voltage VSP in the second half of the horizontal scanning period, the second The voltage of the scanning signal Y2 to the scanning line selected in the second period becomes the negative side selection voltage VSN in the latter half of the horizontal scanning period.
[0048]
Next, the scanning signal in the case of performing partial display will be considered. Here, as an example, the partial display as shown in FIG. 6, specifically, the pixel region scanned by the 1st to 80th scanning lines from the top and the 121st to 200th scanning in the liquid crystal panel 100. It is assumed that the pixel area scanned by the line is a non-display area, and the partial display is performed by using the pixel area scanned by the 81st to 121st scanning lines as a display area.
[0049]
Also in the case of the partial display, the start pulse YD is sequentially shifted every horizontal scanning period 1H by the clock signal YCLK, and this is output as the transfer signals YS1 to YS200 as in the case of the full screen display. . However, as shown in FIG. 7, the first partial display control signal PD1 is a total of 160 in which the 121st to 200th scanning lines and the 1st to 80th scanning lines in the next frame are selected in one vertical scanning period. Since it becomes L level in the horizontal scanning period, when the transfer signals YS1 to YS80 and YS121 to YS200 corresponding to the scanning line transition to H level and the control signal INH becomes H level in the 180 horizontal scanning period, 1 The voltage levels of the scanning signals supplied to the -80th and 121-200th scanning lines are switched from the non-selection voltage VHP to VHN, or from the non-selection voltage VHN to VHP.
[0050]
On the other hand, the first partial display control signal PD1 becomes H level in a total of 40 horizontal scanning periods in which the 81st to 120th scanning lines are selected in one vertical scanning period. As far as the scanning signal supplied to the 120th scanning line is concerned, it is the same as in the case of full screen display.
[0051]
Therefore, the scanning signal in the case of performing the partial display as shown in FIG. 6, in particular, the scanning signal supplied to the scanning line near the boundary between the non-display area and the display area is as shown in FIG. That is, the scanning signals Y1 to Y80 and Y121 to Y200 to the 1st to 80th scanning lines and the 121st to 200th scanning lines which are non-display areas are respectively selected in the middle of the horizontal scanning period of the corresponding scanning line. It is switched from one of VHP and VHN to the other. For this reason, in the present embodiment, the polarity of the non-selection voltage is inverted every frame in the scanning signal to the non-display area.
[0052]
Here, from the standpoint of reducing power consumption, it is desirable that the scanning signal to the non-display area is an intermediate voltage between voltages VDP and VDN applied as data signals. The voltage forming circuit 500 (see FIG. 1) needs to separately form an intermediate voltage, and the number of bits is also required in the voltage selection signal by the voltage selection signal forming circuit 3504 (see FIG. 4). Since the selection range of the selector 3508 is expanded, the configuration is complicated. On the other hand, according to the present embodiment, the configuration itself is not much different from the conventional configuration in which only full screen display is performed, so that the configuration is prevented from becoming complicated. In addition, the scanning signal to the non-selected region is generated only by switching a low voltage called the non-selected voltage at an extremely long interval of 1 V corresponding to one frame. The power consumed by the drive circuit 350 can be kept as low as the configuration for supplying the intermediate voltage of the data signal.
[0053]
In this embodiment, the switching interval of the non-selection voltage is a period of 1 V corresponding to one frame. However, if the interval is longer than that, power consumption associated with switching can be suppressed. For this reason, the switching interval of the non-selection voltage may be 2 V corresponding to two frames as shown in FIG. 8, or may be a period longer than that. However, fixing the scanning signal to the non-display area to one of the non-selection voltages VHP and VHN is not preferable in a display device premised on AC driving.
[0054]
On the other hand, after the scanning signals Y81 to Y120 to the 81st to 120th scanning lines as the display region become one of the selection voltage VSP or VSN in the latter half of the horizontal scanning period, the scanning signals Y81 to Y120 become the non-selection voltage corresponding to the selection voltage. The cycle is repeated, in which the other selection voltage is set in the second half of the horizontal scanning period after one frame has elapsed, and then the non-selection voltage corresponding to the selection voltage is set. Therefore, regarding the scanning signal supplied to the scanning lines in the display area, there is no change from the conventional configuration in which only full-screen display is performed. Therefore, when performing partial display, the display quality in the display area is There is no inconvenience that the display quality deteriorates compared to the screen display.
[0055]
<Data line drive circuit>
Next, details of the data line driving circuit 250 will be described. FIG. 9 is a block diagram showing a configuration of the data line driving circuit 350. In this figure, an address control circuit 2502 is for generating a row address used for reading display data, and resets the row address by a start pulse YD supplied at the beginning of one frame and 1 horizontal. The step is advanced by a latch pulse LP supplied every scanning period. However, when the first partial display control signal PD1 becomes L level, the address control circuit 2502 prohibits the supply of the row address.
[0056]
The display data RAM 2504 is a dual port RAM having areas corresponding to pixels arranged in 200 rows × 160 columns. On the writing side, display data supplied from the control circuit 400 is written to a predetermined address, while on the reading side Is configured to read one line of display data at the address specified by the row address.
[0057]
Next, the PWM decoder 2506 is for performing pulse width modulation on the data signal in accordance with the gradation, and selects a voltage selection signal for selecting the voltage of the data signals X1 to X160 as an AC drive signal in accordance with the display data. It is generated for each data line 212 from MX, the reset signal RES, and the gradation code pulse GCP. Here, in the present embodiment, the voltage of the data signal applied to the data line 212 is a binary value of VDP (positive data voltage) and VDN (negative data voltage). The display data is 3 bits (8 gradations) in this embodiment.
[0058]
First, when the first partial display control signal PD1 is at the H level, the PWM decoder 2506 generates a voltage selection signal so that the voltage level of the data signal has the following relationship. That is, the voltage level of the data signal is firstly set to a level opposite to the level of the AC drive signal MX by the reset signal RES supplied at the beginning of one horizontal scanning period, and secondly, it corresponds to the display data. The PWM decoder 2506 generates a voltage selection signal so that the relationship is inverted to the same level as the AC drive signal MX at the rise of the gradation code pulse GCP. FIG. 10 shows a binary display of a display data signal input to the PWM decoder 2506 and a voltage selection signal as a result of decoding the binary display. However, if the display data is (000), the PWM decoder 2506 is at an inverted level from the AC drive signal MX, and if the display data is (111), the PWM decoder 2506 is at the same level as the AC drive signal MX. Thus, the PWM decoder 2506 generates a voltage selection signal.
[0059]
Next, when the first partial display control signal PD1 is at the L level, the PWM decoder 2506 generates a voltage selection signal so that the voltage level of the data signal has the following relationship. When the second partial display control signal PD2 is at the L level, the PWM decoder 2506 causes the voltage level of the data signal to change from one of the positive data voltage VDP and the negative data voltage VDN to the other for a predetermined period regardless of the display data. A voltage selection signal is generated so as to be inverted every time. On the other hand, when the second partial display control signal PD2 is at the H level, the PWM decoder 2506 generates a voltage selection signal with a data value of (000) regardless of the supplied display data.
The selector 2508 actually selects the voltage indicated by the voltage selection signal from the PWM decoder 2506 and supplies it to each corresponding data line 212.
[0060]
<Voltage waveform of data signal>
Next, a data signal supplied by the data line driving circuit 250 having the above configuration will be considered. First, for convenience of explanation, it is assumed that the full screen display is performed, that is, the first partial display control signal PD1 is always at the H level. In this case, the voltage waveform of the data signal Xi (i is an integer satisfying 1 ≦ i ≦ 160) is as shown in FIG. That is, if the display data is other than (000) or (111), the voltage level of the data signal Xi is changed according to the voltage selection signal of the PWM decoder 2506 by the reset signal RES supplied at the beginning of one horizontal scanning period. The drive signal MX is reset to the level and the inversion level, and is inverted to the same level as the AC drive signal MX at the rising edge of the gradation code pulse GCP corresponding to the display data. However, if the display data is (000), the voltage level of the data signal Xi is inverted from the AC drive signal MX, whereas if the display data is (111), it is the same level as the AC drive signal MX. Is done. For this reason, in the period 1H corresponding to one horizontal scanning period, the data signal Xi has a period in which it becomes the positive data voltage VDP and a period in which it becomes the negative data voltage VDN, regardless of display data, as shown in the figure. It can be seen that they are equal to each other.
[0061]
In the second half of one horizontal scanning period, the AC drive signal MX that defines the polarity of the data signal is set to the inversion level of the AC drive signal MY that defines the polarity of the scanning signal in the second half of the period. It can also be seen that the signal Xi corresponds to the polarity of the scanning signal.
[0062]
Next, the data signal Xi when performing partial display will be considered. Again, a partial display as shown in FIG. 6 is assumed. In the following description, a certain area adjacent to the display area A in the non-display area B is referred to as a first non-display area B1, and an area obtained by subtracting the first non-display area B1 from the non-display area B. Will be referred to as a second non-display area B2.
[0063]
In this case, as shown in FIG. 11, the first partial display control signal PD1 becomes H level in a total of 40 horizontal scanning periods in which the 81st to 120th scanning lines are selected in one frame. On the other hand, it becomes L level in a total of 160 horizontal scanning periods when the 1st to 80th scanning lines and the 121st to 200th scanning lines are selected.
[0064]
Among these, during the period when the first partial display control signal PD1 is at the H level, that is, the period during which the scanning line included in the display area A is selected, the voltage of the data signal Xi is the same as the above-described full screen display. In accordance with the AC drive signal MX and the display data. Region a in FIG. 11 indicates this. Therefore, according to such a data signal Xi, in one horizontal scanning period, the period of the positive data voltage VDP and the period of the negative data voltage VDN are equal to each other, so that the first partial display control signal PD1 is Even during the period of H level, the period of the positive data voltage VDP and the period of the negative data voltage VDN are equal to each other.
[0065]
Next, in a period in which the first partial display control signal PD1 is at the L level and the second partial display control signal PD2 is in the L level, that is, a period in which the scanning line included in the second non-display area B2 is selected. consider. During this period, the voltage of the data signal Xi is changed from the positive side data voltage VDP or the negative side data voltage VDN to the other level, as shown in FIG. The total 140 horizontal scanning periods are inverted every 35 horizontal scanning periods 35H divided by “4”. Also in this period, it can be seen that the period for the positive data voltage VDP and the period for the negative data voltage VDN are equal to each other.
[0066]
Next, in a period in which the first partial display control signal PD1 is at the L level and the second partial display control signal PD2 is in the H level, that is, a period in which the scanning line included in the first non-display area B1 is selected. consider. During this period, the voltage of the data signal Xi is output by the PWM decoder 2506 as the same voltage selection signal as the display data of the data value (000). As a result, the data signal Xi coincides with the inverted version of the AC drive signal MX, and its cycle is one horizontal scanning period 1H. Region b shown in FIG. 11 indicates this.
[0067]
As shown in FIG. 11, the effective voltage waveform Xi ′ of the data signal Xi varies greatly during the period corresponding to the second non-display area, but the positive data voltage VDP during the period corresponding to the first non-display area. And converges to a reference voltage VR which is an intermediate voltage between the negative data voltage VDN. At the start of the display period, the effective voltage waveform Xi takes the reference voltage VR. Thereby, even in the case of partial display, the effective value of the data signal Xi can be maintained at the reference voltage VR over the entire display period as in the case of full screen display. As a result, the image quality in the display area A can be improved.
[0068]
Here, from the standpoint of reducing power consumption, it is desirable that the voltage of the data signal Xi in the period when the scanning line included in the non-display area B is selected be the reference voltage VR. Then, the drive voltage forming circuit 500 (see FIG. 1) needs to separately form the reference voltage VR, and an extra bit number is also required in the voltage selection signal by the PWM decoder 2506 (see FIG. 9). Furthermore, since the selection range of the selector 2508 is expanded, the configuration is complicated. On the other hand, according to the present embodiment, the configuration itself is not much different from the conventional configuration in which only full screen display is performed, so that the configuration is prevented from becoming complicated. In addition, the data signal Xi in the period in which the scanning line in the non-selected region is selected has the horizontal data voltage VDP or the negative side data voltage VDN 30 horizontal, which is extremely longer than that in the case where the scanning line in the display region is selected. Since it is generated only by switching at intervals of the scanning period, it is possible to keep the power consumed by the data line driving circuit 250 as low as the configuration for supplying the reference voltage VR when performing partial display. .
[0069]
Further, when the first partial display control signal PD1 is at the L level, in the present embodiment, as described above, the supply of the row address from the address control circuit 2502 is prohibited. Here, in the period in which the first partial display control signal PD1 is at the L level, display is not performed in that period, so display data is not necessary. Accordingly, the PWM decoder 2506 may simply ignore the display data read from the display data RAM during the period in which the first partial display control signal PD1 is at the L level. When the supply of the row address is prohibited, the power consumed for reading the display data can be suppressed.
[0070]
Similarly, during the period in which the first partial display control signal PD1 is at the L level, display is not performed during that period, so the gradation code pulse GCP is not necessary. Therefore, a configuration in which the PWM decoder 2506 ignores the gradation code pulse GCP is sufficient. However, as described above, the gradation code pulse GCP is a signal in which the high-frequency pulse signal from the high-frequency oscillation circuit 4006 is arranged in accordance with the weight of the display data indicating the gradation in the ½ horizontal scanning period. The frequency is much higher than other clock signals and control signals that serve as a ½ horizontal scanning reference. For this reason, the power consumed due to the wiring capacity is often not negligible from the whole.
[0071]
On the other hand, according to the present embodiment, when the first partial display control signal PD1 is at the L level, as described above, the control signal drive circuit 4002 (see FIG. 3) applies to the gradation control signal generation circuit 4006. Thus, since the generation of the gradation code pulse GCP is actively stopped, the power consumed due to the wiring capacity and the like, and further the power consumed by the operation according to the gradation code pulse GCP Can also be suppressed.
[0072]
<Others>
In the embodiment described above, the data signal is inverted every horizontal scanning period in 10 horizontal scanning periods 10H before and after the 40 horizontal scanning period 40H corresponding to the display area A as shown in FIG. The present invention is not limited to this, and the data signal may be inverted every horizontal scanning period only in the 10 horizontal scanning periods 10H before the 40 horizontal scanning periods 40H. That is, only the portion (B1u) adjacent to the upper side of the display region A in the first non-display region B1 shown in FIG. 6 is defined as the first non-display region B1, and the portion adjacent to the lower side (B1d) is the second non-display region B1. It may be included in the display area B2.
[0073]
In the above-described embodiment, in the period (second period) in which the scanning line belonging to the second non-display area B2 is selected, the signal level of the data signal is inverted every 35 horizontal scanning periods. In the period (first period) in which the scanning line belonging to one non-display area B1 is selected, the signal level of the data signal is inverted every horizontal scanning period. In order to bring the value close to the reference voltage VR, the data signal is inverted every horizontal scanning period in the first period. The shorter the inversion period of the data signal, the smaller the amplitude of the effective voltage waveform. Therefore, in order to converge the effective value of the data signal, it is sufficient that the inversion period of the data signal in the first period is shorter than the inversion period of the data signal in the second period.
[0074]
In the above-described embodiment, the element substrate 200 of the liquid crystal panel 100 is a transparent insulating substrate such as glass, and a two-terminal switching element such as TFD is formed on the element substrate 200 to drive the pixel 116. However, the present invention is not limited to this. For example, the pixel 116 may be driven by a TFT (Thin Film Transistor) in which a silicon thin film is formed on the substrate and a source, a drain, and a channel are formed on the thin film. For example, the element substrate 200 may be a semiconductor substrate, and the driving element of the pixel 116 may be an insulated gate field effect transistor in which a source, a drain, and a channel are formed on the surface of the semiconductor substrate. In this case, the pixel electrode 234 is formed of a reflective electrode made of a metal such as aluminum and is used as a reflective type. Further, the element substrate 101 may be a transparent substrate, or the pixel electrode 234 may be made of a reflective metal to be a reflective type.
[0075]
However, in the configuration in which the pixel 116 is driven by a transistor, it is necessary to form not only one of the data line 212 and the scanning line 312 on the element substrate 200 but also both of them, so that the possibility of a wiring short circuit is increased accordingly. Furthermore, since the TFT itself has a more complicated configuration than TFD, it is disadvantageous in that the manufacturing process becomes complicated.
Furthermore, in the embodiment, the display device using liquid crystal as an electro-optic material has been described as an example, but the present invention can be applied to a display device that performs display by electro-optic effect, such as electroluminescence, a fluorescent display tube, and a plasma display. It is. That is, the present invention is applicable to all electro-optical devices having a configuration similar to that of the liquid crystal display device described above.
[0076]
<Electronic equipment>
Next, a case where the above-described display device is applied to a portable electronic device will be described. In this case, as shown in FIG. 12, the electronic apparatus mainly includes a display information output source 1000, a display information processing circuit 1002, a drive circuit 1004, a liquid crystal panel 100, a clock generation circuit 1008, and a power supply circuit 1010. Is done. Among them, the display information output source 1000 includes a memory such as a ROM (Read Only Memory) and a RAM (Random Access Memory), a storage unit such as an optical disk device, a tuning circuit that tunes and outputs an image signal, and the like. Based on the clock signal from the clock generation circuit 1008, display information such as an image signal in a predetermined format is output to the display information processing circuit 1002. Further, the display information processing circuit 1002 has a high-level configuration including the control circuit 400 in FIG. 1, and is well known such as a serial-parallel conversion circuit, an amplification / polarity inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit. A digital signal is sequentially generated from display information input based on a clock signal, including various processing circuits, and is output to the drive circuit 1004 together with a timing signal such as a clock signal CLK and a control signal. Further, the driving circuit 1004 corresponds to the data line driving circuit 250, the scanning line driving circuit 350, the control circuit 400, and the like described above, and further includes an inspection circuit used for inspection in the manufacturing process. The power supply circuit 1010 supplies predetermined power to each circuit, and here is a concept including the drive voltage forming circuit 500 described above.
[0077]
<Mobile phone>
Next, an example in which the above-described display device is applied to a mobile phone will be described. FIG. 13 is a perspective view showing the configuration of this mobile phone. In the figure, a mobile phone 1300 includes a liquid crystal panel 100 along with a plurality of operation buttons 1302, an earpiece 1304, and a mouthpiece 1306. In this liquid crystal panel 100, a full-screen display is performed with the entire area as a display area at the time of incoming or outgoing calls, while only a region for displaying necessary information such as electric field strength, numbers, characters, etc. is displayed when waiting. Display will be performed. As a result, power consumed by the display device during standby can be suppressed, and the standby time can be prolonged.
[0078]
In addition, as an electronic device to which the display device according to the present embodiment is applied, it may be necessary to display a full screen in some cases, but in other cases, it is possible to display only a partial area. In addition to the above-described mobile phones, devices such as pagers, watches, and PDAs (personal information terminals) are suitable. However, this also applies to LCD TVs, viewfinder type, monitor direct view type video tape recorders, car navigation devices, calculators, word processors, workstations, videophones, POS terminals, touch panel devices, etc. Is possible.
[0079]
【The invention's effect】
As described above, according to the present invention, it is possible to reduce power consumption and simplify the configuration of the display device while suppressing the occurrence of image quality degradation.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an electrical configuration of a display device according to an embodiment of the present invention.
FIG. 2 is a partially broken perspective view showing a configuration of a liquid crystal panel.
FIG. 3 is a block diagram showing a configuration of a control circuit.
FIG. 4 is a block diagram illustrating a configuration of a scanning line driving circuit.
FIG. 5 is a timing chart for explaining the operation of the scanning line driving circuit;
FIG. 6 is a plan view for explaining partial display in a liquid crystal panel.
FIG. 7 is a timing chart showing a voltage waveform of a scanning signal in the case of partial display.
FIG. 8 is a timing chart showing a voltage waveform of a scanning signal in the case of partial display.
FIG. 9 is a block diagram illustrating a configuration of a data line driving circuit.
FIG. 10 is a timing chart for explaining the operation of the data driving circuit;
FIG. 11 is a timing chart showing a voltage waveform of a data signal in the case of partial display.
FIG. 12 is a block diagram illustrating a schematic configuration of an electronic apparatus to which the display device according to the embodiment is applied.
FIG. 13 is a perspective view illustrating a configuration of a mobile phone as an example of an electronic apparatus to which the display device is applied.
FIG. 14 is a timing chart showing drive waveforms of a display panel in a conventional partial drive method.
[Explanation of symbols]
100 …… LCD panel
116 …… Pixel
118 …… Liquid crystal layer
200 …… Element substrate
212 …… Data line
220 …… TFD
222... First conductor
224 …… Insulator
226 ... Second conductor
234 …… Pixel electrode
250 …… Data line driving circuit
300 …… Counter substrate
312: Scan line
350 …… Scanning line drive circuit
400 …… Control circuit
500 …… Drive voltage forming circuit
600 …… Power circuit
2504 …… Display data RAM
4006 …… High frequency oscillation circuit
4008... Gradation control signal generation circuit

Claims

A driving method of a matrix type display device for driving a pixel provided corresponding to each intersection of a plurality of scanning lines and a plurality of data lines by a switching element,
Among the plurality of scanning lines, a display area including a part of the scanning lines is set in a display state, while the first non-display area including the other scanning lines and adjacent to the display area is adjacent to the first non-display area. When the second non-display area to be in a non-display state,
For each of the scanning lines belonging to the first non-display area and the second non-display area, a non-selection signal for making the switching element non-conductive is based on an intermediate value of a signal supplied to the data line. The polarity is inverted every one or more vertical scanning periods,
The second when the scanning lines belonging to the non-display area is selected, the for each of the data lines, the data signal consisting of a positive-side voltage level and a negative voltage level with respect to the intermediate value of the signal amplitude, the signal The polarity is inverted and supplied in the first cycle with reference to the intermediate value of the amplitude ,
When a scanning line belonging to the first non-display area is selected, a data signal composed of the positive side voltage level and the negative side voltage level is set for each of the data lines with reference to an intermediate value of the signal amplitude. A method for driving a matrix display device, wherein the polarity is inverted and supplied in a second period shorter than the first period.

2. The method of driving a matrix display device according to claim 1, wherein the second period is one horizontal scanning period period.

For each of the scanning lines belonging to the display region, in one period obtained by dividing one horizontal scanning period, a selection signal for making the switching element conductive, and in a period other than the one period, the switching element is turned off. 2. The drive of a matrix type display device according to claim 1, wherein the non-selection signal to be turned on is supplied with a polarity inverted every predetermined period with reference to an intermediate value of the signal supplied to the data line. Method.

The polarity inversion period of the positive side voltage level and the negative side voltage level when a scanning line belonging to the second non-display area is selected is the integer of 2 or more, which is the number of scanning lines belonging to the second non-display area. The driving method for a matrix type display device according to claim 1, wherein the horizontal scanning period is a divided quotient .

A matrix type display device that drives a pixel provided corresponding to each intersection of a plurality of scanning lines and a plurality of data lines by a switching element,
Among the plurality of scanning lines, a display area including a part of the scanning lines is set in a display state, while the first non-display area including the other scanning lines and adjacent to the display area is adjacent to the first non-display area. When the second non-display area to be in a non-display state,
For each of the scanning lines belonging to the first non-display area and the second non-display area, a non-selection signal for making the switching element non-conductive is based on an intermediate value of a signal supplied to the data line. A scanning line driving circuit for supplying polarity inversion every one or more vertical scanning periods;
The second when the scanning lines belonging to the non-display area is selected, the for each of the data lines, the data signal consisting of a positive-side voltage level and a negative voltage level with respect to the intermediate value of the signal amplitude, the signal When the scanning line belonging to the first non-display area is selected with the polarity inverted in the first period with the intermediate value of the amplitude as a reference, the positive voltage level and the negative voltage level are selected for each of the data lines. A data line driving circuit for supplying a data signal having a side voltage level with a polarity inverted in a second period shorter than the first period with reference to an intermediate value of the signal amplitude ;
A matrix-type display device comprising:

The matrix type display device according to claim 5, wherein the scanning line driving circuit alternately inverts the polarities of the non-selection signals supplied to the adjacent scanning lines based on the intermediate value.

The data line driving circuit includes:
A memory having a region corresponding to the pixel;
When a scanning line belonging to the display area is selected, display data is read from the memory, and a signal composed of the positive voltage level and the negative voltage level is generated based on the display data,
6. The matrix type display device according to claim 5, wherein reading from the memory is stopped when a scanning line belonging to the first non-display area and the second non-display area is selected.

The switching element is a two-terminal switching element;
The matrix type display device comprises an electro-optic material sandwiched between a pair of substrates,
The pixel includes the two-terminal switching element and the electro-optic material between a plurality of scanning lines provided on one of the pair of substrates and a plurality of data lines provided on the other substrate. The matrix type display device according to any one of claims 5 to 7, wherein and are connected in series.

9. The matrix type display device according to claim 8, wherein the two-terminal switching element has a conductor / insulator / conductor structure connected to either the scanning line or the data line.

An electronic apparatus comprising the matrix display device according to claim 5.