JP3777131B2 - 電子部品実装方法 - Google Patents
電子部品実装方法 Download PDFInfo
- Publication number
- JP3777131B2 JP3777131B2 JP2002056273A JP2002056273A JP3777131B2 JP 3777131 B2 JP3777131 B2 JP 3777131B2 JP 2002056273 A JP2002056273 A JP 2002056273A JP 2002056273 A JP2002056273 A JP 2002056273A JP 3777131 B2 JP3777131 B2 JP 3777131B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- electronic component
- wiring
- row direction
- connecting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims description 47
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 7
- 238000009825 accumulation Methods 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 description 14
- 230000001070 adhesive effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000002788 crimping Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、電子部品実装方法に関し、特に、フリップチップ装着に適用して有効な電子部品実装方法に関する。
【0002】
【従来の技術】
配線基板に電子部品、例えば半導体チップをフリップチップ装着する場合に、1個(1枚)の配線基板ごとに半導体チップを装着していては、装着に時間がかかりすぎることから、生産性を向上するために、複数の配線基板を集合した多連配線基板として同時に複数の電子部品を装着することが行われている。
【0003】
図6は、従来の多連配線基板の平面図である。図において、1は個々の配線基板2、2、…を全体として連結保持するための多連配線基板の枠体であり、通常、配線基板2と同一素材で一体に形成される。配線基板の素材としては、寸法安定性の高い低膨張率の高価な基板が用いられる。行列状に配置された複数の配線基板2相互間には分離帯としての間隙1sが形成され、また配線基板2相互間の間隙1s以外の残部には配線基板2を相互に連結するための連結部3、3、…が形成されている。連結部3により、配線基板2は相互に連結され、行方向、列方向に固定され多連配線基板を構成することができる。連結部3は、配線基板2の4つの角部において隣接する配線基板2又は枠体1に連結するように行方向及び列方向に同様に形成されている。なお、連結部3が配線基板2と連結する部分の破線3aは、電子部品の装着が終了した後に、多連配線基板から個々の配線基板2に分離するための基板切断線である。
【0004】
図7は、従来の多連配線基板への電子部品の実装方法の説明図である。図6と同一の部分には、同一の符号を付して詳細な説明は省略する。多連配線基板への電子部品の実装方法においては、各配線基板2に、各電子部品4が、例えば、異方導電性接着材(図示しない)を用いてフリップチップ装着されるが、その場合の工程を大きく分ければ、仮止めの工程と、本圧着の工程とがある。先ず仮止めの工程においては、電子部品4の表面(配線基板2に向き合う面)に形成された突起電極(図示せず)が、配線基板2の表面(図上手前側)上に形成されている配線パターン(図示せず)に、異方導電性接着材を介して位置合せされ、電子部品4は、各配線基板2に仮止めされる。位置合せと仮止めは、通常短時間で済むことから、1個の電子部品4毎に行われ、例えば、図上最下行の配線基板2の左側から順次右へ、さらに中の行、最上行へと順次行われる。図においては、3行4列合計12個の電子部品4の仮止めを終了した状態を示している。仮止めを終了した後の本圧着の工程においては、例えば、100〜200℃の加熱条件で5〜10秒程度の加圧が行われる。図上先端に矢印を有する太線5は、この加圧状態を模式的に表したものである。即ち、本圧着における加圧は、電子部品4とほぼ等しい面積か、あるいは多少大きい面積を有する加圧ツール(太線5に相当する)により、電子部品4の裏側(図上電子部品4の手前側)から配線基板2側への圧力を加えることによりなされる。この加圧により、電子部品4の各突起電極は、配線基板2の配線パターンに接続され、また、異方導電性接着材の加熱による硬化により電子部品4は、配線基板2に接着固定される。
【0005】
このような従来の多連配線基板において、ガラスエポキシ樹脂基板のような熱膨張率の大きい基板を用いると、本圧着における加熱温度が高い(例えば、約100〜200℃)こと、また、長い加熱時間(例えば、約5〜10秒)を必要とすることから、配線基板2において、熱膨張が生じる。この熱膨張は、同時に実装される行方向または列方向において、連結部3を介して累積的に作用することから、無視できない配線基板2の寸法変化を生じる。つまり、配線基板2に電子部品4を装着する場合に、配線基板2の配線パターンと電子部品4の突起電極との位置ずれを生じ、いわゆる実装不良を生じる。
【0006】
例として、行方向に配置され、同時に加熱、加圧される配線基板2の平面上の寸法変形について説明する。各列の配線基板2の寸法変形は、連結部3を介して行方向全体において累積される。従って、基準点を左端列の配線基板2(図上左端から数えて1列目の配線基板2)の中央においた場合に、右端列の配線基板2(同じく4列目の配線基板2)の中央においては被加熱時の寸法(即ち位置)に対し、数十μm程度から数百μm程度の変化を生じる。配線基板2の寸法の変化は、配線基板2の上に形成されている配線パターンの寸法の変化をもたらす。電子部品4の突起電極(端子)のピッチは、通常、数十μmから数百μm程度であることから、配線基板2の寸法が数十μm程度から数百μm程度変化することは、たちまち、配線基板2に電子部品4を装着する際の位置ずれによる装着不良につながる。つまり、配線基板2への電子部品4の装着時に、多連配線基板1における配線基板2の寸法変化が生じることから、装着時の歩留まり不良が生じる。従って、生産性を向上させてコストダウンを図るための多連配線基板1が、コストダウンという目的を十分に達成できなかった。
【0007】
【発明が解決しようとする課題】
このように、従来の多連配線基板は熱膨張率の高いガラスエポキシ樹脂基板等を利用できないという問題があった。
【0009】
本発明は斯かる事情に鑑みなされたものであり、その目的とするところは、熱膨張率の高いガラスエポキシ樹脂基板等を利用した多連配線基板により、配線基板へ電子部品を精確にフリップチップ装着し得る電子部品実装方法を提供することにある。
【0010】
【課題を解決するための手段】
第1発明に係る電子部品実装方法は、同一平面に行列状に配置する配線基板を前記行方向又は列方向のいずれか一方向のみに形成する連結部を介して固定する多連配線基板へ電子部品をフリップチップ装着する電子部品実装方法であって、前記フリップチップ装着は、前記一方向と異なる他方向に配置する配線基板において同時にすることを特徴とする。
【0016】
第2発明に係る電子部品実装方法は、同一平面に行列状に配置する配線基板を、前記行方向又は列方向のいずれか一方向における連結部の幅を該一方向と異なる他方向における連結部の幅より大きくして該他方向に配置する配線基板の加熱時における寸法変化の累積を抑制する構成とした連結部を介して固定する多連配線基板へ電子部品をフリップチップ装着する電子部品実装方法であって、前記フリップチップ装着は、前記他方向に配置する配線基板において同時にすることを特徴とする。
【0022】
第1発明、第2発明においては、多連配線基板上の各配線基板への電子部品の装着を、連結部を設けない方向において、あるいは配線基板の加熱時における寸法変化の累積が抑制される方向において、同時にすることとしたので、フリップチップ装着時の加熱により同時に装着される方向における配線基板の熱膨張に起因する配線基板の寸法変形を抑制でき、電子部品を本圧着する際における電子部品の突起電極と配線基板の配線パターンとの精確な位置合せが可能となり、位置ずれの防止が可能となる。
【0023】
【発明の実施の形態】
以下本発明をその実施の形態を示す図面に基づいて詳述する。
<実施の形態1>
図1は、本発明の実施の形態1に係る多連配線基板の説明図である。同図(a)は平面図を、同図(b)は(a)における矢符BB方向の断面図、同図(c)は(a)における矢符CC方向の断面図である。コの字状に形成された枠体1は、その枠の内側に行方向(図上、左右方向)に4個の配線基板2が並置形成され、列方向(図上、上下方向)には3個の配線基板2が並置形成される。つまり、全体として計12個の配線基板2が1個の多連配線基板の枠体1により同一平面に固定配置され、一体的に保持されている。枠体1と配線基板2は、製造コスト低減、作業性等の観点から通常は同一の絶縁性の素材で一体的に形成される。なお、行方向、列方向の個数はこれに限るものではなく、自由に設定変更可能であることは言うまでもない。
【0024】
配線基板2の大きさ(平面上の幅と長さ)は例えば、数cm程度から十数cm程度のものまで種々の大きさのものが可能である。配線基板2の素材は、通常は熱膨張率の低いものが用いられるが、本発明においては、熱膨張率の比較的高いガラスエポキシ樹脂基板であっても利用が可能である。配線基板2の平面上の外郭形状(輪郭形状)はここでは、簡略化のため四辺形としているが、これに限る必要はなく、部分的に凹部、凸部、あるいは曲線部が形成されていても良い。この平面上の外郭形状は配線基板2が適用される完成品、例えば、携帯電話、PDA(Personal Digital Assistant:携帯情報端末)等への配線基板2の実装空間等により適宜設計されるものである。配線基板2の表面には図示しない配線パターンが、例えば銅箔により形成され、装着される電子部品と電気的に接続され外部端子(図示しない)から完成品(図示しない)への接続がされる。
【0025】
枠体1と配線基板2との間、あるいは配線基板2相互間には、連結部3、3が形成され、配線基板2、2を行列状に配置固定している。ここで、連結部3、3は、各配線基板2の列方向(図上、上下方向)の縁辺(あるいは側面)にのみ形成され、配線基板2の行方向の縁辺には形成されていない。つまり、配線基板2は列方向においてのみ相互に連結固定されている。また配線基板2と枠体1との連結においても、列方向においてのみ相互に連結固定される。配線基板2は、コ字状の枠体1の上下枠に連結固定されることから、配線基板2、2を相互に確実に連結固定して全体として一体の行列状に配置することができる。従って、行方向に配置する配線基板2、2相互間においては、配線基板2の行方向の縁辺は完全に隣接する配線基板2と分離され、間隙1sに面する形状となっている。なお、連結部3は、配線基板2と同一素材により一体的に形成することにより、安価な多連配線基板とすることができる。
【0026】
配線基板相互間の連結部3、3をこのような連結構造とすることにより、行方向に配置され、同時に加熱、加圧される配線基板2、2において、行方向における熱膨張の累積が生じる経路を完全に除去できる。つまり、熱膨張による寸法の変化を個々の配線基板2の範囲内に抑制でき、行方向に配置された個々の配線基板2において生じる熱膨張が行方向において累積されることがない。例えば、行方向の長さが約4cm、列方向の長さが約5cmの配線基板2において、基準点を左端列の配線基板2(図上左端から数えて1列目の配線基板2)の中央においた場合に、右端列の配線基板2(同じく4列目の配線基板2)の中央においては被加熱時の寸法に対し、数μm程度以下の寸法変化に抑制することができた。
【0027】
通常、電子部品の突起電極(端子)のピッチは、数十μmから数百μm程度であることから、行方向に配置する配線基板2における数μm程度の寸法変化は、配線パターンの寸法変化としては十分許容できる範囲であり、電子部品を装着するための熱圧着(加熱、加圧)が同時に行われる行方向に配置する配線基板2への電子部品接続時の位置ずれを防止できる。つまり、実施の形態1の多連配線基板においては、従来の多連配線基板に比較して、電子部品の装着歩留まり、即ち実装歩留まりを大幅に向上することができ、大幅なコストダウンを実現できる。
【0028】
なお、連結部3が配線基板2と連結する部分の破線3aは、電子部品の装着が終了した後に、多連配線基板から個々の配線基板2に分離するための基板切断線である。また、実施の形態1においては、列方向にのみ連結部3を形成することとしたが、行方向にのみ連結部3を形成することにしても良いことは言うまでも無い。この場合の電子部品の装着は、列方向に配置する配線基板2、2において同時にすることになる。
【0029】
同図(b)においては、連結部3の断面、配線基板2の列方向の側面、列方向の間隙1sが示されている。同図(c)においては、配線基板2の断面、行方向の間隙1sが示されている。
【0030】
<実施の形態2>
図2は、本発明の実施の形態2に係る多連配線基板への電子部品の実装方法の説明図である。同図(a)は平面図を、同図(b)は(a)における矢符BB方向の断面図である。図1と同一の部分には、同一の符号を付して詳細な説明は省略する。多連配線基板への電子部品の実装方法においては、各配線基板2に、各電子部品4が、例えば、異方導電性接着材(図示しない)を用いてフリップチップ装着される。電子部品4は、例えば、半導体チップ(大規模集積回路即ちLSI)等である。電子部品4をフリップチップ装着する場合の工程を大きく分ければ、仮止めの工程と、本圧着の工程とがある。先ず仮止めの工程においては、電子部品4の表面(配線基板2に向き合う面)に形成された突起電極(図示しない)が、配線基板2の表面(図上手前側)上に形成されている配線パターン(図示しない)に、異方導電性接着材を介して位置合せされ、電子部品4は、各配線基板2に仮止めされる。位置合せと仮止めは、通常短時間で済むことから、1個の電子部品4毎に行われ、例えば、図上最下行の配線基板2の左側から順次右へ、さらに中の行、最上行へと順次行われる。図においては、3行4列合計12個の電子部品4の仮止めを終了した状態を示している。
【0031】
配線パターンは、例えば、銅薄膜からなり、配線基板2に適宜接着剤等を用いて接着された銅薄膜を配線パターンに応じてエッチング等を施すことにより形成される。配線基板2および配線パターンの上には、異方導電性接着剤が塗布、あるいは予め成形されたシート状の薄膜を載置溶解等することにより形成される。異方導電性接着剤は、通常エポキシ樹脂系接着剤である。異方導電性接着剤は、約数μm〜10μm程度の直径を有する合成樹脂製粒子あるいは金属製粒子の表面に金メッキ等を施した導電粒子が、粒子密度数百万個/mm3程度で含有される。異方導電性接着剤は、一定の方向に加圧されることにより、加圧方向に存在する導電粒子が相互に接続され導電路を生じることにより加圧方向にのみ導電性(異方導電性)を持たせることができる。つまり、配線基板2の上に塗布等により形成された異方導電性接着剤を介して、突起電極を有する電子部品4が、配線基板2の方向に加熱、加圧されることにより、異方導電性接着剤を介して配線基板2の表面に形成された配線パターンに接続され、電子部品4と配線基板2との間の電気的接続がなされる。
【0032】
仮止めを終了した後の本圧着の工程においては、例えば、100〜200℃の加熱条件で5〜10秒程度の加圧が行われる。本圧着の工程は、仮止めの工程に比較して長時間、高温度を必要とすることから、仮止めと同様に1個ずつ圧着していては、製造工程のスループット(生産性)が悪くなる。従って、本圧着の工程においては、複数の電子部品4を同時に加熱、加圧して生産性を向上させている。図上先端に矢印を有する太線5は、行方向に配置された4個の配線基板2と4個の電子部品4との本圧着を同時に行うことを模式的に表したものである。本圧着における加熱及び加圧は、電子部品4とほぼ等しい面積か、あるいは多少大きい面積を有する加圧ツール(太線5に相当する)により、電子部品4の裏側(図上電子部品4の手前側)から配線基板2側への加熱及び加圧によりなされる。この加熱及び加圧により、電子部品4の各突起電極は、配線基板2の配線パターンに接続され、また、異方導電性接着材の加熱による硬化により電子部品4は、配線基板2に接着固定される。
【0033】
同図(b)においては、配線基板2の断面、電子部品4の断面及び、加熱ツールの加熱及び加圧が模式的に太線5により示されている。
【0034】
実施の形態2における電子部品の実装方法において用いる多連配線基板は、実施の形態1における多連配線基板と同様に、行方向又は列方向のいずれか一方向のみに形成する連結部3を介して行列状に配線基板2を配置する多連配線基板である。図においては、例として列方向にのみ連結部3、3を設けた多連配線基板を示す。このような多連配線基板を用いた場合、配線基板2の配線パターンと電子部品4の突起電極とを接続する工程である本圧着は、連結部3が存在しない行方向に配置する配線基板2、2(図上列方向の4個)において同時に行う。つまり、熱膨張の伝達経路を完全に除去している行方向において、同時に本圧着を行うことから、行方向に配置する配線基板2の熱膨張の累積が生じない状態において本圧着をすることができ、行方向における配線基板2の寸法変化の発生を防止できる。従って、電子部品4の本圧着時における電子部品4の突起電極と配線基板2上の配線パターンとの間の精確な位置合せが可能となり、また、電子部品4の突起電極と配線基板2上の配線パターンとの間の位置ずれを防止することが可能となる。
【0035】
図3は、電子部品を本圧着した後に多連配線基板から切離した配線基板の平面図である。多連配線基板における配線基板2に電子部品4を本圧着したのち、各配線基板2は、連結部3、3を基板切断線(破線3a。図2参照)において切断され、個々の配線基板2となる。図において、配線基板2の表面周辺部には必要に応じ適宜、図示しない出力端子が配線パターンとして形成され、配線基板2が適用される完成品、例えば、携帯電話、PDA等への電気的な接続を可能としている。また、電子部品4の上部は必要に応じて、図示しないエポキシ樹脂等の合成樹脂により被覆され、周囲環境からの保護を図る。
【0036】
<実施の形態3>
図4は、本発明の実施の形態3に係る多連配線基板の平面図である。図1と同一の部分には、同一の符号を付して詳細な説明は省略する。実施の形態3においては、連結部3を配線基板2の角部2cから一定距離だけ内側、つまり配線基板2の縁辺において中心寄りの部位に形成している。また、角部2cを円弧状に形成していることから、配線基板2の機械的強度を維持できる。連結部3を角部2cから離れた部位に形成することにより、多連配線基板を各々の配線基板2、2に切離す際に、角部2cにおける切断をする必要が無いことから角部2cの形状をそのまま維持でき、角部2cの割れ、欠け等の形状不良を防止できる。また、角部2cにおける配線基板2の機械的強度を維持できることから、取り扱いが容易で、製品歩留まりの良い配線基板2とすることができる。
【0037】
<実施の形態4>
図5は、本発明の実施の形態4に係る多連配線基板の平面図である。図1等と同一の部分には、同一の符号を付して詳細な説明は省略する。図において、多連配線基板は、各配線基板2の間に、列方向における連結部3と行方向における連結部3cとを備えている。列方向における連結部3の幅は、行方向における連結部3cの幅より大きくし、行方向に配置する配線基板2の加熱時における行方向の寸法変化の累積を抑制する構成としている。つまり、列方向の連結部3の連結強度を行方向の連結部3cの連結強度より強くすることにより、行方向に配置する配線基板2への加熱時において、行方向における連結部3cの連結を相対的に無視できることができ、実施の形態1と同様な効果を得ることができる。このような相対的な効果を得るためには、列方向の連結部3の幅に対し、行方向の連結部3cの幅を例えば、約4分の1ないし約10分の1程度以下にすれば十分であった。この構成により、行方向における配線基板2の熱膨張による基板寸法の変化の累積を小さく抑制することができ、配線基板2の寸法の変化の累積に起因する配線基板上の配線パターンの寸法変化(位置ずれ)を防止することができる。なお、列方向の連結部3、行方向の連結部3cは、配線基板2と同一素材で形成することにより、安価な多連配線基板とすることができる。また、連結部3cは、連結部3と同時に切断することができ、連結部3cを設けることによる工程上の問題は全く生じない。
【0038】
実施の形態4においては、さらに、連結部3cの中間にS字状の屈曲部を備えている。連結強度の弱い行方向に形成する連結部3cは、行方向に配置する配線基板2への加熱時において、屈曲部において配線基板2による双方向からの熱膨張を吸収することができるから配線基板2の熱膨張の累積に起因する配線基板2における寸法の変化を一層低減することができる。
【0039】
【発明の効果】
第1発明、第2発明にあっては、電子部品のフリップチップ装着時において、同時に装着される方向における配線基板の熱膨張に起因する配線基板の寸法変化を抑制でき、電子部品と配線基板との精確な位置合せが可能で、位置ずれ防止が可能となり、高歩留まりの電子部品実装方法を実現できる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る多連配線基板の説明図である。
【図2】本発明の実施の形態2に係る多連配線基板への電子部品の実装方法の説明図である。
【図3】電子部品を本圧着した後に多連配線基板から切離した配線基板の平面図である。
【図4】本発明の実施の形態3に係る多連配線基板の平面図である。
【図5】本発明の実施の形態4に係る多連配線基板の平面図である。
【図6】従来の多連配線基板の平面図である。
【図7】従来の多連配線基板への電子部品の実装方法の説明図である。
【符号の説明】
1 枠体
2 配線基板
3、3c 連結部
4 電子部品
Claims (2)
- 同一平面に行列状に配置する配線基板を前記行方向又は列方向のいずれか一方向のみに形成する連結部を介して固定する多連配線基板へ電子部品をフリップチップ装着する電子部品実装方法であって、
前記フリップチップ装着は、前記一方向と異なる他方向に配置する配線基板において同時にすることを特徴とする電子部品実装方法。 - 同一平面に行列状に配置する配線基板を、前記行方向又は列方向のいずれか一方向における連結部の幅を該一方向と異なる他方向における連結部の幅より大きくして該他方向に配置する配線基板の加熱時における寸法変化の累積を抑制する構成とした連結部を介して固定する多連配線基板へ電子部品をフリップチップ装着する電子部品実装方法であって、
前記フリップチップ装着は、前記他方向に配置する配線基板において同時にすることを特徴とする電子部品実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002056273A JP3777131B2 (ja) | 2002-03-01 | 2002-03-01 | 電子部品実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002056273A JP3777131B2 (ja) | 2002-03-01 | 2002-03-01 | 電子部品実装方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006021473A Division JP2006135357A (ja) | 2006-01-30 | 2006-01-30 | 多連配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003258393A JP2003258393A (ja) | 2003-09-12 |
JP3777131B2 true JP3777131B2 (ja) | 2006-05-24 |
Family
ID=28666890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002056273A Expired - Fee Related JP3777131B2 (ja) | 2002-03-01 | 2002-03-01 | 電子部品実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3777131B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005322878A (ja) * | 2004-04-09 | 2005-11-17 | Dainippon Printing Co Ltd | 印刷配線基板の組付パネル、印刷配線基板の実装用単位シート、リジッド−フレキシブル基板及びこれらの製造方法 |
JP6550516B1 (ja) * | 2018-09-18 | 2019-07-24 | レノボ・シンガポール・プライベート・リミテッド | パネル、pcbおよびpcbの製造方法 |
-
2002
- 2002-03-01 JP JP2002056273A patent/JP3777131B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003258393A (ja) | 2003-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3022393B2 (ja) | 半導体装置およびリードフレームならびに半導体装置の製造方法 | |
US8105856B2 (en) | Method of manufacturing semiconductor device with wiring on side surface thereof | |
US11895769B2 (en) | Module, terminal assembly, and method for producing module | |
EP1005086A2 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
KR20020027233A (ko) | 반도체 장치 및 그의 제조 방법 | |
JP2001015679A (ja) | 半導体装置及びその製造方法 | |
CN211150513U (zh) | 封装体 | |
US20170033039A1 (en) | Semiconductor package and method of manufacturing the same | |
US20080044948A1 (en) | Manufacturing method for resin sealed semiconductor device | |
CN101278383A (zh) | 电子电路装置及其制造方法 | |
US6603210B2 (en) | Semiconductor module and producing method therefor | |
EP2184960B1 (en) | Circuit board and method for manufacturing circuit board | |
JP2021530098A (ja) | 半導体チップ積層配置、およびそのような半導体チップ積層配置を製造するための半導体チップ | |
KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
JP3777131B2 (ja) | 電子部品実装方法 | |
JP2002134651A (ja) | ベースレス半導体装置およびその製造方法 | |
KR20000028840A (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
JP2006135357A (ja) | 多連配線基板 | |
WO1997001865A1 (en) | Semiconductor device and method of manufacturing the same | |
EP0204102A2 (en) | Direct connection of lead frame having flexible, tapered leads and mechanical die support | |
US6396132B1 (en) | Semiconductor device with improved interconnections between the chip and the terminals, and process for its manufacture | |
JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
JP3398556B2 (ja) | 半導体装置の製造方法 | |
JPH10154768A (ja) | 半導体装置及びその製造方法 | |
JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060224 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |