JP3765899B2

JP3765899B2 - 伝送装置

Info

Publication number: JP3765899B2
Application number: JP01269197A
Authority: JP
Inventors: 克一大原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-01-27
Filing date: 1997-01-27
Publication date: 2006-04-12
Anticipated expiration: 2017-01-27
Also published as: US6314097B1; JPH10209995A

Description

【０００１】
【発明の属する技術分野】
本発明は光通信ネットワークで用いられる光伝送装置に関し、特に同期ディジタル・ハイアラーキを用いた光通信ネットワークで用いられる光伝送装置に関する。
【０００２】
光通信ネットワークは、電話、ファクシミリ、画像等のデータを統合して広帯域サービスを提供する手段として実用化されている。光通信ネットワークのユーザ・網インタフェースは国際標準化されており、同期ディジタル・ハイアラーキ（ＳｙｎｃｈｒｏｎｏｕｓＤｉｇｉｔａｌＨｉｅｒａｒｃｙ：ＳＤＨ）として知られている（ＣＣＩＴＴ勧告Ｇ７０７、Ｇ７０８、Ｇ７０９）。このＳＤＨに準拠したネットワークとして、例えば北米ではＳＯＮＥＴ（ＳｙｎｃｈｒｏｎｏｕｓＯｐｔｉｃａｌＮＥＴｗｏｒｋ）として実用化されている。
【０００３】
【従来の技術】
はじめに、ＳＯＮＥＴについて、簡単に説明する。なお、ＳＯＮＥＴについては、例えば次の文献に詳述されている：ＷｉｌｌｉａｍＳｔａｌｌｉｎｇｓ、”ＩＳＤＮａｎｄＢｒｏａｄｂａｎｄＩＳＤＮ、ＭａｃｍｉｌｌａｎＰｕｂｌｉｓｈｉｎｇＣｏｍｐａｎｙ、１９９２、ｐｐ．５４６−５５８。
【０００４】
ＳＯＮＥＴでは、多重化された光信号（ＯｐｔｉｃａｌＣａｒｒｉｅｒ：ＯＣ）を伝送する。伝送装置では、この光信号と電気信号との変換処理を行う。この電気信号は、同期トランスポート信号（ＳｙｎｃｈｒｏｎｏｕｓＴｒａｎｓｐｏｒｔＳｉｇｎａｌｓ：ＳＴＳ）と呼ばれる。。ＳＯＮＥＴの基本伝送速度は５１．８４Ｍｂ／ｓである。この基本伝送速度の光信号をＯＣ−１（ＯｐｔｉｃａｌＣａｒｒｉｅｒＬｅｖｅｌＮ；ＯＣ−Ｎと略される；なお、Ｎは任意の整数で、この例ではＮ＝１）と表記し、対応する電気信号をＳＴＳ−１（ＳｙｎｃｈｒｏｎｏｕｓＴｒａｎｓｐｏｒｔＣａｒｒｉｅｒＬｅｖｅｌＮ；ＳＴＳ−Ｎと略される）と表記する。例えば、ＯＣ−１２と表記すれば６２２．０８０Ｍｂ／ｓ（＝１２×５１．８４Ｍｂ／ｓ）の伝送速度を有する光信号を意味する。ＳＯＮＥＴでは、上記基本伝送速度の整数倍の信号を扱う。上記ＯＣ−１２の光信号は１２個のＳＴＳ−１信号をバイトレベルで多重化してＳＴＳ−１２を生成し、これを光信号に変換することで得られる。通常、ＳＴＳ−Ｎを構成する複数の信号を多重化する際には、バイトレベルのインターリーブ処理が行われる。
【０００５】
なお、ＳＯＮＥＴのＳＴＳ−３（１５５．５２Ｍｂ／ｓ）は、ＳＤＨの同期トランスポートモジュールＳＴＭ−１に相当する（ＳＴＭ：ＳｙｎｃｈｒｏｎｏｕｓＴｒａｎｐｏｒｔＭｏｄｕｌｅ）。また、上記ＳＴＳ−１２はＳＴＭ−４に相当する。
【０００６】
信号ＳＴＳ−１は、より低い伝送速度の低次群のディジタル信号ＤＳ−０（６４ｋｂ／ｓ）、ＤＳ−１（１．５Ｍｂ／ｓ）、ＤＳ−２（６．３Ｍｂ／ｓ）及びＤＳ−３（４５Ｍｂ／ｓ）を順次多重化することで得られる。
図９は、ＳＯＮＥＴのネットワークの概念を示す図である。端末１、２からの信号は伝送装置３、７でそれぞれ多重化された後光信号に変換され、光ファイバケーブルで構成される伝送路８に送出される。伝送路８中には、中継装置４、５、６が設けられている。特に、中継装置５は信号を終端する機能（Ａｄｄ−Ｄｒｏｐ）を具備する。また、図９に示すように、ＳＯＮＥＴではセクション（ｓｅｃｔｉｏｎ）、ライン（ｌｉｎｅ）及びパス（ｐａｔｈ）が定義される。セクションとは、伝送装置や中継装置間の光伝送部分を示す。ラインとは、終端機能を有する伝送装置や中継装置間の光伝送部分を示す。また、パスとはエンド・ツー・エンドの光伝送部分に関する。
【０００７】
図１０（ａ）はＳＴＳ−１のフレームフォーマットを示す図である。図示するように、信号ＳＴＳ−１は８１０オクテットから成り、１２５μｓ毎に伝送される。８１０オクテットは、９０オクテットの行が９つマトリクス状に配列されてなる。換言すれば、９行×９０列のマトリクス構成である。最初の３列（３オクテット×９行）は種々の伝送に関する制御情報が格納されるオーバヘッドを構成し、基本的に最初の３行はセクションオーバヘッド、残りの６行はラインオーバヘッドである。また９行×８７オクテットはペイロードで、この中に９行×１オクテットのパスオーバヘッドが設けられている。なお、これらのオーバヘッドを構成する制御情報をオーバヘッド情報とも言う。
【０００８】
また、図１０（ｂ）はＳＴＳ−３のフレームフォーマットを示す。ＳＤＨの特徴として、積み上げによる新たなフォーマットを作成しないものである。すなわち、新たなＳＴＳ−３用のヘッダを設けることなく単純にＳＴＳ−１信号をそのヘッダを含めバイト多重したものである。
【０００９】
図１１（ａ）は、上記セクションオーバヘッド及びラインオーバヘッドを示し、図１１（ｂ）は上記パスオーバヘッドを示す。これらの各バイトの意味は周知のものなので、ここでの説明は省略する。
ＳＯＮＥＴの一例を図１２に示す。図１２に示す構成は、最も伝送速度が高い伝送装置１０Ａ、１０Ｂ、１０Ｃ及び１０Ｄを光ファイバケーブル１１₁及び１１₂を用いて２重にループ状（リング状）に接続したものである。伝送装置１０Ａ〜１０Ｄにはそれぞれ、これらの伝送装置と同一伝送速度の伝送装置又は伝送装置１０Ａ〜１０Ｄよりも伝送速度が低い低次群の伝送装置が接続されている。図１２の構成では、伝送装置１０Ａには、低次群の伝送装置１２ａ、１２ｂ、１２ｃ、１２ｄ・・・が接続されている。伝送装置１０Ａを例にとると、伝送装置１２ａ、１２ｂ、１２ｃ、１２ｄ等から光ファイバケーブル１３ａ、１３ｂ、１３ｃ、１３ｄ等を介して受信した信号を多重化して、同一光信号を伝送装置１０Ｂと１０Ｄの両方又はいずれか一方に送出する。なお、図１２において、便宜上、各伝送装置１０Ａ〜１０Ｄの一方をイースト（Ｅａｓｔ）と呼び、他方をウェスト（Ｗｅｓｔ）と呼ぶ場合がある。図１２に示す例では、伝送装置１０Ａのイースト側には伝送装置１０Ｄが位置し、ウェスト側には伝送装置１０Ｂが位置している。
【００１０】
なお、図１２では省略するが各伝送装置１２ａ、１２ｂ，１２ｃ、１２ｄにはより低次群の伝送装置が光ファイバケーブルで接続されている。このように、電話器、ファックス、パソコン等の端末からの信号を所定のハイアラーキに従い順次多重化し、伝送装置１０Ａ〜１０Ｄを介して伝送する。また、例えば伝送装置１０Ｂ、１０Ｄはそれぞれ中継装置（リジェネレータ）の場合もある。
【００１１】
図１３は、図１２に示す伝送装置１０Ａの構成を示すブロック図である。伝送装置１０Ａは複数のライン終端部２１₁、２１₂・・・２１_n（ｎは任意の整数）、マルチプレクサ／デマルチプレクサ（ＭＵＸ／ＤＭＵＸ）２２、タイムスロットアサイメント部２３（以下、ＴＳＡ部２３という）及びＤＣＣ中継／放送部２４を有する。ライン終端部２１₁の現用側ＯＣ−Ｎ（Ｗ）は例えばイースト方向の光ファイバケーブル１１₁、１１₂に接続され、予備側のＯＣ−Ｎ（Ｐ）はウェスト側の光ファイバケーブル１１₁、１１₂に接続されている。ライン終端部２１₂は例えば、光ファイバケーブル１３ａ（図１２では、便宜上１本の線で示してある）に接続されている。光ファイバケーブル１１₁、１１₂は例えばＯＣ−４８の光信号を伝送し、光ファイバケーブル１３ａは例えばＯＣ−１２の光信号を伝送する。
【００１２】
各ライン終端部２１₁〜２１_nは、現用回線側のライン終端器２５ｗと予備回線側のライン終端器２５ｐと、オーバヘッド終端器２６とを具備する。ライン終端器２５ｗ、２５ｐはそれそれ、オーバヘッドを終端（分離（ｄｒｏｐ）及び付加（ａｄｄ））する機能を有する。すなわち、ライン終端部２５ｗ、２５ｐは光／電気変換、スクランブル／デスクランブル、オーバヘッドとデータの分離／付加等のライン終端処理を行う。また、ライン終端部２５ｗ、２５ｐは、残りのデータをマルチプレクサ／デマルチプレクサ２２に出力する。また、ライン終端部２５ｗ、２５ｐはマルチプレクサ／デマルチプレクサ２２から受け取ったデータにオーバヘッドを付加する。オーバヘッド終端器２６は、オーバヘッド終端処理、すなわちライン終端器２５ｗ、２５ｐから受け取ったオーバヘッドをバイト毎に分離してバイト毎のオーバヘッド・バイトを出力する処理及びオーバヘッド・バイトをライン終端器２５ｗ、２５ｐに出力して信号に付加する処理を行う。
【００１３】
マルチプレクサ／デマルチプレクサ２２は、ライン終端部２１₁〜２１_nから受け取ったデータを分離してＳＴＳ−１レベルの信号に分離するデマルチプレクサ機能と、ＴＳＡ部２３からのＳＴＳ−１レベルの信号を多重化処理してＳＴＳ−Ｎ（ＯＣ−Ｎとなる）レベルの信号を出力する。例えば、ライン終端部２１₁がＳＴＳ−４８の場合には、マルチプレクサ／デマルチプレクサ２２はＳＴＳ−４８を４８個のＳＴＳ−１に分離し、またＴＳＡ部２３からの４８個のＳＴＳ−１を多重化処理する。
【００１４】
ＴＳＡ部２３はタイムスロットアサイメント処理により、ＳＴＳ−１のタイムスロット上の位置を割り付ける処理を行う。例えば、光ファイバケーブル１１₁からのＳＴＳ−４８の信号を分離した４８個のＳＴＳ−１信号に変換し、出力すべきラインの所定のタイムスロット位置に割り付ける。
【００１５】
ＤＣＣ中継／放送部２４は、各ライン終端部２１₁〜２１_nのオーバヘッド終端器２６から中継や放送が必要な所定の制御データ、例えば図１１に示すデータ通信用チャネルＤ１〜Ｄ１２（以下、ＤＣＣデータと略す）を取り出して、所定の処理を行う。これらのデータ通信用チャネルＤ１〜Ｄ１２は、例えば保守者間のデータ通信用として用いられ、Ｄ１〜Ｄ３はセクション間の通信に用いられ、Ｄ４〜Ｄ１２はライン間の通信に用いられる。例えば、光ファイバケーブル１１₁からの信号中のＤＣＣデータを複数の光ファイバケーブルに中継する場合や、すべての光ファイバケーブルに放送する場合には、ＤＣＣ中継／放送部２４が所定の中継／放送処理を行う。
【００１６】
上記各部は、ＣＰＵバス２６を介して接続されたＣＰＵ２５で制御される。
図１４は、図１３に示すライン終端器２５ｗ、２５ｐの内部構成を示すブロック図である。以下、ライン終端器２５ｗの構成として説明する。ライン終端器２５ｗは、光／電気信号変換部（Ｏ／Ｅ）３１、デスクランブラ部（ＤＳＣＲ）３２、フレーム同期回路部（Ｆｒａｍｅｒ）３３、オーバヘッド・バイト分離部（ＯＨｄｒｏｐ）３４、信号分離部（ＤＭＵＸ）３５、電気／光信号変換部（Ｅ／Ｏ）３６、スクランブラ部（ＳＣＲ）３７、フレームパルス生成部（ＰＧ）３８、オーバヘッド・バイト付加部（ＯＨａｄｄ）３９、及び信号多重部（ＭＵＸ）４０を有する。
【００１７】
光／電気信号変換部３１は、光ファイバケーブル（例えばイースト側の光ファイバケーブル１１₁）から受信した光信号を電気信号に変換する。デスクランブラ部３２は、この電気信号にデスクランブル処理を施す。光／電気信号変換部３１は変換した電気信号からクロックＣＬＫを抽出し、フレーム同期回路部３３に出力する。フレーム同期回路部３３は、デスクランブル処理された信号（図１４ではＤＡＴＡと表示してある）とクロックＣＬＫとからフレーム同期信号（ＳＴＳ−１の場合の１フレームは図１２に示す９０オクテット×９ライン）を生成し、オーバヘッド・バイト分離部３４及び信号分離部３５に出力する。オーバヘッド・バイト分離部３４は、上記信号ＤＡＴＡからオーバヘッドとデータとを分離する。分離したオーバヘッド（ＤＲＯＰＯＨＢ）はオーバヘッド終端器２６へ出力される。信号分離部３５は、フレーム同期信号に従いオーバヘッド・バイト分離部３４からのデータをフレーム毎に分離し、分離したデータ（ＤＲＯＰＤａｔａ）をマルチプレクサ／デマルチプレクサ２２を介してＴＳＡ部２２に出力する。以上が受信系である。
【００１８】
送信系は、受信系で抽出されたクロックＣＬＫと同一周波数のマスタークロッククロックＭＣＬＫで動作する。フレームパルス生成部３８はマスタークロックＭＣＬＫからフレームパルスを生成し、オーバヘッド・バイト付加部３９及び信号多重部４０に出力する。信号多重部４０は、ＴＳＡ部２２からマルチプレクサ／デマルチプレクサ２２を介して受け取ったデータ（ＡＤＤＤａｔａ）をフレーム単位に多重する。オーバヘッド・バイト付加部３９はオーバヘッド終端器２６からのオーバヘッド（ＡＤＤＯＨＢ）をフレーム単位に多重化したデータに付加する。図１４では、この状態の信号をＤＡＴＡと表記してある。スクランブラ部３７は信号ＤＡＴＡにスクランブル処理を施す。電気／光信号変換部３６はスクランブラ部３７からの信号を光信号に変換して、光ファイバケーブルに出力する。
【００１９】
図１５は、オーバヘッド終端器２６の内部構成を示すブロック図である。図１４に示すライン終端部からのオーバヘッド（ＤＲＯＰＯＨＢ）は、受信バッファ部（ＲＥＣｂｕｆ）４１、受信フレームパルス生成部（ＲＰＧ）４２、オーバヘッド・バイト分離部（ＤＭＵＸ）４３、オーバヘッド・バイト受信レジスタ（ＩＮＦ−Ｒ）４４及びオーバヘッド・バイト受信シリアル・ポート（Ｓ−ＰＯＲＴＲ）４５を有する入力系で処理される。また、ライン終端部へ出力されるオーバヘッドバイト（ＡＤＤＯＨＢ）は、出力バッファ部（ＯＵＴｂｕｆ）４６、送信フレームパルス生成部（ＳＰＧ）４７、オーバヘッド・バイト多重部４８、オーバヘッド・バイト送信レジスタ（ＩＮＦ−Ｓ）４９及びオーバヘッド・バイト送信シリアル・ポート（Ｓ−ＰＯＲＴＳ）５０を有する出力系で処理される。
【００２０】
オーバヘッド終端器２６からのオーバヘッド（ＤＲＯＰＯＨＢ）は受信バッファ部４１で一旦蓄積された後、オーバヘッド・バイト分離部４３に与えられる。オーバヘッド・バイト分離部４３は、受信フレームパルス生成部４２が出力するフレームパルスを用いて、受け取ったオーバヘッドをバイト単位に分離する。分離されたオーバヘッド・バイトは、受信レジスタ４４及び受信シリアル・ポート４５に出力される。受信レジスタ４４に格納されたオーバヘッド・バイトは、図１３に示すＣＰＵ２５が処理すべきオーバヘッド・バイトで、例えばＫ１、Ｋ２バイトからなるＡＰＳ（ＡｕｔｏｍａｔｉｃＰｒｏｔｅｃｔｉｏｎＳｗｉｔｃｈｉｎｇ）等のＣＰＵ２５での処理が必要なものである。受信シリアル・ポート４５は複数のシリアルポートを有し、ＣＰＵ２５が処理すべき以外のオーバヘッド・バイト（ＯＨＢＲ）をポート単位に出力するもので、例えば音声通信用のオーバヘッド・バイトＥ１、Ｅ２は、図示を省略する音声コーデックに接続されている。中継又は放送されるべきＤＣＣデータは、この受信シリアル・ポート４５を介して、ＤＣＣ中継／放送部２４に出力される。
【００２１】
出力系の送信レジスタ４９にはＣＰＵバス２６からのオーバヘッド・バイトが一旦蓄積され、オーバヘッド・バイト多重部４８に出力される。図示を省略する各シリアルポートからのオーバヘッド・バイト（ＯＨＢＳ）及びＤＣＣ中継／放送部２４からのオーバヘッド・バイトＤＣＣは、送信シリアル・ポート５０を介してオーバヘッド・バイト多重部４８に出力される。オーバヘッド・バイト多重部４８は、送信フレームパルス生成部４７がマスタクロックＭＣＬＫから生成した送信フレームパルスに従い、受け取ったオーバヘッド・バイトを多重化し、出力バッファ部４６を介して、図１４に示す信号多重部４０に出力する。
【００２２】
図１６は、ＤＣＣ中継／放送部２４内部の構成を示すブロック図である。図１５に示す各オーバヘッド・バイト終端部２６の受信シリアルポート４５からのオーバヘッド・バイトＯＨＢＲのうちＤＣＣデータは各ライン毎に、図１３に示すＣＰＵ２５の動作クロックに同期して、受信バッファ部（ＲＥＣｂｕｆ）５１を介してプロトコル終端部５３に与えられる。プロトコル終端部５３は上記動作クロックに同期して動作する。このプロトコル終端部５３から出力されたオーバヘッド・バイトＤＣＣは出力バッファ部（ＯＵＴｂｕｆ）５２を介して、図１５に示す各オーバヘッド・バイト終端部２６の送信シリアル・ポート５０に出力される。プロトコル終端部５３は、マイクロプロセッサ等で構成され、オーバヘッド・バイトＤＣＣの終端処理を行う。これに対し、オーバヘッド・バイトＤＣＣ内に中継又は放送の指示があった場合には、プロトコル終端部５３は受信したオーバヘッド・バイトＤＣＣを出力バッファ部５２を介して対応するオーバヘッド・バイト終端部２６に出力する（中継／放送処理）。
【００２３】
【発明が解決しようとする課題】
しかしながら、上記従来技術は次の問題点を有する。
オーバヘッドは各ライン終端部２１₁〜２１_n毎に設けられたオーバヘッド処理器２６で終端され、バイト単位に処理される。各ライン終端器２１₁〜２１_nがオーバヘッド・バイト終端部２６を具備しているため、ライン終端部２１₁〜２１_nの負担が大きく、また装置規模も大きくなってしまう。
【００２４】
また、中継／放送に必要なオーバヘッド・バイトＤＣＣは、ＤＣＣ中継／放送部２４に集められ、ここで終端される。すなわち、一旦バイト単位に分解したオーバヘッド・バイトを中継や放送のためにＤＣＣ／放送部２４に集線する必要があり、ライン終端部の数が増えるほど信号線接続が複雑になる。また、新たに中継や放送すべきオーバヘッド・バイトを加えるような場合には、各ライン終端部２１₁〜２１_n及びＤＣＣ中継／放送部２４で対応する設定、例えばバッファ５１、５２の追加及びプロトコル終端部５３の変更を行う必要があり、対応が煩雑である。
【００２５】
従って、本発明は上記従来技術の問題点を解決し、ライン終端部の処理を軽減して、オーバヘッド情報を効率よく処理できる伝送装置を提供することを目的とする。
【００２６】
【課題を解決するための手段】
請求項１に記載の発明は、オーバヘッド情報を有する信号を伝送する伝送路を複数収容する伝送装置において、各伝送路（ライン）上の信号のオーバヘッド情報を収集して終端する終端部を具備し、
前記終端部は、信号から分離したオーバヘッド情報を伝送路毎にセルに格納して出力し、またセルに格納されたオーバヘッド情報を信号に付加する処理を行う第１の処理部と、該第１の処理部が出力したセル内のオーバヘッド情報を取り出し、また信号に付加すべきオーバヘッド情報をセルに格納して前記第１の処理部に出力する第２の処理部とを有し、
前記第２の処理部は、前記第１の処理部から受け取ったある伝送路からのオーバヘッド情報が他の伝送路へ中継又は放送すべきものである場合、該オーバヘッド情報をセルに格納して第１の処理部へ返送する処理部を有することを特徴とする伝送装置である。オーバヘッド情報を収集した後、中継又は放送すべきオーバヘッド情報は再びセル化して第１の処理部に返送されるので、第２の処理部で中継又は放送すべきオーバヘッド情報とその他の情報とを同様に扱うことができる。すなわち、従来のＤＣＣ中継／放送部２４（図１３）のように、中継／放送の制御を行う専用の手段を別個に設ける必要がない。中継又は放送すべきオーバヘッド情報とその他の情報とを同様に扱うことができるということは、中継又は放送すべきオーバヘッド情報を任意に選択できることを意味するので、従来のようにＤＣＣ中継／放送部２４やプロトコル終端部５３（図１６）をその都度変更する必要がない。なお、オーバヘッド情報の終端部は、後述する実施の形態のＡＴＭ処理部８０、ＡＴＭ中継／連続性保護部６４、及びオーバヘッド処理部６５を含むものであり、第１の処理部は、実施の形態中のＡＴＭ処理部８０に対応し、第２の処理部はオーバヘッド処理部６５に対応し、上記第２の処理部内の処理部は、実施の形態のセレクタ１３１、バッファ１４２、セレクタ１５１に相当する。
【００２９】
請求項２に記載の発明は、オーバヘッド情報を有する信号を伝送する伝送路を複数収容する伝送装置において、各伝送路上の信号のオーバヘッド情報を収集して終端する終端部を具備し、前記終端部は、信号から分離したオーバヘッド情報を伝送路毎にセルに格納して出力し、またセルに格納されたオーバヘッド情報を信号に付加する処理を行う第１の処理部と、該第１の処理部が出力したセル内のオーバヘッド情報を取り出し、また信号に付加すべきオーバヘッド情報をセルに格納して前記第１の処理部に出力する第２の処理部と、前記伝送路毎のセルを多重化して、前記第１の処理部と前記第２の処理部との間で伝送するための第３の処理部を有することを特徴とする。セルを多重化して伝送するので、効率よく第１及び第２の処理部間でオーバヘッド情報を伝送することができる。なお、第３の処理部は実施の形態中のＡＴＭ中継／連続性保護部６４に対応する。
【００３０】
請求項３記載の発明は、請求項２において、前記第３の処理部が多重化したセルを非同期で伝送することを特徴とする。非同期であるから、各伝送路の周波数が完全に一致していなくとも、異なる伝送路上のオーバヘッド情報をセル化し多重化して伝送することができる。非同期伝送の一例は、ＡＴＭである。
【００３１】
請求項４に記載の発明は、オーバヘッド情報を有する信号を伝送する伝送路を複数収容する伝送装置において、
各伝送路上の信号のオーバヘッド情報を収集して終端する終端部を具備し、
前記終端部は、信号から分離したオーバヘッド情報を伝送路毎にセルに格納して出力し、またセルに格納されたオーバヘッド情報を信号に付加する処理を行う第１の処理部と、該第１の処理部が出力したセル内のオーバヘッド情報を取り出し、また信号に付加すべきオーバヘッド情報をセルに格納して前記第１の処理部に出力する第２の処理部とを有し、前記第２の処理部は、取り出したオーバヘッド情報を構成するデータを連続性を有するデータに変換するための変換部を具備することを特徴とする。セル化して収集されたオーバヘッド情報をセルから取り出した状態では、オーバヘッド情報はバースト性を有する。従って、セルから取り出したオーバヘッド情報を処理できるように連続性を有するデータに変換する。変換部は、実施の形態のＤＰＬＬ回路１３３に相当する。
【００３２】
請求項５に記載の発明は、請求項４において、前記変換部が、オーバヘッド情報を一時記憶するメモリと、所定のクロックから該メモリの読み出し用クロックを生成するカウンタ及びオーバヘッド情報の周波数変動に応じて前記カウンタを制御する制御部とを含むディジタルＰＬＬ回路とを有することを特徴とする。これにより、オーバヘッド情報の周波数変動があっても、連続性を有するデータを平均化することができる。上記メモリは実施の形態のＦＩＦＯメモリ２０７に対応し、制御部はＦＩＦＯメモリ２０７以外の図７に示すＤＰＬＬ回路の各部である。
【００３３】
請求項６に記載の発明は、請求項１乃至５のいずれか１項において、セルがＡＴＭセルであることを規定したものである。
【００３４】
【発明の実施の形態】
図１は、本発明の一実施の形態による伝送装置のブロック図である。図示する伝送装置は、ライン終端部６１₁、６１₂、・・・、６１_n、マルチプレクサ／デマルチプレクサ６２、タイムスロットアサイメント部（ＴＳＡ部）６３、ＡＴＭ中継／連続性保護部６４及びオーバヘッド処理部６５を有する。オーバヘッド処理部６５はＣＰＵバス６７に接続されている。ＣＰＵバス６７にはＣＰＵ６６が接続されている。また、オーバヘッド処理部６５には、ＤＣＣデータを処理するデータ処理部６８が接続されている。ここで、ＡＴＭとは、ＡｓｙｎｃｈｒｏｎｏｕｓＴｒａｎｓｆｅｒＭｏｄｅの略である。図１に示すＣＰＵ６６、データ処理部６８は、伝送装置内部に設けてもよく、また伝送装置外部に設けてもよい。なお、オーバヘッド処理部６５は、後述するようにＤＣＣデータを出力するポート以外にも複数のポート（例えば、音声コーデック接続用のポート）を具備するが、図１では省略してある。
【００３５】
本実施例の特徴を要約すると、各ライン終端部６１₁〜６１_nではオーバヘッドを数十バイトまとめて分離（ｄｒｏｐ）、付加（ａｄｄ）してＡＴＭ中継／連続性保護部６４に出力する（すなわち、従来のように、バイト単位に終端することはしない）。具体的に説明すると、図１２に示すＳＴＳ−１のフォーマットの場合、１フレームに含まれる３６オクテットのオーバヘッド・バイトがまとめて分離／付加の処理される。ＡＴＭ中継／連続性保護部６４は、各ライン終端部６１₁〜６１_nから受け取ったオーバヘッドをＡＴＭセルに組み立て、光ファイバケーブルで構成されるＡＴＭ伝送路６９を介してオーバヘッド処理部６５に出力する。オーバヘッド処理部６５はＡＴＭセルからオーバヘッド・バイトを取り出し、終端する。オーバヘッド・バイトのうち中継や放送が必要なものは、オーバヘッド処理部６５でＡＴＭセルに組み立てられ、ＡＴＭ中継／連続性保護部６４に返送される。ＡＴＭ中継／連続性保護部６４は、ＡＴＭセルから中継又は放送すべきオーバヘッド・バイトを取り出し、対応するライン終端部に出力する。
【００３６】
このように、各ラインのオーバヘッドの処理は中継や放送すべきものを含めオーバヘッド処理部６５で一括して行われるため、各ライン終端部６１₁〜６１_nにオーバヘッド終端部を設ける必要がなく、その負荷を軽減できるとともに、従来のように中継や放送すべきオーバヘッド・バイトを集線する必要がない。また、中継や放送すべきオーバヘッド・バイトは他のオーバヘッド・バイトと同様に取り扱われるので、中継や放送すべきオーバヘッド・バイトの追加や削除は簡単に行える。
【００３７】
ＡＴＭ伝送を用いる理由は次の通りである。各ラインのオーバヘッドは非同期である。ＡＴＭ伝送は非同期であり、非同期のオーバヘッドを転送するには好都合である。ＡＴＭ伝送はセルをＡＴＭ伝送路に載せるだけであり、ＡＴＭ伝送路の周波数とセルの周波数が一致している必要はない。従って、ＡＴＭ伝送路の周波数がすべてのオーバヘッドを合計した周波数より十分に大きければ、問題はない。ただし、各ラインに周波数変動があるとＡＴＭセルに揺らぎ（周波数変動）が生じる。バースト状のＡＴＭセルから抽出されたオーバヘッド・バイトに揺らぎがあると、各ポートでは連続したデータにならない。よって、この揺らぎを吸収してデータ出力を平均化するために、後述するディジタルＰＬＬ（ＤＰＬＬ）回路を用いる。なお、ＡＴＭセルの送出順によっても揺らぎが生じる。すなわち、ＡＴＭセルはいつも同じ周期で存在する必要がないため、ＡＴＭ伝送路が混み合っていればＡＴＭセルが待たされるので揺らぎが発生する。しかしながら、この場合の揺らぎは定常的に発生するものではなく、またこのような揺らぎは周波数変動が大きい。最終的な各ポートでのデータの連続性を保証ためには、このような揺らぎにＤＰＬＬ回路を追従させる必要はない。よって、この揺らぎによる周波数変動をしないようなＤＰＬＬ回路である必要がある。このようなＤＰＬＬ回路については後述する。
【００３８】
図２は、図１に示すライン終端部７１ｗ、７１ｐの内部構成を示す図である。なお、図２中、図１４に示す構成要素と同一のものには同一の参照番号を付けてある。以下、便宜上、ライン終端部７１ｗとして説明する。ライン終端部７１ｗは、図１４に示す構成に対し、ＡＴＭ処理部８０を加えた構成である。
【００３９】
ＡＴＭ処理部８０は、シリアル／パラレル変換部（以下、Ｓ／Ｐ変換部という）８１、ＡＴＭ多重分離部（ＭＵＸ／ＤＭＵＸ）８２、ＦＩＦＯメモリで構成される送信データメモリ部（ＦＩＦＯ−Ｓ）８３、パラレル／シリアル変換部（以下、Ｐ／Ｓ変換部という）８４、ＦＩＦＯメモリで構成される受信データメモリ部（ＦＩＦＯ−Ｒ）８５、及びＡＴＭフレームパルス生成部８６を有する。オーバヘッド・バイト分離部３４で分離されたオーバヘッド・バイトは受信データメモリ部８５を介して、ＡＴＭ多重分離部８２に与えられる。ＡＴＭ多重分離部８２は、受け取ったオーバヘッド・バイトをＡＴＭセル（５３バイト）が組み立ててられるように多重化する。ＡＴＭセルの組み立てについては、後述する。Ｐ／Ｓ変換部８４は多重化されたデータをシリアルデータに変換して、ＡＴＭ中継／連続性保護部６４に出力する（ＡＴＭＯＵＴ）。
【００４０】
また、ＡＴＭ中継／連続性保護部６４から受信した多重化されたデータ（ＡＴＭＩＮ）は、Ｓ／Ｐ変換部８１でパラレルデータに変換され、ＡＴＭ多重分離部８２に出力される。ＡＴＭ多重分離部８２は、受信した多重化データからオーバヘッド・バイトを分離し、送信データメモリ部８３を介してオーバヘッド・バイト付加部３９に出力する。なお、ＡＴＭ多重分離部８２及び送信データメモリ部８３は、ＡＴＭフレームパルス生成部８６が生成するフレームパルスに同期して動作する。
【００４１】
図３は、ＡＴＭセルのフレームフォーマットを示す図である。ＡＴＭセルは、５バイトのヘッダと４８バイトのユーザ情報領域（ペイロード）とからなる５３バイト長固定のセルである。５バイトのヘッダは、ＧＦＣ（ＧｅｎｅｒｉｃＦｌｏｗＣｏｎｔｒｏｌ）、ＶＰＩ（ＶｉｒｔｕａｌＰａｔｈＩｄｅｎｔｉｆｉｅｒ）、ＶＣＩ（ＶｉｒｔｕａｌＣｈａｎｎｅｌＩｄｅｎｔｉｆｉｅｒ）、ＰＴ（ＰａｙｌｏａｄＴｙｐｅ）、ＣＬＰ（ＣｅｌｌＬｏｓｓＰｒｉｏｒｉｔｙ）、ＨＥＣ（ＨｅａｄｅｒＥｒｒｏｒＣｏｎｔｒｏｌ）の制御情報を有する。ＡＴＭセルのフレームフォーマットは周知なので、ここでの説明は省略する。
【００４２】
前述したＡＴＭ多重分離部８２は、オーバヘッド分離部３４で分離し、受信データメモリ部８５に蓄積したオーバヘッド・バイトをＡＴＭセルのユーザ情報領域に割り付ける処理を行う。図４に示すように、ユーザ情報領域を領域ＩとＩＩに分割する。領域ＩはＣＰＵ６６が処理するオーバヘッド・バイトを格納するために用い、領域ＩＩはその他のオーバヘッド・バイトを格納するために用いる。図１３に示す各オーバヘッド・バイトをＡＴＭセル内に割り付ける位置は、予め決められている。例えば、ＣＰＵ６６で処理されるＡＰＳのＫ１、Ｋ２バイトに対し、ＡＴＭセルの領域Ｉの第６及び第７オクテットが割り付けられる。また、ＤＣＣデータを構成するオーバヘッド・バイトＤ１〜Ｄ１２に対し、ＡＴＭセルの領域ＩＩの所定の１２バイトがそれぞれ割り付けられる。このように、オーバヘッド・バイトの格納位置が予め決められているため、ＡＣＴセルの受信側では、カウンタ等を用いて簡単にＡＴＭセルから所望のオーバヘッド・バイトを取り出せる。
【００４３】
また、ＡＴＭ多重分離部８２は、ライン終端装置のＩＤ及び現在処理しているオーバヘッド・バイトがＳＴＳ−Ｎのどのチャネル（ＳＴＳ−４８の場合には、４８チャネル中のチャネル）のものなのかを識別するデータを、ＶＣＩに設定する。更に、ＡＴＭセル多重分離部８２は、その他のヘッダ情報を設定する。
【００４４】
ＡＴＭ多重分離部８２は、また上記Ｓ／Ｐ変換部８１を介して受信したＡＴＭセルからオーバヘッド・バイトを取り出し、送信データメモリ部８３に出力する処理を行う。なお、１つのＡＴＭ伝送路６９を用いているため、ＶＰＩはある値に固定でよい（ＶＰＩは１つを意味する）。
【００４５】
図５は、図１に示すＡＴＭ中継／連続性保護部６４の内部構成を示すブロック図である。ＡＴＭ中継／連続性保護部６４は、受信バッファ部（ＲＥＣｂｕｆ）９１、ＡＴＭセルルーチング部９２、ＦＩＦＯメモリで構成される受信メモリ部（ＦＩＦＯ−Ｒ）９３、ＡＴＭ多重分離部（ＡＴＭＭＵＸ／ＤＭＵＸ）９４、電気／光信号変換部（Ｅ／Ｏ）９５、送信バッファ部（ＯＵＴｂｕｆ）９６、受信メモリ部（ＦＩＦＯ−Ｓ）９７、光／電気信号変換部（Ｏ／Ｅ）９８、フレームパルス生成部（ＰＧ）９９及び連続性検出／保護部（ＤＥＴ／ＰＲＣＴ）１００を具備する。
【００４６】
各ライン終端部６１₁〜６１_nで数十バイトまとめて分離されたオーバヘッド・バイトは受信バッファ部９１を介してＡＴＭセルルーチング部９２に出力される。ＡＴＭセルルーチング部９１は、受信バッファ部９１からのＡＴＭセルに対し所定のＡＴＭセルルーチング処理を行う。前述したように、ＡＴＭセルはＡＴＭ伝送路６９を介してオーバヘッド処理部６５に接続されているため、受信バッファ部９１からのＡＴＭセルに対するルーチング処理は、実質的に受け取ったＡＴＭセルをスルーさせるものである。そして、ＡＴＭセルは受信メモリ部９３に一時的に格納される。連続性検出／保護部１００は、ＡＴＭセルルーチング部９２内のＡＴＭセルに格納されたＣＰＵ６６が処理するオーバヘッド・バイトを監視し、複数のＡＴＭセル間のオーバヘッド・バイトの連続性が保証されるように制御する。例えば、オーバヘッド・バイトの中にエラーがあったような場合には、エラーのあるオーバヘッド・バイトを出力する代わりに、以前受信したエラーのないオーバヘッド・バイトを出力する。
【００４７】
このようにして、受信メモリ部９３は、ＡＴＭセルルーチング部９２及び連続性検出／保護部１００からのＡＴＭセルを格納した後、ＡＴＭ多重／分離部９４に出力する。
ＡＴＭ多重／分離部９４は、受信メモリ部９３から受け取ったＡＴＭセルを多重化して、電気／光信号変換部９５に出力する。多重化されたＡＴＭセルは、電気／光信号変換部９５で光信号に変換され、光信号ＡＴＭＯＵＴとして図１に示すＡＴＭ伝送路６９に出力される。
【００４８】
また、ＡＴＭ伝送路６９を介して受信された光信号ＡＴＭＩＮは、光／電気信号変換部９８で電気信号に変換された後、多重分離部９４で各ＡＴＭセルに分離され、送信メモリ部９７に一旦格納された後、ＡＴＭセルルーチング部９２に与えられる。ＡＴＭセルルーチング部９２は各ＡＴＭセルからオーバヘッド・バイトを取り出し、ＶＣＩを参照して、送信バッファ部９６に設けられた各ライン対応の内部バッファの内のＶＣＩで指示されるラインに対応した内部バッファに出力する。
【００４９】
なお、フレームパルス生成部９９は、マスタクロックＭＣＬＫからフレームを示すフレームパルスを生成して、受信バッファ部９３、ＡＴＭ多重／分離化部９４及び送信バッファ部９７に出力する。これらの各部は、フレームパルスで指示されたフレーム単位に動作する。
【００５０】
図６は、図１に示すオーバヘッド処理部６５の内部構成を示すブロック図である。オーバヘッド処理部６５は、受信系、送信系及びタイミング系からなる。受信系は、光伝送路６９に接続された光／電気信号変換部１８１、第１のオーバヘッド・バイト抽出部１１０、第２のオーバヘッド・バイト抽出部１２０及びポート出力部１３０を有する。送信系は、ポート入力部１４０、第１のオーバヘッド・バイト挿入部１５０、第２のオーバヘッド・バイト挿入部１６０、タイミング信号生成部１７０、及び光伝送路６９に接続された電気／光信号変換部１８２を有する。
【００５１】
第１のオーバヘッド・バイト抽出部１１０は、図１に示すＣＰＵ６６が処理するオーバヘッド・バイトを選択してＣＰＵバス６７に出力するもので、ＡＴＭインタフェース（Ｉ／Ｆ）部１１１と抽出部（ＤＲＯＰ）１１２とを有する。ＡＴＭインタフェース部１１１は、オーバヘッドバイトＤＡＴＡ、オーバヘッドカウント値ＯＨＣ及びＶＣＩを出力する。オーバヘッドカウント値ＯＨＣは、内部に設けられたカウンタの出力で、図４に示すＡＴＭセルの領域Ｉ（ＣＰＵ６６が処理すべきオーバヘッド・バイトを格納する領域）の各バイト領域を示すオーバヘッドカウント値を出力する。ＶＣＩはどのラインのどのチャネルに関するオーバヘッドなのかを示す。抽出部１１２は、オーバヘッドカウント値ＯＨＣが領域Ｉ内の各バイト領域を示しているときには、ＡＴＭインタフェース部１１１が出力するオーバヘッド・バイトを取り込んで、ＶＣＩの情報とともにＣＰＵバス６７に出力する。
【００５２】
第２のオーバヘッド・バイト抽出部１２０は、各ポートに出力されるオーバヘッド・バイトを抽出して、ポート出力部１３０に出力するもので、ＡＴＭインタフェース（Ｉ／Ｆ）部１２１とＴＳＡ部１２２とを有する。ＡＴＭインタフェース部１１１は、オーバヘッドバイトＤＡＴＡ、オーバヘッドカウント値ＯＨＣ及びＶＣＩを出力する。オーバヘッドカウント値ＯＨＣは、内部に設けられたカウンタの出力で、図４に示すＡＴＭセルの領域ＩＩ（各ポートに出力されるべきオーバヘッド・バイトを格納する領域）の各バイト領域を示すオーバヘッドカウント値を出力する。ＶＣＩはどのラインのどのチャネルに関するオーバヘッドなのかを示す。ＴＳＡ部１２２は、オーバヘッドカウント値ＯＨＣが領域ＩＩ内の各バイト領域を示しているときには、ＶＣＩ及びＣＰＵ６６からのクロスコネクション設定情報を参照して、イネーブル信号をポート出力部１３０に出力する。クロスコネクション設定情報はどのライン終端器のどのチャネルのどのオーバヘッドをどのポートに出力すべきかを指示するものである。オーバヘッドカウント値ＯＨＣ及びＶＣＩが指定された値になった時に、対応するイネーブル信号ＥＮをポート出力部１３０に出力する。イネーブル信号はオーバヘッド・バイトを出力すべきポート毎に対応しており、例えばポート数に等しいビットを含む。
【００５３】
ポート出力部１３０は、セレクタ（ＳＥＬ）１３１、複数のバッファ（ＢＵＦ）１３２、複数のＤＰＬＬ回路１３３を有する。セレクタ１３１は、第２のオーバヘッド・バイト抽出部１２０からのオーバヘッド・バイトと、ＴＳＡ部１２２からのイネーブル信号ＥＮとを受け取り、イネーブル信号が示すポートに対応したバッファ１３２に、受け取ったオーバヘッド・バイトとイネーブル信号ＥＮとを出力する。バッファに一旦格納されたオーバヘッド・バイトはＤＰＬＬ回路１３３により、後述する周波数変換処理によって連続するデータに変換された後、ポート１９１に出力される。ポートの一構成例として、オーバヘッド・バイトで構成される各制御情報毎に設けられ、各制御情報毎に設けられるポートは全てのラインに共通に１個設けられる。例えば、あるラインのある制御情報が必要な場合には、ＴＳＡ部１２２に与えられるクロスコネクション設定情報にその旨を設定する。また、複数のラインをグループ化し、ある制御情報に対し各グループ毎に１つのポートを設けることとしても良い。
【００５４】
なお、ポート１９１はＤＣＣデータ出力用のポートや、音声データ出力用のポート等、ＣＰＵ６６で処理するオーバヘッド・バイト以外のオーバヘッド・バイトを出力するためのポートである。
セレクタ１３１は、予め中継又は放送すべきオーバヘッド・バイト、すなわち前述の例ではＤＣＣデータをポート入力部１４０へも出力する。このために、ＤＣＣデータが出力されるセレクタ１３１の端子はバッファ１３２のみならず、ポート入力部１４０にも接続されている。ただし、図６では、便宜上、セレクタ１３１は中継又は放送すべきオーバヘッド・バイトをバッファ１３２に接続される端子とは異なる端子から出力するように図示してある。なお、セレクタ１３１はパラレル信号をシリアル信号に変換する機能を有し、バッファ１３２へ出力する際にはシリアル信号としてオーバヘッド・バイトを出力する。
【００５５】
ポート入力部１４０は、シリアル／パラレル変換部１４１及びバッファ１４２を有する。シリアル／パラレル変換部１４１は各ポートからシリアルデータとして入力されたオーバヘッド・バイトをパラレルデータに変換して、第１のオーバヘッド・バイト挿入部１５０に出力する。バッファ１４２は、前述したセレクタ１３１から出力された中継又は放送すべきオーバヘッド・バイトを一旦格納し、第１のオーバヘッド・バイト挿入部１５０に出力する。
【００５６】
第１のオーバヘッド・バイト挿入部１５０は、セレクタ１５１及びＡＴＭインタフェース部１５２を有する。セレクタ１５１は、ＣＰＵ６６からのクロスコネクション設定情報を受け取り、ＡＴＭインタフェース部１５２が出力するオーバヘッドタイミング信号（１バイト毎に発生する）に従い、クロスコネクション設定情報が指示する選択すべきオーバヘッド・バイトを選択して、ＡＴＭインタフェース部１５２に出力する。ＡＴＭインタフェース部１５２は、セレクタ１５１から受け取ったオーバヘッド・バイトを図４の領域ＩＩ内に格納して出力する。
【００５７】
第２のオーバヘッド・バイト挿入部１６０は、ＣＰＵバス６７を経由して送られてきたオーバヘッドバイトを、第１のオーバヘッド・バイト挿入部１５０が出力するＡＴＭセルの領域Ｉ内に格納する処理を行う。第２のオーバヘッド・バイト挿入部１６０は、セレクタ１６１とＡＴＭインタフェース部１６２とを有する。セレクタ１６１は、ＣＰＵ６６からのクロスコネクション設定情報を受け取り、ＡＴＭインタフェース部１６２が出力するオーバヘッドタイミング信号（１バイト毎に発生する）に従い、クロスコネクション設定情報が指示する選択すべきオーバヘッド・バイトをＣＰＵバス６７から選択して、ＡＴＭインタフェース部１５２からのＡＴＭセル内に格納する。このようにして生成されたＡＴＭセルは、ＡＴＭインタフェース部１６２を介して、電気／光信号変換部１６２に出力される。
【００５８】
タイミング信号生成部１７０は、各出力ポート部１３０内の各ＤＰＬＬ回路１３３の動作に必要なタイミング信号を生成するもので、クロック発生器１７１を有する。クロック発生器１７１は、ＡＴＭインタフェース部１２１からのマスタクロックＭＣＬＫ、オーバヘッドカウント値ＯＨＣ及びＶＣＩを受け取り、各オーバヘッドの先頭を示すパスル信号ＯＨＦＰと、各オーバヘッド・バイトの各ビットに同期したオーバヘッド・クロック信号ＯＨＣＬＫ１、ＯＨＣＬＫ２・・・を有する。
【００５９】
図７は、各ＤＰＬＬ回路１３３の内部構成を示すブロック図である。ＤＰＬＬ回路１３３は、クロックカウンタ２０１、レジスタ２０２、２０３、比較器２０４、フィルタ２０５、アップ／ダウンカウンタ２０６、ＦＩＦＯメモリ２０７を有する。バッファ１３２からのオーバヘッド・バイトを対応するオーバヘッド・クロック信号ＯＨＣＬＫｎ（ｎ＝１、２・・・）に同期してＦＩＦＯメモリ２０７に書き込み、分周器として機能するアップ／ダウンカウンタ２０６が出力するクロック信号ＣＬＫで読み出すことで、各ライン（光ファイバ・ケーブル）上の周波数変動を吸収して、オーバヘッド・バイトを連続したデータに変換する。
【００６０】
クロックカウンタ２０１は、パルス信号ＯＨＦＰ毎に繰り返しカウント動作を行い、オーバヘッド・クロック信号ＯＨＣＬＫが入力されている期間をマスタクロックＭＣＬＫでサンプリングする。サンプル数はレジスタ２０２、２０３に順番に格納される。比較器２０４はレジスタ２０２に格納された今回のサンプル数とレジスタ２０３に格納された前回のサンプル数とを比較して差を計算する。この差は、連続するＡＴＭセルの位置の差に相当する。ただし、前述したように、ＡＴＭセルの揺らぎの要因は、ラインの周波数変動（各ラインの周波数が異なる）以外にもＡＴＭセルの送出順にも依存する。ここでは、ＡＴＭセルの送出順にＤＰＬＬ回路が追従しないように、換言すればラインの周波数変動のみに追従するようにフィルタ２０５を設けている。
【００６１】
すなわち、比較器２０４の出力（今回と前回のカウンタ値の差）がラインの周波数変動に対応する所定範囲にあれば、比較器２０４の出力はフィルタ２０５を通過して、アップ／ダウンカウンタ２０６に出力される。比較器２０４の出力が上記所定範囲外の場合には、フィルタ２０５はその出力を阻止する。比較器２０４の出力が所定範囲内であって、今回のカウンタ値から前回のカウンタ値を引いた値がプラスの場合には、アップ／ダウンカウンタ２０６のカウント値をマスタクロックＭＣＬＫの１周期分カウントダウンさせる。また、今回のカウンタ値から前回のカウンタ値を引いた値がマイナスの場合には、アップ／ダウンカウンタ２０６のカウント値をマスタクロックＭＣＬＫの１周期分カウントアップさせる。このようにして生成されたクロック信号ＣＬＫはＦＩＦＯメモリ２０７に与えられ、このタイミングでオーバヘッド・バイトが読み出される。
【００６２】
このように、ラインの周波数変動を検出して、その変動に応じてＦＩＦＯメモリ２０７からオーバヘッド・バイトを読み出すタイミングを調整しているので、ＦＩＦＯメモリ２０７から読み出されたオーバヘッド・バイトを連続したデータとすることができる。
【００６３】
図８は、図７に示すＤＰＬＬ回路１３３の設計例を説明するための図である。図８は設計例を説明するために必要な信号を図示するものであり、図示する信号の全てが図７の各部の回路動作を直接示しているものではない。
いま、図８（ａ）に示すように、オーバヘッド・バイトが１２５μｓに１回入力すると仮定する。この場合、ＡＴＭセル生成のタイミングが最大±９５μｓずれると仮定した場合、最大のずれが生じたときにもラインの周波数変動を検出して、ＦＩＦＯメモリ２０７を制御できるようにする必要がある。よって、比較器２０４の比較動作を、図８（ｄ）で示すような２ｋＨｚのパルス信号（１周期は２５０μｓ相当）に同期して行う。なお、図８（ｃ）は、図８（ｄ）に示すパルス信号に同期する１２５μｓのタイミングを示している。
【００６４】
図８（ａ）に示すオーバヘッド・バイト＃１、＃２、＃３に周波数変動が発生している。比較器２０４の動作が２５０μｓの周期で行われるので、オーバヘッド・バイトを２つ検出した時に変化するパルス信号で図８（ａ）のオーバヘッド・バイトを示すと、図８（ｂ）に示すようになる。図８（ｅ）は図８（ｂ）と図８（ｄ）の位相差を示すパルスで、図７に示すクロックカウンタ２０１の出力に相当するものである。また、図８（ｆ）のｋ、ｌ、ｍ、ｎはクロックカウンタ２０１のカウント値である。
【００６５】
ここで、ＡＴＭセル生成のタイミングが±９５μｓのような大きなずれでアップダウンカウント２０６を制御しては、そのカウント値が大きく変動してしまい、データの連続性は逆に損なわれてしまう。ＡＴＭセルのタイミングのずれがない場合のＤＰＬＬ回路の入力タイミング偏差は４０ｐｐｍなので、１２５μｓ５ｎｓしかずれない。比較は２５０μｓ毎に行うので、この場合のずれは１０ｎｓとなる。１０ｎｓは３８．８８ＭＨｚのクロックでサンプリングすると０．４個である。ずれの積み重ねを考慮すると、クロックカウンタ２０１がカウントするサンプル数で（前回のサンプル数）±２個でアップダウンカウンタ２０６を制御することにする。すなわち、２５０μｓ毎にマスタクロックＭＣＬＫで１クロック分の増減を行う。すなわち、
（今回のサンプル数）−（前回のサンプル数）＝＋ｎの場合、
アップダウンカウンタの値を次の１回だけ１ディクリメントし、
（今回のサンプル数）−（前回のサンプル数）＝−ｎの場合、
アップダウンカウンタの値を次の１回だけ１インクリメントする。
よって、（今回のサンプル数）−（前回のサンプル数）が±ｎ（上記の例ではｎ＝２）の範囲に入らない場合には、その差分を破棄して、アップダウンカウンタ２０６のカウント値をそのまま保持する。
【００６６】
図８の場合では、ｌ−ｋや、ｍ−ｌを計算し、その差が−２と＋２の範囲内にあるかどうかを判断してアップダウン／カウンタ２０６を制御する。
このようにＤＰＬＬ１３３を設計することで、ラインの周波数変動にのみ追従するＤＰＬＬ回路を実現できる。
【００６７】
以上、本発明の実施の形態を説明した。本発明は、上記実施の形態に限定されるものではない。例えば、オーバヘッド・バイトの転送はＡＴＭに限定されず、他の非同期転送方法によってもよい。また、ＡＴＭセルを光信号で伝送する代わりに、電気信号で伝送してもよい。また、図１のＡＴＭ中継／連続性保護部６４とオーバヘッド処理部６５とを１つにまとめてオーバヘッド処理部として考えてもよい。
【００６８】
また、実際の伝送装置を製造する場合には、図２に示すＡＴＭ処理部８０を少なくとも１つのＬＳＩで構成することで、装置を小型化できる。同様に、ＡＴＭ中継／連続性保護部６４を少なくとも１つのＬＳＩで構成することで、装置を小型化できる。更に、オーバヘッド処理部６５もＬＳＩで構成することで、装置を小型化できる。
【００６９】
【発明の効果】
以上説明したように、本発明によれば、以下の効果が得られる。
【００７０】
請求項１に記載の発明によれば、オーバヘッド情報を収集した後、中継又は放送すべきオーバヘッド情報を第２の処理部が再びセル化して第１の処理部に返送する、第２の処理部で中継又は放送すべきオーバヘッド情報とその他の情報とを同様に扱うことができる。よって、従来のようにＤＣＣ中継／放送部２４（図１３）を個別に設ける必要がない。中継又は放送すべきオーバヘッド情報とその他の情報とを同様に扱うことができるということは、中継又は放送すべきオーバヘッド情報を任意に選択できることを意味するので、従来のようにＤＣＣ中継／放送部２４やプロトコル終端部５３（図１６）をその都度変更する必要がない。
【００７１】
請求項２に記載の発明によれば、セルを多重化して伝送するので、効率よく第１及び第２の処理部間でオーバヘッド情報を伝送することができる。
請求項３に記載の発明によれば、非同期の伝送であるから、各伝送路の周波数が完全に一致していなくとも、異なる伝送路上のオーバヘッド情報をセル化し多重化して伝送することができる。
【００７２】
請求項４に記載の発明によれば、セル化して収集されたオーバヘッド情報をセルから取り出した状態でのオーバヘッド情報のバースト性を、セルから取り出したオーバヘッド情報を処理できるように連続性を有するデータに変換することができる。
【００７３】
請求項５に記載の発明によれば、オーバヘッド情報の周波数変動があっても、連続性を有するデータを平均化することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示すブロック図である。
【図２】図１に示すライン終端器の構成を示すブロック図である。
【図３】ＡＴＭセルのフレームフォーマットを示す図である。
【図４】ＡＴＭセルに対するオーバヘッド・バイトの割り付けを示す図である。
【図５】図１に示すＡＴＭ中継／連続性保護部の構成を示すブロック図である。
【図６】図１に示すオーバヘッド処理部の構成を示すブロック図である。
【図７】図６に示すＤＰＬＬ回路の構成を示すブロック図である。
【図８】図７に示すＤＰＬＬ回路の設計例を説明するためのタイミング図である。
【図９】ＳＯＮＥＴのネットワークの概念を示す図である。
【図１０】ＳＴＳ−１及びＳＴＳ−３のフレームフォーマットを示す図である。
【図１１】セクションオーバヘッド、ラインオーバヘッド（ａ）及びパスオーバヘッド（ｂ）を示す図である。
【図１２】ＳＯＮＥＴの一例を示す図である。
【図１３】図１２に示す伝送装置１０Ａの構成を示すブロック図である。
【図１４】図１３に示すライン終端器２５ｗ、２５ｐの内部構成を示すブロック図である。
【図１５】図１３に示すオーバヘッド終端器２６の内部構成を示すブロック図である。
【図１６】図１３に示すＤＣＣ中継／放送部２４内部の構成を示すブロック図である。
【符号の説明】
６１₁、６１₂、６１_n ライン終端部
６２マルチプレクサ／デマルチプレクサ
６３ＴＳＡ部
６４ＡＴＭ中継／連続性保護部
６５オーバヘッド処理部
６６ＣＰＵ
６７ＣＰＵバス
６８データ処理部

Claims

オーバヘッド情報を有する信号を伝送する伝送路を複数収容する伝送装置において、
各伝送路上の信号のオーバヘッド情報を収集して終端する終端部を具備し、
前記終端部は、信号から分離したオーバヘッド情報を伝送路毎にセルに格納して出力し、またセルに格納されたオーバヘッド情報を信号に付加する処理を行う第１の処理部と、該第１の処理部が出力したセル内のオーバヘッド情報を取り出し、また信号に付加すべきオーバヘッド情報をセルに格納して前記第１の処理部に出力する第２の処理部とを有し、
前記第２の処理部は、前記第１の処理部から受け取ったある伝送路からのオーバヘッド情報が他の伝送路へ中継又は放送すべきものである場合、該オーバヘッド情報をセルに格納して第１の処理部へ返送する処理部を有することを特徴とする伝送装置。
オーバヘッド情報を有する信号を伝送する伝送路を複数収容する伝送装置において、
各伝送路上の信号のオーバヘッド情報を収集して終端する終端部を具備し、
前記終端部は、信号から分離したオーバヘッド情報を伝送路毎にセルに格納して出力し、またセルに格納されたオーバヘッド情報を信号に付加する処理を行う第１の処理部と、該第１の処理部が出力したセル内のオーバヘッド情報を取り出し、また信号に付加すべきオーバヘッド情報をセルに格納して前記第１の処理部に出力する第２の処理部と、
前記伝送路毎のセルを多重化して、前記第１の処理部と前記第２の処理部との間で伝送するための第３の処理部を有することを特徴とする伝送装置。
前記第３の処理部は多重化したセルを非同期で伝送することを特徴とする請求項２記載の伝送装置。
オーバヘッド情報を有する信号を伝送する伝送路を複数収容する伝送装置において、
各伝送路上の信号のオーバヘッド情報を収集して終端する終端部を具備し、
前記終端部は、信号から分離したオーバヘッド情報を伝送路毎にセルに格納して出力し、またセルに格納されたオーバヘッド情報を信号に付加する処理を行う第１の処理部と、該第１の処理部が出力したセル内のオーバヘッド情報を取り出し、また信号に付加すべきオーバヘッド情報をセルに格納して前記第１の処理部に出力する第２の処理部とを有し、
前記第２の処理部は、取り出したオーバヘッド情報を構成するデータを連続性を有するデータに変換するための変換部を具備することを特徴とする伝送装置。
前記変換部は、オーバヘッド情報を一時記憶するメモリと、所定のクロックから該メモリの読み出し用クロックを生成するカウンタ及びオーバヘッド情報の周波数変動に応じて前記カウンタを制御する制御部とを含むディジタルＰＬＬ回路とを有することを特徴とする請求項４記載の伝送装置。
前記セルはＡＴＭセルであることを特徴とする請求項１乃至５のいずれか１項記載の伝送装置。