JP3754234B2 - ゲート構造側壁の酸化膜の形成方法 - Google Patents
ゲート構造側壁の酸化膜の形成方法 Download PDFInfo
- Publication number
- JP3754234B2 JP3754234B2 JP12294799A JP12294799A JP3754234B2 JP 3754234 B2 JP3754234 B2 JP 3754234B2 JP 12294799 A JP12294799 A JP 12294799A JP 12294799 A JP12294799 A JP 12294799A JP 3754234 B2 JP3754234 B2 JP 3754234B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- gate structure
- oxide film
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
- H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
- H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ゲート構造側壁の酸化膜の形成方法に関し、特に、ゲート構造をエッチング処理により形成した後の後酸化処理におけるゲートシリサイド層の側壁の異常酸化を防止するための方法に関する。
【０００２】
【従来の技術】
半導体技術の分野では、素子の薄膜化および小型化が一層進んでおり、たとえば最新のＤＲＡＭセルでは、 ゲート絶縁膜の厚さは５０ないし８０オングストローム程度、また金属シリサイド層さは５００ないし１０００オングストローム程度の薄さになっている。また、幅は、０．３５μｍ程度に小型化されている。そのゲート構造は、一般に、図１５に示すように、シリコン半導体基板１２上に順次積層された、薄いＳｉＯ２ゲート絶縁膜（ゲート絶縁膜）２６、Ｎ＋シリコンゲート導電層（ゲート導電層）２８、タングステンシリサイド（ＷＳｉ）層（金属シリサイド層）３０、およびチッ化シリコン（ＳｉＮ）キャップ層（キャップ層）３２から成っている。Ｎ＋シリコンゲート導電層２８とその上に形成されたＷＳｉ層３０とから成る構成は、一般にポリサイド（ＷＳｉ／Ｎ＋シリコン）ゲート層と呼ばれる。図１５に示すようなゲート構造を形成するためには、従来、図１６に示すように、シリコン半導体基板上に、熱酸化により薄いＳｉＯ２膜（絶縁膜）１４を、ＣＶＤ法によりＮ＋シリコン導電層（導電層）１６を、スパッタ法によりタングステンシリサイド（ＷＳｉ）層（金属シリサイド層）１８を、およびＬＰＣＶＤ（減圧ＣＶＤ）法によりチッ化シリコン（ＳｉＮ）層（キャップ層）２０を順次積層し、この積層材料層上にさらにフォトレジストを塗布して、図１６に示すように、フォトレジスト膜２２を形成し、ついでフォトレジスト膜をパターンニングして，図１７に示すように、レジストパターン２４を形成する．このレジストパターンをマスクに用いて積層材料層を反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりパターニングすることにより図１５に示すようなゲート構造を形成している。このエッチング処理により、しかしながら、Ｎ＋シリコン導電層およびＷＳｉ層の側壁が露出するとともにシリコン半導体基板の表面が露出されるためシリコン半導体基板の表面への不純物の侵入による汚染やエッチングによるダメージが生じる。良好なゲート構造を実現するためには、このダメージを除去する必要があり、そのために従来では上記エッチング処理後に後酸化処理として、実質的に酸素（Ｏ２）１００％の雰囲気において急速熱処理すなわちラピッド・サーマル・プロセッシング（ＲＴＰ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）を行ってＮ＋シリコン導電層およびＷＳｉ層の露出側壁およびシリコン半導体基板の露出表面を酸化させる。すなわち、Ｎ＋シリコン導電層およびＷＳｉ層の露出側壁、およびシリコン半導体基板の露出表面に後酸化熱処理により，図１８に示すように、酸化膜３４を形成する。この後酸化熱処理により、ゲート構造を形成する際のエッチング処理により生じた上記ダメージが除去される。同時に、上記後酸化熱処理により、図１８に示すように、ポリシリコン層縁部の下部に生じるバーズビーク３６によりこの部分の電界強度が低減されるとともにゲート・ドレイン間キャパシタンスが減少してアクセス時間が短縮する。
【０００３】
しかしながら、従来の上記後酸化熱処理方法においては、異常酸化３８が生じやすい。異常酸化は，図１８に示すように、特にＷＳｉ層の側壁酸化において生じやすい。すなわち、酸素（Ｏ２）雰囲気において熱処理するとＷＳｉはＷＯ３とＳｉＯ２に分解される。ＷＯ３は蒸発し、ＳｉＯ２膜がＷＳｉ層の側壁に形成される。このように分解されるとき、ＳｉＯ２膜の形成に寄与するようにＳｉがＮ＋シリコン導電層からＷＳｉ層に供給される。ところで従来では、この熱処理を実質的に酸素（Ｏ２）１００％の雰囲気すなわち酸化性の強い雰囲気において行っている。しかしながら、従来方法におけるように、この熱処理を実質的に酸素（Ｏ２）１００％の雰囲気すなわち酸化性の強い雰囲気において行うと、反応が急激に生じ、Ｎ＋シリコン導電層からＷＳｉ層へのＳｉの供給が不足し良好なＳｉＯ２膜の形成が困難となる。一方、反応が急激に生じることにより、多量のＷＯ３が蒸発するので、結果的に、形成される酸化膜はポーラスになってしまい、そのため酸化が一層急激に進み、図１８に示すように、ＷＳｉ層の側壁の異常酸化に至る。このようなメカニズムで生じる異常酸化は、特に、ゲート構造の薄膜化が進んできた最新のメモリセルにおいては、深刻な問題となってきている。異常酸化は、膜厚が薄くなり体積が小さくなればなるほど生じ易くなるからである。
【０００４】
図１９は従来方法により実際に形成されたＷＳｉ／ｐｏｌｙ−Ｓｉゲート構造の後酸化熱処理後を示しており、また図２０は、その斜視概観を示している。図１９および図２０において、異常酸化が顕著に生じているのがわかる。
【０００５】
【発明が解決しようとする課題】
ゲート構造のＷＳｉ層（金属シリサイド層）の側壁酸化における異常酸化の上述の問題は、ゲート、特にＷＳｉ層の寸法および厚さが小さくなるにつれて厳しい問題となる。また、異常酸化の結果、ＷＳｉ層の側壁に突出して形成される酸化膜バンプのために、ゲートへのコンタクト抵抗が増大し、またビット線コンタクトの制御性が低下、さらにビット線とゲート線との間のリーク電流が増加する。
【０００６】
この発明は、上述のような事情に鑑みなされたものであり、その目的は、半導体装置のゲート構造を形成する際に行われるエッチング処理によりゲート導電層および金属シリサイド層の露出側壁およびシリコン半導体基板の露出表面に生じたダメージを除去するための後酸化熱処理における異常酸化、特に金属シリサイド層の側壁の異常酸化、を防止するための方法を提供することである。
【０００７】
【課題を解決するための手段】
この発明は、半導体装置のゲート構造を形成する際に行われるエッチング処理により生じたダメージを除去するため該エッチング処理後に行われる後酸化のための急速熱処理すなわちラピッド・サーマル・プロセッシング（ＲＴＰ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）を二工程の急速熱処理（ＲＴＰ）から成るものとしたことを特徴とする。第1のＲＴＰ工程は７００ないし１０００℃程度の温度の不活性雰囲気において１２０秒間アニールする工程であり、第２のＲＴＰ工程は１０００ないし１１５０℃程度の温度の酸素雰囲気において１００秒間アニールする工程である。この二工程の熱処理により、エッチング処理の際にゲート構造および半導体基板に生じたダメージを除去する。第１のＲＴＰ工程における不活性雰囲気での熱処理により、金属シリサイド層の側壁に薄い酸化膜を形成する。これは不活性雰囲気に存在する微量の酸素により、低速度の酸化が進行するためである。ついで、第２のＲＴＰ工程での１０００ないし１１５０℃の温度の酸素雰囲気での熱処理により上記薄い酸化膜を充分な膜厚まで厚くする。第２のＲＴＰ工程を行う際、第１のＲＴＰ工程において金属シリサイド層の側壁に、薄いが安定した酸化膜がすでに形成されているので、異常酸化が生じることはない。
【０００８】
この発明によれば、半導体基板上に、絶縁膜、導電層、金属シリサイド層を順次形成する工程と、前記絶縁膜、導電層、および金属シリサイド層をエッチングして、ゲート絶縁膜、ゲート導電層、およびゲートシリサイド層からなるゲート構造を形成する工程と、 前記ゲート構造を第1の急速熱処理条件で急速熱処理して前記ゲート構造の側壁に薄い酸化膜を形成し、ついで第２の急速熱処理条件で急速熱処理して前記薄い酸化膜を厚くし、それにより前記ゲート構造の側壁に酸化膜を形成する工程と、を具備してなるゲート構造側壁の酸化膜の形成方法が提供される。
【０００９】
第１の急速熱処理条件は不活性雰囲気を規定しており、第２の急速熱処理条件は活性雰囲気を規定していることが好ましい。
【００１０】
第１の急速熱処理条件の不活性雰囲気は窒素（Ｎ２）雰囲気であり、第２の急速熱処理条件の活性雰囲気は酸素（Ｏ２）雰囲気であることが好ましい。
【００１１】
第１の急速熱処理条件の不活性雰囲気はアルゴン（Ａｒ）雰囲気であり、第２の急速熱処理条件の活性雰囲気は酸素（Ｏ２）雰囲気であることが好ましい。
【００１２】
第１の急速熱処理条件は不活性雰囲気に２０％以下の酸素を含んだ弱い酸化性雰囲気を規定しており、第２の急速熱処理条件は強い酸化性雰囲気を規定していることが好ましい。
【００１３】
第１の急速熱処理条件の急速熱処理工程は第１の加熱炉を用いて行い、第２の急速熱処理条件の急速熱処理工程は第２の加熱炉を用いて第１の加熱炉から分離して行うことが好ましい。
【００１４】
第１の急速熱処理条件の急速熱処理工程および第２の急速熱処理条件の急速熱処理工程は同じ加熱炉を共通に用いて行うことが好ましい。
【００１５】
第１の急速熱処理条件の急速熱処理工程と第２の急速熱処理条件の急速熱処理工程との間にさらに清浄工程を具備することが好ましい。
【００１６】
前記導電層はポリシリコン層であることが好ましい。
【００１７】
前記金属シリサイド層はタングステンシリサイド層であることが好ましい。
【００１８】
前記金属シリサイド層はモリブデンシリサイド層であることが好ましい。
【００１９】
第1の急速熱処理条件における加熱温度は７００℃ないし１０００℃であり、第２の急速熱処理条件における加熱温度は１０００℃ないし１１５０℃であることが好ましい。
【００２０】
第1の急速熱処理条件における加熱温度は８００℃であり、第２の急速熱処理条件における加熱温度は１０５０℃であることが好ましい。
【００２１】
第1の急速熱処理条件における加熱時間は１００ないし１５０秒であり、第２の急速熱処理条件における加熱時間は２０ないし１２０秒であることが好ましい。
【００２２】
第1の急速熱処理条件における加熱時間は１２０秒であり、第２の急速熱処理条件における加熱時間は６５秒であることが好ましい。
【００２３】
第1の急速熱処理条件における加熱時間は１２０秒であり、第２の急速熱処理条件における加熱時間は１００秒であることが好ましい。
【００２４】
第1の急速熱処理条件における加熱温度は８００℃であり、第２の急速熱処理条件における加熱温度は１１００℃であることが好ましい。
【００２５】
第1の急速熱処理条件における加熱時間は１２０秒であり、第２の急速熱処理条件における加熱時間は４０秒であることが好ましい。
【００２６】
【発明の実施の形態】
以下、この発明の実施の形態を図面を参照しながら説明する。
【００２７】
この実施の形態では、後酸化熱処理のための急速熱処理すなわちラピッド・サーマル・プロセッシング（ＲＴＰ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）として二工程から成るＲＴＰ方式を採用することにより金属シリサイド層の側壁の異常酸化を防止する方法を開示する。
【００２８】
図１に示すように、シリコン（Ｓｉ）半導体基板たとえば結晶方位＜１００＞のＰ型シリコン半導体基板ｌ２上に、５０ないし８０オングストローム程度の薄いＳｉＯ２膜（絶縁膜）１４を熱酸化により、Ｎ型不純物のドープされたＮ＋シリコン層（導電層）１６をＣＶＤ法により、タングステンシリサイド（ＷＳｉ）層（金属シリサイド層）１８をスパッタ法により形成する。このときＷＳｉ膜はアモルファス相である。次いで、ＬＰＣＶＤ（減圧ＣＶＤ）ＳｉＮ層（キャップ層）２０をＬＰＶＣＤ法により順次形成する。ＳｉＮ層（キャップ層）２０の形成温度は約７８０℃であるので、タングステンシリサイド（ＷＳｉ）層は正方晶へと結晶化する。
【００２９】
ついで、図１に示すように、上記構成の半導体基板上にフォトレジストを全面に塗布してフォトレジスト膜２２を形成し、ついでこのフォトレジスト膜２２をパターニングして、図２に示すように、レジストパターン２４を形成する。
【００３０】
ついで、形成したレジストパターン２４をマスクに用いて、Ｎ型不純物のドープされたＮ＋シリコン層１６、ＷＳｉ層１８、およびＬＰＣＶＤＳｉＮ層２０をＲＩＥ処理すなわち反応性イオンエッチング処理し、図３に示すように、ゲート構造を形成する。この時、エッチング処理はＳｉＯ２膜１４が半導体基板の全面に残るように行う。しかしながら実際には、ＳｉＯ２膜１４のエッチング処理は半導体基板の全面でバラツキを生じ、半導体基板は部分的に露出してしまう。ゲート構造は、ゲートＳｉＯ２膜（ゲート絶縁膜）２６、Ｎ＋シリコンゲート層（ゲート導電層）２８、ＷＳｉ層（金属シリサイド層）３０、およびＳｉＮキャップ層（キャップ層）３２とから成る。Ｎ＋シリコンゲート層２８とその上に形成されたＷＳｉ層３０とから成る構成は、一般にポリサイド（ＷＳｉ／Ｎ＋シリコン）ゲート層と呼ばれる。ゲートＳｉＯ２膜２６は、たとえば２５６ＭｂＤＲＡＭの転送ゲート酸化膜である。ゲート構造を形成するために行った上記エッチング処理により、ゲート導電層および金属シリサイド層の露出側壁およびシリコン半導体基板の露出表面にダメージが生じる。
【００３１】
ついで、このダメージを除去するために、ゲート導電層および金属シリサイド層の露出側壁およびシリコン半導体基板の露出表面に酸化膜を形成する。この酸化膜形成工程を後酸化という。酸化膜を形成するために、ゲート構造を形成するために行った上記エッチング処理後に後酸化処理として急速熱処理すなわちラピッド・サーマル・プロセッシング（ＲＴＰ）を行う。それによりゲート導電層および金属シリサイド層の露出側壁およびシリコン半導体基板の露出表面に酸化膜を形成する。この後酸化熱処理は、第1および第2の工程からなる二工程で行う。この熱処理に先立って予備洗浄を行い、ついで、後酸化熱処理の上記第1および第2の工程を順次行う。具体的には、図６に示すように、第1の熱処理工程で、８００℃の不活性ガス雰囲気内たとえばＮ２ガス雰囲気内において１２０秒間アニールを行い、つづいて第２の熱処理 工程で、１０５０ないし１１００℃の温度のＯ２ガス雰囲気内において１００秒間アニールを行う。Ｎ２ガス不活性雰囲気はアルゴン（Ａｒ）不活性雰囲気に変えてもよい。さらに、第1の熱処理工程におけるアニーリング温度は７００ないし１０００℃程度の範囲内で、また第２の熱処理工程におけるアニーリング温度は１０００ないし１１５０℃程度の範囲内で適宜選択する。また、第1の熱処理工程におけるアニーリング時間および第２の熱処理工程におけるアニーリング時間もそれぞれアニーリング温度との関係から最適な時間を適宜選択する。この二工程の熱処理により、ゲート導電層および金属シリサイド層の露出側壁およびシリコン半導体基板の露出表面に、安定した膜厚および膜質の酸化膜が形成され、それによりゲート構造をエッチング処理により形成した際に生じた上述のダメージが除去される。すなわち、第１のＲＴＰ工程により、図４に示されるように、金属シリサイド層の側壁に薄い酸化膜４２を形成する。第１のＲＴＰ工程においては、Ｎ２雰囲気すなわち不活性雰囲気内で熱処理されるので、極端な酸化は生じない。半導体基板を加熱炉に挿入する作業時に加熱炉内に外部雰囲気から巻き込まれる２０％以下の極めて少量の酸素（Ｏ２）によって酸化されるのみである。したがって、酸化速度が遅いためＷＯ３の形成もほとんど生じず、またＮ＋シリコンゲート層からのＳｉの必要とされる供給量もわずかでよいのでＳｉの供給がＳｉＯ２の形成に不足しないので、金属シリサイド層の側壁に形成される薄い酸化膜はポーラスとなることなく、安定した膜厚および膜質のものとなる。第２のＲＴＰ工程での１０００ないし１１５０℃の温度の酸素雰囲気においてさらに熱処理し、図５に示されるように、上記薄い酸化膜の膜厚を充分に厚くし、厚い酸化膜４４を形成する。第２のＲＴＰ工程では、実質的に酸素（Ｏ２）１００％の雰囲気内すなわち高い酸化性雰囲気内で熱処理を行うので強い酸化が生じるが、第１のＲＴＰ工程において金属シリサイド層の側壁に、薄いが安定した酸化膜４２がすでに形成されているので酸化速度が適正に保たれる。金属シリサイド側壁表面でのＳｉの消費速度に比べＮ＋シリコンゲート層からＷＳｉ層へのＳｉの供給量が上まわる。このためＷＯ３の形成もなく異常酸化が生じることはない。
【００３２】
図６は上記実施の形態を時間ダイアグラムで示しているものである。窒素（Ｎ２）が供給され４００℃程度に加熱されている第１工程用加熱炉内に図１に示されるゲート構造を有する半導体基板をキャリアアームを用いて挿入し、図６に示されるように、温度を８００℃に上昇させ、１２０秒間加熱する。半導体基板を加熱炉に挿入する作業時に加熱炉内に２０％以下の極めて少量の酸素（Ｏ２）が外部雰囲気から巻き込まれる。この少量の酸素（Ｏ２）によってゲート側壁に、図４に示されるように薄い酸化膜４２が形成される。ついで、半導体基板を第１工程用加熱炉から取り出し、図６に示されるように、酸素（Ｏ２）が供給され４００℃程度に加熱されている第２工程用加熱炉内に半導体基板をキャリアアームを用いて挿入し、温度を１０５０℃に上昇させ、１００秒間加熱する。それにより、薄い酸化膜の膜厚が充分に厚くなり、図５に示されるように、厚い酸化膜４４が形成される。
【００３３】
図７は上記実施の形態の方法により実際に形成されたゲート配線を示しており、また図８は、その斜視概観を示している。図７および図８において、異常酸化が生じておらず、膜厚および膜質の安定した酸化膜が形成されているのがわかる。
【００３４】
図９は他の実施の形態に係るＲＴＰ工程を時間ダイアグラムで示しているものである。この実施の形態は、第1の実施の形態におけるように、使用する加熱炉を第１工程用加熱炉および第２工程用加熱炉に分けるのではなく、一つの加熱炉を第１工程用および第２工程用に共通に使用するものである。１％酸素（Ｏ２）を炉内に供給しながら４００℃程度に加熱されている加熱炉内に、図３に示されるゲート構造を有する半導体基板をキャリアアームを用いて挿入し、図９に示されるように、温度を８００℃に上昇させ、３０秒間加熱する。それにより、１％酸素の弱い酸化性によって、図４に示されるように、薄い酸化膜４２が形成される。その後、上記炉内において１００％酸素（Ｏ２）雰囲気にガス置換（ｓｕｂｓｔｉｔｕｔｉｏｎ）し、１５秒間保持する。ついで、半導体基板を上記炉から取り出すことなく炉内に保持したまま、図９に示されるように、炉の温度を１０５０℃に上昇させ、１００秒間加熱する。それにより、薄い酸化膜が充分に厚くなり、図５に示されるように、厚い酸化膜４４が形成される。
【００３５】
上述のように、この発明においては、後酸化熱処理を二工程で行っている。すなわち、従来の技術における熱処理工程と同様の工程である酸化性の高い雰囲気での第２の熱処理工程に先立って、従来の技術における熱処理では存在しない、酸化性の低い雰囲気での第１の熱処理工程を行っている。第１の熱処理工程は、第２の熱処理工程の処理条件とは異なる条件の工程であり、安定した膜厚および膜質の薄い酸化膜を金属シリサイド層の側壁に形成する。それにより、第２のＲＴＰ工程での熱処理により異常酸化が発生するのを防止する。
【００３６】
図１０は、２５６ＤＲＡＭのプロセスアーキテクチャーにおける二工程熱処理酸化についての上記したような手順を示している。なお、図１０の手順は、この発明を２５６ＭｂＤＲＡＭに適用した場合として示されているが、６４ＭｂＤＲＡＭに適用する場合であっても同様である。
【００３７】
図１１に、第1ＲＴＰ工程を８００℃、Ｎ２雰囲気、１２０秒間の条件に、また第２ＲＴＰ工程を１０５０℃、Ｏ２雰囲気、時間をパラメータとした条件に設定した時の酸化膜の膜厚についてのデータを示している。加熱温度を１０５０℃一定とした場合には加熱時間が長くなるほど膜厚は厚くなり、加熱時間を１００秒間とした場合には膜厚は１００オングストロームとなる。これは、加熱温度を１１００℃とした場合において、加熱時間を４０秒間とした場合の膜厚（１００オングストローム）と同じになる。なお、図１１中、ＸＰは、Ｐ型拡散層を形成する時のインプランテーション条件を示しており、その条件は、ＢＦ２イオンをドーズ量７Ｅ１４ atoms/cm2、加速電界１０ＫｅＶで注入することであり、またＸＮはＮ型拡散層を形成する時のインプランテーション条件を示しており、その条件は、Ａｓイオンをドーズ量６Ｅ１４ atoms/cm2、加速電界２５ＫｅＶで注入することである。
【００３８】
図１２はＷＳｉ層の側壁酸化膜の膜厚とゲートに流れるリーク電流ＧＩＤＬ（Ｇａｔｅ Ｉｎｄｕｃｅｄ Ｄｒａｉｎ Ｌｅａｋ）との相関を示している。図１２から明らかなように、Ｎチャンネル型ＭＯＳＦＥＴおよびＰチャンネル型ＭＯＳＦＥＴのいずれの場合にも、酸化膜の膜厚が厚くなるにしたがってリーク電流ＧＩＤＬ（Ｇａｔｅ Ｉｎｄｕｃｅｄ Ｄｒａｉｎ Ｌｅａｋ）はなめらかに減少することがわかる。
【００３９】
図１３は、電圧ストレス時間に対する不良したセル（Ｓｉｎｇｌｅ Ｃｅｌｌ Ｆａｉｌ）の個数を示している。セルの不良は、所定の時間電圧ストレスを与えた後、５１２ミリ秒毎に、各セルの残留電荷量を調べ、残留電荷量が不良を定める閾値以上にあるか否かによって判定される。２０時間の電圧ストレスを与えた後、不良したセルの数を調べたところ、第２のＲＴＰ工程での加熱温度を１０５０℃、加熱時間を１００秒間としたとき、不良したセルの数は顕著に減少することがわかった。
【００４０】
図１４は、ワードラインＷＬの低レベル電位に対する不良したセルの個数を示している。第２のＲＴＰ工程での加熱温度を１０５０℃、加熱時間を１００秒間としたとき、不良をおこすセルの数は顕著に減少することがわかった。
【００４１】
【発明の効果】
二工程の後酸化熱処理の第１工程において低速な酸化速度で金属シリサイド層の側壁に薄いが安定した酸化膜を形成しておくことにより第２工程で異常酸化のない所望の厚さの酸化膜を金属シリサイド層の側壁に形成することがでる。
【図面の簡単な説明】
【図１】この発明の実施の形態に係る、ゲートシリサイドゲート層の側壁の異常酸化を防止するための方法の１工程における半導体構造の断面図。
【図２】この発明の実施の形態に係る、ゲートシリサイドゲート層の側壁の異常酸化を防止するための方法の１工程における半導体構造の断面図。
【図３】この発明の実施の形態に係る、ゲートシリサイドゲート層の側壁の異常酸化を防止するための方法の１工程における半導体構造の断面図。
【図４】この発明の実施の形態に係る、ゲートシリサイドゲート層の側壁の異常酸化を防止するための方法の１工程における半導体構造の断面図。
【図５】この発明の実施の形態に係る、ゲートシリサイドゲート層の側壁の異常酸化を防止するための方法の１工程における半導体構造の断面図。
【図６】この発明の実施の形態に係るゲートシリサイド層の側壁の異常酸化を防止するための方法における二工程熱処理方式の時間ダイアグラムを示す図。
【図７】この発明の実施の形態に係るゲートシリサイド層の側壁の異常酸化を防止するための方法における二工程熱処理方式により実際に得られたゲート電極形状の断面の電子顕微鏡（ＳＥＭ）写真。
【図８】この発明の実施の形態に係るゲートシリサイド層の側壁の異常酸化を防止するための方法における二工程熱処理方式により実際に得られたゲート電極形状の斜視概観の電子顕微鏡（ＳＥＭ）写真。
【図９】この発明の他の実施の形態に係るゲートシリサイド層の側壁の異常酸化を防止するための方法における二工程熱処理方式の時間ダイアグラムを示す図。
【図１０】この発明の実施の形態に係るゲート導電層の側壁の異常酸化を防止するための方法における処理手順を示す図。
【図１１】ＲＴＰ条件と酸化膜の膜厚とのデータを示す測定データ図。
【図１２】ＷＳｉ層の側壁酸化膜の膜厚とゲートに流れるリーク電流ＧＩＤＬとの特性曲線を示す図。
【図１３】電圧ストレス時間に対する不良したセル（Ｓｉｎｇｌｅ Ｃｅｌｌ Ｆａｉｌ）の個数を示す図。
【図１４】ワードラインＷＬの低レベル電位に対する不良したセルの個数を示す図。
【図１５】ゲートシリサイド層の側壁に酸化膜を形成するための従来方法の１工程における半導体構造の断面図。
【図１６】ゲートシリサイド層の側壁に酸化膜を形成するための従来方法の１工程における半導体構造の断面図。
【図１７】ゲートシリサイド層の側壁に酸化膜を形成するための従来方法の１工程における半導体構造の断面図。
【図１８】ゲートシリサイド層の側壁に酸化膜を形成するための従来方法の１工程における半導体構造の断面図。
【図１９】ゲートシリサイド層の側壁に従来の熱処理方法により実際に得られたゲート電極形状の断面の電子顕微鏡（ＳＥＭ）写真。
【図２０】ゲートシリサイド層の側壁に従来の熱処理方法により実際に得られたゲート電極形状の斜視概観の電子顕微鏡（ＳＥＭ）写真。
【符号の説明】
１２…シリコン半導体基板、
１４…薄いＳｉＯ２膜（絶縁膜）、
１６…Ｎ＋シリコン層（導電層）、
１８…タングステンシリサイド（ＷＳｉ）層（金属シリサイド層）、
２０…ＬＰＣＶＤ（減圧ＣＶＤ）Ｓｉ３Ｎ４層（キャップ層）、
２２…フォトレジスト膜、
２４…レジストパターン、
２６…ゲートＳｉＯ２膜（ゲート絶縁膜）、
２８…Ｎ＋シリコンゲート層（ゲート導電層）、
３０…ＷＳｉ層（金属シリサイド層）、
３２…ＳｉＮキャップ層（キャップ層）、
３４…酸化膜、
３６…バーズ・ビーク、
３８…異常酸化、
４２…薄い酸化膜、
４４…厚い酸化膜
【発明の属する技術分野】
この発明は、ゲート構造側壁の酸化膜の形成方法に関し、特に、ゲート構造をエッチング処理により形成した後の後酸化処理におけるゲートシリサイド層の側壁の異常酸化を防止するための方法に関する。
【０００２】
【従来の技術】
半導体技術の分野では、素子の薄膜化および小型化が一層進んでおり、たとえば最新のＤＲＡＭセルでは、 ゲート絶縁膜の厚さは５０ないし８０オングストローム程度、また金属シリサイド層さは５００ないし１０００オングストローム程度の薄さになっている。また、幅は、０．３５μｍ程度に小型化されている。そのゲート構造は、一般に、図１５に示すように、シリコン半導体基板１２上に順次積層された、薄いＳｉＯ２ゲート絶縁膜（ゲート絶縁膜）２６、Ｎ＋シリコンゲート導電層（ゲート導電層）２８、タングステンシリサイド（ＷＳｉ）層（金属シリサイド層）３０、およびチッ化シリコン（ＳｉＮ）キャップ層（キャップ層）３２から成っている。Ｎ＋シリコンゲート導電層２８とその上に形成されたＷＳｉ層３０とから成る構成は、一般にポリサイド（ＷＳｉ／Ｎ＋シリコン）ゲート層と呼ばれる。図１５に示すようなゲート構造を形成するためには、従来、図１６に示すように、シリコン半導体基板上に、熱酸化により薄いＳｉＯ２膜（絶縁膜）１４を、ＣＶＤ法によりＮ＋シリコン導電層（導電層）１６を、スパッタ法によりタングステンシリサイド（ＷＳｉ）層（金属シリサイド層）１８を、およびＬＰＣＶＤ（減圧ＣＶＤ）法によりチッ化シリコン（ＳｉＮ）層（キャップ層）２０を順次積層し、この積層材料層上にさらにフォトレジストを塗布して、図１６に示すように、フォトレジスト膜２２を形成し、ついでフォトレジスト膜をパターンニングして，図１７に示すように、レジストパターン２４を形成する．このレジストパターンをマスクに用いて積層材料層を反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりパターニングすることにより図１５に示すようなゲート構造を形成している。このエッチング処理により、しかしながら、Ｎ＋シリコン導電層およびＷＳｉ層の側壁が露出するとともにシリコン半導体基板の表面が露出されるためシリコン半導体基板の表面への不純物の侵入による汚染やエッチングによるダメージが生じる。良好なゲート構造を実現するためには、このダメージを除去する必要があり、そのために従来では上記エッチング処理後に後酸化処理として、実質的に酸素（Ｏ２）１００％の雰囲気において急速熱処理すなわちラピッド・サーマル・プロセッシング（ＲＴＰ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）を行ってＮ＋シリコン導電層およびＷＳｉ層の露出側壁およびシリコン半導体基板の露出表面を酸化させる。すなわち、Ｎ＋シリコン導電層およびＷＳｉ層の露出側壁、およびシリコン半導体基板の露出表面に後酸化熱処理により，図１８に示すように、酸化膜３４を形成する。この後酸化熱処理により、ゲート構造を形成する際のエッチング処理により生じた上記ダメージが除去される。同時に、上記後酸化熱処理により、図１８に示すように、ポリシリコン層縁部の下部に生じるバーズビーク３６によりこの部分の電界強度が低減されるとともにゲート・ドレイン間キャパシタンスが減少してアクセス時間が短縮する。
【０００３】
しかしながら、従来の上記後酸化熱処理方法においては、異常酸化３８が生じやすい。異常酸化は，図１８に示すように、特にＷＳｉ層の側壁酸化において生じやすい。すなわち、酸素（Ｏ２）雰囲気において熱処理するとＷＳｉはＷＯ３とＳｉＯ２に分解される。ＷＯ３は蒸発し、ＳｉＯ２膜がＷＳｉ層の側壁に形成される。このように分解されるとき、ＳｉＯ２膜の形成に寄与するようにＳｉがＮ＋シリコン導電層からＷＳｉ層に供給される。ところで従来では、この熱処理を実質的に酸素（Ｏ２）１００％の雰囲気すなわち酸化性の強い雰囲気において行っている。しかしながら、従来方法におけるように、この熱処理を実質的に酸素（Ｏ２）１００％の雰囲気すなわち酸化性の強い雰囲気において行うと、反応が急激に生じ、Ｎ＋シリコン導電層からＷＳｉ層へのＳｉの供給が不足し良好なＳｉＯ２膜の形成が困難となる。一方、反応が急激に生じることにより、多量のＷＯ３が蒸発するので、結果的に、形成される酸化膜はポーラスになってしまい、そのため酸化が一層急激に進み、図１８に示すように、ＷＳｉ層の側壁の異常酸化に至る。このようなメカニズムで生じる異常酸化は、特に、ゲート構造の薄膜化が進んできた最新のメモリセルにおいては、深刻な問題となってきている。異常酸化は、膜厚が薄くなり体積が小さくなればなるほど生じ易くなるからである。
【０００４】
図１９は従来方法により実際に形成されたＷＳｉ／ｐｏｌｙ−Ｓｉゲート構造の後酸化熱処理後を示しており、また図２０は、その斜視概観を示している。図１９および図２０において、異常酸化が顕著に生じているのがわかる。
【０００５】
【発明が解決しようとする課題】
ゲート構造のＷＳｉ層（金属シリサイド層）の側壁酸化における異常酸化の上述の問題は、ゲート、特にＷＳｉ層の寸法および厚さが小さくなるにつれて厳しい問題となる。また、異常酸化の結果、ＷＳｉ層の側壁に突出して形成される酸化膜バンプのために、ゲートへのコンタクト抵抗が増大し、またビット線コンタクトの制御性が低下、さらにビット線とゲート線との間のリーク電流が増加する。
【０００６】
この発明は、上述のような事情に鑑みなされたものであり、その目的は、半導体装置のゲート構造を形成する際に行われるエッチング処理によりゲート導電層および金属シリサイド層の露出側壁およびシリコン半導体基板の露出表面に生じたダメージを除去するための後酸化熱処理における異常酸化、特に金属シリサイド層の側壁の異常酸化、を防止するための方法を提供することである。
【０００７】
【課題を解決するための手段】
この発明は、半導体装置のゲート構造を形成する際に行われるエッチング処理により生じたダメージを除去するため該エッチング処理後に行われる後酸化のための急速熱処理すなわちラピッド・サーマル・プロセッシング（ＲＴＰ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）を二工程の急速熱処理（ＲＴＰ）から成るものとしたことを特徴とする。第1のＲＴＰ工程は７００ないし１０００℃程度の温度の不活性雰囲気において１２０秒間アニールする工程であり、第２のＲＴＰ工程は１０００ないし１１５０℃程度の温度の酸素雰囲気において１００秒間アニールする工程である。この二工程の熱処理により、エッチング処理の際にゲート構造および半導体基板に生じたダメージを除去する。第１のＲＴＰ工程における不活性雰囲気での熱処理により、金属シリサイド層の側壁に薄い酸化膜を形成する。これは不活性雰囲気に存在する微量の酸素により、低速度の酸化が進行するためである。ついで、第２のＲＴＰ工程での１０００ないし１１５０℃の温度の酸素雰囲気での熱処理により上記薄い酸化膜を充分な膜厚まで厚くする。第２のＲＴＰ工程を行う際、第１のＲＴＰ工程において金属シリサイド層の側壁に、薄いが安定した酸化膜がすでに形成されているので、異常酸化が生じることはない。
【０００８】
この発明によれば、半導体基板上に、絶縁膜、導電層、金属シリサイド層を順次形成する工程と、前記絶縁膜、導電層、および金属シリサイド層をエッチングして、ゲート絶縁膜、ゲート導電層、およびゲートシリサイド層からなるゲート構造を形成する工程と、 前記ゲート構造を第1の急速熱処理条件で急速熱処理して前記ゲート構造の側壁に薄い酸化膜を形成し、ついで第２の急速熱処理条件で急速熱処理して前記薄い酸化膜を厚くし、それにより前記ゲート構造の側壁に酸化膜を形成する工程と、を具備してなるゲート構造側壁の酸化膜の形成方法が提供される。
【０００９】
第１の急速熱処理条件は不活性雰囲気を規定しており、第２の急速熱処理条件は活性雰囲気を規定していることが好ましい。
【００１０】
第１の急速熱処理条件の不活性雰囲気は窒素（Ｎ２）雰囲気であり、第２の急速熱処理条件の活性雰囲気は酸素（Ｏ２）雰囲気であることが好ましい。
【００１１】
第１の急速熱処理条件の不活性雰囲気はアルゴン（Ａｒ）雰囲気であり、第２の急速熱処理条件の活性雰囲気は酸素（Ｏ２）雰囲気であることが好ましい。
【００１２】
第１の急速熱処理条件は不活性雰囲気に２０％以下の酸素を含んだ弱い酸化性雰囲気を規定しており、第２の急速熱処理条件は強い酸化性雰囲気を規定していることが好ましい。
【００１３】
第１の急速熱処理条件の急速熱処理工程は第１の加熱炉を用いて行い、第２の急速熱処理条件の急速熱処理工程は第２の加熱炉を用いて第１の加熱炉から分離して行うことが好ましい。
【００１４】
第１の急速熱処理条件の急速熱処理工程および第２の急速熱処理条件の急速熱処理工程は同じ加熱炉を共通に用いて行うことが好ましい。
【００１５】
第１の急速熱処理条件の急速熱処理工程と第２の急速熱処理条件の急速熱処理工程との間にさらに清浄工程を具備することが好ましい。
【００１６】
前記導電層はポリシリコン層であることが好ましい。
【００１７】
前記金属シリサイド層はタングステンシリサイド層であることが好ましい。
【００１８】
前記金属シリサイド層はモリブデンシリサイド層であることが好ましい。
【００１９】
第1の急速熱処理条件における加熱温度は７００℃ないし１０００℃であり、第２の急速熱処理条件における加熱温度は１０００℃ないし１１５０℃であることが好ましい。
【００２０】
第1の急速熱処理条件における加熱温度は８００℃であり、第２の急速熱処理条件における加熱温度は１０５０℃であることが好ましい。
【００２１】
第1の急速熱処理条件における加熱時間は１００ないし１５０秒であり、第２の急速熱処理条件における加熱時間は２０ないし１２０秒であることが好ましい。
【００２２】
第1の急速熱処理条件における加熱時間は１２０秒であり、第２の急速熱処理条件における加熱時間は６５秒であることが好ましい。
【００２３】
第1の急速熱処理条件における加熱時間は１２０秒であり、第２の急速熱処理条件における加熱時間は１００秒であることが好ましい。
【００２４】
第1の急速熱処理条件における加熱温度は８００℃であり、第２の急速熱処理条件における加熱温度は１１００℃であることが好ましい。
【００２５】
第1の急速熱処理条件における加熱時間は１２０秒であり、第２の急速熱処理条件における加熱時間は４０秒であることが好ましい。
【００２６】
【発明の実施の形態】
以下、この発明の実施の形態を図面を参照しながら説明する。
【００２７】
この実施の形態では、後酸化熱処理のための急速熱処理すなわちラピッド・サーマル・プロセッシング（ＲＴＰ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）として二工程から成るＲＴＰ方式を採用することにより金属シリサイド層の側壁の異常酸化を防止する方法を開示する。
【００２８】
図１に示すように、シリコン（Ｓｉ）半導体基板たとえば結晶方位＜１００＞のＰ型シリコン半導体基板ｌ２上に、５０ないし８０オングストローム程度の薄いＳｉＯ２膜（絶縁膜）１４を熱酸化により、Ｎ型不純物のドープされたＮ＋シリコン層（導電層）１６をＣＶＤ法により、タングステンシリサイド（ＷＳｉ）層（金属シリサイド層）１８をスパッタ法により形成する。このときＷＳｉ膜はアモルファス相である。次いで、ＬＰＣＶＤ（減圧ＣＶＤ）ＳｉＮ層（キャップ層）２０をＬＰＶＣＤ法により順次形成する。ＳｉＮ層（キャップ層）２０の形成温度は約７８０℃であるので、タングステンシリサイド（ＷＳｉ）層は正方晶へと結晶化する。
【００２９】
ついで、図１に示すように、上記構成の半導体基板上にフォトレジストを全面に塗布してフォトレジスト膜２２を形成し、ついでこのフォトレジスト膜２２をパターニングして、図２に示すように、レジストパターン２４を形成する。
【００３０】
ついで、形成したレジストパターン２４をマスクに用いて、Ｎ型不純物のドープされたＮ＋シリコン層１６、ＷＳｉ層１８、およびＬＰＣＶＤＳｉＮ層２０をＲＩＥ処理すなわち反応性イオンエッチング処理し、図３に示すように、ゲート構造を形成する。この時、エッチング処理はＳｉＯ２膜１４が半導体基板の全面に残るように行う。しかしながら実際には、ＳｉＯ２膜１４のエッチング処理は半導体基板の全面でバラツキを生じ、半導体基板は部分的に露出してしまう。ゲート構造は、ゲートＳｉＯ２膜（ゲート絶縁膜）２６、Ｎ＋シリコンゲート層（ゲート導電層）２８、ＷＳｉ層（金属シリサイド層）３０、およびＳｉＮキャップ層（キャップ層）３２とから成る。Ｎ＋シリコンゲート層２８とその上に形成されたＷＳｉ層３０とから成る構成は、一般にポリサイド（ＷＳｉ／Ｎ＋シリコン）ゲート層と呼ばれる。ゲートＳｉＯ２膜２６は、たとえば２５６ＭｂＤＲＡＭの転送ゲート酸化膜である。ゲート構造を形成するために行った上記エッチング処理により、ゲート導電層および金属シリサイド層の露出側壁およびシリコン半導体基板の露出表面にダメージが生じる。
【００３１】
ついで、このダメージを除去するために、ゲート導電層および金属シリサイド層の露出側壁およびシリコン半導体基板の露出表面に酸化膜を形成する。この酸化膜形成工程を後酸化という。酸化膜を形成するために、ゲート構造を形成するために行った上記エッチング処理後に後酸化処理として急速熱処理すなわちラピッド・サーマル・プロセッシング（ＲＴＰ）を行う。それによりゲート導電層および金属シリサイド層の露出側壁およびシリコン半導体基板の露出表面に酸化膜を形成する。この後酸化熱処理は、第1および第2の工程からなる二工程で行う。この熱処理に先立って予備洗浄を行い、ついで、後酸化熱処理の上記第1および第2の工程を順次行う。具体的には、図６に示すように、第1の熱処理工程で、８００℃の不活性ガス雰囲気内たとえばＮ２ガス雰囲気内において１２０秒間アニールを行い、つづいて第２の熱処理 工程で、１０５０ないし１１００℃の温度のＯ２ガス雰囲気内において１００秒間アニールを行う。Ｎ２ガス不活性雰囲気はアルゴン（Ａｒ）不活性雰囲気に変えてもよい。さらに、第1の熱処理工程におけるアニーリング温度は７００ないし１０００℃程度の範囲内で、また第２の熱処理工程におけるアニーリング温度は１０００ないし１１５０℃程度の範囲内で適宜選択する。また、第1の熱処理工程におけるアニーリング時間および第２の熱処理工程におけるアニーリング時間もそれぞれアニーリング温度との関係から最適な時間を適宜選択する。この二工程の熱処理により、ゲート導電層および金属シリサイド層の露出側壁およびシリコン半導体基板の露出表面に、安定した膜厚および膜質の酸化膜が形成され、それによりゲート構造をエッチング処理により形成した際に生じた上述のダメージが除去される。すなわち、第１のＲＴＰ工程により、図４に示されるように、金属シリサイド層の側壁に薄い酸化膜４２を形成する。第１のＲＴＰ工程においては、Ｎ２雰囲気すなわち不活性雰囲気内で熱処理されるので、極端な酸化は生じない。半導体基板を加熱炉に挿入する作業時に加熱炉内に外部雰囲気から巻き込まれる２０％以下の極めて少量の酸素（Ｏ２）によって酸化されるのみである。したがって、酸化速度が遅いためＷＯ３の形成もほとんど生じず、またＮ＋シリコンゲート層からのＳｉの必要とされる供給量もわずかでよいのでＳｉの供給がＳｉＯ２の形成に不足しないので、金属シリサイド層の側壁に形成される薄い酸化膜はポーラスとなることなく、安定した膜厚および膜質のものとなる。第２のＲＴＰ工程での１０００ないし１１５０℃の温度の酸素雰囲気においてさらに熱処理し、図５に示されるように、上記薄い酸化膜の膜厚を充分に厚くし、厚い酸化膜４４を形成する。第２のＲＴＰ工程では、実質的に酸素（Ｏ２）１００％の雰囲気内すなわち高い酸化性雰囲気内で熱処理を行うので強い酸化が生じるが、第１のＲＴＰ工程において金属シリサイド層の側壁に、薄いが安定した酸化膜４２がすでに形成されているので酸化速度が適正に保たれる。金属シリサイド側壁表面でのＳｉの消費速度に比べＮ＋シリコンゲート層からＷＳｉ層へのＳｉの供給量が上まわる。このためＷＯ３の形成もなく異常酸化が生じることはない。
【００３２】
図６は上記実施の形態を時間ダイアグラムで示しているものである。窒素（Ｎ２）が供給され４００℃程度に加熱されている第１工程用加熱炉内に図１に示されるゲート構造を有する半導体基板をキャリアアームを用いて挿入し、図６に示されるように、温度を８００℃に上昇させ、１２０秒間加熱する。半導体基板を加熱炉に挿入する作業時に加熱炉内に２０％以下の極めて少量の酸素（Ｏ２）が外部雰囲気から巻き込まれる。この少量の酸素（Ｏ２）によってゲート側壁に、図４に示されるように薄い酸化膜４２が形成される。ついで、半導体基板を第１工程用加熱炉から取り出し、図６に示されるように、酸素（Ｏ２）が供給され４００℃程度に加熱されている第２工程用加熱炉内に半導体基板をキャリアアームを用いて挿入し、温度を１０５０℃に上昇させ、１００秒間加熱する。それにより、薄い酸化膜の膜厚が充分に厚くなり、図５に示されるように、厚い酸化膜４４が形成される。
【００３３】
図７は上記実施の形態の方法により実際に形成されたゲート配線を示しており、また図８は、その斜視概観を示している。図７および図８において、異常酸化が生じておらず、膜厚および膜質の安定した酸化膜が形成されているのがわかる。
【００３４】
図９は他の実施の形態に係るＲＴＰ工程を時間ダイアグラムで示しているものである。この実施の形態は、第1の実施の形態におけるように、使用する加熱炉を第１工程用加熱炉および第２工程用加熱炉に分けるのではなく、一つの加熱炉を第１工程用および第２工程用に共通に使用するものである。１％酸素（Ｏ２）を炉内に供給しながら４００℃程度に加熱されている加熱炉内に、図３に示されるゲート構造を有する半導体基板をキャリアアームを用いて挿入し、図９に示されるように、温度を８００℃に上昇させ、３０秒間加熱する。それにより、１％酸素の弱い酸化性によって、図４に示されるように、薄い酸化膜４２が形成される。その後、上記炉内において１００％酸素（Ｏ２）雰囲気にガス置換（ｓｕｂｓｔｉｔｕｔｉｏｎ）し、１５秒間保持する。ついで、半導体基板を上記炉から取り出すことなく炉内に保持したまま、図９に示されるように、炉の温度を１０５０℃に上昇させ、１００秒間加熱する。それにより、薄い酸化膜が充分に厚くなり、図５に示されるように、厚い酸化膜４４が形成される。
【００３５】
上述のように、この発明においては、後酸化熱処理を二工程で行っている。すなわち、従来の技術における熱処理工程と同様の工程である酸化性の高い雰囲気での第２の熱処理工程に先立って、従来の技術における熱処理では存在しない、酸化性の低い雰囲気での第１の熱処理工程を行っている。第１の熱処理工程は、第２の熱処理工程の処理条件とは異なる条件の工程であり、安定した膜厚および膜質の薄い酸化膜を金属シリサイド層の側壁に形成する。それにより、第２のＲＴＰ工程での熱処理により異常酸化が発生するのを防止する。
【００３６】
図１０は、２５６ＤＲＡＭのプロセスアーキテクチャーにおける二工程熱処理酸化についての上記したような手順を示している。なお、図１０の手順は、この発明を２５６ＭｂＤＲＡＭに適用した場合として示されているが、６４ＭｂＤＲＡＭに適用する場合であっても同様である。
【００３７】
図１１に、第1ＲＴＰ工程を８００℃、Ｎ２雰囲気、１２０秒間の条件に、また第２ＲＴＰ工程を１０５０℃、Ｏ２雰囲気、時間をパラメータとした条件に設定した時の酸化膜の膜厚についてのデータを示している。加熱温度を１０５０℃一定とした場合には加熱時間が長くなるほど膜厚は厚くなり、加熱時間を１００秒間とした場合には膜厚は１００オングストロームとなる。これは、加熱温度を１１００℃とした場合において、加熱時間を４０秒間とした場合の膜厚（１００オングストローム）と同じになる。なお、図１１中、ＸＰは、Ｐ型拡散層を形成する時のインプランテーション条件を示しており、その条件は、ＢＦ２イオンをドーズ量７Ｅ１４ atoms/cm2、加速電界１０ＫｅＶで注入することであり、またＸＮはＮ型拡散層を形成する時のインプランテーション条件を示しており、その条件は、Ａｓイオンをドーズ量６Ｅ１４ atoms/cm2、加速電界２５ＫｅＶで注入することである。
【００３８】
図１２はＷＳｉ層の側壁酸化膜の膜厚とゲートに流れるリーク電流ＧＩＤＬ（Ｇａｔｅ Ｉｎｄｕｃｅｄ Ｄｒａｉｎ Ｌｅａｋ）との相関を示している。図１２から明らかなように、Ｎチャンネル型ＭＯＳＦＥＴおよびＰチャンネル型ＭＯＳＦＥＴのいずれの場合にも、酸化膜の膜厚が厚くなるにしたがってリーク電流ＧＩＤＬ（Ｇａｔｅ Ｉｎｄｕｃｅｄ Ｄｒａｉｎ Ｌｅａｋ）はなめらかに減少することがわかる。
【００３９】
図１３は、電圧ストレス時間に対する不良したセル（Ｓｉｎｇｌｅ Ｃｅｌｌ Ｆａｉｌ）の個数を示している。セルの不良は、所定の時間電圧ストレスを与えた後、５１２ミリ秒毎に、各セルの残留電荷量を調べ、残留電荷量が不良を定める閾値以上にあるか否かによって判定される。２０時間の電圧ストレスを与えた後、不良したセルの数を調べたところ、第２のＲＴＰ工程での加熱温度を１０５０℃、加熱時間を１００秒間としたとき、不良したセルの数は顕著に減少することがわかった。
【００４０】
図１４は、ワードラインＷＬの低レベル電位に対する不良したセルの個数を示している。第２のＲＴＰ工程での加熱温度を１０５０℃、加熱時間を１００秒間としたとき、不良をおこすセルの数は顕著に減少することがわかった。
【００４１】
【発明の効果】
二工程の後酸化熱処理の第１工程において低速な酸化速度で金属シリサイド層の側壁に薄いが安定した酸化膜を形成しておくことにより第２工程で異常酸化のない所望の厚さの酸化膜を金属シリサイド層の側壁に形成することがでる。
【図面の簡単な説明】
【図１】この発明の実施の形態に係る、ゲートシリサイドゲート層の側壁の異常酸化を防止するための方法の１工程における半導体構造の断面図。
【図２】この発明の実施の形態に係る、ゲートシリサイドゲート層の側壁の異常酸化を防止するための方法の１工程における半導体構造の断面図。
【図３】この発明の実施の形態に係る、ゲートシリサイドゲート層の側壁の異常酸化を防止するための方法の１工程における半導体構造の断面図。
【図４】この発明の実施の形態に係る、ゲートシリサイドゲート層の側壁の異常酸化を防止するための方法の１工程における半導体構造の断面図。
【図５】この発明の実施の形態に係る、ゲートシリサイドゲート層の側壁の異常酸化を防止するための方法の１工程における半導体構造の断面図。
【図６】この発明の実施の形態に係るゲートシリサイド層の側壁の異常酸化を防止するための方法における二工程熱処理方式の時間ダイアグラムを示す図。
【図７】この発明の実施の形態に係るゲートシリサイド層の側壁の異常酸化を防止するための方法における二工程熱処理方式により実際に得られたゲート電極形状の断面の電子顕微鏡（ＳＥＭ）写真。
【図８】この発明の実施の形態に係るゲートシリサイド層の側壁の異常酸化を防止するための方法における二工程熱処理方式により実際に得られたゲート電極形状の斜視概観の電子顕微鏡（ＳＥＭ）写真。
【図９】この発明の他の実施の形態に係るゲートシリサイド層の側壁の異常酸化を防止するための方法における二工程熱処理方式の時間ダイアグラムを示す図。
【図１０】この発明の実施の形態に係るゲート導電層の側壁の異常酸化を防止するための方法における処理手順を示す図。
【図１１】ＲＴＰ条件と酸化膜の膜厚とのデータを示す測定データ図。
【図１２】ＷＳｉ層の側壁酸化膜の膜厚とゲートに流れるリーク電流ＧＩＤＬとの特性曲線を示す図。
【図１３】電圧ストレス時間に対する不良したセル（Ｓｉｎｇｌｅ Ｃｅｌｌ Ｆａｉｌ）の個数を示す図。
【図１４】ワードラインＷＬの低レベル電位に対する不良したセルの個数を示す図。
【図１５】ゲートシリサイド層の側壁に酸化膜を形成するための従来方法の１工程における半導体構造の断面図。
【図１６】ゲートシリサイド層の側壁に酸化膜を形成するための従来方法の１工程における半導体構造の断面図。
【図１７】ゲートシリサイド層の側壁に酸化膜を形成するための従来方法の１工程における半導体構造の断面図。
【図１８】ゲートシリサイド層の側壁に酸化膜を形成するための従来方法の１工程における半導体構造の断面図。
【図１９】ゲートシリサイド層の側壁に従来の熱処理方法により実際に得られたゲート電極形状の断面の電子顕微鏡（ＳＥＭ）写真。
【図２０】ゲートシリサイド層の側壁に従来の熱処理方法により実際に得られたゲート電極形状の斜視概観の電子顕微鏡（ＳＥＭ）写真。
【符号の説明】
１２…シリコン半導体基板、
１４…薄いＳｉＯ２膜（絶縁膜）、
１６…Ｎ＋シリコン層（導電層）、
１８…タングステンシリサイド（ＷＳｉ）層（金属シリサイド層）、
２０…ＬＰＣＶＤ（減圧ＣＶＤ）Ｓｉ３Ｎ４層（キャップ層）、
２２…フォトレジスト膜、
２４…レジストパターン、
２６…ゲートＳｉＯ２膜（ゲート絶縁膜）、
２８…Ｎ＋シリコンゲート層（ゲート導電層）、
３０…ＷＳｉ層（金属シリサイド層）、
３２…ＳｉＮキャップ層（キャップ層）、
３４…酸化膜、
３６…バーズ・ビーク、
３８…異常酸化、
４２…薄い酸化膜、
４４…厚い酸化膜
Claims (9)
- 半導体基板上に、絶縁膜、導電層、金属シリサイド層を順次形成する工程と、
前記絶縁膜、導電層、および金属シリサイド層をエッチングして、ゲート絶縁膜、ゲート導電層、およびゲートシリサイド層からなるゲート構造を形成する工程と、
前記ゲート構造の側壁に酸化膜を形成するために連続する第1の熱処理および第２の熱処理で前記ゲート構造を熱処理する際に、前記第1の熱処理において前記ゲート構造を第1の熱処理条件で熱処理して前記ゲート構造の側壁に薄い酸化膜を形成し、前記第２の熱処理において前記ゲート構造を第２の熱処理条件で熱処理して前記薄い酸化膜を厚くし、それにより前記ゲート構造の側壁に前記酸化膜を形成する工程と、を具備してなり、
前記第１の熱処理条件は、前記ゲート構造を熱処理温度７００ないし１０００℃の窒素（Ｎ２）雰囲気内で熱処理することであり、
前記第２の熱処理条件は、前記ゲート構造を熱処理温度１０００ないし１１５０℃の酸素（Ｏ２）雰囲気内で熱処理することであることを特徴とするゲート構造側壁の酸化膜の形成方法。 - 前記第１の熱処理条件における窒素（Ｎ２）雰囲気は２０％以下の酸素を含んでいることを特徴とする、請求項１記載のゲート構造側壁の酸化膜の形成方法。
- 半導体基板上に、絶縁膜、導電層、金属シリサイド層を順次形成する工程と、
前記絶縁膜、導電層、および金属シリサイド層をエッチングして、ゲート絶縁膜、ゲート導電層、およびゲートシリサイド層からなるゲート構造を形成する工程と、
前記ゲート構造の側壁に酸化膜を形成するために連続する第1の熱処理および第２の熱処理で前記ゲート構造を熱処理する際に、前記第1の熱処理において前記ゲート構造を第1の熱処理条件で熱処理して前記ゲート構造の側壁に薄い酸化膜を形成し、前記第２の熱処理において前記ゲート構造を第２の熱処理条件で熱処理して前記薄い酸化膜を厚くし、それにより前記ゲート構造の側壁に前記酸化膜を形成する工程と、を具備してなり、
前記第１の熱処理条件は、前記ゲート構造を熱処理温度７００ないし１０００℃のアルゴン（Ａｒ）雰囲気内で熱処理することであり、
前記第２の熱処理条件は、前記ゲート構造を熱処理温度１０００ないし１１５０℃の酸素（Ｏ２）雰囲気内で熱処理することであることを特徴とするゲート構造側壁の酸化膜の形成方法。 - 前記第１の熱処理条件におけるアルゴン（Ａｒ）雰囲気は２０％以下の酸素を含んでいることを特徴とする、請求項３記載のゲート構造側壁の酸化膜の形成方法。
- 前記第２の熱処理条件における酸素（Ｏ２）雰囲気は実質的に１００％の酸素を含んでいることを特徴とする、請求項１乃至４のいずれかに記載のゲート構造側壁の酸化膜の形成方法。
- 前記第１の熱処理条件における熱処理時間は１００ないし１５０秒であり、前記第２の熱処理条件における熱処理時間は２０ないし１２０秒であることを特徴とする、請求項１乃至５のいずれかに記載のゲート構造側壁の酸化膜の形成方法。
- 前記第1の熱処理は第1の加熱炉を用いて行ない、第２の熱処理は前記第1の加熱炉から前記第1の熱処理後の前記半導体基板を取り出し第２の加熱炉に挿入して行うことを特徴とする、請求項１乃至６のいずれかに記載のゲート構造側壁の酸化膜の形成方法。
- 前記第1の熱処理および第２の熱処理は同一の加熱炉内で実質的に連続して行うことを特徴とする、請求項１乃至６のいずれかに記載のゲート構造側壁の酸化膜の形成方法。
- 前記第1の熱処理および第２の熱処理は急速熱処理であることを特徴とする、請求項１乃至８のいずれかに記載のゲート構造側壁の酸化膜の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US6697698A | 1998-04-28 | 1998-04-28 | |
| US09/066976 | 1998-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345970A JPH11345970A (ja) | 1999-12-14 |
| JP3754234B2 true JP3754234B2 (ja) | 2006-03-08 |
Family
ID=22072937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12294799A Expired - Lifetime JP3754234B2 (ja) | 1998-04-28 | 1999-04-28 | ゲート構造側壁の酸化膜の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6605521B2 (ja) |
| JP (1) | JP3754234B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015748A (ja) * | 1999-07-01 | 2001-01-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001196326A (ja) * | 2000-01-11 | 2001-07-19 | Tokyo Electron Ltd | タングステンシリサイド膜の成膜方法及びゲート電極／配線の作製方法 |
| JP2002170941A (ja) * | 2000-12-01 | 2002-06-14 | Nec Corp | 半導体装置及びその製造方法 |
| DE10148491B4 (de) * | 2001-10-01 | 2006-09-07 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Halbleiteranordnung mit Hilfe einer thermischen Oxidation und Halbleiteranordnung |
| KR100472745B1 (ko) | 2002-10-31 | 2005-03-11 | 삼성전자주식회사 | 게이트 전극 형성 방법, 게이트 전극을 포함하는 반도체장치의 형성 방법 및 기판의 산화 방법. |
| JP2004172259A (ja) | 2002-11-19 | 2004-06-17 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP2005311300A (ja) * | 2004-03-26 | 2005-11-04 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| KR100624290B1 (ko) * | 2004-06-14 | 2006-09-19 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 소자의 제조 방법 |
| KR100583609B1 (ko) * | 2004-07-05 | 2006-05-26 | 삼성전자주식회사 | 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법 |
| US20060068535A1 (en) * | 2004-09-04 | 2006-03-30 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices |
| KR100673206B1 (ko) * | 2004-12-28 | 2007-01-22 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| KR100638966B1 (ko) * | 2004-12-30 | 2006-10-26 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 게이트 형성 방법 |
| US7269526B2 (en) * | 2005-05-04 | 2007-09-11 | Hitachi Global Storage Technologies Netherlands B.V. | Aggregated run-to-run process control for wafer yield optimization |
| KR100700926B1 (ko) | 2005-07-11 | 2007-03-28 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US7589005B2 (en) * | 2006-09-29 | 2009-09-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming semiconductor structures and systems for forming semiconductor structures |
| US20140015031A1 (en) * | 2012-07-12 | 2014-01-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and Method for Memory Device |
| US10050131B2 (en) * | 2015-12-10 | 2018-08-14 | Microchip Technology Incorporated | Method of forming a polysilicon sidewall oxide region in a memory cell |
| US10886393B2 (en) | 2017-10-17 | 2021-01-05 | Mitsubishi Electric Research Laboratories, Inc. | High electron mobility transistor with tunable threshold voltage |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4585492A (en) | 1984-07-30 | 1986-04-29 | International Business Machines Corporation | Rapid thermal annealing of silicon dioxide for reduced hole trapping |
| KR920007450B1 (ko) | 1987-07-31 | 1992-09-01 | 마쯔시다덴기산교 가부시기가이샤 | 반도체장치 및 그 제조방법 |
| US4833099A (en) | 1988-01-07 | 1989-05-23 | Intel Corporation | Tungsten-silicide reoxidation process including annealing in pure nitrogen and subsequent oxidation in oxygen |
| JP2551127B2 (ja) | 1989-01-07 | 1996-11-06 | 三菱電機株式会社 | Ｍｉｓ型半導体装置およびその製造方法 |
| JPH077750B2 (ja) | 1989-05-15 | 1995-01-30 | 株式会社東芝 | 半導体装置の製造方法 |
| US5168072A (en) | 1990-10-12 | 1992-12-01 | Texas Instruments Incorporated | Method of fabricating an high-performance insulated-gate field-effect transistor |
| US5147820A (en) | 1991-08-26 | 1992-09-15 | At&T Bell Laboratories | Silicide formation on polysilicon |
| US5272666A (en) | 1991-10-18 | 1993-12-21 | Lattice Semiconductor Corporation | Programmable semiconductor antifuse structure and method of fabricating |
| US5296385A (en) | 1991-12-31 | 1994-03-22 | Texas Instruments Incorporated | Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing |
| JP3166266B2 (ja) | 1992-01-21 | 2001-05-14 | ソニー株式会社 | 半導体基板の熱処理方法 |
| US5393685A (en) | 1992-08-10 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Peeling free metal silicide films using rapid thermal anneal |
| US5296411A (en) | 1993-04-28 | 1994-03-22 | Advanced Micro Devices, Inc. | Method for achieving an ultra-reliable thin oxide using a nitrogen anneal |
| US5384285A (en) | 1993-07-26 | 1995-01-24 | Motorola, Inc. | Process for fabricating a silicide layer in a semiconductor device |
| US5356837A (en) | 1993-10-29 | 1994-10-18 | International Business Machines Corporation | Method of making epitaxial cobalt silicide using a thin metal underlayer |
| US5550082A (en) | 1993-11-18 | 1996-08-27 | The University Of Houston System | Method and apparatus for doping silicon wafers using a solid dopant source and rapid thermal processing |
| US5478765A (en) | 1994-05-04 | 1995-12-26 | Regents Of The University Of Texas System | Method of making an ultra thin dielectric for electronic devices |
| US5468687A (en) | 1994-07-27 | 1995-11-21 | International Business Machines Corporation | Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation) |
| US5605853A (en) | 1996-05-28 | 1997-02-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a semiconductor device having 4 transistor SRAM and floating gate memory cells |
| JPH10256183A (ja) * | 1997-03-07 | 1998-09-25 | Sony Corp | 半導体装置の製造方法 |
| US6177334B1 (en) * | 1998-12-01 | 2001-01-23 | United Microelectronics Corp. | Manufacturing method capable of preventing corrosion of metal oxide semiconductor |
-
1999
- 1999-04-28 JP JP12294799A patent/JP3754234B2/ja not_active Expired - Lifetime
-
2002
- 2002-10-08 US US10/265,729 patent/US6605521B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6605521B2 (en) | 2003-08-12 |
| JPH11345970A (ja) | 1999-12-14 |
| US20030036253A1 (en) | 2003-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3754234B2 (ja) | ゲート構造側壁の酸化膜の形成方法 | |
| JP4484392B2 (ja) | 半導体素子のゲート電極形成方法 | |
| US6984575B2 (en) | Fabrication process of a semiconductor integrated circuit device | |
| US7687849B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| US6693025B2 (en) | Local interconnect structures for integrated circuits and methods for making the same | |
| US20060134858A1 (en) | Method of manufacturing semiconductor device | |
| JP2003168741A (ja) | デュアルゲート酸化膜の形成方法及びそれを利用した半導体素子の製造方法 | |
| JP3426170B2 (ja) | 半導体装置の製造方法 | |
| US20080061386A1 (en) | Semiconductor device including a gate electrode having a polymetal structure | |
| US6218252B1 (en) | Method of forming gate in semiconductor device | |
| JP3486118B2 (ja) | 半導体装置の製造方法 | |
| US20020084450A1 (en) | Semiconductor device and method for fabricating a semiconductor device | |
| KR100578120B1 (ko) | 신뢰성 있는 비트라인 콘택 구조 및 이를 형성하는 방법 | |
| US6919269B2 (en) | Production method for a semiconductor component | |
| JPH06275559A (ja) | 半導体装置の製造方法 | |
| JPH11297988A (ja) | 金属シリサイドのスパイキング効果を防止するゲート電極製造方法 | |
| US6897105B1 (en) | Method of forming metal oxide gate structures and capacitor electrodes | |
| JPH08250717A (ja) | 半導体装置の製造方法 | |
| US6087260A (en) | Method of manufacturing bit line | |
| KR100332126B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2000243725A (ja) | 半導体装置及びその製造方法 | |
| US20010053593A1 (en) | Method of forming metal oxide gate structures and capacitor electrodes | |
| KR980011857A (ko) | 실리사이드 형성 방법 | |
| KR20000043217A (ko) | 반도체소자의 트랜지스터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |