JP3753307B2

JP3753307B2 - 携帯無線端末装置

Info

Publication number: JP3753307B2
Application number: JP2000333072A
Authority: JP
Inventors: 清志宮崎
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2000-10-31
Filing date: 2000-10-31
Publication date: 2006-03-08
Anticipated expiration: 2020-10-31
Also published as: JP2002139585A

Description

【０００１】
【発明の属する技術分野】
本発明は携帯無線端末装置に関し、更に詳しくは無線基地局を介するセルラ方式の下で相互に通信を行う移動通信システムの携帯無線端末装置に関する。近年、携帯電話機の普及が著しいが、その付加機能として時計機能が一般的に搭載されている。携帯電話機は常時携帯されるため、時計機能を利用する場合が多く、その精度が高いことが要求されている。
【０００２】
【従来の技術】
図１０は従来技術を説明する図で、従来の携帯電話機に搭載される典型的な時計機能部のブロック図を示している。図において、６１は水晶発振器（ＯＳＣ）、６２は時計機能部、６３は発振器６１の出力のクロック信号ＲＴＣＫを計数すると共に１秒周期の信号１ｓを生成するカウンタ（ＣＴＲ）、６４ａは信号１ｓを計数すると共に１分周期の信号１ｍを生成する秒計数部、６４ｂは信号１ｍを計数すると共に１時間周期の信号１ｈを生成する分計数部、６４ｃは信号１ｈを計数すると共に２４時間周期の信号１ｄを生成する時間計数部、６５は各計数部６４ａ〜６４ｃより得られる時刻情報Ｈ，Ｍ，Ｓを液晶表示部などに表示する時刻表示部である。
【０００３】
なお、上記各計数部６４ａ〜６４ｃの機能は、通常は、不図示のＣＰＵのプログラム実行によりソフト的に実現される。
【０００４】
係る構成により、装置（時計機能部等）への電源投入後、現時刻をマニュアル設定すると、以後は時々刻々と時刻を更新し、画面に表示する。
【０００５】
【発明が解決しようとする課題】
しかし、上記従来の水晶発振器６１は、コスト等の関係上、回路素子に多少のバラツキがあるばかりか、温度や電圧変動に対する補償がなされてれていないのが通常であり、このため発振周波数には誤差があり、月に２０〜３０秒程度の進み／遅れが生じていた。
【０００６】
本発明は上記従来技術の問題点に鑑みなされたもので、その目的とする所は、ローコストで常に正確な時刻表示が得られる携帯無線端末装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記の課題は例えば図１の構成により解決される。即ち、本発明（１）の携帯無線端末装置は、無線基地局を介するセルラ方式の下で相互に通信を行う移動通信システムの携帯無線端末装置において、第１のクロック信号ＲＴＣＫを発生する第１の発振器と、前記第１のクロック信号を計数してその計数出力を時刻情報に変換する時計手段と、前記第１のクロック信号よりも高精度な周波数の第２のクロック信号ＸＯＣＫを発生する電圧制御型の温度補償された第２の発振器と、本装置の空き時間に、前記無線基地局から一定の時間間隔で送信される所定の同期用信号を受信してその時間間隔を前記第２のクロック信号によりカウントし、得られたカウント値を前記第２の発振器に対する制御電圧の情報と共に保持する基準時間検出手段と、本装置の空き時間に、前記保持した制御電圧を前記第２の発振器に加えて再生した第２のクロック信号により前記保持したカウント値を計数して第２の基準時間信号を再生する第２の基準時間生成手段と、前記第１のクロック信号をカウントして生成した第１の基準時間信号と、前記再生した第２の基準時間信号とを比較し、その時間差を小さくする方向に前記第１のクロック信号のカウント数を補正する第１の基準時間補正手段と、前記補正後の第１の基準時間信号を所定数計数する度にこれらの積に相当する時間間隔により前記時計手段出力の時刻情報を補正する時刻補正手段とを備えるものである。
【０００８】
本発明（１）においては、高精度・高安定な第２のクロック信号ＸＯＣＫを間欠的(又は定期的）に利用して所定時間幅の第２の基準時間信号を生成し、その都度その時間幅を時計用の第１のクロック信号ＲＴＣＫにより第１の基準時間信号に写し取り、以後は、この第１の基準時間信号を使用して時刻情報を継続して正確なものに補正する。
【０００９】
本発明（１）によれば、高精度・高安定な第２のクロック信号ＸＯＣＫを利用するため所定時間幅の第２の基準時間信号を高精度に生成できる。またこの種の携帯無線端末装置が通常備えるような第２のクロック信号ＸＯＣＫを利用するため時計手段のコスト上昇とはならない。更にまた間欠的(又は定期的）に利用するため、第２のクロック信号ＸＯＣＫの本来の使用を妨げないばかりか、空き時間等における第２のクロック信号ＸＯＣＫの有効利用が図れる。従って、ローコストで常に正確な時刻表示が得られる。
【００１０】
本発明（２）では、上記本発明（１）において、前記基準時間検出手段は、前記受信した同期用信号の時間間隔を前記第２のクロック信号により複数周期に渡って繰り返しカウントし、これらの平均のカウント値を求めて保持するものである。
【００１１】
また本発明（３）では、上記本発明（１）又は（２）において、前記同期用信号は、無線基地局からフレーム毎に送られる同期ワードである。
【００１２】
【発明の実施の形態】
以下、添付図面に従って本発明に好適なる実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。
【００１３】
図２は実施の形態による携帯電話機（例えばＰＤＣ携帯電話機等）のブロック図で、図において、１１はアンテナ、１２は送受分波スイッチ、１３はＲＦ帯の低ノイズアンプ（ＬＮＡ）、１４は１stミキサ、１５は１stＩＦ帯用のバンドパスフィルタ（ＢＰＦ）、１６は２ndミキサ、１７は２ndＩＦ帯用のバンドパスフィルタ（ＢＰＦ）、１８はＩＦアンプ（ＩＦＡ）、１９は例えばＱＰＳＫ方式による復調部、２０は復調用のローカル発振器、２１は受信シンボルの識別部、２２はＡＦＣ(Automatic Frequency Control)回路部、３０はセレクタ（ＳＥＬ）、２３はＤ／Ａ変換器（Ｄ／Ａ）、２４は高精度・高安定な電圧制御型温度補償水晶発振器（ＶＣＴＣＸＯ）、２５はＶＣＴＣＸＯ２４を源振として２ndローカル信号２ndＬｏを生成するＰＬＬ回路部（ＰＬＬ）、２６は周波数シンセサイザ、２７はクロック発振器（ＯＳＣ）、２８はＱＰＳＫ方式による変調部、２９は送信部である。
【００１４】
更に、３１は例えばＴＤＭＡ方式による同期制御部、３２は音声符号のコーデック（ＣＯＤＥＣ）、３３は音声信号のベースバンド処理部、３４はスピーカ（ＳＰＫ）、３５はマイク（ＭＩＣ）、４１は本装置の主制御及び処理（呼処理，時計処理，時刻補正処理等）を行うＣＰＵ、４２はＣＰＵ４１が実行する制御プログラム等を記憶しているＲＡＭ，ＲＯＭ，ＥＥＰＲＯＭ等から成るメモリ（ＭＥＭ）、４３は本体表面部に設けられたコンソール部（ＣＳＬ）、４４はＬＣＤ等からなる表示部（ＤＳＰ）、４５は電源ＯＮ／ＯＦＦキーやダイヤルキー等を備えるキーボード部（ＫＢＤ）、６０は時計用のクロック発振器を内蔵する時計機能部、５０は時計機能を補正するための基準時間を検出・保持する基準時間検出保持部、４６はＣＰＵ４１の共通バスである。
【００１５】
なお、時計機能部６０の内部構造については上記図１０で述べたものと同様でよい。
【００１６】
係る構成により、アンテナ１１からのＲＦ受信波信号はＬＮＡ１３で増幅され、１st，２ndミキサ１５，１７により第１，第２のＩＦ信号に変換され、更にＩＦＡ１８で非線形増幅され、復調部１９で直交ベースバンド信号Ｉ，Ｑに復調される。この状態で、ＡＦＣ２２は、バースト受信波中の所定の信号｛例えばプリアンブル中のユニークワード又は制御信号中の一部特定な信号（例えばシンボル「０」等）｝につき、これを復調した直交ベースバンド信号Ｉ，Ｑの振幅Ｉ_m，Ｑ_mを用いて、復調シンボルの位相データθを、θ＝arctan（Ｑ_m／Ｉ_m）により求める。更に、時刻ｔにおける位相データθ（ｔ）とτ秒前の位相データθ（ｔ−τ）とにより位相差△θを求め、これを時間微分して単位時間当たりの周波数差△ｆを求める。更に、この周波数差△ｆをゼロとする様なＡＦＣデータＶ_AFCを求め、該データＶ_AFCはＤ／Ａ２３でＤ／Ａ変換され、ＶＣＴＣＸＯ２４の電圧（周波数）制御端子に加えられ、これによりＶＣＴＣＸＯ２４の出力ＸＯの周波数はＰＬＬ２５を含むＡＦＣループを介して上記周波数差△ｆをゼロとする方向に制御される。こうして、本装置における正確なシンボル復調が可能となる。また本装置はこのＶＣＴＣＸＯ２４を原振としデータ送信を行う。
【００１７】
以上の動作により基地局と本装置との間で高安定かつ高品質な通信を行える。また、本実施の形態ではこのＶＣＴＣＸＯ２４を有効に利用することで、より正確な時刻を発生する。
【００１８】
図３は実施の形態におけるＶＣＴＣＸＯの回路図である。入力の制御電圧ｖ_iは抵抗Ｒ１〜Ｒ３及びサーミスタＴＨ１，ＴＨ２からなる抵抗分圧回路で分圧され、制御電圧ｖ_oに変換される。この時、サーミスタＴＨ１，ＴＨ２は周囲温度に従って分圧比を調整（補償）するように働き、制御電圧ｖ_oの温度補償回路をなす。更に、この制御電圧ｖ_oは可変容量素子（バリキャップ）ＶＣの容量を変化させ、これに応じて水晶振動子Ｘを含む発振器ＯＳＣの発振周波数ｆ_oが変化する。
【００１９】
このＶＣＴＣＸＯ２４には必要な時だけ給電され、消費電力の節約が図られる。また、ＶＣＴＣＸＯ２４の出力周波数ｆoは、通常（通信時）のＡＦＣ用に使用する場合は電源投入後比較的速やかに使用可能状態となり、また本実施の形態による時計機能の補正用に使用する場合でも、電源投入後数分を経過すれば十分に安定化する。以下、本実施の形態による時計機能の補正手段を詳細に説明する．
図４は実施の形態による基準時間検出保持部５０のブロック図、図５，図６はその動作タイミングチャート（１），（２）であり、以下、これらの図を参照して動作を説明する。図４において、５１は共通バス４６を介してＣＰＵ４１との間で指令やデータのやり取りを行うＩＯインタフェース部（ＩＯＩＦ）、５２は不図示の無線基地局における報知（呼出）フレームの送信周期Ｔｒ（第３の基準時間に相当）を検出・保持する基準時間検出部、５３は保持・再生した基準時間（第２の基準時間に相当）に基づき時計機能部６０の時刻を補正するための基準時間パルスＲＦＰ（第１の基準時間に相当）を発生・保持する基準時間保持部である。
【００２０】
ＰＤＣ携帯電話機への呼び出し信号は、無線基地局から極めて正確（１０万年に１秒以下の誤差）な間隔(例えばＴｒ＝７２０ｍｓ）で送出されている。そこで、本装置の空き（非通話）時間を利用し、フレーム毎に送られる所定の同期ワードを検出することで、基準周期（基準時間）Ｔｒを検出し、これを装置内に記憶(保持）する。
【００２１】
図４，図５を参照し、まず基準時間検出部５２による基準時間Ｔｒの検出・記憶（保持）の動作を説明する。ＣＰＵ４１は無線機能部を使用して無線基地局からの報知信号を受信する。また、ＩＯＩＦ５１にリセット信号ＲＳを送り、カウンタＣＴＲ１をリセットする。更にまた、セレクタＳＥＬ１の選択を端子１側とする。
【００２２】
一方、同期制御部３１に対して同期ワードを検出する旨のコマンドを送り、これを受けた同期制御部３１は、次フレームの同期ワード検出でＯＮ（論理１レベル）となり、かつその次のフレームの同期ワード検出でＯＦＦ(論理０レベル）となるようなゲート信号ＳＰＧを生成・出力する。このゲート信号ＳＰＧのパルス幅Ｔｒは正確に７２０ｍｓである。
【００２３】
カウンタＣＴＲ１は、このゲート信号ＳＰＧによってカウントを付勢（イネーブル）され、そのパルス幅を高精度・高安定なクロック信号ＸＯＣＫでカウントアップする。そして、やがてゲート信号ＳＰＧ＝０になると、カウント動作を止めると共に、エッジ検出回路ＥＤ１ではゲート信号ＳＰＧの立ち下がりエッジを検出してエッジパルスＥＰを生成し、これにより、カウンタＣＴＲ１のカウント出力Ａ＝ｎ１が、セレクタＳＥＬ１を介してレジスタＲＥＧ１に保持される。ＣＰＵ４１はその時のＡＦＣ電圧Ｖ_AFC1を読み取り、これをメモリ４２に記憶する。
【００２４】
このような基準時間Ｔｒの検出動作は１回で終了しても良いが、更に正確(安全）を記すためには複数回行っても良い。この場合のＣＰＵ４１は、レジスタＲＥＧ１から１回目のカウント値ｎ１を読み取り、これをメモリ４２に記憶する。更に、上記同様にして第２，第３，…の計測を行い、その都度カウント値ｎ２，ｎ３，…及び夫々のＡＦＣ電圧Ｖ_AFC2，Ｖ_AFC3，…を読み取り、これらをメモリ４２に記憶する。そして、これらのカウント平均値ｎ及び電圧平均値Ｖ_REF求め、この内のカウント値ｎをレジスタＲＥＧ１にセットする。この時、セレクタＳＥＬ１は端子０側に接続されている。
【００２５】
こうして、基準時間Ｔｒが高精度・高安定なクロック信号ＸＯＣＫを使用して検出・保持されると共に、この基準時間Ｔｒは後に同じく高精度・高安定なクロック信号ＸＯＣＫを使用して装置内部でいつでも再生可能である。
【００２６】
次に図４，図６を参照し、本装置内における基準時間発生（再生）の動作を説明する。ＣＰＵ４１は、本装置の空き（非通話）時間を利用して、ＶＣＴＣＸＯ２４にメモリ４２から読み出したＡＦＣ電圧Ｖ_REF（Ｖ_AFC1又は平均値）をセットする。これにより、ＶＣＴＣＸＯ２４は上記基準時間Ｔｒの検出時と同じ周波数で発振する。
【００２７】
基準時間検出部５２において、ＣＰＵ４１はＩＯＩＦ５１の調整付勢信号ＡＤＪＥ＝１（調整）にセットする。フリップフロップＦＦ１はその後の基準周期パルスＲＦＰ（但し、通常この時点では周期は基準化されていない）の立ち下がりエッジでセットされ、これによりカウンタＣＴＲ１のカウント動作が付勢される。このとき、カウンタＣＴＲ１は基準周期パルスＲＦＰでリセット（クロック同期リセット）されており、こうしてカウンタＣＴＲ１のカウント位相が基準周期パルスＲＦＰの立ち下がりエッジに同期化される。カウンタＣＴＲ１はその後のクロック信号ＸＯＣＫによりカウントアップし、やがてそのカウント値ＡとレジスタＲＥＧ１の出力Ｂ（＝ｎ）が一致すると、コンパレータＣＭＰ１から比較一致信号Ａ＝Ｂが出力され、これにより次のＸＯＣＫでカウンタＣＴＲ１がリセットされる。こうして、装置内部で基準時間Ｔｒが正確に再生される。
【００２８】
基準時間保持部５３において、カウンタＣＴＲ２は時計機能部６０からのリアルタイムクロック信号ＲＴＣＫにより自走しており、そのカウント出力ｂがアップダウンカウンタＵＤＣＴのカウント出力ａと一致すると、コンパレータＣＭＰ２から比較一致信号ａ＝ｂが出力され、これにより次のＲＴＣＫでカウンタＣＴＲ２がリセットされ、この動作を繰り返す。
【００２９】
このカウンタＣＴＲ２は比較的ラフなクロック信号ＲＴＣＫにより自走しているため、そのカウント周期(即ち、基準周期パルスＲＦＰの発生周期）は装置の動作温度，電源電圧等の変動に応じて時々刻々と変動し、必ずしも正確な基準周期Ｔｒとはなっていない。そこで、コンパレータＣＭＰ１が発生する基準周期Ｔｒと、コンパレータＣＭＰ２が発生する周期とを比較することで、両者間の時間誤差を検出すると共に、該誤差に応じてアップダウンカウンタＵＤＣＴをアップ／ダウンし、こうして、基準周期パルスＲＦＰの発生周期を基準時間Ｔｒに合わせ込む。以下、この動作を詳細に説明する。
【００３０】
図６において、サイクル▲１▼は信号ＲＦＰ（ａ＝ｂ）の発生周期が基準時間Ｔｒより短い場合を示している。この場合は、基準周期パルスＲＦＰ＝１のタイミングにカウント禁止信号ＩＮＨ＝１（許可）であるため、アンドゲート回路Ａ１を満足し、アップダウンカウンタＵＤＣＴはカウントイネーブルとなる。一方、アップダウンカウンタＵＤＣＴのアップ／ダウンモード端子Ｕ／ＤにはカウンタＣＴＲ１の最上位ビットＭＳＢが入力しており、該信号ＭＳＢはカウンタＣＴＲ１の略後半のカウント周期で論理１レベルの信号である。従って、この場合のアップダウンカウンタＵＤＣＴはクロック信号ＲＴＣＫにより＋１され、これによってカウンタＣＴＲ２の次回のカウント周期がＲＴＣＫ１個分だけ長くなる。
【００３１】
以下、上記同様にして調整サイクル▲２▼〜▲６▼と進み、やがて調整サイクル▲７▼になると、基準周期パルスＲＦＴの発生周期と基準時間ＴｒとがＲＴＣＫ１クロック周期分の範囲内で一致している。因みに、この一致精度はクロック信号ＲＴＣＫの周波数が高い（周期が短い）ほど高くなる。この状態では、フリップフロップＦＦ２が一致信号Ａ＝Ｂによって予め強制セット（クロック非同期セット）され、その後の基準周期パルスＲＦＰの立ち下がりエッジでリセットされるため、この区間ではカウント禁止信号ＩＮＨ＝０（禁止）となり、よってアップダウンカウンタＵＤＣＴのカウント値ａは変更されない。従って、カウンタＣＴＲ２のカウント周期も変更されず、よって、以後はこのカウント周期（≒基準時間Ｔｒ）が維持される。
【００３２】
一方、サイクル▲１▼’は基準周期パルスＲＦＰ（ａ＝ｂ）の発生周期が基準時間Ｔｒより長い場合を示している。この場合は、基準周期パルスＲＦＰ＝１のタイミングにカウント禁止信号ＩＮＨ＝１（許可）であるため、アンドゲート回路Ａ１を満足し、アップダウンカウンタＵＤＣＴはカウントイネーブルとなる。一方、アップダウンカウンタＵＤＣＴのアップ／ダウンモード信号ＭＳＢはカウンタＣＴＲ１の略前半のカウント周期で論理０レベルの信号である。従って、この場合のアップダウンカウンタＵＤＣＴはクロック信号ＲＴＣＫにより−１され、これによってカウンタＣＴＲ２の次回のカウント周期がＲＴＣＫ１個分だけ短くなる。
【００３３】
以下、上記同様にして調整サイクル▲２▼’〜▲４▼’と進み、やがて調整サイクル▲５▼’になると、基準周期パルスＲＦＴの周期と基準時間ＴｒとがＲＴＣＫ１クロック周期分の範囲内で一致している。この状態では、フリップフロップＦＦ２が信号Ａ＝Ｂによって予め強制セットされ、その後の基準周期パルスＲＦＰの立ち下がりエッジでリセットされるため、この区間におけるカウント禁止信号ＩＮＨ＝０（禁止）となり、よって、アップダウンカウンタＵＤＣＴのカウント値ａは変更されない。従って、カウンタＣＴＲ２のカウント周期も変更されず、よって以後はこのカウント周期（≒基準時間Ｔｒ）が維持される。
【００３４】
上記いずれにしても、ＣＰＵ４１は、時間同期が得られた後に調整付勢信号ＡＤＪＥ＝０（調整停止）にすることが可能であり、これによってフリップフロップＦＦ１がリセットされ、その後のアップダウンカウント値ａの変更は行われない。
【００３５】
ＣＰＵ４１は、上記調整付勢信号ＡＤＪＥ＝１（調整開始）にして後、所定時間を見計らって後、この調整付勢信号ＡＤＪＥ＝０（調整停止）にできる。その理由は、このアップダウンカウンタＵＤＣＴには、基準時間保持部５３への電源投入時に発生するパワーＯＮリセット信号ＰＷＲの立ち下がりエッジで所定のカウント値（デフォルト値）ＤＦがプリセットされるため、その基準周期パルスＲＦＰには電源投入の当初から基準時間Ｔｒに近い周期が得られる。従って、その後の各調整期間では比較的短い時間内で基準周期パルスＲＦＰの発生周期が基準時間Ｔｒに収束し（又は少なくとも近づいており）、よって、
ＣＰＵ４１は比較的短い一定の時間内に調整動作を終了できる。
【００３６】
なお、電力削減のため、この基準時間保持部５３及び時計機能部６０には常時給電されるが、それ以外の部分には夫々必要なときだけ給電される。また、上記の如く比較的短い調整期間で同期化調整を完了できるので、このような調整を定期的（好ましくは頻繁）に行うことで、時計用のクロック信号ＲＴＣＫが変動しても、それによって得られる基準周期パルスＲＦＰを常に正確な発生周期Ｔｒに維持できる。一方、一般に消費電力の大きいＶＣＴＣＸＯ２４にも必要な時だけ間欠給電することで、電力の節約が図れる。
【００３７】
図７は実施の形態による時刻補正処理（図１の補正手段に相当）のフローチャートで、基準周期パルスＲＦＰが発生するとＣＰＵ４１のこの処理に割込入力する。ステップＳ１１ではこの割込回数（即ち、時刻設定後の基準周期パルスＲＦＰの発生回数）を計数するカウンタｋ（最初は０に初期化されている）に＋１する。ステップＳ１２では商Ｎを、Ｎ＝ｋ／２５により求める。この理由を以下に述べる．
図８に基準周期パルスＲＦＰの発生回数と経過時間の関係を示す。この例の基準周期パルスＲＦＰは発生周期＝０．７２秒を有しており、よって２５回目で丁度１８秒、５０回目で丁度３６秒経過することが分かる。そこで、カウント値ｋが丁度２５の倍数になるタイミングを検出する。これは、時計機能部６０が１秒単位で更新されるのを考慮したものである。
【００３８】
図７に戻り、ステップＳ１３では商Ｎが整数か否かを判別する。整数でない場合はｋが２５の倍数では無いので、この処理を抜ける。また整数の場合はステップＳ１４で時刻設定からの経過時間ｔをｔ＝Ｎ×１８（秒）により求める。ステップＳ１５では得られた経過時間ｔに基づき時計機能部６０の時刻を補正する。
【００３９】
図８において、時計機能部６０に対する時刻の初期設定後この時刻補正処理がスタートする。最初の正確な１８．０秒が経過した時点では、この時計機能部６０は、比較的ラフなクロックＲＴＣＫで動作しているために必ずしも正確な時間(時刻）を刻んでいるとは限らず、例えば１７．３秒経過又は１８．５秒経過を刻んでいるかも知れない。本実施の形態では最初の正確な１８．０秒が経過した時点（商Ｍ＝１）で、正確な１８．０秒経過の情報が得られるため、これにより時計機能部６０の秒針を補正する。具体的には，図１０において、その時点の秒計数部６４ａに１８秒をセットし、かつカウンタ６３の内容を０にリセットする。以下、同様にして進み、商Ｍ＝２のタイミングにはその時点の秒計数部６４ａに３６秒をセットし、かつカウンタ６３の内容を０にリセットする。こうして、カウンタ６３及び秒計数部６４ａは実質的に正確に各１分を計数することになり、よって、更に上位の時分の表示も正確に行われることになる。
【００４０】
図９は実施の形態による時刻表示のイメージ図で、図において、点線ｆａは正確な時刻の進み、また実線は実際の表示時刻の進みを示している。時刻ｔ０で表示時刻を例えば１３時５３分００秒に初期設定したとすると、その後の時間経過ｔと共に定期的に表示時刻が正確な時刻に補正されている。補正周期は任意でよいが、補正周期が短いほど、正確な時刻からのずれも小さくなり、よって時計機能の精度が高い。
【００４１】
なお、上記のように無線基地局から提供される基準時間Ｔｒ（第３の基準時間に相当）を利用しなくても良い。この場合は上記図４における基準周期Ｔｒの検出及びその記憶(保持）に係る部分の構成・処理を省略できる。この場合の基準時間保持部５３に加える基準周期信号としては、高精度・高安定なクロックＸＯＣＫで所定数（基準時間Ｔｒに相当するデフォルト値）を定期的に計数し、発生した基準時間信号（第２の基準時間信号に相当）を利用できる。この方式でも時計精度の大幅な改善が期待できる。
【００４２】
また、上記実施の形態は具体的数値例を伴って説明をしたが、本発明がこれらに制限さらないことは明らかである。
【００４３】
また、上記実施の形態ではＴＤＭＡ方式の携帯電話機への適用例を述べたが、本発明は他のＣＤＭＡ（Code Division Multiple Access ）方式等の携帯電話機にも適用できる。
【００４４】
また、上記本発明に好適なる実施の形態を述べたが、本発明思想を逸脱しない範囲内で各部の構成、制御、処理及びこれらの組み合わせの様々な変更が行えることは言うまでも無い。
【００４５】
例えば、上記実施の形態では参照する基準周期Ｔｒ＝０．７２秒であったが、もし可能であれば参照する基準周期Ｔｒとして１秒を利用できる。この場合は、基準周期１秒の基準周期パルスＲＦＰを図１０の秒計数部６４ａへの直接の入力とすることで、上記のような別段の表示時刻の補正を行う必要も無く、常に正確な時分秒の表示が得られる。
【００４６】
（付記１）第１のクロック信号を計数してその計数出力を時刻情報に変換し、出力する時計の補正方法において、前記第１のクロック信号よりも高精度な外部の第２のクロック信号を間欠的に利用して所定時間幅の第２の基準時間信号を間欠的に生成すると共に、前記第１のクロック信号により生成した前記第２の基準時間信号幅対応の第１の基準時間信号と、前記第２の基準時間信号とを比較してその時間誤差を小さくする方向に前記第１の基準時間信号を補正及び保持し、該保持された第１の基準時間信号により時刻情報を補正することを特徴とする時計の補正方法。
【００４７】
（付記２）無線手段を介して定期的に受信される所定信号の受信間隔に基づき対応する時間幅の第２の基準時間信号を生成することを特徴とする付記１に記載の時計の補正方法。
【００４８】
（付記３）第１のクロック信号を計数してその計数出力を時刻情報に変換し、出力する時計の補正装置において、前記第１のクロック信号よりも高精度な外部の第２のクロック信号を間欠的に利用して所定時間幅の第２の基準時間信号を間欠的に生成すると共に、前記第１のクロック信号により生成した前記第２の基準時間信号幅対応の第１の基準時間信号と、前記第２の基準時間信号とを比較してその時間誤差を小さくする方向に前記第１の基準時間信号を補正及び保持する基準時間検出保持手段と、該保持された第１の基準時間信号により時刻情報を定期的に補正する補正手段とを備えることを特徴とする時計の補正装置。
【００４９】
（付記４）内部発振器により生成される第１のクロック信号を所定数計数して、該所定数の計数を行った時点のタイミングにより時刻の更新を行なう時計機能及び無線機能を備えた端末装置において、前記第１のクロックよりも精度の高いクロックに基づいて生成される所定の時間間隔で基準信号を送信する無線送信機からの信号を前記無線機能により受信して、該受信した基準信号を用いて前記所定の時間間隔のｎ倍（ｎは１以上の整数）の時間間隔を示す基準時間間隔信号を生成する基準時間間隔信号生成手段と、該基準時間間隔信号が示す時間間隔内における前記第１のクロック信号の計数値を所定の基準値と比較し、該計数値が該基準値を下回るときは、前記所定数を減らすように補正し、該計数値が該基準値を上回るときは、前記所定数を増加させるように補正する補正手段と、を備えたことを特徴とする無線機能を備えた端末装置。
【００５０】
（付記５）無線手段を介して定期的に受信される所定信号の受信間隔に基づき対応する時間幅の第３の基準時間信号を生成する生成手段を備え、基準時間検出保持手段は第２のクロック信号を利用して前記第３の基準時間信号に対応する時間幅の第２の基準時間信号を生成することを特徴とする付記３に記載の時計の補正装置。
【００５１】
付記５においては、外部で管理されるような極めて高精度な第３の基準時間信号を利用して、その時間幅を高精度・高安定な第２のクロック信号ＸＯＣＫにより第２の基準時間信号に正確に写し取るため、以後は、この時間幅を間欠的に時計用の第１の基準時間信号に写し取ることで、時刻情報を継続して正確なものに補正できる。
【００５２】
（付記６）無線基地局を介するセルラ方式の下で相互に通信を行う携帯無線端末装置において、付記３又は５に記載の時計手段及びその補正装置を備えることを特徴とする携帯無線端末装置。
【００５３】
【発明の効果】
以上述べた如く本発明によれば、ローコスト（簡単な構成，制御）で常に正確な時刻の表示が得られ、よって携帯電話機等の機能向上に寄与するところが極めて大きい。
【図面の簡単な説明】
【図１】本発明の原理を説明する図である。
【図２】実施の形態による携帯電話機のブロック図である。
【図３】実施の形態におけるＶＣＴＣＸＯの回路図である。
【図４】実施の形態による基準時間検出保持部のブロック図である。
【図５】実施の形態による基準時間検出保持部の動作タイミングチャート（１）である。
【図６】実施の形態による基準時間検出保持部の動作タイミングチャート（２）である。
【図７】実施の形態による時刻補正処理のフローチャートである。
【図８】ＲＦＰ発生回数−経過時間の関係を示す図である。
【図９】実施の形態による時刻表示のイメージ図である。
【図１０】従来技術を説明する図である。
【符号の説明】
２４電圧制御型温度補償水晶発振器（ＶＣＴＣＸＯ）
５０基準時間検出保持部
５１ＩＯインタフェース部（ＩＯＩＦ）
５２基準時間検出部
５３基準時間保持部
６０時計機能部

Claims

無線基地局を介するセルラ方式の下で相互に通信を行う移動通信システムの携帯無線端末装置において、
第１のクロック信号を発生する第１の発振器と、
前記第１のクロック信号を計数してその計数出力を時刻情報に変換する時計手段と、
前記第１のクロック信号よりも高精度な周波数の第２のクロック信号を発生する電圧制御型の温度補償された第２の発振器と、
本装置の空き時間に、前記無線基地局から一定の時間間隔で送信される所定の同期用信号を受信してその時間間隔を前記第２のクロック信号によりカウントし、得られたカウント値を前記第２の発振器に対する制御電圧の情報と共に保持する基準時間検出手段と、
本装置の空き時間に、前記保持した制御電圧を前記第２の発振器に加えて再生した第２のクロック信号により前記保持したカウント値を計数して第２の基準時間信号を再生する第２の基準時間生成手段と、
前記第１のクロック信号をカウントして生成した第１の基準時間信号と、前記再生した第２の基準時間信号とを比較し、その時間差を小さくする方向に前記第１のクロック信号のカウント数を補正する第１の基準時間補正手段と、
前記補正後の第１の基準時間信号を所定数計数する度にこれらの積に相当する時間間隔により前記時計手段出力の時刻情報を補正する時刻補正手段とを備えることを特徴とする携帯無線端末装置。
前記基準時間検出手段は、前記受信した同期用信号の時間間隔を前記第２のクロック信号により複数周期に渡って繰り返しカウントし、これらの平均のカウント値を求めて保持することを特徴とする請求項１記載の携帯無線端末装置。
前記同期用信号は、無線基地局からフレーム毎に送られる同期ワードであることを特徴とする請求項１又は２記載の携帯無線端末装置。