JP3752810B2 - Epitaxial wafer, manufacturing method thereof, and semiconductor device - Google Patents

Description

【０００９】
格子不整合系の積層構造体を母体材料とする素子では、各構成積層層間に格子の不整合性が存在するが故に素子特性の向上が阻害されている。格子不整合の関係にある構成層間では、ミスフィットに起因する転位や積層欠陥等の結晶欠陥が多量に導入される。この様な結晶欠陥が多量に導入された半導体層は、高移動度を要求するマイクロ波ＭＯＤＦＥＴの低雑音特性（ｎｏｉｓｅ−ｆｉｇｕｒｅ）等のデバイス特性の向上を阻害することは勿論である。また、大容量の電流制御整流素子の範疇に属するＧＴＯ（Ｇａｔｅ Ｔｕｒｎ−Ｏｆｆ）等のサイリスタ（Ｔｈｙｒｉｓｔｏｒ）にあっては、転位の存在は局所的な電界集中や転位を介しての短絡的な導通に因る耐圧不良の発生等により高信頼性の電子デバイスの主要特性の悪化を招き兼ねない。電子デバイスに係わらず、青色ＬＤにあっても、母体材料内部の格子欠陥の存在が重要視されるに至っており、従来の如くの格子不整合系構造体を形成するに際してもより格子欠陥の少ない構成層をもって積層構造体を獲得する試みがなされている（日本学術振興会短波長光デバイス第１６２委員会第７回研究会／光電相互変換第１２５委員会第１６０回研究会合同研究会（平成９年９月２６日）資料、１８〜２４頁参照）。これらの格子不整合に起因し、デバイス特性上に大いなる悪影響を及ぼす要因は、格子整合系では当然の事ながら排除できることは云う迄もない。
【００１０】
先述の様に、光或いは電子デバイスにしてもデバイス用途の従来の積層構造体は、基板を含めて六方晶系である。従来のデバイス用積層構造体が格子不整合系構造であることに起因する問題点に加え、積層体構成層が六方晶であることに付随する問題点も存在する。それは、六方晶の窒化ガリウム系半導体が元来、ピエゾ（ｐｉｅｚｏ）効果を呈することである。圧電（ｐｉｅｚｏ−ｅｌｅｃｔｒｉｃ）効果を積極的に利用する圧電効果素子の様なデバイスもある（深海 登世司監修、「半導体工学」（１９９３年３月２０日第１版第７刷、東京電機大学出版局発行）、２４３〜２４７頁参照）。しかし、電子の高速応答性が必要とされるＭＯＤＦＥＴや、大容量の電力（パワー）デバイスでは、圧電効果による電荷分離は電子の正常な走行を決定的に阻害するものである。従って、高速応答特性に優れる素子の構成には、圧電効果による分極を内包しない積層構造体から構成するのが優位となる。
【００１１】
ピエゾ効果の強弱は、同一のIII 族窒化物半導体であっても、結晶系によって異なるものである。立方晶（ｃｕｂｉｃ）のIII 族窒化物半導体では、圧電効果が発生し難いと察せられている（平成８年度先導研究報告書 ＮＥＤＯ−ＰＲ−９６０５、「ハードエレクトロニクス」（平成９年３月（財）新機能素子研究開発協会発行）、７５頁参照）。これは、高速応答性を発揮するデバイスを獲得するに優位な潜在的要因である。また、立方晶では、価電子帯側のバンドの縮帯が解放されていないため（生駒 俊明、生駒 英明共著、「化合物半導体の基礎物性入門」（１９９１年９月１０日初版、（株）培風館発行、１７頁参照）、伝導性の制御が六方晶に比較すれば容易であるとされる（特開平２−２７５６８２号公報明細書参照）。これはまた、ｐｎ接合を内包するＬＥＤ、ＬＤ或いは略称ＩＧＢＴ（絶縁ゲートバイポーラトランジシスタ）等のパワー電子デバイス系ダイオード用途の積層構造を安定して構築するに貢献できる立方晶のIII 族窒化物半導体に潜在的に有する優れた特質である。
【００１２】
このため、最近では立方晶のIII 族窒化物半導体結晶層をもってデバイス用途の積層構造体を構築する試みがなされている。デバイス用積層構造体を立方晶のIII 族窒化物半導体結晶層から構成することを意図した従来技術を概略纏めると、基板結晶に単結晶の珪素（Ｓｉ）を利用する技術手段と、単結晶の砒化ガリウム（ＧａＡｓ）を用いる技術手段に大別される。六方晶の結晶上に六方晶の結晶が優勢的に育成される様に、立方晶の結晶を優勢的に成長させるには立方晶系に属するダイヤモンド構造型のＳｉ及び閃亜鉛鉱構造（ｚｉｎｃ ｂｌｅｎｄ）型のＧａＡｓ結晶が元来、有利であることに依るものである。
【００１３】
Ｓｉ単結晶を基板として立方晶の構成層からなる積層構造体の従来の構成を更に具体的に記述するに、Ｓｉ単結晶基板上に直接、構成層を堆積して構造体を構成する場合と、緩衝層を介して構成層を堆積して構造体を構成する場合に大別される。従来例には、｛１１１｝−Ｓｉ基板上に直接、窒化ガリウム層を堆積する例がある（Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．、Ｖｏｌ．３９５（１９９６）、６７〜７２頁参照）。緩衝（ｂｕｆｆｅｒ）層としては、六方晶の炭化珪素（ＳｉＣ）（６Ｈ−ＳｉＣと称される）（「ＳｉＣ及び関連ワイドギャップ半導体研究会第５回講演会予稿集」（応用物理学会主催、１９９６年１０月３１日〜１１月１日）、２０頁参照）や立方晶の炭化珪素（３Ｃ−ＳｉＣと称される）（Ｐｒｏｃ．ＴＯＰＩＣＡＬ ＭＥＥＴＩＮＧ ＷＯＲＫＳＨＯＰ ＯＮ III −Ｖ ＮＩＴＲＩＤＥＳ（Ｓｅｐｔ．２１〜２３、１９９５）、ＰＥＲＧＡＭＯＮＰＲＥＳＳ、３３５〜３３８頁参照）が従来から使用されている。３Ｃ−或いは６Ｈ−ＳｉＣを緩衝層或いは基板そのものとして利用する従来技術の問題点は、重層したIII 族窒化物堆積層に六方晶と立方晶の結晶相が混在することにある（１９９７年（平成９年）秋季第５８回応用物理学会学術講演会講演予稿集Ｎｏ．１（（社）応用物理学会、１９９７年１０月２日発行）、講演番号３ｐ−Ｑ−１９、３１７頁）。（００１）砒化ガリウム基板上に成膜した立方晶の窒化ガリウムの例では、１０％程度、六方晶が混在することが報告されている（上記の第５８回応用物理学会学術講演会講演予稿集Ｎｏ．１、講演番号３ｐ−Ｑ−１５、３１６頁）。例えば、窒化ガリウムにあっては、六方晶の窒化ガリウムの室温での禁止帯幅は３．３９エレクトロンボルト（ｅＶ）であり、立方晶のそれは３．２９ｅＶである。また、ａ軸の格子定数も六方晶では、３．１８Åであるのに対し、立方晶のそれは４．５１Åと大きく相違する。即ち、同一層内に異なる結晶系が混在することは、その層が禁止帯幅及び格子定数を異にする半導体材料からなる混合体であることを意味する。これにより、この様な結晶系が混在する層を活性層（発光層）とする発光素子にあって発現される不具合は、例えば発光波長の不統一性である。また、発光素子に拘わらず、六方晶／立方晶界面での格子定数の相違に因る不用意な格子歪みの発生など均質な半導体機能層を形成するに障害となるのは自明である。
【００１４】
Ｓｉ基板上の緩衝層材料として或いは積層構造体の一構成層としてリン（燐）化硼素（ＢＰ）を利用する従来例も知られている（特開平２−２７５６８２号、特開平２−２８８３７１号及び特開平２−２８８３８８号公報明細書参照）。Ｓｉ結晶上に良質のＢＰ単結晶膜が成膜できることは既に知られている（渋沢 直哉、寺嶋 一高、第２８回結晶成長学会国内会議 講演番号２８ａＢ１１（日本結晶成長学会誌、Ｖｏｌ．２４、Ｎｏ．２（１９９７）、１５０頁参照）。ＢＰ層を利用する利点は、立方晶たるＢＰの格子定数（４．５３８Å）（上記の「III−Ｖ族化合物半導体」、１４８頁の表７．１参照）が立方晶の場合の窒化ガリウム（格子定数＝４．５１０Å）に対して式（１）から導出される様に僅か０．６％であることにある。立方晶窒化ガリウムに対するこの格子不整合度の矮小さが故に最近では、ＢＰはレーザ光の発振のモード（ｍｏｄｅ）を統一せんがための活性（発光）層を囲繞するサイドブロック（ｓｉｄｅ ｂｌｏｃｋ）層としても利用されるに至っている（特開平９−２３２６８５号公報明細書参照）。しかし、ＢＰ層を利用して立方晶を主体とする窒化ガリウム系層を重層させて積層構造体を構築する場合でも、ＢＰと立方晶の窒化ガリウムとは完全な格子整合関係とはならず、僅かながらも（約０．６％）格子不整合性が残存する問題点がある。
【００１５】
【発明が解決しようとする課題】
例えば、ＭＯＤＦＥＴ等の如く素子機能を司る部位が同一の伝導形の半導体層からなり、電子等のキャリア（ｃａｒｒｉｅｒ）の高速走行性能を利用する低雑音（ｌｏｗ−ｎｏｉｓｅ）或いは電力（ｐｏｗｅｒ）デバイスにあっては、電子走行層は結晶欠陥に少ない高品質の半導体層から構成することが要求されている。しかし、従来の六方晶結晶を主体としてなる構成層を単純に重層した積層系にあっては、結果として各構成層間での格子不整合性を残置したものとなっている。従来の積層系にあって、この格子不整合性を原因として発生するミスフィット（ｍｉｓ−ｆｉｔ）転位が、構成層内の結晶欠陥密度を大なるものとし且つ電子の高速走行特性を阻害しているのは否めない。この様な格子の不整合性に起因して導入される結晶欠陥の密度は、格子整合性の高い積層系を構築すれば低減できるであろうことは周知である。
本発明の主要な課題は、特にＭＯＤＦＥＴ等の電子デバイスの高周波特性、高速動作特性等の向上に寄与できるなどの格子整合性に優れる新たな積層系を提供することにある。また、本発明の併せての課題は、低抵抗のｐ形層となり易い禁止帯幅が比較的小さい立方晶のIII −Ｖ族化合物半導体層を電極形成用半導体層として備えた積層系を提供することにある。本発明は、上記の課題を解決するために、禁止帯幅が比較的小さい窒素を含む立方晶の結晶性の良いIII −Ｖ族化合物半導体層を備えたエピタキシャルウェハを提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の要旨を端的に纏めれば、立方晶を主体として構成される半導体層を重層させてなり、尚且格子不整合度が従来に比較して矮小であるデバイス用積層構造体を提供するものである。
即ち、本発明は、立方晶の基板上に、砒化燐化窒化硼素（ＢＮ_i Ｐ_j Ａｓ_k 、但し０＜ｉ＜１、０≦ｊ＜１、０≦ｋ＜１、ｉ＋ｊ＋ｋ＝１）よりなる立方晶を主体としたバッファ層を形成し、該バッファ層上に、Ａｌ_a Ｇａ_b Ｉｎ_c Ｎ_d Ｍ_1-d （０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、ａ＋ｂ＋ｃ＝１、Ｍは窒素以外の第Ｖ族元素、０＜ｄ≦１）よりなる立方晶を主体としたエピタキシャル薄膜を形成したエピタキシャルウェハである。
また、本発明は、立方晶の基板上に、砒化燐化窒化硼素（ＢＮ_i Ｐ_j Ａｓ_k 、但し０＜ｉ＜１、０≦ｊ＜１、０≦ｋ＜１、ｉ＋ｊ＋ｋ＝１）よりなる立方晶を主体としたバッファ層を形成し、該バッファ層上に、Ａｌ_a Ｇａ_b Ｉｎ_c Ｎ_d Ｍ_1-d （０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、ａ＋ｂ＋ｃ＝１、Ｍは窒素以外の第Ｖ族元素、０＜ｄ≦１）よりなる立方晶を主体としたエピタキシャル薄膜を形成するエピタキシャルウェハの製造方法である。
また、本発明は、上記のエピタキシャルウェハを用いて製造された半導体素子である。
なお本文中では、エピタキシャルウェハを積層構造体、エピタキシャル薄膜を積層構成層、バッファ層を緩衝層と呼ぶこともある。
【００１７】
【発明の実施の形態】
本発明では、結晶系を立方晶とする結晶を基板とする。基板上に重層する半導体層の結晶系を立方晶を優勢とするための措置である。立方晶半導体の結晶構造の代表的な例には、面心立方格子を有するダイヤモンド（ｄｉａｍｏｎｄ）型構造や閃亜鉛鉱（ｚｉｎｃ ｂｌｅｎｄ）型構造がある。珪素（Ｓｉ）はダイヤモンド型の半導体結晶である。リン化ガリウム（ＧａＰ）、砒化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）や砒化インジウム（ＩｎＡｓ）等のIII −Ｖ族化合物半導体は閃亜鉛鉱型の半導体結晶である。立方晶結晶には、他に酸化マグネシウム（ＭｇＯ）、酸化マンガン（ＭｎＯ）、酸化ニッケル（ＮｉＯ）や酸化コバルト（ＣｏＯ）等の岩塩構造型の酸化物がある。ペロブスカイト型のニオブ酸リチウム（ＬｉＮｂＯ₃ ）やタンタル酸リチウム（ＬｉＴａＯ₃ ）などの酸化物結晶も立方晶である。ＬｉＧａＯ₂ やＬｉＡｌＯ₂ などの立方晶結晶も基板として利用できる。ニッケル（Ｎｉ）等の等軸立方格子の金属結晶も基板として利用できる。立方晶の窒化ガリウム（格子定数＝４．５１Å）との格子整合性の観点からすれば、格子不整合度が０．６％のリン化硼素（ＢＰ）や５．９％の砒化硼素（ＢＡｓ）も立方晶の基板材料として考慮され得る。しかし、ＢＰやＢＡｓからなる単結晶材料はバルク（ｂｕｌｋ）基板として実用化されておらず、現時点で本発明の内容を具現するに至らない。更には、立方晶の窒化ガリウム単結晶からなるバルク基板は、立方晶の窒化ガリウム成長層に理論上、完全に格子整合するものとして最も望ましく利用できる。しかし、完全に立方晶ＧａＮとの格子整合性を与えるはずのバルク材料として、インチ（ｉｎｃｈ）サイズの大口径の窒化ガリウム単結晶は実用とはなっていない。酸化物結晶は劈開性がないか明瞭な劈開性を呈しないため（「ＳｉＣ及び関連ワイドギャップ半導体研究会第５回講演会（１９９６年１０月３１日〜１１月１日）予稿集、講演番号IV−３、２０〜２１頁参照）、レーザーダイードの共振面を作製するのが困難となる場合がある。基板表面の研磨技術、清浄化技術や大口径単結晶の製造技術等の実用上の技術水準の観点から総合的に判断すれば、ダイヤモンド型構造を有する珪素（Ｓｉ）や閃亜鉛鉱型の砒化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）やリン化インジウム（ＩｎＰ）等の半導体結晶が実用上、本発明に係わる立方晶の基板として実用的に利用できるものである。素子を駆動するための駆動回路や信号の入出力を制御するための回路等を描画したＳｉやＧａＡｓ結晶も基板として利用できる。この様な描画回路を有する立方晶の半導体結晶基板を利用すれば、同一基板上に複合化された素子が形成できる。
【００１８】
例えば、珪素基板上に成膜した立方晶の炭化珪素（３Ｃ−ＳｉＣ）膜からなる一基板に膜を重層させた重層構造体も基板として利用できる。Ｓｉ基板上に重層した立方晶のＧａＮ膜を重層させた重層構造体も利用できる。要は、重層構造体であっても、積層が行われる被堆積表面が立方晶系の結晶面で優勢的に占有されているのであれば基板として利用できる。基板材料の導電形や導電率（抵抗率）は特に限定しない。例えば、硼素（元素記号：Ｂ）を添加（ドーピング）したｐ形珪素単結晶基板や砒素をドーピングしたｎ形珪素単結晶基板が利用できる。基板とする結晶表面の面方位についても特別な限定はない。例えば、［０１１］方向への傾斜角度を±１０度以内とする｛００１｝面を有する硼素、砒素或いは燐を添加した導電性の単結晶珪素が基板として利用できる。亜鉛ドープのｐ形或るいは珪素ドープのｎ形砒化ガリウム単結晶も基板として好適である。ＭＯＤＦＥＴ等の導電性活性層と基板結晶とを電気的に絶縁する必要性が求められる電子デバイスにあっては、比抵抗（抵抗率）を数Ω・ｃｍ程度或いはそれ以上とする高抵抗のアンドープ珪素単結晶基板や約１０⁵ Ω・ｃｍを越える半絶縁性の砒化ガリウム単結晶も基板として利用可能である。
【００１９】
立方晶からなる材料から基板を構成する一理由は、基板上に立方晶を主体とする窒化ガリウム系の成長層を含む積層構造体を構成するためである。本発明では、この様な立方晶基板上に成膜した立方晶を主体とする２種類の成長層から素子の母体材料となる積層構造体を構築する。立方晶を主体とするとは、成長層内で占有する立方晶結晶相の体積比率が概ね、９５％を越えることを指す。積層構造体を構成する第１の種類の構成層は、立方晶を主体とする窒化アルミニウム・ガリウム・インジウム系混晶（Ａｌ_a Ｇａ_b Ｉｎ_c Ｎ_d Ｍ_1-d ：０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、ａ＋ｂ＋ｃ＝１、Ｍは窒素以外の第Ｖ族元素、０＜ｄ≦１）である。具体的には、第Ｖ族元素として窒素のみを構成元素として含む立方晶を主体とする窒化ガリウム（格子定数ａ＝４．５１０Å）であり、立方晶を主体とする窒化アルミニウム（ａ＝４．３８Å（前記の「III −Ｖ族化合物半導体」、３３０頁の表１３．１参照））であり、また立方晶を主体とする窒化インジウム（ａ＝４．９８Å（上記の表１３．１参照））である。また、これらの２元結晶（２元素結晶）からなる立方晶を主体とする窒化アルミニウム・ガリウム混晶（Ａｌ_a Ｇａ_b Ｎ ：０≦ａ、ｂ≦１、ａ＋ｂ＝１）であり、立方晶を主体とする窒化ガリウム・インジウム混晶（Ｇａ_b Ｉｎ_c Ｎ：０≦ｂ、ｃ≦１、ｂ＋ｃ＝１）であり、また立方晶を主体とする窒化アルミニウム・インジウム混晶（Ａｌ_a Ｉｎ_c Ｎ：０≦ａ、ｃ≦１、ａ＋ｃ＝１）である。インジウムを含む混晶にあっては、被熱に因るインジウムの凝縮等によりインジウム組成比が均一な組成的に均質な混晶層とは成り難い場合があるが、此処では、インジウム組成比の均質度に拘わらず便宜上、混晶層と称する。窒素以外の複数の第Ｖ族元素を含む例えば、立方晶の砒化リン化窒化ガリウム（ＧａＮＰＡｓ）等の混晶も本発明の窒化アルミニウム・ガリウム・インジウム系混晶に含むものとする。
【００２０】
窒化アルミニウム・ガリウム・インジウム系混晶を積層構成層の一種とする理由は、これらのIII 族窒化物半導体がワイドバンドギャップ（ｗｉｄｅ ｂａｎｄｇａｐ）と称される一般に禁止帯幅が比較的大である材料であるからである。禁止帯幅（バンドギャップ）が大であることは、真性状態（上記の「半導体工学」（東京電機大学出版局発行）、３３頁参照）に移行する温度が高くなることを意味している。従って、高温環境下で動作が可能な耐環境デバイスを構成するに有利であることによる。また、近紫外から短波長可視光を放射するに都合の良い禁止帯幅を有している。このため、これらのIII 族窒化物半導体層は近紫外、青色帯から赤色帯に及ぶ発光を放射する発光素子の発光層等の機能層として好ましく利用できるからである。
【００２１】
本発明に係わる半導体素子の母体材料たる積層構造を構成するための第２の種類の構成層は、窒素と窒素以外の第Ｖ族元素である砒素やリン（燐）を構成元素として含む半導体材料からなるものである。例えば、立方晶を主体とする砒化窒化ガリウム（ＧａＮ_d Ａｓ_1-d ：０＜ｄ≦１）やリン化窒化ガリウム（ＧａＮ_d Ｐ_1-d ：０＜ｄ≦１）等がある。複数の窒素以外の第Ｖ族元素を含む立方晶を主体とする例えば、砒化リン化窒化ガリウム混晶（ＧａＮＰＡｓ）も本発明の範疇に属する結晶材料である。これらの混晶は一般的には、窒素以外の第１及び第２の第Ｖ族元素を記号（Ｍ₁ ）及び（Ｍ₂ ）で表示すれば、Ａｌ_a Ｇａ_b Ｉｎ_c Ｎ_d （Ｍ₁ ）_m （Ｍ₂ ）_n （但し、０≦ａ、ｂ、ｃ≦１、ａ＋ｂ＋ｃ＝１、０＜ｄ、ｍ、ｎ＜１、ｄ＋ｍ＋ｎ＝１）となる。
【００２２】
本発明が窒素と窒素以外の第Ｖ族元素である砒素やリン（燐）を構成元素として含むIII −Ｖ族化合物半導体層を積層構成層として利用してする第一の理由は、上記のIII 族窒化物半導体材料と格子の不整合性が小さいことによる。例えば、格子定数を４．５１Åとする立方晶の窒化ガリウムに対して、格子整合を果たす構成層を砒化窒化硼素混晶（ＢＮＡｓ）或いはリン化窒化硼素混晶（ＢＰＮ）から選択できる。第二の理由は、上記のIII 族窒化物半導体と同じく積層構成層がIII −Ｖ族化合物半導体が立方晶であることに基づくものである。立方晶結晶では、価電子帯（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ）の正孔バンドの縮帯が六方晶結晶の場合とは対照的に解放されていない（上記の「化合物半導体の基礎物性」（（株）培風館発行）、１７頁参照）。それ故に、ｐ形の伝導を呈する半導体層が比較的容易に得られる利点があるからである。即ち、本発明の積層構造体は、互いに格子不整合性が小さく尚且、ｐ形層の形成が容易な立方晶を主体とするIII −Ｖ族化合物半導体層及びIII 族窒化物半導体層を積層構成層として構築されるものである。
【００２３】
晶系を立方晶とする基板上に、立方晶を主体とする積層構成層を堆積するに際し、立方晶の積層構成層を優勢的に成長させるために立方晶基板上に更に立方晶を主体とする結晶からなる緩衝層を敷設する。緩衝層は上記の立方晶を主体とするIII 族窒化物半導体材料またはIII −Ｖ族化合物半導体材料から構成できる。本発明では、特に、上記の立方晶を主体とするIII −Ｖ族化合物半導体から構成する。本発明における緩衝層は、特に立方晶を主体とした砒化燐化窒化硼素（ＢＮ_i Ｐ_j Ａｓ_k 、但し０＜ｉ＜１、０≦ｊ＜１、０≦ｋ＜１、ｉ＋ｊ＋ｋ＝１）からなすのが好適である。III 族窒化物半導体材料が六方晶と立方晶の双方の結晶系を取り得るのに対し、III −Ｖ族化合物半導体材料は元来、立方晶の晶系を取るからである。結晶系が画一的であるに加え、窒素以外の第Ｖ族元素を構成元素として含有するIII −Ｖ族化合物半導体、特に砒素（Ａｓ）を含有するIII −Ｖ族化合物半導体は緩衝層を構成する材料として好適である。結晶格子に配列した砒素原子が立方晶を主体とする積層構成層の成長に優位に働くとされるからである（Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．、Ｖｏｌ．４４９（１９９７）、２５７〜２６２頁参照）。窒素以外の第Ｖ族元素を構成元素として配合するのは単に、それと接合する積層構成層との格子不整合性を低減できる効果のみではなく、重層する構成層を立方晶を主体として構成するに効果を奏するからである。
【００２４】
緩衝層の層厚等の機械的な構成については特に、厳密な規定はない。緩衝層を立方晶を主体とする窒素以外の第Ｖ族元素を含むIII −Ｖ族化合物半導体層の立方晶を主体とする構成層の成長を誘発するための成長層として利用するならば、数Å程度の単原子層でも効果は発揮できる。数μｍ程度の比較的厚い膜も緩衝層として利用され得る。本発明のIII 族窒化物半導体層及びIII −Ｖ族化合物半導体と格子整合する大型単結晶基板が実用に至っていない現状を鑑みると、基板としては積層構成層とは自ずと格子不整合性を内在する結晶を基板とせざるを得ない状況にある。従って、緩衝層を構成する半導体材料との格子不整合性を有する基板上に極端に厚い緩衝層の成長を試みた場合、基板との格子不整合性に起因して緩衝層の表面に亀裂（クラック）が発生する場合がある。これより、緩衝層の厚さの上限は大凡、約１０μｍ未満程度となる。
【００２５】
緩衝層の導電性についても特に規定はなく、素子の果たす機能に鑑み、また素子を駆動する電流の通流方向に鑑み決定すれば良い。ドナー性不純物或いはアクセプター性不純物を故意に添加（ドーピング）したｎ形伝導性或いはｐ形伝導性を有する層が緩衝層として利用できる。ｎ形導電性の例えば、リン化窒化硼素混晶（ＢＮＰ）は、成膜時に珪素や錫（元素記号：Ｓｎ）などの第IV族不純物やセレン（元素記号：Ｓｅ）、硫黄（元素記号：Ｓ）等の第VI族不純物をドーピングすれば得られる。また、ｐ形のIII −Ｖ族化合物半導体からなる立方晶を主体とする第II族不純物の亜鉛（元素記号：Ｚｎ）やマグネシウム（元素記号：Ｍｇ）或いは第IV族の炭素（元素記号：Ｃ）をドーピングして得られる。成膜時に拘わらず、成膜後に上記の不純物をイオン注入法を利用して注入したる後、活性化アニール（ａｎｎｅａｌ）を施してもｎ形或いはｐ形緩衝層は形成される。これらの不純物は、導電性の指標となるキャリア濃度が約１×１０¹⁷ ｃｍ^-3から概ね１０¹⁹ｃｍ^-3 を越える程度の範囲内となる様にドーピングするのが良い。基板の裏面側に電極を敷設することを意図して導電性材料を基板とする素子にあっては、緩衝層も導電性を有する材料から構成するのが妥当である。素子に依っては、不純物を敢えてドーピングしていないアンドープ（ｕｎｄｏｐｅ）若しくは電気的に補償（ｃｏｍｐｅｎｓａｔｉｏｎ）する様に不純物ドーピングを施した高抵抗の層を緩衝層として利用する。鉄（元素記号：Ｆｅ）、クロム（元素記号：Ｃｒ）やバナジウム（元素記号：Ｖ）等の遷移金属をドーピングしても高抵抗の緩衝層が得られる。成膜後に緩衝層内に水素イオン（Ｈ⁺ ）（プロトン）などを注入することによっても高抵抗の緩衝層となすことができる。基板と積層構成層とのアイソレーション（ｉｓｏｌａｔｉｏｎ）を要求する素子には、高抵抗或いは絶縁性の緩衝層を利用するのが望ましい。電界効果型トランジスタ（英略称：ＦＥＴ）などのマイクロ波デバイスにあっては、緩衝層は約１０⁴ Ω・ｃｍを越える高抵抗率であるのが望ましい。
【００２６】
緩衝層としては、単結晶、多結晶或いは非晶質（ａｍｏｒｐｈｏｕｓ）からなる層の何れもが利用できる。これらの結晶形態が混在した多結晶層も利用できる。サファイアを基板とする窒化物半導体からなる従来の積層構造体を構成する際には、窒化アルミニウム・ガリウム（Ａｌ_x Ｇａ_1-x Ｎ：０≦ｘ≦１）からなる緩衝層が常用されている（特開平２−２２９４７６号及び特開平４−２９７０２３号公報明細書参照）。従来の緩衝層は単結晶粒或いは多結晶粒を散在して含む形態の（非晶質）層があるのが最適であるとされている（「日本結晶成長学会誌」、Ｖｏｌ．１５、 Ｎｏ．３＆４（１９８８）、７４〜８２頁参照）。本発明では、従来とは異なる内部結晶形態を保有する緩衝層を利用する。本発明が緩衝層として最も適するとするのは、基板の表面近傍の領域が基板表面の原子配列をあたかも受け継いでなる単結晶で構成されている層である。即ち、基板との界面近傍の領域に恰もプシュードモーフィズム（ｐｓｅｅｕｄｏｍｏｒｐｈｉｓｍ）により（橋口 隆吉他編集、「材料科学講座６−薄膜・表面現象」（昭和４７年１２月１５日４版、（株）朝倉書店発行）、１１〜１４頁参照）、単原子層領域が配置された緩衝層を最適とする。基板／緩衝層界面近傍の単結晶を主体とする領域の上方は、非晶質層を主体として構成されているのが好適である。
【００２７】
基板界面との近傍の領域を単結晶を主体とする領域とし、その領域の上層部を非晶質或いは多結晶を主体とする緩衝層は、一義的に成長温度の適正化によって成膜され得る。面方位を｛００１｝±０．５゜とする珪素単結晶表面上に砒化リン化窒化硼素混晶（ＢＮＰＡｓ）からなる緩衝層を設ける場合、珪素基板表面の近傍領域をＢＰＡｓ混晶からなる単結晶層とし、上層部を非晶質領域或いは多結晶領域を主体とする緩衝層は成膜温度を約３００℃〜約７００℃、望ましくは約３５０℃〜約６００℃の範囲に設定して効率良く得られるものである。特に、有機金属熱分解法（ＭＯＣＶＤ法）でこの様な最適な構成の緩衝層を得るに好ましく利用できる温度範囲は、第III 族元素に対する第Ｖ族元素の原料の供給比、即ち、Ｖ／III 比或いは成膜環境の圧力にも依存するが概して、約４００℃から約５５０℃の範囲である。基板界面に単結晶が配置されているか否かは透過型電子顕微鏡（英略称：ＴＥＭ）を利用した電子線回折パターンの観察から知れる。ＴＥＭ観察時の入射ビーム（電子線）の加速電圧（電子ビームの進入深さ）にも依存するが、ａｓ−ｇｒｏｗｎ状態の緩衝層の表面側から得られる電子線回折パターンは、一般に非晶質或いは多結晶の存在を示すハロー（ｈａｌｏ）或いはリング（環）パターンであることが多い。これをもって緩衝層全体が非晶質体若しくは多結晶体或いはそれらが混在した結晶体と見なすのは早計であって、正確且つ精密には緩衝層の表面側から基板方向への深さ方向の結晶形態に関する情報をもって緩衝層の結晶構成を判断すべきものである。特に、表面より深部の基板との界面領域に於ける結晶形態を重視する場合にあっては、断面ＴＥＭ技法を利用した結晶形態の観察が有効である。本発明に係わる緩衝層の場合、断面ＴＥＭ技法を利用して観察される電子線回折パターンは、立方晶基板との接合界面近傍の領域では単結晶であることを示すスポット（ｓｐｏｔ：斑点）パターンであり、表層部はハロー若しくはリングパターンが優勢となるものである。更に、倍率を数百万倍とした高分解能下に於ける格子像観察からは格子像の配列或いは粒界の存在等から結晶形態を明瞭に識別できる。ＴＥＭを利用した微細構造の直接観察或いは電子線回折パターンによれば、緩衝層の上層部を構成する結晶の形態も知り得て便利である。断面ＴＥＭによる精密観察では、何らかの加熱処理を付与した、特に緩衝層の成膜温度を越える高温の環境下に曝された緩衝層では、ａｓ−ｇｒｏｗｎ状態の場合とは異なり同層上層部を構成する非晶質体の全んどが被熱により揮散して消失することがあることも認められる。これより、恰も緩衝層全体が元来、単結晶を主体として構成されているかの如くの印象を与える場合がある。
【００２８】
以上、本発明にあって好ましい規格を備えた緩衝層の例を挙げるに、それは、｛００１｝面或いは｛００１｝面から±１０゜以内のミスオリエンテーション（ｍｉｓ−ｏｒｉｅｎｔａｔｉｏｎ）を有するＳｉ基板表面上に設けた層厚を約１０Åから約１０００Å以内とする砒化窒化硼素（ＢＮＡｓ）混晶からなる緩衝層であって、同基板の表面を被覆するＢＮＡｓからなる単結晶を主体とする領域を備え、その上層部を多結晶と非晶質から構成されているものである。また、別の例を挙げれば、｛００１｝面或いは［０１１］方向等に多少のオフアングル（ｏｆｆ−ａｎｇｌｅ）を有する｛００１｝−砒化ガリウム単結晶基板面上の砒化リン化窒化硼素（ＢＮＰＡｓ）混晶からなる層厚が約５０Åから約５０００Åの緩衝層であって、基板表面近傍の領域にＢＮＰＡｓからなる単結晶領域が主体的に配置されてなる緩衝層である。緩衝層は単一のIII −Ｖ族化合物半導体層から構成する必要は必ずしもない。組成を異にする或いは構成元素を異にする複数のIII −Ｖ族化合物半導体層を重層させて一緩衝層と成しても差し支えはない。複数のIII −Ｖ族化合物半導体層の重層からなり、尚且上層との良好な格子整合性を具備する緩衝層の構成例には、歪超格子からなる緩衝層が挙げられる。例えば、緩衝層上に上層として格子定数を４．５１Åとする立方晶の窒化ガリウム層を重層させるに適する超格子構造の緩衝層は、４．５１ÅよりδÅ（δ≠０）だけ格子定数を大とする第１のIII −Ｖ族化合物半導体層と、逆に４．５１ÅよりδÅ小さい格子定数の第２のIII −Ｖ族化合物半導体層とを交互に同数重層させても構成できる。具体的には、例えばδを０．０１５Åに設定した場合には、第１のIII −Ｖ族化合物半導体層を窒素組成比を約１％とするリン化窒化硼素（ＢＮ_0.01Ｐ_0.99）とし、第２の層を窒素組成比を約５％とするリン化窒化硼素（ＢＮ_0.05Ｐ_0.95）として、それらを交互に同数重層させて緩衝層を構成することができる。重層緩衝層を構成する第１及び第２のIII −Ｖ族化合物半導体層の層厚は概ね、１０００Å未満で望ましくは約５００Å以下とする。また、この様な薄膜を重層させてなる超格子構造の重層緩衝層は発光素子にあっては、発光層から基板側に向けて放射される発光を発光の取り出し方向に反射させる多重（干渉）反射膜として利用できる。光或いは電子デバイス用途の積層構造体に拘わらず、超格子構造からなる重層緩衝層は、基板材料と緩衝層構成材料との間の格子不整合性に基づくミスフィット転位等の結晶欠陥の上層への伝搬を抑止するに効果がある。更には、この様な超格子構造の緩衝層はＦＥＴ等の電子デバイスにあって、正常なピンチオフ（ｐｉｎｃｈ−ｏｆｆ）動作を阻害するバックゲーティング（ｂａｃｋ ｇａｔｉｎｇ）効果を低減するにも効果を奏するものである。
【００２９】
III 族化合物半導体からなる緩衝層上に直接、III 族窒化物半導体層を重層せずに、III 族化合物半導体層を接合させる構成とすると、立方晶を主体とする構成層からなる積層構造体を構築するに特に優位である。III 族窒化物半導体層は結晶形態の観点からすれば準安定状態であり六方晶と立方晶の双方の晶系を取り得る。六方晶と立方晶の双方を取り得るIII 族窒化物半導体層を積層構造体の基底部の層として利用した場合に、それに重層する積層構成層の結晶系を立方晶に統一出来ない恐れが生ずるからである。更に、III 族化合物半導体からなる緩衝層上には、成膜条件の適正な選択により、緩衝層による基板との格子不整合性の緩和作用並びに結晶系の同一性に起因して結晶性に優れたIII 族化合物半導体層が成長できる。特に、緩衝層上に接合させた緩衝層と同一の物質からなるIII 族化合物半導体層は、結晶欠陥密度の小さい結晶性に優れたものとなる。ホモ（ｈｏｍｏ）接合となるため、接合界面でのミスフィットに起因する転位等の結晶欠陥の発生が抑制できるからである。しかしながら、立方晶を主体とする積層構成層を得るに優位な立方晶のIII −Ｖ族化合物半導体からなる緩衝層を下地層として敷設しても、積層させる層の成膜条件の適正化が果たされていないと必ずしも立方晶を主体とする層を成膜することができない場合がある。時として、六方晶を主体とする層が成膜されることがある。即ち、立方晶からなる本発明の緩衝層が、六方晶を主体とする層を成膜するための緩衝層としての役目を担う不都合が生ずる場合がある。この様な事態を回避するには成膜条件、特に立方晶を優勢とするために適正な温度範囲への精密な制御が要求される。例えば、常圧のＭＯＣＶＤ法により砒化リン化窒化硼素混晶（ＢＮＰＡｓ）緩衝層上への同法による立方晶の窒化ガリウム層の積層を意図する場合、アンモニア或いはヒドラジン系を窒素源として利用するよりもＶ／III 比に依る影響の方が大きいものの、概ね、７００℃〜８００℃が適する。更には、約７２０℃から約７８０℃の範囲が望ましく、約７５０℃が最も好ましい温度である。積層構成層をなす結晶層の晶系は、電子線回折パターン（図形）やＸ線回折パターンなどから知ることができる。また、フォトルミネッセンス（英略称：ＰＬ）のバンド端の発光波長等の光学的な評価結果からも判別できる。
【００３０】
この様な構成により緩衝層上に接合されたIII 族化合物半導体層は、ミスフィット転位や転位に起因して発生するとされるマイクロパイプ（ｍｉｃｒｏ−ｐｉｐｅ）（Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ、１７８（１／２）（１９９７）、２０１〜２０６頁参照）或いは積層欠陥等の密度が低減された高品質の下地結晶層となる。この様な下地結晶層上には、下地層の高品質性を受け継いで結晶欠陥の少ない積層構成層が成長できる。例えば、発光素子にあっては、欠陥密度が小さく結晶性に優れる下地結晶層上では、品質の優れたクラッド層や活性（発光）層などの発光部を構成する機能層が成長できる。一例を挙げれば、リン化窒化硼素（ＢＮＰ）混晶からなる緩衝層に接合する、略同一の混晶組成比を有するＢＮＰを下地層として重層し、その上に例えばIII 族窒化物半導体からなる下部クラッド層、活性層及び上部クラッド層を順次、積層させた積層構成がある。上記の接合構成は、発光素子にあって良質の発光部をもたらすに効果を奏し、しいては発光特性の向上をもたらすものである。立方基板上に設ける積層構造体の構成層は立方晶を主体とし、且つ相互に良好な格子整合性を有する層であるのが望まれるが、ＬＥＤやＬＤ等の発光素子或いはＰＤ等の受光素子にあっては、少なくとも発光層或いは受光層などの活性層の下部に配置された部位を特に相互に格子整合性に優れる構成層から構築する必要がある。ＦＥＴにあっては、チャネル層より下部を格子整合性に優れる積層系とするのが好ましい。活性層を成膜させる際の下地層となる活性層の下部を少なくとも格子整合性に優れる積層系としておけば、活性層への格子ミスフィットに起因する転位の徒な伝搬により、活性層の結晶性が損なわれる事態を回避できる。このため、本発明の発光特性或いは受光特性の向上に発揮される効果は顕現される。
【００３１】
本発明では、硼素と窒素と窒素以外の第Ｖ族元素を含むIII −Ｖ族化合物半導体を立方晶を主体とした砒化燐化窒化硼素（ＢＮ_i Ｐ_j Ａｓ_k 、但し０＜ｉ＜１、０≦ｊ＜１、０≦ｋ＜１、ｉ＋ｊ＋ｋ＝１）とすることを特徴とする。何れも立方晶の窒化ガリウムや窒化アルミニウム（ＡｌＮ）等やそれらの混晶と格子定数を一致させられるからである。図２は、ＢＮ_i Ｐ_j （０＜i 、j ＜１、i ＋j ＝１）混晶の格子定数の混晶比依存性を示す線図である。格子定数はベガード則に従うとして単純な線形補間から求めたものである。立方晶ＢＮの格子定数は３．６１５Åである（上記の「III −Ｖ族化合物半導体」、１４８頁の表７．１参照）。ＢＰの格子定数は４．５３８Åである。よって、ＢＮＰ混晶が取り得る格子定数の範囲は３．６１５Å〜４．５３８Åとなる。一方、立方晶の窒化アルミニウム、窒化ガリウム及び窒化インジウムの格子定数は各々、４．３８Å、４．５１Å及び４．９８Åである。これより、立方晶の窒化アルミニウム・ガリウム混晶が取り得る格子定数の範囲は単純には４．３８Å〜４．５１Åとなる（図２に右斜線で示す）。この格子定数の範囲は上記のＢＰＮ混晶が取り得る範囲に内含される。これは、ＢＮＰ混晶は、その混晶比如何によっては立方晶の立方晶の窒化アルミニウム・ガリウム混晶と格子整合できることを意味している。例えば、Ｖｅｇａｒｄ則が単純に成立するとすれば、ＢＮＰ混晶にあって、窒素組成比を３％とすれば立方晶窒化ガリウムに格子整合するＢＮ_0.03Ｐ_0.97を得ることができる。同じく、リン組成比を１７％とすれば立方晶の窒化アルミニウムと格子整合できるＢＮ_0.17Ｐ_0.83 が得られる。即ち、ＢＮＰ混晶に於いて、窒素の組成比を約３％から約１７％の範囲で変化させれば、如何なる混晶比の窒化アルミニウム・ガリウム混晶とも格子整合できるIII −Ｖ族化合物半導体層を獲得できる。
【００３２】
III −Ｖ族化合物半導体層をＢＮＰ混晶とすれば、或る限られたインジウム組成比の範囲内で窒化ガリウム・インジウム混晶との格子整合性を保有する層が形成できる。上記の格子定数から、立方晶の窒化ガリウム・インジウム混晶が取り得る格子定数の範囲は４．５１Å〜４．９８Åの範囲内である（図２の左斜線部である）。一方、ＢＮＰ混晶の取り得る最大の格子定数は４．５３８Åである。格子定数を４．５３８Åとする立方晶の窒化ガリウム・インジウム混晶のインジウム組成比は、Ｖｅｇａｒｄ則を利用して求めると約６％（０．０６）である。即ち、III −Ｖ族化合物半導体層をＢＮＰ混晶から構成すれば、立方晶の窒化アルミニウム・ガリウム混晶及びインジウム組成を約６％未満とする窒化ガリウム・インジウム混晶と格子整合を果たす積層構成層が得られる利点がある。更に、ＢＮＰ混晶は立方晶であるため、重層する積層構成層の結晶系を立方晶に画一的に統一するに有利となる。
【００３３】
また、硼素と窒素と窒素以外の第Ｖ族元素とを構成元素とするIII −Ｖ族化合物半導体層を砒化窒化硼素（ＢＮi Ａｓk ：０＜ｉ、ｋ＜１、ｉ＋ｋ＝１）とすると、格子整合するIII 族窒化物半導体の組成範囲をＢＮi Ｐk 混晶の場合より更に広範囲に拡大させられる。ＢＰの格子定数が４．５３８Åであるのに対し、立方晶閃亜鉛鉱型の砒化硼素（ＢＡｓ）の格子定数は４．７７７Åであり、窒化硼素（ＢＮ）の格子定数との差が大きい。これは、ＢＮi Ａｓk 混晶とした場合に格子定数の可変幅の拡幅し、格子整合できるIII 族窒化物半導体種を増加させられることを意味している。例えば、ＢＮＡｓ混晶は窒化アルミニウム・ガリウム混晶のみならず、砒素の組成比を増加させればインジウム組成比を０．４３（４３％）とするＧａ_0.53Ｉｎ_0.47Ｎ混晶との格子整合をも果たすことができる。即ち、ＢＮＡｓ混晶は発光層として従来より重用される窒化ガリウム・インジウム混晶にあって、高インジウム組成比側に格子整合性を拡長できる優位性をもっている。また、ＢＮＡｓ混晶は立方晶であり、その上に重層させるIII −Ｖ族化合物半導体或いはIII 族窒化物半導体からなる積層構成層の結晶系を立方晶を主体とするに優位に作用する。本発明では、デバイスの機能層を構成する窒化アルミニウム・ガリウム混晶或いは窒化ガリウム・インジウム混晶等の主要なIII 族窒化物半導体層と格子整合を果たすIII −Ｖ族化合物半導体として好適なＢＮＰ混晶或いはＢＮＡｓ混晶を一括してＢＮ_i Ｐ_j Ａｓ_k （但し０＜ｉ＜１、０≦ｊ＜１、０≦ｋ＜１、ｉ＋ｊ＋ｋ＝１）混晶として表記する。
【００３４】
リン化窒化硼素ＢＮ_i Ｐ_j （０＜ｉ、ｊ＜１、ｉ＋ｊ＝１）混晶が室温で取り得る禁止荻幅は２．０ｅＶを越え８．０ｅＶ未満の範囲である（上記の「III −Ｖ族化合物半導体」、１５０頁の表７．２参照）。一方、砒化窒化硼素ＢＮ_i Ａｓ_k （０＜ｉ、ｋ＜１、ｉ＋ｋ＝１）混晶の取り得る室温での禁止帯幅の範囲は、約１．５ｅＶを越え、８．０ｅＶ未満である。従って、砒化窒化硼素混晶の取り得る禁止帯幅の下限は、リン化窒化硼素のそれよりも約０．５ｅＶ程低い。この禁止帯幅の取り得る範囲の差異も積層構造体構成層にリン化窒化硼素混晶を利用するか砒化窒化硼素混晶を利用するか選択する際の一指標となる。例えば、接触抵抗が小さくオーミック特性に優れる入・出力電極の形成を意図する場合には、より小さい禁止帯幅を取り得る砒化窒化硼素混晶が好ましく利用できる。成膜の容易さも選択の一指標である。例えば、分子線エピタキシャル（ＭＢＥ）法による成膜では、第Ｖ族元素原料の蒸気圧の制御性の制御性の観点からして一般的には、リンよりも砒素を含む結晶の成長は容易とされる。従って、ＭＢＥ法では、リン化窒化硼素混晶よりも砒化窒化硼素混晶が成膜対象として好んで選択される傾向にある。詳細には知られていないが、正孔の有効質量の大小は、ｐ形のIII −Ｖ族化合物半導体層を何れの混晶層から構成するのが好都合であるかの判断基準となる。ちなみに、砒素硼素（ＢＡｓ）の”重い”正孔の有効質量は０．３１で、”軽い”正孔のそれは０．２６であるとされる（上記の「III −Ｖ族化合物半導体」、１５０頁の表７．２参照）。上記の混晶の発光層やクラッド層或いは反射層等への利用を考慮する場合は、屈折率などの光物性に関する諸特性値を基に判断し得る。リン化硼素（ＢＰ）の屈折率は３〜３．５であるとされる（上記の「III −Ｖ族化合物半導体」、１５０頁の表７．２参照）。
【００３５】
立方晶結晶材料を基板とする積層構造体の例としては次記のものがある。
（イ）＜０１１＞方向に４゜程度のオフアングルを有する｛００１｝−Ｓｉ基板上に、５００℃程度の比較的低温で成膜した層厚が約２００Åの窒素組成比を０．０３とするリン化窒化硼素（ＢＮ_0.03Ｐ_0.97）混晶からなる緩衝層と、緩衝層上に重層した格子定数を約４．５１Åとする立方晶のＧａＮ層からなる積層構造体であって、III −Ｖ族化合物半導体からなる緩衝層と緩衝層に重層させるIII 族窒化物半導体層との格子定数を略一致させた積層系を含む積層構造体
（ロ）｛００１｝−若しくは｛１１１｝−ＧａＡｓ基板上に、約４５０℃〜約５００℃の比較的低温で成長させた層厚を約１５０Åとし、窒素組成比を０．１３とする砒化窒化硼素（ＢＮ_0.13Ａｓ_0.87）混晶緩衝層と、緩衝層上に重層させた数μｍの厚さのＢＮ_0.13Ａｓ_0.87混晶層と、同混晶層上に重層した立方晶を主体とするＧａＮ層とを内包した積層構造体
（ハ）酸化マグシウム（ＭｇＯ）、ＳｉやＧａＡｓ等の閃亜鉛鉱型の立方晶基板上に成長させた層厚が約５００Å未満の窒素組成比を１７％とするＢＮ_0.17Ｐ_0.83緩衝層と、緩衝層上に成長させた立方晶を主体とする高抵抗の窒化アルミニウム（ＡｌＮ）層とからなる積層系を内包する電界効果型トランジタ等の母体材料とする積層構造体
（ニ）３Ｃ−ＳｉＣ及びＳｉやＧａＡｓ等の閃亜鉛鉱型の立方晶基板上に成長させた層厚が約１５００Å未満の窒素組成比を２４％とするＢＮ_0.24Ａｓ_0.76緩衝層と、緩衝層上に成長させた立方晶を主体とする砒素組成比を約４％とする砒化窒化ガリウム（ＧａＮ_0.96Ａｓ_0.04）層と、同層上に重層したインジウム組成比が１０％の立方晶を主体とする窒化ガリウム・インジウム混晶（Ｇａ_0.90Ｉｎ_0.10Ｎ）とからなる積層系を内包する発光素子用途の母体材料とする積層構造体など。
また、積層構造体を構成する構成層は、III 族有機化合物を原料とするＭＯＣＶＤ法、ＭＢＥ法或いは気体原料を利用するガスソース（ｇａｓ−ｓｏｕｒｃｅ）ＭＢＥ（ＧＳＭＢＥ）、三塩化リン（ＰＣｌ₃ ）等のIII 族元素の塩化物を利用するハライド若しくはハイドライド（ｈｙｄｒｉｄｅ）ＶＰＥ等を利用して成膜できる。
【００３６】
立方晶基板の裏面若しくはIII −Ｖ族化合物半導体及びIII 族窒化物半導体からなる積層構造体の一構成層上には、少なくとも一つのオーミック性電極を設けてIII 族窒化物半導体素子を構成する。特に、ＬＥＤやＬＤ等の発光素子にあって、導電性の基板を利用すれば、基板結晶の裏面側( 積層構成層が堆積される被堆積表面とは反対の一主面）に電極が敷設できる。ｎ形伝導性を示すｎ形基板の裏面にはｎ側電極が形成できる。ｐ形基板の裏面にはｐ側電極が敷設できる。電気的な絶縁体であるサファイアを基板とする従来のＬＥＤやＬＤでは、双方の電極を同一主面側に設置する必要性から一電極（多くはｎ側電極）の形成に必要な面積を発光層から削除する必要があった（図１の積層構造体の断面模式図に於いて、ｎ側電極を敷設するための”切り欠き”部がそれに相当する。）。ｐｎ接合型の発光デバイスにあって、ｎ側及びｐ側電極の何れか一方のオーミック性電極を基板裏面側に敷設すれば、発光面積の削減を回避でき、同一のチップサイズに於いて発光面積を大とする発光素子が作製できる利点がある。
【００３７】
電子デバイスにあって、ＭＯＤＦＥＴ等のＦＥＴでは、ショットキー（Ｓｃｈｏｔｔｋｙ）型ゲート（ｇａｔｅ）電極と共にソース（ｓｏｕｒｃｅ）及びドレイン（ｄｒａｉｎ）オーミック性電極を同一面側に設けるのが通例である（Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．、Ｖｏｌ．４４９（１９９７）、９８１〜９９１頁参照）。この様なオーミック電極の配置を擁するデバイスにあっても、本発明に係わる積層構成は優位性を発揮する。例えば、アルミニウム組成比を０．２０とする立方晶を主体とし、格子定数を約４．８４Åとする窒化アルミニウム・ガリウム混晶（Ａｌ_0.20Ｇａ_0.80Ｎ）層上に窒素組成比を０．０６とする立方晶のリン化窒化硼素混晶（ＢＮ_0.06Ｐ_0.94）層を重層した積層系を設ける。Ａｌ_0.20Ｇａ_0.80Ｎ層は電子供給層として、ＢＮ_0.06Ｐ_0.94層はソース／ドレインオーミック電極形成用の積層構造体の最表層として配置する。即ち、格子整合の関係を保持しながら、禁止帯幅が約３．６５ｅＶと見積もれる禁止帯幅を大とするIII 族窒化物半導体層上に、立方晶ＢＮの禁止帯幅を８．０ｅＶとすれば（上記の「III −Ｖ族化合物半導体」、１５０頁の表７．２参照）約２．０４ｅＶと算出される禁止帯幅を小とするIII −Ｖ族化合物半導体層を積層する構成とする。Ａｌ_0.20Ｇａ_0.80Ｎ電子供給層には、ＢＮ_0.06Ｐ_0.94 層のリセス（ｒｅｃｅｓｓ）構造を介してゲート電極を敷設する。ＢＮ_0.06Ｐ_0.94 層上には、ソース／ドレインオーミック電極を敷設する。ゲート電極を禁止帯幅を比較的大とするＡｌ_0.20Ｇａ_0.80Ｎ層上に敷設するため、ショットキー耐圧に優れるゲート電極が形成できる。一方、格子整合を保持しながら禁止帯幅を小とするＢＮ_0.06Ｐ_0.94 層上には、接触抵抗が低減された良好なオーミック特性を有する電極が形成できる。また、Ａｌ_0.20Ｇａ_0.80Ｎ層とＢＮ_0.06Ｐ_0.94層とは格子整合の関係にあるため、両層の接合によるミスフィット転位等の結晶欠陥の発生確率は低減される。従って、本発明に則って積層系を構成すれば、結晶欠陥密度の少ない電極形成用としてのＢＮ_0.06Ｐ_0.94 層が成膜できる。この状況は結晶欠陥密度が少ないが故に転位等の欠陥を介してのリーク（ｌｅａｋ）電流を減少できるなどのオーミック特性を更に向上させる相乗効果を発現する。
【００３８】
本発明に係わるIII 族窒化物半導体素子の例を次に挙げる。
（ａ）導電性のＳｉ若しくはＧａＡｓ単結晶基板表面のＢＮＰＡｓ混晶からなる緩衝層上に設けたIII −Ｖ族化合物半導体層とIII 族窒化物半導体層とからなるｐｎ接合を含むヘテロ接合型積層構造体からなる光デバイスであって、立方晶基板の裏面側に一つのオーミック電極を、積層構造体の一層に接してオーミック電極を備えてなる素子
（ｂ）Ｓｉ若しくはＧａＡｓ単結晶基板表面のＢＮＰＡｓ混晶からなる緩衝層上に設けたIII −Ｖ族化合物半導体層とIII 族窒化物半導体層とからなるｐｎ接合を含むヘテロ接合型積層構造体からなる能動型光デバイスと、同一基板表面上にＢＮＰＡｓ混晶からなる緩衝層上に設けたIII −Ｖ族化合物半導体層とIII 族窒化物半導体層とのヘテロ接合型積層構造体からなる受動型光デバイスと、同一基板上に配置されたこれら能動型及び受動型素子を駆動するための駆動素子、動作及び信号の入出力を制御する制御素子等の機能を果たす機能回路素子などを一体として付帯して備えてなる複合素子
（ｃ）比抵抗を１０⁷ Ω・ｃｍ以上とするアンドープ半絶縁性ＧａＡｓ単結晶基板上に設けた高抵抗の立方晶の砒化硼素（ＢＡｓ）緩衝層と緩衝層に格子整合する立方晶を主体とするインジウム組成比が０．５７のｎ形窒化ガリウム・インジウム混晶層（Ｇａ_0.43Ｉｎ_0.57Ｎ）を電子走行層（チャネル層）として備えた積層構造体からなるＦＥＴ系デバイスであって、特に、積層構造体の表面に比較的禁止帯幅を小とする砒化リン化窒化硼素（ＢＮ_i Ｐ_j Ａｓ_k ：０＜ｉ＜１、０≦ｊ、ｋ≦１、ｉ＋ｊ＋ｋ＝１）混晶からなるコンタクト層上にソース／ドレインオ−ミック電極を形成してなるＦＥＴ
（ｄ）伝導性の｛００１｝−ＧａＡｓ単結晶基板上の窒素組成比を３％とするリン化窒化硼素（ＢN_0.03 Ｐ_0.97）緩衝層と、同緩衝層上の立方晶のＢN_0.03 Ｐ_0.97 混晶（格子定数＝４．５１Å）からなる下地層と、同下地層上に成長した立方晶の窒化ガリウム（格子定数＝４．５１Å）と、同窒化ガリウム層に接合させた立方晶の窒化ガリウム薄層を障壁層とし、ＢN_0.03 Ｐ_0.97薄層を井戸層とする量子井戸構造を含む積層構造体からなり、上記のＧａＡｓ基板の裏面側に一オーミック電極を、積層構造体の表層側に一オーミック電極を設けてなるIII 族窒化物半導体素子。
【００３９】
【作用】
III 族窒化物半導体素子用途の積層構造の一構成層としての硼素と窒素と窒素以外の第Ｖ族元素からなるIII −Ｖ族化合物半導体層は、立方晶基板と積層構成層との間の格子不整合性を緩和する作用を有する。III −Ｖ族化合物半導体層はまた、それに重層する層の結晶系を立方晶を主体とする層となす作用を有する。III −Ｖ族化合物半導体層に更にIII −Ｖ族化合物半導体層を積層させた構造とすることにより、上層の結晶系を立方晶を優勢として構成することができる。III 族窒化物半導体に比較すれば小さな禁止帯幅を有するIII −Ｖ族化合物半導体層は、電極を形成するための電極形成層として低接触抵抗のオーミック電極をもたらす作用を有する。
【００４０】
【実施例】
（実施例１）
閃亜鉛鉱型の結晶構造を有する半絶縁性（ρ≧１０⁷ Ω・ｃｍ）の｛１００｝２゜オフ（ｏｆｆ）砒化ガリウム（ＧａＡｓ）単結晶の表面をプラズマ化させたアンモニアガスで窒化処理した。窒化処理は周波数を１３．５６メガヘルツ（ＭＨｚ）の高周波印加した５０トール未満の真空下で実施した。この窒化処理を施したＧａＡｓ単結晶を基板（１１０）として、立方晶の窒化ガリウム系層の成長を促進させるとする砒素( Ａｓ）の成長層への拡散による侵入を助長するために立方晶の窒化ガリウム系結晶の成長にあっては比較的高温の８００℃で先ず、第１のアンドープの立方晶を主体とするｎ形窒化ガリウム・インジウム混晶( Ｇａ_0.90Ｉｎ_0.10Ｎ）層（１１１）を積層した。ＧａＩｎＮ層はアンモニア（ＮＨ₃ ）を窒素（Ｎ）源、トリメチルガリウム（（ＣＨ₃ ）₃ Ｇａ）をガリウム（Ｇａ）源及びトリメチルインジウム（（ＣＨ₃ ）₃ Ｉｎ）をインジウム源として、通常の常圧ＭＯＣＶＤ法で成長させた。キャリアガスとして成長反応器内に流通させる水素の流量は毎分８リットルとし、アンモニアの流量は毎分０．５リットルとした。Ｖ／III 比（トリメチルガリウムとトリメチルインジウムの総供給量に対するアンモニアの供給濃度比）は約２８００に設定した。成膜は水素気流中で正確に６０分間に亘り実施した。これより、層厚を２０００Åとするインジウム組成比が１０％のＧａ_0.90Ｉｎ_0.10Ｎ層を得た。引き続き同一の原料を使用して、第１のＧａ_0.90Ｉｎ_0.10Ｎ層の表面上に温度７５０℃でアンドープの立方晶を主体とする第２のｎ形Ｇａ_0.90Ｉｎ_0.10Ｎ層（１１２）を積層させた。層厚は２０００Åとした。これより、合計の層厚を４０００ÅとするＦＥＴ用のｎ形活性（チャネル）層（１１３）を形成した。第１及び第２のＧａＩｎＮ混晶層共に、キャリア濃度は約１×１０¹⁷ｃｍ^-3であった。活性層を薄層に分割して多段階成長により重層して構成するのは、層厚の増大に伴い六方晶の結晶の混在比率が増大する傾向にあるため、成長層内での六方晶の結晶の形成確率を低減するためである。Ｘ線回折法による分析結果を基にすれば、ＧａＩｎＮ層（（１１１）及び（１１２））内での六方晶ＧａＮの混在比率は約３％未満であると求められた。チャネル層としての室温のＨａｌｌ（ホール）移動度は約６００ｃｍ² ／Ｖ・ｓであった。ちなみに、上記のＧａＡｓ基板上に上記の緩衝層を介さず、直接、成膜したＧａＩｎＮ層の室温Ｈａｌｌ移動度は約１５０ｃｍ² ／Ｖ・ｓと低値に留まった。
【００４１】
Ｇａ_0.90Ｉｎ_0.10Ｎチャネル層（１１３）上には、立方晶の Ｇａ_0.90Ｉｎ_0.10Ｎ（格子定数＝４．５６Å）と格子定数が一致する砒素組成比を約１３％とするｎ形砒化リン化硼素混層（ＢＰ_0.87Ａｓ_0.13）層をオーミック電極形成用層（１２５）として成長した。７５０℃での同層（１２５）の成膜時には、体積濃度にして約５ｐｐｍのジシラン（Ｓｉ₂ Ｈ₆ ）を含む水素ガスをＭＯＣＶＤ反応系に添加した。ジシラン−水素混合ガスの系内への添加量は、毎分１０ｃｃに一般の電子式質量流量計（ＭＦＣ）で精密に制御した。珪素（Ｓｉ）ドープｎ形ＢＰ_0.87Ａｓ_0.13層のキャリア濃度は約１×１０¹⁸ｃｍ^-3で、層厚は約１５００Åとした。ＳｉドープＢＰ_0.87Ａｓ_0.13層については、少なくともＸ線精密測定法では六方晶に帰属される回折ピークは観測されなかった。
【００４２】
最表層のＢＰ_0.87Ａｓ_0.13層上には、金（Ａｕ）・ゲルマニウム（Ｇｅ）合金からなるソース及びドレインオーミック電極（（１１４）及び（１１５））を形成した。ソース／ドレイン電極の中間の領域は、ＢＰ_0.87Ａｓ_0.13層を排除して下層のＧａ_0.90Ｉｎ_0.10Ｎ活性層（１１３）の表層部を露呈したリセス部となした。リセス部の略中央には、白金（Ｐｔ）からなるゲート長を約０．８μｍのゲート電極（１２６）を設けた。以上により、立方晶基板上にIII −Ｖ族化合物半導体としてのＢＰ_0.87Ａｓ_0.13層とIII 族窒化物半導体層としてのＧａ_0.90Ｉｎ_0.10Ｎ層とを含んでなる積層構造体からなり、ＢＰ_0.87Ａｓ_0.13層上に２つのオーミック電極を備えたIII 族窒化物半導体素子（ＦＥＴ）を構成した。図３に低雑音型のＭＥＳＦＥＴの断面構造を模式的に示す。
【００４３】
図４に本実施例のＭＥＳＦＥＴの直流特性を示す。また、比較のために、オーミック電極形成層を従来の六方晶の窒化ガリウム（禁止帯幅＝３．３９ｅＶ）から構成した場合のＭＥＳＦＥＴの直流特性を図５に示す。双方の静特性を比較すれば、電極形成層を本発明に係わる禁止帯幅を約１．９３ｅＶとする立方晶のＢＰ_0.87Ａｓ_0.13とすることにより、ソース／ドレイン間の（ドレイン）抵抗が減少し、同一のドレイン電圧に於けるドレイン電流が増大し、窒化ガリウム系ＭＥＳＦＥＴの主要特性である相互コンダクタンス（ｇ_m)を向上させるに効果を奏するのは明瞭である。
【００４４】
（実施例２）
リン（Ｐ）ドープｎ形｛００１｝−珪素（Ｓｉ）単結晶からなる立方晶の基板（１１０）上に、トリメチル硼素（（ＣＨ₃ ）₃ Ｂ）を硼素（Ｂ）源、ホスフィン（ＰＨ₃ ）をリン（Ｐ）源として、通常の常圧ＭＯＣＶＤ法により窒素組成比を０．０３とするリン化窒化硼素（ＢＮ_0.03Ｐ_0.97）低温緩衝層（１１６）を成膜した。ホスフィンは体積濃度にして約１０％のホスフィン（ＰＨ₃ ）を含むホスフィン−水素混合ガスより供給した。キャリアガスとして成長反応器内に流通させる水素の流量は毎分８リットルとし、ホスフィン（１０％）−水素（９０％）混合ガスの流量は毎分１リットルとした。アンモニアガスの供給量流は毎分０．３リットルとした。成膜は水素気流中で５５０℃で正確に３分間に亘り実施した。これより、導電性の立方晶基板（１１０）の表面をＢＮ_0.03Ｐ_0.97の単結晶（粒）の集合体で被覆し、基板との接合界面近傍の領域を単結晶領域とする全体の層厚を約１００Åとする緩衝層を得た。
【００４５】
低温緩衝層上には、７４０℃で同緩衝層を構成する立方晶のＢＮ_0.03Ｐ_0.97（格子定数＝４．５１Å）と格子定数が一致するｎ形窒化ガリウム（ＧａＮ）層を下部クラッド層（１１７）として成長した。ガリウム（Ｇａ）源にはトリメチルガリウム（（ＣＨ₃ ）₃ Ｇａ）を利用した。同層（１１７）の成膜時には、体積濃度にして約５ｐｐｍのジシラン（Ｓｉ₂ Ｈ₆ ）を含む水素ガスをＭＯＣＶＤ反応系に添加した。ジジシラン−水素混合ガスの系内への添加量は、毎分１０ｃｃに一般の電子式質量流量計（ＭＦＣ）で精密に制御した。珪素（Ｓｉ）ドープｎ形窒化ガリウム層（１１７）のキャリア濃度は約１×１０¹⁸ｃｍ^-3となった。体積比にして４：１の水素−アルゴン（Ａｒ）気流中で９０分間に亘り成膜して層厚は約０．８μｍとした。尚、上記の立方晶のＢＮ_0.03Ｐ_0.97緩衝層上に上記と同一の条件で成膜したＳｉドープ窒化ガリウム層については、少なくともＸ線精密測定法では六方晶に帰属される回折ピークは観測されなかった。
【００４６】
硼素と窒素と窒素以外の第Ｖ族元素としてリン（燐）とから構成される立方晶のＢＮ_0.03Ｐ_0.97緩衝層（１１６）と、これに格子整合する立方晶の窒化ガリウム層（１１７）からなる積層系上に、インジウム組成比が１０％の立方晶を主体とする窒化ガリウム・インジウム混晶（Ｇａ_0.90Ｉｎ_0.10Ｎ）を発光層（１１８）として積層した。立方層Ｇａ_0.90Ｉｎ_0.10Ｎの格子定数は４．５６Åであり、従って下地層の立方晶窒化ガリウムとの格子不整合度は窒化ガリウムの格子定数を基準日して約１％である。インジウム源はトリメチルインジウム（（ＣＨ₃ ）₃ Ｉｎ）とした。層厚は約６０Åとした。
【００４７】
発光層上には、発光層と同一の成膜温度の７４０℃で、アルミニウム組成比を０．１５とする立方晶を主体とするアンドープｎ窒化アルミニウム・ガリウム混晶（Ａｌ_0.15Ｇａ_0.85Ｎ）層を第１の上部クラッド層（１１９）として積層した。アルミニウム源にはトリメチルアルミニウム（（ＣＨ₃ ）₃ Ａｌ）を利用した。層厚は約２００Åとした。第１の上部クラッド層（１１９）の上には、同じく７４０℃でマグネシウム（Ｍｇ）をドーピングした立方晶を主体とするｐ形窒化ガリウムからなる第２のクラッド層（１２０）を積層させた。マグネシウム源はビスシクロペンタジエニルＭｇ（ｂｉｓ−（Ｃ₅ Ｈ₅ ）₂ Ｍｇ）とした。層厚は約１０００Åとした。層（１２０）内のＭｇの原子濃度は約８×１０¹⁹ｃｍ^-3で、キャリア濃度は約２×１０¹⁷ｃｍ^-3であった。
【００４８】
第２の上部クラッド層（１２０）上には、金（Ａｕ）からなる円形の台座電極とＡｕと酸化ニッケルを保護膜とする重層膜構成からなるｐ形のオーミック電極（１０８）を形成した。一方、ｎ形のオーミック電極（１０９）は立方晶ｎ形Ｓｉ基板（１１０）の裏面側に”べた”電極として設けた。以上により、立方晶を主体とするIII −Ｖ族化合物半導体としてのＢＮＰ混晶を緩衝層として含み、立方晶を主体とするIII 族窒化物半導体としてＧａＮ、ＡｌＧａＮ混晶或いはＧａＩｎＮ混晶をクラッド層或いは発光層として含み、また発光層の下部に緩衝層と下部クラッド層との格子整合関係を内包する積層構造体からなり、且つ立方晶基板に一オーミック電極を配置した発光素子を得た。図６に発光素子の断面模式図を示す。
【００４９】
積層構造体の表面に互いに直交する［０１１］方向にスクライブラインを入れ、一般的なスクライブ法により一辺を約３００μｍとする正方形のチップ（ｃｈｉｐ）となした。ダイヤモンド構造のＳｉ基板は元来、［０１１］方向に劈開性を有する上に、積層構造体構成層がこれまた［０１１］方向に劈開性を有する閃亜鉛鉱型の立方晶であるため、容易に且つチッピング（欠け）も少なくチップ化が果たせた。積層構造体の上下に入出力用の各オーミック電極を配置した発光素子チップに順方向に動作電流を通流した。順方向への電流の通流により青色発光を呈した。発光の中心波長は約４３００Åであり、発光スペクトルの半値幅は約７０Åであった。近紫外帯領域に副次的な発光スペクトルは特に計測されず、単色性に優れる発光であった。順方向電流を２０ミリアンペア（ｍＡ）とした際のチップ状態での発光輝度は積分球を利用した測定では、単位面積当たり約７５０ｃｄ／ｃｍ² となった。本実施例の発光素子は、サファイアを基板とする従来の青色発光素子とは異なり、ｎ側電極を敷設するために発光面の一部を切り欠く必要がないため、発光面積を広く維持できる。これを反映して発光出力は約５４０ミリカンデラ（ｍｃｄ）と優れたＬＥＤとなった。順方向電圧は２０ｍＡ通電時に約４．２ボルト（Ｖ）となった。
【００５０】
（実施例３）
｛１１１｝砒素面を有する珪素（Ｓｉ）ドープｎ形砒化ガリウム単結晶基板（１１０）上に三塩化硼素（ＢＣｌ₃ ）を硼素（Ｂ）源、アンモニアを窒素源としてまた三塩化砒素（ＡｓＣｌ₃ ）を砒素（Ａｓ）源として、通常の常圧ハライド（ｈａｌｉｄｅ）ＣＶＤ法により砒化窒化硼素（ＢＮ_0.15Ａｓ_0.85）低温緩衝層（１１６）を成膜した。キャリアガスとして成長反応器内に流通させる水素の流量は毎分８リットルとし、アルシン（１０％）−水素（９０％）混合ガスの流量は毎分０．５リットルとした。Ｖ／III 比（硼素に対する砒素と窒素の合計の供給濃度比）は約２００に設定した。成膜は水素気流中で４３０℃で正確に３分間に亘り実施した。これより、立方晶基板（１１０）の表面をＢＮＡｓの単結晶（粒）の集合体で被覆し、基板との接合界面近傍の領域を単結晶領域とする層厚を１５０Åとする緩衝層を得た。
【００５１】
低温緩衝層上には、同じく砒素組成比を約２３％とするｎ形砒化窒化硼素混層（ＢＮ_0.15Ａｓ_0.85）層を緩衝層に接合するIII −Ｖ族化合物半導体層（１２１）として７５０℃で成長した。同層（１２１）の成膜時には、体積濃度にして約５ｐｐｍのジシラン（Ｓｉ₂ Ｈ₆ ）を含む水素ガスをＭＯＣＶＤ反応系に添加した。ジシラン−水素混合ガスの系内への添加量は、毎分１０ｃｃに一般の電子式質量流量計（ＭＦＣ）で精密に制御した。体積比にして４：１の水素−アルゴン（Ａｒ）気流中で３０分間に渡り成膜を継続して、キャリア濃度を約１×１０¹⁸ｃｍ^-3とし、層厚を約１０００Åとするｎ形ＢＮ_0.15Ａｓ_0.85を成膜した。尚、上記の立方晶のＢＮ_0.15Ａｓ_0.85緩衝層上に上記と同一の条件で成膜したＳｉドープＢＮ₀₁₅ Ａｓ_0.85層については、少なくともＸ線精密測定法では六方晶に帰属される回折ピークは観測されなかった。
【００５２】
緩衝層と接合をなすＢＮ_0.15Ａｓ_0.85層（１２１）上には、格子定数を４．６０Åとする立方晶を主体とするＳｉドープのｎ形砒化窒化ガリウム（ＧａＮ_0.92Ａｓ_0.08）層を下部クラッド層（１１７）として積層した。成膜は７５０℃で実施し、層厚は約５０００Åとした。キャリア濃度は約１×１０¹⁸ｃｍ^-3とした。
【００５３】
ｎ形砒化窒化ガリウム下部クラッド層（１１７）上には、インジウム（Ｉｎ）の平均的な組成比を０．２０とする立方晶を主体とするｎ形窒化ガリウム・インジウム（Ｇａ_0.80Ｉｎ_0.20Ｎ）発光層（１１８）を積層した。発光層の成長はアルゴン気流中で実施した。発光層の層厚は５ｎｍとした。ガリウム源にはトリメチルガリウムを、インジウム源にはトリメチルインジウムを各々、利用した。トリメチルガリウムは０℃の恒温に保持し、それを発泡する（バブリング）する水素の流量はＭＦＣで毎分１ｃｃに精密に制御した。トリメチルインジウムは５０℃の恒温に保持した。昇華したトリメチルインジウムの蒸気を随伴する水素ガスの流量はＭＦＣにより毎分１６ｃｃに設定した。発光層成長時のＶ／III は約３×１０⁴ となる様に窒素源であるアンモニアガスの流量を設定した。発光層の成長速度は約１５Å／分とした。
【００５４】
発光層上には、７５０℃でマグネシウム（Ｍｇ）をドーピングしたアルミニウム組成比を１５％とする窒化アルミニウム・ガリウム混晶層（Ａｌ_0.15Ｇａ_0.85Ｎ）を第１の上部クラッド層（１１９）を積層した。成長速度は発光層の場合の約１．５倍に相当する約３０Å／分とした。１０分間に亘り成長を継続して約３００Åの厚さの混晶層を得た。マグネシウムのドーピング源にはビスシクロペンタマグネシウム（ｂｉｓ−（Ｃ₅ Ｈ₅ ）₂ Ｍｇ）を利用した。マグネシウムドーピング源の反応系への供給量は毎分８×１０^-6モル( ｍｏｌ）に設定した。混晶層（１１９）内のＭｇ原子の濃度は、一般的なＳＩＭＳ分析により約６×１０¹⁹ａｔｏｍｓ／ｃｍ³ と定量された。引き続き、７５０℃で水素−アルゴン（４：１）混合気流中でＭｇドープの窒化ガリウム層（１２０）を第１の上部クラッド層（１１９）上に２０分間に亘り積層した。ガリウム源はトリメチルガリウムとし、Ｍｇ源は上記と同様の有機Ｍｇ化合物を利用した。成長速度は第１の上部クラッド層と同じくに約３０Å／分とした。第２のクラッド層（１２０）の層厚は約６００Åとした。上記の積層構造体の各構成層の成長終了後、アルゴンと水素の等体積混合気流にアンモニアガスを添加した状態で立方晶基板（１１０）の温度を７５０℃から６００℃に毎分約１０℃の速度で降温した。６５０℃から室温へは反応炉内の雰囲気をアルゴン−水素雰囲気として冷却した。約３０℃に至る迄約４５分を要した。
【００５５】
冷却後、積層構造体の一断片を試料として通常の断面ＴＥＭ技法により積層構成層の結晶構造を加速電圧２００キロボルト（ＫＶ）で観察した。立方晶基板と低温緩衝層との接合界面近傍の領域は電子線回折パターンから単結晶の集合体から構成されているのが明らかにされた。低温緩衝層上に積層された各構成層も電子線回折パターンから立方晶を主体として構成されていることが示された。また、発光層の下部の緩衝層、緩衝層に接合するIII −Ｖ族化合物半導体層及び下部クラッド層は相互に格子整合の関係となる様に構成したため、接合界面での格子ミスフィットに因る転位の発生、増殖は殆ど認められなかった。窒化ガリウム・インジウム混晶からなる発光内部構成も詳細に観察した。発光層層部のコントラストの存在並びに形状から、発光層内部には略球状若しくは島状の微結晶体の存在が確認された。略球状の微結晶体の直径は概ね、約２〜３ｎｍ程度であった。島状の微結晶体の大きさも横幅にして概ね、３ｎｍ程度であった。島状の微結晶体は、下部クラッド層と発光層との界面により多く存在する様に観察された。断面ＴＥＭ像の撮像範囲の微結晶体の数から求めた微結晶体の密度は約１×１０¹⁷ｃｍ^-3であった。微結晶体の内部と外部ではインジウム組成を異にし、もっぱら微結晶体の内部では外部よりインジウム濃度を大とする傾向があるのが認められた。インジウム組成比が約０．３程度の微結晶体も認められた。更に観察倍率を２×１０⁶ 倍とし、微結晶体の周囲の歪層の有無を仔細に検討した。高倍率で撮像した格子像から、微結晶体の外周囲には微結晶体の内部とは格子面間隔を異にする歪層の存在が確認された。歪層は、一様の厚さをもって存在するのではなかったが、平均すれば１０Å程度であった。直径にして３ｎｍの比較的大きな微結晶体に付随する歪層の厚さ（幅）は１２〜１３Åであった。
【００５６】
積層構造体を加工してＬＥＤを作製した。積層構造体の最表層をなすＭｇドープＧａＮ層（１２０）上には、窒化ガリウム層に接触する側を金・ベリリウム（Ａｕ・Ｂｅ）合金とし、その上層部を金（Ａｕ）単体とするｐ形パッド電極（１０８）を通常の真空蒸着法を利用して形成した。パッド電極を構成する真空蒸着膜の厚さは合計で約２μｍとした。ｐ形パッド電極は同層（１２０）の略中央に配座し、周囲のＭｇドープ窒化ガリウム層（１２０）の表面上には厚さを約１００Åとする金薄膜電極（１２２）をｐ形パッド電極に電気的に導通させて設けた。更に、金薄膜電極（１２２）の表面に限り、厚さを約１００Åとする透光性であり且つ絶縁性の高いニッケル（Ｎｉ）酸化物薄膜（１２３）を金薄膜透光性電極（１２２）及びＭｇドープ窒化ガリウム層（１２０）の露出面の保護膜として形成した。一方のｎ側オーミック電極（１０９）は、ＧａＡｓからなる基板（１１０）の裏面側にＡｕ・Ｇｅ合金を被着させて形成した。図７にＬＥＤの平面模式図を掲示する。図８には、図７の平面図の破線Ａ−Ａ’に沿った断面構造の模式図を示す。
【００５７】
ｎ形及びｐ形電極間に順方向に直流電流を流通させてＬＥＤの発光特性を調査した。発光波長は約４９０ｎｍとなった。発光スペクトルの半値幅は約６０Åであった。紫外帯、近紫外帯及び黄色、赤色帯に副次的なスペクトルは出現せず、単色性に優れた発光を呈すＬＥＤが得られた。順方向電圧はを２０ｍＡとした際の順方向電圧は約４Ｖであった。ＬＥＤを樹脂でモールドして集光ランプ形状に加工し、一般的な積分球を利用して通常に測定した発光出力（発光輝度（ｃｄ／ｃｍ² ）×発光面積）は８００ミリカンデラ（ｍｃｄ）と高いものとなった。これより、本発明に依れば、緩衝層から発光層を互いに格子整合の関係にある層を配置した積層構成が効果を奏し、発光層へのミスフィット転位の伝搬が極力、抑制されるため結晶欠陥密度が低く、高い発光強度を帰結する発光層がもたらされることが示された。また、本発明の電極配置法に依れば、従来の如く電極を形成するために発光面を削除する必要が無く発光面積の広さが維持でき、本来の発光強度の大きさと相俟って、高出力の発光素子を得るに優位であるのが提示された。
【００５８】
（実施例４）
珪素（Ｓｉ）ドープｎ形｛００１｝−砒化ガリウム単結晶基板（１１０）上に、常圧のＭＯＣＶＤ反応炉内で実施例３に記載の立方晶を主体とする砒化窒化硼素（ＢＮ_0.15Ａｓ_0.85）低温緩衝層（１１６）、緩衝層に接合するｎ形の立方晶を主体とする砒化窒化硼素混晶（ＢＮ_0.15Ａｓ_0.85）層（１２１）、格子定数を４．６０Åとする立方晶を主体とするＳｉドープのｎ形砒化窒化ガリウム（ＧａＮ_0.92Ａｓ_0.08）下部クラッド層（１１７）、及び立方晶を主体とするｎ形窒化ガリウム・インジウム（Ｇａ_0.80Ｉｎ_0.20Ｎ）発光層（１１８）を順次、積層させた。
【００５９】
発光層上には、７５０℃でアルミニウム組成比が１５％の立方晶を主体とするアンドープの高抵抗窒化アルミニウム・ガリウム混晶層（Ａｌ_0.15Ｇａ_0.85Ｎ）を電流阻止層（１２４）を積層した。層厚は約１０００Åとした。電流阻止層を構成するＡｌ_0.15Ｇａ_0.85Ｎ混晶の抵抗率は約１０³ Ω・ｃｍ以上であると見積もれた。Ａｌ_0.15Ｇａ_0.85Ｎ電流阻止層の成膜後、一旦、アルゴンと水素の等体積混合気流にアンモニアガスを添加した状態で積層構造体の温度を７５０℃から６００℃に毎分約１０℃の速度で降温した。６５０℃から室温へは反応炉内の雰囲気をアルゴン−水素雰囲気として冷却した。約３０℃に至る迄約４５分を要した。
【００６０】
冷却後、積層構造体の表面をなすＡｌ_0.15Ｇａ_0.85Ｎ電流阻止層に公知のフォトリソグラフィー技術を利用して加工を施した。同層（１２４）の一部を水素／アルゴン／メタン混合ガスによりプラズマエッチングを施して幅１５０μｍの帯状の開口部を基板（１１０）の＜０１１＞方向に沿って設けた。然る後、加工を施した積層構造体を再び、ＭＯＣＶＤ反応炉内に載置し、水素とアルゴンの等体積混合気流中で７５０℃に昇温した。同温度で電流阻止層上にＭｇをドーピングしたアルミニウム組成比が１５％の立方晶を主体とするｐ形窒化アルミニウム・ガリウム混晶層（Ａｌ_0.15Ｇａ_0.85Ｎ）を第１の上部クラッド層（１１９）として積層した。上部クラッド層の層厚は約２００Åとした。Ｍｇのドーピング源にはビスシクロペンタマグネシウム（ｂｉｓ−（Ｃ₅ Ｈ₅ ）₂ Ｍｇ）を利用した。Ｍｇ源の反応系への供給量は毎分４×１０^-6モル( ｍｏｌ）に設定した。混晶層（１１９）内のＭｇ原子の濃度は、一般的なＳＩＭＳ分析により約２×１０¹⁹ａｔｏｍｓ／ｃｍ³ と定量された。キャリア濃度は約４×１０¹⁶ｃｍ^-3とした。引き続き、第２の上部クラッド層（１２０）とする立方晶を主体として構成したＭｇドープ窒化ガリウム層を第１の上部クラッド層（１１９）上に７５０℃で水素−アルゴン（４：１）混合気流中で２０分間に亘り積層した。ガリウム源はトリメチルガリウムとし、Ｍｇ源は上記と同様の有機Ｍｇ化合物を利用した。第２のクラッド層（１２０）の層厚は約６００Åとし、キャリア濃度は約２×１０¹⁷ｃｍ^-3とした。
【００６１】
第２の上部クラッド層（１２０）上には、立方晶の亜鉛ドープのｐ形砒化硼素（ＢＡｓ）層を電極コンタクト層（１２５）として積層させた。コンタクト層のキャリア濃度は約８×１０¹⁸ｃｍ^-3とし、層厚は約１０００Åとした。以上により、III −Ｖ族化合物半導体層からなる緩衝層とコンタクト層と、III 族窒化物半導体層とを備えた積層構成からなる積層構造体を構築した。
【００６２】
通常の断面ＴＥＭ技法により積層構成層の結晶構造を加速電圧２００ＫＶ下で観察した。電子線回折パターンから積層構造体の各構成層は立方晶を主体として構成されているのが示された。特に、ＧａＡｓ基板と緩衝層の接合界面の領域は単結晶の集合体から構成されていた。また、発光層の下部の緩衝層、緩衝層に接合するIII −Ｖ族化合物半導体層及び下部クラッド層は発光層と格子整合の関係にある半導体層から構成したため、発光層への各構成層間の格子ミスフィットに因る転位の伝搬が抑制されていた。発光層内部の転位密度は、サファイアを基板として六方晶の構成層からなる積層構造体に備えられている発光層の場合に比べて約４〜５桁低減されているのが認められた。断面ＴＥＭ像に撮像された線状の黒色コントラストを転位に起因するものとして算出した転位密度は約１０⁴ ｃｍ^-2 から１０⁵ ｃｍ^-2 となった。実施例３に記述した発光層と同じく、層内には略球状若しくは島状の微結晶体の存在が確認された。
【００６３】
電流阻止層の一部のエッチング除去に因る段差のために発生した、最表層をなすＭｇドープＢＡｓ層（１２５）表面上の帯状の凹部に対応する位置に線状（ストライプ）状のｐ形電極（１０８）を設けた。ｐ形電極は幅を１８０μｍとし、合計の膜厚を約１．５μｍとする金／金・亜鉛合金薄膜から構成した。一方、ｎ形電極（１０９）は基板の裏面側に”べた”電極として設けた。ｎ形電極は膜厚を約２μｍとする金・ゲルマニウム合金層から構成した。これより、レーザダイオードをなした。図９にＬＤの断面模式図を示す。
【００６４】
【発明の効果】
III 族窒化物半導体層を含む積層構造体からなるIII 族窒化物半導体素子にあって、硼素と窒素と窒素以外の第Ｖ族元素からなるIII −Ｖ族化合物半導体層を積層構造体の一構成層、特に緩衝層、緩衝層と接合をなす接合層或いは電極形成用コンタクト層とすることにより、発光デバイスにあっては特に高発光強度で且つ単色性に優れる短波長可視光発光素子が提供でき、電子デバイスにあっては例えば入出力抵抗の低下が達成されるため高い相互コンダクタンスの電界効果型トランジスタを提供できる。
【図面の簡単な説明】
【図１】六方晶であるサファイアを基板とした六方晶の窒化物半導体層の積層構造体から構成される従来の発光素子の断面構造を示す模式図である。
【図２】リン化窒化硼素混晶（ＢＮ_i Ｐ j：０＜ｉ、ｊ＜１、ｉ＋ｊ＝１）の格子定数の混晶比依存性を示す線図である。右斜線部はＡｌＧａＮ混晶が取り得る格子定数の範囲を示す。左斜線部はＧａＩｎＮ混晶が取り得る格子定数の範囲を示す。
【図３】実施例１のショットキーゲート型電界効果トランジスタの断面構造を示す模式図であって、特にデバイスがIII −Ｖ族化合物半導体層からなる緩衝層と電極形成層とを備えた積層構造体からなることを示す断面構造図である。
【図４】実施例１の低雑音型ＭＥＳＦＥＴの直流（静）特性を示す模式図である。
【図５】比較のためのソース／ドレインオーミック電極形成層を六方晶のｐ形窒化ガリウム層とした従来の低雑音型ＭＥＳＦＥＴの直流特性を示す模式図である。
【図６】実施例２の発光素子（ＬＥＤ）の断面構造を示す模式図であって、特に素子用積層構造体がIII −Ｖ族化合物半導体からなる緩衝層を含んでなることを示す断面模式図である。
【図７】実施例３の発光素子（ＬＥＤ）の平面構造を示す模式図であって、特に素子用積層構造体がIII −Ｖ族化合物半導体からなる緩衝層とそれに接合するIII −Ｖ族化合物半導体接合層を含む構成からなることを示す平面模式図である。
【図８】図７に示すＬＥＤの破線Ａ−Ａ’に沿った断面構造の模式図である。
【図９】実施例４のレーザーダイオードの断面構造を示す模式図であって、特に発振しきい値電圧の低減を期して電極形成層を禁止帯を比較的小とするIII −Ｖ族化合物半導体層から構成した例を示すための断面模式図である。
【符号の説明】
(１０１） サファイア（アルミナ単結晶）基板
（１０２） 窒化アルミニウム・ガリウム系六方晶の低温緩衝層
（１０３） 六方晶窒化ガリウムからなるｎ形下部クラッド層
（１０４） 六方晶窒化ガリウム・インジウムからなる発光層
（１０５） 六方晶窒化アルミニウム・ガリウム混晶からなるｐ形上部クラッド層
（１０６） 六方晶窒化ガリウムからなる電極形成用コンタクト層
（１０７） 積層構造体
（１０８） ｐ形電極
（１０９） ｎ形電極
（１１０） 立方晶、特に閃亜鉛鉱若しくはダイヤモンド構造型の結晶基板
（１１１） 活性層を構成する立方晶を主体とする半導体層からなる第１の層
（１１２） 活性層を構成する立方晶を主体とする半導体層からなる第２の層
（１１３） 立方晶を主体とする半導体層から構成した活性層（チャネル層）
（１１４） ソース（ｓｏｕｒｃｅ）電極
（１１５） ドレイン（ｄｒａｉｎ）電極
（１１６） 硼素と窒素と窒素以外の第Ｖ族元素から構成される立方晶を主体とするIII −Ｖ化合物半導体からなる低温緩衝層
（１１７） 立方晶を主体とする半導体材料から構成される下部クラッド層
（１１８） 立方晶を主体とする半導体材料から構成される活性（発光）層
（１１９） 立方晶を主体とする半導体材料から構成される第１の上部クラッド層
（１２０） 立方晶を主体とする半導体材料から構成される第２の上部クラッド層
（１２１） III −Ｖ族化合物半導体緩衝層に接合するIII −Ｖ族化合物半導体からなる接合層
（１２２） 金（Ａｕ）薄膜電極
（１２３） 酸化ニッケルからなる保護膜
（１２４） 電流阻止層
（１２５） オーミック電極形成用コンタクト層
（１２６） ショットキー型ゲート電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a nitride semiconductor device having a laminated structure including a group III nitride semiconductor layer mainly composed of a cubic crystal such as gallium nitride (GaN) laminated on a crystal substrate, and in particular, the laminated structure is made of a cubic crystal. The present invention relates to a group III nitride semiconductor device comprising a multilayer structure provided with a buffer layer for constituting a main layer structure layer and a junction structure for relaxing lattice mismatch between the layer structure layers.
[0002]
[Prior art]
Aluminum nitride / gallium mixed crystal (Al_e Ga_f N: 0 ≦ e, f ≦ 1, and gallium nitride / indium mixed crystal (Ga_g In_h N: 0 ≦ g, h ≦ 1) is a group III nitride such as a short wavelength visible light emitting diode (abbreviation: LED), laser diode (abbreviation: LD), or photodiode (abbreviation: PD) of blue or the like Used as a layer constituting a semiconductor optical device (Mat. Res. Soc. Symp. Proc.,Vol. 449(1997), pages 509-518). Further, it is used to construct an electronic device such as a Schottky junction field effect transistor (abbreviation: MESFET) (Proc. OF THE TOPICAL WORKSHOP ON III-V NITRIDES (21-23.Sept. 1995). ) (PERGAMON PRESS), see pages 97-100).
[0003]
These types of group III nitride semiconductor devices include conventional laser diodes or high mobility field effect transistors (English abbreviations) made of group III compound semiconductors such as gallium arsenide (GaAs) and aluminum arsenide / gallium mixed crystals (AlGaAs). : MODFET). However, the elements (devices) composed of the conventional group III compound semiconductors and the group III nitride semiconductor elements that have been put to practical use so far differ in configuration form, particularly the structure of the laminated structure that is the base material of the element. It is to make.
[0004]
For example, a configuration of a heterojunction laminated structure that is a base material of a red LED composed of gallium arsenide and an aluminum arsenide / gallium mixed crystal will be omitted. The lattice constant of GaAs constituting this laminated structure is 5.653 angstroms (Å), and that of aluminum arsenide (AlAs) mixed with GaAs to become AlGaAs mixed crystals is 5.661 （(by Isao Akasaki) "III-V compound semiconductor" (May 20, 1994, first edition, published by Baifukan Co., Ltd.), see Table 7.1 on page 148). Therefore, the difference between both lattice constants is only 0.08Å. The degree of lattice mismatch can be calculated from the following equation (1), where A is the lattice constant of the reference crystal and B is the lattice constant of the target crystal.
Lattice mismatch degree (%) = | (A−B) / A | × 100 Formula (1)
If the lattice constants of both crystals match, that is, if A = B, the degree of lattice mismatch becomes 0%. A mismatch degree of 0% means that both crystal layers have a lattice matching relationship. The degree of lattice mismatch (mis-fit ratio) with respect to AlAs based on the lattice constant of GaAs is about 1.4% of the minimum. In other words, the maximum lattice mismatch at the heterojunction of GaAs and AlGaAs mixed crystal is only 1.4%. Therefore, the conventional III-V group compound semiconductor device is configured by using a laminated structure that can be regarded as a substantially lattice-matched system as a base material. The construction of a laminated system with less lattice mismatching makes it possible to realize red-band LEDs and LDs with excellent emission intensity and low-noise MODFETs.
[0005]
On the other hand, the a-axis lattice constant of hexagonal gallium nitride, which is a main semiconductor material constituting the group III nitride semiconductor device, is 3.180Å. The lattice constant of the a-axis of indium nitride (InN) that forms a mixed crystal with gallium nitride and constitutes gallium nitride indium commonly used as a light emitting layer is 3.533Å (the above-mentioned “III-V group compound semiconductor”, Table 7.1 on page 148). Therefore, the degree of lattice mismatch of indium nitride with respect to gallium nitride reaches about 11.1%. As described above, the conventional gallium nitride-based device is configured by using a laminated structure having a possibility of including a lattice mismatch degree of about 10 times at maximum as compared with the conventional GaAs / AlGaAs system as a base material. It is.
[0006]
When the degree of lattice mismatch between the constituent layers of the multilayer structure serving as the base material of the element is large, it is extremely difficult to stack a continuous and epitaxial crystalline thin film layer. Therefore, in the case of an actual laminated structure for a group III nitride semiconductor device, for example, sapphire (α-Al₂ O_Three ) Consists of a buffer layer that relaxes the lattice mismatch between the substrate and the layered layer, and a layered layer that has a composition that minimizes the difference in mutual lattice constants to such an extent that the inherent function is not lost. This is a conventional stacking means. As an example of a group III nitride semiconductor device, a laminated structure for a blue LED is illustrated in FIG. 1 (J. Vac. Sci. Technol.,A13(3) (1995), see pages 705-710).
For the crystal substrate (101), sapphire having a plane orientation of (0001) is used. An aluminum nitride / gallium mixed crystal (Al_e Ga_f A buffer layer (102) consisting of N: 0 ≦ e, f ≦ 1) is deposited. A lower cladding layer (103) made of n-type gallium nitride is formed on the buffer layer. On the lower cladding layer, a light emitting layer (104) made of n-type gallium nitride / indium is laminated. An upper cladding layer (105) made of a p-type aluminum nitride / gallium mixed crystal is bonded onto the light emitting layer. A light emitting part of a pn junction type double hetero structure is constituted by three functional layers of an n-type lower cladding layer, an n-type light emitting layer, and a p-type cladding layer. A technical means is also disclosed in which an evaporation preventing layer having a function of suppressing sublimation of the light emitting layer is provided between the light emitting layer made of easily sublimable gallium nitride and indium and the upper cladding layer (Japanese Patent Laid-Open No. Hei 8-2933643). No. publication). A contact layer (106) made of p-type gallium nitride is overlaid on the p-type cladding layer. The stacked structure (107) includes a p-side electrode (108) in contact with the surface of a p-type semiconductor layer ((106) in FIG. 1) that supplies an operation power supply (current) necessary for device operation, and an n-type semiconductor. And an n-side electrode (109) in contact with (103 in FIG. 1). In an LED using sapphire as a substrate, since sapphire is insulative, both ohmic electrodes ((108) to (109)) are usually laid on the same side of the substrate ( Jpn.J.Appl.Phys.,Vol. 32(1993), pages L8-L11).
[0007]
Sapphire is a single crystal belonging to the hexagonal system having an a-axis lattice constant of 4.785４. Each layer laminated on a hexagonal crystal substrate such as sapphire generally has a crystal system mainly inheriting the crystal system of the substrate crystal and the hexagonal crystal system. Therefore, the degree of mismatch between the constituent layers can be expressed by the lattice constant of the a axis in the hexagonal crystal of each constituent layer. Gallium nitride / indium mixed crystal (Ga) with an indium composition ratio of 0.45 (45%) in the light emitting layer_0.55In_0.45N), and the upper cladding layer has an aluminum composition ratio of 0.20 (20%) and an aluminum nitride / gallium mixed crystal (Al_0.20Ga_0.80N) is a conventional laminated structure for green LED applications (Jpn. J. Appl. Phys.,Vol. 34(See (1995), pages L1332 to L1335), the degree of lattice mismatch between the functional layers constituting the light emitting portion is as shown in Table 1. For layers composed of mixed crystals, Vegard's law (Nagai Haruo et al., "III-V group semiconductor mixed crystals" (October 25, 1988, first edition, 1st edition) ) (Published by Corona), see page 27). As shown in the table, the conventional light-emitting portion composed of a hexagonal layer has a lattice mismatch system configuration including a large mismatch of about 5%.
[0008]
[Table 1]

[0009]
In an element using a lattice-mismatched laminated structure as a base material, improvement in element characteristics is hindered due to the presence of lattice mismatch between the respective laminated layers. A large amount of crystal defects such as dislocations and stacking faults due to misfit are introduced between constituent layers in a lattice mismatch relationship. Of course, such a semiconductor layer into which a large number of crystal defects are introduced hinders improvement in device characteristics such as low noise characteristics (noise-figure) of a microwave MODFET requiring high mobility. In addition, GTOs belonging to the category of large-capacity current control rectifiers (GateTurn-OFor thyristors such as ff), the presence of dislocations is a major characteristic of highly reliable electronic devices due to local breakdown of electric fields and the occurrence of breakdown voltage failure due to short-circuit conduction through the dislocations. It may lead to worsening. Regardless of the electronic device, even in the blue LD, the presence of lattice defects inside the base material has been regarded as important, and there are fewer lattice defects even when forming a lattice mismatched structure as in the prior art. Attempts have been made to obtain a laminated structure with constituent layers (Study Group of the 162th Committee of the Japan Society for the Promotion of Science, Short Wavelength Optical Device, the 125th Committee of the 125th Optoelectronic Interconversion) (September 26, 1997) Reference, pages 18-24). It goes without saying that factors that have a great adverse effect on the device characteristics due to these lattice mismatches can be naturally eliminated in the lattice matching system.
[0010]
As described above, the conventional laminated structure for device use even for an optical or electronic device is a hexagonal system including a substrate. In addition to the problems caused by the conventional laminated structure for devices having a lattice-mismatched structure, there are problems associated with the structure of the laminated body being hexagonal. That is, a hexagonal gallium nitride semiconductor originally exhibits a piezo effect. There is also a device such as a piezoelectric effect element that actively uses the piezoelectric effect (supervised by Toshiji Fukami, “Semiconductor Engineering” (March 20, 1993, 1st edition, 7th edition, Tokyo Denki University) Published by the publisher), pages 243-247). However, in a MODFET that requires high-speed electron responsiveness and a large-capacity power device, charge separation due to the piezoelectric effect deters normal operation of electrons. Therefore, it is advantageous to configure a device having excellent high-speed response characteristics from a laminated structure that does not include polarization due to the piezoelectric effect.
[0011]
The strength of the piezo effect varies depending on the crystal system even in the same group III nitride semiconductor. In cubic III-nitride semiconductors, it is thought that the piezoelectric effect is unlikely to occur (1996 Leading Research Report NEDO-PR-9605, “Hard Electronics” (March 1997) ) New Functional Device Research and Development Association), page 75). This is a potential factor that is advantageous for obtaining a device that exhibits high-speed response. Also, in the cubic crystal, the band narrowing on the valence band side is not released (Toshiaki Ikoma and Hideaki Ikoma, “Introduction to Basic Properties of Compound Semiconductors” (September 10, 1991, first edition, Baifukan Co., Ltd.) Issue, see page 17), it is said that the control of conductivity is easier when compared to hexagonal crystals (see Japanese Patent Laid-Open No. 2-275682), which also includes LEDs, LDs or PN junctions. This is an excellent characteristic potentially possessed by cubic group III nitride semiconductors that can contribute to the stable construction of stacked structures for power electronic device diodes such as the abbreviation IGBT (Insulated Gate Bipolar Transistor).
[0012]
For this reason, recently, an attempt has been made to construct a laminated structure for device use with a cubic group III nitride semiconductor crystal layer. In summary, the prior art intended to construct a laminated structure for a device from a cubic group III nitride semiconductor crystal layer is summarized as follows: technical means using single crystal silicon (Si) as a substrate crystal; Broadly divided into technical means using gallium arsenide (GaAs). In order to preferentially grow a hexagonal crystal on a hexagonal crystal, a cubic crystal Si and zinc blende structure (zinc blend) belong to the cubic system. ) Type GaAs crystals are inherently advantageous.
[0013]
In order to more specifically describe the conventional structure of a laminated structure composed of cubic constituent layers using a Si single crystal as a substrate, a structure is formed by directly depositing constituent layers on a Si single crystal substrate; The structure is roughly classified when a structural layer is formed by depositing a constituent layer via a buffer layer. In the conventional example, a gallium nitride layer is directly deposited on a {111} -Si substrate (Mat. Res. Soc. Symp. Proc.,Vol. 395(1996), pages 67-72). As the buffer layer, hexagonal silicon carbide (SiC) (referred to as 6H-SiC) ("Preliminary Proceedings of the 5th Lecture Meeting on SiC and Related Wide Gap Semiconductors" (organized by the Japan Society of Applied Physics, 1996) October 31 to November 1), page 20) and cubic silicon carbide (referred to as 3C-SiC) (Proc. TOPICAL MEETING WORKSHOP ON III-V NITRIDES (Sept. 21-23, 1995) ), PERGAMONPRESS, see pages 335-338). The problem of the prior art using 3C- or 6H-SiC as a buffer layer or substrate itself is that hexagonal crystals and cubic crystal phases are mixed in the stacked group III nitride deposition layer (1997 9) Fall Proceedings of the 58th JSAP Autumn Meeting, Applied Physics Society No. 1 (Applied Physics Society, published on October 2, 1997), Lecture No. 3p-Q-19, pages 317). In the example of cubic gallium nitride film formed on a (001) gallium arsenide substrate, about 10% of hexagonal crystals have been reported (Preliminary proceedings of the 58th JSAP Scientific Lecture Meeting) No. 1, lecture number 3p-Q-15, pages 316). For example, in gallium nitride, the band gap of hexagonal gallium nitride at room temperature is 3.39 electron volts (eV) and that of cubic is 3.29 eV. In addition, the lattice constant of the a axis is 3.18Å in the hexagonal crystal, whereas it is greatly different from 4.51Å in the cubic crystal. That is, mixing different crystal systems in the same layer means that the layer is a mixture of semiconductor materials having different band gaps and lattice constants. As a result, a defect that appears in a light-emitting element having such a crystal system mixed layer as an active layer (light-emitting layer) is, for example, inconsistency in emission wavelength. In addition, regardless of the light emitting element, it is obvious that it becomes an obstacle to the formation of a homogeneous semiconductor functional layer such as inadvertent generation of lattice strain due to the difference in lattice constant at the hexagonal / cubic interface.
[0014]
  Conventional examples using phosphorous boron (BP) as a buffer layer material on a Si substrate or as a constituent layer of a laminated structure are also known (Japanese Patent Laid-Open No. 2-275682,JP-A-2-288371And JP-A-2-288388). It is already known that a high-quality BP single crystal film can be formed on a Si crystal (Naoya Shibusawa, Kazutaka Terashima, 28th Annual Meeting of the Crystal Growth Society of Japan, lecture number 28aB11 (Journal of the Crystal Growth Society of Japan,Vol. 24, No. 2 (1997), page 150). The advantage of using the BP layer is that the lattice constant (4.538 格子) of cubic BP (see “III-V compound semiconductor” above, see Table 7.1 on page 148) is gallium nitride when cubic ( It is only 0.6% as derived from the equation (1) for the lattice constant = 4.510 Å). Recently, due to the small degree of lattice mismatch with respect to cubic gallium nitride, BP has a side block layer surrounding an active (light emitting) layer for unifying the mode of laser light oscillation. (See Japanese Patent Laid-Open No. 9-232685). However, even when a laminated structure is constructed by stacking GaN-based layers mainly composed of cubic crystals using a BP layer, BP and cubic gallium nitride do not have a perfect lattice matching relationship. There is a problem that lattice mismatch remains (although approximately 0.6%).
[0015]
[Problems to be solved by the invention]
For example, in a low-noise or power device that uses a semiconductor layer of the same conductivity type, such as MODFET, that has the same conductive type, and uses the high-speed running performance of carriers such as electrons. In this case, the electron transit layer is required to be composed of a high-quality semiconductor layer with few crystal defects. However, in the conventional laminated system in which the constituent layers mainly composed of hexagonal crystals are simply stacked, the lattice mismatch between the constituent layers remains as a result. In a conventional stacked system, misfit dislocations caused by this lattice mismatch increase the density of crystal defects in the constituent layers and hinder the high-speed running characteristics of electrons. There is no denying. It is well known that the density of crystal defects introduced due to such lattice mismatching can be reduced by constructing a stacked system with high lattice matching.
A main object of the present invention is to provide a new stacked system excellent in lattice matching, which can contribute to improvement of high-frequency characteristics, high-speed operation characteristics, etc. of electronic devices such as MODFETs. Another object of the present invention is to provide a stacked system including a cubic III-V compound semiconductor layer having a relatively small forbidden band which is likely to be a low-resistance p-type layer as a semiconductor layer for electrode formation. There is. In order to solve the above-described problems, an object of the present invention is to provide an epitaxial wafer including a cubic III-V compound semiconductor layer having a cubic crystallinity containing nitrogen having a relatively small band gap. .
[0016]
[Means for Solving the Problems]
To briefly summarize the gist of the present invention, a multilayer structure for a device is provided, in which semiconductor layers mainly composed of cubic crystals are stacked, and the degree of lattice mismatch is smaller than that of the prior art. It is.
That is, the present invention provides a boron arsenide boron nitride (BN) on a cubic substrate._i P_j As_k However, a buffer layer mainly composed of cubic crystals of 0 <i <1, 0 ≦ j <1, 0 ≦ k <1, i + j + k = 1) is formed, and Al is formed on the buffer layer._a Ga_b In_c N_d M_1-d An epitaxial thin film mainly composed of a cubic crystal (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ c ≦ 1, a + b + c = 1, M is a group V element other than nitrogen, 0 <d ≦ 1) It is the formed epitaxial wafer.
Further, the present invention provides a boron arsenide boron nitride (BN) on a cubic substrate._i P_j As_k However, a buffer layer mainly composed of cubic crystals of 0 <i <1, 0 ≦ j <1, 0 ≦ k <1, i + j + k = 1) is formed, and Al is formed on the buffer layer._a Ga_b In_c N_d M_1-d An epitaxial thin film mainly composed of a cubic crystal (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ c ≦ 1, a + b + c = 1, M is a group V element other than nitrogen, 0 <d ≦ 1) It is the manufacturing method of the epitaxial wafer to form.
Moreover, this invention is a semiconductor element manufactured using said epitaxial wafer.
In the present text, an epitaxial wafer is sometimes called a laminated structure, an epitaxial thin film is sometimes called a laminated constituent layer, and a buffer layer is sometimes called a buffer layer.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
In the present invention, a crystal having a cubic crystal system is used as a substrate. This is a measure for making the crystal system of the semiconductor layer overlaid on the substrate dominant in cubic. Typical examples of the crystal structure of a cubic semiconductor include a diamond type structure having a face-centered cubic lattice and a zinc blend type structure. Silicon (Si) is a diamond-type semiconductor crystal. Group III-V compound semiconductors such as gallium phosphide (GaP), gallium arsenide (GaAs), indium phosphide (InP), and indium arsenide (InAs) are zinc-blende semiconductor crystals. Other cubic crystals include rock salt type oxides such as magnesium oxide (MgO), manganese oxide (MnO), nickel oxide (NiO), and cobalt oxide (CoO). Perovskite type lithium niobate (LiNbO_Three ) And lithium tantalate (LiTaO)_Three Oxide crystals such as) are also cubic. LiGaO₂ And LiAlO₂   A cubic crystal such as can also be used as a substrate. An equiaxed cubic lattice metal crystal such as nickel (Ni) can also be used as the substrate. From the viewpoint of lattice matching with cubic gallium nitride (lattice constant = 4.51Å), boron phosphide (BP) having a lattice mismatch degree of 0.6% and boron arsenide (BAs) having a lattice mismatch of 5.9% ) Can also be considered as a cubic substrate material. However, a single crystal material made of BP or BAs has not been put into practical use as a bulk substrate, and the contents of the present invention cannot be realized at the present time. Furthermore, a bulk substrate made of a cubic gallium nitride single crystal is most desirably used as a perfect lattice match with a cubic gallium nitride growth layer theoretically. However, an inch-sized large-diameter gallium nitride single crystal has not been put into practical use as a bulk material that should give lattice matching with cubic GaN completely. Oxide crystals are not cleaved or do not show clear cleavage ("SiC and related wide gap semiconductor study group 5th lecture (October 31-November 1, 1996) Proceedings, lecture number IV-3 (see pages 20 to 21), it may be difficult to produce the resonant surface of the laser diode.Practical use of substrate surface polishing technology, cleaning technology, large-diameter single crystal manufacturing technology, etc. Judging comprehensively from the viewpoint of the technical level, semiconductors such as silicon (Si) having a diamond type structure, zinc blende type gallium arsenide (GaAs), gallium phosphide (GaP), indium phosphide (InP), etc. The crystal is practically usable as a cubic substrate according to the present invention: Si or GaAs crystal on which a drive circuit for driving an element, a circuit for controlling signal input / output, and the like are drawn Base Can be used as. By using the cubic semiconductor crystal substrate having such drawing circuit, which are complexes of elements can be formed on the same substrate.
[0018]
For example, a multilayer structure in which films are stacked on a single substrate made of a cubic silicon carbide (3C—SiC) film formed on a silicon substrate can also be used as the substrate. A multilayer structure in which cubic GaN films stacked on a Si substrate are stacked can also be used. In short, even a multi-layer structure can be used as a substrate if the deposition surface on which lamination is performed is predominantly occupied by a cubic crystal plane. The conductivity type and conductivity (resistivity) of the substrate material are not particularly limited. For example, a p-type silicon single crystal substrate doped with boron (element symbol: B) or an n-type silicon single crystal substrate doped with arsenic can be used. There is no particular limitation on the plane orientation of the crystal surface used as the substrate. For example, conductive single crystal silicon to which boron, arsenic, or phosphorus having a {001} plane with an inclination angle in the [011] direction within ± 10 degrees can be used as the substrate. A zinc-doped p-type or silicon-doped n-type gallium arsenide single crystal is also suitable as the substrate. For electronic devices such as MODFETs that require the need to electrically insulate the conductive active layer from the substrate crystal, high resistance undoped with a specific resistance (resistivity) of several Ω · cm or more Silicon single crystal substrate and about 10^Five A semi-insulating gallium arsenide single crystal exceeding Ω · cm can also be used as a substrate.
[0019]
One reason for constructing the substrate from a cubic material is to construct a laminated structure including a gallium nitride-based growth layer mainly composed of cubic crystals on the substrate. In the present invention, a laminated structure serving as a base material of an element is constructed from two types of growth layers mainly composed of cubic crystals formed on such a cubic substrate. Containing mainly cubic crystals means that the volume ratio of cubic crystal phases occupied in the growth layer is generally over 95%. The first type of constituent layer constituting the laminated structure is an aluminum nitride / gallium / indium mixed crystal (Al_a Ga_b In_c N_d M_1-d : 0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ c ≦ 1, a + b + c = 1, M is a group V element other than nitrogen, 0 <d ≦ 1). Specifically, it is gallium nitride mainly composed of cubic crystals containing only nitrogen as a group V element (lattice constant a = 4.510Å), and aluminum nitride mainly composed of cubic crystals (a = 4. 38 mm (see “III-V group compound semiconductor”, see Table 13.1 on page 330)), and indium nitride mainly composed of cubic crystals (a = 4.98 cm (see Table 13.1 above)) ). In addition, aluminum nitride / gallium mixed crystal (Al) mainly composed of these binary crystals (two element crystals)._a Ga_b N: 0 ≦ a, b ≦ 1, a + b = 1), and a gallium nitride / indium mixed crystal (Ga) mainly composed of cubic crystals_b In_c N: 0 ≦ b, c ≦ 1, b + c = 1), and an aluminum nitride / indium mixed crystal (Al_a In_c N: 0 ≦ a, c ≦ 1, a + c = 1). In a mixed crystal containing indium, it may be difficult to form a compositionally homogeneous mixed crystal layer having a uniform indium composition ratio due to condensation of indium caused by heat. Regardless of the degree of homogeneity, it is referred to as a mixed crystal layer for convenience. For example, mixed crystals such as cubic gallium arsenide phosphide nitride (GaNPAs) containing a plurality of Group V elements other than nitrogen are also included in the aluminum nitride / gallium / indium mixed crystals of the present invention.
[0020]
The reason why aluminum nitride, gallium, and indium mixed crystals are one of the laminated constituent layers is that these group III nitride semiconductors are generally called wide band gaps and have a relatively large forbidden band width. Because. The large forbidden band width (band gap) means that the temperature at which the band shifts to the intrinsic state (see “Semiconductor Engineering” (published by Tokyo Denki University Press), page 33) becomes high. Therefore, it is advantageous in constructing an environment resistant device capable of operating in a high temperature environment. In addition, it has a forbidden band width that is convenient for emitting short-wavelength visible light from the near ultraviolet. For this reason, these group III nitride semiconductor layers can be preferably used as a functional layer such as a light emitting layer of a light emitting element that emits light in the near ultraviolet and blue to red bands.
[0021]
A second type of constituent layer for constituting a laminated structure as a base material of a semiconductor element according to the present invention is a semiconductor material containing nitrogen and a group V element other than nitrogen, arsenic and phosphorus as constituent elements. It consists of For example, cubic gallium arsenide nitride (GaN)_d As_1-d : 0 <d ≦ 1) and gallium phosphide nitride (GaN)_d P_1-d : 0 <d ≦ 1). For example, arsenic phosphide gallium nitride mixed crystals (GaNPAs) mainly composed of a cubic crystal containing a plurality of Group V elements other than nitrogen are crystal materials belonging to the category of the present invention. These mixed crystals generally represent the first and second group V elements other than nitrogen as symbols (M₁ ) And (M₂ )_a Ga_b In_c N_d (M₁ )_m (M₂ )_n (However, 0 ≦ a, b, c ≦ 1, a + b + c = 1, 0 <d, m, n <1, d + m + n = 1).
[0022]
The first reason why the present invention uses a III-V compound semiconductor layer containing arsenic or phosphorus (phosphorus), which are nitrogen and a group V element other than nitrogen, as a constituent layer is the above-mentioned III This is because the mismatch between the group nitride semiconductor material and the lattice is small. For example, for cubic gallium nitride having a lattice constant of 4.51Å, a constituent layer that achieves lattice matching can be selected from a boron arsenide mixed crystal (BNAs) or a phosphide boron nitride mixed crystal (BPN). The second reason is based on the fact that the III-V group compound semiconductor has a cubic crystal structure as in the above group III nitride semiconductor. In the cubic crystal, the band narrowing of the valence band (conduction band) is not released as opposed to the hexagonal crystal (the above-mentioned “Basic physical properties of compound semiconductors” (published by Baifukan Co., Ltd.). ), Page 17). Therefore, there is an advantage that a semiconductor layer exhibiting p-type conduction can be obtained relatively easily. That is, the laminated structure of the present invention has a laminated structure composed of a III-V group compound semiconductor layer and a group III nitride semiconductor layer mainly composed of cubic crystals having a small lattice mismatch and easy formation of a p-type layer. It is built as a layer.
[0023]
When depositing a layered layer composed mainly of cubic crystals on a substrate having a cubic crystal system, in order to predominantly grow the layered layer composed of cubic crystals, a cubic substrate is mainly formed on the cubic substrate. A buffer layer made of crystals is placed. The buffer layer can be composed of a group III nitride semiconductor material or a group III-V compound semiconductor material mainly composed of the above cubic crystal. In particular, the present invention is composed of a III-V group compound semiconductor mainly composed of the above cubic crystal. The buffer layer in the present invention is a boron phosphide boron nitride (BN) mainly composed of cubic crystals._i P_j As_k However, it is preferable that 0 <i <1, 0 ≦ j <1, 0 ≦ k <1, i + j + k = 1). This is because the group III nitride semiconductor material can take both a hexagonal crystal system and a cubic crystal system, whereas the group III-V compound semiconductor material originally takes a cubic crystal system. In addition to a uniform crystal system, a III-V compound semiconductor containing a group V element other than nitrogen as a constituent element, particularly a III-V compound semiconductor containing arsenic (As), constitutes a buffer layer. It is suitable as a material to be used. This is because the arsenic atoms arranged in the crystal lattice predominately grow the stacked constituent layer mainly composed of cubic crystals (Mat. Res. Soc. Symp. Proc.,Vol. 449(1997), pages 257-262). The incorporation of a group V element other than nitrogen as a constituent element is not only the effect of reducing the lattice mismatch with the laminated constituent layers bonded to it, but also the constituent layers to be stacked are mainly composed of cubic crystals. It is because it produces an effect.
[0024]
There is no strict definition for the mechanical configuration such as the thickness of the buffer layer. If the buffer layer is used as a growth layer for inducing the growth of a constituent layer mainly composed of cubic crystals of a III-V compound semiconductor layer containing a group V element other than nitrogen mainly composed of cubic crystals, several The effect can be exhibited even with a monoatomic layer of about Å. A relatively thick film of about several μm can also be used as the buffer layer. In view of the current situation that the large single crystal substrate lattice-matched with the group III nitride semiconductor layer and the group III-V compound semiconductor of the present invention has not been put into practical use, the substrate inherently has a lattice mismatching property with the laminated layer. There is no choice but to use the crystal as the substrate. Therefore, when an extremely thick buffer layer is grown on a substrate having a lattice mismatch with the semiconductor material constituting the buffer layer, a crack (on the surface of the buffer layer due to the lattice mismatch with the substrate ( Cracks) may occur. Accordingly, the upper limit of the thickness of the buffer layer is approximately less than about 10 μm.
[0025]
There is no particular restriction on the conductivity of the buffer layer, and it may be determined in view of the function of the element and the direction of current flow for driving the element. A layer having n-type conductivity or p-type conductivity in which donor impurities or acceptor impurities are intentionally added (doping) can be used as the buffer layer. For example, n-type conductive boron phosphide mixed crystal (BNP) is a group IV impurity such as silicon or tin (element symbol: Sn), selenium (element symbol: Se), sulfur (element symbol: It can be obtained by doping with Group VI impurities such as S). In addition, a group II impurity zinc (element symbol: Zn) or magnesium (element symbol: Mg) or a group IV carbon (element symbol: C) mainly composed of a cubic p-type III-V compound semiconductor. ). Regardless of the time of film formation, the n-type or p-type buffer layer is formed even if the above-described impurities are implanted using the ion implantation method after film formation and then activation annealing is performed. These impurities have a carrier concentration which is an index of conductivity of about 1 × 10.¹⁷  cm^-3Roughly 10¹⁹cm^-3  It is preferable to dope so as to be within a range exceeding the range. In an element using a conductive material as a substrate with the intention of laying an electrode on the back side of the substrate, it is appropriate that the buffer layer is also made of a conductive material. Depending on the device, a high-resistance layer doped with impurities so as to be undoped or electrically compensated not to be doped with impurities is used as a buffer layer. Even when a transition metal such as iron (element symbol: Fe), chromium (element symbol: Cr) or vanadium (element symbol: V) is doped, a high-resistance buffer layer can be obtained. After film formation, hydrogen ions (H⁺ ) (Proton) or the like can be injected to form a high-resistance buffer layer. It is desirable to use a high-resistance or insulating buffer layer for an element that requires isolation between the substrate and the layered structure layer. In a microwave device such as a field effect transistor (abbreviation: FET), the buffer layer is about 10^Four A high resistivity exceeding Ω · cm is desirable.
[0026]
As the buffer layer, any of a single crystal layer, a polycrystalline layer, and an amorphous layer can be used. A polycrystalline layer in which these crystal forms are mixed can also be used. When constructing a conventional laminated structure made of a nitride semiconductor using a sapphire substrate, aluminum nitride gallium (Al_x Ga_1-x N: 0 ≦ x ≦ 1) is commonly used (see JP-A-2-229476 and JP-A-4-297030). It is said that the conventional buffer layer has an (amorphous) layer in which single crystal grains or polycrystal grains are scattered and are optimal ("Journal of Japanese Society for Crystal Growth",Vol. 15, No. 3 & 4 (1988), pages 74-82). In the present invention, a buffer layer having an internal crystal form different from the conventional one is used. The most suitable buffer layer according to the present invention is a layer composed of a single crystal in which a region in the vicinity of the surface of the substrate inherits the atomic arrangement on the surface of the substrate. That is, in the region near the interface with the substrate, by pseudomorphism (edited by Takayoshi Hashiguchi et al., “Material Science Course 6: Thin Film / Surface Phenomenon”, December 15, 1972, 4th edition, Co., Ltd.) Issued by Asakura Shoten), see pages 11-14), and the buffer layer in which the monoatomic layer region is arranged is optimal. It is preferable that the upper portion of the region mainly composed of a single crystal in the vicinity of the substrate / buffer layer interface is mainly composed of an amorphous layer.
[0027]
A buffer layer mainly composed of amorphous or polycrystal can be formed primarily by optimizing the growth temperature, with the region in the vicinity of the substrate interface being a region mainly composed of a single crystal and the upper layer portion of the region being mainly amorphous. . When a buffer layer made of a boron arsenide phosphide boron nitride mixed crystal (BNPAs) is provided on the surface of a silicon single crystal having a plane orientation of {001} ± 0.5 °, a region near the silicon substrate surface is formed of a single crystal made of BPAs mixed crystal. The buffer layer mainly composed of an amorphous region or a polycrystalline region as a crystalline layer and an upper layer portion is set at a film forming temperature of about 300 ° C. to about 700 ° C., preferably about 350 ° C. to about 600 ° C. It can be obtained well. In particular, the temperature range that can be preferably used to obtain a buffer layer having such an optimal structure in the organometallic thermal decomposition method (MOCVD method) is the supply ratio of the Group V element to the Group III element, that is, V / Generally it is in the range of about 400 ° C. to about 550 ° C., depending on the III ratio or the pressure of the deposition environment. Whether or not a single crystal is disposed at the substrate interface is known from observation of an electron diffraction pattern using a transmission electron microscope (abbreviation: TEM). The electron beam diffraction pattern obtained from the surface side of the buffer layer in the as-grown state is generally amorphous, although it depends on the acceleration voltage (the penetration depth of the electron beam) of the incident beam (electron beam) during TEM observation. Alternatively, it is often a halo or ring pattern indicating the presence of polycrystals. With this, it is premature to consider the entire buffer layer as an amorphous body, a polycrystal body, or a crystal body in which they are mixed, and accurately and precisely, crystals in the depth direction from the surface side of the buffer layer to the substrate direction. The crystal structure of the buffer layer should be determined based on the information on the form. In particular, when emphasizing the crystal form in the interface region with the substrate deeper than the surface, it is effective to observe the crystal form using the cross-sectional TEM technique. In the case of the buffer layer according to the present invention, the electron diffraction pattern observed using the cross-sectional TEM technique is a spot pattern indicating that it is a single crystal in the region in the vicinity of the junction interface with the cubic substrate. In the surface layer portion, the halo or ring pattern is dominant. Furthermore, from the observation of the lattice image at a high resolution with a magnification of several million, the crystal form can be clearly identified from the arrangement of the lattice image or the presence of grain boundaries. According to the direct observation of the fine structure using TEM or the electron diffraction pattern, it is convenient to know the form of crystals constituting the upper layer portion of the buffer layer. In precise observation with a cross-sectional TEM, the upper layer portion of the same layer is formed in a buffer layer that has been subjected to some heat treatment, especially in a buffer layer that is exposed to a high temperature environment exceeding the film formation temperature of the buffer layer, unlike the as-grown state. It can also be seen that all of the amorphous material that evaporates and disappears due to heat. This may give the impression that the entire buffer layer is originally composed mainly of a single crystal.
[0028]
As described above, an example of the buffer layer having a preferable standard in the present invention is given on the surface of the Si substrate having a mis-orientation within ± 10 ° from the {001} plane or the {001} plane. A buffer layer made of boron arsenide nitride (BNAs) mixed crystal having a layer thickness of about 10 to about 1000 mm, comprising a region mainly composed of BNAs covering the surface of the substrate, The upper layer portion is composed of polycrystalline and amorphous. As another example, boron arsenide phosphide boron nitride (BNPAs) on a {001} -gallium arsenide single crystal substrate surface having a slight off-angle in the {001} plane or the [011] direction or the like. ) A buffer layer having a mixed crystal layer thickness of about 50 to about 5000 mm, in which a single crystal region made of BNPAs is mainly arranged in a region near the substrate surface. The buffer layer is not necessarily composed of a single group III-V compound semiconductor layer. A plurality of III-V compound semiconductor layers having different compositions or different constituent elements may be stacked to form one buffer layer. A buffer layer made of a strained superlattice is a structural example of a buffer layer comprising a plurality of III-V group compound semiconductor layers and having good lattice matching with the upper layer. For example, a buffer layer having a superlattice structure suitable for stacking a cubic gallium nitride layer having a lattice constant of 4.51Å as an upper layer on the buffer layer has a larger lattice constant by δÅ (δ ≠ 0) than 4.51Å. The first III-V group compound semiconductor layer and the second III-V group compound semiconductor layer having a lattice constant smaller than 4.51 Å by δÅ can be alternately stacked in the same number. Specifically, for example, when δ is set to 0.015%, the boron phosphide nitride (BN) in which the first III-V group compound semiconductor layer has a nitrogen composition ratio of about 1%._0.01P_0.99) And boron phosphide nitride (BN) with a nitrogen composition ratio of about 5%._0.05P_0.95), The buffer layer can be formed by alternately stacking the same number of layers. The thickness of the first and second group III-V compound semiconductor layers constituting the multilayer buffer layer is generally less than 1000 mm and preferably about 500 mm or less. In addition, in a light-emitting element, a multilayer buffer layer having a superlattice structure formed by stacking such thin films is a multiple (interference) that reflects light emitted from the light-emitting layer toward the substrate in the direction of light emission. It can be used as a reflective film. Regardless of the laminated structure used for optical or electronic devices, the multilayer buffer layer composed of a superlattice structure is an upper layer of crystal defects such as misfit dislocations based on lattice mismatch between the substrate material and the buffer layer constituent material. It is effective in suppressing the propagation of Furthermore, the buffer layer having such a superlattice structure is present in an electronic device such as an FET, and is effective in reducing a back gating effect that hinders a normal pinch-off operation. Is.
[0029]
  When the group III compound semiconductor layer is joined directly on the buffer layer made of a group III compound semiconductor without overlapping the group III nitride semiconductor layer, a stacked structure composed of layers mainly composed of cubic crystals is formed. It is particularly advantageous to build. The group III nitride semiconductor layer is a metastable state from the viewpoint of crystal form and can take both hexagonal and cubic crystal systems. When a group III nitride semiconductor layer that can take both hexagonal crystals and cubic crystals is used as the base layer of the laminated structure, the crystal system of the laminated layer that overlaps it may not be unified into cubic crystals. Because. Furthermore, on the buffer layer made of a group III compound semiconductor, the crystallinity is excellent due to the relaxation effect of the lattice mismatch with the substrate by the buffer layer and the identity of the crystal system by the proper selection of film forming conditions. Group III compound semiconductor layers can be grown. In particular, a group III compound semiconductor layer made of the same material as the buffer layer bonded on the buffer layer has excellent crystallinity with a low crystal defect density. This is because the formation of a homo junction can suppress the occurrence of crystal defects such as dislocations due to misfit at the junction interface. However, even if a buffer layer made of a cubic III-V compound semiconductor, which is advantageous for obtaining a laminated layer composed mainly of cubic crystals, is laid as an underlayer, the film forming conditions of the laminated layers are optimized. If not done, a layer mainly composed of cubic crystals may not always be formed. Sometimes, a layer mainly composed of hexagonal crystals is formed. That is, the buffer layer of the present invention made of cubic crystals may have a disadvantage of serving as a buffer layer for forming a layer mainly composed of hexagonal crystals. In order to avoid such a situation, precise control to an appropriate temperature range is required in order to prevail the film formation conditions, particularly cubic crystals. For example, when the cubic gallium nitride layer is intended to be laminated on the arsenic phosphide boron nitride mixed crystal (BNPAs) buffer layer by the atmospheric pressure MOCVD method, ammonia or hydrazine is used as a nitrogen source. In general, however, 700 ° C. to 800 ° C. is suitable although the influence depending on the V / III ratio is larger. Further, a range of about 720 ° C. to about 780 ° C. is desirable, and about 750 ° C. is the most preferred temperature. The crystal system of the crystal layer constituting the laminated constituent layer can be known from an electron beam diffraction pattern (figure) or an X-ray diffraction pattern. Moreover, it can also discriminate | determine from optical evaluation results, such as the light emission wavelength of the band edge of photoluminescence (English abbreviation: PL).
[0030]
The group III compound semiconductor layer bonded on the buffer layer with such a structure is a micro-pipe (J. Crystal Growth, which is supposed to be generated due to misfit dislocation or dislocation).178(1/2) (1997), pages 201 to 206) or a high-quality underlying crystal layer with reduced density such as stacking faults. On such an underlying crystal layer, a laminated structure layer with few crystal defects can be grown by inheriting the high quality of the underlying layer. For example, in a light-emitting element, a functional layer constituting a light-emitting portion such as a clad layer or an active (light-emitting) layer having excellent quality can be grown on a base crystal layer having a small defect density and excellent crystallinity. For example, BNP having substantially the same mixed crystal composition ratio, which is bonded to a buffer layer made of boron phosphide boron nitride (BNP) mixed crystal, is overlaid as an underlayer, and is made of, for example, a group III nitride semiconductor. There is a stacked configuration in which a lower cladding layer, an active layer, and an upper cladding layer are sequentially stacked. The above-described bonding configuration is effective in providing a high-quality light-emitting portion in the light-emitting element, and thus improving the light-emitting characteristics. The constituent layer of the laminated structure provided on the cubic substrate is preferably a layer mainly composed of cubic crystals and having good lattice matching with each other. However, the light emitting element such as LED or LD or the light receiving element such as PD. In this case, it is necessary to construct at least a portion disposed below the active layer such as the light emitting layer or the light receiving layer from the constituent layers having excellent lattice matching with each other. In the FET, it is preferable that a layered system having excellent lattice matching is formed below the channel layer. If the lower layer of the active layer, which is the base layer when forming the active layer, is a layered system that is at least excellent in lattice matching, the crystal of the active layer is generated due to dislocation propagation due to lattice misfit to the active layer. The situation where the sex is impaired can be avoided. For this reason, the effect exhibited in the improvement of the light emission characteristic or light reception characteristic of this invention is revealed.
[0031]
In the present invention, boron arsenide phosphide boron nitride (BN) mainly composed of cubic crystal is formed of boron, nitrogen, and a group III-V compound semiconductor containing a group V element other than nitrogen._i P_j As_k However, 0 <i <1, 0 ≦ j <1, 0 ≦ k <1, i + j + k = 1). This is because the lattice constant can be matched with cubic gallium nitride, aluminum nitride (AlN), or the like, or mixed crystals thereof. Figure 2 shows BN_i P_j (0 <i, j <1, i + j = 1) It is a diagram which shows the mixed crystal ratio dependence of the lattice constant of a mixed crystal. The lattice constant is obtained from simple linear interpolation assuming that it follows Vegard's law. The lattice constant of cubic BN is 3.615Å (see “III-V group compound semiconductor” above, Table 7.1 on page 148). The lattice constant of BP is 4.538cm. Therefore, the range of the lattice constant that can be taken by the BNP mixed crystal is 3.615 to 4.538. On the other hand, the lattice constants of cubic aluminum nitride, gallium nitride, and indium nitride are 4.38Å, 4.51Å, and 4.98Å, respectively. Thus, the range of lattice constants that can be taken by the cubic aluminum nitride / gallium mixed crystal is simply 4.38 to 4.51 （(indicated by the right oblique line in FIG. 2). This range of lattice constants is included in the range that the BPN mixed crystal can take. This means that the BNP mixed crystal can lattice match with the cubic cubic aluminum nitride / gallium mixed crystal depending on the mixed crystal ratio. For example, if the Vegard rule is simply established, BN that is in a BNP mixed crystal and lattice-matches to cubic gallium nitride if the nitrogen composition ratio is 3%._0.03P_0.97Can be obtained. Similarly, if the phosphorus composition ratio is 17%, BN can lattice match with cubic aluminum nitride._0.17P_0.83  Is obtained. That is, in a BNP mixed crystal, a group III-V compound semiconductor that can lattice match with any mixed crystal ratio of aluminum nitride / gallium mixed crystal by changing the composition ratio of nitrogen in the range of about 3% to about 17%. You can earn a layer.
[0032]
  If the III-V compound semiconductor layer is a BNP mixed crystal, a layer having lattice matching with the gallium nitride / indium mixed crystal can be formed within a limited range of the indium composition ratio. From the above lattice constant, the range of the lattice constant that can be taken by the cubic gallium nitride / indium mixed crystal is in the range of 4.51Å to 4.98Å (the left hatched portion in FIG. 2). On the other hand, the maximum lattice constant that the BNP mixed crystal can take is 4.538. The indium composition ratio of the cubic gallium nitride / indium mixed crystal having a lattice constant of 4.538Å is about 6% (0.06) when calculated using the Vegard law. That is, if the III-V compound semiconductor layer is composed of a BNP mixed crystal, a laminated structure that achieves lattice matching with a cubic aluminum nitride / gallium mixed crystal and a gallium nitride / indium mixed crystal having an indium composition of less than about 6%. There is an advantage that a layer is obtained. Furthermore, since the BNP mixed crystal is a cubic crystal, it is advantageous to uniformly unify the crystal system of the stacked layer structure layer into a cubic crystal.
[0033]
Further, when a group III-V compound semiconductor layer containing boron, nitrogen, and a group V element other than nitrogen as a constituent element is boron arsenide nitride (BNi Ask: 0 <i, k <1, i + k = 1), The composition range of the matched group III nitride semiconductor can be expanded to a wider range than in the case of the BNi Pk mixed crystal. While the lattice constant of BP is 4.538Å, the lattice constant of cubic zinc blende type boron arsenide (BAs) is 4.777 、, and the difference from the lattice constant of boron nitride (BN) is large. This means that when a BNi Ask mixed crystal is used, the lattice constant can be increased by a variable width, and the number of group III nitride semiconductor species capable of lattice matching can be increased. For example, the BNAs mixed crystal is not only an aluminum nitride / gallium mixed crystal, but if the arsenic composition ratio is increased, the indium composition ratio is 0.43 (43%)._0.53In_0.47Lattice matching with N mixed crystal can also be achieved. That is, the BNAs mixed crystal is a gallium nitride / indium mixed crystal that has been conventionally used as a light emitting layer, and has an advantage that the lattice matching can be extended to the high indium composition ratio side. Further, the BNAs mixed crystal is a cubic crystal, and the crystal system of the laminated layer composed of a III-V group compound semiconductor or a group III nitride semiconductor layered thereon is dominantly acting mainly on a cubic crystal. In the present invention, a BNP mixed semiconductor suitable as a group III-V compound semiconductor that lattice-matches with a main group III nitride semiconductor layer such as an aluminum nitride / gallium mixed crystal or a gallium nitride / indium mixed crystal constituting the functional layer of the device. BN or BNAs mixed crystals at once_i P_j As_k (However, 0 <i <1, 0 ≦ j <1, 0 ≦ k <1, i + j + k = 1) It is expressed as a mixed crystal.
[0034]
Phosphorus boron nitride BN_i P_j (0 <i, j <1, i + j = 1) The range of forbidden defects that a mixed crystal can take at room temperature is in the range of more than 2.0 eV and less than 8.0 eV (the above-mentioned “III-V group compound semiconductor”, 150 (See Table 7.2 on page). Meanwhile, boron arsenide nitride BN_i As_k (0 <i, k <1, i + k = 1) The range of the band gap at room temperature that a mixed crystal can take is more than about 1.5 eV and less than 8.0 eV. Therefore, the lower limit of the forbidden band width that can be taken by the boron arsenide mixed nitride crystal is about 0.5 eV lower than that of boron phosphide boron nitride. The difference in the range that the band gap can take is also an index when selecting whether to use a boron phosphide boron nitride mixed crystal or a boron arsenide boron nitride mixed crystal for the layer structure layer. For example, when it is intended to form an input / output electrode with low contact resistance and excellent ohmic characteristics, a boron arsenide mixed crystal capable of taking a smaller band gap can be preferably used. Ease of film formation is also an index for selection. For example, in the film formation by molecular beam epitaxy (MBE) method, it is generally easy to grow a crystal containing arsenic rather than phosphorus from the viewpoint of controllability of vapor pressure control of the group V element material. Is done. Therefore, in the MBE method, the boron arsenide mixed crystal tends to be selected more favorably as the film formation target than the phosphide boron nitride mixed crystal. Although not known in detail, the size of the effective mass of holes is a criterion for determining which mixed crystal layer is convenient for the p-type III-V compound semiconductor layer. By the way, the effective mass of “heavy” holes in arsenic boron (BAs) is 0.31, and that of “light” holes is 0.26 (see “III-V compound semiconductor” above, 150 (See Table 7.2 on page). When considering the use of the above mixed crystal in a light emitting layer, a clad layer, or a reflective layer, it can be determined based on various characteristic values relating to optical properties such as refractive index. Boron phosphide (BP) has a refractive index of 3 to 3.5 (see “III-V group compound semiconductor” above, Table 7.2 on page 150).
[0035]
The following is an example of a laminated structure using a cubic crystal material as a substrate.
(A) A nitrogen composition ratio of 0.03 on a {001} -Si substrate having an off-angle of about 4 ° in the <011> direction and a film thickness of about 200 mm formed at a relatively low temperature of about 500 ° C. Boron phosphide boron nitride (BN_0.03P_0.97) A laminated structure comprising a buffer layer made of a mixed crystal and a cubic GaN layer having a lattice constant of about 4.51 Å stacked on the buffer layer, the buffer layer comprising a III-V compound semiconductor and the buffer Laminated structure including a laminated system in which the lattice constants of the group III nitride semiconductor layer superimposed on the layer are substantially the same
(B) Arsenic nitriding with a layer thickness of about 150 mm grown on a {001}-or {111} -GaAs substrate at a relatively low temperature of about 450 ° C. to about 500 ° C. and a nitrogen composition ratio of 0.13 Boron (BN_0.13As_0.87) Mixed crystal buffer layer and several μm thick BN layered on the buffer layer_0.13As_0.87Laminated structure including a mixed crystal layer and a GaN layer mainly composed of cubic crystals stacked on the mixed crystal layer
(C) BN grown on a zinc blende type cubic substrate such as magnesium oxide (MgO), Si or GaAs and having a thickness of less than about 500 mm and a nitrogen composition ratio of 17%_0.17P_0.83Laminated structure as a base material such as a field effect transistor including a laminated system composed of a buffer layer and a high-resistance aluminum nitride (AlN) layer mainly composed of cubic crystals grown on the buffer layer
(D) BN grown on a zinc blende type cubic substrate such as 3C-SiC and Si or GaAs with a thickness of less than about 1500 mm and a nitrogen composition ratio of 24%_0.24As_0.76Gallium arsenide nitride (GaN) having a buffer layer and an arsenic composition ratio of about 4% mainly composed of cubic crystals grown on the buffer layer_0.96As_0.04) Layer, and a gallium nitride / indium mixed crystal (Ga) mainly composed of a cubic crystal having an indium composition ratio of 10%._0.90In_0.10N) and a laminated structure that is used as a base material for a light-emitting element including a laminated system composed of N).
In addition, the constituent layers constituting the laminated structure include MOCVD method using an III group organic compound as a raw material, MBE method, gas source using gas raw material (gas-source) MBE (GSMBE), phosphorus trichloride (PCl)._Three The film can be formed using a halide or hydride VPE using a group III element chloride such as).
[0036]
At least one ohmic electrode is provided on the back surface of the cubic substrate or one constituent layer of a laminated structure made of a group III-V compound semiconductor and a group III nitride semiconductor to form a group III nitride semiconductor device. In particular, in light-emitting elements such as LEDs and LDs, if a conductive substrate is used, an electrode is laid on the back side of the substrate crystal (one main surface opposite to the deposition surface on which the laminated layer is deposited). it can. An n-side electrode can be formed on the back surface of the n-type substrate exhibiting n-type conductivity. A p-side electrode can be laid on the back surface of the p-type substrate. In conventional LEDs and LDs that use sapphire, which is an electrical insulator, as a substrate, the area required to form one electrode (mostly n-side electrode) is emitted because both electrodes must be installed on the same main surface. It was necessary to delete from the layer (in the cross-sectional schematic diagram of the laminated structure in FIG. 1, the “notch” for laying the n-side electrode corresponds to that). In a pn junction type light emitting device, if either one of the n-side electrode and the p-side electrode is laid on the back side of the substrate, it is possible to avoid the reduction of the light emitting area, and the light emitting area with the same chip size. There is an advantage that a light emitting element having a large thickness can be manufactured.
[0037]
In an FET such as a MODFET in an electronic device, it is usual to provide a source and drain ohmic electrodes on the same side as a Schottky gate electrode (Mat. Res.Soc.Sym.Proc.,Vol. 449(1997), pages 981 to 991). Even in a device having such an ohmic electrode arrangement, the laminated structure according to the present invention exhibits superiority. For example, an aluminum nitride / gallium mixed crystal (Al) mainly composed of a cubic crystal having an aluminum composition ratio of 0.20 and a lattice constant of about 4.84%._0.20Ga_0.80N) a cubic boron phosphide mixed crystal (BN) having a nitrogen composition ratio of 0.06 on the layer._0.06P_0.94) A laminated system in which layers are stacked is provided. Al_0.20Ga_0.80N layer is BN as electron supply layer_0.06P_0.94The layer is arranged as the outermost layer of the laminated structure for forming the source / drain ohmic electrode. That is, while maintaining the lattice matching relationship, the forbidden band width of cubic BN is 8.0 eV on the group III nitride semiconductor layer having a large forbidden band width estimated to be about 3.65 eV. (See “III-V group compound semiconductor” above, Table 7.2 on page 150) A structure in which a group III-V compound semiconductor layer having a small forbidden band width calculated to be about 2.04 eV is laminated, and To do. Al_0.20Ga_0.80In the N electron supply layer, BN_0.06P_0.94  The gate electrode is laid through a layer recess structure. BN_0.06P_0.94  A source / drain ohmic electrode is laid on the layer. Al with gate electrode relatively large forbidden band_0.20Ga_0.80Since it is laid on the N layer, a gate electrode having an excellent Schottky breakdown voltage can be formed. On the other hand, BN which makes the forbidden band width small while maintaining lattice matching_0.06P_0.94  An electrode having good ohmic characteristics with reduced contact resistance can be formed on the layer. Al_0.20Ga_0.80N layer and BN_0.06P_0.94Since the layer has a lattice matching relationship, the probability of occurrence of crystal defects such as misfit dislocations due to the joining of both layers is reduced. Therefore, if the laminated system is constituted according to the present invention, BN for forming an electrode with a low crystal defect density is obtained._0.06P_0.94  A layer can be deposited. In this situation, since the density of crystal defects is small, a synergistic effect that further improves the ohmic characteristics such as reduction of leak current through defects such as dislocations can be obtained.
[0038]
Examples of group III nitride semiconductor devices according to the present invention will be given below.
(A) Heterojunction type stack including a pn junction consisting of a III-V compound semiconductor layer and a III nitride semiconductor layer provided on a buffer layer made of BNPAs mixed crystal on the surface of a conductive Si or GaAs single crystal substrate An optical device comprising a structure, wherein one ohmic electrode is provided on the back side of a cubic substrate and an ohmic electrode is provided in contact with one layer of the laminated structure
(B) From a heterojunction stacked structure including a pn junction comprising a group III-V compound semiconductor layer and a group III nitride semiconductor layer provided on a buffer layer comprising a BNPAs mixed crystal on the surface of a Si or GaAs single crystal substrate And passive light comprising a heterojunction stacked structure of a group III-V compound semiconductor layer and a group III nitride semiconductor layer provided on a buffer layer made of BNPAs mixed crystal on the same substrate surface A device and a functional circuit element that functions as a drive element for driving these active and passive elements disposed on the same substrate and a control element for controlling operation and signal input / output, etc. are integrally attached. Composite element
(C) The specific resistance is 10⁷ A high resistance cubic boron arsenide (BAs) buffer layer provided on an undoped semi-insulating GaAs single crystal substrate having a resistance of Ω · cm or more and an indium composition ratio mainly composed of cubic crystals lattice-matched to the buffer layer are 0. 57 n-type gallium nitride / indium mixed crystal layer (Ga_0.43In_0.57N) FET-based device comprising a laminated structure provided with an electron transit layer (channel layer), in particular, boron arsenide phosphide boron nitride (BN) having a relatively small forbidden band width on the surface of the laminated structure_i P_j As_k : 0 <i <1, 0 ≦ j, k ≦ 1, i + j + k = 1) FET in which source / drain ohmic electrodes are formed on a contact layer made of a mixed crystal
(D) Boron phosphide nitride (BN) having a nitrogen composition ratio of 3% on a conductive {001} -GaAs single crystal substrate_0.03 P_0.97) The buffer layer and cubic BN on the buffer layer_0.03 P_0.97  An underlayer composed of a mixed crystal (lattice constant = 4.51Å), cubic gallium nitride (lattice constant = 4.51Å) grown on the underlayer, and cubic nitridation bonded to the gallium nitride layer A thin gallium layer is used as a barrier layer, and BN_0.03 P_0.97A group III nitride semiconductor comprising a laminated structure including a quantum well structure having a thin layer as a well layer, wherein one ohmic electrode is provided on the back side of the GaAs substrate and one ohmic electrode is provided on the surface side of the laminated structure element.
[0039]
[Action]
  A group III-V compound semiconductor layer composed of boron, nitrogen, and a group V element other than nitrogen as a constituent layer of a layered structure for a group III nitride semiconductor device is a lattice between a cubic substrate and a layered layer. Has the effect of reducing inconsistencies. The III-V compound semiconductor layer also has a function of making the crystal system of the layer superposed on it a layer mainly composed of cubic crystals. By adopting a structure in which a group III-V compound semiconductor layer is further laminated on a group III-V compound semiconductor layer, the crystal system of the upper layer can be configured with a cubic crystal as the dominant. The group III-V compound semiconductor layer having a small forbidden band width as compared with a group III nitride semiconductor has an effect of providing an ohmic electrode having a low contact resistance as an electrode forming layer for forming an electrode.
[0040]
【Example】
(Example 1)
Semi-insulating (ρ ≧ 10) having a zinc blende type crystal structure⁷The surface of {100} 2 ° off (gallium arsenide) (GaAs) single crystal of (Ω · cm) was nitrided with ammonia gas that had been turned into plasma. The nitriding treatment was performed under a vacuum of less than 50 Torr with a high frequency of 13.56 megahertz (MHz) applied. In order to promote the penetration of arsenic (As) into the growth layer, which promotes the growth of the cubic gallium nitride-based layer, using this nitridated GaAs single crystal as the substrate (110), In the growth of a gallium nitride-based crystal, an n-type gallium nitride / indium mixed crystal mainly composed of a first undoped cubic crystal (Ga_0.90In_0.10N) layer (111) was laminated. The GaInN layer is made of ammonia (NH_Three ) A nitrogen (N) source, trimethylgallium ((CH_Three )_Three Ga) to a gallium (Ga) source and trimethylindium ((CH_Three )_Three It was grown by a normal atmospheric pressure MOCVD method using In) as an indium source. The flow rate of hydrogen flowing through the growth reactor as a carrier gas was 8 liters per minute, and the flow rate of ammonia was 0.5 liters per minute. The V / III ratio (ammonia supply concentration ratio with respect to the total supply amount of trimethylgallium and trimethylindium) was set to about 2800. Film formation was carried out in a hydrogen stream for exactly 60 minutes. From this, the indium composition ratio with a layer thickness of 2000 mm is 10% Ga._0.90In_0.10N layer was obtained. Using the same raw material, the first Ga_0.90In_0.10Second n-type Ga mainly composed of undoped cubic crystals at a temperature of 750 ° C. on the surface of the N layer_0.90In_0.10N layers (112) were laminated. The layer thickness was 2000 mm. Thus, an n-type active (channel) layer (113) for FET having a total layer thickness of 4000 mm was formed. In both the first and second GaInN mixed crystal layers, the carrier concentration is about 1 × 10¹⁷cm^-3Met. Dividing the active layer into thin layers and stacking them by multi-step growth tends to increase the mixture ratio of hexagonal crystals as the layer thickness increases. This is to reduce the probability of crystal formation. Based on the analysis result by the X-ray diffraction method, the mixing ratio of hexagonal GaN in the GaInN layer ((111) and (112)) was determined to be less than about 3%. The room temperature Hall mobility as the channel layer is about 600 cm.² / V · s. Incidentally, the room temperature Hall mobility of the GaInN layer formed directly on the GaAs substrate without passing through the buffer layer is about 150 cm.² It remained at a low value of / V · s.
[0041]
Ga_0.90In_0.10On the N channel layer (113), cubic Ga_0.90In_0.10N-type boron arsenide phosphide mixed layer (BP) in which the arsenic composition ratio in which the lattice constant coincides with N (lattice constant = 4.56Å) is about 13%_0.87As_0.13) Layer was grown as an ohmic electrode forming layer (125). At the time of forming the same layer (125) at 750 ° C., about 5 ppm of disilane (Si₂ H₆ ) Containing hydrogen gas was added to the MOCVD reaction system. The amount of disilane-hydrogen mixed gas added to the system was precisely controlled at 10 cc / min with a general electronic mass flow meter (MFC). Silicon (Si) doped n-type BP_0.87As_0.13The carrier concentration of the layer is about 1 × 10¹⁸cm^-3The layer thickness was about 1500 mm. Si-doped BP_0.87As_0.13With respect to the layer, a diffraction peak attributed to hexagonal crystals was not observed at least by X-ray precision measurement.
[0042]
BP of the outermost layer_0.87As_0.13On the layer, source and drain ohmic electrodes ((114) and (115)) made of a gold (Au) / germanium (Ge) alloy were formed. The middle region of the source / drain electrode is BP_0.87As_0.13Exclude the layer and lower layer Ga_0.90In_0.10It became a recess part which exposed the surface layer part of N active layer (113). A gate electrode (126) made of platinum (Pt) and having a gate length of about 0.8 μm was provided in the approximate center of the recess. As described above, BP as a III-V compound semiconductor is formed on the cubic substrate._0.87As_0.13Layer and Ga as a group III nitride semiconductor layer_0.90In_0.10A laminated structure including an N layer, and a BP_0.87As_0.13A group III nitride semiconductor device (FET) comprising two ohmic electrodes on the layer was constructed. FIG. 3 schematically shows a cross-sectional structure of a low noise type MESFET.
[0043]
FIG. 4 shows the DC characteristics of the MESFET of this example. For comparison, FIG. 5 shows the DC characteristics of the MESFET in the case where the ohmic electrode formation layer is made of conventional hexagonal gallium nitride (forbidden band width = 3.39 eV). Comparing the static characteristics of both, the electrode forming layer has a cubic BP with a forbidden band width of about 1.93 eV according to the present invention._0.87As_0.13As a result, the source / drain (drain) resistance decreases, the drain current increases at the same drain voltage, and the mutual conductance (g_mIt is clear that there is an effect in improving the).
[0044]
(Example 2)
On a cubic substrate (110) made of phosphorus (P) -doped n-type {001} -silicon (Si) single crystal, trimethylboron ((CH_Three )_Three B) is a boron (B) source, phosphine (PH_Three ) Is a phosphorous (P) source and boron nitride (BN) having a nitrogen composition ratio of 0.03 by a normal atmospheric pressure MOCVD method._0.03P_0.97) A low temperature buffer layer (116) was formed. Phosphine has a volume concentration of about 10% phosphine (PH_Three ) -Containing phosphine-hydrogen mixed gas. The flow rate of hydrogen circulated in the growth reactor as a carrier gas was 8 liters per minute, and the flow rate of the phosphine (10%)-hydrogen (90%) mixed gas was 1 liter per minute. The ammonia gas feed rate flow was 0.3 liters per minute. Film formation was performed in a hydrogen stream at 550 ° C. for exactly 3 minutes. From this, the surface of the conductive cubic substrate (110) is made BN._0.03P_0.97A buffer layer having a total layer thickness of about 100 mm with a region near the bonding interface with the substrate as a single crystal region was obtained.
[0045]
On the low-temperature buffer layer, cubic BN constituting the buffer layer at 740 ° C._0.03P_0.97An n-type gallium nitride (GaN) layer having a lattice constant equal to (lattice constant = 4.51Å) was grown as a lower cladding layer (117). The gallium (Ga) source contains trimethylgallium ((CH_Three )_Three Ga) was used. At the time of film formation of the same layer (117), about 5 ppm of disilane (Si₂ H₆ ) Containing hydrogen gas was added to the MOCVD reaction system. The amount of didisilane-hydrogen mixed gas added to the system was precisely controlled by a general electronic mass flow meter (MFC) at 10 cc / min. The carrier concentration of the silicon (Si) -doped n-type gallium nitride layer (117) is about 1 × 10¹⁸cm^-3It became. The film was formed for 90 minutes in a 4: 1 volumetric hydrogen-argon (Ar) stream, and the layer thickness was about 0.8 μm. The above cubic BN_0.03P_0.97With respect to the Si-doped gallium nitride layer formed on the buffer layer under the same conditions as described above, a diffraction peak attributed to hexagonal crystals was not observed at least by the X-ray precision measurement method.
[0046]
Cubic BN composed of boron, nitrogen, and phosphorus as a group V element other than nitrogen_0.03P_0.97A gallium nitride / indium mixed crystal (Ga) mainly composed of a cubic crystal having an indium composition ratio of 10% is formed on a laminated system including a buffer layer (116) and a cubic gallium nitride layer (117) lattice-matched thereto._0.90In_0.10N) was laminated as the light emitting layer (118). Cubic layer Ga_0.90In_0.10The lattice constant of N is 4.56. Therefore, the degree of lattice mismatch with the cubic gallium nitride of the underlying layer is about 1% with respect to the lattice constant of gallium nitride. The indium source is trimethylindium ((CH_Three )_Three In). The layer thickness was about 60 mm.
[0047]
On the light emitting layer, an undoped n aluminum nitride / gallium mixed crystal (Al) mainly composed of cubic crystal having an aluminum composition ratio of 0.15 at 740 ° C., which is the same film forming temperature as the light emitting layer._0.15Ga_0.85The N) layer was laminated as the first upper cladding layer (119). Trimethylaluminum ((CH_Three )_Three Al) was utilized. The layer thickness was about 200 mm. On the first upper cladding layer (119), a second cladding layer (120) made of p-type gallium nitride mainly composed of cubic crystal doped with magnesium (Mg) at 740 ° C. was laminated. Magnesium source is biscyclopentadienyl Mg (bis- (C_Five H_Five )₂ Mg). The layer thickness was about 1000 mm. The atomic concentration of Mg in the layer (120) is about 8 × 10¹⁹cm^-3The carrier concentration is about 2 × 10¹⁷cm^-3Met.
[0048]
On the second upper clad layer (120), a circular pedestal electrode made of gold (Au) and a p-type ohmic electrode (108) having a multilayer film structure using Au and nickel oxide as protective films were formed. On the other hand, the n-type ohmic electrode (109) was provided as a “solid” electrode on the back side of the cubic n-type Si substrate (110). As described above, a BNP mixed crystal as a III-V group compound semiconductor mainly composed of cubic crystals is included as a buffer layer, and a GaN, AlGaN mixed crystal or GaInN mixed crystal is clad as a group III nitride semiconductor mainly composed of cubic crystals. Alternatively, a light-emitting element including a light-emitting layer and having a laminated structure including a lattice matching relationship between the buffer layer and the lower clad layer under the light-emitting layer and having one ohmic electrode arranged on a cubic substrate was obtained. FIG. 6 shows a schematic cross-sectional view of the light-emitting element.
[0049]
A scribe line was put in the [011] direction orthogonal to each other on the surface of the laminated structure, and a square chip having a side of about 300 μm was formed by a general scribing method. Since the Si substrate having a diamond structure originally has a cleaving property in the [011] direction, and the laminated structure constituting layer is also a zinc blende type cubic crystal having a cleaving property in the [011] direction. In addition, chipping was possible with little chipping. An operating current was passed in the forward direction through a light emitting element chip in which input and output ohmic electrodes were arranged above and below the laminated structure. Blue light was emitted by forward current flow. The central wavelength of light emission was about 4300 mm, and the half width of the emission spectrum was about 70 mm. The secondary emission spectrum in the near-ultraviolet region was not particularly measured, and the emission was excellent in monochromaticity. The light emission luminance in the chip state when the forward current is 20 milliamperes (mA) is about 750 cd / cm per unit area in the measurement using an integrating sphere.² It became. Unlike the conventional blue light emitting element using sapphire as a substrate, the light emitting element of this embodiment does not require a part of the light emitting surface to be cut in order to lay the n-side electrode, so that the light emitting area can be maintained widely. Reflecting this, the LED has an excellent light output of about 540 millicandela (mcd). The forward voltage was about 4.2 volts (V) when 20 mA was applied.
[0050]
(Example 3)
Boron trichloride (BCl) on a silicon (Si) -doped n-type gallium arsenide single crystal substrate (110) having a {111} arsenic surface_Three ) As a boron (B) source, ammonia as a nitrogen source and arsenic trichloride (AsCl)_Three ) As an arsenic (As) source and boron arsenide nitride (BN) by a normal atmospheric pressure halide CVD method._0.15As_0.85) A low temperature buffer layer (116) was formed. The flow rate of hydrogen circulated in the growth reactor as a carrier gas was 8 liters per minute, and the flow rate of the arsine (10%)-hydrogen (90%) mixed gas was 0.5 liters per minute. The V / III ratio (total supply concentration ratio of arsenic and nitrogen to boron) was set to about 200. The film formation was performed in a hydrogen stream at 430 ° C. for exactly 3 minutes. As a result, the surface of the cubic substrate (110) is covered with an aggregate of BNAs single crystals (grains), and a buffer layer having a layer thickness of 150 mm with the region near the bonding interface with the substrate as a single crystal region is obtained. It was.
[0051]
An n-type boron arsenide mixed layer (BN) having an arsenic composition ratio of about 23% is also formed on the low temperature buffer layer._0.15As_0.85) Layer was grown at 750 ° C. as a III-V compound semiconductor layer (121) joining the buffer layer. At the time of forming the same layer (121), about 5 ppm of disilane (Si₂ H₆ ) Containing hydrogen gas was added to the MOCVD reaction system. The amount of disilane-hydrogen mixed gas added to the system was precisely controlled at 10 cc / min with a general electronic mass flow meter (MFC). The film formation was continued for 30 minutes in a 4: 1 volume ratio hydrogen-argon (Ar) stream, and the carrier concentration was about 1 × 10¹⁸cm^-3N-type BN with a layer thickness of about 1000 mm_0.15As_0.85Was deposited. The above cubic BN_0.15As_0.85Si-doped BN deposited on buffer layer under the same conditions as above₀₁₅ As_0.85With respect to the layer, a diffraction peak attributed to hexagonal crystals was not observed at least by X-ray precision measurement.
[0052]
BN joining the buffer layer_0.15As_0.85On the layer (121), a Si-doped n-type gallium arsenide nitride (GaN) mainly composed of cubic crystals having a lattice constant of 4.60Å._0.92As_0.08) Layer as a lower cladding layer (117). Film formation was performed at 750 ° C., and the layer thickness was about 5000 mm. Carrier concentration is about 1x10¹⁸cm^-3It was.
[0053]
On the n-type gallium arsenide nitride lower cladding layer (117), an n-type gallium nitride / indium (Ga) mainly composed of cubic crystal having an average composition ratio of indium (In) of 0.20._0.80In_0.20N) A light emitting layer (118) was laminated. The light emitting layer was grown in an argon stream. The layer thickness of the light emitting layer was 5 nm. Trimethylgallium was used as the gallium source, and trimethylindium was used as the indium source. Trimethylgallium was kept at a constant temperature of 0 ° C., and the flow rate of hydrogen for bubbling it was precisely controlled to 1 cc per minute by MFC. Trimethylindium was kept at a constant temperature of 50 ° C. The flow rate of hydrogen gas accompanied by sublimated trimethylindium vapor was set to 16 cc per minute by MFC. V / III during light emitting layer growth is about 3 × 10^Four Then, the flow rate of ammonia gas, which is a nitrogen source, was set. The growth rate of the light emitting layer was about 15 kg / min.
[0054]
On the light emitting layer, an aluminum nitride / gallium mixed crystal layer (Al) having an aluminum composition ratio of 15% doped with magnesium (Mg) at 750 ° C._0.15Ga_0.85N) was laminated with a first upper cladding layer (119). The growth rate was about 30 liters / minute corresponding to about 1.5 times that of the light emitting layer. Growth was continued for 10 minutes to obtain a mixed crystal layer having a thickness of about 300 mm. Magnesium doping sources include biscyclopentamagnesium (bis- (C_Five H_Five )₂ Mg) was used. The supply rate of magnesium doping source to the reaction system is 8 × 10 / min.^-6Set to mol. The concentration of Mg atoms in the mixed crystal layer (119) is about 6 × 10 6 by general SIMS analysis.¹⁹atoms / cm^Three And quantified. Subsequently, an Mg-doped gallium nitride layer (120) was laminated on the first upper cladding layer (119) for 20 minutes in a hydrogen-argon (4: 1) mixed gas flow at 750 ° C. The gallium source was trimethylgallium and the Mg source was the same organic Mg compound as described above. The growth rate was about 30 liters / minute, as in the first upper cladding layer. The thickness of the second cladding layer (120) was about 600 mm. After the growth of each constituent layer of the above laminated structure, the temperature of the cubic substrate (110) is increased from 750 ° C. to 600 ° C. at about 10 ° C. per minute with ammonia gas added to an equal volume mixed gas stream of argon and hydrogen. The temperature dropped at a rate of. From 650 ° C. to room temperature, the atmosphere in the reactor was cooled as an argon-hydrogen atmosphere. It took about 45 minutes to reach about 30 ° C.
[0055]
After cooling, the crystal structure of the laminated layer was observed at an accelerating voltage of 200 kilovolts (KV) by a normal cross-sectional TEM technique using a piece of the laminated structure as a sample. The region near the junction interface between the cubic substrate and the low-temperature buffer layer was revealed to be composed of single crystal aggregates from the electron diffraction pattern. It was shown from the electron diffraction pattern that each constituent layer laminated on the low-temperature buffer layer is mainly composed of cubic crystals. In addition, the buffer layer under the light emitting layer, the III-V compound semiconductor layer bonded to the buffer layer, and the lower cladding layer are configured to have a lattice matching relationship with each other, which is caused by a lattice misfit at the bonding interface. Almost no occurrence or proliferation of dislocation was observed. The internal structure of light emission composed of gallium nitride / indium mixed crystal was also observed in detail. From the presence and shape of the contrast of the light emitting layer portion, it was confirmed that a substantially spherical or island-shaped microcrystal was present inside the light emitting layer. The diameter of the substantially spherical microcrystal was about 2 to 3 nm. The size of the island-like microcrystals was also about 3 nm in terms of width. It was observed that more island-like microcrystals existed at the interface between the lower cladding layer and the light emitting layer. The density of the microcrystal obtained from the number of microcrystals in the imaging range of the cross-sectional TEM image is about 1 × 10.¹⁷cm^-3Met. It was recognized that the indium composition was different between the inside and outside of the microcrystalline body, and that the indium concentration inside the microcrystalline body tended to be higher than the outside. A microcrystal having an indium composition ratio of about 0.3 was also observed. Furthermore, the observation magnification is 2 × 10⁶ The presence or absence of a strained layer around the microcrystal was carefully examined. From the lattice image captured at a high magnification, it was confirmed that a strained layer having a lattice spacing different from the inside of the microcrystalline body was present on the outer periphery of the microcrystalline body. The strained layer was not present with a uniform thickness, but on average it was about 10 mm. The thickness (width) of the strained layer associated with a relatively large microcrystal having a diameter of 3 nm was 12 to 13 mm.
[0056]
The laminated structure was processed to produce an LED. On the Mg-doped GaN layer (120) that forms the outermost layer of the laminated structure, the side in contact with the gallium nitride layer is made of gold / beryllium (Au / Be) alloy, and the upper layer is made of gold (Au) alone. A shaped pad electrode (108) was formed using a normal vacuum deposition method. The total thickness of the vacuum deposited film constituting the pad electrode was about 2 μm. The p-type pad electrode is arranged substantially at the center of the same layer (120), and a gold thin film electrode (122) having a thickness of about 100 mm is formed on the surface of the surrounding Mg-doped gallium nitride layer (120). The electrode was provided in electrical conduction. Furthermore, a nickel (Ni) oxide thin film (123) having a thickness of about 100 mm and having a high insulating property is limited to the surface of the gold thin film electrode (122), and the gold thin film transparent electrode (122). The Mg-doped gallium nitride layer (120) was formed as a protective film on the exposed surface. One n-side ohmic electrode (109) was formed by depositing an Au / Ge alloy on the back side of the substrate (110) made of GaAs. FIG. 7 shows a schematic plan view of the LED. FIG. 8 is a schematic diagram of a cross-sectional structure taken along the broken line A-A ′ in the plan view of FIG. 7.
[0057]
The light emission characteristics of the LED were investigated by passing a direct current between the n-type and p-type electrodes in the forward direction. The emission wavelength was about 490 nm. The half width of the emission spectrum was about 60 mm. No secondary spectrum appeared in the ultraviolet band, near ultraviolet band, yellow, and red band, and an LED exhibiting light emission excellent in monochromaticity was obtained. The forward voltage was about 4V when the forward voltage was 20 mA. LED is molded with resin and processed into a condensing lamp shape, and light emission output (light emission luminance (cd / cm) is measured normally using a general integrating sphere.² ) × light emitting area) was as high as 800 millicandela (mcd). Thus, according to the present invention, the laminated structure in which the light emitting layer and the light emitting layer are arranged in a lattice matching relationship from the buffer layer is effective, and the propagation of misfit dislocations to the light emitting layer is suppressed as much as possible. It has been shown that the crystal defect density is low, resulting in a light emitting layer resulting in high light emission intensity. Further, according to the electrode arrangement method of the present invention, it is not necessary to delete the light emitting surface in order to form the electrode as in the prior art, and the area of the light emitting area can be maintained, and in combination with the original light emission intensity. It has been proposed that it is advantageous for obtaining a light-emitting element with high output.
[0058]
(Example 4)
Boron arsenide (BN) mainly composed of cubic crystals as described in Example 3 in a normal pressure MOCVD reactor on a silicon (Si) -doped n-type {001} -gallium arsenide single crystal substrate (110)._0.15As_0.85) Low temperature buffer layer (116), boron arsenide nitride mixed crystal (BN) mainly composed of n-type cubic crystal bonded to the buffer layer_0.15As_0.85) Layer (121), Si-doped n-type gallium arsenide nitride (GaN) mainly composed of cubic crystals having a lattice constant of 4.60Å_0.92As_0.08) Lower cladding layer (117) and n-type gallium nitride indium (Ga) mainly composed of cubic crystals_0.80In_0.20N) The light emitting layer (118) was sequentially laminated.
[0059]
On the light emitting layer, an undoped high resistance aluminum nitride / gallium mixed crystal layer (Al) mainly composed of cubic crystals at 750 ° C. with an aluminum composition ratio of 15%._0.15Ga_0.85N) was laminated with a current blocking layer (124). The layer thickness was about 1000 mm. Al constituting the current blocking layer_0.15Ga_0.85The resistivity of N mixed crystal is about 10^Three It was estimated to be Ω · cm or more. Al_0.15Ga_0.85After forming the N current blocking layer, the temperature of the laminated structure was once lowered from 750 ° C. to 600 ° C. at a rate of about 10 ° C. with ammonia gas added to an equal volume mixed gas stream of argon and hydrogen. From 650 ° C. to room temperature, the atmosphere in the reactor was cooled as an argon-hydrogen atmosphere. It took about 45 minutes to reach about 30 ° C.
[0060]
After cooling, Al forming the surface of the laminated structure_0.15Ga_0.85The N current blocking layer was processed using a known photolithography technique. A part of the same layer (124) was subjected to plasma etching with a mixed gas of hydrogen / argon / methane to provide a strip-shaped opening having a width of 150 μm along the <011> direction of the substrate (110). Thereafter, the processed laminated structure was again placed in the MOCVD reactor and heated to 750 ° C. in an equal volume mixed gas stream of hydrogen and argon. A p-type aluminum nitride / gallium mixed crystal layer (Al) mainly composed of cubic crystal with 15% aluminum composition ratio doped with Mg on the current blocking layer at the same temperature._0.15Ga_0.85N) was laminated as the first upper cladding layer (119). The thickness of the upper cladding layer was about 200 mm. Mg doping sources include biscyclopentamagnesium (bis- (C_Five H_Five )₂ Mg) was used. The supply amount of Mg source to the reaction system is 4 × 10 / min.^-6Set to mol. The concentration of Mg atoms in the mixed crystal layer (119) is about 2 × 10 according to general SIMS analysis.¹⁹atoms / cm^Three And quantified. Carrier concentration is about 4 × 10¹⁶cm^-3It was. Subsequently, a Mg-doped gallium nitride layer mainly composed of cubic crystals serving as the second upper cladding layer (120) is mixed with a hydrogen-argon (4: 1) air flow at 750 ° C. on the first upper cladding layer (119). For 20 minutes. The gallium source was trimethylgallium and the Mg source was the same organic Mg compound as described above. The thickness of the second cladding layer (120) is about 600 mm, and the carrier concentration is about 2 × 10.¹⁷cm^-3It was.
[0061]
On the second upper cladding layer (120), a cubic zinc-doped p-type boron arsenide (BAs) layer was laminated as an electrode contact layer (125). The carrier concentration of the contact layer is about 8 × 10¹⁸cm^-3The layer thickness was about 1000 mm. As described above, a laminated structure having a laminated structure including a buffer layer made of a III-V compound semiconductor layer, a contact layer, and a group III nitride semiconductor layer was constructed.
[0062]
The crystal structure of the stacked constituent layers was observed under an accelerating voltage of 200 KV by a normal cross-sectional TEM technique. It was shown from the electron diffraction pattern that each constituent layer of the laminated structure was mainly composed of cubic crystals. In particular, the region of the bonding interface between the GaAs substrate and the buffer layer is composed of an aggregate of single crystals. In addition, the buffer layer under the light emitting layer, the III-V compound semiconductor layer and the lower cladding layer bonded to the buffer layer are composed of semiconductor layers having a lattice matching relationship with the light emitting layer. Dislocation propagation due to lattice misfit was suppressed. It was recognized that the dislocation density inside the light emitting layer was reduced by about 4 to 5 orders of magnitude compared to the case of the light emitting layer provided in the laminated structure composed of hexagonal constituent layers using sapphire as a substrate. The dislocation density calculated from the linear black contrast imaged in the cross-sectional TEM image as being caused by dislocation is about 10^Four cm^-2  To 10^Five cm^-2  It became. Similar to the light emitting layer described in Example 3, the presence of substantially spherical or island-shaped microcrystals was confirmed in the layer.
[0063]
A linear (striped) p-type at a position corresponding to a strip-shaped recess on the surface of the Mg-doped BAs layer (125) forming the outermost layer, which is generated due to a step due to etching removal of a part of the current blocking layer An electrode (108) was provided. The p-type electrode was composed of a gold / gold / zinc alloy thin film having a width of 180 μm and a total film thickness of about 1.5 μm. On the other hand, the n-type electrode (109) was provided as a “solid” electrode on the back side of the substrate. The n-type electrode was composed of a gold / germanium alloy layer having a thickness of about 2 μm. This made a laser diode. FIG. 9 shows a schematic cross-sectional view of the LD.
[0064]
【The invention's effect】
  A group III nitride semiconductor device comprising a layered structure including a group III nitride semiconductor layer, comprising a group III-V compound semiconductor layer comprising a group V element other than boron, nitrogen and nitrogen By forming a layer, particularly a buffer layer, a bonding layer that forms a bond with the buffer layer, or a contact layer for electrode formation, a light emitting device can provide a short-wavelength visible light emitting device that has particularly high emission intensity and excellent monochromaticity. In an electronic device, for example, since a reduction in input / output resistance is achieved, a field effect transistor with high transconductance can be provided.
[Brief description of the drawings]
FIG. 1 is a schematic view showing a cross-sectional structure of a conventional light-emitting element composed of a laminated structure of hexagonal nitride semiconductor layers using hexagonal sapphire as a substrate.
FIG. 2 shows a boron phosphide mixed boron crystal (BN)._i P It is a diagram showing the mixed crystal ratio dependence of the lattice constant of j: 0 <i, j <1, i + j = 1). The hatched portion on the right indicates the range of lattice constants that the AlGaN mixed crystal can take. The hatched portion on the left indicates the range of lattice constants that can be taken by the GaInN mixed crystal.
3 is a schematic diagram showing a cross-sectional structure of the Schottky gate field effect transistor of Example 1, and in particular, a stacked structure in which the device includes a buffer layer made of a III-V group compound semiconductor layer and an electrode forming layer. It is sectional structure drawing which shows that it consists of a body.
4 is a schematic diagram showing direct current (static) characteristics of the low-noise MESFET of Example 1. FIG.
FIG. 5 is a schematic diagram showing DC characteristics of a conventional low-noise MESFET in which a source / drain ohmic electrode formation layer for comparison is a hexagonal p-type gallium nitride layer.
6 is a schematic view showing a cross-sectional structure of a light emitting device (LED) of Example 2, and in particular, a cross-sectional schematic view showing that the laminated structure for device includes a buffer layer made of a III-V group compound semiconductor. FIG. FIG.
7 is a schematic view showing a planar structure of a light emitting device (LED) of Example 3, and in particular, a multilayer structure for a device is a buffer layer made of a III-V group compound semiconductor and a III-V group compound bonded thereto. FIG. It is a plane schematic diagram which shows that it consists of a structure containing a semiconductor junction layer.
8 is a schematic diagram of a cross-sectional structure taken along the broken line A-A ′ of the LED shown in FIG. 7;
FIG. 9 is a schematic diagram showing a cross-sectional structure of the laser diode of Example 4, and particularly a III-V group compound semiconductor in which the electrode formation layer is made relatively small in order to reduce the oscillation threshold voltage. It is a cross-sectional schematic diagram for showing the example comprised from the layer.
[Explanation of symbols]
   (101) Sapphire (alumina single crystal) substrate
(102) Low temperature buffer layer of aluminum nitride / gallium hexagonal crystal
(103) n-type lower cladding layer made of hexagonal gallium nitride
(104) Light emitting layer made of hexagonal gallium nitride / indium
(105) p-type upper cladding layer made of hexagonal aluminum nitride / gallium mixed crystal
(106) Contact layer for electrode formation made of hexagonal gallium nitride
(107) Laminated structure
(108) p-type electrode
(109) n-type electrode
(110) Cubic crystals, especially sphalerite or diamond structure type crystal substrates
(111) A first layer composed of a semiconductor layer mainly composed of cubic crystals constituting the active layer
(112) A second layer composed of a semiconductor layer mainly composed of cubic crystals constituting the active layer
(113) Active layer (channel layer) composed of a semiconductor layer mainly composed of cubic crystals
(114) Source electrode
(115) Drain electrode
(116) A low-temperature buffer layer made of a III-V compound semiconductor mainly composed of cubic crystals composed of boron, nitrogen, and a group V element other than nitrogen
(117) Lower cladding layer composed of a semiconductor material mainly composed of cubic crystals
(118) Active (light emitting) layer composed of a semiconductor material mainly composed of cubic crystals
(119) First upper cladding layer composed of a semiconductor material mainly composed of cubic crystals
(120) Second upper cladding layer composed of a semiconductor material mainly composed of cubic crystals
(121) A bonding layer made of a III-V compound semiconductor bonded to a III-V compound semiconductor buffer layer
(122) Gold (Au) thin film electrode
(123) Protective film made of nickel oxide
(124) Current blocking layer
(125) Contact layer for ohmic electrode formation
(126) Schottky gate electrode

Claims (3)

A buffer layer mainly composed of cubic crystal composed of boron arsenide nitride (BN _i As _k , where 0 <i <1, 0 <k <1, i + k = 1) is formed on a cubic substrate, and the buffer layer _{above, Al a Ga b in c N} d M 1-d (0 ≦ a ≦ 1,0 ≦ b ≦ 1,0 ≦ c ≦ 1, a + b + c = 1, M is a group V element other than nitrogen, 0 < An epitaxial wafer formed with an epitaxial thin film mainly composed of cubic crystals composed of d ≦ 1). A buffer layer mainly composed of cubic crystal composed of boron arsenide nitride (BN _i As _k , where 0 <i <1, 0 <k <1, i + k = 1) is formed on a cubic substrate, and the buffer layer _{above, Al a Ga b in c N} d M 1-d (0 ≦ a ≦ 1,0 ≦ b ≦ 1,0 ≦ c ≦ 1, a + b + c = 1, M is a group V element other than nitrogen, 0 < An epitaxial wafer manufacturing method for forming an epitaxial thin film mainly composed of cubic crystals consisting of d ≦ 1). A semiconductor device manufactured using the epitaxial wafer according to claim 1.

Images