JP3751551B2 - Ａ／ｄコンバータ - Google Patents
Ａ／ｄコンバータ Download PDFInfo
- Publication number
- JP3751551B2 JP3751551B2 JP2001315531A JP2001315531A JP3751551B2 JP 3751551 B2 JP3751551 B2 JP 3751551B2 JP 2001315531 A JP2001315531 A JP 2001315531A JP 2001315531 A JP2001315531 A JP 2001315531A JP 3751551 B2 JP3751551 B2 JP 3751551B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- gain
- digital
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＡ／Ｄコンバータに関し、特に、利得制御可能なＡ／Ｄコンバータに適用して好適なものである。
【０００２】
【従来の技術】
従来のＡ／Ｄコンバータにおいて、ゲイン設定信号によりＡ倍の入力信号増幅効果を得る場合、デジタルゲイン回路を用いてデジタル信号をＡ倍に増幅する方法があった。
しかし、この方法では、ノイズ成分もＡ倍に増幅されるため、Ｓ／Ｎ比の改善効果を得ることができなかった。
【０００３】
このため、ノイズ成分を増幅することなく、信号成分のみを増幅するため、Ａ／Ｄコンバータのアナログ側でアナログ入力信号を増幅する方法があった。
図６は、従来のＡ／Ｄコンバータの概略構成を示すブロック図である。
図６において、Ａ／Ｄコンバータには、アナログ部およびデジタル部が設けられ、アナログ部には、反転増幅器１１、１２およびアナログΔΣモジュレータ１３が設けられ、デジタル部には、デジタルフィルタ１４が設けられている。
【０００４】
ここで、反転増幅器１１には、オペアンプＯＰ１１、抵抗Ｒ１１、可変抵抗Ｒ１２およびコンデンサＣ２１が設けられ、オペアンプＯＰ１１の非反転入力端子はアナログ動作点電圧に接続されるとともに、オペアンプＯＰ１１の反転入力端子には抵抗Ｒ１１が接続され、オペアンプＯＰ１１の反転入力端子と出力端子との間には、可変抵抗Ｒ１２およびコンデンサＣ２１が並列接続されている。
【０００５】
また、反転増幅器１２には、オペアンプＯＰ１２、抵抗Ｒ１３、Ｒ１４およびコンデンサＣ２２が設けられ、オペアンプＯＰ１２の非反転入力端子はアナログ動作点電圧に接続されるとともに、オペアンプＯＰ１２の反転入力端子には抵抗Ｒ１３が接続され、オペアンプＯＰ１２の反転入力端子と出力端子との間には、抵抗Ｒ１４およびコンデンサＣ２２が並列接続されている。
【０００６】
そして、オペアンプＯＰ１１の出力端子はアナログΔΣモジュレータ１３の反転入力端子に接続されるとともに、抵抗Ｒ１３を介してオペアンプＯＰ１２の反転入力端子に接続され、オペアンプＯＰ１２の出力端子はアナログΔΣモジュレータ１３の非反転入力端子に接続されている。
ここで、反転増幅器１１の可変抵抗Ｒ１２の抵抗値はゲイン設定信号により設定され、Ａ倍の利得を得る場合、可変抵抗Ｒ１２の抵抗値と抵抗Ｒ１１の抵抗値との比Ｒ１２／Ｒ１１がＡになるように設定される。
【０００７】
また、入力信号を反転させるため、抵抗Ｒ１４の抵抗値と抵抗Ｒ１３の抵抗値との比Ｒ１４／Ｒ１３は１になるように設定される。
アナログ入力信号ＶＩＮ１が抵抗Ｒ１１を介してオペアンプＯＰ１１の反転入力端子に入力されると、そのアナログ入力信号ＶＩＮ１は反転増幅器１１により、Ｒ１２／Ｒ１１＝Ａ倍に反転増幅される。そして、Ａ倍に反転増幅されたアナログ信号ＶＩＮ２がアナログΔΣモジュレータ１３の反転入力端子に入力されるとともに、反転増幅器１２に入力される。
【０００８】
また、反転増幅器１１でＡ倍に反転増幅されたアナログ信号ＶＩＮ２が反転増幅器１２に入力されると、そのアナログ信号ＶＩＮ２が反転され、その反転されたアナログ信号ＶＩＮ３はアナログΔΣモジュレータ１３の非反転入力端子に入力される。
アナログ信号ＶＩＮ２、ＶＩＮ３がアナログΔΣモジュレータ１３に入力されると、アナログΔΣモジュレータ１３は、それら信号周波数より十分に速い所定周期でそれら信号をサンプリングしつつ、量子化を行なうことにより、アナログ信号ＶＩＮ２、ＶＩＮ３の差分をノイズシェーピングされたデジタル信号に変換する。
【０００９】
そして、アナログΔΣモジュレータ１３で得られたデジタル信号はデジタルフィルタ１４に入力され、ノイズシェーピング時に発生したノイズがデジタルフィルタ１４で除去され、さらに所望の出力データレートまで間引かれた後、デジタル信号として出力される。
これにより、ノイズ成分を増幅することなく、信号成分のみをＡ倍に増幅しつつ、Ａ／Ｄ変換を行なうことが可能となる。
【００１０】
【発明が解決しようとする課題】
しかしながら、図６のＡ／Ｄコンバータでは、アナログ入力信号を増幅するための反転増幅器１１が必要となるとともに、アナログ入力信号を反転するための反転増幅器１２が必要となる。
このため、図６のＡ／Ｄコンバータでは、消費電力が増加するとともに、チップレイアウト面積も増加するという問題があった。
【００１１】
そこで、本発明の目的は、消費電力の増加とチップレイアウト面積の増加を抑制しつつ、Ｓ／Ｎ比を改善することが可能な利得制御機能付きのＡ／Ｄコンバータを提供することである。
【００１２】
【課題を解決するための手段】
上述した課題を解決するために、請求項１記載のＡ／Ｄコンバータによれば、シングルエンドアナログ入力信号を差動アナログ入力信号に変換し、該差動アナログ入力信号をデジタル信号に変換すると共に、入力アナログ信号のゲインを可変に設定可能なＡ／Ｄコンバータにおいて、前記シングルエンドアナログ入力信号を前記差動アナログ入力信号の非反転入力とすると共に、前記シングルエンドアナログ入力信号を反転し、ゲイン設定信号に基づいて利得を変更する反転増幅器を備え、該反転増幅器の出力信号を前記差動アナログ入力信号の反転入力信号とすることを特徴とする。
【００１３】
これにより、差動アナログ入力信号の一方のみを増幅して、Ａ／Ｄコンバータに入力されるアナログ信号のゲインを制御することが可能となる。このため、アナログ部での増幅を１つの反転増幅器で行なうことが可能となり、Ａ／Ｄコンバータの利得制御を行なった場合においても、レイアウト面積や消費電力の増加を抑制しつつ、ノイズの増加を低減することが可能となる。
【００１４】
また、請求項２記載のＡ／Ｄコンバータによれば、前記ゲイン設定信号に基づいて、前記差動アナログ入力信号から変換されたデジタル信号のゲインを変更するデジタルゲイン回路をさらに備えることを特徴とする。
これにより、差動アナログ入力信号の片側増幅を行なったために、Ａ／Ｄコンバータの入力フルスケールレンジ分の利得に満たない場合においても、利得の不足分を補うことができる。
【００１５】
また、請求項３記載のＡ／Ｄコンバータによれば、前記差動アナログ入力信号をデジタル信号に変換する手段は、前記差動アナログ入力信号を入力とする差動デルタシグマ変調器と、該差動デルタシグマ変調器の出力をデジタル処理するデジタルフィルタとを備えることを特徴とする。
これにより、入力信号の帯域外にノイズをシフトさせつつ、Ａ／Ｄ変換を行なうことが可能となるとともに、その時発生したノイズを除去することが可能となり、変換精度を向上させることができる。
【００１６】
また、請求項４記載のＡ／Ｄコンバータによれば、前記デジタルゲイン回路は、前記デジタル信号をビットシフトするシフタを備えることを特徴とする。
これにより、デジタルゲイン回路の回路規模の増大を抑制することが可能となり、デジタル部で利得制御を行なった場合においても、レイアウト面積の増加を抑制することが可能となる。
【００１７】
また、請求項５記載のＡ／Ｄコンバータによれば、前記デジタルゲイン回路は、前記ゲイン設定信号に基づいて前記シフタのビットシフト数を制御することを特徴とする。
これにより、ゲイン設定信号を多値化することで、多段階のゲイン設定を行なうことが可能となる。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態に係るＡ／Ｄコンバータについて図面を参照しながら説明する。
図１は、本発明の一実施形態に係るＡ／Ｄコンバータの概略構成を示すブロック図である。
【００１９】
図１において、Ａ／Ｄコンバータには、アナログ部およびデジタル部が設けられ、アナログ部には、反転増幅器１およびアナログΔΣモジュレータ２が設けられ、デジタル部には、デジタルフィルタ３およびデジタルゲイン回路４が設けられている。
ここで、反転増幅器１には、オペアンプＯＰ１、抵抗Ｒ１、可変抵抗Ｒ２およびコンデンサＣ１が設けられ、オペアンプＯＰ１の非反転入力端子はアナログ動作点電圧に接続されるとともに、オペアンプＯＰ１の反転入力端子には抵抗Ｒ１が接続され、オペアンプＯＰ１の反転入力端子と出力端子との間には、可変抵抗Ｒ２およびコンデンサＣ１が並列接続され、オペアンプＯＰ１の出力端子はアナログΔΣモジュレータ２の反転入力端子に接続されている。
【００２０】
ここで、反転増幅器１の可変抵抗Ｒ２の抵抗値およびデジタルゲイン回路４のゲインは、ゲイン設定信号により設定することができる。
アナログ入力信号ＶＩＮ１は、アナログΔΣモジュレータ２の非反転入力端子ＩＮ＋に直接入力されるとともに、抵抗Ｒ１を介してオペアンプＯＰ１の反転入力端子に入力される。
【００２１】
アナログ入力信号ＶＩＮ１が抵抗Ｒ１を介してオペアンプＯＰ１の反転入力端子に入力されると、そのアナログ入力信号ＶＩＮ１は反転増幅器１により、（Ｒ２／Ｒ１）倍に反転増幅される。そして、（Ｒ２／Ｒ１）倍に反転増幅されたアナログ信号ＶＩＮ２がアナログΔΣモジュレータ２の反転入力端子ＩＮ−に入力される。
【００２２】
アナログ入力信号ＶＩＮ１がアナログΔΣモジュレータ２の非反転入力端子ＩＮ＋に入力されるとともに、（Ｒ２／Ｒ１）倍に反転増幅されたアナログ信号ＶＩＮ２がアナログΔΣモジュレータ２の反転入力端子ＩＮ−に入力されると、アナログΔΣモジュレータ２は、それら信号周波数より十分に速い所定周期でそれら信号をサンプリングしつつ、量子化を行なうことにより、アナログ信号ＶＩＮ１、ＶＩＮ２の差分をノイズシェーピングされたデジタル信号に変換する。
【００２３】
そして、アナログΔΣモジュレータ２で得られたデジタル信号はデジタルフィルタ３に入力され、ノイズシェーピング時に発生したノイズがデジタルフィルタ３で除去され、さらに、所望の出力データレートまで間引かれた後、デジタルゲイン回路４に入力される。そして、デジタルゲイン回路４でさらに増幅された後、デジタル信号として出力される。
【００２４】
これにより、アナログΔΣモジュレータ２の前段に反転増幅器１を１個設けるだけで、利得制御を行なうことが可能となり、チップレイアウト面積の増加を抑制しつつ、Ｓ／Ｎ比を改善することが可能となる。
また、デジタルフィルタ３の後段にデジタルゲイン回路４を設けることにより、上位ビット側へのビットシフトによりゲイン効果を実現することが可能となる。
【００２５】
このため、アナログΔΣモジュレータ２の差動入力の一方のみを増幅し、アナログΔΣモジュレータ２の差動入力をアンバランスにしてゲイン効果を得る本方式において、アナログ部で所望のゲインに対して不足が生じた場合、デジタル部にてゲインの不足分を補い、アナログΔΣモジュレータ２での入力フルスケールレンジを実現することが可能となる。ビットシフトによるゲイン効果なので、回路規模の増大を抑制することも可能となる。
【００２６】
図２は、本発明の一実施形態に係るアナログΔΣモジュレータの概略構成を示すブロック図である。
図２において、アナログΔΣモジュレータ２には、スイッチトキャパシタフィルタ回路Ｆ１〜Ｆ４、フィードバック回路Ｂ１〜Ｂ３、積分器８および量子化器９が設けられている。
【００２７】
ここで、スイッチトキャパシタフィルタ回路Ｆ１には、コンデンサＣ１１およびＭＯＳスイッチＭ１ａ、Ｍ１ｂ、Ｍ１ｃが設けられている。そして、コンデンサＣ１１の一端は、ＭＯＳスイッチＭ１ａを介して非反転入力ＩＮ＋に接続されるとともに、ＭＯＳスイッチＭ１ｂを介して反転入力ＩＮ−に接続され、コンデンサＣ１１の他端は、ＭＯＳスイッチＭ１ｃを介してアナログ動作点電圧に接続されるとともに、ＭＯＳスイッチＭ５ａを介して積分器８の反転入力に接続されている。
【００２８】
また、スイッチトキャパシタフィルタ回路Ｆ２には、コンデンサＣ１２およびＭＯＳスイッチＭ２ａ、Ｍ２ｂ、Ｍ２ｃが設けられている。そして、コンデンサＣ１２の一端は、ＭＯＳスイッチＭ２ａを介して反転入力ＩＮ−に接続されるとともに、ＭＯＳスイッチＭ２ｂを介して非反転入力ＩＮ＋に接続され、コンデンサＣ１２の他端は、ＭＯＳスイッチＭ２ｃを介してアナログ動作点電圧に接続されるとともに、ＭＯＳスイッチＭ５ｂを介して積分器８の非反転入力に接続されている。
【００２９】
また、スイッチトキャパシタフィルタ回路Ｆ３には、コンデンサＣ１３およびＭＯＳスイッチＭ３ａ、Ｍ３ｂ、Ｍ３ｃが設けられている。そして、コンデンサＣ１３の一端は、ＭＯＳスイッチＭ３ａを介してリファレンス信号入力（＋）に接続されるとともに、ＭＯＳスイッチＭ３ｂを介してアナログ動作点電圧に接続され、コンデンサＣ１３の他端は、ＭＯＳスイッチＭ３ｃを介してアナログ動作点電圧に接続されるとともに、フィードバック回路Ｂ２に接続されている。
【００３０】
また、スイッチトキャパシタフィルタ回路Ｆ４には、コンデンサＣ１４およびＭＯＳスイッチＭ４ａ、Ｍ４ｂ、Ｍ４ｃが設けられている。そして、コンデンサＣ１４の一端は、ＭＯＳスイッチＭ４ａを介してリファレンス信号入力（−）に接続されるとともに、ＭＯＳスイッチＭ４ｂを介してアナログ動作点電圧に接続され、コンデンサＣ１４の他端は、ＭＯＳスイッチＭ４ｃを介してアナログ動作点電圧に接続されるとともに、フィードバック回路Ｂ３に接続されている。
【００３１】
なお、コンデンサＣ１１、Ｃ１２の容量値はＣｓに設定され、コンデンサＣ１３、Ｃ１４の容量値はＣｒに設定される。
また、フィードバック回路Ｂ１にはインバータＩＶが設けられ、フィードバック回路Ｂ２にはＭＯＳスイッチＭ６ａ、Ｍ６ｂが設けられ、フィードバック回路Ｂ３にはＭＯＳスイッチＭ７ａ、Ｍ７ｂが設けられている。そして、フィードバック回路Ｂ１には、量子化器９からの出力が入力され、このフィードバック回路Ｂ１からは、量子化器９からの出力が反転された制御信号ＲＳ１が出力されるとともに、量子化器９からの出力がそのまま制御信号ＲＳ２として出力される。
【００３２】
ＭＯＳスイッチＭ６ａは、スイッチトキャパシタフィルタ回路Ｆ１の出力とスイッチトキャパシタフィルタ回路Ｆ３の出力との間に設けられ、制御信号ＲＳ１に基づいてこれらの間をオン／オフする。
ＭＯＳスイッチＭ６ｂは、スイッチトキャパシタフィルタ回路Ｆ２の出力とスイッチトキャパシタフィルタ回路Ｆ３の出力との間に設けられ、制御信号ＲＳ２に基づいてこれらの間をオン／オフする。
【００３３】
ＭＯＳスイッチＭ７ａは、スイッチトキャパシタフィルタ回路Ｆ１の出力とスイッチトキャパシタフィルタ回路Ｆ４の出力との間に設けられ、制御信号ＲＳ２に基づいてこれらの間をオン／オフする。
ＭＯＳスイッチＭ７ｂは、スイッチトキャパシタフィルタ回路Ｆ２の出力とスイッチトキャパシタフィルタ回路Ｆ４の出力との間に設けられ、制御信号ＲＳ１に基づいてこれらの間をオン／オフする。
【００３４】
積分器８には、オペアンプＯＰ２およびコンデンサＣ１５、Ｃ１６が設けられている。そして、オペアンプＯＰ２の一方の出力はコンデンサＣ１５を介して反転入力端子に接続されるとともに、オペアンプＯＰ２の他方の出力はコンデンサＣ１６を介して非反転入力端子に接続され、オペアンプＯＰ２からの出力は、量子化器９に入力される。
【００３５】
図３は、本発明の一実施形態に係るアナログΔΣモジュレータの動作例を示すタイミング図である。
図３において、図２のＭＯＳスイッチＭ１ａ、Ｍ１ｃ、Ｍ２ａ、Ｍ２ｃ、Ｍ３ａ、Ｍ３ｃ、Ｍ４ａ、Ｍ４ｃには、図３（ａ）の制御信号Ｓ１が入力され、制御信号Ｓ１がＨレベルの時、これらのＭＯＳスイッチＭ１ａ、Ｍ１ｃ、Ｍ２ａ、Ｍ２ｃ、Ｍ３ａ、Ｍ３ｃ、Ｍ４ａ、Ｍ４ｃはオンし、制御信号Ｓ１がＬレベルの時、これらのＭＯＳスイッチＭ１ａ、Ｍ１ｃ、Ｍ２ａ、Ｍ２ｃ、Ｍ３ａ、Ｍ３ｃ、Ｍ４ａ、Ｍ４ｃはオフする。
【００３６】
また、図２のＭＯＳスイッチＭ１ｂ、Ｍ２ｂ、Ｍ３ｂ、Ｍ４ｂ、Ｍ５ａ、Ｍ５ｂには、図３（ｂ）の制御信号Ｓ２が入力され、制御信号Ｓ２がＨレベルの時、これらのＭＯＳスイッチＭ１ｂ、Ｍ２ｂ、Ｍ３ｂ、Ｍ４ｂ、Ｍ５ａ、Ｍ５ｂはオンし、制御信号Ｓ２がＬレベルの時、これらのＭＯＳスイッチＭ１ｂ、Ｍ２ｂ、Ｍ３ｂ、Ｍ４ｂ、Ｍ５ａ、Ｍ５ｂはオフする。
【００３７】
ここで、アナログΔΣモジュレータの非反転入力端子ＩＮ＋には、非反転入力信号ＶIN+が入力され、アナログΔΣモジュレータの反転入力端子ＩＮ−には、反転入力信号ＶIN-が入力される。
そして、制御信号Ｓ１がＨレベル、制御信号Ｓ２がＬレベルの場合、スイッチトキャパシタフィルタ回路Ｆ１では、ＭＯＳスイッチＭ１ａ、Ｍ１ｃがオンし、非反転入力信号ＶIN+がサンプリングされる。そして、コンデンサＣ１１には、非反転入力信号ＶIN+に対応した電荷が蓄積される。
【００３８】
また、制御信号Ｓ１がＨレベル、制御信号Ｓ２がＬレベルの場合、スイッチトキャパシタフィルタ回路Ｆ２では、ＭＯＳスイッチＭ２ａ、Ｍ２ｃがオンし、反転入力信号ＶIN-がサンプリングされる。そして、コンデンサＣ１２には、反転入力信号ＶIN-に対応した電荷が蓄積される。
次に、制御信号Ｓ１がＬレベル、制御信号Ｓ２がＨレベルになった場合、スイッチトキャパシタフィルタ回路Ｆ１では、ＭＯＳスイッチＭ１ａ、Ｍ１ｃがオフするとともに、ＭＯＳスイッチＭ１ｂがオンし、さらに、ＭＯＳスイッチＭ５ａがオンする。このため、コンデンサＣ１１に蓄積された電荷Ｑ１が、オペアンプＯＰ２の反転入力端子に入力される。
【００３９】
ここで、コンデンサＣ１１に蓄積された電荷Ｑ１は、
Ｑ１＝Ｃｓ・（ＶIN+−ＶIN-）
となる。
また、制御信号Ｓ１がＬレベル、制御信号Ｓ２がＨレベルになった場合、スイッチトキャパシタフィルタ回路Ｆ２では、ＭＯＳスイッチＭ２ａ、Ｍ２ｃがオフするとともに、ＭＯＳスイッチＭ２ｂがオンし、さらに、ＭＯＳスイッチＭ５ｂがオンする。このため、コンデンサＣ１２に蓄積された電荷Ｑ２が、オペアンプＯＰ２の非反転入力端子に入力される。
【００４０】
ここで、コンデンサＣ１２に蓄積された電荷Ｑ２は、
Ｑ２＝Ｃｓ・（ＶIN-−ＶIN+）
となる。
そして、コンデンサＣ１１に蓄積された電荷Ｑ１がオペアンプＯＰ２の反転入力端子に入力されるとともに、コンデンサＣ１２に蓄積された電荷Ｑ２がオペアンプＯＰ２の非反転入力端子に入力されると、これらの電荷Ｑ１、Ｑ２が積分され、図３（ｃ）に示すように、これらの電荷Ｑ１、Ｑ２に対応した信号が量子化器９に出力される。
【００４１】
そして、量子化器９では、積分器８からの信号を受け取ると、積分器８から出力された信号を量子化し、図３（ｄ）に示すように、制御信号Ｓ１の立ち上がりのタイミングで量子化結果Ｄ１〜Ｄ４を出力する。
この量子化結果Ｄ１〜Ｄ４は、デジタルフィルタ３へ出力されるとともに、フィードバック回路Ｂ１に入力され、フィードバック回路Ｂ１において、制御信号ＲＳ１、ＲＳ２が生成される。
【００４２】
そして、制御信号ＲＳ１は、ＭＯＳスイッチＭ６ａ、Ｍ７ｂに供給され、量子化結果がＬレベルの場合、ＭＯＳスイッチＭ６ａ、Ｍ７ｂがオンする。
そして、リファレンス信号（＋）に対応してコンデンサＣ１３に蓄積された電荷が、オペアンプＯＰ２の反転入力端子にチャージ加算されるとともに、リファレンス信号（−）に対応してコンデンサＣ１４に蓄積された電荷が、オペアンプＯＰ２の非反転入力端子にチャージ加算される。
【００４３】
また、制御信号ＲＳ２は、ＭＯＳスイッチＭ６ｂ、Ｍ７ａに供給され、量子化結果がＨレベルの場合、ＭＯＳスイッチＭ６ｂ、Ｍ７ａがオンする。
そして、リファレンス信号（＋）に対応してコンデンサＣ１３に蓄積された電荷が、オペアンプＯＰ２の非反転入力端子にチャージ加算されるとともに、リファレンス信号（−）に対応してコンデンサＣ１４に蓄積された電荷が、オペアンプＯＰ２の反転入力端子にチャージ加算される。
【００４４】
次に、図１のＡ／Ｄコンバータのゲイン設定方法について説明する。
まず、Ａ／Ｄコンバータのゲインを０ｄＢに設定する場合、反転増幅器１の抵抗Ｒ１、Ｒ２の抵抗値を、Ｒ１：Ｒ２＝１：１＝５０ｋΩ：５０ｋΩに設定するとともに、デジタルゲイン回路４でのゲイン値を０ｄＢに設定する。
そして、アナログ入力信号ＶＩＮ１の振幅が１．８Ｖｐｐであるとすると、アナログΔΣモジュレータ２の非反転入力端子ＩＮ＋には、１．８Ｖｐｐの信号が入力され、アナログΔΣモジュレータ２の反転入力端子ＩＮ−には、−（Ｒ２／Ｒ１）・ＶＩＮ１＝−（５０ｋΩ／５０ｋΩ）・ＶＩＮ１＝−１．８Ｖｐｐの信号が入力される。
【００４５】
このため、アナログΔΣモジュレータ２の入力フルスケールレンジは、（１．８Ｖｐｐ−（−１．８Ｖｐｐ））＝３．６Ｖｐｐとなり、Ａ／Ｄコンバータのデジタル出力がフルスケールコードになる。
次に、アナログ入力信号ＶＩＮ１の振幅が０．３２Ｖｐｐとなった場合、アナログ入力信号ＶＩＮ１の振幅をアナログΔΣモジュレータ２の入力フルスケールレンジ＝３．６Ｖｐｐに対応させるため、Ａ／Ｄコンバータのゲインを１５ｄＢに設定する。
【００４６】
この場合、反転増幅器１の抵抗Ｒ１、Ｒ２の抵抗値を、Ｒ１：Ｒ２＝１：４．６２５＝５０ｋΩ：２３１．２５ｋΩに設定すると、アナログΔΣモジュレータ２の非反転入力端子ＩＮ＋には、０．３２Ｖｐｐの信号が入力され、アナログΔΣモジュレータ２の反転入力端子ＩＮ−には、−（Ｒ２／Ｒ１）・ＶＩＮ１＝−（２３１．２５ｋΩ／５０ｋΩ）・ＶＩＮ１＝−１．４８Ｖｐｐの信号が入力される。
【００４７】
この結果、アナログΔΣモジュレータ２の入力振幅は、（０．３２Ｖｐｐ−（−１．４８Ｖｐｐ））＝１．８Ｖｐｐとなり、アナログΔΣモジュレータ２の入力フルスケールレンジ＝３．６Ｖｐｐを得るためには、−２０・ｌｏｇ（１．８／３．６）＝６ｄＢだけ利得が不足する。
このため、デジタルゲイン回路４のゲインを６ｄＢに設定し、アナログ部での利得の不足分をデジタルゲイン回路４で補う。これにより、Ａ／Ｄコンバータ全体で１５ｄＢの利得を得ることができる。
【００４８】
ここで、デジタルゲイン回路４での６ｄＢ分のゲイン効果を上位ビット側への１ビットシフトで実現する。これにより、回路規模の増加を抑制しつつ、アナログ部でのゲインの不足分をデジタルゲイン回路４で補うことができる。
また、ゲイン設定信号を多値にするとともに、可変抵抗Ｒ２のタップを多段に切り分け、様々の抵抗値を選択可能としてもよく、さらに、デジタルゲイン回路４のビットシフト数も選択可能としてもよい。
【００４９】
これにより、回路規模の増加を抑制しつつ、多段のゲイン設定を行なうことが可能となる。
図４は、本発明の一実施形態に係るＡ／Ｄコンバータの多段のゲイン設定方法を示す図である。
図４（ａ）において、反転増幅器１の抵抗Ｒ１、Ｒ２の抵抗値を、Ｒ１：Ｒ２＝１：４．６２５＝５０ｋΩ：２３１．２５ｋΩに固定したままで、デジタルゲイン回路４のビットシフト数を１ビット増やすごとに、Ａ／Ｄコンバータのトータルゲインを６ｄＢずつ増加させることができる。
【００５０】
また、図４（ｂ）において、可変抵抗Ｒ２の抵抗値を調整することにより、Ａ／Ｄコンバータのトータルゲインをさらに細かく制御することができる。
ここで、可変抵抗Ｒ２の抵抗値およびデジタルゲイン回路４のビットシフト数を変化させた場合のＡ／Ｄコンバータのトータルゲインは、以下の式で求めることができる。
【００５１】
６×（ビットシフト数）
＋２０×ｌｏｇ（（１＋Ｒ２／（５０ｋΩ））／２） 単位ｄＢ
なお、図４の実施形態では、増幅を行なう方法について説明したが、可変抵抗Ｒ２の抵抗値およびデジタルゲイン回路４のビットシフト数は、減衰を行なうように設定してもよい。
【００５２】
図５は、本発明の一実施形態に係るＡ／ＤコンバータのＳ／Ｎを従来例と比較して示す図である。なお、図５（ａ）は、デジタル部のみで増幅を行なった場合、図５（ｂ）は、図６の従来例により増幅を行なった場合、図５（ｃ）は、図１の実施形態により増幅を行なった場合を示す。
図５（ａ）において、デジタル部のみで１５ｄＢ増幅を行なった場合、信号成分Ｓおよびノイズ成分Ｎのいずれも増幅されるため、デジタル信号出力の信号成分は５．６２Ｓになるとともに、ノイズ成分は５．６２Ｎになる。
【００５３】
また、図５（ｂ）において、図６の従来例により１５ｄＢ増幅を行なった場合、入力信号ＶＩＮの増幅がアナログ部で行なわれるため、信号成分Ｓのみが増幅され、デジタル信号出力の信号成分は５．６２Ｓになるとともに、ノイズ成分Ｎはそのままになる。
ただし、図６の従来例では、入力信号ＶＩＮの増幅を行なうため、アナログΔΣモジュレータ２の前段に２個の反転増幅器１１、１２を設ける必要がある。
【００５４】
このため、消費電力が増加するだけでなく、チップレイアウト面積も増加する。
一方、図５（ｃ）において、図１の実施形態により１５ｄＢ増幅を行なった場合、９ｄＢ分の増幅がアナログ部で行なわれ、ノイズ成分Ｎはそのままで、信号成分は２．８Ｓになる。
【００５５】
次に、デジタル部で残りの６ｄＢ分の増幅が行われ、ノイズ成分は２Ｎになるとともに、信号成分は５．６２Ｓになる。
ここで、図１の実施形態では、入力信号ＶＩＮの増幅を行なうため、アナログΔΣモジュレータ２の前段に１個の反転増幅器１を設けるだけでよく、消費電力の増加を抑制することが可能となるとともに、チップレイアウト面積の増加も抑制することができる。
【００５６】
また、デジタル部では利得の一部のみを増幅すればよく、ノイズ成分の増加を抑制しつつ、差動入力の片側増幅による利得の不足分を補うことが可能となるとともに、デジタル部での増幅をビットシフトで実現して、チップレイアウト面積の増加を抑制することができる。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、反転増幅器を反転入力側に設けるだけで、Ａ／Ｄコンバータに入力されるアナログ信号のゲインを制御することが可能となり、Ａ／Ｄコンバータの利得制御を行なった場合においても、レイアウト面積や消費電力の増加を抑制しつつ、ノイズの増加を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＡ／Ｄコンバータの概略構成を示すブロック図である。
【図２】本発明の一実施形態に係るアナログΔΣモジュレータの概略構成を示すブロック図である。
【図３】本発明の一実施形態に係るアナログΔΣモジュレータの動作例を示すタイミング図である。
【図４】本発明の一実施形態に係るＡ／Ｄコンバータの多段のゲイン設定方法を示す図である。
【図５】本発明の一実施形態に係るＡ／ＤコンバータのＳ／Ｎを従来例と比較して示す図である。
【図６】従来のＡ／Ｄコンバータの概略構成を示すブロック図である。
【符号の説明】
１ 反転増幅器
２ アナログΔΣモジュレータ（全差動スイッチトキャパシタフィルタ）
３ デジタルフィルタ
４ デジタルゲイン回路
ＯＰ１、ＯＰ２ オペアンプ
Ｒ１ 抵抗
Ｒ２ 可変抵抗
Ｃ１、Ｃ１１〜Ｃ１６ コンデンサ
Ｆ１〜Ｆ４ スイッチトキャパシタフィルタ回路
Ｂ１〜Ｂ３ フィードバック回路
８ 積分器
９ 量子化器
ＩＶ インバータ
Ｍ１ａ、Ｍ１ｂ、Ｍ１ｃ、Ｍ２ａ、Ｍ２ｂ、Ｍ２ｃ、Ｍ３ａ、Ｍ３ｂ、Ｍ３ｃ、Ｍ４ａ、Ｍ４ｂ、Ｍ４ｃ、Ｍ５ａ、Ｍ５ｂ、Ｍ６ａ、Ｍ６ｂ、Ｍ７ａ、Ｍ７ｂＭＯＳスイッチ
【発明の属する技術分野】
本発明はＡ／Ｄコンバータに関し、特に、利得制御可能なＡ／Ｄコンバータに適用して好適なものである。
【０００２】
【従来の技術】
従来のＡ／Ｄコンバータにおいて、ゲイン設定信号によりＡ倍の入力信号増幅効果を得る場合、デジタルゲイン回路を用いてデジタル信号をＡ倍に増幅する方法があった。
しかし、この方法では、ノイズ成分もＡ倍に増幅されるため、Ｓ／Ｎ比の改善効果を得ることができなかった。
【０００３】
このため、ノイズ成分を増幅することなく、信号成分のみを増幅するため、Ａ／Ｄコンバータのアナログ側でアナログ入力信号を増幅する方法があった。
図６は、従来のＡ／Ｄコンバータの概略構成を示すブロック図である。
図６において、Ａ／Ｄコンバータには、アナログ部およびデジタル部が設けられ、アナログ部には、反転増幅器１１、１２およびアナログΔΣモジュレータ１３が設けられ、デジタル部には、デジタルフィルタ１４が設けられている。
【０００４】
ここで、反転増幅器１１には、オペアンプＯＰ１１、抵抗Ｒ１１、可変抵抗Ｒ１２およびコンデンサＣ２１が設けられ、オペアンプＯＰ１１の非反転入力端子はアナログ動作点電圧に接続されるとともに、オペアンプＯＰ１１の反転入力端子には抵抗Ｒ１１が接続され、オペアンプＯＰ１１の反転入力端子と出力端子との間には、可変抵抗Ｒ１２およびコンデンサＣ２１が並列接続されている。
【０００５】
また、反転増幅器１２には、オペアンプＯＰ１２、抵抗Ｒ１３、Ｒ１４およびコンデンサＣ２２が設けられ、オペアンプＯＰ１２の非反転入力端子はアナログ動作点電圧に接続されるとともに、オペアンプＯＰ１２の反転入力端子には抵抗Ｒ１３が接続され、オペアンプＯＰ１２の反転入力端子と出力端子との間には、抵抗Ｒ１４およびコンデンサＣ２２が並列接続されている。
【０００６】
そして、オペアンプＯＰ１１の出力端子はアナログΔΣモジュレータ１３の反転入力端子に接続されるとともに、抵抗Ｒ１３を介してオペアンプＯＰ１２の反転入力端子に接続され、オペアンプＯＰ１２の出力端子はアナログΔΣモジュレータ１３の非反転入力端子に接続されている。
ここで、反転増幅器１１の可変抵抗Ｒ１２の抵抗値はゲイン設定信号により設定され、Ａ倍の利得を得る場合、可変抵抗Ｒ１２の抵抗値と抵抗Ｒ１１の抵抗値との比Ｒ１２／Ｒ１１がＡになるように設定される。
【０００７】
また、入力信号を反転させるため、抵抗Ｒ１４の抵抗値と抵抗Ｒ１３の抵抗値との比Ｒ１４／Ｒ１３は１になるように設定される。
アナログ入力信号ＶＩＮ１が抵抗Ｒ１１を介してオペアンプＯＰ１１の反転入力端子に入力されると、そのアナログ入力信号ＶＩＮ１は反転増幅器１１により、Ｒ１２／Ｒ１１＝Ａ倍に反転増幅される。そして、Ａ倍に反転増幅されたアナログ信号ＶＩＮ２がアナログΔΣモジュレータ１３の反転入力端子に入力されるとともに、反転増幅器１２に入力される。
【０００８】
また、反転増幅器１１でＡ倍に反転増幅されたアナログ信号ＶＩＮ２が反転増幅器１２に入力されると、そのアナログ信号ＶＩＮ２が反転され、その反転されたアナログ信号ＶＩＮ３はアナログΔΣモジュレータ１３の非反転入力端子に入力される。
アナログ信号ＶＩＮ２、ＶＩＮ３がアナログΔΣモジュレータ１３に入力されると、アナログΔΣモジュレータ１３は、それら信号周波数より十分に速い所定周期でそれら信号をサンプリングしつつ、量子化を行なうことにより、アナログ信号ＶＩＮ２、ＶＩＮ３の差分をノイズシェーピングされたデジタル信号に変換する。
【０００９】
そして、アナログΔΣモジュレータ１３で得られたデジタル信号はデジタルフィルタ１４に入力され、ノイズシェーピング時に発生したノイズがデジタルフィルタ１４で除去され、さらに所望の出力データレートまで間引かれた後、デジタル信号として出力される。
これにより、ノイズ成分を増幅することなく、信号成分のみをＡ倍に増幅しつつ、Ａ／Ｄ変換を行なうことが可能となる。
【００１０】
【発明が解決しようとする課題】
しかしながら、図６のＡ／Ｄコンバータでは、アナログ入力信号を増幅するための反転増幅器１１が必要となるとともに、アナログ入力信号を反転するための反転増幅器１２が必要となる。
このため、図６のＡ／Ｄコンバータでは、消費電力が増加するとともに、チップレイアウト面積も増加するという問題があった。
【００１１】
そこで、本発明の目的は、消費電力の増加とチップレイアウト面積の増加を抑制しつつ、Ｓ／Ｎ比を改善することが可能な利得制御機能付きのＡ／Ｄコンバータを提供することである。
【００１２】
【課題を解決するための手段】
上述した課題を解決するために、請求項１記載のＡ／Ｄコンバータによれば、シングルエンドアナログ入力信号を差動アナログ入力信号に変換し、該差動アナログ入力信号をデジタル信号に変換すると共に、入力アナログ信号のゲインを可変に設定可能なＡ／Ｄコンバータにおいて、前記シングルエンドアナログ入力信号を前記差動アナログ入力信号の非反転入力とすると共に、前記シングルエンドアナログ入力信号を反転し、ゲイン設定信号に基づいて利得を変更する反転増幅器を備え、該反転増幅器の出力信号を前記差動アナログ入力信号の反転入力信号とすることを特徴とする。
【００１３】
これにより、差動アナログ入力信号の一方のみを増幅して、Ａ／Ｄコンバータに入力されるアナログ信号のゲインを制御することが可能となる。このため、アナログ部での増幅を１つの反転増幅器で行なうことが可能となり、Ａ／Ｄコンバータの利得制御を行なった場合においても、レイアウト面積や消費電力の増加を抑制しつつ、ノイズの増加を低減することが可能となる。
【００１４】
また、請求項２記載のＡ／Ｄコンバータによれば、前記ゲイン設定信号に基づいて、前記差動アナログ入力信号から変換されたデジタル信号のゲインを変更するデジタルゲイン回路をさらに備えることを特徴とする。
これにより、差動アナログ入力信号の片側増幅を行なったために、Ａ／Ｄコンバータの入力フルスケールレンジ分の利得に満たない場合においても、利得の不足分を補うことができる。
【００１５】
また、請求項３記載のＡ／Ｄコンバータによれば、前記差動アナログ入力信号をデジタル信号に変換する手段は、前記差動アナログ入力信号を入力とする差動デルタシグマ変調器と、該差動デルタシグマ変調器の出力をデジタル処理するデジタルフィルタとを備えることを特徴とする。
これにより、入力信号の帯域外にノイズをシフトさせつつ、Ａ／Ｄ変換を行なうことが可能となるとともに、その時発生したノイズを除去することが可能となり、変換精度を向上させることができる。
【００１６】
また、請求項４記載のＡ／Ｄコンバータによれば、前記デジタルゲイン回路は、前記デジタル信号をビットシフトするシフタを備えることを特徴とする。
これにより、デジタルゲイン回路の回路規模の増大を抑制することが可能となり、デジタル部で利得制御を行なった場合においても、レイアウト面積の増加を抑制することが可能となる。
【００１７】
また、請求項５記載のＡ／Ｄコンバータによれば、前記デジタルゲイン回路は、前記ゲイン設定信号に基づいて前記シフタのビットシフト数を制御することを特徴とする。
これにより、ゲイン設定信号を多値化することで、多段階のゲイン設定を行なうことが可能となる。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態に係るＡ／Ｄコンバータについて図面を参照しながら説明する。
図１は、本発明の一実施形態に係るＡ／Ｄコンバータの概略構成を示すブロック図である。
【００１９】
図１において、Ａ／Ｄコンバータには、アナログ部およびデジタル部が設けられ、アナログ部には、反転増幅器１およびアナログΔΣモジュレータ２が設けられ、デジタル部には、デジタルフィルタ３およびデジタルゲイン回路４が設けられている。
ここで、反転増幅器１には、オペアンプＯＰ１、抵抗Ｒ１、可変抵抗Ｒ２およびコンデンサＣ１が設けられ、オペアンプＯＰ１の非反転入力端子はアナログ動作点電圧に接続されるとともに、オペアンプＯＰ１の反転入力端子には抵抗Ｒ１が接続され、オペアンプＯＰ１の反転入力端子と出力端子との間には、可変抵抗Ｒ２およびコンデンサＣ１が並列接続され、オペアンプＯＰ１の出力端子はアナログΔΣモジュレータ２の反転入力端子に接続されている。
【００２０】
ここで、反転増幅器１の可変抵抗Ｒ２の抵抗値およびデジタルゲイン回路４のゲインは、ゲイン設定信号により設定することができる。
アナログ入力信号ＶＩＮ１は、アナログΔΣモジュレータ２の非反転入力端子ＩＮ＋に直接入力されるとともに、抵抗Ｒ１を介してオペアンプＯＰ１の反転入力端子に入力される。
【００２１】
アナログ入力信号ＶＩＮ１が抵抗Ｒ１を介してオペアンプＯＰ１の反転入力端子に入力されると、そのアナログ入力信号ＶＩＮ１は反転増幅器１により、（Ｒ２／Ｒ１）倍に反転増幅される。そして、（Ｒ２／Ｒ１）倍に反転増幅されたアナログ信号ＶＩＮ２がアナログΔΣモジュレータ２の反転入力端子ＩＮ−に入力される。
【００２２】
アナログ入力信号ＶＩＮ１がアナログΔΣモジュレータ２の非反転入力端子ＩＮ＋に入力されるとともに、（Ｒ２／Ｒ１）倍に反転増幅されたアナログ信号ＶＩＮ２がアナログΔΣモジュレータ２の反転入力端子ＩＮ−に入力されると、アナログΔΣモジュレータ２は、それら信号周波数より十分に速い所定周期でそれら信号をサンプリングしつつ、量子化を行なうことにより、アナログ信号ＶＩＮ１、ＶＩＮ２の差分をノイズシェーピングされたデジタル信号に変換する。
【００２３】
そして、アナログΔΣモジュレータ２で得られたデジタル信号はデジタルフィルタ３に入力され、ノイズシェーピング時に発生したノイズがデジタルフィルタ３で除去され、さらに、所望の出力データレートまで間引かれた後、デジタルゲイン回路４に入力される。そして、デジタルゲイン回路４でさらに増幅された後、デジタル信号として出力される。
【００２４】
これにより、アナログΔΣモジュレータ２の前段に反転増幅器１を１個設けるだけで、利得制御を行なうことが可能となり、チップレイアウト面積の増加を抑制しつつ、Ｓ／Ｎ比を改善することが可能となる。
また、デジタルフィルタ３の後段にデジタルゲイン回路４を設けることにより、上位ビット側へのビットシフトによりゲイン効果を実現することが可能となる。
【００２５】
このため、アナログΔΣモジュレータ２の差動入力の一方のみを増幅し、アナログΔΣモジュレータ２の差動入力をアンバランスにしてゲイン効果を得る本方式において、アナログ部で所望のゲインに対して不足が生じた場合、デジタル部にてゲインの不足分を補い、アナログΔΣモジュレータ２での入力フルスケールレンジを実現することが可能となる。ビットシフトによるゲイン効果なので、回路規模の増大を抑制することも可能となる。
【００２６】
図２は、本発明の一実施形態に係るアナログΔΣモジュレータの概略構成を示すブロック図である。
図２において、アナログΔΣモジュレータ２には、スイッチトキャパシタフィルタ回路Ｆ１〜Ｆ４、フィードバック回路Ｂ１〜Ｂ３、積分器８および量子化器９が設けられている。
【００２７】
ここで、スイッチトキャパシタフィルタ回路Ｆ１には、コンデンサＣ１１およびＭＯＳスイッチＭ１ａ、Ｍ１ｂ、Ｍ１ｃが設けられている。そして、コンデンサＣ１１の一端は、ＭＯＳスイッチＭ１ａを介して非反転入力ＩＮ＋に接続されるとともに、ＭＯＳスイッチＭ１ｂを介して反転入力ＩＮ−に接続され、コンデンサＣ１１の他端は、ＭＯＳスイッチＭ１ｃを介してアナログ動作点電圧に接続されるとともに、ＭＯＳスイッチＭ５ａを介して積分器８の反転入力に接続されている。
【００２８】
また、スイッチトキャパシタフィルタ回路Ｆ２には、コンデンサＣ１２およびＭＯＳスイッチＭ２ａ、Ｍ２ｂ、Ｍ２ｃが設けられている。そして、コンデンサＣ１２の一端は、ＭＯＳスイッチＭ２ａを介して反転入力ＩＮ−に接続されるとともに、ＭＯＳスイッチＭ２ｂを介して非反転入力ＩＮ＋に接続され、コンデンサＣ１２の他端は、ＭＯＳスイッチＭ２ｃを介してアナログ動作点電圧に接続されるとともに、ＭＯＳスイッチＭ５ｂを介して積分器８の非反転入力に接続されている。
【００２９】
また、スイッチトキャパシタフィルタ回路Ｆ３には、コンデンサＣ１３およびＭＯＳスイッチＭ３ａ、Ｍ３ｂ、Ｍ３ｃが設けられている。そして、コンデンサＣ１３の一端は、ＭＯＳスイッチＭ３ａを介してリファレンス信号入力（＋）に接続されるとともに、ＭＯＳスイッチＭ３ｂを介してアナログ動作点電圧に接続され、コンデンサＣ１３の他端は、ＭＯＳスイッチＭ３ｃを介してアナログ動作点電圧に接続されるとともに、フィードバック回路Ｂ２に接続されている。
【００３０】
また、スイッチトキャパシタフィルタ回路Ｆ４には、コンデンサＣ１４およびＭＯＳスイッチＭ４ａ、Ｍ４ｂ、Ｍ４ｃが設けられている。そして、コンデンサＣ１４の一端は、ＭＯＳスイッチＭ４ａを介してリファレンス信号入力（−）に接続されるとともに、ＭＯＳスイッチＭ４ｂを介してアナログ動作点電圧に接続され、コンデンサＣ１４の他端は、ＭＯＳスイッチＭ４ｃを介してアナログ動作点電圧に接続されるとともに、フィードバック回路Ｂ３に接続されている。
【００３１】
なお、コンデンサＣ１１、Ｃ１２の容量値はＣｓに設定され、コンデンサＣ１３、Ｃ１４の容量値はＣｒに設定される。
また、フィードバック回路Ｂ１にはインバータＩＶが設けられ、フィードバック回路Ｂ２にはＭＯＳスイッチＭ６ａ、Ｍ６ｂが設けられ、フィードバック回路Ｂ３にはＭＯＳスイッチＭ７ａ、Ｍ７ｂが設けられている。そして、フィードバック回路Ｂ１には、量子化器９からの出力が入力され、このフィードバック回路Ｂ１からは、量子化器９からの出力が反転された制御信号ＲＳ１が出力されるとともに、量子化器９からの出力がそのまま制御信号ＲＳ２として出力される。
【００３２】
ＭＯＳスイッチＭ６ａは、スイッチトキャパシタフィルタ回路Ｆ１の出力とスイッチトキャパシタフィルタ回路Ｆ３の出力との間に設けられ、制御信号ＲＳ１に基づいてこれらの間をオン／オフする。
ＭＯＳスイッチＭ６ｂは、スイッチトキャパシタフィルタ回路Ｆ２の出力とスイッチトキャパシタフィルタ回路Ｆ３の出力との間に設けられ、制御信号ＲＳ２に基づいてこれらの間をオン／オフする。
【００３３】
ＭＯＳスイッチＭ７ａは、スイッチトキャパシタフィルタ回路Ｆ１の出力とスイッチトキャパシタフィルタ回路Ｆ４の出力との間に設けられ、制御信号ＲＳ２に基づいてこれらの間をオン／オフする。
ＭＯＳスイッチＭ７ｂは、スイッチトキャパシタフィルタ回路Ｆ２の出力とスイッチトキャパシタフィルタ回路Ｆ４の出力との間に設けられ、制御信号ＲＳ１に基づいてこれらの間をオン／オフする。
【００３４】
積分器８には、オペアンプＯＰ２およびコンデンサＣ１５、Ｃ１６が設けられている。そして、オペアンプＯＰ２の一方の出力はコンデンサＣ１５を介して反転入力端子に接続されるとともに、オペアンプＯＰ２の他方の出力はコンデンサＣ１６を介して非反転入力端子に接続され、オペアンプＯＰ２からの出力は、量子化器９に入力される。
【００３５】
図３は、本発明の一実施形態に係るアナログΔΣモジュレータの動作例を示すタイミング図である。
図３において、図２のＭＯＳスイッチＭ１ａ、Ｍ１ｃ、Ｍ２ａ、Ｍ２ｃ、Ｍ３ａ、Ｍ３ｃ、Ｍ４ａ、Ｍ４ｃには、図３（ａ）の制御信号Ｓ１が入力され、制御信号Ｓ１がＨレベルの時、これらのＭＯＳスイッチＭ１ａ、Ｍ１ｃ、Ｍ２ａ、Ｍ２ｃ、Ｍ３ａ、Ｍ３ｃ、Ｍ４ａ、Ｍ４ｃはオンし、制御信号Ｓ１がＬレベルの時、これらのＭＯＳスイッチＭ１ａ、Ｍ１ｃ、Ｍ２ａ、Ｍ２ｃ、Ｍ３ａ、Ｍ３ｃ、Ｍ４ａ、Ｍ４ｃはオフする。
【００３６】
また、図２のＭＯＳスイッチＭ１ｂ、Ｍ２ｂ、Ｍ３ｂ、Ｍ４ｂ、Ｍ５ａ、Ｍ５ｂには、図３（ｂ）の制御信号Ｓ２が入力され、制御信号Ｓ２がＨレベルの時、これらのＭＯＳスイッチＭ１ｂ、Ｍ２ｂ、Ｍ３ｂ、Ｍ４ｂ、Ｍ５ａ、Ｍ５ｂはオンし、制御信号Ｓ２がＬレベルの時、これらのＭＯＳスイッチＭ１ｂ、Ｍ２ｂ、Ｍ３ｂ、Ｍ４ｂ、Ｍ５ａ、Ｍ５ｂはオフする。
【００３７】
ここで、アナログΔΣモジュレータの非反転入力端子ＩＮ＋には、非反転入力信号ＶIN+が入力され、アナログΔΣモジュレータの反転入力端子ＩＮ−には、反転入力信号ＶIN-が入力される。
そして、制御信号Ｓ１がＨレベル、制御信号Ｓ２がＬレベルの場合、スイッチトキャパシタフィルタ回路Ｆ１では、ＭＯＳスイッチＭ１ａ、Ｍ１ｃがオンし、非反転入力信号ＶIN+がサンプリングされる。そして、コンデンサＣ１１には、非反転入力信号ＶIN+に対応した電荷が蓄積される。
【００３８】
また、制御信号Ｓ１がＨレベル、制御信号Ｓ２がＬレベルの場合、スイッチトキャパシタフィルタ回路Ｆ２では、ＭＯＳスイッチＭ２ａ、Ｍ２ｃがオンし、反転入力信号ＶIN-がサンプリングされる。そして、コンデンサＣ１２には、反転入力信号ＶIN-に対応した電荷が蓄積される。
次に、制御信号Ｓ１がＬレベル、制御信号Ｓ２がＨレベルになった場合、スイッチトキャパシタフィルタ回路Ｆ１では、ＭＯＳスイッチＭ１ａ、Ｍ１ｃがオフするとともに、ＭＯＳスイッチＭ１ｂがオンし、さらに、ＭＯＳスイッチＭ５ａがオンする。このため、コンデンサＣ１１に蓄積された電荷Ｑ１が、オペアンプＯＰ２の反転入力端子に入力される。
【００３９】
ここで、コンデンサＣ１１に蓄積された電荷Ｑ１は、
Ｑ１＝Ｃｓ・（ＶIN+−ＶIN-）
となる。
また、制御信号Ｓ１がＬレベル、制御信号Ｓ２がＨレベルになった場合、スイッチトキャパシタフィルタ回路Ｆ２では、ＭＯＳスイッチＭ２ａ、Ｍ２ｃがオフするとともに、ＭＯＳスイッチＭ２ｂがオンし、さらに、ＭＯＳスイッチＭ５ｂがオンする。このため、コンデンサＣ１２に蓄積された電荷Ｑ２が、オペアンプＯＰ２の非反転入力端子に入力される。
【００４０】
ここで、コンデンサＣ１２に蓄積された電荷Ｑ２は、
Ｑ２＝Ｃｓ・（ＶIN-−ＶIN+）
となる。
そして、コンデンサＣ１１に蓄積された電荷Ｑ１がオペアンプＯＰ２の反転入力端子に入力されるとともに、コンデンサＣ１２に蓄積された電荷Ｑ２がオペアンプＯＰ２の非反転入力端子に入力されると、これらの電荷Ｑ１、Ｑ２が積分され、図３（ｃ）に示すように、これらの電荷Ｑ１、Ｑ２に対応した信号が量子化器９に出力される。
【００４１】
そして、量子化器９では、積分器８からの信号を受け取ると、積分器８から出力された信号を量子化し、図３（ｄ）に示すように、制御信号Ｓ１の立ち上がりのタイミングで量子化結果Ｄ１〜Ｄ４を出力する。
この量子化結果Ｄ１〜Ｄ４は、デジタルフィルタ３へ出力されるとともに、フィードバック回路Ｂ１に入力され、フィードバック回路Ｂ１において、制御信号ＲＳ１、ＲＳ２が生成される。
【００４２】
そして、制御信号ＲＳ１は、ＭＯＳスイッチＭ６ａ、Ｍ７ｂに供給され、量子化結果がＬレベルの場合、ＭＯＳスイッチＭ６ａ、Ｍ７ｂがオンする。
そして、リファレンス信号（＋）に対応してコンデンサＣ１３に蓄積された電荷が、オペアンプＯＰ２の反転入力端子にチャージ加算されるとともに、リファレンス信号（−）に対応してコンデンサＣ１４に蓄積された電荷が、オペアンプＯＰ２の非反転入力端子にチャージ加算される。
【００４３】
また、制御信号ＲＳ２は、ＭＯＳスイッチＭ６ｂ、Ｍ７ａに供給され、量子化結果がＨレベルの場合、ＭＯＳスイッチＭ６ｂ、Ｍ７ａがオンする。
そして、リファレンス信号（＋）に対応してコンデンサＣ１３に蓄積された電荷が、オペアンプＯＰ２の非反転入力端子にチャージ加算されるとともに、リファレンス信号（−）に対応してコンデンサＣ１４に蓄積された電荷が、オペアンプＯＰ２の反転入力端子にチャージ加算される。
【００４４】
次に、図１のＡ／Ｄコンバータのゲイン設定方法について説明する。
まず、Ａ／Ｄコンバータのゲインを０ｄＢに設定する場合、反転増幅器１の抵抗Ｒ１、Ｒ２の抵抗値を、Ｒ１：Ｒ２＝１：１＝５０ｋΩ：５０ｋΩに設定するとともに、デジタルゲイン回路４でのゲイン値を０ｄＢに設定する。
そして、アナログ入力信号ＶＩＮ１の振幅が１．８Ｖｐｐであるとすると、アナログΔΣモジュレータ２の非反転入力端子ＩＮ＋には、１．８Ｖｐｐの信号が入力され、アナログΔΣモジュレータ２の反転入力端子ＩＮ−には、−（Ｒ２／Ｒ１）・ＶＩＮ１＝−（５０ｋΩ／５０ｋΩ）・ＶＩＮ１＝−１．８Ｖｐｐの信号が入力される。
【００４５】
このため、アナログΔΣモジュレータ２の入力フルスケールレンジは、（１．８Ｖｐｐ−（−１．８Ｖｐｐ））＝３．６Ｖｐｐとなり、Ａ／Ｄコンバータのデジタル出力がフルスケールコードになる。
次に、アナログ入力信号ＶＩＮ１の振幅が０．３２Ｖｐｐとなった場合、アナログ入力信号ＶＩＮ１の振幅をアナログΔΣモジュレータ２の入力フルスケールレンジ＝３．６Ｖｐｐに対応させるため、Ａ／Ｄコンバータのゲインを１５ｄＢに設定する。
【００４６】
この場合、反転増幅器１の抵抗Ｒ１、Ｒ２の抵抗値を、Ｒ１：Ｒ２＝１：４．６２５＝５０ｋΩ：２３１．２５ｋΩに設定すると、アナログΔΣモジュレータ２の非反転入力端子ＩＮ＋には、０．３２Ｖｐｐの信号が入力され、アナログΔΣモジュレータ２の反転入力端子ＩＮ−には、−（Ｒ２／Ｒ１）・ＶＩＮ１＝−（２３１．２５ｋΩ／５０ｋΩ）・ＶＩＮ１＝−１．４８Ｖｐｐの信号が入力される。
【００４７】
この結果、アナログΔΣモジュレータ２の入力振幅は、（０．３２Ｖｐｐ−（−１．４８Ｖｐｐ））＝１．８Ｖｐｐとなり、アナログΔΣモジュレータ２の入力フルスケールレンジ＝３．６Ｖｐｐを得るためには、−２０・ｌｏｇ（１．８／３．６）＝６ｄＢだけ利得が不足する。
このため、デジタルゲイン回路４のゲインを６ｄＢに設定し、アナログ部での利得の不足分をデジタルゲイン回路４で補う。これにより、Ａ／Ｄコンバータ全体で１５ｄＢの利得を得ることができる。
【００４８】
ここで、デジタルゲイン回路４での６ｄＢ分のゲイン効果を上位ビット側への１ビットシフトで実現する。これにより、回路規模の増加を抑制しつつ、アナログ部でのゲインの不足分をデジタルゲイン回路４で補うことができる。
また、ゲイン設定信号を多値にするとともに、可変抵抗Ｒ２のタップを多段に切り分け、様々の抵抗値を選択可能としてもよく、さらに、デジタルゲイン回路４のビットシフト数も選択可能としてもよい。
【００４９】
これにより、回路規模の増加を抑制しつつ、多段のゲイン設定を行なうことが可能となる。
図４は、本発明の一実施形態に係るＡ／Ｄコンバータの多段のゲイン設定方法を示す図である。
図４（ａ）において、反転増幅器１の抵抗Ｒ１、Ｒ２の抵抗値を、Ｒ１：Ｒ２＝１：４．６２５＝５０ｋΩ：２３１．２５ｋΩに固定したままで、デジタルゲイン回路４のビットシフト数を１ビット増やすごとに、Ａ／Ｄコンバータのトータルゲインを６ｄＢずつ増加させることができる。
【００５０】
また、図４（ｂ）において、可変抵抗Ｒ２の抵抗値を調整することにより、Ａ／Ｄコンバータのトータルゲインをさらに細かく制御することができる。
ここで、可変抵抗Ｒ２の抵抗値およびデジタルゲイン回路４のビットシフト数を変化させた場合のＡ／Ｄコンバータのトータルゲインは、以下の式で求めることができる。
【００５１】
６×（ビットシフト数）
＋２０×ｌｏｇ（（１＋Ｒ２／（５０ｋΩ））／２） 単位ｄＢ
なお、図４の実施形態では、増幅を行なう方法について説明したが、可変抵抗Ｒ２の抵抗値およびデジタルゲイン回路４のビットシフト数は、減衰を行なうように設定してもよい。
【００５２】
図５は、本発明の一実施形態に係るＡ／ＤコンバータのＳ／Ｎを従来例と比較して示す図である。なお、図５（ａ）は、デジタル部のみで増幅を行なった場合、図５（ｂ）は、図６の従来例により増幅を行なった場合、図５（ｃ）は、図１の実施形態により増幅を行なった場合を示す。
図５（ａ）において、デジタル部のみで１５ｄＢ増幅を行なった場合、信号成分Ｓおよびノイズ成分Ｎのいずれも増幅されるため、デジタル信号出力の信号成分は５．６２Ｓになるとともに、ノイズ成分は５．６２Ｎになる。
【００５３】
また、図５（ｂ）において、図６の従来例により１５ｄＢ増幅を行なった場合、入力信号ＶＩＮの増幅がアナログ部で行なわれるため、信号成分Ｓのみが増幅され、デジタル信号出力の信号成分は５．６２Ｓになるとともに、ノイズ成分Ｎはそのままになる。
ただし、図６の従来例では、入力信号ＶＩＮの増幅を行なうため、アナログΔΣモジュレータ２の前段に２個の反転増幅器１１、１２を設ける必要がある。
【００５４】
このため、消費電力が増加するだけでなく、チップレイアウト面積も増加する。
一方、図５（ｃ）において、図１の実施形態により１５ｄＢ増幅を行なった場合、９ｄＢ分の増幅がアナログ部で行なわれ、ノイズ成分Ｎはそのままで、信号成分は２．８Ｓになる。
【００５５】
次に、デジタル部で残りの６ｄＢ分の増幅が行われ、ノイズ成分は２Ｎになるとともに、信号成分は５．６２Ｓになる。
ここで、図１の実施形態では、入力信号ＶＩＮの増幅を行なうため、アナログΔΣモジュレータ２の前段に１個の反転増幅器１を設けるだけでよく、消費電力の増加を抑制することが可能となるとともに、チップレイアウト面積の増加も抑制することができる。
【００５６】
また、デジタル部では利得の一部のみを増幅すればよく、ノイズ成分の増加を抑制しつつ、差動入力の片側増幅による利得の不足分を補うことが可能となるとともに、デジタル部での増幅をビットシフトで実現して、チップレイアウト面積の増加を抑制することができる。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、反転増幅器を反転入力側に設けるだけで、Ａ／Ｄコンバータに入力されるアナログ信号のゲインを制御することが可能となり、Ａ／Ｄコンバータの利得制御を行なった場合においても、レイアウト面積や消費電力の増加を抑制しつつ、ノイズの増加を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＡ／Ｄコンバータの概略構成を示すブロック図である。
【図２】本発明の一実施形態に係るアナログΔΣモジュレータの概略構成を示すブロック図である。
【図３】本発明の一実施形態に係るアナログΔΣモジュレータの動作例を示すタイミング図である。
【図４】本発明の一実施形態に係るＡ／Ｄコンバータの多段のゲイン設定方法を示す図である。
【図５】本発明の一実施形態に係るＡ／ＤコンバータのＳ／Ｎを従来例と比較して示す図である。
【図６】従来のＡ／Ｄコンバータの概略構成を示すブロック図である。
【符号の説明】
１ 反転増幅器
２ アナログΔΣモジュレータ（全差動スイッチトキャパシタフィルタ）
３ デジタルフィルタ
４ デジタルゲイン回路
ＯＰ１、ＯＰ２ オペアンプ
Ｒ１ 抵抗
Ｒ２ 可変抵抗
Ｃ１、Ｃ１１〜Ｃ１６ コンデンサ
Ｆ１〜Ｆ４ スイッチトキャパシタフィルタ回路
Ｂ１〜Ｂ３ フィードバック回路
８ 積分器
９ 量子化器
ＩＶ インバータ
Ｍ１ａ、Ｍ１ｂ、Ｍ１ｃ、Ｍ２ａ、Ｍ２ｂ、Ｍ２ｃ、Ｍ３ａ、Ｍ３ｂ、Ｍ３ｃ、Ｍ４ａ、Ｍ４ｂ、Ｍ４ｃ、Ｍ５ａ、Ｍ５ｂ、Ｍ６ａ、Ｍ６ｂ、Ｍ７ａ、Ｍ７ｂＭＯＳスイッチ
Claims (5)
- シングルエンドアナログ入力信号を差動アナログ入力信号に変換し、該差動アナログ入力信号をデジタル信号に変換すると共に、入力アナログ信号のゲインを可変に設定可能なＡ／Ｄコンバータにおいて、
前記シングルエンドアナログ入力信号を前記差動アナログ入力信号の非反転入力とすると共に、前記シングルエンドアナログ入力信号を反転し、ゲイン設定信号に基づいて利得を変更する反転増幅器を備え、該反転増幅器の出力信号を前記差動アナログ入力信号の反転入力信号とすることを特徴とするＡ／Ｄコンバータ。 - 前記ゲイン設定信号に基づいて、前記差動アナログ入力信号から変換されたデジタル信号のゲインを変更するデジタルゲイン回路をさらに備えることを特徴とする請求項１記載のＡ／Ｄコンバータ。
- 前記差動アナログ入力信号をデジタル信号に変換する手段は、
前記差動アナログ入力信号を入力とする差動デルタシグマ変調器と、
該差動デルタシグマ変調器の出力をデジタル処理するデジタルフィルタとを備えることを特徴とする請求項１または２記載のＡ／Ｄコンバータ。 - 前記デジタルゲイン回路は、前記デジタル信号をビットシフトするシフタを備えることを特徴とする請求項１〜３のいずれか１項記載のＡ／Ｄコンバータ。
- 前記デジタルゲイン回路は、前記ゲイン設定信号に基づいて前記シフタのビットシフト数を制御することを特徴とする請求項４記載のＡ／Ｄコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001315531A JP3751551B2 (ja) | 2001-10-12 | 2001-10-12 | Ａ／ｄコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001315531A JP3751551B2 (ja) | 2001-10-12 | 2001-10-12 | Ａ／ｄコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124813A JP2003124813A (ja) | 2003-04-25 |
| JP3751551B2 true JP3751551B2 (ja) | 2006-03-01 |
Family
ID=19133683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001315531A Expired - Fee Related JP3751551B2 (ja) | 2001-10-12 | 2001-10-12 | Ａ／ｄコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3751551B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7049989B2 (en) * | 2004-10-01 | 2006-05-23 | Smiths Aerospace Llc | Unified analog input front end apparatus and method |
| EP1976127A4 (en) * | 2006-01-16 | 2009-03-25 | Pioneer Corp | DIGITAL RECEPTION DEVICE |
| US7289054B1 (en) | 2006-06-13 | 2007-10-30 | Toyota Jidosha Kabushiki Kaisha | Parallel oversampling algorithmic A/D converter and method of using the same |
| CN108494407A (zh) * | 2018-05-24 | 2018-09-04 | 佛山科学技术学院 | 一种电压到时间的转换电路 |
-
2001
- 2001-10-12 JP JP2001315531A patent/JP3751551B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003124813A (ja) | 2003-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5379040A (en) | Digital-to-analog converter | |
| EP1400017B1 (en) | A multi-level quantizer with current mode dem switch matrices and separate dem decision logic for a multibit sigma delta modulator | |
| JP4890503B2 (ja) | デルタシグマ変調器 | |
| JP3407871B2 (ja) | アナログデジタル混在δς変調器 | |
| JPH04229722A (ja) | 過サンプリング変換器 | |
| JP4331188B2 (ja) | デジタル／アナログ変換器および信号のデジタル／アナログ変換方法 | |
| CN100539416C (zh) | 前向放大滤波器电路 | |
| US20080062024A1 (en) | Method of controlling delta-sigma modulator and delta-sigma modulator | |
| JPH03190430A (ja) | アナログ‐デイジタル変換器 | |
| US20060061502A1 (en) | Switched-capacitor circuit and pipelined a/d converter | |
| JP2009260605A (ja) | Δς変調器及びδς型ａｄ変換器 | |
| CN111342840B (zh) | 精密的电流到数字转换器 | |
| US5835044A (en) | 1-Bit A/D converting device with reduced noise component | |
| US6515607B2 (en) | Delta-sigma modulator | |
| US5821890A (en) | ΔΣ analog-to-digital converter having built-in variable-gain end | |
| JP3751551B2 (ja) | Ａ／ｄコンバータ | |
| US6741197B1 (en) | Digital-to-analog converter (DAC) output stage | |
| JP4662826B2 (ja) | スイッチ制御回路、δς変調回路、及びδς変調型ａｄコンバータ | |
| JPH04243326A (ja) | オーバサンプリングｄ−ａ変換器 | |
| US20100052961A1 (en) | Delta sigma analog-to-digital converter | |
| US20060022855A1 (en) | High-resolution sigma-delta converter | |
| KR100766073B1 (ko) | 단일 ｄａｃ 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기 | |
| JPH07106974A (ja) | Ｄａ変換器 | |
| KR100828271B1 (ko) | 스위치 제어 회로, δ∑ 변조 회로, 및 δ∑ 변조형 ａｄ컨버터 | |
| US20240364358A1 (en) | Sigma-delta modulator and method for operating a sigma-delta modulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3751551 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081216 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081216 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081216 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |