JP3747845B2

JP3747845B2 - 固体撮像素子の駆動方法

Info

Publication number: JP3747845B2
Application number: JP2001370099A
Authority: JP
Inventors: 孝伊堂寺
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-12-25
Filing date: 2001-12-04
Publication date: 2006-02-22
Anticipated expiration: 2021-12-04
Also published as: JP2002262183A; US20020105587A1; US6683647B2

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子の駆動方法に関し、特に、複数位相のクロックで駆動制御されるＣＣＤ固体撮像素子の駆動方法に関する。
【０００２】
【従来の技術】
従来、代表的な固体撮像素子の駆動方法、即ち、ＣＣＤ固体撮像素子の駆動方法では、一般的に、図６に示すような駆動タイミングで電極が駆動制御されている。
【０００３】
図６において参照されている電極端子ＶΦ１，ＶΦ２，ＶΦ３は、Ｖ−ＣＣＤ（垂直転送電荷結合素子）のパケットを形成するための３種類のポリ（Poly）Ｓｉ電極に接続された電極端子の端子名である。
【０００４】
また、上記の電極端子ＶΦ１，ＶΦ２，ＶΦ３に対応して示されているクロックΦ１，Φ２，Φ３の電圧波形は、上記の電極端子ＶΦ１，ＶΦ２，ＶΦ３を介してそれぞれ上記ポリＳｉ電極に印加される駆動電圧の波形である。
【０００５】
Ｖ−ＣＣＤの取扱い可能な電荷量（以下、「ＱＶ」と呼称する）は、上記Ｖ−ＣＣＤのパケットの大きさによって決定される。
図７は、従来の固体撮像素子のＶ−ＣＣＤの駆動タイミングを示すタイミングチャートである。
【０００６】
図７において、符号Ａ〜Ｆは、Ｖ−ＣＣＤにポテンシャルの井戸を形成するための制御区間を示す。
このポテンシャルの井戸を形成するための制御区間とは、より具体的には、電極端子ＶΦ１，ＶΦ２，ＶΦ３を介して上記Ｖ−ＣＣＤを駆動している３相のクロックΦ１，Φ２，Φ３が、それぞれ或る値の電圧レベルを保ってそれぞれ電極端子ＶΦ１，ＶΦ２，ＶΦ３に投入されている状態から、この状態が変化する（即ち、上記３相のクロックΦ１，Φ２，Φ３のうち、いずれかの電圧レベルが変化する）に至るまでの時間帯で示される区間として定義される。
【０００７】
従来は、電極端子ＶΦ１，ＶΦ２，ＶΦ３に、３相のクロックΦ１，Φ２，Φ３の或る値の電圧レベルがそれぞれ印加されている制御区間の長さ（即ち、時間長）は、全ての制御区間Ａ〜Ｆのいずれにおいても常に一定となっていた。
【０００８】
なお、ＣＣＤ一般に関する事情として、現在では、多画素化の要求が急であり、それに伴って、ＣＣＤを構成するユニットセルのサイズの小型化が必要となってきている。
【０００９】
【発明が解決しようとする課題】
ところで、上記図６に示すような従来のＶ−ＣＣＤの駆動方法では、各制御区間の長さが等しいので、ＣＣＤの電極は、その構造上、或るタイミングでクロックが入力される入力側から見た端部の電極では、他の電極よりも配線長が長くなるので、該タイミングで入力されたクロックの伝播時間に遅延が生じることになる。
【００１０】
また、この電極の構造は、図３に示すように、３種類の電極が互いに積層化された複雑な電極構造となっている。
これらの事情により、各電極間でインピーダンスに違いが生じ、そのため、各電極間で時定数に差が生じる。従って、この場合、時定数が大きい電極で、前述のＱＶが決定されてしまうといった事情が生じ、そのため、従来は、十分な大きさのＱＶを確保することができなくなるといった課題が有った。
【００１１】
また、前述のユニットセルサイズの小型化に伴い、Ｖ−ＣＣＤの面積も狭まり、従って、この面からも、十分な大きさのＱＶを確保することができなくなるといった課題が有った。
【００１２】
ちなみに、十分な大きさのＱＶを確保することができない場合は、出力された画像は、奥行きの感じられない画像となり、このことは、固体撮像素子の画質面での深刻な問題点となっていた。
【００１３】
本発明は、以上のような従来の固体撮像素子の駆動方法における課題に鑑みてなされたものであり、固体撮像素子の駆動に適用して、十分な大きさの取扱い電荷量を確保することができる固体撮像素子の駆動方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明では上記の課題を解決するために、半導体基板上に、複数の電荷結合素子を配置して成る固体撮像素子の駆動方法において、前記電荷結合素子に対応した複数の電極のうち、最も時定数が大きい電極に所定の駆動電圧が印加された時点を起点とする制御区間の長さを、該制御区間を除く他の全ての制御区間の長さよりも長くなるように制御することを特徴とする固体撮像素子の駆動方法が提供される。
【００１５】
即ち、本発明では、固体撮像素子の電荷結合素子の構造上、時定数が最も大きい電極（例えば、駆動クロックの入力側から見た配線長の長い電極や、最下層に積載された電極）での駆動電圧の立ち上がり時間の遅延による影響を解消するために、上記電極に駆動電圧が印加された時点を起点とする制御区間の長さ（時間の長さ）を他の制御区間の長さよりも長くなるように駆動制御して、上記電極の実効振幅が所定の規定値に落ちつくまでの時間帯を設定することにより、電荷結合素子の取扱い電荷量を十分な大きさで確保することができるようにしている。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
まず、一般的な固体撮像素子に含まれているＣＣＤの構造と動作原理を説明する。
【００１７】
図１は、一般的な固体撮像素子に含まれるＣＣＤの平面構造と動作原理を説明するための説明図である。
図１に示す固体撮像素子では、ホトダイオード３がマトリクスを構成するように配置され、ホトダイオード３の列間に垂直転送ＣＣＤ１が配置され、垂直転送ＣＣＤ１の一方の端に水平転送ＣＣＤ２が配置されている。
【００１８】
垂直転送ＣＣＤ１は、各ホトダイオード３において光の強さに応じて発生した電荷を、所定のタイミングで垂直方向に転送し、水平転送ＣＣＤ２は、この転送された電荷を受けて、これを、さらに水平方向に所定のタイミングで転送する。
【００１９】
図２は、一般的な固体撮像素子に含まれるＣＣＤの断面構造と動作原理を説明するための説明図である。
図２（ａ）は、ＣＣＤの構造を示す断面図であり、図２（ｂ），（ｃ）は、３相駆動ＣＣＤの動作原理を示す説明図である。
【００２０】
図２（ａ）では、半導体基板を形成するｐ形Ｓｉ基板１０上に、薄い酸化膜１１を挟んで３個１組の複数の電極１２が、互いに等間隔で近接して配置され、該３個１組の電極１２毎に、３相のクロックΦ１，Φ２，Φ３でそれぞれ駆動される３種類の配線が接続されている。
【００２１】
図２（ｃ）の１段目に示すように、時刻ｔ０では、クロックΦ１で駆動される電極の直下に、ポテンシャルの井戸が形成されて、ここに電荷（少数キャリア）が蓄積される。
【００２２】
次に、図２（ｃ）の２，３段目に示すように、時刻ｔ１から時刻ｔ２にかけて、上記蓄積された電荷は、クロックΦ２で駆動される電極の直下に転送される。このようにして、３相のクロックΦ１，Φ２，Φ３を、図２（ｂ）のタイミングで入力することにより、順次、電荷を転送することができる。
【００２３】
図３は、本発明に係る固体撮像素子に含まれるＶ−ＣＣＤの構造を示す断面図である。
半導体基板３１上には、酸化膜３２を挟んで第１層目の電極（ＶΦ１），第２層目の電極（ＶΦ３），第３層目の電極（ＶΦ２）で示す３種類の電極を積層化して形成している。
【００２４】
なお、上記の符号（（ＶΦ１），（ＶΦ２），（ＶΦ３））は、それぞれ電極端子ＶΦ１，ＶΦ２，ＶΦ３に接続された電極を示すものとする。
上記の３種類の電極は、互いに積層化された複雑な電極構造となっているので、各電極間でインピーダンスに違いが生じ、そのため、各電極間で時定数に差がある。
【００２５】
図４は、本発明の実施の形態に係る固体撮像素子のＶ−ＣＣＤの駆動タイミングを示すタイミングチャートである。
図４において、符号ＶΦ１，ＶΦ２，ＶΦ３は、本実施の形態に係るＶ−ＣＣＤのパケットを形成するためのポリＳｉ電極に接続された電極端子の端子名である。また、符号Ａ〜Ｆは、電荷が蓄積されるポテンシャルの井戸を形成するための制御区間を示す。
【００２６】
本実施の形態においても、以下、従来と同様に、この制御区間を、Ｖ−ＣＣＤを駆動している３相のクロックΦ１，Φ２，Φ３が、それぞれ或る状態の電圧レベルを保ってそれぞれ電極端子ＶΦ１，ＶΦ２，ＶΦ３に投入されている状態から、この状態が変化する（即ち、上記３相のクロックΦ１，Φ２，Φ３のうち、いずれかの電圧レベルが変化する）に至るまでの時間帯で示される区間として定義する。
【００２７】
ここで、制御区間Ａは、第１層目の電極（ＶΦ１）に印加されるクロックΦ１が立ち上がるタイミングを起点とする制御区間であって、第１層目の電極（ＶΦ１）は配線長が長く、最下層に積載されている電極であって、他の電極に比べて時定数が最も大きい。
【００２８】
さらに、図４において、電極端子ＶΦ１，ＶΦ２，ＶΦ３に対応して示されているクロックΦ１，Φ２，Φ３の電圧波形は、ポリＳｉ電極直下のポテンシャルの井戸に蓄積された電荷を転送するために、この電極端子ＶΦ１，ＶΦ２，ＶΦ３にそれぞれ接続された上記ポリＳｉ電極上に印加される駆動電圧の波形を示している。
【００２９】
図７に示す従来の固体撮像素子のＶ−ＣＣＤの駆動タイミングにおいては、全ての制御区間の長さが等しいが、図４に示す本実施の形態に係る固体撮像素子のＶ−ＣＣＤの駆動タイミングでは、制御区間Ａの制御区間の長さ（時間長）を（ｎ＋（ｍ×５））とし、制御区間Ｂ〜Ｆの各々の制御区間の長さを（ｎ−ｍ）としている。即ち、制御区間Ａの長さが他の制御区間Ｂ〜Ｆの各々の長さよりも長くなるように駆動制御している。
【００３０】
図５は、本発明の実施の形態に係る固体撮像素子の駆動タイミングにおけるパケット内のポテンシャルの深さを示した説明図である。
図５において、各符号の意味は、図４と同じであるが、図５では、各電極と制御区間の組合せ毎に、それぞれのパケット内に形成されるポテンシャルの深さを示している。
【００３１】
以下、図５を参照しつつ、図４に示す本実施の形態に係る固体撮像素子の駆動タイミングの原理を説明する。
図５を参照すると、電荷転送時にパケットが最小になるタイミングは、制御区間Ｂ，Ｄ，Ｆの３箇所となる。
【００３２】
ここで、上記したＶ−ＣＣＤの構造上、電極端子ＶΦ１に接続された電極については、時定数が最も大きいので、印加される電圧が所定の電圧値に立ち上がるまでに長い時間を要する。そのため、電極端子ＶΦ１に接続された電極の実効振幅が低い時点で、電極端子ＶΦ２に接続された電極に印加される電圧の電圧値が所定のレベルに立ち上がってしまった場合、制御区間Ｂ，Ｄ，Ｆのうち、制御区間Ｂが、最も小さいパケットを形成する。
【００３３】
そこで、図４に示すように、制御区間Ａの長さを、他の制御区間の長さよりも大きくなるように駆動制御することによって、電極端子ＶΦ１の実効振幅が所定の規定値に落ちつくまでの時間を確保している。
【００３４】
この駆動方法の駆動タイミングによれば、電極端子ＶΦ１に接続された電極に印加された電圧波形が完全に立ち上がってから、電極端子ＶΦ２に接続された電極に印加された電圧波形が立ち上がることになるので、前述のＱＶを大きくすることができる。
【００３５】
以下、図４に示す制御区間Ａの長さの決定に関与する要因を考察する。
まず、ＱＶを決定する要因をタイミングを含めて考察すると、それは、制御区間Ａの長さと、制御区間Ｂ〜Ｆの各々の長さであることが分かる。即ち、ＱＶは、両者のバランスで決定される。
【００３６】
制御区間Ａの長さを大きく設定し過ぎると、制御区間Ｂ〜ＦにおいてＱＶが低下し、また、図７に示す従来方法のように、制御区間Ａ〜Ｆの各々の長さを一定量のｎとして設定すると、制御区間Ａの長さ（＝ｎ）で、ＱＶが決定されてしまうことになる。
【００３７】
なお、１つの事例として、図７に示す従来の固体撮像素子のＶ−ＣＣＤの制御区間の各々の長さを、ｎ（＝８４／６）として比較すると、本実施の形態に係る固体撮像素子の駆動タイミングでは、制御区間Ａの長さを１９とし、残りの制御区間Ｂ〜Ｆの各々の長さを（８４−１９）／５＝１３と設定することができる。
【００３８】
ここで、電極端子ＶΦ１の時定数が大きい場合は、それに応じて、制御区間Ａの長さを大きく設定する必要があるが、設計・製造技術等の改良により、電極端子ＶΦ１に接続された電極の時定数を小さくできる場合には、制御区間Ａの長さを小さく設定することができる。
【００３９】
なお、上記の本実施の形態では、固体撮像素子に含まれるＣＣＤセンサーとして、Ｖ−ＣＣＤに限定して説明したが、一般には、Ｖ−ＣＣＤとは限らない他の任意のＣＣＤに対しても、本実施の形態に係る制御方法を適用することが可能である。
【００４０】
また、上記の本実施の形態では、駆動電圧の位相を３に限定したが、一般には、任意の複数の位相を有する駆動電圧を使用することが可能である。
【００４１】
【発明の効果】
以上に説明したとおり、本発明では、固体撮像素子のＣＣＤの構造上、時定数が最も大きい電極での印加電圧の立ち上がり時間の遅延による影響を解消するために、上記電極に入力されるクロックが立ち上がるタイミングを起点とする制御区間の長さ（時間の長さ）が他の制御区間の長さよりも長くなるように駆動制御することにより、上記電極の実効振幅が所定の規定値に落ちつくまでの時間帯を設定したので、ＣＣＤの取扱い電荷量を十分な大きさで確保することができる。
【００４２】
また、固体撮像素子の小型化や多画素化の要求に対応することが可能となる。さらに、固体撮像素子の小型化の代償として生じていた取扱い電荷量の低下を抑制することが可能となる。
【図面の簡単な説明】
【図１】一般的な固体撮像素子に含まれるＣＣＤの平面構造と動作原理を説明するための説明図である。
【図２】一般的な固体撮像素子に含まれるＣＣＤの断面構造と動作原理を説明するための説明図である。
【図３】本発明に係る固体撮像素子に含まれるＶ−ＣＣＤの構造を示す断面図である。
【図４】本発明の実施の形態に係る固体撮像素子のＶ−ＣＣＤの駆動タイミングを示すタイミングチャートである。
【図５】本発明の実施の形態に係る固体撮像素子の駆動タイミングにおけるパケット内のポテンシャルの深さを示した説明図である。
【図６】従来の固体撮像素子のＣＣＤの一般的な駆動方法を示すタイミングチャートである。
【図７】従来の固体撮像素子のＣＣＤの駆動タイミングを示すタイミングチャートである。

Claims

半導体基板上に、複数の電荷結合素子を配置して成る固体撮像素子の駆動方法において、
前記電荷結合素子に対応した複数の電極のうち、最も時定数が大きい電極に所定の駆動電圧が印加された時点を起点とする制御区間の長さを、該制御区間を除く他の全ての制御区間の長さよりも長くなるように制御することを特徴とする固体撮像素子の駆動方法。
前記電荷結合素子は、電荷を垂直方向に転送する垂直転送電荷結合素子であることを特徴とする請求項１記載の固体撮像素子の駆動方法。
前記最も時定数が大きい電極に所定の駆動電圧が印加された時点を起点とする制御区間を除き、他の全ての制御区間の長さが等しくなるように制御することを特徴とする請求項１記載の固体撮像素子の駆動方法。
前記電荷結合素子に対応した複数の電極のうち、前記駆動電圧を印加するための配線が前記半導体基板上において最も長い電極に所定の駆動電圧が印加された時点を起点とする制御区間の長さを、該制御区間を除く他の全ての制御区間の長さよりも長くなるように制御することを特徴とする請求項１記載の固体撮像素子の駆動方法。
前記電荷結合素子に対応した複数の電極の各々には、複数の位相を有する駆動電圧の位相のうち、いずれかの位相の駆動電圧が印加されることを特徴とする請求項１記載の固体撮像素子の駆動方法。
前記複数の位相に対応する電極を一通り分備えて成る任意の１つの組に属する電極は、互いに積層されていることを特徴とする請求項５記載の固体撮像素子の駆動方法。
前記電荷結合素子に対応した複数の電極のうち、最下層に積層される電極に所定の駆動電圧が印加された時点を起点とする制御区間の長さを、該制御区間を除く他の全ての制御区間の長さよりも長くなるように制御することを特徴とする請求項６記載の固体撮像素子の駆動方法。