JP3744743B2

JP3744743B2 - チューナコントロール用半導体集積回路

Info

Publication number: JP3744743B2
Application number: JP27135099A
Authority: JP
Inventors: 文博佐々木; 静石村
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1999-09-24
Filing date: 1999-09-24
Publication date: 2006-02-15
Anticipated expiration: 2019-09-24
Also published as: JP2001094397A

Description

【０００１】
【発明の属する技術分野】
本発明は、ラジオ受信機のチューナをコントロールするチューナコントロール用半導体集積回路に関する。
【０００２】
【従来の技術】
従来より、ラジオ受信機においては、予め定めた放送局についてのチューニングデータを記憶しておき、ワンタッチでこれを読み出してチューニングができるようになっている。
【０００３】
このようなチューニングデータの記憶は、ＬＳＩなどの半導体集積回路内のＲＡＭが利用されている。しかし、ＲＡＭは、電源電圧が低くなると、内部のデータを維持することができない。このため、電池交換などの際に、データが消えてしまうという問題があった。
【０００４】
そこで、電池からの電源電圧の入力端子に、電圧保持用のコンデンサを接続することが行われている。これによって、電池を取り外してもある程度の時間は、電源電圧を維持することができ、ＲＡＭのデータを維持することができる。
【０００５】
【発明が解決しようとする課題】
ここで、このようなコンデンサを設ける場合には、コンデンサからの電流が電池の方に逆流しないようにコンデンサと電池の間に逆流用のダイオードが必要になる。ところが、このダイオードを設けると、ダイオードにおける電圧降下が生じる。電池駆動の回路の場合、ダイオードの損失により消費電力が増加し電池による駆動時間が短くなるとともに、また電池電圧が低くなってもなるべく動作を継続したいという要求があり、このダイオードも不要としたいという要求があった。
【０００６】
本発明は、上記課題に鑑みなされたものであり、放送局についてのチューニングデータを効果的に保持できるチューナコントロール用半導体集積回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、ラジオ受信機のチューナをコントロールするチューナコントロール用半導体集積回路であって、外部のチューニングスイッチの操作に基づいて、希望局周波数を決定する周波数決定手段と、複数の放送局についての希望局周波数に対応するチューニング用データを記憶するフラッシュメモリと、外部の設定スイッチが操作されて信号が出力されたときに前記周波数決定手段により決定している希望局周波数についてのチューニング用データを前記フラッシュメモリに書き込む書き込み回路と、外部の昇圧回路からの高電圧を受け入れ、フラッシュメモリにチューニング用データの書き込みが行われる時に前記高電圧をフラッシュメモリに供給する書き込み制御回路と、を含み、前記昇圧回路からの高電圧は、チューナにおけるローカル周波数の調整用の電圧として利用されることを特徴とする。
【０００８】
これによって、フラッシュメモリに放送局についてのチューニングデータを記憶したため、電池交換の際にデータが消えることを防止できる。また、逆流防止用のダイオードが不要であり、電源電圧の低下を少なくできる。
【０００９】
また、外部の昇圧回路からの高電圧を受け入れ、この高電圧を利用してフラッシュメモリへのデータ書き込みを行い、かつ前記昇圧回路からの高電圧は、チューナにおけるローカル周波数の調整用の電圧として利用されることが好適である。これによって、昇圧回路を共用することができ、回路の効率化を図ることができる。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１１】
図１は、本実施形態の半導体集積回路を利用するラジオ受信機についての回路である。アンテナ１０で受信された受信信号は、受信回路１２に入る。この受信回路１２は、ミキサ１４を有しており、ここで受信信号はローカル発振器１６から供給されるローカル周波数信号と混合され、ＩＦ信号に変換される。ＩＦ信号は、ＩＦフィルタ１８に供給され、ここで中間周波数以外の信号を除去する。ＩＦフィルタ１８の出力は、検波回路２０で検波されて、音声信号となり、出力される。なお、受信回路１２は、チューナ用の半導体集積回路として形成される。
【００１２】
ここで、ローカル発振器１６には、他端がアースに接続されたバラクタダイオード２２が接続されており、このバラクタダイオード２２の容量に応じて、ローカル発振器１６の共振周波数が変更され、その結果ローカル発振器１６からのローカル周波数が変更される。ローカル発振器１６の出力であるローカル周波数信号は、直流カットコンデンサ２４で直流成分がカットされた後、インバータ２６と抵抗２８の並列接続において所定の増幅がされ、プログラム分周器３０に供給される。
【００１３】
プログラム分周器３０は、希望放送局の周波数にＩＦを加算して得たローカル周波数が、基準周波数（例えば１０ｋＨｚ）になるように分周する。そして、この設定されたローカル周波数を分周して基準周波数になるように分周比を設定する。
【００１４】
すなわち、プログラム分周器３０には、処理回路６０が接続されており、この処理回路６０がユーザの操作に基づく、希望局周波数を検出し、これに基づく、分周比を算出する。そして、この分周比についての設定信号をプログラム分周器３０に供給する。
【００１５】
このプログラム分周器３０の出力は、位相比較器３２に供給される。この位相比較器３２には、基準発振器３４からの基準周波数信号が供給され、この位相比較を行う。そして、位相ずれについての信号を出力する。この位相ずれについての信号はＬＰＦ３６により、交流成分が除去され、バラクタダイオードのカソード側に供給される。従って、位相比較器３２において得られた位相ずれに応じて、位相ずれが０となるようにバラクタダイオード２２の容量が調整され、ローカル発振器１６からのローカル周波数が、希望局周波数＋ＩＦになる。すなわち、ＰＬＬ（フェイズ・ロック・ループ）回路が形成されている。
【００１６】
ここで、処理回路６０には、チューニングスイッチ６２が接続されており、処理回路６０は、このチューニングスイッチ６２の操作に基づいて、希望局周波数を決定し、プログラム分周器３０の分周比を決定する。また、処理回路６０には、ＲＡＭ６４が接続されており、処理回路６０の各種の処理の際にこのＲＡＭ６４が記憶エリアとして利用される。
【００１７】
さらに、処理回路６０には、設定スイッチ６６（６６−１〜６６−ｎ）が接続されているとともに、フラッシュメモリ６８が接続されている。そして、設定スイッチ６６のいずれかをオンすることによって、処理回路６０はそのときの希望局周波数についてのチューニングデータを取り込み、これをフラッシュメモリ６８の対応するアドレスに記憶する。すなわち、設定スイッチ６６−１〜６６−ｎに対し、予めフラッシュメモリ６８の対応アドレスが割り付けられており、そこに設定スイッチ６６の操作時のチューニングデータが記憶される。ここで、このチューニングデータの記憶のための設定スイッチ６６の操作は、所定時間以上の継続したオンまたは２度押し等の特別の操作を検知したときに行う。
【００１８】
一方、設定スイッチ６６を通常の操作によりオンした場合には、処理回路６０は、フラッシュメモリの対応するアドレスからチューニングデータを読み出す。そして、このチューニングデータに基づいて、プログラム分周器３０の分周比を決定することで、チューニングデータに対応する希望局の受信が行われる。
【００１９】
ここで、フラッシュメモリ６８には、電圧制御回路７０が接続されている。この電圧制御回路７０は、外部から供給される１２Ｖの高電圧をフラッシュメモリの書き込み消去時に供給するものである。すなわち、処理回路６０において、フラッシュメモリ６８へのチューニングデータの書き込みを行う場合には、処理回路６０よりアドレスバスを通じて該当アドレスをアドレッシングする。そして、書き込み電圧として、電圧制御回路７０が１２Ｖの高電圧を書き込み電圧としてフラッシュメモリ６８に供給する。これによって、フラッシュメモリにおいて、該当アドレスへのデータ書き込みが行われる。また、リセット時などにおいて、処理回路６０がフラッシュメモリ６８の記憶内容を消去する際にも、電圧制御回路７０から高電圧が供給される。
【００２０】
なお、フラッシュメモリ６８からの読み出し、ＲＡＭ６４の書き込みおよび読み出しには、通常の電源電圧（例えば、１．５Ｖ）が利用される。また、ＲＡＭ６４と、フラッシュメモリ６８のアドレスは、空間的には同一の空間とすることで、ＲＡＭに記憶していた場合に読み出しができる。
【００２１】
このように、本実施形態においては、放送局についてのチューニングデータをフラッシュメモリ６８に記憶した。このため、電源電圧が低下、例えば０Ｖになってもその記憶内容が消えない。従って、電池を取り外した場合にもデータが消えることがない。また、コンデンサが不要であり、逆流防止用のダイオードも不要となる。従って、電池電圧の電圧降下のない状態で、電池電圧を利用することができる。
【００２２】
ここで、フラッシュメモリ６８の書き込み、消去には、１２Ｖ程度の高電圧が必要である。また、バラクタダイオード２２は、０〜１２Ｖ程度の高電圧の印加によりその容量が変化する。そこで、ＬＰＦ３６の出力には、１２Ｖの昇圧電圧が印加されるようになっている。そして、ＬＰＦ３６の出力により、０〜１２Ｖの範囲でバラクタダイオード２２への印加電圧を制御する。
【００２３】
この１２Ｖの昇圧電圧の発生のための昇圧回路について説明する。電池４０からの１．５Ｖの電源電圧は各種の回路にそのまま供給されるが、昇圧回路のコイル４２にも供給される。このコイル４２の他端には、ツェナーダイオード４４のアノードが接続されており、このツェナーダイオード４４のカソードには、他端がアースに接続されたコンデンサ４６が接続されている。
【００２４】
また、コイル４２とツェナーダイオード４４のアノードとの接続点には、トランジスタ４８が接続されている。従って、このトランジスタ４８を信号発生器５０からの所定の交流信号によって、オンオフすることで、コイル４２への電流を急激に変化させることができ、ここに逆起電力が発生して、これがツェナーダイオード４４を介し、コンデンサ４６に充電される。これによって、コンデンサ４６の上端（アースと反対側）において、高電圧が得られる。
【００２５】
ここで、ツェナーダイオード４４の降伏電圧は１２Ｖに設定されている。従って、コンデンサ４６の上端電圧が１２Ｖを越えた場合には、ツェナーダイオード４４に逆方向電流（降伏電流）が流れる。トランジスタ４８はオンオフしており、このトランジスタ４８を介して、余分の電流はアースに流れる。また、この構成によれば、トランジスタ４８のオフ時にトランジスタ４８に印加される電圧も基本的に１２Ｖである。そこで、耐圧１５Ｖ程度のトランジスタを利用しても、問題が生じない。
【００２６】
さらに、本実施形態においては、ツェナーダイオード４４は、降伏電流を直接アースに流すものではない。降伏電流を直接アースに流すと、大電流がアースに向けて流れ、出力である昇圧電圧にノイズがのる。本実施形態の構成によって、降伏電流はトランジスタ４８を介して流れ、直接アースに流れないので、このような問題が解消できる。
【００２７】
なお、トランジスタ４８として、ＦＥＴ（電圧効果トランジスタ）を利用することが好適であるが、ＮＰＮトランジスタなどでもよい。また、図１において、一点鎖線で、半導体集積回路の境界を示した。このように、コイル、コンデンサ、電池などが基本的に集積回路の外に配置される。
【００２８】
【発明の効果】
以上説明したように、本発明によれば、フラッシュメモリに放送局についてのチューニングデータを記憶したため、電池交換の際にデータが消えることを防止できる。また、逆流防止用のダイオードが不要であり、電源電圧の低下を少なくできるとともに、ダイオードの損失を除去でき、電池による駆動時間を改善することができる。
【図面の簡単な説明】
【図１】実施形態の半導体集積回路を含むラジオ受信機の構成を示す図である。
【符号の説明】
１２受信回路、２２バラクタダイオード、４０電池、４２コイル、４４ツェナーダイオード、４６コンデンサ、４８トランジスタ、５０信号発生器、６０処理回路、６２チューニングスイッチ、６４ＲＡＭ、６６設定スイッチ、６８フラッシュメモリ、７０電圧制御回路。

Claims

ラジオ受信機のチューナをコントロールするチューナコントロール用半導体集積回路であって、
外部のチューニングスイッチの操作に基づいて、希望局周波数を決定する周波数決定手段と、
複数の放送局についての希望局周波数に対応するチューニング用データを記憶するフラッシュメモリと、
外部の設定スイッチが操作されて信号が出力されたときに前記周波数決定手段により決定している希望局周波数についてのチューニング用データを前記フラッシュメモリに書き込む書き込み回路と、
外部の昇圧回路からの高電圧を受け入れ、フラッシュメモリにチューニング用データの書き込みが行われる時に前記高電圧をフラッシュメモリに供給する書き込み制御回路と、
を含み、
前記昇圧回路からの高電圧は、チューナにおけるローカル周波数の調整用の電圧として利用されることを特徴とするチューナコントロール用半導体集積回路。
請求項１に記載の回路において、
さらに、前記外部の昇圧回路はコイルを含んでおり、
この昇圧回路におけるコイル電流のオンオフを制御するスイッチングトランジスタを内蔵することを特徴とするチューナコントロール用半導体集積回路。