JP3744480B2

JP3744480B2 - Manufacturing method of chip parts

Info

Publication number: JP3744480B2
Application number: JP2002231394A
Authority: JP
Inventors: 英一瓜生; 祥吾中山; 智幸鷲崎; 一夫大石; 和俊松村; 弘治西村
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2002-08-08
Filing date: 2002-08-08
Publication date: 2006-02-08
Anticipated expiration: 2019-10-27
Also published as: JP2003059742A

Description

【０００１】
【発明の属する技術分野】
本発明は、各種電子機器に使用される例えばチップインダクタ等のチップ部品の製造方法に関するものである。
【０００２】
【従来の技術】
従来のチップ部品について説明する。
【０００３】
従来のチップ部品は、特許第２５１１８８９号公報に記載されたものが知られている。
【０００４】
以下、従来のチップ部品について、図９を用いて説明する。
【０００５】
絶縁基板１は抵抗体２を備え、絶縁基板１の両端部に端子２ａが設けられている。絶縁基板１の両端部に抵抗体２の端部と接続するように、めっきの下地としての銀などからなる端面電極としての銀系電極膜３が設けられている。銀系電極膜３の表面に中間めっき層としてのニッケル膜４が設けられ、且つニッケル膜４の表面にはんだ膜５が設けられている。端子２ａは、銀系電極膜３、ニッケル膜４、はんだ膜５で構成されている。
【０００６】
以上のように構成された従来のチップ部品について、以下にその製造方法を図９，１０を用いて説明する。
【０００７】
まず、絶縁基板１に抵抗体２を備え、絶縁基板１の両端部に抵抗体２の端部と接続するように、めっきの下地としての銀などからなる銀系電極膜３を設ける。
【０００８】
次に、銀系電極膜３の表面にニッケル膜４、ニッケル膜４の表面にはんだ膜５をそれぞれめっきによって形成し、チップ部品６を得る。
【０００９】
ここで、この後チップ部品６を表面処理するが、表面処理の前に予め筒状容器７にやし油（高沸点液体）８を入れ、筒状容器７の上部を加熱器９によって２５０℃〜２８０℃に加熱しておく。高温になったやし油８は比重が軽いため、筒状容器７内におけるやし油８は、筒状容器７内の上部から下部へ向かって高温状態から低温状態となる温度勾配ができ、筒状容器７の底部側は常温を保っている。
【００１０】
最後に、チップ部品６を表面処理するために、チップ部品６をパーツフィーダ１０から筒状容器７へ落下させる。このとき、筒状容器７の上部の２５０℃〜２８０℃に加熱されたやし油８にチップ部品６が触れると、はんだ膜５が溶融され、そして重力で筒状容器７内を自然落下し、はんだ膜５の凝固温度まで温度が下がったやし油８に触れるとはんだ膜５が凝固する。そして、はんだ膜５の表面が滑らかになったチップ部品６が筒状容器７の底部に溜まる。
【００１１】
【発明が解決しようとする課題】
しかしながら上記した従来のチップ部品は、液体のやし油８内ではんだ膜５を溶融しているため、はんだ膜５が凝固したとき、はんだ膜５の形状や寸法は、落下状態などの様々な要因でばらつき、これにより、はんだ膜５の実装面となる部分の絶縁基板１からの突出寸法５ａがばらつく。この結果、はんだ膜５が実装基板と接合されるようにチップ部品を実装基板に実装したときチップ部品が傾き、実装不良を起こすという課題を有していた。
【００１２】
本発明は、上記従来の課題を解決するもので、実装不良を起こさないチップ部品の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために本発明のチップ部品の製造方法は、内部導体と電気的に接続されるように、磁性体と前記内部導体からなるチップ部品本体の端部に設けられ、且つめっきの下地を構成する複数の端面電極を形成する工程と、前記複数の端面電極の表面に複数の中間めっき層を形成する工程と、前記複数の中間めっき層の表面に複数の低融点金属めっき層を形成する工程と、前記低融点金属めっき層が酸化しない雰囲気中で前記低融点金属めっき層を溶融することにより、前記チップ部品本体の端部における前記端面電極、中間めっき層、低融点金属めっき層の未形成箇所、あるいは前記低融点金属めっき層の薄くなった箇所の有無が表面の光沢状態の検査により同時に確認可能な前記低融点金属めっき層の表面を得る工程とを備えたもので、低融点金属めっき層が酸化しない雰囲気中で低融点金属めっき層を溶融するため、低融点金属めっき層が溶融した後に再び凝固したときの低融点金属めっき層の表面状態を確認することによって、端面電極と中間めっき層と低融点金属めっき層との形成不良選別が同時に、且つ容易に行えるという作用を有するものである。
【００１４】
【発明の実施の形態】
本発明の請求項１に記載の発明は、内部導体と電気的に接続されるように、磁性体と前記内部導体からなるチップ部品本体の端部に設けられ、且つめっきの下地を構成する複数の端面電極を形成する工程と、前記複数の端面電極の表面に複数の中間めっき層を形成する工程と、前記複数の中間めっき層の表面に複数の低融点金属めっき層を形成する工程と、前記低融点金属めっき層が酸化しない雰囲気中で前記低融点金属めっき層を溶融することにより、前記チップ部品本体の端部における前記端面電極、中間めっき層、低融点金属めっき層の未形成箇所、あるいは前記低融点金属めっき層の薄くなった箇所の有無が表面の光沢状態の検査により同時に確認可能な前記低融点金属めっき層の表面を得る工程とを備えたもので、この製造方法によれば、低融点金属めっき層が酸化しない雰囲気中で低融点金属めっき層を溶融するため、低融点金属めっき層が溶融した後に再び凝固したときの低融点金属めっき層の表面状態を確認することによって、端面電極と中間めっき層と低融点金属めっき層との形成不良選別が同時に、且つ容易に行えるという作用を有するものである。
【００１５】
請求項２に記載の発明は、内部導体と電気的に接続されるように、磁性体と前記内部導体からなるチップ部品本体の端部に設けられ、且つめっきの下地を構成する複数の端面電極を形成する工程と、前記複数の端面電極の表面に複数の中間めっき層を形成する工程と、前記複数の中間めっき層の表面に複数の低融点金属めっき層を形成する工程と、前記低融点金属めっき層が酸化しない雰囲気中で前記低融点金属めっき層を溶融することにより、前記チップ部品本体の端部における前記端面電極、中間めっき層、低融点金属めっき層の未形成箇所、あるいは前記低融点金属めっき層の薄くなった箇所の有無が表面の光沢状態の検査により確認可能な前記低融点金属めっき層の表面を得る工程と、前記溶融した低融点金属めっき層の表面の光沢状態の検査によって前記未形成箇所または薄くなった箇所の有無を確認し、これにより、前記端面電極、中間めっき層、低融点金属めっき層の形成不良の選別を同時に行う検査工程とを備えたもので、この製造方法によれば、低融点金属めっき層が酸化しない雰囲気中で低融点金属めっき層が溶融した後に再び凝固したときの低融点金属めっき層の表面状態を確認するため、上記した請求項１記載の発明と同じ理由によって、端面電極と中間めっき層と低融点金属めっき層の形成不良選別が同時に、且つ容易に行えるという作用を有するものである。
【００１９】
以下、本発明の一実施の形態におけるチップ部品の一例としてチップインダクタの製造方法について図面を参照しながら説明する。
【００２０】
図１は本発明の一実施の形態におけるチップインダクタの斜視図、図２は本発明の一実施の形態におけるチップインダクタの分解斜視図、図３は本発明の一実施の形態におけるチップインダクタのＡ−Ａ線断面図である。なお、図１〜図３は、チップインダクタの一種で内部導体を複数有するチップインダクタアレイを示している。
【００２１】
図１〜図３において、チップインダクタ本体１１の両端部にそれぞれ複数の端子１２が設けられている。チップインダクタ本体１１は、第１の磁性体シート１３、第２の磁性体シート１５、第１の磁性体シート１３に形成された複数の内部導体１４、第２の磁性体シート１５に形成された複数のバイア電極１６、第３の磁性体シート１７で構成されている。複数の内部導体１４が形成された第１の磁性体シート１３は２つ設けられており、２つの内部導体１４はバイア電極１６によって接続され、独立したコイル状導体が複数（図１では４つ）形成される。つまり、チップインダクタ本体１１は磁性体と内部導体１４とバイア電極１６を備えている。コイル状導体の上下には内部導体１４が露出しないように第３の磁性体シート１７を適当な厚みになるように設けている。なお、第１の磁性体シート１３、第２の磁性体シート１５、第３の磁性体シート１７はフェライトからなる。また、内部導体１４の形状として、螺旋状、渦巻き状、蛇行状などがある。
【００２２】
そして、チップインダクタ本体１１の端部に、コイル状導体と電気的に接続されるようにめっきの下地を構成する複数の端面電極１８が、複数の端面電極１８の表面には複数の中間めっき層１９が、複数の中間めっき層１９の表面には複数の低融点金属めっき層２０がそれぞれ設けられている。
【００２３】
なお、複数の端子１２における低融点金属めっき層２０の実装面となる部分の前記チップインダクタ本体１１からの突出寸法２１が全てほぼ等しくなっている。
【００２４】
ただし、図２は端面電極１８、中間めっき層１９、低融点金属めっき層２０を、図３は内部導体１４、バイア電極１６をそれぞれ省略している。
【００２５】
以上のように構成された本発明の一実施の形態におけるチップインダクタについて、以下にその製造方法を図面を参照しながら説明する。
【００２６】
まず、図４（ａ）〜（ｃ）に示すように、複数の内部導体１４が形成された第１の磁性体シート１３、複数のバイア電極１６が形成された第２の磁性体シート１５、第３の磁性体シート１７をそれぞれ設ける。
【００２７】
次に、図４（ｄ）に示すように、バイア電極１６によって内部導体１４同士を接続して、独立したコイル状導体を複数形成し、コイル状導体の上下に内部導体１４が露出しないように第３の磁性体シート１７を適当な厚みになるように積層してチップインダクタ本体１１を設ける。そして、このチップインダクタ本体１１を焼結する。このとき、チップインダクタ本体１１の端部にコイル状導体の端部（内部導体１４）が表出している。
【００２８】
次に、チップインダクタ本体１１の両端部に、チップインダクタ本体１１から表出したコイル状導体の端部（内部導体１４）と電気的に接続されるように、めっきの下地としての端面電極１８を形成する。この端面電極１８は銀を印刷することによって設ける。
【００２９】
次に、端面電極１８の表面に、めっきによってニッケルや銅などからなる中間めっき層１９を形成する。
【００３０】
次に、中間めっき層１９の表面に、めっきによって錫やはんだなどの低融点金属めっき層２０を形成する。
【００３１】
なお、複数の端子１２における低融点金属めっき層２０の実装面となる部分のチップインダクタ本体１１からの突出寸法２１が、全てほぼ等しくなるようになっている。
【００３２】
次に、低融点金属めっき層２０をＮ₂雰囲気中のトンネル炉で溶融させる。このとき、アルミナなどセラミックからなる平板を低融点金属めっき層２０の実装面となる部分に接触させた状態にして、低融点金属めっき層２０の融点以上の温度で低融点金属めっき層２０を溶融させる。ただし、端面電極１８と中間めっき層１９は溶融しないようにする。
【００３３】
なお、平板は上面が平面状で、低融点金属めっき層２０を溶融させても形状変化などを起こさない耐熱性があり、さらに低融点金属めっき層２０が付着しないような材質であれば何でもよい。また、低融点金属めっき層２０の溶融はバッチ処理でもよく、Ｎ₂の濃度は９９．９％以上が望ましい。さらに、雰囲気はＮ₂中でなくても、アルゴンなどの不活性ガス中、あるいは真空中などの低融点金属めっき層２０を酸化させない雰囲気中であればよく、酸素の濃度は１００ｐｐｍ以下が望ましい。
【００３４】
このように低融点金属めっき層２０を溶融することによって、低融点金属めっき層２０を溶融した後に洗浄する必要がないため、コストが低減できる。一方従来のチップ部品の製造方法のように、やし油８などのオイル中で低融点金属めっき層２０（はんだ膜５）を溶融するようにした場合、低融点金属めっき層２０を溶融した後もチップ部品やチップインダクタにオイルが付着しているため、洗浄が必要となってコスト面で不利になったり、再び凝固したときにチップインダクタ同士がくっついたりする。なお、実装基板などの平板を低融点金属めっき層２０に接するように配置させた状態で低融点金属めっき層２０をＮ₂中で溶融する工程は、チップ部品などのはんだ付けなどに広く使用されるＮ₂リフローの工程をそのまま活用できる。
【００３５】
最後に、溶融した後に再び凝固した低融点金属めっき層２０の表面状態（光沢）を確認することによって、端面電極１８と中間めっき層１９と低融点金属めっき層２０の形成不良選別を同時に行って、本発明の一実施の形態におけるチップインダクタを製造する。なお、表面状態の確認は、検査装置を用いてもよい。
【００３６】
このように製造することによって、図１に示すような本発明の一実施の形態におけるチップインダクタが得られ、このチップインダクタの完成品の低融点金属めっき層２０の表面は、低融点金属めっき層２０を溶融しないものの表面に比べて光沢がある。
【００３７】
以下、低融点金属めっき層２０を溶融した後に再び凝固すると、低融点金属めっき層２０の表面に光沢が出る理由を説明する。
【００３８】
低融点金属めっき層２０はめっきで形成されているので、めっき工程では、めっきを構成する粒子が無秩序に積み重なって成長するため、低融点金属めっき層２０を溶融しない状態では表面が平滑でなく、光沢がない。つまり、従来のチップ部品においては、低融点金属めっき層２０（はんだ膜５）を溶融しないため、光沢がない。
【００３９】
一方、低融点金属めっき層２０を溶融すると、めっきを構成する粒子が融解してひとつのまとまりになり、且つ表面張力が発生するため表面が平滑になり、さらに酸化されない雰囲気中で低融点金属めっき層２０を溶融するため、表面が酸化されずに光沢が出る。
【００４０】
上記した本発明の一実施の形態におけるチップインダクタ及びその製造方法は、低融点金属めっき層２０が酸化しない雰囲気中で低融点金属めっき層２０を溶融するため、低融点金属めっき層２０が溶融した後に再び凝固したときの低融点金属めっき層２０の表面状態を確認することによって、中間めっき層１９の形成不良選別が容易に行えるという効果が得られる。この理由は、低融点金属めっき層２０が溶融するとき、低融点金属めっき層２０に表面張力が発生するため、低融点金属めっき層２０が再び凝固するときには、中間めっき層１９が形成されていなかった未形成箇所２２には低融点金属めっき層２０が形成されなくなる。さらに酸化させない雰囲気中で低融点金属めっき層２０を溶融するため、再び凝固したときの低融点金属めっき層２０の表面には光沢があり、これにより、中間めっき層１９に形成不良が無ければ、再び凝固したときの低融点金属めっき層２０の表面は光沢を有し、中間めっき層１９に形成不良があれば、再び凝固したときの低融点金属めっき層２０の表面には光沢が無いためである。
【００４１】
すなわち、中間めっき層１９として通常ニッケルが使用されており、ニッケルは磁性体であるため、従来中間めっき層１９の形成不良選別は磁石選別で行っていたが、本発明の一実施の形態におけるチップインダクタなどのチップ部品本体にフェライトなどの磁性体が使用されている場合、この磁石選別による中間めっき層１９の形成不良選別は不可能だった。
【００４２】
また、低融点金属めっき層２０の形状や寸法は、溶融した低融点金属めっき層２０が凝固したときでもほぼ等しいため、全ての端子１２における低融点金属めっき層２０の実装面となる部分のチップインダクタ本体１１からの突出寸法２１がばらつかず、これにより、低融点金属めっき層２０が実装基板と接合されるようにチップインダクタを実装基板に実装しても、実装不良を起こさないチップインダクタが得られるという効果も得られる。この実装不良を起こさないという効果は、他のチップ部品でも同様に得られる。
【００４３】
このように、複数の端子１２における低融点金属めっき層２０の実装面となる部分のチップインダクタ本体１１からの突出寸法２１がばらついて、チップインダクタ本体１１が傾くと、実装される機器の中でチップインダクタが占めるチップ立ちの割合が増えたり、実装強度が低下するなどの不具合が発生する。このことは、チップインダクタだけでなく、チップ部品全体にいえる。
【００４４】
図５（ａ）は、本発明の一実施の形態におけるチップインダクタを、実装基板２３に実装した状態を示す図１のＡ−Ａ線断面図、図５（ｂ）は、従来のチップ部品（インダクタアレイ）を、実装基板２３に実装した状態を示す断面図である（実装のためのはんだ付けに使用されるはんだは図示せず）。
【００４５】
図５（ａ）に示すように、本発明の一実施の形態におけるインダクタアレイの低融点金属めっき層２０が実装基板２３と接合するように、チップインダクタを実装基板２３に実装したとき、端子１２における突出寸法２１が、全てほぼ等しくなるようにしたため、低融点金属めっき層２０が実装基板２３と接合されるようにチップインダクタを実装基板に実装してもチップインダクタが傾かない。
【００４６】
一方、図５（ｂ）に示すように、従来のチップ部品（インダクタアレイ）のはんだ膜５（低融点金属めっき層）が実装基板２３と接合するように、チップ部品を実装基板２３に実装したとき、はんだ膜５の形状や寸法は、液体のやし油８内での落下状態などの様々な要因でばらついているため、はんだ膜５の実装面となる部分の絶縁基板１からの突出寸法５ａがばらつき、チップ部品が傾く恐れがある。
【００４７】
さらに、チップインダクタ本体１１の両端部にそれぞれ複数の端子１２が形成されているアレイタイプでは、実装不良だけではなく、実装基板２３に実装しても、端子１２の一部が実装基板面より浮いて接合不良となる場合も生じる。
【００４８】
すなわち、図６に示すように、チップインダクタ本体１１の両端部に設けられた複数の端子１２における突出寸法２１が異なると、突出寸法２１の長い低融点金属めっき層２０を有する端子１２ａが実装基板２３に接合されるため、突出寸法２１の短い低融点金属めっき層２０を有する端子１２ｂが実装基板２３に接合されずに浮いた状態になり、この結果、端子１２ｂに接続されている内部導体１４には通電されない。
【００４９】
また、本発明の一実施の形態におけるインダクタアレイの製造方法においては、端面電極１８と中間めっき層１９と低融点金属めっき層２０のいずれかに形成不良がある場合、低融点金属めっき層２０が酸化しない雰囲気中で低融点金属めっき層２０を溶融するため、低融点金属めっき層２０が溶融した後に再び凝固したときの低融点金属めっき層２０の表面状態を確認することによって、端面電極１８と中間めっき層１９と低融点金属めっき層２０の形成不良が、同時に且つ容易に確認できる。
【００５０】
すなわち、低融点金属めっき層２０が溶融した後に再び凝固したときの低融点金属めっき層２０の表面状態を確認することによって、低融点金属めっき層２０が溶融するとき、低融点金属めっき層２０に表面張力が発生し、また低融点金属めっき層２０はチップインダクタ本体１１には付着しないため。低融点金属めっき層２０が再び凝固するときには、端面電極１８や中間めっき層１９が形成されていなかった未形成箇所２２には低融点金属めっき層２０が形成されなくなる。もちろん、最初に低融点金属めっき層２０が形成されていなければ、例え低融点金属めっき層２０を溶融してもその箇所には溶融した低融点金属めっき層２０が形成されず、また、低融点金属めっき層２０が薄いなどという形成不良があれば、低融点金属めっき層２０が溶融しても低融点金属めっき層２０全面では表面張力は発生しない。さらに、酸化させない雰囲気中で低融点金属めっき層２０を溶融するため、再び凝固したときの低融点金属めっき層２０の表面には光沢があり、これにより、端面電極１８と中間めっき層１９と低融点金属めっき層２０に形成不良が無ければ、再び凝固したときの低融点金属めっき層２０の表面は光沢を有し、端面電極１８と中間めっき層１９と低融点金属めっき層２０のいずれかに形成不良があれば、再び凝固したときの低融点金属めっき層２０の表面には光沢が無いため、端面電極１８と中間めっき層１９と低融点金属めっき層２０の形成不良の有無が同時に、且つ容易に確認できるものである。
【００５１】
この本発明の一実施の形態におけるチップインダクタの製造方法を用いれば、他のチップ部品においても同様の効果が得られるものである。
【００５２】
ここで、本発明の一実施の形態におけるチップインダクタの製造方法において、端面電極１８と中間めっき層１９と低融点金属めっき層２０に形成不良がある場合における、溶融した後に再び凝固した低融点金属めっき層２０の形状について説明する。
【００５３】
図７（ａ）は端面電極１８に、図７（ｂ）は中間めっき層１９に、図７（ｃ）は低融点金属めっき層２０に、それぞれ形成不良がある場合の溶融した後に再び凝固した低融点金属めっき層２０の形状を示す本発明の一実施の形態におけるチップインダクタの図１のＡ−Ａ線断面図である。
【００５４】
図７（ａ）（ｂ）においては、端面電極１８や中間めっき層１９が形成されていない未形成箇所２２が存在しているが、溶融した低融点金属めっき層２０に表面張力が発生し、また低融点金属めっき層２０はチップインダクタ本体１１には付着しないため、この未形成箇所２２には溶融した低融点金属めっき層２０が形成されない。従って、再び凝固したときの低融点金属めっき層２０の表面には光沢が無いため、端面電極１８と中間めっき層１９の形成不良が同時に、且つ容易に確認できる。
【００５５】
また、図７（ｃ）においては、低融点金属めっき層２０が薄くなっているが、低融点金属めっき層２０が溶融しても、低融点金属めっき層２０の量が少ないため、低融点金属めっき層２０全面では表面張力は発生しない。従って、再び凝固したときの低融点金属めっき層２０の表面には光沢が無いため、低融点金属めっき層２０の形成不良が容易に確認できる。
【００５９】
従来のチップ部品（インダクタアレイ）の製造方法では、銀系電極膜３とニッケル膜４とはんだ膜５のいずれかに形成不良があった場合、はんだ膜５の表面状態を確認しても銀系電極膜３とニッケル膜４とはんだ膜５を同時に形成不良選別できない。また、表面に光沢がないので容易に形成不良選別することもできない。従って、従来のインダクタなどのチップ部品は、銀系電極膜３とニッケル膜４とはんだ膜５をそれぞれ形成した段階で形成不良選別するしかなかった。
【００６０】
一方、近年チップインダクタは微小化、アレイ化が要求され、端子１２の微小化が進んでいる。しかし、この結果電極（端面電極１８、中間めっき層１９、低融点金属めっき層２０）のかすれや、めっきの伸びによって端子間距離を確保できないという新たな課題が発生した。なお、めっきの伸びとは、めっきの下地となる端面電極１８を電気めっきの電極として、中間めっき層１９、低融点金属めっき層２０をめっきするとき、チップインダクタ本体１１にも若干電流が流れるため、端面電極１８のまわりにも中間めっき層１９、低融点金属めっき層２０が形成される（伸びる）ことである。
【００６１】
また、端子１２が微小なので電極のかすれの影響は大きく、またチップ部品やチップインダクタの微小化によって端子１２間距離が小さくなるため、めっきの伸びによって端子１２間距離がさらに小さくなることは大きな問題であった。
【００６２】
しかしながら、電極のかすれが発生しても、本発明の一実施の形態のチップインダクタの製造方法においては、溶融した後に再び凝固した低融点金属めっき層２０の表面状態（光沢）を確認し、端面電極１８と中間めっき層１９と低融点金属めっき層２０の形成不良選別を同時に行っているため、必ず検出できる。また、端子１２が微小になるとニッケルからなる中間めっき層１９のかすれの選別はニッケルの量が非常に少ないため、磁石選別が出来なかったが、本発明の一実施の形態におけるチップインダクタの製造方法だと可能になる。
【００６３】
さらに、本発明の一実施の形態におけるチップインダクタ本体１１を形成するフェライトは、チップ部品の本体として通常用いられるアルミナに比べて電気伝導率が約１／１００のため、チップインダクタ本体１１には電気が流れにくく、端子１２のまわりに形成される端面電極１８と中間めっき層１９の量が少なくなり、この結果、めっきの伸びが少なくなり、端子間距離が小さくなることはない。最近では、端子幅が０．２５ｍｍ、端子間距離が０．５ｍｍのものが量産されており、このめっきの伸びを抑える効果は非常に有用である。
【００６４】
なお、本発明の一実施の形態におけるチップインダクタの製造方法は、低融点金属めっき層２０を酸化させない雰囲気中で溶融し、且つ低融点金属めっき層２０の表面が平滑になるため、完成品のはんだ付け性は、低融点金属めっき層２０を溶融しない従来品に比べて良好となるという効果も得られる。
【００６５】
【発明の効果】
以上のように本発明のチップ部品の製造方法は、内部導体と電気的に接続されるように、磁性体と前記内部導体からなるチップ部品本体の端部に設けられ、且つめっきの下地を構成する複数の端面電極を形成する工程と、前記複数の端面電極の表面に複数の中間めっき層を形成する工程と、前記複数の中間めっき層の表面に複数の低融点金属めっき層を形成する工程と、前記低融点金属めっき層が酸化しない雰囲気中で前記低融点金属めっき層を溶融することにより、前記チップ部品本体の端部における前記端面電極、中間めっき層、低融点金属めっき層の未形成箇所、あるいは前記低融点金属めっき層の薄くなった箇所の有無が表面の光沢状態の検査により同時に確認可能な前記低融点金属めっき層の表面を得る工程とを備えたもので、この製造方法によれば、低融点金属めっき層が酸化しない雰囲気中で低融点金属めっき層を溶融するため、低融点金属めっき層が溶融した後に再び凝固したときの低融点金属めっき層の表面状態を確認することによって、端面電極と中間めっき層と低融点金属めっき層との形成不良選別が同時に、且つ容易に行えるので、実装不良を起こさないチップ部品が得られるという優れた効果を有するものである。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるチップインダクタの斜視図
【図２】同チップインダクタの分解斜視図
【図３】図１のＡ−Ａ線断面図
【図４】（ａ）〜（ｄ）本発明の一実施の形態におけるチップインダクタの製造方法を示す図
【図５】（ａ）本発明の一実施の形態におけるチップインダクタを、実装基板に実装した状態を示す図１のＡ−Ａ線断面図
（ｂ）従来のチップ部品を、実装基板に実装した状態を示す断面図
【図６】チップインダクタ本体の両端部に設けられた複数の端子における低融点金属めっき層の実装面となる部分のチップインダクタ本体からの突出寸法が異なるチップインダクタを示す斜視図
【図７】（ａ）端面電極に形成不良がある場合の溶融した後に再び凝固した低融点金属めっき層の形状を示す本発明の一実施の形態におけるチップインダクタの図１のＡ−Ａ線断面図
（ｂ）中間めっき層に形成不良がある場合の溶融した後に再び凝固した低融点金属めっき層の形状を示す本発明の一実施の形態におけるチップインダクタの図１のＡ−Ａ線断面図
（ｃ）低融点金属めっき層に形成不良がある場合の溶融した後に再び凝固した低融点金属めっき層の形状を示す本発明の一実施の形態におけるチップインダクタの図１のＡ−Ａ線断面図
【図８】従来のチップ部品を示す断面図
【図９】従来のチップ部品の製造方法を示す図
【符号の説明】
１１チップインダクタ本体
１４内部導体
１８端面電極
１９中間めっき層
２０低融点金属めっき層
２１突出寸法[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a chip component such as a chip inductor used in various electronic devices.
[0002]
[Prior art]
A conventional chip component will be described.
[0003]
A conventional chip component described in Japanese Patent No. 2511889 is known.
[0004]
Hereinafter, a conventional chip component will be described with reference to FIG.
[0005]
The insulating substrate 1 includes a resistor 2, and terminals 2 a are provided at both ends of the insulating substrate 1. A silver-based electrode film 3 as an end face electrode made of silver or the like as a base for plating is provided at both ends of the insulating substrate 1 so as to be connected to the end of the resistor 2. A nickel film 4 as an intermediate plating layer is provided on the surface of the silver-based electrode film 3, and a solder film 5 is provided on the surface of the nickel film 4. The terminal 2a is composed of a silver-based electrode film 3, a nickel film 4, and a solder film 5.
[0006]
A manufacturing method of the conventional chip component configured as described above will be described below with reference to FIGS.
[0007]
First, the insulating substrate 1 is provided with the resistor 2, and the silver-based electrode film 3 made of silver or the like as a base for plating is provided at both ends of the insulating substrate 1 so as to be connected to the ends of the resistor 2.
[0008]
Next, a nickel film 4 is formed on the surface of the silver-based electrode film 3 and a solder film 5 is formed on the surface of the nickel film 4 by plating, whereby a chip component 6 is obtained.
[0009]
Here, after this, the chip component 6 is subjected to a surface treatment. Before the surface treatment, coconut oil (high boiling point liquid) 8 is put in the cylindrical container 7 in advance, and the upper portion of the cylindrical container 7 is heated to 250 ° C. by the heater 9. Heat to ~ 280 ° C. Since the specific gravity of the hot palm oil 8 is light, the palm oil 8 in the cylindrical container 7 has a temperature gradient from a high temperature state to a low temperature state from the upper part to the lower part in the cylindrical container 7, The bottom side of the cylindrical container 7 is kept at room temperature.
[0010]
Finally, the chip component 6 is dropped from the parts feeder 10 to the cylindrical container 7 in order to surface-treat the chip component 6. At this time, when the chip component 6 touches the palm oil 8 heated to 250 ° C. to 280 ° C. at the upper part of the cylindrical container 7, the solder film 5 is melted and naturally falls inside the cylindrical container 7 by gravity. When the palm oil 8 whose temperature has decreased to the solidification temperature of the solder film 5 is touched, the solder film 5 is solidified. Then, the chip component 6 having a smooth surface of the solder film 5 accumulates at the bottom of the cylindrical container 7.
[0011]
[Problems to be solved by the invention]
However, since the above-described conventional chip component melts the solder film 5 in the liquid palm oil 8, when the solder film 5 is solidified, the shape and dimensions of the solder film 5 are various such as a fall state. Depending on the factors, the protrusion dimension 5a from the insulating substrate 1 at the portion to be the mounting surface of the solder film 5 varies. As a result, when the chip component is mounted on the mounting substrate so that the solder film 5 is bonded to the mounting substrate, the chip component is inclined and has a problem of causing mounting failure.
[0012]
SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and an object thereof is to provide a chip component manufacturing method that does not cause mounting defects.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, a chip component manufacturing method of the present invention is provided at an end of a chip component body made of a magnetic material and the inner conductor so as to be electrically connected to the inner conductor, and for plating. A step of forming a plurality of end face electrodes constituting a base, a step of forming a plurality of intermediate plating layers on the surfaces of the plurality of end face electrodes, and a plurality of low melting point metal plating layers on the surfaces of the plurality of intermediate plating layers. And by melting the low melting point metal plating layer in an atmosphere in which the low melting point metal plating layer is not oxidized, The end surface electrode, the intermediate plating layer, the low melting point metal plating layer not formed in the end part of the chip component body, or the low melting point metal plating layer is thinned Whether or not Inspection of surface gloss A step of obtaining the surface of the low melting point metal plating layer that can be simultaneously confirmed by the method, and the low melting point metal plating layer is melted in an atmosphere in which the low melting point metal plating layer is not oxidized. By confirming the surface state of the low melting point metal plating layer when it is solidified again after being melted, it has the effect that the formation defects of the end face electrode, the intermediate plating layer, and the low melting point metal plating layer can be selected simultaneously and easily. Is.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
The invention according to claim 1 of the present invention is a plurality of components that are provided at an end portion of a chip component main body composed of a magnetic body and the internal conductor so as to be electrically connected to the internal conductor, and constitute a base for plating. Forming the end face electrodes, forming a plurality of intermediate plating layers on the surfaces of the plurality of end face electrodes, forming a plurality of low melting point metal plating layers on the surfaces of the plurality of intermediate plating layers, By melting the low melting point metal plating layer in an atmosphere in which the low melting point metal plating layer is not oxidized, The end surface electrode, the intermediate plating layer, the low melting point metal plating layer not formed in the end part of the chip component body, or the low melting point metal plating layer is thinned Whether or not Inspection of surface gloss A step of obtaining the surface of the low melting point metal plating layer that can be simultaneously confirmed by the method, and according to this manufacturing method, the low melting point metal plating layer is melted in an atmosphere in which the low melting point metal plating layer is not oxidized. By checking the surface state of the low-melting point metal plating layer when the low-melting point metal plating layer is solidified again after being melted, it is possible to simultaneously select the defective formation of the end face electrode, the intermediate plating layer, and the low-melting point metal plating layer, and It has an effect that it can be easily performed.
[0015]
According to a second aspect of the present invention, there are provided a plurality of end face electrodes which are provided at an end portion of a chip component main body made of a magnetic body and the inner conductor so as to be electrically connected to the inner conductor, and which constitute a base for plating. Forming a plurality of intermediate plating layers on the surfaces of the plurality of end face electrodes, forming a plurality of low melting point metal plating layers on the surfaces of the plurality of intermediate plating layers, and the low melting point By melting the low melting point metal plating layer in an atmosphere in which the metal plating layer is not oxidized, The end surface electrode, the intermediate plating layer, the low melting point metal plating layer not formed in the end part of the chip component body, or the low melting point metal plating layer is thinned Whether or not Inspection of surface gloss Obtaining the surface of the low melting point metal plating layer that can be confirmed by the step of Inspection of surface gloss The presence or absence of the non-formed portion or thinned portion is confirmed by this, thereby comprising an inspection step for simultaneously selecting the formation defects of the end face electrode, the intermediate plating layer, and the low melting point metal plating layer. In order to confirm the surface state of the low melting point metal plating layer when the low melting point metal plating layer is melted in an atmosphere in which the low melting point metal plating layer is not oxidized according to the manufacturing method, the surface state of the low melting point metal plating layer is as described above. For the same reason as this invention, it has the effect that the formation defects of the end face electrode, the intermediate plating layer, and the low melting point metal plating layer can be selected simultaneously and easily.
[0019]
Hereinafter, a method for manufacturing a chip inductor as an example of a chip component according to an embodiment of the present invention will be described with reference to the drawings.
[0020]
1 is a perspective view of a chip inductor according to an embodiment of the present invention, FIG. 2 is an exploded perspective view of the chip inductor according to an embodiment of the present invention, and FIG. 3 is an A of the chip inductor according to an embodiment of the present invention. FIG. 1 to 3 show a chip inductor array which is a kind of chip inductor and has a plurality of internal conductors.
[0021]
1 to 3, a plurality of terminals 12 are provided at both ends of the chip inductor body 11. The chip inductor body 11 is formed on the first magnetic sheet 13, the second magnetic sheet 15, the plurality of internal conductors 14 formed on the first magnetic sheet 13, and the second magnetic sheet 15. It comprises a plurality of via electrodes 16 and a third magnetic sheet 17. Two first magnetic sheets 13 each having a plurality of inner conductors 14 are provided, the two inner conductors 14 are connected by via electrodes 16, and a plurality of independent coiled conductors (four in FIG. 1). )It is formed. That is, the chip inductor body 11 includes a magnetic body, the inner conductor 14, and the via electrode 16. A third magnetic sheet 17 is provided above and below the coiled conductor so as to have an appropriate thickness so that the inner conductor 14 is not exposed. The first magnetic sheet 13, the second magnetic sheet 15, and the third magnetic sheet 17 are made of ferrite. The shape of the inner conductor 14 includes a spiral shape, a spiral shape, and a meandering shape.
[0022]
A plurality of end surface electrodes 18 constituting a base for plating are electrically connected to the coiled conductor at the end of the chip inductor body 11, and a plurality of intermediate plating layers are provided on the surfaces of the plurality of end surface electrodes 18. 19, a plurality of low melting point metal plating layers 20 are respectively provided on the surfaces of the plurality of intermediate plating layers 19.
[0023]
It should be noted that the protruding dimensions 21 from the chip inductor body 11 at the portions that become the mounting surfaces of the low melting point metal plating layer 20 in the plurality of terminals 12 are all substantially equal.
[0024]
2 omits the end face electrode 18, the intermediate plating layer 19, and the low melting point metal plating layer 20, and FIG. 3 omits the internal conductor 14 and the via electrode 16.
[0025]
A manufacturing method of the chip inductor according to one embodiment of the present invention configured as described above will be described below with reference to the drawings.
[0026]
First, as shown in FIGS. 4A to 4C, a first magnetic sheet 13 in which a plurality of internal conductors 14 are formed, a second magnetic sheet 15 in which a plurality of via electrodes 16 are formed, A third magnetic sheet 17 is provided.
[0027]
Next, as shown in FIG. 4D, the inner conductors 14 are connected by the via electrode 16 to form a plurality of independent coiled conductors so that the inner conductors 14 are not exposed above and below the coiled conductors. The chip inductor body 11 is provided by laminating the third magnetic sheet 17 so as to have an appropriate thickness. Then, the chip inductor body 11 is sintered. At this time, the end of the coiled conductor (inner conductor 14) is exposed at the end of the chip inductor body 11.
[0028]
Next, end face electrodes 18 as a base for plating are connected to both ends of the chip inductor body 11 so as to be electrically connected to the ends (inner conductors 14) of the coiled conductor exposed from the chip inductor body 11. Form. The end face electrode 18 is provided by printing silver.
[0029]
Next, an intermediate plating layer 19 made of nickel, copper, or the like is formed on the surface of the end face electrode 18 by plating.
[0030]
Next, a low melting point metal plating layer 20 such as tin or solder is formed on the surface of the intermediate plating layer 19 by plating.
[0031]
It should be noted that the protruding dimensions 21 from the chip inductor body 11 of the portions that become the mounting surfaces of the low melting point metal plating layer 20 in the plurality of terminals 12 are all substantially equal.
[0032]
Next, the low melting point metal plating layer 20 is made of N. ₂ Melt in a tunnel furnace in the atmosphere. At this time, the flat plate made of ceramic such as alumina is brought into contact with the portion to be the mounting surface of the low melting point metal plating layer 20, and the low melting point metal plating layer 20 is melted at a temperature equal to or higher than the melting point of the low melting point metal plating layer 20. Let However, the end face electrode 18 and the intermediate plating layer 19 are not melted.
[0033]
The flat plate has a flat top surface, has heat resistance that does not cause a shape change even when the low melting point metal plating layer 20 is melted, and can be any material that does not adhere to the low melting point metal plating layer 20. . Further, the melting of the low melting point metal plating layer 20 may be performed by batch processing. ₂ The concentration of is desirably 99.9% or more. Furthermore, the atmosphere is N ₂ Even if it is not in the atmosphere, it may be in an atmosphere that does not oxidize the low melting point metal plating layer 20 such as in an inert gas such as argon or in a vacuum, and the oxygen concentration is preferably 100 ppm or less.
[0034]
By melting the low melting point metal plating layer 20 in this manner, it is not necessary to wash the low melting point metal plating layer 20 after the melting, so that the cost can be reduced. On the other hand, when the low melting point metal plating layer 20 (solder film 5) is melted in oil such as palm oil 8 as in the conventional chip component manufacturing method, the low melting point metal plating layer 20 is melted. However, since oil adheres to the chip components and the chip inductor, cleaning is necessary, which is disadvantageous in terms of cost, and the chip inductors stick together when solidified again. The low melting point metal plating layer 20 is placed in a state where a flat plate such as a mounting substrate is placed in contact with the low melting point metal plating layer 20. ₂ The process of melting in N is widely used for soldering chip parts etc. ₂ The reflow process can be used as it is.
[0035]
Finally, by confirming the surface state (gloss) of the low melting point metal plating layer 20 that has been solidified again after being melted, the formation defects of the end face electrode 18, the intermediate plating layer 19, and the low melting point metal plating layer 20 are simultaneously selected. A chip inductor according to an embodiment of the present invention is manufactured. Note that an inspection apparatus may be used to confirm the surface state.
[0036]
By manufacturing in this way, the chip inductor according to the embodiment of the present invention as shown in FIG. 1 is obtained, and the surface of the low melting point metal plating layer 20 of the finished product of the chip inductor is the low melting point metal plating layer. Glossy compared to the surface of 20 that does not melt.
[0037]
Hereinafter, the reason why the surface of the low melting point metal plating layer 20 becomes glossy when the low melting point metal plating layer 20 is melted and then solidified again will be described.
[0038]
Since the low melting point metal plating layer 20 is formed by plating, in the plating process, the particles constituting the plating grow randomly and grow. Therefore, the surface is not smooth when the low melting point metal plating layer 20 is not melted. There is no gloss. That is, in the conventional chip component, since the low melting point metal plating layer 20 (solder film 5) is not melted, there is no gloss.
[0039]
On the other hand, when the low-melting point metal plating layer 20 is melted, the particles constituting the plating are melted into one unit, and surface tension is generated to smooth the surface, and the low-melting point metal plating in an atmosphere that is not oxidized. Since the layer 20 is melted, the surface is not oxidized and becomes glossy.
[0040]
In the above-described chip inductor and the manufacturing method thereof according to one embodiment of the present invention, the low melting point metal plating layer 20 is melted in an atmosphere in which the low melting point metal plating layer 20 is not oxidized. By confirming the surface state of the low melting point metal plating layer 20 when solidified again later, it is possible to obtain an effect that the formation failure of the intermediate plating layer 19 can be easily selected. This is because when the low melting point metal plating layer 20 is melted, surface tension is generated in the low melting point metal plating layer 20, and therefore when the low melting point metal plating layer 20 is solidified again, the intermediate plating layer 19 is not formed. Further, the low melting point metal plating layer 20 is not formed in the unformed portion 22. Further, since the low melting point metal plating layer 20 is melted in an atmosphere that does not oxidize, the surface of the low melting point metal plating layer 20 when it is solidified again is glossy. The surface of the low melting point metal plating layer 20 when solidified again has a gloss, and if the intermediate plating layer 19 has poor formation, the surface of the low melting point metal plating layer 20 when solidified again has no gloss. is there.
[0041]
That is, since nickel is usually used as the intermediate plating layer 19 and nickel is a magnetic substance, the formation defect selection of the intermediate plating layer 19 has been conventionally performed by magnet selection, but the chip according to the embodiment of the present invention. When a magnetic material such as ferrite is used for a chip component body such as an inductor, it is impossible to select a defective formation of the intermediate plating layer 19 by this magnet selection.
[0042]
Further, since the shape and dimensions of the low melting point metal plating layer 20 are substantially the same even when the molten low melting point metal plating layer 20 is solidified, the chip in the portion that becomes the mounting surface of the low melting point metal plating layer 20 in all the terminals 12. Thus, even when the chip inductor is mounted on the mounting substrate so that the low-melting point metal plating layer 20 is bonded to the mounting substrate, the chip inductor that does not cause mounting defects does not vary. The effect that it is obtained is also acquired. The effect of not causing this mounting failure can be obtained with other chip parts as well.
[0043]
As described above, when the projecting dimension 21 from the chip inductor main body 11 at the portion of the plurality of terminals 12 that becomes the mounting surface of the low melting point metal plating layer 20 varies and the chip inductor main body 11 tilts, Problems such as an increase in the chip standing ratio occupied by the chip inductor and a decrease in mounting strength occur. This is true not only for chip inductors but also for all chip components.
[0044]
FIG. 5A is a cross-sectional view taken along the line AA of FIG. 1 showing a state where the chip inductor according to the embodiment of the present invention is mounted on the mounting substrate 23, and FIG. It is sectional drawing which shows the state which mounted the inductor array in the mounting board | substrate 23 (The solder used for the soldering for mounting is not shown in figure).
[0045]
As shown in FIG. 5A, when the chip inductor is mounted on the mounting substrate 23 so that the low melting point metal plating layer 20 of the inductor array in one embodiment of the present invention is joined to the mounting substrate 23, the terminal 12 Since the protruding dimensions 21 are substantially equal to each other, even if the chip inductor is mounted on the mounting board so that the low melting point metal plating layer 20 is bonded to the mounting board 23, the chip inductor does not tilt.
[0046]
On the other hand, as shown in FIG. 5B, the chip component is mounted on the mounting substrate 23 so that the solder film 5 (low melting point metal plating layer) of the conventional chip component (inductor array) is bonded to the mounting substrate 23. At this time, the shape and dimensions of the solder film 5 vary due to various factors such as the falling state in the palm oil 8 of the liquid. Therefore, the protruding dimension of the solder film 5 from the insulating substrate 1 is the mounting surface of the solder film 5. There is a possibility that 5a varies and the chip component is inclined.
[0047]
Further, in the array type in which a plurality of terminals 12 are formed at both ends of the chip inductor body 11, not only mounting defects but also a part of the terminals 12 floats from the mounting substrate surface even when mounted on the mounting substrate 23. In some cases, bonding failure may occur.
[0048]
That is, as shown in FIG. 6, when the projecting dimensions 21 of the plurality of terminals 12 provided at both ends of the chip inductor body 11 are different, the terminal 12a having the low melting point metal plating layer 20 having a long projecting dimension 21 is mounted on the mounting substrate. 23, the terminal 12b having the low melting point metal plating layer 20 having a short protruding dimension 21 is floated without being joined to the mounting substrate 23. As a result, the internal conductor 14 connected to the terminal 12b is brought into a floating state. Is not energized.
[0049]
In addition, in the method for manufacturing an inductor array according to an embodiment of the present invention, if any one of the end face electrode 18, the intermediate plating layer 19, and the low melting point metal plating layer 20 has a formation defect, the low melting point metal plating layer 20 is formed. Since the low melting point metal plating layer 20 is melted in an atmosphere that does not oxidize, the surface state of the low melting point metal plating layer 20 when the low melting point metal plating layer 20 is melted and solidified again is confirmed. The formation defects of the intermediate plating layer 19 and the low melting point metal plating layer 20 can be confirmed simultaneously and easily.
[0050]
That is, when the low melting point metal plating layer 20 is melted by checking the surface state of the low melting point metal plating layer 20 when the low melting point metal plating layer 20 is solidified again after being melted, This is because surface tension is generated and the low melting point metal plating layer 20 does not adhere to the chip inductor body 11. When the low melting point metal plating layer 20 is solidified again, the low melting point metal plating layer 20 is not formed in the unformed portion 22 where the end face electrode 18 and the intermediate plating layer 19 are not formed. Of course, if the low-melting point metal plating layer 20 is not formed first, even if the low-melting point metal plating layer 20 is melted, the molten low-melting point metal plating layer 20 is not formed at that location. If there is a formation failure such as the metal plating layer 20 being thin, even if the low melting point metal plating layer 20 is melted, no surface tension is generated on the entire surface of the low melting point metal plating layer 20. Further, since the low melting point metal plating layer 20 is melted in an atmosphere that does not oxidize, the surface of the low melting point metal plating layer 20 when it is solidified again is glossy. If there is no formation defect in the melting point metal plating layer 20, the surface of the low melting point metal plating layer 20 when it is solidified again has a gloss, and any one of the end face electrode 18, the intermediate plating layer 19, and the low melting point metal plating layer 20 is used. If there is a formation defect, the surface of the low melting point metal plating layer 20 when solidified again is not glossy, so the presence or absence of formation defects of the end face electrode 18, the intermediate plating layer 19, and the low melting point metal plating layer 20 It can be easily confirmed.
[0051]
If the chip inductor manufacturing method according to the embodiment of the present invention is used, the same effect can be obtained in other chip components.
[0052]
Here, in the manufacturing method of the chip inductor in one embodiment of the present invention, when the end face electrode 18, the intermediate plating layer 19, and the low melting point metal plating layer 20 are poorly formed, the low melting point metal solidified after being melted again. The shape of the plating layer 20 will be described.
[0053]
7A is the end face electrode 18, FIG. 7B is the intermediate plating layer 19, and FIG. 7C is the low melting point metal plating layer 20. It is the sectional view on the AA line of FIG. 1 of the chip inductor in one Embodiment of this invention which shows the shape of the low melting metal plating layer 20. FIG.
[0054]
7 (a) and 7 (b), there is an unformed portion 22 where the end face electrode 18 and the intermediate plating layer 19 are not formed, but surface tension is generated in the molten low melting point metal plating layer 20, Further, since the low melting point metal plating layer 20 does not adhere to the chip inductor body 11, the molten low melting point metal plating layer 20 is not formed at the unformed portion 22. Therefore, since the surface of the low melting point metal plating layer 20 when solidified again is not glossy, formation defects of the end face electrode 18 and the intermediate plating layer 19 can be simultaneously and easily confirmed.
[0055]
In FIG. 7C, the low melting point metal plating layer 20 is thin. However, even if the low melting point metal plating layer 20 is melted, the amount of the low melting point metal plating layer 20 is small. No surface tension is generated on the entire surface of the plating layer 20. Therefore, since the surface of the low melting point metal plating layer 20 when solidified again is not glossy, formation defects of the low melting point metal plating layer 20 can be easily confirmed.
[0059]
Traditional In the method of manufacturing a chip component (inductor array), if any of the silver-based electrode film 3, the nickel film 4, and the solder film 5 is defective, the silver-based electrode film is checked even if the surface state of the solder film 5 is confirmed. 3 and the nickel film 4 and the solder film 5 cannot be formed simultaneously. Further, since the surface is not glossy, it is not possible to easily form defects. Therefore, conventional chip components such as inductors have to be screened for defective formation when the silver-based electrode film 3, nickel film 4 and solder film 5 are formed.
[0060]
On the other hand, in recent years, chip inductors are required to be miniaturized and arrayed, and miniaturization of terminals 12 is progressing. However, as a result, there arises a new problem that the distance between the terminals cannot be secured due to the fading of the electrodes (the end face electrode 18, the intermediate plating layer 19, the low melting point metal plating layer 20) or the elongation of the plating. It should be noted that the plating elongation means that when the intermediate plating layer 19 and the low-melting-point metal plating layer 20 are plated using the end face electrode 18 serving as a base for plating as an electrode for electroplating, a little current also flows through the chip inductor body 11. The intermediate plating layer 19 and the low melting point metal plating layer 20 are also formed (extend) around the end face electrode 18.
[0061]
In addition, since the terminal 12 is small, the influence of blurring of the electrode is large, and the distance between the terminals 12 is reduced due to the miniaturization of chip parts and chip inductors. Met.
[0062]
However, even if electrode fading occurs, in the chip inductor manufacturing method according to one embodiment of the present invention, the surface state (gloss) of the low melting point metal plating layer 20 that has been solidified after being melted is confirmed, and the end face Since the defective formation of the electrode 18, the intermediate plating layer 19, and the low melting point metal plating layer 20 is simultaneously selected, it can be detected without fail. Further, when the terminal 12 becomes minute, the selection of the fading of the intermediate plating layer 19 made of nickel cannot be performed because the amount of nickel is very small, but the method of manufacturing the chip inductor according to one embodiment of the present invention is not possible. Then it becomes possible.
[0063]
Furthermore, the ferrite forming the chip inductor body 11 in one embodiment of the present invention has an electrical conductivity of about 1/100 that of alumina normally used as a chip component body. Is less likely to flow, and the amount of the end face electrode 18 and the intermediate plating layer 19 formed around the terminal 12 is reduced. As a result, the elongation of the plating is reduced and the distance between the terminals is not reduced. Recently, products having a terminal width of 0.25 mm and a distance between terminals of 0.5 mm have been mass-produced, and the effect of suppressing the elongation of plating is very useful.
[0064]
Note that the chip inductor manufacturing method in one embodiment of the present invention melts the low melting point metal plating layer 20 in an atmosphere that does not oxidize, and the surface of the low melting point metal plating layer 20 becomes smooth. The effect that the solderability is better than that of a conventional product in which the low melting point metal plating layer 20 is not melted is also obtained.
[0065]
【The invention's effect】
As described above, the chip component manufacturing method of the present invention is provided at the end of the chip component main body composed of the magnetic material and the inner conductor so as to be electrically connected to the inner conductor, and constitutes the base of plating. Forming a plurality of end face electrodes, forming a plurality of intermediate plating layers on the surfaces of the plurality of end face electrodes, and forming a plurality of low melting point metal plating layers on the surfaces of the plurality of intermediate plating layers. And by melting the low melting point metal plating layer in an atmosphere in which the low melting point metal plating layer is not oxidized, The end surface electrode, the intermediate plating layer, the low melting point metal plating layer not formed in the end part of the chip component body, or the low melting point metal plating layer is thinned Whether or not Inspection of surface gloss A step of obtaining the surface of the low melting point metal plating layer that can be simultaneously confirmed by the method, and according to this manufacturing method, the low melting point metal plating layer is melted in an atmosphere in which the low melting point metal plating layer is not oxidized. By checking the surface state of the low-melting point metal plating layer when the low-melting point metal plating layer is solidified again after being melted, it is possible to simultaneously select the defective formation of the end face electrode, the intermediate plating layer, and the low-melting point metal plating layer, and Since it can be easily performed, it has an excellent effect that a chip component that does not cause mounting defects can be obtained.
[Brief description of the drawings]
FIG. 1 is a perspective view of a chip inductor according to an embodiment of the present invention.
FIG. 2 is an exploded perspective view of the chip inductor.
3 is a cross-sectional view taken along line AA in FIG.
FIGS. 4A to 4D are diagrams showing a method for manufacturing a chip inductor according to an embodiment of the present invention. FIGS.
5A is a cross-sectional view taken along the line AA of FIG. 1 showing a state where the chip inductor according to the embodiment of the present invention is mounted on the mounting substrate.
(B) Cross-sectional view showing a state in which a conventional chip component is mounted on a mounting board
FIG. 6 is a perspective view showing chip inductors having different protrusion dimensions from the chip inductor body at a portion serving as a mounting surface of the low melting point metal plating layer at a plurality of terminals provided at both ends of the chip inductor body.
FIG. 7A is a cross-sectional view taken along line AA of FIG. 1 of the chip inductor in one embodiment of the present invention showing the shape of the low melting point metal plating layer that has been melted and solidified again when there is a poorly formed end face electrode. Figure
(B) A cross-sectional view taken along line AA of FIG. 1 of the chip inductor in one embodiment of the present invention showing the shape of the low melting point metal plating layer that has been solidified after being melted when there is a poor formation in the intermediate plating layer
(C) A cross-sectional view taken along the line AA of FIG. 1 of the chip inductor in one embodiment of the present invention showing the shape of the low melting point metal plating layer that has been melted and solidified again when there is a poor formation in the low melting point metal plating layer
FIG. 8 is a cross-sectional view showing a conventional chip component
FIG. 9 is a view showing a conventional chip component manufacturing method.
[Explanation of symbols]
11 Chip inductor body
14 Inner conductor
18 End face electrode
19 Intermediate plating layer
20 Low melting point metal plating layer
21 Protrusion dimension

Claims

Forming a plurality of end surface electrodes that are provided at an end of a chip component main body made of a magnetic material and the inner conductor so as to be electrically connected to the inner conductor, and constitute a base of plating; and A step of forming a plurality of intermediate plating layers on the surface of the end face electrode; a step of forming a plurality of low melting point metal plating layers on the surfaces of the plurality of intermediate plating layers; and an atmosphere in which the low melting point metal plating layer is not oxidized. By melting the low melting point metal plating layer, the end surface electrode, the intermediate plating layer, the low melting point metal plating layer not formed in the end part of the chip component body, or the low melting point metal plating layer is thinned And a step of obtaining a surface of the low melting point metal plating layer that can be simultaneously confirmed by the inspection of the gloss state of the surface.

Forming a plurality of end surface electrodes that are provided at an end of a chip component main body made of a magnetic material and the inner conductor so as to be electrically connected to the inner conductor, and constitute a base of plating; and A step of forming a plurality of intermediate plating layers on the surface of the end face electrode; a step of forming a plurality of low melting point metal plating layers on the surfaces of the plurality of intermediate plating layers; and an atmosphere in which the low melting point metal plating layer is not oxidized. By melting the low melting point metal plating layer, the end surface electrode, the intermediate plating layer, the low melting point metal plating layer not formed in the end part of the chip component body, or the low melting point metal plating layer is thinned a step of existence obtaining a surface of the low melting point metal plating layer can be confirmed by examination of the gloss state of the surface of the non-through inspection of glossy state of the surface of the molten low melting point metal plating layers Check for growth or at the thinned portions, thereby, the end surface electrode, the intermediate plating layer, the manufacturing method of the chip component and an inspection step of performing screening of defective formation of the low-melting-point metal plating layer at the same time.