JP3733802B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP3733802B2 JP3733802B2 JP26767899A JP26767899A JP3733802B2 JP 3733802 B2 JP3733802 B2 JP 3733802B2 JP 26767899 A JP26767899 A JP 26767899A JP 26767899 A JP26767899 A JP 26767899A JP 3733802 B2 JP3733802 B2 JP 3733802B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- display elements
- group
- column
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005484 gravity Effects 0.000 claims description 20
- 239000011159 matrix material Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Description
【0001】
【産業上の利用分野】
本発明は表示装置に関し、特に、表示装置における表示素子の配置技術に関する。
【0002】
【従来の技術】
平面型の表示装置としては液晶表示装置が知られているが、かかる液晶表示装置は、視野角が狭い、応答特性が悪いといった問題を有しているため、表示素子としてエレクトロルミネッセンス素子(以下、「EL素子」と呼ぶ。)を用いたEL表示装置が開発されてきた。
【0003】
かかるEL素子を用いて中間調を表現する方法の一つとして、特開平11−73158号公報に記載された方法がある。かかる方法は、1つの画素について複数の駆動用トランジスタと複数の発光強度の異なるEL素子を一列に配し、それら複数の駆動用トランジスタと複数のEL素子を各々直列に接続させることで、中間調の表現を実現している。
【0004】
【発明が解決しようとする課題】
表示素子を組み合わせて中間調を表現しようとした場合、それぞれの表示素子の配置をどうするかは、大変重要な問題である。
【0005】
例えば、中間調表現時における発光重心の位置は表示素子の配置により定まるが、かかる重心位置に関し中間調ごとに偏りがある場合、意図しないテクスチャが表示されてしまったり、ちらつきが生じてしまうおそれがある。
【0006】
また、各画素の形状は表示素子の配置に大きく依存するが、本来、各画素の形状はアスペクト比が1となることが望ましい。アスペクト比が1であれば、表示しようとする図形等の縦横比が正しく再現されることになるからである。
【0007】
また、高精細な表示を実現するためには、各画素の占有面積をできるだけ小さくして単位面積あたりの画素数を増やすことが必要となる。そのためには、デッドスペースが生じないように画素及び表示素子を配置することが重要となる。
【0008】
しかし、従来は上記の観点で各画素における表示素子の配置に関わる問題についての検討は充分になされていなかった。
【0009】
そこで、本発明は、各画素に配された表示素子群の配置に関し、画素形状のアスペクト比を考慮しつつ、中間調表現時の発光重心の偏りを少なくし、かつ画素間及び画素内のデッドスペースを減らすことのできるような配置を実現することを目的とする。
【0010】
【課題を解決するための手段】
本発明は、マトリクス状に形成された画素を備えており、各画素にはn個(n≧3)の表示素子が配され、前記n個の表示素子の発光状態を制御することにより階調表示を行う表示装置であって、各画素における前記n個の表示素子には、表示素子の重心を結ぶ図形が三角形となるように配置された3個の表示素子の組み合わせが、少なくとも一組含まれていることを特徴とする。
【0011】
前記三角形は2等辺三角形であることが好ましい。また、前記三角形となるように配置された3個の表示素子のうち、少なくとも1個の表示素子が、他の2個の表示素子を最小に包囲する領域と重なって配置されることが好ましい。
【0012】
本発明は、マトリクス状に形成された画素を備えており、各画素にはn個(n≧3)の表示素子が配され、前記n個の表示素子の発光状態を制御することにより階調表示を行う表示装置であって、前記n個の表示素子は2列に配置されており、一方の列に(n−1)/2個、他方の列に(n+1)/2個の表示素子が配置されていることを特徴とする。
【0013】
本発明は、マトリクス状に形成された画素を備えており、各画素にはn個(n≧3)の表示素子が配され、1画素あたり表示可能な階調数が2p階調であるとき、前記nと前記pはn+1=2pの関係にあり、前記n個の表示素子はp個のグループに分類されていて、i(1≦i≦p)番目のグループには2i−1個の表示素子が割り当てられており、前記n個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、前記n個の表示素子は2列に配置されており、1番目からp−1番目のグループに割り当てられた表示素子群は一方の列に、p番目に割り当てられた表示素子群は他方の列に配置されていることを特徴とする。
【0014】
本発明は、マトリクス状に形成された画素を備えており、各画素にはn個(n≧3)の表示素子が配され、1画素あたり表示可能な階調数が2p階調であるとき、前記nと前記pはn+1=2pの関係にあり、前記n個の表示素子はp個のグループに分類されていて、i(1≦i≦p)番目のグループには2i−1個の表示素子が割り当てられており、前記n個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、前記n個の表示素子は2列に配置されており、1番目のグループを除く各グループに割り当てられた表示素子群は、半数が一方の列に、残りの半数が他方の列に配置されていることを特徴とする。
【0015】
本発明は、マトリクス状に形成された画素を備えており、各画素にはn個(n≧3)の表示素子が配され、1画素あたり表示可能な階調数が2p階調であるとき、前記nと前記pはn+1=2pの関係にあり、前記n個の表示素子はp個のグループに分類されていて、i(1≦i≦p)番目のグループには2i−1個の表示素子が割り当てられており、前記n個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、前記n個の表示素子は2列に配置されており、1番目のグループに割り当てられた表示素子群は第1の列に、2番目のグループに割り当てられた表示素子群は第2の列に、1番目のグループと2番目のグループを除く各グループに割り当てられた表示素子群は、半数が前記第1の列に、残りの半数が前記第2の列に配置されていることを特徴とする。
【0016】
本発明は、マトリクス状に形成された画素を備えており、各画素にはn個(n≧3)の表示素子が配され、1画素あたり表示可能な階調数が2p階調であるとき、前記nと前記pはn+1=2pの関係にあり、前記n個の表示素子はp個のグループに分類されていて、i(1≦i≦p)番目のグループには2i−1個の表示素子が割り当てられており、前記n個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、各グループごとの表示素子群の重心位置が、全てのグループに関し同一直線上に位置するように、前記n個の表示素子を配置することを特徴とする。
【0017】
本発明における表示素子はEL素子であることが好ましく、また輪郭が曲面状に形成されていることが好ましい。
【0018】
本発明は、複数の走査線及び複数の信号線と、各走査線と信号線の交差部に対応してマトリクス状に形成された画素を備えており、各画素には複数のEL素子が配され、前記複数のEL素子の発光状態を制御することにより階調表示を行う表示装置であって、各画素における前記複数のEL素子が、前記走査線及び信号線のいずれの方向にも一列に配置されていないことを特徴とする表示装置。
【0019】
前記複数のEL素子は少なくとも2列に配列されており、第1の列内の隣接する2つのEL素子の重心から略等距離の位置に、第2の列内の1つのEL素子の重心が存在することが好ましい。
【0020】
前記1つのEL素子は、前記2つのEL素子を最小に包囲する領域と重なって配置されることが好ましい。
【0021】
前記EL素子の輪郭は曲面状に形成されていることが好ましい。
【0022】
本発明の電子機器装置は本発明の表示装置を備えていることを特徴とする。
【0023】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を、図面に基づいて説明する。
(第1の実施例)
図1は、本発明の第1の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。かかる実施例では、1画素について素子面積の等しい円形状の3つの表示素子11、12、13が配されている。
【0024】
ここで、表示素子を組み合わせて中間調を表現する方法として、素子面積の異なる表示素子を用いることにより、発光強度の異なる状態を実現することもできる。
【0025】
しかし、表示素子の表面が長方形であっても、実際に発光する部分は長方形とはならない場合がある。例えば、有機EL素子の場合、有機EL材料は必ずしも平らには形成されず、図13(a)に示すように凹状、または(b)に示すように凸状に形成されてしまう。電流は有機EL材料が薄い部分70を流れるため、材料が凹状に形成されている場合であれば図13(c)に示すように発光し、凸状に形成されている場合であれば図13(d)に示すように発光することになる。ここで、斜線部分が発光している部分(発光面積)を示す。このような場合、素子面積を1対2としても、発光面積は1対2とならないため、発光強度を正確に1対2とすることができない。
【0026】
そこで、本実施例では、素子面積の等しい表示素子を複数個同時に発光させることで、発光強度の異なる状態を実現している。かかる方法によれば、発光強度は表示素子の数に比例するため、正確な中間調を表現することが可能となる。
【0027】
本実施例の構成では、1画素について4階調レベルの中間調が表現できる。すなわち、3つの表示素子がともに発光しない場合、1個の表示素子のみ発光する場合、2個の表示素子のみ発光する場合、3つの表示素子がともに発光する場合が、ぞれぞれ階調レベル0、1、2、3に対応することになる。
【0028】
図1に示すように、1画素における3つの表示素子は、表示素子の重心を結ぶ図形が三角形14となっており、3つの表示素子が直線状に並ばないように配置されている。すなわち、走査線がX方向に配線され、信号線がY方向に配線されているとすると、本実施例における各画素における表示素子の配置は、走査線、信号線のいずれの方向においても一列には配置されていない状態となっている。
【0029】
3つの表示素子を直線状に一列に並べた場合、アスペクト比は3(または1/3)となるが、本実施例のように3つの表示素子の中心が三角形をなすように配置することにより、アスペクト比は1/3以上3以下となり、1に近づけることができる。
【0030】
本実施例において好適には、図2に示すように、前記三角形が2等辺三角形(辺21−22と辺21−23が等しい三角形)となるように3つの表示素子を配置し、階調レベル1のときには表示素子11を、階調レベル2のときには表示素子12と13を発光させるように制御する。
【0031】
かかる配置は、表示素子12、13が第1列を形成し、表示素子11が第2列を形成しているとみると、第2列内の1つの表示素子11の重心21は、第1列内の隣接する2つの表示素子12、13の重心22、23から等距離の位置にある状態となっている。
【0032】
図2(a)は、階調レベル1の中間調を表現した場合を、(b)は階調レベル2の中間調を表現した場合を表わしており、斜線のかかっている表示素子が発光していることを示す。図2において、重心21は階調レベル1における発光重心、重心24は階調レベル2における発光重心を示している。図より、重心21と重心24はY方向の位置が等しくなっており、Y方向に関し発光重心の偏りが発生していないことがわかる。
【0033】
比較のために、図3に前記三角形が2等辺三角形となっていない場合を示す。階調レベル1における発光重心31と、階調レベル2における発光重心32は、X方向においてもY方向においてもずれており、発光重心の偏りが発生していることがわかる。
【0034】
更に好適には、図4に示すように、前記三角形となる3個の表示素子のうち、1個の表示素子(例えば表示素子11)が、他の2個の表示素子を最小に包囲する領域41と重なるように配置する。このように配置することで、画素内のデッドスペースを減らすことができ、1画素をコンパクトに形成することが可能となる。
【0035】
図5に、本発明の第1の実施例をTFTと有機EL素子で実現した場合の、各画素の等価回路図を示す。各画素は、有機EL素子10810〜19812と、TFTで構成される駆動用トランジスタ10710〜10711と、TFTで構成される選択用トランジスタ10510〜10511と、保持容量10610〜10611とを含んで構成される。
【0036】
薄膜トランジスタである駆動用トランジスタ10710と電流素子である有機EL素子10810、駆動用トランジスタ10711と有機EL素子10811、10812とは、各々直列に接続されており、有機EL素子10810と、有機EL素子10811と10812の組が、独立して発光できるように構成されている。
【0037】
このときゲート線109が選択されることにより、デジタル信号は、それぞれ第0〜1ビットの選択用トランジスタ10510〜10511を通じて、それぞれ第0〜1ビットの保持容量10610〜10611に伝達される。
【0038】
かかる構成において、シフトレジスタ101からパルスが出力され、第0〜1ビットのデジタル信号供給線10210〜10211のデジタル信号は、それぞれ第0〜1ビットの伝送スイッチ10310〜10311を通じて、それぞれ第0〜1ビットのソース線10410〜10411へ伝達される。すなわち、デジタル信号が、各画素まで伝達されることになる。デジタル信号により第0〜1ビットの駆動用トランジスタ10710〜10711のオン・オフが制御され、第0〜1ビットの有機EL素子10810〜10812はデジタル信号に対応して発光または非発光となる。
【0039】
図6に、図5に示す各画素の平面図および断面図を示す。表示素子である第0〜1ビットの有機EL素子10810〜10812は、それぞれ素子面積が等しく、オン状態において面積に応じた発光強度で発光する。ここで、DAコンバータの機能は各画素毎に内蔵している。
【0040】
本実施例においては、シフトレジスタ101、第0〜1ビットの伝送スイッチ10310〜10311、第0〜1ビットの選択用トランジスタ10510〜10511、駆動用トランジスタ10710〜10711等を構成する薄膜トランジスタは、600℃以下の低温プロセスで形成された多結晶シリコン薄膜トランジスタを用いているが、同等の機能を持つものであれば他の素子でも構わない。
【0041】
また、第0〜1ビットの有機EL素子10810〜10812は、インクジェットプロセスで形成されてたものを用いているが、他のプロセスで形成されていたり、有機EL素子以外の電流表示素子であってもかまわない。
【0042】
図7に、図5に示す表示装置の駆動方法を説明するタイミングチャートを示す。第0列のシフトレジスタ101のパルスSR0により、第0および1ビットのデジタル信号供給線10210〜10211のデジタル信号D0およびD1は、第0列・第0および1ビットのソース線10410〜10411の電位S00およびS01へと伝達される。また、第1列のシフトレジスタ101のパルスSR1により、第0および1ビットのデジタル信号D0およびD1は、第1列・第0および1ビットのソース線10410〜10411の電位S10およびS11へと伝達される。
【0043】
まず、第0行のゲート線109のパルスG0が印加されているときは、第0列・第0および1ビットのソース線10410〜10411の電位S00およびS01は、第0行・第0列・第0および1ビットの保持容量10610〜10611の電位C000およびC001に伝達され、第1列・第0および1ビットのソース線10410〜10411の電位S10およびS11は、第0行・第1列・第0および1ビットの保持容量10610〜10611の電位C010およびC011に伝達される。
【0044】
次に、第1行のゲート線のパルスが印加されているときは、第0列・第0および1ビットのソース線10410〜10411の電位S00およびS01は、第1行・第0列・第0、1ビットの保持容量10610〜10611の電位C100およびC101に伝達され、第1列・第0および1ビットのソース線10410〜10411の電位S10およびS11は、第1行・第1列・第0および1ビットの保持容量10610〜10611の電位C110およびC111に伝達される。
【0045】
各有機EL素子は、各保持容量の電位、すなわち対応するデジタル信号に従って発光または非発光となる。
【0046】
ここで、オン状態の駆動用トランジスタの抵抗は、オン状態の有機EL素子の抵抗に比べて、無視できるほど小さくなっている。このため、有機EL素子を流れる電流は、共通電極110と上側電極111間電圧に対する有機EL素子の抵抗のみで決定されることになり、駆動用トランジスタの抵抗が多少増減しようと影響を受けずにすむ。そのため、トランジスタのコンダクタンスの不均一性に起因する発光強度の不均一性は抑制されることになる。また、オフ状態の駆動用トランジスタの抵抗は、オフ状態の有機EL素子の抵抗に比べて極めて大きくなっているため、確実に有機EL素子をオフ状態にすることができる。
(第2の実施例)
図8は、本発明の第2の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。かかる実施例では、1画素について素子面積の等しいn個の表示素子が配されている。
【0047】
本実施例の構成では、1画素について(n+1)階調レベルの中間調が表現できる。n個の表示素子はp個のグループに分類されており、i(1≦i≦p)番目のグループには2i−1個の表示素子が割り当てられている。図において、各素子に付された番号はグループ番号を表わしている。ここで、表示可能な階調数(n+1)とpのあいだには、n+1=2pの関係が成立する。
【0048】
本実施例では、前記n個の表示素子の発光状態を前記グループ単位で制御することにより(n+1)階調レベルの階調表示を行う。すなわち、各グループは階調レベルを2進数で表現した場合の各ビット(桁)に相当している。
【0049】
図8に示すように、各画素におけるn個の表示素子は2列に配置されており、一方の列に(n−1)/2個、他方の列に(n+1)/2個の表示素子が配置されている。このように2列に配置することにより、一列に並べた場合に比べ、よりアスペクト比を1に近づけることができる。
【0050】
各グループの表示素子をそれぞれどの列にどのように配置するかについては、様々な形態が考えられる。
【0051】
図8(a)の例では、n個の表示素子のうち、1番目からp−1番目のグループに割り当てられた表示素子群は一方の列に、p番目に割り当てられた表示素子群は他方の列に配置している。
【0052】
図8(b)の例では、n個の表示素子のうち、1番目のグループに割り当てられた表示素子を、(n+1)/2個の表示素子が配置される列に、配置している。また、1番目のグループを除く各グループに割り当てられた表示素子群は、半数を一方の列に、残りの半数を他方の列に配置している。
【0053】
図8(c)の例では、n個の表示素子のうち、1番目のグループに割り当てられた表示素子を、(n−1)/2個の表示素子が配置される列に、2番目のグループに割り当てられた表示素子群を、(n+1)/2個の表示素子が配置される列に、配置している。また、1番目のグループと2番目のグループを除く各グループに割り当てられた表示素子群は、半数を一方の列に、残りの半数を他方の列に配置している。
【0054】
更に、各グループごとの表示素子群の重心位置が、全てのグループに関し同一直線上に位置するように、前記n個の表示素子を配置することで、中間調表現時における発光重心の偏りを軽減させることができる。
【0055】
図9(a)の例では、n個の表示素子のうち、1番目からp−1番目のグループに割り当てられた表示素子群は一方の列に、p番目に割り当てられた表示素子群は他方の列に配置し、更に各グループごとの表示素子群の重心位置が、全てのグループに関し直線50上に位置するように配置している。
【0056】
図9(b)の例では、n個の表示素子のうち、1番目のグループに割り当てられた表示素子を、(n−1)/2個の表示素子が配置される列に、2番目のグループに割り当てられた表示素子群を、(n+1)/2個の表示素子が配置される列に、配置している。また、1番目と2番目のグループを除く各グループに割り当てられた表示素子群は、半数を一方の列に、残りの半数を他方の列に配置し、更に各グループごとの表示素子群の平均中心位置が、全てのグループに関し直線50上に位置するように配置している。
【0057】
ここで、上記の各例において、隣接する各表示素子の重心を結ぶ図形が正三角形となるように、すなわち隣接する表示素子どうしの距離が等しくなるように配置してもよい。このような等間隔に表示素子が配置された形態は、インクジェットプロセスで表示素子を形成する場合に適している。
【0058】
また、上記各実施例において表示素子は隣接する列において表示素子の位置がずれた状態で配置されているが、図10(a)(b)に示すように、隣接する列において表示素子の位置がずれないように配置することも考えられる。
(画素の配置)
図11を参照して、本発明における画素の配置方法について説明する。第1の実施例、第2の実施例において、各画素の外形は台形状となる。このような台形状の画素の配置方法としては、図11(a)に示すように横一列ごとに向きを反転させて配置する方法や、図11(b)に示すように隣接する画素ごとに向きを反転させて配置する方法が考えられる。
【0059】
なお、図10に示すように表示素子を配置した場合は、図11(c)に示すような配置のしかたが考えられる。
【0060】
このように配することにより、画素について隙間なく配置することが可能となり、デッドスペースを抑制することができる。
【0061】
ここで、表示素子に関しては、画素の配置にかかわらずに、画素内における表示素子間の距離と隣接画素における表示素子間の距離が等しくなるように、すなわち等間隔に配置することが考えられる。このような等間隔に表示素子が配置された形態は、インクジェットプロセスで表示素子を形成する場合に適している。
【0062】
上述したような画素配置において、図5、6等で説明したような駆動用トランジスタ及び選択用トランジスタを設けることにより、EL素子等からなる表示素子を駆動することができる。
(バス配線の配置)
図12を参照して、各画素に7個の表示素子が配されている場合における、バス配線の配置方法について説明する。
【0063】
この場合、7個の表示素子は3つのグループに分類され、1番目のグループには1個の表示素子、2番目のグループには2個の表示素子、3番目のグループには4個の表示素子が割り当てられることになる。図において表示素子に付された番号はグループ番号を表わしている。各画素の発光状態は、かかる3つのグループ単位でON/OFFが制御されることにより定まる。
【0064】
図12(a)に示すように、信号線は各グループに対して1本ずつ隣接するように配線される。具体的には、1番目のグループには信号線61が、2番目のグループには信号線62が、3番目のグループには信号線63が隣接して配線されている。また、走査線64は、各グループに割り当てられた表示素子のうち少なくとも一つに隣接するように配線される。
【0065】
バス配線をこのように配線した場合、画素間の走査線の接続を考慮すると、画素は図11(b)のように配置することが望ましい。かかる場合の、画素間における走査線の接続の様子を図12(b)に示す。
【0066】
なお、図11(c)に示すように画素を配置した場合は、走査線を図12(c)に示すように直線状に配線することが可能となる。
(その他の変形例)
表示装置を有する電子機器装置、例えばビデオカメラ、デジタルカメラ、カーオーディオ、ビデオCDプレーヤー、携帯端末、ノートパソコンなどにおいて、本発明の表示装置を用いることができる。
【0067】
なお、本発明は上記各実施例に限定されることなく、種々に変形して適用することが可能である。階調レベル、色数、画素形状、表示素子の並び等について種々の変形を行うことが可能である。例えば、上記各実施例では表示素子の形状を円形状としたが、楕円形状等の輪郭が曲面状の形状の表示素子を用いることもできる。また、例えば、上記各実施例では各画素における表示素子の配置例について説明したが、画素が複数の色に対応した副画素より構成されている場合であれば、本発明を各副画素における表示素子の配置に適用することも可能である。
【0068】
また、上記実施例においては、表示素子として有機エレクトロルミネッセンス素子を用いているが、表示素子として無機エレクトロルミネッセンス素子を用いても良い。また、本発明はアクティブマトリクス方式の表示装置に限られず、パッシブマトリクス方式の表示装置や液晶表示装置に対しても適用することができる。
【0069】
【発明の効果】
本発明は、各画素に配された表示素子群の配置に関し、画素形状のアスペクト比を考慮しつつ、中間調表現時の発光重心の偏りを少なくし、かつ画素内のデッドスペースを減らすことのできるような配置を実現するができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。
【図2】本発明の第1の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。
【図3】本発明の第1の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。
【図4】本発明の第1の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。
【図5】本発明の第1の実施例をTFTと有機EL素子で実現した場合の、各画素の等価回路図である。
【図6】本発明の第1の実施例をTFTと有機EL素子で実現した場合の、各画素の平面図および断面図である。
【図7】本発明の第1の実施例をTFTと有機EL素子で実現した場合の、表示装置の駆動方法を説明するための図である。
【図8】本発明の第2の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。
【図9】本発明の第2の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。
【図10】本発明の第2の実施例に係る表示装置の、各画素における表示素子の配置を示す模式図である。
【図11】本発明の表示装置における、各画素の配置を示す模式図である。
【図12】本発明のバス配線の配置を説明するための模式図である。
【図13】素子面積と発光面積の相違を説明するための模式図である。
【符号の説明】
11、12、13 表示素子[0001]
[Industrial application fields]
The present invention relates to a display device, and more particularly to a technique for arranging display elements in a display device.
[0002]
[Prior art]
A liquid crystal display device is known as a flat display device. However, since the liquid crystal display device has problems such as a narrow viewing angle and poor response characteristics, an electroluminescence element (hereinafter, referred to as a display element). An EL display device using “EL element” has been developed.
[0003]
One method for expressing halftone using such an EL element is a method described in JP-A-11-73158. In such a method, a plurality of driving transistors and a plurality of EL elements having different light emission intensities are arranged in a row for one pixel, and the plurality of driving transistors and the plurality of EL elements are connected in series, respectively. The expression of is realized.
[0004]
[Problems to be solved by the invention]
When an attempt is made to express a halftone by combining display elements, how to arrange the display elements is a very important problem.
[0005]
For example, the position of the light emission center of gravity at the time of halftone expression is determined by the arrangement of the display elements. is there.
[0006]
Further, although the shape of each pixel largely depends on the arrangement of the display elements, it is originally desirable that the shape of each pixel has an aspect ratio of 1. This is because if the aspect ratio is 1, the aspect ratio of the graphic or the like to be displayed is correctly reproduced.
[0007]
In order to realize high-definition display, it is necessary to reduce the area occupied by each pixel as much as possible and increase the number of pixels per unit area. For that purpose, it is important to arrange the pixels and the display elements so as not to cause a dead space.
[0008]
However, conventionally, from the above point of view, the problems related to the arrangement of display elements in each pixel have not been sufficiently studied.
[0009]
Therefore, the present invention relates to the arrangement of display element groups arranged in each pixel, reduces the bias of the light emission center of gravity at the time of halftone expression while taking into account the aspect ratio of the pixel shape, and dead between pixels and within pixels. The object is to realize an arrangement that can reduce the space.
[0010]
[Means for Solving the Problems]
The present invention includes pixels formed in a matrix, and each pixel is provided with n (n ≧ 3) display elements, and gradation is controlled by controlling the light emission state of the n display elements. In the display device that performs display, the n display elements in each pixel include at least one combination of three display elements arranged so that a figure connecting the centers of gravity of the display elements is a triangle. It is characterized by being.
[0011]
The triangle is preferably an isosceles triangle. In addition, it is preferable that at least one display element among the three display elements arranged to form the triangle overlaps with a region that surrounds the other two display elements to a minimum.
[0012]
The present invention includes pixels formed in a matrix, and each pixel is provided with n (n ≧ 3) display elements, and gradation is controlled by controlling the light emission state of the n display elements. A display device for performing display, wherein the n display elements are arranged in two columns, (n−1) / 2 in one column and (n + 1) / 2 in the other column. Is arranged.
[0013]
The present invention includes pixels formed in a matrix. Each pixel includes n display elements (n ≧ 3), and the number of gradations that can be displayed per pixel is 2. p In the case of gradation, n and p are n + 1 = 2. p The n display elements are classified into p groups, and the i (1 ≦ i ≦ p) -th group has 2 i-1 A display device to which display elements are allocated and which performs gradation display by controlling the light emission state of the n display elements in units of groups, wherein the n display elements are arranged in two rows The display element groups assigned to the first to (p-1) th groups are arranged in one column, and the display element group assigned to the pth group is arranged in the other column.
[0014]
The present invention includes pixels formed in a matrix. Each pixel includes n display elements (n ≧ 3), and the number of gradations that can be displayed per pixel is 2. p In the case of gradation, n and p are n + 1 = 2. p The n display elements are classified into p groups, and the i (1 ≦ i ≦ p) -th group has 2 i-1 A display device to which display elements are allocated and which performs gradation display by controlling the light emission state of the n display elements in units of groups, wherein the n display elements are arranged in two rows The display element group assigned to each group other than the first group is characterized in that half are arranged in one column and the other half are arranged in the other column.
[0015]
The present invention includes pixels formed in a matrix. Each pixel includes n display elements (n ≧ 3), and the number of gradations that can be displayed per pixel is 2. p In the case of gradation, n and p are n + 1 = 2. p The n display elements are classified into p groups, and the i (1 ≦ i ≦ p) -th group has 2 i-1 A display device to which display elements are allocated and which performs gradation display by controlling the light emission state of the n display elements in units of groups, wherein the n display elements are arranged in two rows The display element group assigned to the first group is assigned to the first column, the display element group assigned to the second group is assigned to the second column, and the first group and the second group are assigned to the second column. Half of the display element groups assigned to each group are arranged in the first column, and the other half are arranged in the second column.
[0016]
The present invention includes pixels formed in a matrix. Each pixel includes n display elements (n ≧ 3), and the number of gradations that can be displayed per pixel is 2. p In the case of gradation, n and p are n + 1 = 2. p The n display elements are classified into p groups, and the i (1 ≦ i ≦ p) -th group has 2 i-1 Display elements are assigned, and the display device performs gradation display by controlling the light emission state of the n display elements in units of groups, and the barycentric position of the display element group for each group is The n display elements are arranged so as to be positioned on the same straight line with respect to all the groups.
[0017]
The display element in the present invention is preferably an EL element, and the contour is preferably formed in a curved surface shape.
[0018]
The present invention includes a plurality of scanning lines, a plurality of signal lines, and pixels formed in a matrix corresponding to the intersections of the scanning lines and the signal lines, and each pixel includes a plurality of EL elements. The display device performs gradation display by controlling the light emission state of the plurality of EL elements, wherein the plurality of EL elements in each pixel are aligned in either direction of the scanning line or the signal line. A display device characterized by being not arranged.
[0019]
The plurality of EL elements are arranged in at least two columns, and the center of gravity of one EL element in the second column is located at a position approximately equidistant from the center of gravity of two adjacent EL elements in the first column. Preferably it is present.
[0020]
The one EL element is preferably arranged so as to overlap with a region that surrounds the two EL elements to the minimum.
[0021]
The contour of the EL element is preferably formed in a curved surface shape.
[0022]
An electronic apparatus device according to the present invention includes the display device according to the present invention.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a schematic diagram showing the arrangement of display elements in each pixel of a display device according to a first embodiment of the present invention. In this embodiment, three
[0024]
Here, as a method of expressing a halftone by combining display elements, it is possible to realize states having different emission intensities by using display elements having different element areas.
[0025]
However, even if the surface of the display element is rectangular, the portion that actually emits light may not be rectangular. For example, in the case of an organic EL element, the organic EL material is not necessarily formed flat, and is formed in a concave shape as shown in FIG. 13A or a convex shape as shown in FIG. Since the current flows through the
[0026]
Therefore, in this embodiment, a plurality of display elements having the same element area are caused to emit light at the same time, thereby realizing a state in which the emission intensity is different. According to this method, since the emission intensity is proportional to the number of display elements, it is possible to express an accurate halftone.
[0027]
In the configuration of this embodiment, a halftone of four gradation levels can be expressed for one pixel. That is, when the three display elements do not emit light, only one display element emits light, when only two display elements emit light, and when three display elements emit light together, the gradation levels are different. This corresponds to 0, 1, 2, and 3.
[0028]
As shown in FIG. 1, the three display elements in one pixel are arranged so that the figure connecting the centroids of the display elements is a
[0029]
When three display elements are arranged in a straight line, the aspect ratio is 3 (or 1/3). However, by arranging the three display elements so that the centers of the three display elements form a triangle as in this embodiment. The aspect ratio is 1/3 or more and 3 or less, and can be close to 1.
[0030]
In this embodiment, preferably, as shown in FIG. 2, three display elements are arranged so that the triangle is an isosceles triangle (a triangle in which sides 21-22 and 21-23 are equal), and a gradation level is set. The
[0031]
In this arrangement, when the
[0032]
2A shows a case where a halftone of
[0033]
For comparison, FIG. 3 shows a case where the triangle is not an isosceles triangle. The emission center of
[0034]
More preferably, as shown in FIG. 4, among the three display elements that form the triangle, one display element (for example, display element 11) surrounds the other two display elements to a minimum. 41 so as to overlap. By arranging in this way, the dead space in the pixel can be reduced, and one pixel can be formed compactly.
[0035]
FIG. 5 shows an equivalent circuit diagram of each pixel when the first embodiment of the present invention is realized by a TFT and an organic EL element. Each pixel includes organic EL elements 10810 to 19812, driving transistors 10710 to 10711 formed of TFTs, selection transistors 10510 to 10511 formed of TFTs, and
[0036]
The driving transistor 10710 that is a thin film transistor and the organic EL element 10810 that is a current element, and the driving transistor 10711 and the organic EL elements 10811 and 10812 are connected in series, and the organic EL element 10810 and the organic EL element 10811 A set of 10812 is configured to emit light independently.
[0037]
When the
[0038]
In this configuration, a pulse is output from the
[0039]
FIG. 6 shows a plan view and a cross-sectional view of each pixel shown in FIG. The 0th to 1st bit organic EL elements 10810 to 10812 which are display elements have the same element area, and emit light with emission intensity corresponding to the area in the on state. Here, the function of the DA converter is built in for each pixel.
[0040]
In this embodiment, the thin film transistors constituting the
[0041]
The 0th to 1st bit organic EL elements 10810 to 10812 are formed by an inkjet process, but may be formed by other processes or current display elements other than the organic EL elements. It doesn't matter.
[0042]
FIG. 7 is a timing chart illustrating a method for driving the display device illustrated in FIG. Due to the pulse SR0 of the
[0043]
First, when the pulse G0 of the
[0044]
Next, when the pulse of the gate line of the first row is applied, the potentials S00 and S01 of the source lines 10410 to 10411 of the 0th column, the 0th and 1st bits are the first row, the 0th column, the 1st row. 0, transmitted to the potentials C100 and C101 of the 1-
[0045]
Each organic EL element emits light or does not emit light according to the potential of each storage capacitor, that is, the corresponding digital signal.
[0046]
Here, the resistance of the on-state driving transistor is negligibly smaller than the resistance of the on-state organic EL element. For this reason, the current flowing through the organic EL element is determined only by the resistance of the organic EL element with respect to the voltage between the
(Second embodiment)
FIG. 8 is a schematic diagram showing the arrangement of display elements in each pixel of the display device according to the second example of the present invention. In this embodiment, n display elements having the same element area are arranged for one pixel.
[0047]
In the configuration of this embodiment, a halftone of (n + 1) gradation levels can be expressed for one pixel. The n display elements are classified into p groups, and the i (1 ≦ i ≦ p) -th group has 2 i-1 Display elements are assigned. In the figure, the number given to each element represents a group number. Here, n + 1 = 2 between the displayable gradation number (n + 1) and p. p The relationship is established.
[0048]
In this embodiment, gradation display of (n + 1) gradation levels is performed by controlling the light emission state of the n display elements in units of groups. That is, each group corresponds to each bit (digit) when the gradation level is expressed in binary.
[0049]
As shown in FIG. 8, n display elements in each pixel are arranged in two columns, (n−1) / 2 in one column and (n + 1) / 2 in the other column. Is arranged. By arranging in two rows in this way, the aspect ratio can be made closer to 1 than in the case of arranging in one row.
[0050]
Various forms can be considered as to how and in which column the display elements of each group are arranged.
[0051]
In the example of FIG. 8A, among the n display elements, the display element group assigned to the 1st to (p-1) th group is in one column, and the display element group assigned to the pth is the other. It is arranged in the column.
[0052]
In the example of FIG. 8B, among the n display elements, the display elements assigned to the first group are arranged in a column in which (n + 1) / 2 display elements are arranged. Further, half of the display element groups assigned to each group other than the first group are arranged in one column and the remaining half are arranged in the other column.
[0053]
In the example of FIG. 8C, among the n display elements, the display element assigned to the first group is placed in the column in which (n−1) / 2 display elements are arranged. The display element group assigned to the group is arranged in a column in which (n + 1) / 2 display elements are arranged. Further, half of the display element groups assigned to each group other than the first group and the second group are arranged in one column and the remaining half are arranged in the other column.
[0054]
Furthermore, by arranging the n display elements so that the center of gravity of the display element group for each group is located on the same straight line for all groups, the deviation of the light emission center of gravity during halftone expression is reduced. Can be made.
[0055]
In the example of FIG. 9A, among the n display elements, the display element group assigned to the 1st to (p-1) th group is in one column, and the display element group assigned to the pth is the other. Further, the center of gravity of the display element group for each group is arranged on the
[0056]
In the example of FIG. 9B, among the n display elements, the display elements assigned to the first group are placed in the column where (n−1) / 2 display elements are arranged. The display element group assigned to the group is arranged in a column in which (n + 1) / 2 display elements are arranged. In addition, the display element groups assigned to each group excluding the first and second groups are arranged such that half of them are arranged in one column and the other half are arranged in the other column. The center positions are arranged on the
[0057]
Here, in each of the above examples, it may be arranged such that the figure connecting the centroids of the adjacent display elements is an equilateral triangle, that is, the distances between the adjacent display elements are equal. Such a form in which the display elements are arranged at equal intervals is suitable when the display elements are formed by an inkjet process.
[0058]
Further, in each of the above embodiments, the display elements are arranged in a state where the positions of the display elements are shifted in the adjacent columns. However, as shown in FIGS. It is also conceivable to arrange them so as not to shift.
(Pixel arrangement)
With reference to FIG. 11, a pixel arrangement method in the present invention will be described. In the first embodiment and the second embodiment, the outer shape of each pixel is trapezoidal. As a method for arranging such trapezoidal pixels, as shown in FIG. 11 (a), a method of inverting the orientation for each horizontal row as shown in FIG. 11 (a), or for each adjacent pixel as shown in FIG. 11 (b). A method in which the orientation is reversed can be considered.
[0059]
When the display elements are arranged as shown in FIG. 10, the arrangement as shown in FIG. 11C can be considered.
[0060]
By arranging in this way, it becomes possible to arrange pixels with no gaps, and dead space can be suppressed.
[0061]
Here, regarding the display elements, regardless of the arrangement of the pixels, it is conceivable to arrange the display elements so that the distance between the display elements in the pixel is equal to the distance between the display elements in the adjacent pixels, that is, at equal intervals. Such a form in which the display elements are arranged at equal intervals is suitable when the display elements are formed by an inkjet process.
[0062]
In the pixel arrangement as described above, a display element such as an EL element can be driven by providing the driving transistor and the selection transistor as described with reference to FIGS.
(Bus wiring layout)
With reference to FIG. 12, a description will be given of a bus wiring arrangement method in the case where seven display elements are arranged in each pixel.
[0063]
In this case, the seven display elements are classified into three groups, one display element for the first group, two display elements for the second group, and four displays for the third group. Elements will be assigned. In the figure, the numbers assigned to the display elements represent group numbers. The light emission state of each pixel is determined by controlling ON / OFF in units of these three groups.
[0064]
As shown in FIG. 12A, one signal line is arranged adjacent to each group. Specifically, a
[0065]
When the bus wiring is wired in this way, it is desirable to arrange the pixels as shown in FIG. 11B in consideration of the connection of the scanning lines between the pixels. FIG. 12B shows how scanning lines are connected between pixels in such a case.
[0066]
Note that when pixels are arranged as shown in FIG. 11C, the scanning lines can be wired in a straight line as shown in FIG.
(Other variations)
The display device of the present invention can be used in an electronic device having a display device, such as a video camera, a digital camera, a car audio, a video CD player, a portable terminal, a notebook computer, or the like.
[0067]
The present invention is not limited to the above-described embodiments, and can be variously modified and applied. Various modifications can be made to the gradation level, the number of colors, the pixel shape, the arrangement of display elements, and the like. For example, in each of the embodiments described above, the display element has a circular shape, but a display element having an elliptical shape or the like with a curved contour may be used. Further, for example, in each of the above-described embodiments, the arrangement example of the display element in each pixel has been described. However, if the pixel is composed of sub-pixels corresponding to a plurality of colors, the present invention is displayed in each sub-pixel. It is also possible to apply to the arrangement of elements.
[0068]
Moreover, in the said Example, although the organic electroluminescent element is used as a display element, you may use an inorganic electroluminescent element as a display element. Further, the present invention is not limited to an active matrix display device and can be applied to a passive matrix display device and a liquid crystal display device.
[0069]
【The invention's effect】
The present invention relates to the arrangement of display element groups arranged in each pixel, and reduces the bias of the light emission center of gravity at the time of halftone expression while considering the aspect ratio of the pixel shape, and reduces the dead space in the pixel. A possible arrangement can be realized.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing an arrangement of display elements in each pixel of a display device according to a first example of the present invention.
FIG. 2 is a schematic diagram showing an arrangement of display elements in each pixel of the display device according to the first example of the present invention.
FIG. 3 is a schematic diagram showing an arrangement of display elements in each pixel of the display device according to the first example of the present invention.
FIG. 4 is a schematic diagram showing an arrangement of display elements in each pixel of the display device according to the first example of the present invention.
FIG. 5 is an equivalent circuit diagram of each pixel when the first embodiment of the present invention is realized by a TFT and an organic EL element.
FIGS. 6A and 6B are a plan view and a cross-sectional view of each pixel when the first embodiment of the present invention is realized by a TFT and an organic EL element. FIGS.
FIG. 7 is a diagram for explaining a driving method of the display device when the first embodiment of the present invention is realized by a TFT and an organic EL element.
FIG. 8 is a schematic diagram showing an arrangement of display elements in each pixel of a display device according to a second example of the present invention.
FIG. 9 is a schematic diagram showing an arrangement of display elements in each pixel of a display device according to a second example of the present invention.
FIG. 10 is a schematic diagram showing an arrangement of display elements in each pixel of a display device according to a second example of the present invention.
FIG. 11 is a schematic diagram showing the arrangement of each pixel in the display device of the present invention.
FIG. 12 is a schematic diagram for explaining the arrangement of bus wiring according to the present invention.
FIG. 13 is a schematic diagram for explaining a difference between an element area and a light emission area.
[Explanation of symbols]
11, 12, 13 Display element
Claims (9)
1画素あたり表示可能な階調数が2 p 階調であるとき、前記nと前記pはn+1=2 p の関係にあり、
前記n個の表示素子はp個のグループに分類されていて、i(1≦i≦p)番目のグループには2 i-1 個の表示素子が割り当てられており、
前記n個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、
前記n個の表示素子は2列に配置されており、一方の列に(n−1)/2個、他方の列に(n+1)/2個の表示素子が配置されていることを特徴とする表示装置。 It includes pixels formed in a matrix, and each pixel is provided with n (n ≧ 3) display elements,
When the number of gradations that can be displayed per pixel is 2 p gradations, n and p are in a relationship of n + 1 = 2 p ,
The n display elements are classified into p groups, and 2 i-1 display elements are allocated to the i (1 ≦ i ≦ p) th group ,
A display device that performs gradation display by controlling the light emission state of the n display elements in units of groups,
The n display elements are arranged in two columns, and (n-1) / 2 display elements are arranged in one column and (n + 1) / 2 display elements are arranged in the other column. Display device.
1画素あたり表示可能な階調数が2p階調であるとき、前記nと前記pはn+1=2pの関係にあり、
前記n個の表示素子はp個のグループに分類されていて、i(1≦i≦p)番目のグループには2i-1個の表示素子が割り当てられており、
前記n個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、
前記n個の表示素子は2列に配置されており、1番目からp−1番目のグループに割り当てられた表示素子群は一方の列に、p番目に割り当てられた表示素子群は他方の列に配置されていることを特徴とする表示装置。It includes pixels formed in a matrix, and each pixel is provided with n (n ≧ 3) display elements,
When the number of gradations that can be displayed per pixel is 2 p gradations, n and p are in a relationship of n + 1 = 2 p ,
The n display elements are classified into p groups, and 2 i-1 display elements are allocated to the i (1 ≦ i ≦ p) th group,
A display device that performs gradation display by controlling the light emission state of the n display elements in units of groups,
The n display elements are arranged in two columns, the display element group assigned to the 1st to (p-1) th groups is in one column, and the pth display element group is in the other column. A display device characterized by being arranged in the above.
1画素あたり表示可能な階調数が2p階調であるとき、前記nと前記pはn+1=2pの関係にあり、
前記n個の表示素子はp個のグループに分類されていて、i(1≦i≦p)番目のグループには2i-1個の表示素子が割り当てられており、
前記n個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、
前記n個の表示素子は2列に配置されており、1番目のグループを除く各グループに割り当てられた表示素子群は、半数が一方の列に、残りの半数が他方の列に配置されていることを特徴とする表示装置。It includes pixels formed in a matrix, and each pixel is provided with n (n ≧ 3) display elements,
When the number of gradations that can be displayed per pixel is 2 p gradations, n and p are in a relationship of n + 1 = 2 p ,
The n display elements are classified into p groups, and 2 i-1 display elements are allocated to the i (1 ≦ i ≦ p) th group,
A display device that performs gradation display by controlling the light emission state of the n display elements in units of groups,
The n display elements are arranged in two columns, and the display element group assigned to each group excluding the first group is arranged in half in one column and the remaining half in the other column. A display device.
1画素あたり表示可能な階調数が2p階調であるとき、前記nと前記pはn+1=2pの関係にあり、
前記n個の表示素子はp個のグループに分類されていて、i(1≦i≦p)番目のグループには2i-1個の表示素子が割り当てられており、
前記n個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、
前記n個の表示素子は2列に配置されており、1番目のグループに割り当てられた表示素子は第1の列に、2番目のグループに割り当てられた表示素子群は第2の列に、1番目のグループと2番目のグループを除く各グループに割り当てられた表示素子群は、半数が前記第1の列に、残りの半数が前記第2の列に配置されていることを特徴とする表示装置。It includes pixels formed in a matrix, and each pixel is provided with n (n ≧ 3) display elements,
When the number of gradations that can be displayed per pixel is 2 p gradations, n and p are in a relationship of n + 1 = 2 p ,
The n display elements are classified into p groups, and 2 i-1 display elements are allocated to the i (1 ≦ i ≦ p) th group,
A display device that performs gradation display by controlling the light emission state of the n display elements in units of groups,
The n display elements are arranged in two columns, the display element assigned to the first group is in the first column, the display element group assigned to the second group is in the second column, Half of the display element groups assigned to each group other than the first group and the second group are arranged in the first column and the remaining half are arranged in the second column. Display device.
1画素あたり表示可能な階調数が2p階調であるとき、前記nと前記pはn+1=2pの関係にあり、
前記n個の表示素子はp個のグループに分類されていて、i(1≦i≦p)番目のグループには2i-1個の表示素子が割り当てられており、
前記n個の表示素子の発光状態を前記グループ単位で制御することにより階調表示を行う表示装置であって、
前記n個の表示素子は2列に配置されており、一方の列に(n−1)/2個、他方の列に(n+1)/2個の表示素子が配置され、各グループごとの表示素子群の重心位置が、全てのグループに関し同一直線上に位置するように、前記n個の表示素子を配置することを特徴とする表示装置。It includes pixels formed in a matrix, and each pixel is provided with n (n ≧ 3) display elements,
When the number of gradations that can be displayed per pixel is 2 p gradations, n and p are in a relationship of n + 1 = 2 p ,
The n display elements are classified into p groups, and 2 i-1 display elements are allocated to the i (1 ≦ i ≦ p) th group,
A display device that performs gradation display by controlling the light emission state of the n display elements in units of groups,
The n display elements are arranged in two columns, and (n-1) / 2 display elements are arranged in one column and (n + 1) / 2 display elements are arranged in the other column. The display device, wherein the n display elements are arranged so that the center of gravity of the element group is positioned on the same straight line for all the groups.
各画素における前記3個の表示素子は、表示素子の重心を結ぶ図形が2等辺三角形となるように配置されていることを特徴とする請求項1乃至5のいずれか1項に記載の表示装置。N is 3;
The display device according to claim 1, wherein the three display elements in each pixel are arranged so that a figure connecting the centers of gravity of the display elements is an isosceles triangle. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26767899A JP3733802B2 (en) | 1999-09-21 | 1999-09-21 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26767899A JP3733802B2 (en) | 1999-09-21 | 1999-09-21 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001092384A JP2001092384A (en) | 2001-04-06 |
JP3733802B2 true JP3733802B2 (en) | 2006-01-11 |
Family
ID=17448018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26767899A Expired - Fee Related JP3733802B2 (en) | 1999-09-21 | 1999-09-21 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3733802B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5707019B2 (en) * | 2008-08-26 | 2015-04-22 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
JP5811709B2 (en) * | 2011-09-07 | 2015-11-11 | ソニー株式会社 | Luminescent panel, display device and electronic device |
-
1999
- 1999-09-21 JP JP26767899A patent/JP3733802B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001092384A (en) | 2001-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6518941B1 (en) | Display device | |
US9940876B2 (en) | Scanning drive circuit and display device including the same | |
JP4061905B2 (en) | Display device | |
JP4150998B2 (en) | Display device | |
KR100491205B1 (en) | Display | |
US20050275610A1 (en) | Liquid crystal display device and driving method for the same | |
KR20010014529A (en) | Electro luminescence display apparatus | |
US6724377B2 (en) | Image display apparatus | |
KR20250024026A (en) | Organic Light Emitting Diode display panel and Organic Light Emitting Diode display device using the same | |
US20070268225A1 (en) | Display device, driving apparatus for display device, and driving method of display device | |
JP3791744B2 (en) | Display device | |
KR20200020328A (en) | Organic Light Emitting Diode display panel and Organic Light Emitting Diode display device using the same | |
JP3800401B2 (en) | Image display apparatus and driving method thereof | |
KR100538782B1 (en) | Display device and method of driving the same | |
EP1775708A2 (en) | Electro-luminescence display device | |
JP3733802B2 (en) | Display device | |
KR102784369B1 (en) | Display Device And Driving Method Of The Same | |
JP2003255903A (en) | Display | |
JP2008180804A (en) | Active matrix display device | |
US20020175926A1 (en) | Display device having an improved video signal drive circuit | |
JP2002311912A (en) | Display device | |
JP2006047493A (en) | Control line driving circuit for display and image display device | |
JP2003029658A (en) | Method for manufacturing display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051010 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |