JP3724049B2 - 薄膜コンデンサの製造方法 - Google Patents
薄膜コンデンサの製造方法 Download PDFInfo
- Publication number
- JP3724049B2 JP3724049B2 JP09551796A JP9551796A JP3724049B2 JP 3724049 B2 JP3724049 B2 JP 3724049B2 JP 09551796 A JP09551796 A JP 09551796A JP 9551796 A JP9551796 A JP 9551796A JP 3724049 B2 JP3724049 B2 JP 3724049B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- substrate
- capacitor
- dielectric ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Inorganic Insulating Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ内蔵コンデンサとして有用な薄膜コンデンサの製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化、高密度化にともない、コンデンサなどの電子部品の一層の小型化、高性能化が望まれている。
【０００３】
そのなかで、ＬＳＩ内蔵に適した薄膜コンデンサとして、Ｐｔなどの電極とＡｌ2 Ｏ3 、ＳｉＯ2 、ＴｉＯ2 、ＢａＴｉＯ3 などの誘電体セラミック膜をスパッタ法で交互に形成するコンデンサの製造方法が提案されている（特開昭５６−１４４５２３号公報）。
【０００４】
【発明が解決しようとする課題】
しかしながら、誘電体膜として用いるＡｌ2 Ｏ3 、ＳｉＯ2 、ＴｉＯ2 などは材料そのものの誘電率が低いため、コンデンサの容量を上げようとすると膜厚を非常に薄くする必要があり、絶縁耐圧などのコンデンサとしての信頼性が低下するという問題点があった。
【０００５】
又、ＢａＴｉＯ3 などは、材料自体の誘電率は高いものの、サブミクロンから数ミクロンオーダーに薄膜化した場合、膜厚が薄くなるにつれて誘電率が低下し、薄膜化の割りにはコンデンサの容量がそれほど大きくならないという欠点があった。
【０００６】
このため、誘電体薄膜の材料として、ペロブスカイト型化合物のなかでも誘電率がさらに高い（Ｂａ，Ｓｒ）ＴｉＯ3 、ＰｂＴｉＯ3 、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3 系などを使用することが提案されている。
【０００７】
しかしながら、これらのうちでも特に誘電率が高いＰｂを含む組成系は、通常、電極として使用するＰｔなどの金属材料と反応しやすい。特に上記組成系のうち、室温での誘電率が最も高いＰｂ（Ｍｇ，Ｎｂ）Ｏ3 系においては、ペロブスカイト構造の膜を得るためには成膜温度を高くする必要があるが、Ｐｔなどの電極との反応を抑えるためには、成膜温度を高くすることができなかった。
【０００８】
そこで、本発明の目的は、上記問題を解決して、例えばＰｂ（Ｍｇ，Ｎｂ）Ｏ3 系などの、Ｐｂ元素を含有しペロブスカイト構造を有する、高誘電率のセラミック膜を誘電体とした薄膜コンデンサの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の薄膜コンデンサの製造方法は、基板上にＰｔあるいはＰｔを含む合金からなる第１の電極を形成する工程と、該第１の電極の直上に、該第１の電極の表面温度が７００〜８５０℃であって酸素分圧が２６７〜６６７Ｐａの条件下で、Ｐｂ元素を含有する誘電体セラミック膜をＣＶＤ法で形成する工程と、該誘電体セラミック膜の上に第２の電極を形成する工程とを備える。
【００１０】
そして、前記誘電体セラミック膜はＰｂ（Ｍｇ，Ｎｂ）Ｏ3 系であることを特徴とする。
【００１２】
上述のように、Ｐｂ元素を含有する誘電体セラミック膜をＣＶＤ法で形成する場合、温度を７００〜８５０℃とし、酸素分圧を２６７〜６６７Ｐａとすることにより、Ｐｔなどの電極と誘電体セラミック中のＰｂ元素の反応を抑制し、誘電体セラミック膜の特性の悪化を防止することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例をもとに説明する。
【００１４】
（実施例）
まず、本発明の薄膜コンデンサの製造に用いるＣＶＤ装置の概略を図１に基づいて説明する。本ＣＶＤ装置は縦型のコールドウォール型の反応容器１を有し、気化器２でバブリングにより気化したＴｉ原料がキャリアガスのＡｒガスとともに、又、気化器３でバブリングにより気化したＮｂ原料がキャリアガスのＡｒガスとともに、それぞれ原料導入管６、７を通じて混合器１１に送られ、原料ガス供給ノズル１２を介して基板１３上に供給される。又、気化器４で気化したＰｂ原料及び気化器５で気化したＭｇ原料が、キャリアガスのＡｒガスとともに、それぞれ原料導入管８、９を通じて混合器１１に送られ、原料ガス供給ノズル１２を介して基板１３上に供給される。
【００１５】
なお、原料温度及びガス流量は、それぞれ温度調節装置（図示せず）とマスフローコントローラー１４、１５、１６、１７、１８により、任意の値に設定することが可能である。又、基板１３の温度は、その下部に設置されたヒータ１９により、室温〜１０００℃間の任意の温度に設定することが可能である。さらに、反応容器１は、その下部に設置された真空ポンプ２０により、減圧状態にすることが可能となっている。
【００１６】
次に、本発明の薄膜コンデンサの製造方法を、図２を参照して説明する。図２は基板上に形成した薄膜コンデンサの断面図である。
【００１７】
まず、薄膜コンデンサを形成する基板３１として、（１００）ＭｇＯ単結晶基板、及び結晶化ガラス基板を用意した。そして、これら基板３１の上に、第１の電極３２としてＰｔをスパッタした。なお、ＭｇＯ基板上にＰｔをスパッタする際には基板３１の温度を５００℃とした。
【００１８】
得られた基板を確認した結果、ＭｇＯ基板上のＰｔは（１００）面が主面となるようににエピタキシャル成長しており、ガラス基板上のＰｔは（１１１）面が主面となるように配向していた。
【００１９】
次に、図１に示すＣＶＤ装置を用い、表１に示すＣＶＤ条件及び表２に示す条件（基板の種類、第１の電極の表面温度、酸素分圧、反応容器内圧力）で、上記第１の電極３２の上に誘電体セラミック膜３３としてＰｂ（Ｍｇ，Ｎｂ）Ｏ3 −ＰｂＴｉＯ3 （以下、ＰＭＮ−ＰＴと称す）の薄膜を形成した。なお、第１の電極の表面温度は放射温度計を用いて測定した。
【００２０】
【表１】
【００２１】
【表２】
【００２２】
その後、得られた誘電体セラミック膜の結晶性をＸ線ディフラクトメータで分析したところ、ＭｇＯ基板では（１００）配向したＰＭＮ−ＰＴの回折ピークが、ガラス基板では（１１１）配向したＰＭＮ−ＰＴの回折ピークが得られた。これら分析データより、ペロブスカイト相及びパイロクロア相のメイン回折ピーク強度から、次式によって、ＰＭＮ−ＰＴ膜のペロブスカイト化率を算出した。結果を表３に示す。
【００２３】
ペロブスカイト化率＝ペロブスカイト相のピーク強度／（ペロブスカイト相のピーク強度＋パイロクロア相のピーク強度）
次に、このＰＭＮ−ＰＴ膜からなる誘電体セラミック膜３３の上に直径２ｍｍのＡｇを蒸着して第２の電極３４を形成して薄膜コンデンサを完成させた。そして、第１の電極３２と第２の電極３４とを対向電極として、薄膜コンデンサの静電容量を測定した。この結果をショート率と共に表３に示す。なお、測定したコンデンサの数は、各ＣＶＤ条件毎に２０個である。
【００２４】
【表３】
【００２５】
表３から明らかなように、第１の電極の表面温度が７００〜８５０℃であって酸素分圧が２６７〜６６７Ｐａである、本発明の範囲内のＣＶＤ条件でＰＭＮ−ＰＴの誘電体セラミック膜を成膜した場合は、ペロブスカイト化率が９０％以上と高く、静電容量が１００ｎＦ以上と大きくショート率が２０％以下と低い、特性に優れた薄膜コンデンサが得られる。又、第１の電極の表面温度を７５０℃とし反応容器圧力を６６７〜１３３３ｐａとすることにより、静電容量が１２０ｎＦ以上であってショート率が５％以下と、さらに優れた特性の薄膜コンデンサが得られる。
【００２６】
これに対して、試料番号１、２に示すように、第１の電極の表面温度が７００℃未満の場合は、ペロブスカイト化率が８０％以下であって、コンデンサとしたときの静電容量が４０ｎＦ以下と小さくショート率が４０％以上と高くなり、好ましくない。一方、試料番号１７、１８に示すように、第１の電極の表面温度が８５０℃を超える場合は、コンデンサとしたときのショート率が９０％以上と高くなり好ましくない。
【００２７】
又、試料番号３、４に示すように、酸素分圧が２６７Ｐａ未満の場合は、コンデンサとしたときに全てショートしてしまう。そして、Ｐｔ／ＭｇＯ基板上のＰＭＮ−ＰＴ膜については、Ｐｔ電極と反応している様子が基板の裏側から確認できた。一方、試料番号１５、１６に示すように、酸素分圧が６６７Ｐａを超える場合は、ペロブスカイト化率が６６％以下と低く、コンデンサとしたときの静電容量が１０ｎＦと小さくなり好ましくない。
【００２８】
なお、上記実施例においては、誘電体セラミック膜がＰｂ、Ｍｇ、Ｎｂ、Ｔｉ、Ｏの５成分元素からなる場合について示したが、本発明はこれのみに限定されるものではない。即ち、例えばＺｎなどＣＶＤ原料が容易に得られ、その成膜が一般的に行われている元素については、その元素でペロブスカイト構成元素の一部を置換し、静電容量の温度特性などを変化させることができることは、従来の粉末焼成法によってセラミック焼結体を得る場合と同様である。
【００２９】
又、上記実施例においては、第１の電極材料としてＰｔを用いたが、その他Ｐｔを含む合金一般を用いた場合においても同様の効果が得られる。
【００３０】
【発明の効果】
以上の説明で明らかなように、本発明の薄膜コンデンサの製造方法に用いる誘電体セラミック膜は、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3 のような、少なくともＰｂ元素を含むペロブスカイト構造を有し、誘電率が非常に高い。この誘電体セラミック膜を、基板温度７００〜８５０℃、酸素分圧２６７〜６６７Ｐａの条件下でＣＶＤ法によりＰｔなどの電極上に形成することにより、Ｐｔなどの電極と誘電体セラミック膜中のＰｂとの反応を防止しながら、誘電体セラミック膜のペロブスカイト化率を向上させることができる。
【００３１】
したがって、ペロブスカイト構造を有する高誘電率のセラミック膜を誘電体とした小型大容量の薄膜コンデンサを得ることができる。
【００３２】
又、この誘電体セラミック膜の形成方法はＣＶＤ法であって、電極と誘電体セラミック膜を連続的に形成することができるため、その製造工程をＬＳＩの製造工程に組み込むことが容易である。このため、本発明の薄膜コンデンサは、ＬＳＩの内蔵コンデンサとして最適である。
【図面の簡単な説明】
【図１】本発明の薄膜コンデンサの製造に用いるＣＶＤ装置の概略図である。
【図２】本発明によって、基板上に形成した薄膜コンデンサの断面図である。
【符号の説明】
３１ 基板
３２ 第１の電極
３３ 誘電体セラミック膜
３４ 第２の電極
【発明の属する技術分野】
本発明は、ＬＳＩ内蔵コンデンサとして有用な薄膜コンデンサの製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化、高密度化にともない、コンデンサなどの電子部品の一層の小型化、高性能化が望まれている。
【０００３】
そのなかで、ＬＳＩ内蔵に適した薄膜コンデンサとして、Ｐｔなどの電極とＡｌ2 Ｏ3 、ＳｉＯ2 、ＴｉＯ2 、ＢａＴｉＯ3 などの誘電体セラミック膜をスパッタ法で交互に形成するコンデンサの製造方法が提案されている（特開昭５６−１４４５２３号公報）。
【０００４】
【発明が解決しようとする課題】
しかしながら、誘電体膜として用いるＡｌ2 Ｏ3 、ＳｉＯ2 、ＴｉＯ2 などは材料そのものの誘電率が低いため、コンデンサの容量を上げようとすると膜厚を非常に薄くする必要があり、絶縁耐圧などのコンデンサとしての信頼性が低下するという問題点があった。
【０００５】
又、ＢａＴｉＯ3 などは、材料自体の誘電率は高いものの、サブミクロンから数ミクロンオーダーに薄膜化した場合、膜厚が薄くなるにつれて誘電率が低下し、薄膜化の割りにはコンデンサの容量がそれほど大きくならないという欠点があった。
【０００６】
このため、誘電体薄膜の材料として、ペロブスカイト型化合物のなかでも誘電率がさらに高い（Ｂａ，Ｓｒ）ＴｉＯ3 、ＰｂＴｉＯ3 、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3 系などを使用することが提案されている。
【０００７】
しかしながら、これらのうちでも特に誘電率が高いＰｂを含む組成系は、通常、電極として使用するＰｔなどの金属材料と反応しやすい。特に上記組成系のうち、室温での誘電率が最も高いＰｂ（Ｍｇ，Ｎｂ）Ｏ3 系においては、ペロブスカイト構造の膜を得るためには成膜温度を高くする必要があるが、Ｐｔなどの電極との反応を抑えるためには、成膜温度を高くすることができなかった。
【０００８】
そこで、本発明の目的は、上記問題を解決して、例えばＰｂ（Ｍｇ，Ｎｂ）Ｏ3 系などの、Ｐｂ元素を含有しペロブスカイト構造を有する、高誘電率のセラミック膜を誘電体とした薄膜コンデンサの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の薄膜コンデンサの製造方法は、基板上にＰｔあるいはＰｔを含む合金からなる第１の電極を形成する工程と、該第１の電極の直上に、該第１の電極の表面温度が７００〜８５０℃であって酸素分圧が２６７〜６６７Ｐａの条件下で、Ｐｂ元素を含有する誘電体セラミック膜をＣＶＤ法で形成する工程と、該誘電体セラミック膜の上に第２の電極を形成する工程とを備える。
【００１０】
そして、前記誘電体セラミック膜はＰｂ（Ｍｇ，Ｎｂ）Ｏ3 系であることを特徴とする。
【００１２】
上述のように、Ｐｂ元素を含有する誘電体セラミック膜をＣＶＤ法で形成する場合、温度を７００〜８５０℃とし、酸素分圧を２６７〜６６７Ｐａとすることにより、Ｐｔなどの電極と誘電体セラミック中のＰｂ元素の反応を抑制し、誘電体セラミック膜の特性の悪化を防止することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例をもとに説明する。
【００１４】
（実施例）
まず、本発明の薄膜コンデンサの製造に用いるＣＶＤ装置の概略を図１に基づいて説明する。本ＣＶＤ装置は縦型のコールドウォール型の反応容器１を有し、気化器２でバブリングにより気化したＴｉ原料がキャリアガスのＡｒガスとともに、又、気化器３でバブリングにより気化したＮｂ原料がキャリアガスのＡｒガスとともに、それぞれ原料導入管６、７を通じて混合器１１に送られ、原料ガス供給ノズル１２を介して基板１３上に供給される。又、気化器４で気化したＰｂ原料及び気化器５で気化したＭｇ原料が、キャリアガスのＡｒガスとともに、それぞれ原料導入管８、９を通じて混合器１１に送られ、原料ガス供給ノズル１２を介して基板１３上に供給される。
【００１５】
なお、原料温度及びガス流量は、それぞれ温度調節装置（図示せず）とマスフローコントローラー１４、１５、１６、１７、１８により、任意の値に設定することが可能である。又、基板１３の温度は、その下部に設置されたヒータ１９により、室温〜１０００℃間の任意の温度に設定することが可能である。さらに、反応容器１は、その下部に設置された真空ポンプ２０により、減圧状態にすることが可能となっている。
【００１６】
次に、本発明の薄膜コンデンサの製造方法を、図２を参照して説明する。図２は基板上に形成した薄膜コンデンサの断面図である。
【００１７】
まず、薄膜コンデンサを形成する基板３１として、（１００）ＭｇＯ単結晶基板、及び結晶化ガラス基板を用意した。そして、これら基板３１の上に、第１の電極３２としてＰｔをスパッタした。なお、ＭｇＯ基板上にＰｔをスパッタする際には基板３１の温度を５００℃とした。
【００１８】
得られた基板を確認した結果、ＭｇＯ基板上のＰｔは（１００）面が主面となるようににエピタキシャル成長しており、ガラス基板上のＰｔは（１１１）面が主面となるように配向していた。
【００１９】
次に、図１に示すＣＶＤ装置を用い、表１に示すＣＶＤ条件及び表２に示す条件（基板の種類、第１の電極の表面温度、酸素分圧、反応容器内圧力）で、上記第１の電極３２の上に誘電体セラミック膜３３としてＰｂ（Ｍｇ，Ｎｂ）Ｏ3 −ＰｂＴｉＯ3 （以下、ＰＭＮ−ＰＴと称す）の薄膜を形成した。なお、第１の電極の表面温度は放射温度計を用いて測定した。
【００２０】
【表１】
【表２】
その後、得られた誘電体セラミック膜の結晶性をＸ線ディフラクトメータで分析したところ、ＭｇＯ基板では（１００）配向したＰＭＮ−ＰＴの回折ピークが、ガラス基板では（１１１）配向したＰＭＮ−ＰＴの回折ピークが得られた。これら分析データより、ペロブスカイト相及びパイロクロア相のメイン回折ピーク強度から、次式によって、ＰＭＮ−ＰＴ膜のペロブスカイト化率を算出した。結果を表３に示す。
【００２３】
ペロブスカイト化率＝ペロブスカイト相のピーク強度／（ペロブスカイト相のピーク強度＋パイロクロア相のピーク強度）
次に、このＰＭＮ−ＰＴ膜からなる誘電体セラミック膜３３の上に直径２ｍｍのＡｇを蒸着して第２の電極３４を形成して薄膜コンデンサを完成させた。そして、第１の電極３２と第２の電極３４とを対向電極として、薄膜コンデンサの静電容量を測定した。この結果をショート率と共に表３に示す。なお、測定したコンデンサの数は、各ＣＶＤ条件毎に２０個である。
【００２４】
【表３】
表３から明らかなように、第１の電極の表面温度が７００〜８５０℃であって酸素分圧が２６７〜６６７Ｐａである、本発明の範囲内のＣＶＤ条件でＰＭＮ−ＰＴの誘電体セラミック膜を成膜した場合は、ペロブスカイト化率が９０％以上と高く、静電容量が１００ｎＦ以上と大きくショート率が２０％以下と低い、特性に優れた薄膜コンデンサが得られる。又、第１の電極の表面温度を７５０℃とし反応容器圧力を６６７〜１３３３ｐａとすることにより、静電容量が１２０ｎＦ以上であってショート率が５％以下と、さらに優れた特性の薄膜コンデンサが得られる。
【００２６】
これに対して、試料番号１、２に示すように、第１の電極の表面温度が７００℃未満の場合は、ペロブスカイト化率が８０％以下であって、コンデンサとしたときの静電容量が４０ｎＦ以下と小さくショート率が４０％以上と高くなり、好ましくない。一方、試料番号１７、１８に示すように、第１の電極の表面温度が８５０℃を超える場合は、コンデンサとしたときのショート率が９０％以上と高くなり好ましくない。
【００２７】
又、試料番号３、４に示すように、酸素分圧が２６７Ｐａ未満の場合は、コンデンサとしたときに全てショートしてしまう。そして、Ｐｔ／ＭｇＯ基板上のＰＭＮ−ＰＴ膜については、Ｐｔ電極と反応している様子が基板の裏側から確認できた。一方、試料番号１５、１６に示すように、酸素分圧が６６７Ｐａを超える場合は、ペロブスカイト化率が６６％以下と低く、コンデンサとしたときの静電容量が１０ｎＦと小さくなり好ましくない。
【００２８】
なお、上記実施例においては、誘電体セラミック膜がＰｂ、Ｍｇ、Ｎｂ、Ｔｉ、Ｏの５成分元素からなる場合について示したが、本発明はこれのみに限定されるものではない。即ち、例えばＺｎなどＣＶＤ原料が容易に得られ、その成膜が一般的に行われている元素については、その元素でペロブスカイト構成元素の一部を置換し、静電容量の温度特性などを変化させることができることは、従来の粉末焼成法によってセラミック焼結体を得る場合と同様である。
【００２９】
又、上記実施例においては、第１の電極材料としてＰｔを用いたが、その他Ｐｔを含む合金一般を用いた場合においても同様の効果が得られる。
【００３０】
【発明の効果】
以上の説明で明らかなように、本発明の薄膜コンデンサの製造方法に用いる誘電体セラミック膜は、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3 のような、少なくともＰｂ元素を含むペロブスカイト構造を有し、誘電率が非常に高い。この誘電体セラミック膜を、基板温度７００〜８５０℃、酸素分圧２６７〜６６７Ｐａの条件下でＣＶＤ法によりＰｔなどの電極上に形成することにより、Ｐｔなどの電極と誘電体セラミック膜中のＰｂとの反応を防止しながら、誘電体セラミック膜のペロブスカイト化率を向上させることができる。
【００３１】
したがって、ペロブスカイト構造を有する高誘電率のセラミック膜を誘電体とした小型大容量の薄膜コンデンサを得ることができる。
【００３２】
又、この誘電体セラミック膜の形成方法はＣＶＤ法であって、電極と誘電体セラミック膜を連続的に形成することができるため、その製造工程をＬＳＩの製造工程に組み込むことが容易である。このため、本発明の薄膜コンデンサは、ＬＳＩの内蔵コンデンサとして最適である。
【図面の簡単な説明】
【図１】本発明の薄膜コンデンサの製造に用いるＣＶＤ装置の概略図である。
【図２】本発明によって、基板上に形成した薄膜コンデンサの断面図である。
【符号の説明】
３１ 基板
３２ 第１の電極
３３ 誘電体セラミック膜
３４ 第２の電極
Claims (2)
- 基板上にＰｔあるいはＰｔを含む合金からなる第１の電極を形成する工程と、該第１の電極の直上に、該第１の電極の表面温度が７００〜８５０℃であって酸素分圧が２６７〜６６７Ｐａの条件下で、Ｐｂ元素を含有する誘電体セラミック膜をＣＶＤ法で形成する工程と、該誘電体セラミック膜の上に第２の電極を形成する工程とを備える、薄膜コンデンサの製造方法。
- 前記誘電体セラミック膜はＰｂ（Ｍｇ，Ｎｂ）Ｏ3系であることを特徴とする、請求項１記載の薄膜コンデンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09551796A JP3724049B2 (ja) | 1996-04-17 | 1996-04-17 | 薄膜コンデンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09551796A JP3724049B2 (ja) | 1996-04-17 | 1996-04-17 | 薄膜コンデンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09283369A JPH09283369A (ja) | 1997-10-31 |
| JP3724049B2 true JP3724049B2 (ja) | 2005-12-07 |
Family
ID=14139768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09551796A Expired - Fee Related JP3724049B2 (ja) | 1996-04-17 | 1996-04-17 | 薄膜コンデンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3724049B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100385696C (zh) * | 1999-01-12 | 2008-04-30 | 微涂技术股份有限公司 | 外延薄膜 |
| US7804678B2 (en) * | 2007-04-25 | 2010-09-28 | Industrial Technology Research Institute | Capacitor devices |
-
1996
- 1996-04-17 JP JP09551796A patent/JP3724049B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09283369A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160762A (en) | Method of manufacturing mono-layer capacitors | |
| US5736422A (en) | Method for depositing a platinum layer on a silicon wafer | |
| US5663089A (en) | Method for producing a laminated thin film capacitor | |
| US5191510A (en) | Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices | |
| KR100313468B1 (ko) | 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법 | |
| US6125027A (en) | Component comprising a capacitor | |
| JP3224450B2 (ja) | 酸化ルテニウムの成膜方法 | |
| JPH11511293A (ja) | 基板および配線層を備え、基板と配線層との間にバッファ層を有する集積回路 | |
| JP3724049B2 (ja) | 薄膜コンデンサの製造方法 | |
| US6312567B1 (en) | Method of forming a (200)-oriented platinum layer | |
| JPH07283069A (ja) | 誘電体薄膜およびその製造方法 | |
| US6998661B2 (en) | Integrated circuit structure including electrodes with PGO ferroelectric thin film thereon | |
| JP3389370B2 (ja) | セラミックコンデンサ | |
| JP4493235B2 (ja) | 薄膜素子 | |
| JP2000355760A (ja) | スパッタターゲット、バリア膜および電子部品 | |
| JPH08330186A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JPH0770747A (ja) | 高純度誘電体薄膜形成用ターゲット材 | |
| JP2003318369A (ja) | 半導体装置及びその製造方法 | |
| JP3399079B2 (ja) | 誘電体薄膜と誘電体薄膜素子及びその製造方法 | |
| KR0150982B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0737754A (ja) | 誘電体薄膜素子 | |
| JPH0940466A (ja) | 独立したセラミック薄膜の製造方法およびそのセラミック薄膜を用いたコンデンサとその製造方法 | |
| JP4682769B2 (ja) | 誘電体薄膜、薄膜誘電体素子及びその製造方法 | |
| JPH0754134A (ja) | 超高純度誘電体薄膜形成用ターゲット材 | |
| JPH0670920B2 (ja) | 強誘電薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |