JP3722096B2 - Mounting board manufacturing method - Google Patents
Mounting board manufacturing method Download PDFInfo
- Publication number
- JP3722096B2 JP3722096B2 JP2002203810A JP2002203810A JP3722096B2 JP 3722096 B2 JP3722096 B2 JP 3722096B2 JP 2002203810 A JP2002203810 A JP 2002203810A JP 2002203810 A JP2002203810 A JP 2002203810A JP 3722096 B2 JP3722096 B2 JP 3722096B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- substrate
- electrode
- solder
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、電子部品を基板に実装して実装基板を製造する実装基板の製造方法に関するものである。
【0002】
【従来の技術】
半導体チップなどの電子部品の実装方法として、半田接合による方法が広く用いられている。この半田接合の方式として、熱硬化性の樹脂接着材を部品搭載前に予め基板の電極上に塗布する方法が採用されるようになっている。この方法では、電子部品の半田バンプを電極上に着地させた後に基板を加熱することにより、半田バンプと電極との半田接合と樹脂接着材の熱硬化とを同一加熱工程にて行う。この方法によれば、補強用のアンダーフィル樹脂形成工程を独立した工程として設ける必要がないという利点を有している。
【0003】
【発明が解決しようとする課題】
しかしながら、上記樹脂接着材を用いた電子部品の実装方式を、表裏両面に電子部品が実装される両面実装基板に対して適用する場合においては、以下に説明するような不都合が生じる場合があった。上述のように、この実装方式では、半田バンプと電極との半田接合と樹脂接着材の熱硬化を同一加熱工程にて行うようにしているため、両面実装において先に実装が行われた第1面上の電子部品については、第1面側を対象とした第1加熱工程において樹脂が加熱された後、第2面側を対象とした第2加熱工程において再度加熱される。
【0004】
このとき、第1面側の電子部品の樹脂接着材の内部に、第1加熱工程において基板から発生したガスによってボイドが形成されている場合には、このボイドが再加熱されることによる不具合が生じやすい。例えば、ボイド中のガスが再加熱によって膨張することによる樹脂の剥離や、ボイドが接合部に近接して生じている場合に、接合部の半田が再加熱時に溶融してこのボイド内に流入する結果接合部の導通不良などが生じることがある。そしてこのような不具合によって、実装品質の低下を招く場合があった。
【0005】
そこで本発明は、樹脂接着材を用いて両面実装基板を対象として行われる実装基板の製造において、樹脂接着材内部のボイドに起因して生じる実装不具合を防止することができる実装基板の製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
請求項1記載の実装基板の製造方法は、基板の第1面と第1面の裏側の第2面にそれぞれ電子部品が実装された実装基板を製造する実装基板の製造方法であって、部品実装工程において先に実装対象となる第1面に、熱硬化性樹脂を含まない半田接合用ペーストを供給する第1ペースト供給工程と、ペースト供給後の第1面に電子部品を搭載して電子部品の接続用電極を第1面に設けられた第1電極に着地させる第1搭載工程と、第1搭載工程後の前記基板を加熱して前記接続用電極を前記第1電極に半田接合する第1加熱工程と、第1面の実装が完了した基板の第2面に前記熱硬化性樹脂を含む半田接合用ペーストを供給する第2ペースト供給工程と、ペースト供給後の第2面に電子部品を搭載して電子部品の接続用電極を第2面に設けられた第2電極に着地させる第2搭載工程と、第2搭載工程後の前記基板を加熱して前記接続用電極もしくは前記第2電極に予め供給された接合用半田部を溶融させて接続用電極を第2電極に半田接合するとともに前記熱硬化性樹脂の熱硬化を開始させる第2加熱工程とを含む。
【0007】
請求項2記載の実装基板の製造方法は、請求項1記載の実装基板の製造方法であって、前記第1加熱工程において、前記第2加熱工程における加熱温度以上まで基板を昇温させる。
【0008】
請求項3記載の実装基板の製造方法は、請求項1記載の実装基板の製造方法であって、部品実装工程において後に実装対象となる前記第2面を、熱硬化性樹脂を含む半田接合用ペーストが供給される第2ペースト供給面として予め設定しておき、基板設計時の電子部品配置において、前記熱硬化性樹脂を用いた実装方式が適用される電子部品を優先的に第2面に配置する。
【0009】
請求項4記載の実装基板の製造方法は、請求項1記載の実装基板の製造方法であって、前記基板の第1面と第2面の表裏各面にそれぞれ実装される電子部品の種類と数量を対比し、熱硬化性樹脂を用いた実装方式が適用可能な電子部品の割合が多い方の面を、部品実装工程において後に実装対象となる第2面に設定する。
【0010】
本発明によれば、後に実装対象となる第2面のみに熱硬化性樹脂を種類として含む半田接合用ペーストを供給し、この半田接合用ペーストの加熱を第2面を対象とする第2加熱工程の1回のみに限定することにより、樹脂接着材内部のボイドに起因して生じる実装不具合を防止することができる。
【0011】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図1、図2は本発明の一実施の形態の実装基板の製造方法の工程説明図、図3は本発明の一実施の形態の実装基板の製造方法におけるリフロー工程の温度プロファイルを示すグラフである。本実施の形態では、両面に電極が形成された基板に電子部品を半田接合により実装して実装基板を製造する工程を示している。
【0012】
図1(a)において、1は両面実装用の基板であり、基板1の第1面1a(図1において上面)および第1面の裏側の第2面1b(図1において下面)には、それぞれ第1電極としての電極2,第2電極としての電極3が形成されている。第1面1aは、基板1の表裏両面に電子部品を実装して実装基板を製造する過程において、先に実装対象となる面である。
【0013】
図1(a)に示すように、第1面1aに形成された第1電極である電極2上には、半田接合用ペーストであるクリーム半田4が印刷により供給される(第1ペースト供給工程)。クリーム半田4は、ペースト状のフラックス中に半田粒子を含有させたものであり、半田接合のみを目的とした接合材料であることから、後述する樹脂接着材6に含まれるような熱硬化性性樹脂を含まない構成となっている。
【0014】
次いで図1(b)に示すように、クリーム半田供給後の第1面1aには、両端部に接続用電極としての端子5aが設けられた電子部品5が搭載され(第1搭載工程)、これにより端子5aがクリーム半田4を介して電極2上に着地する。そしてこの後、基板1は第1面1aを対象とした第2面リフローのためにリフロー工程に送られ。ここで所定の加熱プロファイルにしたがって加熱される(第1加熱工程)。
【0015】
この第1面リフローにおける加熱プロファイルについて、図3を参照して説明する。加熱が開始されると、基板1は半田融点温度T2よりも低い予熱温度T1まで加熱され、この温度で所定時間保持される。そして予熱の後、温度がさらに上昇して半田融点温度T2を超えることにより、クリーム半田4中の半田成分が溶融しこの溶融半田を介して端子5aが電極2の上面に半田接合される。半田融点温度は、Sn/Pb系の半田では183℃,Sn/Ag系では220℃である。この半田接合において、端子5aの表面に生成した酸化膜はクリーム半田4中のフラックス成分によって除去されることから、良好な接合性が確保される。
【0016】
この後、加熱温度はさらに上昇し、耐熱温度T4(約250℃)よりも低い温度に設定される最高加熱温度Taに到達する。そして所定時間この温度を保持した後、温度は徐々に下降する。ここで最高加熱温度Taを、後述する第2面リフローにおける最高加熱温度Tbよりも高く設定すると、第1面リフロー時の加熱によって、基板1内に含まれている水分や有機ガスを、極力基板表面から放出できるので好ましい。この場合、最高加熱温度Taは230℃〜240℃程度となる。なお、第1面リフロー時は、電子部品5の下面にはガスが通過する空間があるので、樹脂接着材内部のボイドに起因する実装不具合は生じない。
【0017】
この第1面1aへの実装に引き続き、第2面1bを対象とした実装が行われる。すなわち、図2(a)に示すように、第2面1bの電極3の周囲には、半田接合用ペーストである樹脂接着材6がディスペンサ7によって電極3を覆って供給される(第2ペースト供給工程)。樹脂接着材6は、エポキシ樹脂などの熱硬化性樹脂を主成分とする基剤に、酸化膜除去能力を有する活性成分を含有させることにより、電子部品の下面を封止して補強する接着機能に加えて、半田接合時に半田表面の酸化膜を除去して半田接合性を向上させるフラックスとしての機能を兼ねさせたものである。この樹脂接着材6は、含有する活性成分によって半田バンプ表面の酸化膜を除去することから別途フラックスを塗布する必要がなく、フラックスを用いた従来方法において必要とされたリフロー後の洗浄工程を省略できるという利点を有している。
【0018】
ここでは、基剤の熱硬化温度として、実装に使用される半田の融点温度よりも高い熱硬化温度を有するものを用いている。なお、本実施の形態でいう熱硬化温度とは、樹脂材料の硬化反応の測定に使用される示差走査熱量測定(DSC)により求められた温度である。すなわち、10mgの試料を昇温レートが10℃/分の条件で加熱する過程において得られる熱量と温度との関係を、縦軸に熱量、横軸に温度をとってプロットしてグラフ化すると山形の曲線が形成される。そしてこの山形の曲線の高温側の斜面における変曲点から接線を引き、この接線が横軸が交わる温度を求めて熱硬化温度とする。
【0019】
次いで図2(c)に示すように、樹脂接着材供給後の第2面1bには、下面に接続用電極としての半田バンプ9が設けられた電子部品8が搭載され(第2搭載工程)、これにより半田バンプ9は樹脂接着材6を介して電極3上に着地する。この際、電子部品8の下面は樹脂接着材6によりほぼ完全に充填される。そしてこの後、基板1は第2面1bを対象とした第2面リフローのためにリフロー工程に送られ、ここで所定の加熱プロファイルにしたがって加熱される(第2加熱工程)。
【0020】
この第2面リフローにおける加熱プロファイルは、図3に示すように第1面リフローとほぼ同様であり、温度が上昇して半田融点温度T2を超えることにより、半田バンプ9が溶融しこの溶融半田を介して端子5aが電極3と半田接合される。ここでは半田バンプ9が、電子部品8を基板1と接続する接続用電極であるとともに、この接続用電極に供給される接合用半田部とを兼ねたものとなっている。この半田接合において、電極3の表面に第1リフロー時の加熱によって酸化膜が生成されている場合においても、樹脂接着材6中の活性成分によって酸化膜が除去され、良好な半田接合性が確保される。
【0021】
この後、加熱温度はさらに上昇し、熱硬化温度T3よりも高く耐熱温度T4よりも低い温度に設定される最高加熱温度Tbに到達する。そして所定時間この温度を保持した後、温度は徐々に下降する。ここで最高加熱温度Tbは、前述のように第1面リフローにおける最高加熱温度Taよりも低くなっている。
【0022】
またこの加熱により、樹脂接着材6の熱硬化反応が並行して進行するが、樹脂接着材6の熱硬化温度T3は、半田バンプ9の半田融点温度T2よりも高いことから、半田バンプ9が溶融した溶融半田が電極2の表面を濡らす際には樹脂接着材6はまだ熱硬化を開始していない状態にある。したがって樹脂接着材6中における溶融半田の流動が確保され、半田バンプ9と電極3とのセルフアライメントが阻害されることがない。
【0023】
そして溶融半田が電極3と接合された後、加熱が継続されて温度が上昇する。次いで熱硬化温度T3を超えて最高加熱温度Tbまで昇温し、この温度が所定時間保持された後に降温過程に移行する。この加熱過程において、温度が熱硬化温度T3以上に保持される時間tの間、樹脂接着材6の熱硬化が急速に進行する。これにより、第2面1bへの電子部品5の実装が終了する。
【0024】
上記第2面リフローにおいて、上述のように既に第1面リフローによって高温で加熱されていることから、基板1の内部に含有されていた有機成分や水分は大部分が加熱によりガス化して表面から放出されており、樹脂接着材6中にこれらのガスが閉じこめられることによるボイドの発生が少ない。またボイドが発生した場合にあっても、樹脂接着材6がこの後さらに高温に加熱されることがないことから、ボイドが再加熱されることによって発生する不具合、例えば、ボイド中のガスが再加熱によって膨張することによる樹脂の剥離や、ボイドが接合部に近接して生じている場合に接合部の半田が再加熱時に溶融してこのボイド内に流入する結果生じる接合部の導通不良などの発生がない。
【0025】
上記実施の形態に示す実装基板の製造方法は、生産においては次に示すような2通りの態様で適用される。第1の態様は、両面に電子部品が実装される実装基板の設計段階において、実装対象となる電子部品への前述の樹脂接着材4の適用可否を考慮した上で、電子部品の第1面、第2面への振り分けを決定するものである。
【0026】
すなわち、基板の第1面と第1面の裏側の第2面にそれぞれ電子部品が実装された実装基板を製造する実装基板を設計する際には、部品実装工程において後に実装対象となる第2面を、前述の樹脂接着材6を含む半田接合用ペーストが供給される第2ペースト供給面として予め設定する。そして、基板設計時の電子部品配置において、熱硬化性樹脂を用いた実装方式が適用される電子部品を優先的に第2面に配置する。基板設計時にこのような方針で電子部品配置を行うことにより、後に実装対象となる第2面に樹脂接着材6を用いる電子部品が集中して配置される。したがって使用された樹脂接着材6が2回の熱硬化過程を経る事態が発生しない。
【0027】
これに対し、基板設計過程において上述のような考慮がなされていない基板については、以下のような取り扱いがなされる。まず、両面実装基板の電子部品配置が提示されたならば、基板の表裏各面にそれぞれ実装される電子部品の種類と数量を対比する。そして樹脂接着材6を用いた実装方式が適用可能な電子部品の割合が多い方の面を、部品実装工程において後に実装対象となる第2面に設定し、このような電子部品には樹脂接着材6を用いた実装方式を適用する。
【0028】
そして第2面のその他の電子部品および第1面の電子部品には全てクリーム半田を用いた実装方法など、樹脂接着材6を用いない実装方法を適用する。これにより、後に実装対象となる第2面にのみ、樹脂接着材6を用いる電子部品が配置され、したがって使用された樹脂接着材6が2回の熱硬化過程を経る事態が発生しない。
【0029】
【発明の効果】
本発明によれば、後に実装対象となる第2面のみに半田の酸化膜を除去する活性作用を有し熱硬化性樹脂を種類として含む半田接合用ペーストを供給し、この半田接合用ペーストの加熱を、第2面を対象とする第2加熱工程の1回のみに限定するようにしたので、樹脂接着材内部のボイドに起因して生じる実装不具合を防止することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の実装基板の製造方法の工程説明図
【図2】本発明の一実施の形態の実装基板の製造方法の工程説明図
【図3】本発明の一実施の形態の実装基板の製造方法におけるリフロー工程の温度プロファイルを示すグラフ
【符号の説明】
1 基板
1a 第1面
1b 第2面
2、3 電極
4 クリーム半田
5 電子部品
5a 端子
6 樹脂接着材
8 電子部品
9 半田バンプ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a mounting board manufacturing method for manufacturing a mounting board by mounting electronic components on the board.
[0002]
[Prior art]
As a method for mounting an electronic component such as a semiconductor chip, a solder bonding method is widely used. As a soldering method, a method in which a thermosetting resin adhesive is applied on the electrodes of the substrate in advance before mounting the components is adopted. In this method, the solder bump of the electronic component is landed on the electrode and then the substrate is heated, so that the solder bonding between the solder bump and the electrode and the thermosetting of the resin adhesive are performed in the same heating process. This method has an advantage that it is not necessary to provide the reinforcing underfill resin forming step as an independent step.
[0003]
[Problems to be solved by the invention]
However, in the case where the electronic component mounting method using the resin adhesive is applied to a double-sided mounting board on which electronic components are mounted on both the front and back surfaces, there may be inconveniences as described below. . As described above, in this mounting method, the solder bonding between the solder bump and the electrode and the thermosetting of the resin adhesive are performed in the same heating process. The electronic component on the surface is heated again in the second heating step for the second surface side after the resin is heated in the first heating step for the first surface side.
[0004]
At this time, when a void is formed inside the resin adhesive of the electronic component on the first surface side by the gas generated from the substrate in the first heating step, there is a problem that the void is reheated. Prone to occur. For example, when the gas in the void is peeled off due to expansion by reheating, or when the void is generated close to the joint, the solder in the joint melts during reheating and flows into the void. As a result, poor conduction at the junction may occur. In addition, due to such a problem, there is a case where the mounting quality is deteriorated.
[0005]
Therefore, the present invention provides a mounting substrate manufacturing method capable of preventing a mounting defect caused by a void inside the resin adhesive in manufacturing a mounting substrate performed on a double-sided mounting substrate using a resin adhesive. The purpose is to provide.
[0006]
[Means for Solving the Problems]
The method of manufacturing a mounting board according to
[0007]
A mounting substrate manufacturing method according to a second aspect is the mounting substrate manufacturing method according to the first aspect, wherein, in the first heating step, the substrate is heated to a temperature equal to or higher than a heating temperature in the second heating step.
[0008]
The mounting board manufacturing method according to
[0009]
The mounting substrate manufacturing method according to
[0010]
According to the present invention, the solder bonding paste containing the thermosetting resin as a kind is supplied only to the second surface to be mounted later, and the heating of the solder bonding paste is performed for the second surface. By limiting to only one step, it is possible to prevent a mounting failure caused by a void inside the resin adhesive.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings. FIGS. 1 and 2 are process explanatory views of a mounting substrate manufacturing method according to an embodiment of the present invention, and FIG. 3 is a graph showing a temperature profile of a reflow process in the mounting substrate manufacturing method according to an embodiment of the present invention. is there. In this embodiment, a process of manufacturing a mounting substrate by mounting electronic components on a substrate having electrodes formed on both sides by solder bonding is shown.
[0012]
In FIG. 1A,
[0013]
As shown in FIG. 1A, a
[0014]
Next, as shown in FIG. 1 (b), on the first surface 1a after the supply of the cream solder,
[0015]
The heating profile in the first surface reflow will be described with reference to FIG. When heating is started, the
[0016]
Thereafter, the heating temperature further rises and reaches a maximum heating temperature Ta set to a temperature lower than the heat resistant temperature T4 (about 250 ° C.). After maintaining this temperature for a predetermined time, the temperature gradually decreases. Here, when the maximum heating temperature Ta is set higher than the maximum heating temperature Tb in the second surface reflow described later, moisture and organic gas contained in the
[0017]
Subsequent to mounting on the first surface 1a, mounting on the second surface 1b is performed. That is, as shown in FIG. 2A, around the
[0018]
Here, the base has a thermosetting temperature higher than the melting point of the solder used for mounting. In addition, the thermosetting temperature as used in this Embodiment is the temperature calculated | required by the differential scanning calorimetry (DSC) used for the measurement of the hardening reaction of a resin material. That is, if the relationship between the amount of heat and temperature obtained in the process of heating a 10 mg sample at a temperature rising rate of 10 ° C./min is plotted and plotted with the amount of heat on the vertical axis and the temperature on the horizontal axis, Is formed. Then, a tangent line is drawn from the inflection point on the slope on the high temperature side of this mountain-shaped curve, and the temperature at which this tangent line intersects the horizontal axis is determined as the thermosetting temperature.
[0019]
Next, as shown in FIG. 2C, an
[0020]
The heating profile in the second surface reflow is substantially the same as that in the first surface reflow as shown in FIG. 3. When the temperature rises and exceeds the solder melting point temperature T2, the
[0021]
Thereafter, the heating temperature further rises and reaches a maximum heating temperature Tb set to a temperature higher than the thermosetting temperature T3 and lower than the heat-resistant temperature T4. After maintaining this temperature for a predetermined time, the temperature gradually decreases. Here, the maximum heating temperature Tb is lower than the maximum heating temperature Ta in the first surface reflow as described above.
[0022]
Further, this heating causes the thermosetting reaction of the
[0023]
Then, after the molten solder is joined to the
[0024]
In the second surface reflow, since it has already been heated at a high temperature by the first surface reflow as described above, most of the organic components and moisture contained in the
[0025]
The manufacturing method of the mounting substrate described in the above embodiment is applied in the following two ways in production. In the first aspect, in the design stage of the mounting substrate on which the electronic components are mounted on both sides, the first surface of the electronic component is taken into consideration in consideration of the applicability of the
[0026]
That is, when designing a mounting board for manufacturing a mounting board in which electronic components are mounted on the first surface of the substrate and the second surface on the back side of the first surface, the second target to be mounted later in the component mounting process. The surface is set in advance as a second paste supply surface to which the soldering paste including the
[0027]
On the other hand, the following handling is performed about the board | substrate which is not considered as mentioned above in the board | substrate design process. First, when the electronic component arrangement of the double-sided mounting board is presented, the type and quantity of the electronic parts mounted on the front and back surfaces of the board are compared. Then, the surface with the higher proportion of electronic components to which the mounting method using the
[0028]
A mounting method that does not use the
[0029]
【The invention's effect】
According to the present invention, a solder bonding paste having an active action of removing a solder oxide film only on a second surface to be mounted later and including a thermosetting resin as a type is supplied. Since the heating is limited to one time of the second heating process for the second surface, mounting defects caused by voids inside the resin adhesive can be prevented.
[Brief description of the drawings]
FIG. 1 is a process explanatory diagram of a mounting substrate manufacturing method according to an embodiment of the present invention. FIG. 2 is a process explanatory diagram of a mounting substrate manufacturing method according to an embodiment of the present invention. Graph showing temperature profile of reflow process in manufacturing method of mounting substrate of embodiment
DESCRIPTION OF
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002203810A JP3722096B2 (en) | 2002-07-12 | 2002-07-12 | Mounting board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002203810A JP3722096B2 (en) | 2002-07-12 | 2002-07-12 | Mounting board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004047774A JP2004047774A (en) | 2004-02-12 |
JP3722096B2 true JP3722096B2 (en) | 2005-11-30 |
Family
ID=31709582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002203810A Expired - Fee Related JP3722096B2 (en) | 2002-07-12 | 2002-07-12 | Mounting board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3722096B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4905339B2 (en) * | 2007-12-10 | 2012-03-28 | パナソニック株式会社 | Manufacturing method of electronic component mounting board |
-
2002
- 2002-07-12 JP JP2002203810A patent/JP3722096B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004047774A (en) | 2004-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6189771B1 (en) | Method of forming solder bump and method of mounting the same | |
JP5363789B2 (en) | Optical semiconductor device | |
US7833831B2 (en) | Method of manufacturing an electronic component and an electronic device | |
JP4200325B2 (en) | Solder bonding paste and solder bonding method | |
JP2000031204A (en) | Manufacture of semiconductor package | |
JPH11214441A (en) | Mounting method for electronic part with bump | |
JP2001332583A (en) | Semiconductor chip mounting method | |
CN101146412A (en) | package structure | |
US7750484B2 (en) | Semiconductor device with flip-chip connection that uses gallium or indium as bonding material | |
JP4200273B2 (en) | Mounting board manufacturing method | |
KR100771644B1 (en) | Method of manufacturing an electronic component | |
JP2009283628A (en) | Method for mounting semiconductor element | |
JP3722096B2 (en) | Mounting board manufacturing method | |
JP2009277777A (en) | Solder ball loading method and member for mounting electronic component | |
JP3693007B2 (en) | Electronic component mounting method | |
US20050035184A1 (en) | Method of soldering semiconductor part and mounted structure of semiconductor part | |
JPH11186324A (en) | Packaging method of electronic component with bumps | |
JP3266414B2 (en) | Solder supply method | |
TWI334752B (en) | Manufacturing method of circuit device | |
JP2002176248A (en) | Bonding material of electronic device and method and structure for mounting electronic device | |
JP3705152B2 (en) | Method of forming solder bump | |
JP2001156441A (en) | Method for repairing csp/bga | |
JP2000176678A (en) | Cream solder and packaging product using it | |
US20100230152A1 (en) | Method of soldering electronic component, and electronic component | |
JP2005183715A (en) | Method for mounting electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |