JP3721616B2 - Clock synchronization apparatus and clock synchronization method - Google Patents
Clock synchronization apparatus and clock synchronization method Download PDFInfo
- Publication number
- JP3721616B2 JP3721616B2 JP28371095A JP28371095A JP3721616B2 JP 3721616 B2 JP3721616 B2 JP 3721616B2 JP 28371095 A JP28371095 A JP 28371095A JP 28371095 A JP28371095 A JP 28371095A JP 3721616 B2 JP3721616 B2 JP 3721616B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- video signal
- television system
- dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、クロック同期装置およびクロック同期方法に関する。詳しくは、1125/59.94テレビジョン方式におけるクロックおよび525/59.94テレビジョン方式におけるクロックの周波数が所定の式関係を満足することを利用することによって、比較的単純な構成で上述した2つの方式におけるクロックの同期をとることができるようにしたクロック同期装置およびクロック同期方法に係るものである。
【0002】
【従来の技術】
従来、1フレームのライン数が525本で、フィールド周波数が59.9400058Hzである525/59.94テレビジョン方式の他に、1フレームのライン数が1125本で、フィールド周波数が60Hzである1125/60テレビジョン方式(高精細度テレビジョン方式)が提案されている。この場合、1125/60テレビジョン方式の映像信号から525/59.94テレビジョン方式の映像信号への変換(ダウンコンバート)、または525/59.94テレビジョン方式の映像信号から1125/60テレビジョン方式の映像信号への変換(アップコンバート)は、フィールド周波数が異なることから、フレームシンクロナイザ的な構成でフィールド数およびライン数を変換することで行われている。
【0003】
【発明が解決しようとする課題】
上述したように1125/60テレビジョン方式の映像信号と525/59.94テレビジョン方式の映像信号との間の変換は、フレームシンクロナイザ的な構成でフィールド数およびライン数を変換することで行われるため、1125/60テレビジョン方式の映像信号の処理に使用されるクロックと525/59.94テレビジョン方式の映像信号を処理するために使用されるクロックの同期をとる必要はなかった。
【0004】
ところで、米国ATV(advanced television)では、1フレームのライン数が1125本で、フィールド周波数が59.9400058Hzである1125/59.94テレビジョン方式を提案している。日本でも、525/59.94テレビジョン方式との互換性において1125/59.94テレビジョン方式の有効性が議論されている。例えば、1125/59.94テレビジョン方式の映像信号と525/59.94テレビジョン方式の映像信号との間の変換は、フィールド周波数が同じであることから、ライン数の変換のみで行うことが可能となる。ただし、この場合、1125/59.94テレビジョン方式の映像信号の処理に使用されるクロックと525/59.94テレビジョン方式の映像信号を処理するために使用されるクロックの同期をとることが必要となる。
【0005】
そこで、この発明では、比較単純な構成で1125/59.94テレビジョン方式および525/59.94テレビジョン方式におけるクロックの同期をとることができるようにしたクロック同期装置およびクロック同期方法を提供するものである。
【0008】
【課題を解決するための手段】
この発明に係るクロック同期装置は、1フレームのライン数が1125本で、フィールド周波数が59.9400058Hzである1125/59.94テレビジョン方式の映像信号の処理系で使用される第1のクロックを出力する第1の電圧制御発振器と、1フレームのライン数が525本で、フィールド周波数が59.9400058Hzである525/59.94テレビジョン方式の映像信号の処理系で使用される第2のクロックを出力する第2の電圧制御発振器と、第1の電圧制御発振器から出力される第1のクロックを1/2200に分周する第1の前段分周手段と、この第1の前段分周手段の出力信号を1/15に分周する第1の後段分周手段と、第2の電圧制御発振器から出力される第2のクロックを1/858に分周する第2の前段分周手段と、この第2の前段分周手段の出力信号を1/7に分周する第2の後段分周手段と、第1の後段分周手段から得られる15ライン周期の信号と第2の後段分周手段から得られる7ライン周期の信号との位相を比較する第1の位相比較手段と、基準映像信号が1125/59.94テレビジョン方式の映像信号であるとき第1の前段分周手段により出力されるライン周期の信号を選択し、基準映像信号が上記525/59.94テレビジョン方式の映像信号であるとき第2の前段分周手段により出力されるライン周期の信号を選択する第1の選択手段と、この第1の選択手段により選択されたライン周期の信号と基準映像信号から分離された水平同期信号との位相を比較する第2の位相比較手段と、基準映像信号が上記1125/59.94テレビジョン方式の映像信号であるとき第1の位相比較手段で得られる位相差信号を第2の電圧制御発振器に制御信号として供給すると共に第2の位相比較手段で得られる位相差信号を第1の電圧制御発振器に制御信号として供給し、基準映像信号が525/59.94テレビジョン方式の映像信号であるとき第1の位相比較手段で得られる位相差信号を第1の電圧制御発振器に制御信号として供給すると共に第2の位相比較手段で得られる位相差信号を第2の電圧制御発振器に制御信号として供給する第2の選択手段とを備え、第1のクロックを分周して得られる15ライン周期の信号と第2のクロックを分周して得られる7ライン周期の信号の位相が合うようにすると共に、第1のクロックおよび第2のクロックを基準映像信号に同期したものとするものである。
また、この発明に係るクロック同期方法は、第1の電圧制御発振器から出力される、1フレームのライン数が1125本で、フィールド周波数が59.9400058Hzである1125/59.94テレビジョン方式の映像信号の処理系で使用される第1のクロックと、第2の電圧制御発振器から出力される、1フレームのライン数が525本で、フィールド周波数が59.9400058Hzである525/59.94テレビジョン方式の映像信号の処理系で使用される第2のクロックとの同期をとるクロック同期方法であって、第1のクロックを1/2200に分周する第1の前段分周ステップと、この第1の前段分周ステップで得られる信号を1/15に分周する第1の後段分周ステップと、第2のクロックを1/858に分周する第2の前段分周ステップと、この第2の前段分周ステップで得られる信号を1/7に分周する第2の後段分周ステップと、第1の後段分周ステップで得られる15ライン周期の信号と第2の後段分周ステップで得られる7ライン周期の信号との位相を比較する第1の位相比較ステップと、基準映像信号が1125/59.94テレビジョン方式の映像信号であるとき第1の前段分周ステップで得られるライン周期の信号を選択し、基準映像信号が525/59.94テレビジョン方式の映像信号であるとき第2の前段分周ステップで得られるライン周期の信号を選択する第1の選択ステップと、この第1の選択ステップで選択された上記ライン周期の信号と基準映像信号から分離された水平同期信号との位相を比較する第2の位相比較ステップと、基準映像信号が1125/59.94テレビジョン方式の映像信号であるとき第1の位相比較ステップで得られる位相差信号を第2の電圧制御発振器に制御信号として供給すると共に第2の位相比較ステップで得られる位相差信号を第1の電圧制御発振器に制御信号として供給し、基準映像信号が525/59.94テレビジョン方式の映像信号であるとき第1の位相比較ステップで得られる位相差信号を第1の電圧制御発振器に制御信号として供給すると共に第2の 位相比較ステップで得られる位相差信号を第2の電圧制御発振器に制御信号として供給する第2の選択ステップとを備え、第1のクロックを分周して得られる15ライン周期の信号と第2のクロックを分周して得られる7ライン周期の信号の位相が合うようにすると共に、第1のクロックおよび第2のクロックを基準映像信号に同期したものとするものである。
【0009】
1125/59.94テレビジョン方式の場合には15ライン周期で、525/59.94テレビジョン方式の場合には7ライン周期で水平位相が合う。そのため、1125/59.94テレビジョン方式の映像信号の処理系で使用される第2のクロックより得られる15ライン周期の信号と525/59.94テレビジョン方式の映像信号の処理系で使用される第1のクロックより得られる7ライン周期の信号の位相が合うように制御することで、第1および第2のクロックの同期をとることが可能となる。
【0016】
【発明の実施の形態】
この発明の実施の形態を図面を参照して説明する。図1は第1の実施の形態としてのビデオカメラ装置100の構成を示している。
【0017】
図1に示すビデオカメラ装置100は、赤色画像用、緑色画像用、青色画像用の撮像素子、例えばCCD(charge coupled device)固体撮像素子を有し、赤、緑、青の色信号を得るためのカメラ部11を有している。カメラ部11は、1フレームのライン数が1125本で、フィールド周波数が59.9400058Hzである1125/59.94テレビジョン方式に対応したものであって、このカメラ部11より出力される赤、緑、青の色信号の1ラインのサンプル数は2200とされている。
【0018】
また、ビデオカメラ装置100は、カメラ部11より出力される赤、緑、青の色信号に対して白黒バランス制御やシェーディング補正や欠陥補正等の画像処理、さらには画像強調処理、ペデスタル付加処理、ガンマやニー等の非線形処理、リニアマトリックス処理等をディジタル的に行って、1125/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号RHD,GHD,BHDを得るための信号処理手段としてのディジタルシグナルプロセッサ12と、このディジタルシグナルプロセッサ12より出力される色信号RHD,GHD,BHDを導出するための出力端子13とを有している。
【0019】
また、ビデオカメラ装置100は、ディジタルシグナルプロセッサ12より出力される色信号RHD,GHD,BHDに対してライン数変換処理を行って1フレームのライン数が525本で、フィールド周波数が59.9400058Hzである525/59.94テレビジョン方式に対応したディジタルの赤、緑、青の色信号R525,G525,B525を得るための方式変換部(ダウンコンバータ)14と、この方式変換部14より出力される色信号R525,G525,B525を導出するための出力端子15とを有している。ここで、色信号R525,G525,B525の1ラインのサンプル数は858とされている。
【0020】
また、ビデオカメラ装置100は、カメラ部11、ディジタルシグナルプロセッサ12および方式変換部14で使用される1125/59.94テレビジョン方式に対応したクロックCKHD、水平同期信号HHD、垂直同期信号VHDを得ると共に、方式変換部14で使用される525/59.94テレビジョン方式に対応したクロックCK525、水平同期信号H525、垂直同期信号V525を得るための信号発生器16と、この信号発生器16に1125/59.94テレビジョン方式の映像信号SVHDまたは525/59.94テレビジョン方式の映像信号SV525を基準映像信号SVREFとして供給するための入力端子17とを有している。ここで、クロックCKHD,CK525の周波数fHD,f525は、フィールド周波数をfvとすると、それぞれ(1)式、(2)式で表される。
【0021】
fHD =1125×2200×fv/2=74.175756MHz・・・(1)
f525 = 525× 858×fv/2=13.5MHz・・・(2)
図2は、信号発生器16のうちクロックCKHD,CK525を得るためのクロック発生部110の構成を示している。このクロック発生部110では、(1)式、(2)式より得られる(3)式の式関係を利用してクロックCKHD,CK525の同期がとられている。(3)式は、1フレームに75回だけ周波数ロックし、1125/59.94テレビジョン方式の場合には15ライン周期で、525/59.94テレビジョン方式の場合には7ライン周期で水平位相が合うことを意味している。
【0022】
75×fv/2=fHD/(2200×15)=f525/(858×7)・・・(3)
図2に示すクロック発生部110は、クロックCKHDを得るための電圧制御発振器(VCO)111と、この電圧制御発振器111の出力信号を1/2200に分周して1125/59.94テレビジョン方式のライン周期(水平周期)の信号を得る分周器112と、この分周器112の出力信号を1/15に分周して1125/59.94テレビジョン方式の15ライン周期の信号を得る分周器113と、クロックCK525を得るための電圧制御発振器114と、この電圧制御発振器114の出力信号を1/858に分周して525/59.94テレビジョン方式のライン周期の信号を得る分周器115と、この分周器115の出力信号を1/7に分周して525/59.94テレビジョン方式の7ライン周期の信号を得る分周器116とを有している。
【0023】
また、クロック発生部110は、分周器113より出力される1125/59.94テレビジョン方式の15ライン周期の信号と分周器116より出力される525/59.94テレビジョン方式の7ライン周期の信号との位相を比較する位相比較器117と、この位相比較器117より出力される位相差信号の帯域を制限するためのローパスフィルタ118とを有している。
【0024】
また、クロック発生部110は、基準映像信号SVREFより基準水平同期信号HREFを分離する同期分離回路119と、分周器112より出力される1125/59.94テレビジョン方式のライン周期の信号または分周器115より出力される525/59.94テレビジョン方式のライン周期の信号を選択的に取り出すための切換スイッチ120と、同期分離回路119で分離される基準水平同期信号HREFと切換スイッチ120で取り出された信号との位相を比較する位相比較器121と、この位相比較器121より出力される位相差信号の帯域を制限するためのローパスフィルタ122とを有している。
【0025】
切換スイッチ120のa側の固定端子には分周器112より出力される1125/59.94テレビジョン方式のライン周期の信号が供給され、そのb側の固定端子には分周器115より出力される525/59.94テレビジョン方式のライン周期の信号が供給される。そして、切換スイッチ120は、基準映像信号SVREFが1125/59.94テレビジョン方式の映像信号SVHDであるときはa側に接続され、一方基準映像信号SVREFが525/59.94テレビジョン方式の映像信号SV525であるときはb側に接続される。
【0026】
また、クロック発生部110は、ローパスフィルタ118の出力信号またはローパスフィルタ122の出力信号を選択的に取り出すための切換スイッチ123,124を有している。切換スイッチ123のa側の固定端子にはローパスフィルタ122の出力信号が供給され、そのb側の固定端子にはローパスフィルタ118の出力信号が供給され、その可動端子に得られる信号は電圧制御発振器111に制御信号として供給される。切換スイッチ124のa側の固定端子にはローパスフィルタ118の出力信号が供給され、そのb側の固定端子にはローパスフィルタ122の出力信号が供給され、その可動端子に得られる信号は電圧制御発振器114に制御信号として供給される。そして、切換スイッチ123,124は、基準映像信号SVREFが1125/59.94テレビジョン方式の映像信号SVHDであるときはa側に接続され、一方基準映像信号SVREFが525/59.94テレビジョン方式の映像信号SV525であるときはb側に接続される。
【0027】
図2に示すクロック発生部110において、基準映像信号SVREFが1125/59.94テレビジョン方式の映像信号SVHDである場合の動作を説明する。この場合、切換スイッチ120,123,124はa側に接続される。そのため、位相比較器117より出力される位相差信号がローパスフィルタ118および切換スイッチ124のa側を介して電圧制御発振器114に制御信号として供給される。これにより、クロックCKHDを分周して得られる1125/59.94テレビジョン方式の15ライン周期の信号とクロックCK525を分周して得られる525/59.94テレビジョン方式の7ライン周期の信号の位相が合うように電圧制御発振器114の発振周波数が制御され、上述した(3)式の関係から、クロックCKHD,CK525の同期がとられる。
【0028】
また、位相比較器121で分周器112より出力される1125/59.94テレビジョン方式のライン周期の信号と同期分離回路119で1125/59.94テレビジョン方式の映像信号SVHDより分離された基準水平同期信号HREFの位相が比較され、その位相差信号がローパスフィルタ122および切換スイッチ123のa側を介して電圧制御発振器111に制御信号として供給される。そのため、クロックCKHD,CK525は、それぞれ基準映像信号REFとしての1125/59.94テレビジョン方式の映像信号SVHDに同期したものとされる。
【0029】
次に、図2に示すクロック発生部110において、基準映像信号SVREFが525/59.94テレビジョン方式の映像信号SV525である場合の動作を説明する。この場合、切換スイッチ120,123,124はb側に接続される。そのため、位相比較器117より出力される位相差信号がローパスフィルタ118および切換スイッチ123のb側を介して電圧制御発振器111に制御信号として供給される。これにより、クロックCKHDを分周して得られる1125/59.94テレビジョン方式の15ライン周期の信号とクロックCK525を分周して得られる525/59.94テレビジョン方式の7ライン周期の信号の位相が合うように電圧制御発振器111の発振周波数が制御され、上述した(3)式の関係から、クロックCKHD,CK525の同期がとられる。
【0030】
また、位相比較器121で分周器115より出力される525/59.94テレビジョン方式のライン周期の信号と同期分離回路119で525/59.94テレビジョン方式の映像信号SV525より分離された基準水平同期信号HREFの位相が比較され、その位相差信号がローパスフィルタ122および切換スイッチ124のb側を介して電圧制御発振器114に制御信号として供給される。そのため、クロックCKHD,CK525は、それぞれ基準映像信号REFとしての525/59.94テレビジョン方式の映像信号SV525に同期したものとされる。
【0031】
このように、図2に示すクロック発生部110は、上述した(3)式の式関係を利用してクロックCKHD,CK525の同期をとっているので、比較的単純な構成で実現されている。
【0032】
図1に示すビデオカメラ装置100の動作を説明する。カメラ部11より出力される赤、緑、青の色信号はディジタルシグナルプロセッサ12に供給され、白黒バランス制御やシェーディング補正や欠陥補正等の画像処理、さらには画像強調処理、ペデスタル付加処理、ガンマやニー等の非線形処理、リニアマトリックス処理等がディジタル的に行われて1125/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号RHD,GHD,BHDが形成される。そして、ディジタルシグナルプロセッサ12より出力される色信号RHD,GHD,BHDは出力端子13に導出される。
【0033】
また、ディジタルシグナルプロセッサ12より出力される色信号RHD,GHD,BHが方式変換部14に供給され、ライン数変換処理が行われて525/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号R525,G525,B525が形成される。そして、方式変換部14より出力される色信号R525,G525,B525は出力端子15に導出される。この場合、信号発生器16より方式変換部14に供給されるクロックCKHD,CK525は、上述したように同期がとられているので、方式変換部14ではライン数変換処理が良好に行われることとなる。
【0034】
次に、図3は第2の実施の形態としてのビデオカメラ装置200の構成を示している。この図3において、図1と対応する部分には同一符号を付し、その詳細説明は省略する。
【0035】
図3に示すビデオカメラ装置200は、赤色画像用、緑色画像用、青色画像用の撮像素子、例えばCCD固体撮像素子を有し、赤、緑、青の色信号を得るためのカメラ部21を有している。カメラ部21は、1フレームのライン数が525本でフィールド周波数が59.9400058Hzである525/59.94テレビジョン方式に対応したものであって、このカメラ部21より出力される赤、緑、青の色信号の1ラインのサンプル数は858とされている。
【0036】
また、ビデオカメラ装置200は、カメラ部21より出力される赤、緑、青の色信号に対して白黒バランス制御やシェーディング補正や欠陥補正等の画像処理、さらには画像強調処理、ペデスタル付加処理、ガンマやニー等の非線形処理、リニアマトリックス処理等をディジタル的に行って、525/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号R525,G525,B525を得るための信号処理手段としてのディジタルシグナルプロセッサ22と、このディジタルシグナルプロセッサ22より出力される色信号R525,G525,B525を導出するための出力端子23とを有している。
【0037】
また、ビデオカメラ装置200は、ディジタルシグナルプロセッサ22より出力される色信号R525,G525,B525に対してライン数変換処理を行って1フレームのライン数が1125本でフィールド周波数が59.9400058Hzである1125/59.94テレビジョン方式に対応したディジタルの赤、緑、青の色信号RHD,GHD,BHDを得るための方式変換部(アップコンバータ)24と、この方式変換部24より出力される色信号RHD,GHD,BHDを導出するための出力端子25とを有している。ここで、色信号RHD,GHD,BHDの1ラインのサンプル数は2200とされている。
【0038】
また、ビデオカメラ装置200は、図1に示すビデオカメラ装置100と同様に、信号発生器16を有している。信号発生器16からは、上述したように入力端子17に供給される基準映像信号SVREFに同期し、かつ互いに同期がとられたクロックCKHD,CK525等が得られる。信号発生器16より出力される525/59.94テレビジョン方式に対応したクロックCK525、水平同期信号H525、垂直同期信号V525は、カメラ部21、ディジタルシグナルプロセッサ22および方式変換部24に供給されて使用される。また、信号発生器16より出力される1125/59.94テレビジョン方式に対応したクロックCKHD、水平同期信号HHD、垂直同期信号VHDは方式変換部24に供給されて使用される。
【0039】
図3に示すビデオカメラ装置200の動作を説明する。カメラ部21より出力される赤、緑、青の色信号はディジタルシグナルプロセッサ22に供給され、白黒バランス制御やシェーディング補正や欠陥補正等の画像処理、さらには画像強調処理、ペデスタル付加処理、ガンマやニー等の非線形処理、リニアマトリックス処理等がディジタル的に行われて525/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号R525,G525,B525が形成される。そして、ディジタルシグナルプロセッサ22より出力される色信号R525,G525,B525は出力端子23に導出される。
【0040】
また、ディジタルシグナルプロセッサ22より出力される色信号R525,G525,B525が方式変換部24に供給され、ライン数変換処理が行われて1125/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号RHD,GHD,BHDが形成される。そして、方式変換部24より出力される色信号RHD,GHD,BHDは出力端子25に導出される。この場合、信号発生器16より方式変換部24に供給されるクロックCKHD,CK525は、上述したように同期がとられているので、方式変換部24ではライン数変換処理が良好に行われることとなる。
【0041】
次に、図4は第3の実施の形態としてのビデオカメラ装置300の構成を示している。この図4において、図1と対応する部分には同一符号を付し、その詳細説明は省略する。
【0042】
図4に示すビデオカメラ装置300は、図1に示すビデオカメラ装置100と同様に、カメラ部11と、ディジタルシグナルプロセッサ12と、出力端子13と、方式変換部14と、出力端子15とを有している。
【0043】
また、ビデオカメラ装置300は、カメラ部11、ディジタルシグナルプロセッサ12および方式変換部14で使用される1125/59.94テレビジョン方式に対応したクロックCKHD、水平同期信号HHD、垂直同期信号VHDを得ると共に、方式変換部14で使用される525/59.94テレビジョン方式に対応したクロックCK525、水平同期信号H525、垂直同期信号V525を得るための信号発生器36を有している。図1に示すビデオカメラ装置100の信号発生器16が外部同期系を備えているのに対して、この信号発生器36は外部同期系を備えていない。
【0044】
図5は、信号発生器36のうちクロックCKHD,CK525を得るためのクロック発生部310の構成を示している。この図5において、図2と対応する部分には同一符号を付して示している。
【0045】
図5に示すクロック発生部310は、クロックCKHDを得るための固定発振器311と、この固定発振器311の出力信号を1/2200に分周して1125/59.94テレビジョン方式のライン周期の信号を得る分周器112と、この分周器112の出力信号を1/15に分周して1125/59.94テレビジョン方式の15ライン周期の信号を得る分周器113と、クロックCK525を得るための電圧制御発振器114と、この電圧制御発振器114の出力信号を1/858に分周して525/59.94テレビジョン方式のライン周期の信号を得る分周器115と、この分周器115の出力信号を1/7に分周して525/59.94テレビジョン方式の7ライン周期の信号を得る分周器116とを有している。
【0046】
また、クロック発生部310は、分周器113より出力される1125/59.94テレビジョン方式の15ライン周期の信号と分周器116より出力される525/59.94テレビジョン方式の7ライン周期の信号との位相を比較する位相比較器117と、この位相比較器117より出力される位相差信号の帯域を制限するためのローパスフィルタ118とを有している。そして、ローパスフィルタ118の出力信号は電圧制御発振器114に制御信号として供給される。
【0047】
図5に示すクロック発生部310においては、位相比較器117より出力される位相差信号はローパスフィルタ118を介して電圧制御発振器114に制御信号として供給される。そのため、クロックCKHDを分周して得られる1125/59.94テレビジョン方式の15ライン周期の信号とクロックCK525を分周して得られる525/59.94テレビジョン方式の7ライン周期の信号の位相が合うように電圧制御発振器114の発振周波数が制御され、上述した(3)式の関係から、クロックCKHD,CK525の同期がとられる。
【0048】
図6は、信号発生器36のうちクロックCKHD,CK525を得るためのクロック発生部310の他の構成を示している。この図6において、図2と対応する部分には同一符号を付して示している。
【0049】
図6に示すクロック発生部310は、クロックCKHDを得るための電圧制御発振器111と、この電圧制御発振器111の出力信号を1/2200に分周して1125/59.94テレビジョン方式のライン周期の信号を得る分周器112と、この分周器112の出力信号を1/15に分周して1125/59.94テレビジョン方式の15ライン周期の信号を得る分周器113と、クロックCK525を得るための固定発振器314と、この固定発振器314の出力信号を1/858に分周して525/59.94テレビジョン方式のライン周期の信号を得る分周器115と、この分周器115の出力信号を1/7に分周して525/59.94テレビジョン方式の7ライン周期の信号を得る分周器116とを有している。
【0050】
また、クロック発生部310は、分周器113より出力される1125/59.94テレビジョン方式の15ライン周期の信号と分周器116より出力される525/59.94テレビジョン方式の7ライン周期の信号との位相を比較する位相比較器117と、この位相比較器117より出力される位相差信号の帯域を制限するためのローパスフィルタ118とを有している。そして、ローパスフィルタ118の出力信号は電圧制御発振器111に制御信号として供給される。
【0051】
図6に示すクロック発生部310においては、位相比較器117より出力される位相差信号はローパスフィルタ118を介して電圧制御発振器111に制御信号として供給される。そのため、クロックCKHDを分周して得られる1125/59.94テレビジョン方式の15ライン周期の信号とクロックCK525を分周して得られる525/59.94テレビジョン方式の7ライン周期の信号の位相が合うように電圧制御発振器111の発振周波数が制御され、上述した(3)式の関係から、クロックCKHD,CK525の同期がとられる。
【0052】
図4に示すビデオカメラ装置300では、図1に示すビデオカメラ装置100と同様に、ディジタルシグナルプロセッサ12で1125/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号RHD,GHD,BHDが形成されて出力端子13に導出されると共に、方式変換部14で525/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号R525,G525,B525が形成されて出力端子15に導出される。この場合、信号発生器36より方式変換部14に供給されるクロックCKHD,CK525は、上述したように同期がとられているので、方式変換部14ではライン数変換処理が良好に行われることとなる。
【0053】
次に、図7は第4の実施の形態としてのビデオカメラ装置400の構成を示している。この図7において、図3および図4と対応する部分には同一符号を付し、その詳細説明は省略する。
【0054】
図7に示すビデオカメラ装置400は、図3に示すビデオカメラ装置200と同様に、カメラ部21と、ディジタルシグナルプロセッサ22と、出力端子23と、方式変換部24と、出力端子25とを有している。
【0055】
また、ビデオカメラ装置400は、図4に示すビデオカメラ装置300と同様に、信号発生器36を有している。信号発生器36からは、上述したように互いに同期がとられたクロックCKHD,CKREF等が得られる。信号発生器36より出力される525/59.94テレビジョン方式に対応したクロックCK525、水平同期信号H525、垂直同期信号V525は、カメラ部21、ディジタルシグナルプロセッサ22および方式変換部24に供給されて使用される。また、信号発生器36より出力される1125/59.94テレビジョン方式に対応したクロックCKHD、水平同期信号HHD、垂直同期信号VHDは方式変換部24に供給されて使用される。
【0056】
図7に示すビデオカメラ装置400では、図3に示すビデオカメラ装置200と同様に、ディジタルシグナルプロセッサ22で525/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号R525,G525,B525が形成されて出力端子23に導出されると共に、方式変換部24で1125/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号RHD,GHD,BHDが形成されて出力端子25に導出される。この場合、信号発生器36より方式変換部24に供給されるクロックCKHD,CK525は、上述したように同期がとられているので、方式変換部24ではライン数変換処理が良好に行われることとなる。
【0057】
次に、図8は第5の実施の形態としてのテレビジョン方式変換装置500の構成を示している。テレビジョン方式変換装置500は、1フレームのライン数が1125本で、フィールド周波数が59.9400058Hzである1125/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号RHD,GHD,BHDを入力するための入力端子51と、この入力端子51に供給される色信号RHD,GHD,BHDに対してライン数変換処理を行って1フレームのライン数が525本で、フィールド周波数が59.9400058Hzである525/59.94テレビジョン方式に対応したディジタルの赤、緑、青の色信号R525,G525,B525を得るための方式変換部(ダウンコンバータ)52と、この方式変換部52より出力される色信号R525,G525,B525を導出するための出力端子53とを有している。ここで、色信号RHD,GHD,BHDの1ラインのサンプル数は2200とされ、色信号R525,G525,B525の1ラインのサンプル数は858とされている。
【0058】
また、テレビジョン方式変換装置500は、方式変換部52で使用される1125/59.94テレビジョン方式に対応したクロックCKHD、水平同期信号HHD、垂直同期信号VHDを得ると共に、方式変換部52で使用される525/59.94テレビジョン方式に対応したクロックCK525、水平同期信号H525、垂直同期信号V525を得るための信号発生器54を有している。信号発生器54には、色信号RHD,GHD,BHDが基準映像信号SVREFとして供給される。信号発生器54は、図1に示すビデオカメラ装置100における信号発生器16(図2参照)と同様に構成される。よって、信号発生器54からは、上述したように入力端子51に供給される色信号RHD,GHD,BHDに同期し、かつ互いに同期がとられたクロックCKHD,CK525等が得られる。
【0059】
図8に示すテレビジョン方式変換装置500の動作を説明する。入力端子51に供給される1125/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号RHD,GHD,BHDは方式変換部52に供給され、ライン数変換処理が行われて525/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号R525,G525,B525が形成される。そして、方式変換部52より出力される色信号R525,G525,B525は出力端子53に導出される。この場合、信号発生器54より方式変換部52に供給されるクロックCKHD,CK525は、上述したように同期がとられているので、方式変換部52ではライン数変換処理が良好に行われることとなる。
【0060】
次に、図9は第6の実施の形態としてのテレビジョン方式変換装置600の構成を示している。テレビジョン方式変換装置600は、1フレームのライン数が525本で、フィールド周波数が59.9400058Hzである525/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号R525,G525,B525を入力するための入力端子61と、この入力端子61に供給される色信号R525,G525,B525に対してライン数変換処理を行って1フレームのライン数が1125本で、フィールド周波数が59.9400058Hzである1125/59.94テレビジョン方式に対応したディジタルの赤、緑、青の色信号RHD,GHD,BHDを得るための方式変換部(アップコンバータ)62と、この方式変換部62より出力される色信号RHD,GHD,BHDを導出するための出力端子63とを有している。
【0061】
また、テレビジョン方式変換装置600は、方式変換部62で使用される525/59.94テレビジョン方式に対応したクロックCK525、水平同期信号H525、垂直同期信号V525を得ると共に、1125/59.94テレビジョン方式に対応したクロックCKHD、水平同期信号HHD、垂直同期信号VHDを得るための信号発生器64を有している。信号発生器64には、色信号R525,G525,B525が基準映像信号SVREFとして供給される。信号発生器64は、図1に示すビデオカメラ装置100における信号発生器16(図2参照)と同様に構成される。よって、信号発生器64からは、上述したように入力端子61に供給される色信号R525,G525,B525に同期し、かつ互いに同期がとられたクロックCK525,CKHD等が得られる。
【0062】
図9に示すテレビジョン方式変換装置600の動作を説明する。入力端子61に供給される525/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号R525,G525,B525は方式変換部62に供給され、ライン数変換処理が行われて1125/59.94テレビジョン方式の映像信号を構成するディジタルの赤、緑、青の色信号RHD,GHD,BHDが形成される。そして、方式変換部62より出力される色信号RHD,GHD,BHDは出力端子63に導出される。この場合、信号発生器64より方式変換部62に供給されるクロックCK525,CKHDは、上述したように同期がとられているので、方式変換部62ではライン数変換処理が良好に行われることとなる。
【0063】
なお、上述した実施の形態においては、映像信号として赤、緑、青の色信号を得るものを示したが、映像信号として輝度信号、赤色差信号、青色差信号を得るものも同様に構成できる。また、上述した第1〜第4の実施の形態では方式変換部(ダウンコンバータ)14や方式変換部(アップコンバータ)24を内蔵するビデオカメラ装置100〜400を示したものであるが、第5および第6の実施の形態の方式変換装置500,600が入力部や出力部に挿入されたビデオテープレコーダ等のビデオ記録再生機も容易に構成できる。
【0064】
【発明の効果】
この発明によれば、1125/59.94テレビジョン方式における第1のクロックと525/59.94テレビジョン方式における第2のクロックの周波数が所定の式関係を満足することを利用して、これら第1および第2のクロックが同期するように制御するものであり、比較的単純な構成で第1および第2のクロックの同期をとることができる。
【図面の簡単な説明】
【図1】第1の実施の形態としてのビデオカメラ装置の構成を示すブロック図である。
【図2】第1の実施の形態における信号発生器のクロック発生部の構成を示すブロック図である。
【図3】第2の実施の形態としてのビデオカメラ装置の構成を示すブロック図である。
【図4】第3の実施の形態としてのビデオカメラ装置の構成を示すブロック図である。
【図5】第3の実施の形態における信号発生器のクロック発生部の構成を示すブロック図である。
【図6】第3の実施の形態における信号発生器のクロック発生部の他の構成を示すブロック図である。
【図7】第4の実施の形態としてのビデオカメラ装置の構成を示すブロック図である。
【図8】第5の実施の形態としてのテレビジョン方式変換装置の構成を示すブロック図である。
【図9】第6の実施の形態としてのテレビジョン方式変換装置の構成を示すブロック図である。
【符号の説明】
11,21 カメラ部
12,22 ディジタルシグナルプロセッサ
13,15,23,25,53,63 出力端子
14,52 方式変換部(ダウンコンバータ)
16,36,54,64 信号発生器
17,51,61 入力端子
24,62 方式変換部(アップコンバータ)
100,200,300,400 ビデオカメラ装置
110,310 クロック発生部
111,114 電圧制御発振器
112,113,115,116 分周器
117,121 位相比較器
118,122 ローパスフィルタ
119 同期分離回路
120,123,124 切換スイッチ
311,314 固定発振器
500,600 テレビジョン方式変換装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a clock synchronization device.And clock synchronization methodAbout. Specifically, the comparison is made by utilizing the fact that the clock frequency in the 1125 / 59.94 television system and the clock frequency in the 525 / 59.94 television system satisfy a predetermined formula relationship.TargetClock synchronizer capable of synchronizing clocks in the two systems described above with a simple configurationAnd clock synchronization methodIt is related to.
[0002]
[Prior art]
Conventionally, in addition to the 525 / 59.94 television system in which the number of lines per frame is 525 and the field frequency is 59.9400058 Hz, the number of lines per frame is 1125 and the field frequency is 60 Hz. The 60 television system (high definition television system) has been proposed. In this case, conversion from a video signal of 1125/60 television system to a video signal of 525 / 59.94 television system (down-conversion), or conversion from a video signal of 525 / 59.94 television system to 1125/60 television. The conversion (up-conversion) into the video signal of the system is performed by converting the number of fields and the number of lines with a frame synchronizer configuration because the field frequencies are different.
[0003]
[Problems to be solved by the invention]
As described above, conversion between a 1125/60 television system video signal and a 525 / 59.94 television system video signal is performed by converting the number of fields and the number of lines with a frame synchronizer-like configuration. Therefore, it is not necessary to synchronize the clock used for processing the video signal of the 1125/60 television system and the clock used for processing the video signal of the 525 / 59.94 television system.
[0004]
By the way, US ATV (advanced television) has proposed 1125 / 59.94 television system in which the number of lines per frame is 1125 and the field frequency is 59.9400058 Hz. In Japan, the effectiveness of the 1125 / 59.94 television system is discussed in terms of compatibility with the 525 / 59.94 television system. For example, conversion between a 1125 / 59.94 television system video signal and a 525 / 59.94 television system video signal can be performed only by converting the number of lines because the field frequency is the same. It becomes possible. In this case, however, the clock used for processing the video signal of the 1125 / 59.94 television system and the clock used for processing the video signal of the 525 / 59.94 television system may be synchronized. Necessary.
[0005]
Therefore, according to the present invention, a clock synchronization apparatus capable of synchronizing clocks in the 1125 / 59.94 television system and the 525 / 59.94 television system with a comparatively simple configuration.And clock synchronization methodIs to provide.
[0008]
[Means for Solving the Problems]
The clock synchronizer according to the present invention is a first clock used in a 1125 / 59.94 television video signal processing system having 1125 lines per frame and a field frequency of 59.9400058 Hz.A first voltage controlled oscillator that outputsSecond clock used in a video signal processing system of 525 / 59.94 television system in which the number of lines per frame is 525 and the field frequency is 59.9400058 Hz.Is output from the first voltage controlled oscillator and the second voltage controlled oscillatorA first front-stage frequency divider that divides the first clock by 1/2200; a first rear-stage frequency divider that divides the output signal of the first front-stage frequency divider by 1/15;Output from the second voltage controlled oscillatorA second first-stage frequency dividing means for dividing the second clock by 1/858; a second second-stage frequency dividing means for dividing the output signal of the second front-stage frequency dividing means by 1/7; First phase comparison means for comparing phases of a signal having a 15-line period obtained from one subsequent-stage frequency dividing means and a signal having a 7-line period obtained from the second subsequent-stage frequency dividing means;When the reference video signal is a 1125 / 59.94 television video signalLine cycle signal output by the first pre-dividing meansAnd the reference video signal is a video signal of the above 525 / 59.94 television systemLine cycle signal output by the second pre-dividing meansIssueselectFirstThe choice means and thisFirstLine cycle signal and reference video signal selected by the selection meansSeparated fromSecond phase comparison means for comparing the phase with the horizontal synchronizing signal;When the reference video signal is a video signal of the above 1125 / 59.94 television system, the phase difference signal obtained by the first phase comparison means is supplied to the second voltage controlled oscillator as a control signal and the second phase comparison The phase difference signal obtained by the first phase comparison means is supplied to the first voltage controlled oscillator as the control signal, and the reference video signal is a video signal of the 525 / 59.94 television system. Second selection means for supplying a signal as a control signal to the first voltage controlled oscillator and supplying a phase difference signal obtained by the second phase comparison means as a control signal to the second voltage controlled oscillatorAnd with, Obtained by dividing the first clock15 line cycleSignalWhenObtained by dividing the second clock7 line cycleSignalIn phaseDoWith,1st clockKuoAnd the second clockTheReference video signalTo be synchronized withIs.
The clock synchronization method according to the present invention is as follows:Output from the first voltage controlled oscillator,A first clock used in a 1125 / 59.94 television video signal processing system having 1125 lines per frame and a field frequency of 59.9400058 Hz;Output from the second voltage controlled oscillator,This is a clock synchronization method for synchronizing with a second clock used in a video signal processing system of 525 / 59.94 television system in which the number of lines per frame is 525 and the field frequency is 59.9400058 Hz. A first pre-stage division step for dividing the first clock by 1/2200, and the first pre-stage division step.Obtained inA first subsequent-stage frequency dividing step for dividing the signal by 1/15; a second previous-stage frequency dividing step for dividing the second clock by 1/858; and this second previous-stage frequency dividing step.Obtained inA second post-stage division step for dividing the signal by 1/7 and a first post-stage division stepsoThe obtained 15-line cycle signal and the second subsequent frequency division stepsoA first phase comparison step for comparing the phase with the resulting 7-line period signal;When the reference video signal is a 1125 / 59.94 television video signalFirst previous division stepObtained inLine cycle signalAnd the reference video signal is a 525 / 59.94 television video signal.Second previous division stepObtained inLine cycle confidenceIssueselectFirstSelect step and thisFirstThe signal of the above line period and the reference video signal selected in the selection stepSeparated fromA second phase comparison step for comparing the phase with the horizontal synchronization signal;When the reference video signal is a video signal of 1125 / 59.94 television system, the phase difference signal obtained in the first phase comparison step is supplied as a control signal to the second voltage controlled oscillator, and the second phase comparison step Is supplied to the first voltage controlled oscillator as a control signal, and the phase difference signal obtained in the first phase comparison step when the reference video signal is a 525 / 59.94 television video signal. As a control signal to the first voltage controlled oscillator and the second Second selection step for supplying a phase difference signal obtained in the phase comparison step to the second voltage controlled oscillator as a control signalAnd with, Obtained by dividing the first clock15 line cycleSignalWhenObtained by dividing the second clock7 line cycleSignalIn phaseDoWith,1st clockKuoAnd the second clockTheReference video signalTo be synchronized withIs.
[0009]
1In the case of the 125 / 59.94 television system, the horizontal phase is synchronized with 15 lines, and in the case of the 525 / 59.94 television system, the horizontal phase is synchronized with 7 lines.U. Therefore, it is used in the signal processing system of the 15-line period obtained from the second clock used in the video signal processing system of the 1125 / 59.94 television system and the video signal processing system of the 525 / 59.94 television system. It is possible to synchronize the first and second clocks by performing control so that the phases of the signals of the seven line periods obtained from the first clock are matched.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a configuration of a
[0017]
A
[0018]
The
[0019]
The
[0020]
In addition, the
[0021]
fHD = 1125 × 2200 × fv / 2 = 74.175756 MHz (1)
f525 = 525 x 858 x fv / 2 = 13.5 MHz (2)
FIG. 2 shows the clock CK of the signal generator 16.HD, CK525The structure of the
[0022]
75 × fv / 2 = fHD/ (2200 × 15) = f525/ (858 × 7) (3)
The
[0023]
The
[0024]
Further, the
[0025]
A line terminal signal of 1125 / 59.94 television system output from the frequency divider 112 is supplied to the fixed terminal on the a side of the
[0026]
In addition, the
[0027]
In the
[0028]
Also, the 1125 / 59.94 television system line cycle signal output from the frequency divider 112 by the phase comparator 121 and the 1125 / 59.94 television system video signal SV by the synchronization separation circuit 119.HDReference horizontal sync signal H separated moreREFAre compared, and the phase difference signal is supplied as a control signal to the voltage controlled oscillator 111 via the low pass filter 122 and the a side of the changeover switch 123. Therefore, clock CKHD, CK525Is the
[0029]
Next, in the
[0030]
Further, the signal of the line period of 525 / 59.94 television system output from the frequency divider 115 by the phase comparator 121 and the video signal SV of 525 / 59.94 television system by the synchronization separation circuit 119.525Reference horizontal sync signal H separated moreREFAre compared, and the phase difference signal is supplied as a control signal to the voltage controlled oscillator 114 via the low pass filter 122 and the b side of the
[0031]
As described above, the
[0032]
The operation of the
[0033]
The color signal R output from the
[0034]
Next, FIG. 3 shows a configuration of a
[0035]
A
[0036]
The
[0037]
In addition, the
[0038]
The
[0039]
The operation of the
[0040]
The color signal R output from the digital signal processor 22 is also shown.525, G525, B525Is supplied to the
[0041]
Next, FIG. 4 shows a configuration of a
[0042]
4 has a camera unit 11, a
[0043]
In addition, the
[0044]
FIG. 5 shows the clock CK of the signal generator 36.HD, CK525The structure of the clock generation part 310 for obtaining is shown. In FIG. 5, parts corresponding to those in FIG.
[0045]
The clock generator 310 shown in FIG.HDA fixed oscillator 311 for obtaining a signal, a frequency divider 112 for dividing an output signal of the fixed oscillator 311 by 1/2200 to obtain a signal having a line period of 1125 / 59.94 television system, and the frequency divider A frequency divider 113 that divides the output signal of 112 by 1/15 to obtain a signal of 15 line period of 1125 / 59.94 television system, and a clock CK525A voltage-controlled oscillator 114 for obtaining a signal, a frequency divider 115 for dividing the output signal of the voltage-controlled oscillator 114 by 1/858 to obtain a signal having a line period of 525 / 59.94 television system, And a frequency divider 116 that divides the output signal of the frequency divider 115 into 1/7 to obtain a signal of a 525 / 59.94 television system having a 7-line period.
[0046]
In addition, the clock generator 310 has a 1125 / 59.94 television system 15-line signal output from the frequency divider 113 and a 525 / 59.94
[0047]
In the clock generator 310 shown in FIG. 5, the phase difference signal output from the
[0048]
FIG. 6 shows the clock CK of the signal generator 36.HD, CK525The other structure of the clock generation part 310 for obtaining is shown. In FIG. 6, parts corresponding to those in FIG.
[0049]
The clock generator 310 shown in FIG.HDA voltage-controlled oscillator 111 for obtaining a signal, and a frequency divider 112 for dividing the output signal of the voltage-controlled oscillator 111 by 1/2200 to obtain a signal having a line period of 1125 / 59.94 television system, A frequency divider 113 that divides the output signal of the frequency divider 112 by 1/15 to obtain a 1125 / 59.94 television system signal having a 15-line period, and a clock CK525A fixed oscillator 314 for obtaining a signal, a frequency divider 115 for dividing the output signal of the fixed oscillator 314 by 1/858 to obtain a signal having a line period of 525 / 59.94 television system, and the frequency divider And a frequency divider 116 that divides the output signal 115 to 1/7 to obtain a signal of a 525 / 59.94 television system in a 7-line cycle.
[0050]
In addition, the clock generator 310 outputs a 1125 / 59.94 television format 15-line signal output from the frequency divider 113 and a 525 / 59.94
[0051]
In the clock generator 310 shown in FIG. 6, the phase difference signal output from the
[0052]
In the
[0053]
Next, FIG. 7 shows a configuration of a
[0054]
A
[0055]
In addition, the
[0056]
In the
[0057]
Next, FIG. 8 shows a configuration of a television
[0058]
In addition, the television
[0059]
The operation of the
[0060]
Next, FIG. 9 shows the configuration of a
[0061]
In addition, the television
[0062]
The operation of the
[0063]
In the above-described embodiment, the video signal that obtains the red, green, and blue color signals is shown. However, the video signal that obtains the luminance signal, the red difference signal, and the blue difference signal can be configured similarly. . In the first to fourth embodiments described above, the
[0064]
【The invention's effect】
This departureClearlyAccording to the above, the first and second clocks in the 1125 / 59.94 television system and the second clock in the 525 / 59.94 television system satisfy the predetermined formula relationship, and the first and The second clock is controlled so that it is synchronized.TargetThe first and second clocks can be synchronized with a simple configuration.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a video camera apparatus as a first embodiment.
FIG. 2 is a block diagram showing a configuration of a clock generation unit of the signal generator in the first embodiment.
FIG. 3 is a block diagram showing a configuration of a video camera apparatus as a second embodiment.
FIG. 4 is a block diagram showing a configuration of a video camera apparatus as a third embodiment.
FIG. 5 is a block diagram illustrating a configuration of a clock generation unit of a signal generator according to a third embodiment.
FIG. 6 is a block diagram showing another configuration of the clock generator of the signal generator in the third embodiment.
FIG. 7 is a block diagram showing a configuration of a video camera apparatus as a fourth embodiment.
FIG. 8 is a block diagram showing a configuration of a television system conversion apparatus as a fifth embodiment.
FIG. 9 is a block diagram showing a configuration of a television system conversion apparatus as a sixth embodiment.
[Explanation of symbols]
11, 21 Camera part
12,22 Digital signal processor
13, 15, 23, 25, 53, 63 Output terminal
14,52 System converter (down converter)
16, 36, 54, 64 Signal generator
17, 51, 61 Input terminal
24,62 system converter (upconverter)
100, 200, 300, 400 Video camera device
110, 310 clock generator
111,114 Voltage controlled oscillator
112, 113, 115, 116 Frequency divider
117, 121 phase comparator
118, 122 low pass filter
119 Sync separation circuit
120, 123, 124 selector switch
311,314 Fixed oscillator
500,600 Television conversion device
Claims (2)
1フレームのライン数が525本で、フィールド周波数が59.9400058Hzである525/59.94テレビジョン方式の映像信号の処理系で使用される第2のクロックを出力する第2の電圧制御発振器と、
上記第1の電圧制御発振器から出力される上記第1のクロックを1/2200に分周する第1の前段分周手段と、
上記第1の前段分周手段の出力信号を1/15に分周する第1の後段分周手段と、
上記第2の電圧制御発振器から出力される上記第2のクロックを1/858に分周する第2の前段分周手段と、
上記第2の前段分周手段の出力信号を1/7に分周する第2の後段分周手段と、
上記第1の後段分周手段から得られる15ライン周期の信号と上記第2の後段分周手段から得られる7ライン周期の信号との位相を比較する第1の位相比較手段と、
基準映像信号が上記1125/59.94テレビジョン方式の映像信号であるとき上記第1の前段分周手段により出力されるライン周期の信号を選択し、上記基準映像信号が上記525/59.94テレビジョン方式の映像信号であるとき上記第2の前段分周手段により出力されるライン周期の信号を選択する第1の選択手段と、
上記第1の選択手段により選択された上記ライン周期の信号と上記基準映像信号から分離された水平同期信号との位相を比較する第2の位相比較手段と、
上記基準映像信号が上記1125/59.94テレビジョン方式の映像信号であるとき上記第1の位相比較手段で得られる位相差信号を上記第2の電圧制御発振器に制御信号として供給すると共に上記第2の位相比較手段で得られる位相差信号を上記第1の電圧制御発振器に制御信号として供給し、上記基準映像信号が上記525/59.94テレビジョン方式の映像信号であるとき上記第1の位相比較手段で得られる位相差信号を上記第1の電圧制御発振器に制御信号として供給すると共に上記第2の位相比較手段で得られる位相差信号を上記第2の電圧制御発振器に制御信号として供給する第2の選択手段とを備え、
上記第1のクロックを分周して得られる上記15ライン周期の信号と上記第2のクロックを分周して得られる上記7ライン周期の信号の位相が合うようにすると共に、上記第1のクロックおよび上記第2のクロックを上記基準映像信号に同期したものとする
ことを特徴とするクロック同期装置。A first voltage-controlled oscillator that outputs a first clock used in a 1125 / 59.94 television video signal processing system having 1125 lines per frame and a field frequency of 59.9400058 Hz ; ,
A second voltage-controlled oscillator that outputs a second clock used in a video signal processing system of 525 / 59.94 television system in which the number of lines in one frame is 525 and the field frequency is 59.9400058 Hz ; ,
First pre-stage frequency dividing means for dividing the first clock output from the first voltage controlled oscillator by 1/2200;
First rear stage frequency dividing means for dividing the output signal of the first front stage frequency dividing means by 1/15;
Second pre-stage frequency dividing means for dividing the second clock output from the second voltage controlled oscillator by 1/858;
Second post-stage frequency dividing means for frequency-dividing the output signal of the second pre-stage frequency dividing means by 1/7;
First phase comparison means for comparing phases of a signal having a 15-line period obtained from the first latter-stage frequency dividing means and a signal having a seven-line period obtained from the second latter-stage frequency dividing means;
When the reference video signal is the video signal of the 1125 / 59.94 television system, the signal of the line period output by the first pre-dividing means is selected, and the reference video signal is the 525 / 59.94. first selection means for selecting a signal line period output by the second pre-stage dividing unit when a video signal of a television system,
Second phase comparison means for comparing the phases of the signal of the line period selected by the first selection means and the horizontal synchronization signal separated from the reference video signal;
When the reference video signal is a video signal of the 1125 / 59.94 television system, the phase difference signal obtained by the first phase comparison means is supplied as a control signal to the second voltage controlled oscillator and the first 2 is supplied as a control signal to the first voltage controlled oscillator, and when the reference video signal is a video signal of the 525 / 59.94 television system, The phase difference signal obtained by the phase comparison means is supplied as a control signal to the first voltage controlled oscillator, and the phase difference signal obtained by the second phase comparison means is supplied as a control signal to the second voltage controlled oscillator. and a second selection means for,
Together to fit the phase of the 7 line period of the signal obtained by the signal and the second frequency-dividing the clock of the 15 line periods obtained by the division of the first clock frequency, the upper Symbol first clock synchronizer, characterized by and synchronized with the reference video signal a clock contact and the second clocks.
上記第1のクロックを1/2200に分周する第1の前段分周ステップと、
上記第1の前段分周ステップで得られる信号を1/15に分周する第1の後段分周ステップと、
上記第2のクロックを1/858に分周する第2の前段分周ステップと、
上記第2の前段分周ステップで得られる信号を1/7に分周する第2の後段分周ステップと、
上記第1の後段分周ステップで得られる15ライン周期の信号と上記第2の後段分周ステップで得られる7ライン周期の信号との位相を比較する第1の位相比較ステップと、
基準映像信号が上記1125/59.94テレビジョン方式の映像信号であるとき上記第1の前段分周ステップで得られるライン周期の信号を選択し、上記基準映像信号が上記525/59.94テレビジョン方式の映像信号であるとき上記第2の前段分周ステップで得られるライン周期の信号を選択する第1の選択ステップと、
上記第1の選択ステップで選択された上記ライン周期の信号と上記基準映像信号から分離された水平同期信号との位相を比較する第2の位相比較ステップと、
上記基準映像信号が上記1125/59.94テレビジョン方式の映像信号であるとき上記第1の位相比較ステップで得られる位相差信号を上記第2の電圧制御発振器に制御信号として供給すると共に上記第2の位相比較ステップで得られる位相差信号を上記第1の電圧制御発振器に制御信号として供給し、上記基準映像信号が上記525/59.94テレビジョン方式の映像信号であるとき上記第1の位相比較ステップで得られる位相差信号を上記第1の電圧制御発振器に制御信号として供給すると共に上記第2の位相比較ステップで得られる位相差信号を上記第2の電圧制御発振器に制御信号として供給する第2の選択ステップとを備え、
上記第1のクロックを分周して得られる上記15ライン周期の信号と上記第2のクロックを分周して得られる上記7ライン周期の信号の位相が合うようにすると共に、上記第1のクロックおよび上記第2のクロックを上記基準映像信号に同期したものとする
ことを特徴とするクロック同期方法。 The first voltage-controlled oscillator uses a 1125 / 59.94 television system video signal processing system with 1125 lines per frame and a field frequency of 59.9400058 Hz. Used in the processing system of the video signal of the 525 / 59.94 television system which is output from the clock and the second voltage controlled oscillator and has 525 lines per frame and the field frequency of 59.9400058 Hz. A clock synchronization method for synchronizing with a second clock,
A first pre-dividing step for dividing the first clock by 1/2200;
A first post-stage division step for dividing the signal obtained in the first pre-stage division step by 1/15;
A second previous division step for dividing the second clock by 1/858;
A second post-stage division step for dividing the signal obtained in the second pre-stage division step by 1/7;
A first phase comparing step of comparing the phase between the first subsequent frequency division signal 15 line cycle obtained in step and the second signal 7 line cycle resulting in the subsequent division step,
When the reference video signal is the video signal of the 1125 / 59.94 television system, the signal of the line period obtained in the first frequency division step is selected, and the reference video signal is the 525 / 59.94 television. a first selection step of selecting a signal line period obtained by the second pre-stage division step when a video signal of John scheme,
A second phase comparison step for comparing the phases of the signal of the line period selected in the first selection step and the horizontal synchronization signal separated from the reference video signal;
When the reference video signal is a video signal of the 1125 / 59.94 television system, the phase difference signal obtained in the first phase comparison step is supplied to the second voltage controlled oscillator as a control signal and the first 2 is supplied as a control signal to the first voltage-controlled oscillator, and when the reference video signal is a video signal of the 525 / 59.94 television system, The phase difference signal obtained in the phase comparison step is supplied as a control signal to the first voltage controlled oscillator, and the phase difference signal obtained in the second phase comparison step is supplied as a control signal to the second voltage controlled oscillator. And a second selection step ,
Together to fit the phase of the 7 line period of the signal obtained by the signal and the second frequency-dividing the clock of the 15 line periods obtained by the division of the first clock frequency, the upper Symbol first clock synchronization method characterized in that the clock contact and the second clock to and synchronized with the reference video signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28371095A JP3721616B2 (en) | 1995-10-31 | 1995-10-31 | Clock synchronization apparatus and clock synchronization method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28371095A JP3721616B2 (en) | 1995-10-31 | 1995-10-31 | Clock synchronization apparatus and clock synchronization method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09130641A JPH09130641A (en) | 1997-05-16 |
JP3721616B2 true JP3721616B2 (en) | 2005-11-30 |
Family
ID=17669086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28371095A Expired - Fee Related JP3721616B2 (en) | 1995-10-31 | 1995-10-31 | Clock synchronization apparatus and clock synchronization method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3721616B2 (en) |
-
1995
- 1995-10-31 JP JP28371095A patent/JP3721616B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09130641A (en) | 1997-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0743798A2 (en) | Apparatus and method to derive a television color subcarrier frequency signal from a computer video signal | |
US20080062311A1 (en) | Methods and Devices to Use Two Different Clocks in a Television Digital Encoder | |
JP3721616B2 (en) | Clock synchronization apparatus and clock synchronization method | |
JP3009206B2 (en) | Video camera equipment | |
JP3180624B2 (en) | Television camera equipment | |
EP0482611B1 (en) | Solid-state image pickup apparatus synchronisation for inserting an image on a main screen | |
JPH10304400A (en) | Signal processing circuit | |
JP3052682U (en) | Video equipment | |
JP3070053B2 (en) | Digital PLL circuit | |
US20080062312A1 (en) | Methods and Devices of Using a 26 MHz Clock to Encode Videos | |
JPH0630324A (en) | Image pickup device compatible with wide pattern | |
JP3460786B2 (en) | Camera system | |
JP3382453B2 (en) | Video signal processing device | |
JP3106759B2 (en) | Imaging device | |
JP2000092373A (en) | Camera system and its control method | |
JP2840429B2 (en) | Video signal communication method | |
JP2914268B2 (en) | Video signal processing apparatus and processing method thereof | |
JP2004048088A (en) | Signal processor | |
JPH06292151A (en) | High vision signal converter | |
JPH05199547A (en) | Digital camera | |
JPH11284896A (en) | Image pickup device and image recording and reproducing device | |
JPH07112287B2 (en) | Digital Color Encoder | |
JPH09233433A (en) | Scan converter | |
JPS63199596A (en) | Video signal processor | |
JPH02222297A (en) | Special picture display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |