JP3715996B2

JP3715996B2 - 液晶表示装置

Info

Publication number: JP3715996B2
Application number: JP17794194A
Authority: JP
Inventors: 武田中; 慶治長江; 信武小西
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-07-29
Filing date: 1994-07-29
Publication date: 2005-11-16
Anticipated expiration: 2020-11-16
Also published as: US5798744A; JPH0846206A

Description

【０００１】
【産業上の利用分野】
本発明は液晶表示装置特に薄膜トランジスタを用いたアクティブマトリクス液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示装置は、基板上に複数の走査配線と信号配線の交点近傍に薄膜トランジスタ（ＴＦＴ）及びこれにより駆動される液晶の画素を持つ。走査配線および信号配線には外付けのドライバＩＣが接続によりそれぞれ走査信号，映像信号が供給される。走査信号によりオンしたＴＦＴにより液晶に映像信号が印加され所定の画像が表示される。
【０００３】
外付けのドライバを基板上の配線に接続する方法は、金属配線パターンを表示に持つ有機樹脂膜を用いるＴＡＢ法と基板上に金属ペーストや半田等を用いて直接接合するＣＯＧ(Chip On Glass)法がある。ＣＯＧ法の一例は特開平5−113574号に記載されている。
【０００４】
外付けのドライバの機能の全て、または一部を基板上に内蔵して外付けドライバの個数を減らした例としては電子技術、１９９３年６月号６ページから８ページ，１９９３年インターナショナルエレクトロンデバイセズミーティングテクニカルダイジェスト，３８９ページから３９２ページ（１９９３ International Electron Devices Meeting Technical Digest,ｐｐ389−392）に記載の例がある。
【０００５】
【発明が解決しようとする課題】
しかし上記発明においては、液晶表示装置のコスト低減，消費電力低減，画素向上，装置外形の縮小に関し充分に配慮がなされていない。
【０００６】
本発明の目的は、高精細なアクティブマトリクス液晶表示装置の外形寸法の小型化、及び製造コストの低減することにある。
【０００７】
【課題を解決するための手段】
本発明の液晶表示装置によれば、駆動回路の機能の一部をガラス基板上に内蔵し、これに駆動するためのドライバをガラス基板に接続する。
【０００８】
本発明の実施態様によれば、回路内蔵の液晶表示装置において、ガラス基板上で、画素のＴＦＴよりも動作速度の速いＴＦＴで周辺回路を構成しドライバの個数は２個以下とする。
【０００９】
更に、本発明の他の実施態様によれば周辺回路内蔵液晶表示装置において２個以下のドライバを基板上に直接接続する。
【００１０】
【作用】
周辺回路に動作速度の速いＴＦＴを用いることで回路の集積度が上がる。高精細の液晶表示装置においても外付けのドライバ数は２個以下に低減される。ドライバが基板の一辺に集約可能となり液晶表示装置の外形寸法が縮小される。ドライバと外部信号との接続配線が短縮でき装置の小型軽量化，低コスト化が可能となる。
【００１１】
更にドライバの接続をＣＯＧ法とすることにより、液晶表示装置の外形はガラス基板とほぼ等しくなり、外形寸法は更に小さくなる。従来接続の不良率が高かったＣＯＧ接合であるが、接続するドライバ数が１個もしくは２個になるため接続不良を低減できる。例えばドライバ１個当たりの接続不良率が１％とすると、回路内蔵せずドライバ数が１０個の場合、１０個共成功する歩留まりは９０％となるのに対し、回路内蔵の場合９９％となる。この歩留まり向上効果は、一個当たりの不良率が高くなるとより顕著となる。接続不良の場合の補修即ち、検査，切り離し、再接続が容易になる。不良率低減により製造コストが低減できる。
【００１２】
ＣＯＧ実装することで耐震性，耐衝撃性向上する。液晶表示装置のケース材の薄型化ができる。液晶表示装置の外形寸法が縮小される。
【００１３】
外部インタフェースとドライバ間はＦＰＣ等の厚膜配線とガラス基板上の薄膜配線で結ばれている。ドライバが１個もしくは２個のためガラス基板上の配線の長さを短く配置できる。配線は通常ＴＦＴの電極材料と同じく薄膜であるためシート抵抗が大きいが配線が短い配線抵抗による電圧降下，電圧変動が低減される。また配線が短いので電磁界輻射量小さい。輻射を遮蔽する遮蔽材が省略もしくは削減でき、液晶表示装置が薄型化できる。基板周辺部には基板切断時の歪応力により、微小な割れ，ひび，破片付着等が生じる場合がある。これによる断線や配線間短絡を防止できる。
【００１４】
外部インタフェースとドライバを結ぶガラス基板上の配線相互の交差点数及び交差面積を小さくできる。交差点部分での配線乗り越え段差による断線及び交差する配線間の短絡不良確率が低減される。
【００１５】
異層の配線同志を接続する箇所を低減できる。接続不良率が低減し、製造コストを低減できる。
【００１６】
プロセス温度を低くすることにより基板のガラス基板の収縮量が低減される。基板上に形成されたパターンの寸法変動が小さいため、基板およびドライバのそれぞれの接続端子の位置合わせ精度が向上する。接続ピッチの微小化，有効接続面積の拡大による接続抵抗の低減，接続工程の不良低減，接続時間の短縮が可能となる。
【００１７】
ガラス基板の熱膨張係数は石英基板の熱膨張係数よりもひとけた大きく、単結晶シリコンからなるドライバの熱膨張係数にほぼ等しい。ドライバと基板の接続の位置合わせ精度が向上し、接続ピッチの微小化，有効接続面積の拡大による接続抵抗の低減，接続工程の不良低減，接続時間の短縮が可能となる。熱応力によるドライバ及び基板の破損不良，接続部の剥がれが低減できる。
【００１８】
図２１，図２２は一画素の等価回路と駆動波形を示す。ＴＦＴの動作は、(１)液晶容量に画素ＴＦＴを通して信号電圧を充電する期間、（２）充電した電圧を保持する期間、(３）(１）から（２）に移る瞬間の３つに分けられる。液晶容量ＣＬＣは、保持容量ＣＡＤと並列にＴＦＴのソースに接続されている。液晶を駆動する映像信号ＶＤｎは、ＴＦＴのドレインに印加される。ＴＦＴは、ゲート信号Ｖｇｎにより導通する。導通したＴＦＴにより液晶容量は充電され、電位ＶｓはＶｄのレベルまで上昇する。液晶は、対向基板側の共通電極の電位ＶＣＯＭとＶｓの差電圧が印加される。液晶の透過率は、差電圧の時間平均値、即ち実効電圧により制御される。個々の画素で独立に透過率を制御しＬＣＤ全体で画像表示する。正常な画像表示を行うには、外部から供給した電圧Ｖｄｎと液晶の電極電位Ｖｓが等しいことが理想である。実際には、上記の(１),（２),（３)の動作に伴いＶｓ波形にひずみが生じ、ＶｄとＶｓ間に差が生ずる。（１）の歪を低減するには、ＴＦＴの充電能力を上げる。すなわち、移動度を向上する。またＴＦＴのチャネル幅とチャネル長の比（Ｗ／Ｌ）を大きくすることが有効である。(２)の歪を低減するにはＴＦＴのオフ電流を下げる、Ｗ／Ｌを小さくする。通常、オフ電流は、移動度と連動するため、オフ電流の低いＴＦＴは移動度が低くなる傾向がある。（３）の歪を低減するには、ゲートとソースの重なり幅、及びチャネル幅を小さくすることが有効である。ＴＦＴの面積が小さいほど、配線間短絡による不良が小さい。また、ＴＦＴが小さいほど開口率が高くなる。よって透過型液晶表示装置の場合、表示面の輝度が向上する。またＴＦＴが小さいほど（３）の歪が小さくなる。よってＴＦＴのＷおよびＬをできるだけ縮小して、ＴＦＴの占有面積ＷＬを小さくするのが望ましい。Ｗ，ＬがいずれもＴＦＴ製造工程の最小加工寸法に設定されるのが理想的である。しかし従来のＴＦＴ特性を考慮するとＷとＬを等しくすることができなかった。移動度が０.４cm²／Ｖｓｋ以下と低いａ−ＳｉＴＦＴでは、Ｌを最小加工寸法とし、ＷをこのＬ以上、通常５倍程度とすることにより、Ｗ／Ｌ比を設定した。一方移動度が１０以上と高いがオフ電流が高いｐ−ＳｉＴＦＴに於ては、Ｌを最小加工寸法に設定し、Ｗをこれ以上、通常５倍程度として、Ｗ／Ｌ比を設定した。この結果、ＴＦＴの占める面積は、通常、最小加工面積ＷＬの５倍以上となった。特にｐ−Ｓｉは、オフ電流低減のため、マルチゲート構造（ＴＦＴを複数個直列接続）、もしくはＬＤＤ(LightlyDoped Drain)構造を採用した。このようなｐ−ＳｉＴＦＴ構造は、ＴＦＴの占有面積より大きくした。これに対し、画素のＴＦＴの移動度を０.６cm²／Ｖｓから５cm²／Ｖｓの範囲とすることにより、ＴＦＴのＷ／Ｌ比は２程度となる。TFT占有面積は、従来の半分以下とすることができる。周辺回路を内蔵した場合には、周辺回路による信号の遅延時間も考慮する必要がある。即ち、周辺回路内蔵の場合、画素のＴＦＴは、非内蔵の場合の約半分以下で液晶に充電を完了する必要がある。このため、回路を内蔵していないものに比べ画素のTFTの充電能力、すなわち移動度を高くする必要がある。特に、周辺回路のＴＦＴの移動度が低い場合には、周辺回路による遅延時間が長くなるため、より一層、画素のＴＦＴの移動度を高くする必要がある。周辺回路ＴＦＴの移動度が１００以上３００cmの場合、画素ＴＦＴの移動度を０.４以上５以下とすることにより、電圧歪の無い液晶駆動が可能となる。また、周辺回路ＴＦＴの移動度が３０以上１００cmの場合、画素ＴＦＴの移動度を０.７以上５以下とする。また、周辺回路ＴＦＴの移動度が１０以上３０以下の場合画素ＴＦＴの移動度を１以上５以下とすることにより、電圧歪の無い液晶駆動が可能となる。
【００１９】
先に分類した３つの電圧歪原因の内、（３）による電圧変動（以下貫通電圧Ｖcgs と呼ぶ）は、ゲート電圧の変化が、ＴＦＴのゲートソース間容量を介してソース電極に現われるものである。即ち、Ｖｓは、（１）でＶｓ＝Ｖｄとなるまで充電したレベルより、Ｖcgs だけ低くなる。ゲート電圧が歪のない矩形波の場合、Ｖcgs は、Ｖcgs ＝Ｖｇｈ・Ｃｇｓ／(Ｃｇｓ＋ＣＬ)で現される。ここでＣｇｓでＴＦＴのドレインソース間容量、ＣＬは液晶容量(および保持容量の和)ＣＬ，Ｖghはゲート電圧の高さである。実際には、ゲート電圧がHighレベルからLow レベルに完全に切り替わるにはある程度の時間を要する。その間、ＴＦＴは、弱い導通状態を示す。この導通状態は、ＶｓをＶｄのレベルまで再び充電する方向に働く。実際のＶcgs は、上記の式の値よりも小さくなる。この再充電による電圧上昇Ｖｒは、ゲート信号の歪量とＴＦＴの充電能力即ち移動度の積に比例する。このゲート信号の歪量は、表示面内で変化する。即ち、ゲート電圧は、表示部の走査線の初端に供給され、配線容量と配線抵抗により、走査線の終端に達するまでに歪量が増加する。このため、Ｖcgs は面内で分布を持つ。すなわち、表示が不均一となる。特に表示面積が３インチ以上、特に５インチ以上と大きくなり、配線の抵抗および容量が大きくなると、この表示の不均一性は顕著となる。さらにＴＦＴの充電能力が高いと、布均一性は、より顕著となる。周辺回路内蔵の場合、表示部に供給される走査信号の歪量は、非内蔵の場合に比べ大きい。不均一性はより深刻な問題となる。また、表示する階調数が多くなると階調間の逆転が生じ正常な表示が不可能となる。このような問題を解決するため、画素のＴＦＴの移動度は、５cm²／Ｖｓ以上好ましくは３cm²／Ｖｓ以下とするのがよい。
【００２０】
映像信号ドライバの液晶駆動電源電圧のダイナミックレンジを５Ｖ以下、好ましくは、３Ｖ以下とすることにより、ドライバパターンの加工ルールを１μｍ以下、好ましくは０.５μｍ以下とできる。これにより、チップ面積が大幅に低減できる。ドライバの加工寸法はＴＦＴの加工寸法より一桁小さい。ドライバ機能をすべて基板に内蔵するよりも遥に小型化，低消費電力化できる。液晶表示装置の外形寸法が大幅低減できる。チップ面積は、ピン出力当たり０.１mm²以下に低減できる。一個のドライバで２００ピン以上もしくは３００ピン以上の出力が可能となる。一個または二個のドライバと周辺回路により、液晶表示装置を駆動することができる。一個のドライバ内に表示情報発生回路、表示情報を発生するためのメモリー回路を含むことができる。表示情報発生回路，表示情報を発生するためのメモリー回路を液晶駆動電圧発生回路と同じプロセスで一括形成することが可能となる。
【００２１】
周辺回路非内蔵では、データ入出力を１０個以上のドライバで分担するので、ドライバ一個当たりの発熱量が小さい。回路内蔵では、ドライバ一個ないし二個ですべて駆動するので、ドライバ一個当たりの発熱量が高くなる。ドライバの液晶駆動電圧のダイナミックレンジを５Ｖ好ましくは３Ｖ以下とすることにより発熱量が低減できる。ドライバを熱伝導の悪いガラス基板上に実装しても加熱破壊しない。また耐熱温度の低いプラスチック上に基板を実装しても、加熱による基板変形や断線は生じない。発熱量は駆動周波数とともに増加する。しかし、電圧が低いので４０ＭＨｚ以上の周波数においてもドライバは加熱破壊しない。ドライバ内に大規模の表示情報発生回路，表示情報を発生するためのメモリー回路を含んでも熱破壊，誤動作しない。
【００２２】
低電圧化することにより、移動度の高い回路及び画素のＴＦＴのリーク電流が指数関数的に低減する。移動度の高いＴＦＴが使用できる。ホトコン電流が低減する。周辺回路ＴＦＴのしきい電圧シフトが小さくなり、回路動作が安定する。低電圧化により周辺回路の発熱量が低減する。
【００２３】
特にＮＭＯＳのシフトレジスタ回路の様な発熱量の多い周辺回路においては、回路の温度上昇が低減される。周辺回路動作が安定する。高密度の回路配置が可能となる。周辺回路の面積が小さくなる。回路が高速動作する。周辺回路が高温環境で動作できる。周辺回路に近い表示領域の液晶及び、画素ＴＦＴの温度の上昇が無い。表示の面内均一性が向上する。ドライバの電源が低電圧，低電流化できる。システム全体の消費電力が低減される。電源の容積が小さくできる。重量が小さくなる。ケース強度が低くできる。ケース重量，ケース容積が小さくなる。液晶表示装置の軽量化，薄型化，表示部に対する装置外形の小型化が実現する。
【００２４】
【実施例】
以下、本発明を実施例により詳細に説明する。
【００２５】
〔実施例１〕
図１は本発明による液晶表示装置の第一の実施例の平面構造図を示す。ガラス基板１０上に、アクティブマトリクス方式の表示領域４０、その外周に映像信号側周辺回路５１，走査信号側周辺回路５２、が内蔵される。さらに基板上に一個の映像信号用ドライバ２１がＣＯＧ法により実装される。図示ないが基板裏面に位置するインタフェース回路からの信号はＦＰＣにより導かれ、ガラス基板上の薄膜配線５５，５６の一端に接続される。薄膜配線５５，５６の他端はそれぞれ映像信号側ドイバ５１、及び走査側内蔵回路５２に接続されている。以上の部材はケース４に収められ液晶表示装置を構成する。
【００２６】
図４は縦２４０×横３２０画素（２４０×３２０×３色のドット）の表示領域と周辺回路の等価回路を示す。映像信号側周辺回路５１、及び走査側の信号回路５２の何れもスイッチマトリクス方式である。映像信号側回路を例に取ると、ドライバからの映像信号及びＶdd１からＶdd２４０をＴＦＴにより分散し、表示部の映像信号線及び走査信号線に供給する。信号の分岐は、クロックパルスＣＬ１からＣＬ４、によるサンプリングＴＦＴのスイッチ動作により制御される。走査信号側回路も同様な構成で、ドライバからの走査信号Ｖgd１からＶgd２４を１０本のクロックパルスによりＶｇ１からＶｇ２４０まで２４０本の走査信号線に分岐する。２４０本の映像信号線をドライバの２４０本の映像信号端子、２４本の走査信号端子により９６０本の映像信号線、２４０本の走査信号線が駆動できる。即ち、ドライバＩＣおよび接続数を１／４以下に低減できる。
【００２７】
図２は表示領域の一画素の平面構造を示す。図３は図２の（Ａ）−（Ｂ）間における断面構造を示す。ＴＦＴ，１０１は水素化アモルファスシリコン（ａ−Ｓｉ）を能動層１１０とする逆スタガ型ＴＦＴである。能動層とソース電極120及びドレイン電極１３０はｎ+ 型ａ−Ｓｉのコンタクト層１２５，１３５を介して接続される。ソース電極１２０，ドレイン電極１３０，映像信号線１３７はモリブデン１０ａとITO10bの２層構造である。ゲート電極１１０及び走査信号線１１１はアルミである。ゲート絶縁膜１４０はＳｉＮである。液晶２００はＴＮ型液晶でガラス基板１０，１２の間に封入される。配向膜２０５，２０７はそれぞれのガラス基板の対向面に形成され、液晶の配向方向をガラスのギャップ間で９０度回転させる。図示ないがバックライトがガラス基板１０の裏面に位置し、液晶に光を照射する。ガラス基板の外側面には偏光フィルム２１０，２１２が張り付けられている。液晶に印加される電圧により透過光量が制御して画像表示される。走査信号線及び映像信号線の一端はガラス基板周辺部で周辺回路と接続している。
【００２８】
図５は映像信号側の周辺回路の平面構造を示す。表示部からの映像信号線137は、回路TFT101cのソース電極１２０ｃに接続される。TFT101cの基本構造は表示部のTFT101とほぼ同じである。但しTFT101c では多結晶シリコンを能動層とする点のみ異なる。高い駆動能力が要求される回路ＴＦＴにはレーザアニールによるpoly−ＳｉＴＦＴを、特性の均一性と低いオフ電流が要求される画素ＴＦＴにはａ−ＳｉＴＦＴを用いる。この組み合わせにより、周辺回路は表示の均一性を損なうことなく内蔵された。４箇のTFT101c のドレイン電極１２０ｃは、一つの接続端子５１に接続される。図示無いが接続端子５１は映像信号のドライバに接続される。ドライバはガラス基板上にＣＯＧ法により実装される。
【００２９】
次に液晶表示装置の製造方法について説明する。図６は本発明による表示部のＴＦＴの主要製造過程における断面構造を示す。なお以下の説明のごとく、回路部のＴＦＴもほぼ同一のプロセスで製造される。いずれの場合もTFT101は、ガラス基板１０上に形成される。ガラス基板１０はＳｉＯ₂を主成分とし、Ａｌ₂Ｏ₃，Ｂ₂Ｏ₃をそれぞれ１１％，１５％及びその他の酸化物を２５％含み、歪点は５９３℃である。熱膨張率は４６×１０^-7／Ｋである。まずガラス基板１０上にＣｒ膜をスパッタ法により厚さ１２０ｎｍ堆積し、不要部分をホト，エッチングで除去し、ゲート電極１１を形成する。エッチング液は、硝酸セリウム系のエッチング液である。続いて、プラズマＣＶＤ法によりＳｉＮ膜１４５，ａ−Ｓｉ膜１１０を各々基板温度３００℃，２７０℃，厚さ３５０ｎｍ，４０ｎｍ連続堆積する。続いて周辺回路が形成される領域のみ、ａ−Ｓｉ膜をレーザアニールにより結晶化する。レーザはＸｅＣｌエキシマレーザである。照射は真空中、エネルギー密度２００ｍＪ／cm²で実施した。ａ−ＳｉＴＦＴの特性劣化を防止するため、照射前の加熱脱水素処理は行わない。また照射中の基板加熱も同じ理由により行わない。逆にａ−Ｓｉ堆積の際、膜中の水素濃度を１５％以上とし、特にシリコン原子と鎖状（ＳｉＨ₂）結合している水素の濃度を高くしておくと、良好な特性のpoly−ＳｉＴＦＴが得られた。水素の結合状態は赤外吸収スペクトルにより評価できるが、吸収のピーク波数が２０２０／cmから２０６０／cm好ましくは２０３０から２０５０とするのが良い。これによりＴＦＴの移動度を１０cm²／Ｖｓとすることが出来る。
【００３０】
続いてこのＳｉＮ１４０，ａ−Ｓｉ１１０の積層膜をホトリソグラフィにより、ゲート電極を覆うように島状に加工する（図６(ａ)）。エッチングには、トリフルオロクロロカーボンと酸素の混合ガスによるドライエッチ法を用いた。なお周辺回路部では、水素を多量に含むａ−Ｓｉをレーザアニールすると表面が荒れ、時にはピンホールが生じている。この場合エッチャントはゲート絶縁膜に接触する可能性がある。本実施例では、エッチングはＳｉＮに対するエッチレートの小さいドライ法である。たとえシリコンにピンホールがあっても、ゲート絶縁膜への損傷は無い。
【００３１】
つづいてスパッタ法により基板温度１６０℃で厚さ２００ｎｍのＭｏ膜を堆積する。ａ−ＳｉとＭｏの界面には両者の固相反応によりシリサイド層ＭｏＳｉ，１２５が生ずる。続いてＭｏを燐酸酢酸混合液（ＰＡＮ液）を用いホト，エッチングする。すなわち、チャネル部１２５とソース電極部１２０ｂ，ドレイン電極部１３０ｂ，信号配線部１０ｂ以外を除去する（図６(ｂ)）。ＭｏＳｉ，１２７は、ＰＡＮ液に不溶なため、除去されずにａ−Ｓｉの表面に残る。続いてイオンドーピング法によりＰをａ−Ｓｉに打ち込み高濃度不純物シリコン層（コンタクト領域）１３５を形成する（図６(ｃ)）。イオンドーピングは非質量分離型のイオン照射装置を用い、原料ガスにヘリウム希釈のホスフィンを用いた。加速電圧は１０ｋＶ、ドーズ量は１０¹⁵個／cm²とした。この際基板温度を例えば３００℃に加熱しておくと、ａ−Ｓｉ中に打ち込まれたＰは活性化され、新たなレーザ照射もしくは加熱処理などの活性化処理を省略できる。もちろん別途熱アニールなどによる活性処理化を施し、特性をより向上させてもよい。
【００３２】
続いてスパッタ法によりＩＴＯ膜を基板温度２２０℃で、厚さ１４０ｎｍ堆積する。
【００３３】
このＩＴＯをＨＢｒ液を用いたホトリソグラフィにより画素電極１５０，ソース１２０ａ，電極ドレイン電極１３０ａ，信号線１０ａの形状に加工する（図６(ｄ)）。続いて各ＩＴＯ電極をマスクとして、Ｍｏ膜をＰＡＮ液でエッチング除去する。すなわちＩＴＯで覆われていないＴＦＴのチャネル部分のＭｏを除去する（図６(ｅ)）。続いて酸素のプラズマアッシャ、もしくは塩素，トリフルオロカーボン等のドライエッチによりチャネル部のＭｏＳｉを除去する。この場合、酸素アッシャを用いたＴＦＴの特性が良く、これを用いるのが好ましい。理由は、シリサイド除去と同時に表面に安定な非常に薄い酸化膜を形成する事によりａ−Ｓｉ膜へのプラズマダメージ，オーバーエッチを防止し、かつ表面の捕獲順位を低減できるためと考えられる。この際の酸化膜の膜厚は応力の発生を押さえるため、約３０ｎｍ以下好ましくは１０ｎｍ以下とするのがよい。以下図には示していないが、続いてＴＦＴの保護膜としてＳｉＮ膜１４５をプラズマＣＶＤにより堆積する。最後にこのＳｉＮ膜をゲート絶縁膜同様のホト，エッチングし、信号線，ゲート線の端子を露出させ、ＴＦＴを完成させる。
【００３４】
本実施例では、図２の平面図に示されているように、画素電極１５０と隣接する行のゲート線１１２を電極として保持容量１０２を形成している。この保持容量は、本実施例のアクティブマトリクス基板で液晶を駆動した場合に、液晶容量と並列接続されリーク電流による電圧効果を防止する効果を持つ。本実施例による駆動回路の部分平面図（表示部の２列の画素に関する範囲）を図６に示す。ガラス基板の端部の１本のドレイン端子ＤＬＴから２個のＴＦＴ，ＴＣ０，ＴＣ１を介し表示部（画素部）の２本のドレイン線（映像信号線）（偶数列ＤＬ０，奇数列ＤＬ１）に分岐接続される。ゲート線ＧＣ０，ＧＣ１とドレイン線の交差部にはＳｉ，ＳｉＮの２層膜からなるパターンＣＲＯＳをはさみ、両配線間を絶縁する。ＴＦＴをスイッチングするための２本のゲート線ＧＣ１，ＧＣ１がそれぞれ偶数列，奇数列のＴＦＴ，ＴＣ０，ＴＣ１に接続される。
【００３５】
上記第１及び第２の実施例において以下に列挙する変更を加えても本発明の主旨を損なわない。
【００３６】
実施例ではソース，ドレイン電極をゲート電極及び半導体上に設けたが、この形状を変えても本発明の主旨を損なわない。すなわちソースドレインの金属層１３０ｂ，１２０ｂをシリコン膜上に残さずにｎ+ Ｓｉ，シリサイド，ＩＴＯの積層構造のみのコンタクトとしても良い。
【００３７】
実施例ではゲート電極材料としてＣｒを用いたがその他の金属例えばＡｌ，Ｃｕ，Ｔａ，Ｔｉ等やその積層膜、または合金等を使用してもよい。Ａｌ，Ｃｕ系を用いた場合には配線抵抗が下がり、これを用いたＬＣＤの表示画像の面内均一性を向上できる。
【００３８】
実施例ではゲート絶縁膜材料としてＳｉＮ膜を用いたが、このほかにＳｉＯ₂,ＳｉＯＮ等の膜を用いてもよい。またゲート線材料にＡｌ，Ｔａを用いた場合にはこれを陽極化成することで得られる酸化膜との積層膜として、絶縁膜の耐圧向上，短絡防止を図ってもよい。
【００３９】
実施例は半導体膜をプラズマＣＶＤによるａ−Ｓｉ膜またはこれをレーザアニールした多結晶Ｓｉ膜としたがこれを他の材料または他の製法によってもよい。例えばゲルマンガスを材料ガスにプラズマＣＶＤで堆積したＧｅ膜、またはＧｅとＳｉの混晶膜ないしは超構造膜としてＴＦＴの特性向上を図ってもよい。
【００４０】
また半導体膜の堆積方法はプラズマダメージの無い減圧ＣＶＤ法，膜中の水素量を低減できるスパッタ法、又はＥＣＲ−ＣＶＤ法を用い膜の不安定性の防止，プロセス温度の低減を図ってもよい。半導体膜としてＳｉのマイクロクリスタル膜を用いた高移動度化を図ってもよい。半導体膜をレーザもしくは熱でアニールして多結晶化し、ＴＦＴの高移動度化を図ってもよい。この場合、作用の項で述べたように、アニール前の膜の水素が多くても、結晶化膜のピンホールによるゲート絶縁膜の不良は殆ど生じない。
【００４１】
実施例ではソースドレイン電極にＭｏを用いたがその他Ｔｉ，Ｔａ，Ｍｏ，Ｃｒ，Ｔｉ，Ｐｄ，Ｍｎ，Ｃｏ，Ｎｉ，Ｔａ，Ｐｔ等半導体と反応してシリサイドもしくはゲルマニウム化合物を形成する金属材を用いてもよい。さらにこれらを含む合金及び積層膜を用いてもよい。
【００４２】
図３は、アクティブマトリクス基板をもう一枚の基板と向き合わせ液晶を封入したセルの一画素分の断面図である。ＴＦＴ基板１０は、ＴＦＴ，画素電極150,保護膜１４５等が、液晶と接する側の面に前記実施例で説明した方法で形成されている。その上に、液晶の分子の配列をそろえるための配線膜１４５がスピンナー塗布，ラビング処理により形成されている。またその反対面には、偏向板210を張り付けてある。対向基板の内側表面には画素電極以外の領域から漏れてくる光を遮ぎるためＣｒのブラックマトリクス１６０，有機樹脂をロールコート塗布後染色して形成したカラーフィルタ１５２,ＩＴＯの対向電極１７０ｒ,１７０ｇ，配向膜２０７が順次形成されている。また外側表面には配向膜２１２を張り付けてある。両基板間にビーズを分散し、約５μｍのギャップ長さとし、図には示していないが基板の周辺部を樹脂で接着した後、ネマチック型液晶を充填，封入する。偏向板２１０と２１２の偏向方向は直交させ、配向膜２０５，２０７ラビング方向を直交させてある。表示モードは、液晶に電圧が印加され無いときに光が透過するノーマリーホワイトモードである。
【００４３】
図５は、映像信号側の周辺回路の平面構造を示す。４ｎ+ １列から４ｎ+ ４列までの４本の映像信号線に対応する回路部を示してある。ドライバとの接続端子が４個の回路TFT301のドレイン電極３３０に接続される。一方回路ＴＦＴのソース電極３２０はそれぞれ対応する保持容量３０２と映像信号線１３７に接続される。クロック線ＣＬ１，ＣＬ２，ＣＬ３，ＣＬ４は、表示部の走査信号線に対応するもので回路ＴＦＴのゲート電極に接続される。クロック線は２折れ曲がった配線形状とし回路面積を小さくした。このため配線長が増える。配線抵抗がほかの２本と同じになるよう、この２本の配線幅を太くした。遅延時間の違いによる表示色のばら付きを防止できる。回路ＴＦＴの構造及びプロセスは、能動層がレーザアニールによるpoly−Ｓｉである以外は、表示部ＴＦＴと同じである。即ち、ソースドレイン電極及び配線は、金属とＩＴＯの二層配線でシリコン層が配線の下層に敷設されている。ＴＦＴのチャネル３１０形状をＵ字型とした。これによりゲートソース間の寄生容量を増やすことなくチャネル幅を約２倍にできる。即ちゲート電圧波形の影響を増やすことなく回路の駆動能力を向上できる。保持容量３０２の構造も表示部と同じである。このような回路パターンが映像信号線４本毎に、合計２４０個並べる。その際、図１で示したように回路全体をレーザビームの幅以下のブロックに分割して、各ブロック間の間隔を１００−５００ μｍ程度離して配置してもよい。この場合、レーザアニール際にレーザビームの重ね合わせ部におけるＴＦＴの特性ばらつきの影響を低減できる。走査側の周辺回路も図５と同様な構成である。異なる点は、回路ＴＦＴのソースと走査信号線即ちゲート金属層を接続する点である。すなわち異層の配線を接続する点である。
【００４４】
図２０は、液晶表示装置の駆動波形のうち表示部の左端４列の概要を示す。画素のライン選択時間ｔ１(３５μｓ)の前半ｔＬ１にクロック信号ＣＬ１，ＣＬ２，ＣＬ３，ＣＬ４により順次回路ＴＦＴをオンさせる。これに合わせドライバはｔＬの１／８の時間でデータＶｄｄ１を切り替える。各映像信号線に映像信号Ｖｄ１，Ｖｄ２，Ｖｄ３，Ｖｄ４を充電する。この映像信号は、後半ｔＬ２に画素のＴＦＴにより液晶容量に充電される。ゲート線(走査線）に順次(ＶＧｎ−１からＶＧｎ以下、図示無いが次の行へ）電圧を加えて画素（線順次走査）ＴＦＴを導通させ、信号線（ドレイン線）から与えられた映像信号ＶＤを液晶に印加する。液晶は対向基板側の共通電極の電位ＶＣＯＭとＶＤｎの差電圧により駆動され、画素の光透過率が変化する。個々の画素で独立に透過率を制御しＬＣＤ全体で画像表示する。
【００４５】
図１１は、以上の液晶セルを用いた液晶ディスプレイの全体概略である。液晶セルのアクティブマトリクス基板にドライバ２１がＣＯＧ実装される。ドライバは走査信号と映像信号及びそれらのクロック信号を発生する機能を持つ。ドライバの出力端子は走査側周辺回路５１及び映像信号側周辺回路５２に接続される。このドライバＩＣを駆動するための信号および電源は、プリント基板４３０からＦＰＣ（フレキシブルプリントサーキット）を介して供給される。プリント基板には、タイミングコンバータ等のＩＣからなる信号処理回路４００，液晶で表示される各階調に対応階調電圧発生回路４１０が実装される。バックライト４４０は、アクティブマトリクス基板の背面に設置した。以上の部材はケース９０内に実装される。
【００４６】
図７は、ＣＯＧ法により接続されたドライバとガラス基板の断面図である。これはＣＯＧ法にも各種あるがこれは、マイクロボンディング法による。ドライバ５１の出力端子にはＡｕバンプ３５０が形成され、これがガラス基板１０上の映像信号線Ｉ端子３５１に直接接続される。ドライバは、ドライバと基板間に塗布した紫外線硬化樹脂３５８により固定される。樹脂が硬化する際の収縮し圧縮応力によりＡｕバンプとＩＴＯ端子３５１は圧接接続される。マイクロバンプボンディングの接触抵抗は１オーム程度である。ゲート配線材料のＣｒと映像信号線材料Ｍｏと、ＩＴＯを積層することにより配線の低抵抗を実現した。液晶パネル端子とインタフェース回路はＦＰＣ（基材８０ａ，銅箔８０ｂ）により接続される。周辺回路は液晶セルのシール３５２の近傍２mmの幅中で形成される。シール近傍は、不純物汚染，ラビングむらなどにより液晶の表示特性が不均一になる。またシール加工精度も考慮して、シールおよびシールからなる内側へ２mm程度は非表示領域とする。従来この領域はデッドスペースとなっていたが本実施例ではここに周辺回路をするので、液晶表示装置の表示領域に対する外形寸法を小さくできる。本実施例では周辺回路として、スイッチマトリクス型回路を用いた。この回路での消費電力は、インバータによるシフトレジスタ回路の場合よりも小さい。よって回路での発熱量が小さい。回路を液晶セル内に形成しても液晶は局部加熱されず温度は均一である。よって表示むらの無い均一な表示が得られる。
【００４７】
本実施例において、液晶をＰＤＬＣ液晶（Polymer Disprersed Liquid Crystal）としてもよい。ＰＤＬＣは、高分子膜の空孔に液晶材料が充填されたものである。これは、液晶と高分子材料の均一溶液を重合により相分離することにより得られる。例えば液晶はＢＤＨ社のＥ−８である。高分子材料は２−エチルヘキシルアクリテート，ウレタンアンクリレート，光重合開始材の混合液を用いた。混合液を液晶セルに充填したあと、光重合によりＰＤＬＣを得た。この場合、図３中の偏向板２１２，２１０，配向膜２０７，２０５が不要となる。偏向板がないことにより、透過率が２倍向上し、表示輝度向上，消費電力低減に効果がある。
【００４８】
接続端子当たりの面積を大きくでき、誤動作が防止されるとともに消費電力が低減され、このような製造歩留まり向上は多端子の大型，微小幅のドライバチップ、所謂ストリング形状のチップにおいて顕著となる。このためストリングチップのより一層の多端子化，細幅化が可能となる。液晶表示装置の外周部の非表示領域の幅を小さくできる。液晶表示装置の外形寸法に対する表示領域寸法を大きくできる。
【００４９】
本実施例において表示部のＴＦＴの移動を１から３cm²／Ｖｓ，オフ電流が１００ｐＡとすることにより画素のＴＦＴのチャネル幅とチャネル長の比を１にすることができる。これにより表示領域の開口率が向上しパネル輝度向上，バックライトの消費電力低減ができる。ドライバの移動度は８００cm²／Ｖｓとすることにより３０ＭＨｚの信号を発生できる。周辺回路の移動度を１０から３０ cm²／Ｖｓとすることによりスイッチマトリクス回路動作が可能となる。さらに内蔵回路の移動度を１００以上３００以下とすることによりＴＦＴオフ時のソースドレイン間容量による電圧変化の面内ばらつきを低減できる。
【００５０】
表示画素の薄膜トランジスタのスイッチ時間が３０μｓ以上６０μｓ以下，映像信号側の内蔵回路の薄膜トランジスタのスイッチ時間が３μｓ以上１２μｓ以下，ドライバのトランジスタのスイッチ時間が０.０１μｓ以上０.０３μｓであることにより消費電力をさげることができる。電磁輻射を低くできる。回路の発熱量を低くできる。シリコンの発熱量を低くできる。シリコンの素子面積を小さくできる。
【００５１】
表示画素の薄膜トランジスタのスイッチ時間が３０μｓ以上６０μｓ以下，映像信号側の内蔵回路の薄膜トランジスタのスイッチ時間が３μｓ以上１２μｓ以下，ドライバのトランジスタのスイッチ時間が０.０１μｓ以上０.０３μｓであることにより、高精細にできる、上記さらに得られる。
【００５２】
ドライバ一変に集約されているので接続の工程数が簡略化される。短編に集約されていると表示面積に対する額縁面積が小さくてすむ。硝子基板の面積が小さいので一枚のガラスマザーボードから取れるアクティブマトリクス基板が多く取れ越すとして低減できる。長編に集約されている場合、ドライバ下部の領域に導光体方式のバックライトの蛍光管がある。蛍光体空の光はバックライトの短辺方向に走る。よって光強度の分布ばらつきが小さい。蛍光管の発光強度が小さくてよい。ドライバの隣に他の素子を実装できる。例えばＣＲＴ用の信号をＩＣＤ用に変換するタイミングコンバータの基板を小さくもしくは廃止することができる。これは液晶表示装置の小型軽量に硬化がある。
【００５３】
液晶表示装置からの電磁放射が低減される。電磁輻射の傍受による他者へのデータ漏れが防止できる。
【００５４】
（実施例２）
第２の実施例として横電界方式の液晶表示装置の実施例を示す。図１４は横電界方式による液晶表示装置の一画素の部分平面図を示す。図１５は、(ａ)−(ｂ)断面における断面図を示す。走査信号線１１１及びゲート電極１１３はＣｒ膜である。映像信号線１１１，ソース電極１２０，ドレイン電極１３０，画素電極１５０および共通電極１５４はＡｌとＣｒの積層膜である。TFT101の能動体層１１０はａ−Ｓｉを４０ｎｍと１８０ｎｍの二層に分けて堆積した膜である。但し周辺回路部では下層のみレーザアニール法によるpoly−Ｓｉ膜である。即ち回路のＴＦＴはpoly−Ｓｉとａ−Ｓｉの２層膜を能動体層とする。ソースドレイン電極と能動体層の間にｎ+ ａ−Ｓｉ層１３５が形成される。画素電極１５０は、映像信号線１３７に平行に帯状に形成される。共通線１５４は、隣接する行の映像信号線の近傍にこれと平行に形成される。共通線は、表示面内で列方向に共通の電圧を供給する。液晶は、画素電極１５０と共通電極１５４の間で基板表面に平行な電界により配向制御される。
【００５５】
本実施例の横電界によれば、視角による液晶の複屈折性が少ない。画像表示する視角範囲が広い。液晶容量が従来の縦電界の場合の１／５以下ある。また信号配線及び走査信号線の容量も半分程度に低減される。このため画素のＴＦＴによる書き込み時間は、従来の５倍以上に向上できる。よって画素のＴＦＴの移動度が低くても充電可能になる。よって画素のａ−Ｓｉの特性劣化を考慮せずに周辺回路のpoly−Ｓｉの高性能化ができる。例えばレーザアニールの際、４００℃近くまで基板加熱できる。またレーザアニール後のpoly−Ｓｉ膜の特性が高くなる様、出発材料のａ−Ｓｉ膜の形成条件を最適化できる。例えば、Ｓｉ−Ｈ₂結合の多い膜を用いる。またはスパッタ法による無水素のＳｉ膜をレーザアニールし、その後プラズマ水素化法により水素を導入してもよい。これらの方法によりａ−ＳｉＴＦＴの特性は低下するがpoly−ＳｉＴＦＴの移動度は３０cm²／Ｖｓ以上に向上できる。オフ電流がさらにpoly−Ｓｉ形成に、高速動作により、高精細の液晶表示装置が実現できる。充電能力に余裕があるため、ＴＦＴのチャネル幅を小さくできる。周辺回路の面積を小さくでき、液晶表示装置の結う表示領域以外の外周の面積を小さくできる。画素ＴＦＴの縮小により画素の開口率が増加し、液晶表示装置の輝度向上，バックライトの低消費電力化ができる。ＴＦＴがオフの間の液晶容量に保持される電圧，液晶容量が小さいほど低下する。横電界方式の液晶容量が小さく、影響を受けやすい。しかし本実施例では、画素ＴＦＴはａ−Ｓｉの逆スタガＴＦＴであり、もともとオフ電流が低い。よって、オフ電流による電圧低下の影響はない。本実施例によれば、配線容量、およびこれを駆動するための周辺回路の容量が小さいため、消費電力が低減できる。これを携帯型情報処理装置に搭載した場合、電池の寿命増大，寸法縮小，重量低減の効果がある。
【００５６】
図９は液晶ディスプレイを搭載した携帯型情報処理装置を示す。通信機能を有する電子手帳で有る。マイクロプロセッサを中心とする情報処理機能を搭載したＣＰＵボード９５０，電子手帳内にシステム全体に電力を供給する充電型電池９２０，数字データ入力用キーボード９０４，情報処理メニュー選択スイッチ９０１，データ記録用メモリーカード９６０を収めている。液晶ディスプレイ１は背面にバックライトを設けた透過形で有る。アクティブマトリクス基板の開口率が向上したため、バックライト光の利用率が向上し、ＬＣＤの輝度が向上した。また、低電力のバックライでも充分な輝度が得られ、バックライトの薄形化，軽量化、又これの電源となるバッテリーの小型軽量化が可能となった。これにより直接的及び、間接的に（これらを格納，保持する構造部材についても）小型軽量薄形化でき、ノート形パソコンの可搬性を向上できる。また、一回の充電で使用できる時間が延び使い勝手が向上できた。
【００５７】
本発明によりＬＣＤは本実施例に記載のノートパソコンに限らず、他のポータブルな情報処理装置の小型化，軽量化，電池寿命の向上に効果がある。例えば、本発明のＬＣＤを携帯用電話，携帯用ゲーム機、および小売店等で用いられる売上／注文管理用の携帯用情報処理器など、集積回路を用いた情報処理を電池の電力を元に行う機器において有効である。
【００５８】
（実施例３）
第３の実施例として、反射型ノードで、対向基板を用いない液晶表示装置について説明する。図１６は液晶セルの断面構造である。コプレーナ型TFT101が、硝子基板１０上に形成される。ＴＦＴの保護膜１４５は、ポリイミド樹脂をスピン塗布，乾燥したもので表面が平坦化されている。反射性の画素電極５２０は、保護膜１４５上に形成される。液晶は、ＰＤＬＣ（Polymer Disprersed Liquid Crystal)を用いる。ＰＤＬＣは、ＴＦＴ基板上に塗布形成される。ＰＤＬＣは、高分子膜５１０の空孔に液晶材料２００が充填されたものである。これは、液晶と高分子材料の均一溶液を重合により相分離することにより得られる。液晶は、ＢＤＨ社のＥ−８である。高分子材料は２−エチルヘキシルアクリテート，ウレタンアンクリレート，光重合開始材の混合液を用いた。混合液を塗布後、光重合して高分子成分を硬化させＰＤＬＣを得た。ＰＤＬＣ膜表面に、保護層として有機膜２０４を塗布形成した。保護膜の材料は、ＰＤＬＣの高分子材料と同じものを用いた。ＩＴＯの対向電極１６５は、低温でスパッタ成膜される。
【００５９】
なおＰＤＬＣを浸漬法により形成してもよい。多孔性高分子膜は、微粒子を含む高分子膜を塗布し、これから微粒子を除去することにより形成する。例えば粒径１μｍのポリメチルメタクリレートを含んだポリビニルアルコール液を用いる。塗布はスピンナ法による。塗布膜は乾燥後、クロロホルムに浸漬される。微粒子が溶出し空孔が生じ、これに液晶を含浸するとＰＤＬＣが得られる。対向基板がないため、液晶セルを軽量薄型化できる。また本実施例によれば、液晶セルを周辺部でシールする必要がない。このためシール幅に相当する幅だけ液晶表示装置を小型化できる。
【００６０】
（実施例４）
図９は液晶表示装置を搭載した携帯型情報処理装置を示す。通信機能を有する電子手帳で有る。マイクロプロセッサを中心とする情報処理機能を搭載したCPUボード９５０，電子手帳内にシステム全体に電力を供給する充電型電池９２０，数字データ入力用キーボード９０４，情報処理メニュー選択スイッチ９０１，データ記録用メモリーカード９６０を収めている。液晶ディスプレイ１は背面にバックライトを設けた透過形で有る。アクティブマトリクス基板の開口率が向上したため、バックライト光の利用率が向上し、ＬＣＤの輝度が向上した。また、低電力のバックライトでも充分な輝度が得られ、バックライトの薄形化，軽量化、又はこれの電源となるバッテリーの小型軽量化が可能となった。これにより直接的及び、間接的に（これらを格納，保持する構造部材についても）小型軽量薄形化でき、ノート形パソコンの可搬性を向上できる。また、一回の充電で使用できる時間が延び使い勝手が向上できた。
【００６１】
本発明によるＬＣＤは本実施例に記載のノートパソコンに限らず、他のポータブルな情報処理装置の小型化，軽量化，電池寿命の向上に効果がある。
【００６２】
例えば、本発明のＬＣＤを携帯用電話，携帯用ゲーム機、および小売店等で用いられる売上／注文管理用の携帯用情報処理機など、集積回路を用いた情報処理を電池の電力を元に行う機器において有効である。
【００６３】
（実施例５）
図１７は、本発明による液晶表示装置を用いたカード型情報処理装置を示す。不透明なプラスチック基板１７上に表示領域１０が形成される。画素のＴＦＴの能動層は、基板温度１５０℃ＥＣＲプラズマＣＶＤによるａ−Ｓｉ：ＨＴＦＴである。周辺回路はこのａ−Ｓｉ膜レーザアニールして得たpoly−ＳｉＴＦＴである。レーザが瞬間的加熱のため、プラスチック基板に対するダメージはない。プラスチック基板のため割れの心配がなく安全である。またプラスチックの比重が硝子の約１／２であるためさらに装置の軽量化が実施された。液晶の表示モードは、反射型である。不透明であるため基板下面からの光の遮光を考える必要がない。液晶は、塗布形成されたＰＤＬＣ液晶である。ドライバ６３０は、ストリング型で、ＣＰＵ機能を内蔵している。太陽電池６００が基板上に、内蔵されこの装置全体の電源を供給している。外部との情報の送受信は、基板上に内蔵した入出力センサ６１０（例えばＬＥＤとホトダイオード）より行われる。本実施例では、電源，バックライト，制御回路を搭載した基板，ＦＰＣ，ケースなどほどんどの部材が廃止でき、装置が著しく軽量化，小型薄型化される。情報処理装置の携帯性が、飛躍的に向上する。同様な実施例としてストリングドライバを用い CPU630を基板上に実装した例を図１９に示す。図１８はすべての素子を基板上に内蔵したものである。いずれも飛躍的に装置の携帯性向上ができる。
【００６４】
【発明の効果】
以上述べた様に本発明によればアクティブマトリクス液晶表示装置の小型化等が可能となり、液晶表示装置の携帯性を向上できる。
【図面の簡単な説明】
【図１】液晶表示装置の構造図。
【図２】アクティブマトリクス基板の部分平面図。
【図３】液晶セルの断面構造を示す図。
【図４】液晶表示装置の画素と周辺回路の等価回路を示す図。
【図５】周辺回路の部分平面図。
【図６】ＴＦＴの製造過程の断面構造を示す図。
【図７】周辺回路とドライバとの接続部の断面構造を示す図。
【図８】液晶セルの断面構造を示す図。
【図９】液晶表示装置の構造図。
【図１０】液晶表示装置の構造図。
【図１１】液晶表示装置の構造図。
【図１２】液晶表示装置の構造図。
【図１３】情報処理装置の構造を示す図。
【図１４】アクティブマトリクス基板の部分平面図。
【図１５】液晶セルの断面構造を示す図。
【図１６】液晶セルの断面構造を示す図。
【図１７】情報処理装置の構造を示す図。
【図１８】情報処理装置の構造を示す図。
【図１９】情報処理装置の構造を示す図。
【図２０】液晶表示装置の駆動波形を示す図。
【図２１】一画素の等価回路を示す図。
【図２２】一画素の駆動波形を示す図。
【符号の説明】
１０…基板、１２…対向基板、１５…カード基板、４０…表示領域、５１…映像信号側周辺回路、５２…走査信号側周辺回路、５１…ドライバ、５５…配線、８０…接続線、９０…ケース、１０１，３０１…ＴＦＴ、１０２，３０２…保持容量、１１０，３１０…半導体層、１１１，３１１…走査信号線、１１３…ゲート、１２０ａ，１２０ｂ，３２０ａ，３２０ｂ…ソース、１２５…ドーピングマスク、１２７…シリサイド、１３０ａ，１３０ｂ，３３０ａ，３３０ｂ…ドレイン、１３５，３３５…高濃度不純物層、１３７ａ，１３７ｂ，３３７ａ，３３７ｂ…映像信号線、１４０…ゲート絶縁膜、１４５…保護膜、１４６…保持容量絶縁膜、１５０…画素電極、１５２…対向電極、１５４…共通電極、１７０ｒ，１７０ｇ，１６０…ブラックマトリクス、１６５，５２０…反射膜、２００…液晶、２０４…高分子膜、２０５，２０７…配向膜、２１０，２１２…偏光板、３５１…バルブ、３５２…シール材、３５８…接着剤、４００…タイミングコンバータ、４１０…階調電圧発生回路、４３０…プリント基板、４４０…バックライト、５１０…高分子マトリクス、５３０…シールドパタン、６００…太陽電池、６３０…マイクロプロセッサ、６１０…出入力センサ、６４０…タッチセンサ、９０４…プッシュスイッチ、９０１…メニュー選択スイッチ、９０４…テンキー、９０２，９０３…コネクター、９１０…電池、９２０…プリント基板、950…ＣＰＵボード、９６０…メモリーカード。

Claims

複数の走査信号線及び複数の映像信号線を有するアクティブマトリクス方式の表示領域と、前記映像信号線に接続され薄膜トランジスタを有する映像信号側周辺回路と、前記走査信号線に接続され薄膜トランジスタを有する走査信号側周辺回路と、前記走査信号側周辺回路及び前記映像信号側周辺回路に接続される１個のドライバと、が配置されたガラス基板と、
該ガラス基板に対向する対向基板と、
前記ガラス基板と前記対向基板との間に封入される液晶と、を有し、
前記映像信号側周辺回路は、前記１個のドライバから出力された映像信号を前記薄膜トランジスタ及び前記１個のドライバから出力されたクロックパルスにより分散させ、前記複数の映像信号線へ供給させることを特徴とする液晶表示装置。
複数の走査信号線及び複数の映像信号線を有するアクティブマトリクス方式の表示領域と、前記映像信号線に接続され薄膜トランジスタを有する映像信号側周辺回路と、前記走査信号線に接続され薄膜トランジスタを有する走査信号側周辺回路と、前記走査信号側周辺回路及び前記映像信号側周辺回路に接続される１個のドライバと、が配置されたガラス基板と、
該ガラス基板に対向する対向基板と、
前記ガラス基板と前記対向基板との間に封入される液晶と、を有し、
前記走査信号側周辺回路は、前記１個のドライバから出力された走査信号を前記薄膜トランジスタ及び前記１個のドライバから出力されたクロックパルスにより分散させ、前記複数の走査信号線へ供給させることを特徴とする液晶表示装置。
複数の走査信号線及び複数の映像信号線を有するアクティブマトリクス方式の表示領域と、前記映像信号線に接続され薄膜トランジスタを有する映像信号側周辺回路と、前記走査信号線に接続され薄膜トランジスタを有する走査信号側周辺回路と、前記走査信号側周辺回路及び前記映像信号側周辺回路に接続される１個のドライバと、が配置されたガラス基板と、
該ガラス基板に対向する対向基板と、
前記ガラス基板と前記対向基板との間に封入される液晶と、を有し、
前記映像信号側周辺回路は、前記１個のドライバから出力された映像信号を前記薄膜トランジスタ及び前記１個のドライバから出力されたクロックパルスにより分散させ、前記複数の映像信号線へ供給させ、
前記走査信号側周辺回路は、前記１個のドライバから出力された走査信号を前記薄膜トランジスタ及び前記１個のドライバから出力されたクロックパルスにより分散させ、前記複数の走査信号線へ供給させることを特徴とする液晶表示装置。
前記映像信号側周辺回路はスイッチマトリクス方式であることを特徴とする請求項１〜３のいずれかに記載の液晶表示装置。
前記映像信号側周辺回路における前記薄膜トランジスタのチャネルはＵ字型であることを特徴とする請求項１〜３のいずれかに記載の液晶表示装置。
前記１個のドライバが駆動する液晶駆動電源電圧は５Ｖ以下であることを特徴とする請求項１〜３のいずれかに記載の液晶表示装置。
前記１個のドライバが駆動する液晶駆動電源電圧は３Ｖ以下であることを特徴とする請求項１〜３のいずれかに記載の液晶表示装置。
前記表示領域は複数の画素を有し、
前記画素における液晶は、画素電極及び共通電極の間で基板表面に平行な電界により配向制御される横電界方式の液晶表示装置であることを特徴とする請求項１記載の液晶表示装置。
前記１個のドライバが前記基板の短辺に集約されていることを特徴とする請求項１記載の液晶表示装置。
前記１個のドライバが前記基板の長辺に集約されていることを特徴とする請求項１記載の液晶表示装置。