JP3714022B2

JP3714022B2 - Active matrix substrate, display device, and electronic device

Info

Publication number: JP3714022B2
Application number: JP11640499A
Authority: JP
Inventors: 清文北和田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-04-23
Filing date: 1999-04-23
Publication date: 2005-11-09
Anticipated expiration: 2019-04-23
Also published as: JP2000305072A

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板、表示装置、及び電子機器に関するものである。さらに詳しくは、表示装置を構成する基板に形成される配向膜表面に対する平坦化技術に関するものである。
【０００２】
【従来の技術】
表示装置として、例えば液晶装置に用いられるアクティブマトリクス基板では、図１４に示すように、アクティブマトリクス基板ＡＭの基体たる透明基板３０の表面に絶縁性の下地保護膜３０１が形成され、この下地保護膜３０１の表面には、画素スイッチング用のＴＦＴ１０を形成するためのシリコン膜１０ａ、および保持容量４０を形成するためのシリコン膜４０ａが形成されている。シリコン膜１０ａの表面にはゲート絶縁膜１３が形成され、このゲート絶縁膜１３の表面に走査線９１がゲート電極として通っている。シリコン膜１０ａのうち、走査線９１に対してゲート絶縁膜１３を介して対峙する領域がチャネル形成領域１５になっている。このチャネル形成領域１５に対して一方側には、低濃度ソース領域１６１および高濃度ソース領域１６２を備えるソース領域１６が形成され、他方側には低濃度ドレイン領域１７１および高濃度ドレイン領域１７２を備えるドレイン領域１７が形成されている。このように構成された画素スイッチング用のＴＦＴ１０の表面側には、第１層間絶縁膜１８および第２層間絶縁膜１９ＡがいずれもＣＶＤ法により形成され、第１層間絶縁膜１８の表面に形成されたデータ線９０は、第１層間絶縁膜１８に形成されたコンタクトホールを介して高濃度ソース領域１６２に電気的に接続している。また、第１層間絶縁膜１８の表面にはドレイン電極１４が形成され、このドレイン電極１４は、第１層間絶縁膜１８に形成されたコンタクトホールを介して高濃度ドレイン領域１７２に電気的に接続している。また、第２層間絶縁膜１９Ａの表面にはＩＴＯ膜（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）からなる画素電極８が形成され、この画素電極８は、第２層間絶縁膜１９Ａに形成されたコンタクトホールを介してドレイン電極１４に電気的に接続している。
【０００３】
また、画素電極８の表面側にはアクリル樹脂からなる保護膜４５Ａが形成され、この保護膜４５Ａの表面にポリイミド膜からなる配向膜４６が形成されている。この配向膜４６は、ポリイミド膜に対してラビング処理が施された膜である。ラビング処理とは、図６（Ａ）に示す構造のポリイミド膜を形成した基板を、図６（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２でポリイミド膜を一定方向に擦る処理である。このラビング処理によってポリイミド分子は表面近傍で一定方向に配列するので、基板間に封入される液晶分子は、ポリイミド分子との相互作用により液晶分子が一定方向に配列することになる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の液晶装置では、図１４に示すデータ線９０やドレイン電極１４に起因する凹凸や画素電極８に起因する凹凸が配向膜４６の表面にまで反映されているため、ラビング処理時に配向膜４６の表面に筋状の傷が付きやすい。配向膜４６表面に凹凸があると、凸部がラビング時にパフ布で削られるからである。このような傷の存在は、液晶に配向不良を引き起こす原因となる。ここで、従来の液晶装置では、画素電極８の表面にはアクリル樹脂からなる保護膜４５Ａが形成されているので、この保護膜４５Ａによって凹凸は多少、平坦化されている。しかしながら、アクリル樹脂は誘電率が低いため、あまり厚く形成できない。従って、アクリル樹脂からなる保護膜４５Ａでは、データ線９０やドレイン電極１４に起因する凹凸や画素電極８に起因する凹凸を十分に平坦化することはできない。
【０００５】
以上の問題点に鑑みて、本発明の課題は、下層側に凹凸があってもこの凹凸が配向膜の表面にまで反映されるのを確実に防止することによって、ラビング時に配向膜表面に傷が付くのを防止し、表示品位の向上を図ることのできる液晶装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明のアクティブマトリクス基板は、マトリクス状に形成されてなる画素電極と、前記画素電極に対応して形成された薄膜トランジスタと、前記薄膜トランジスタに接続してなるデータ線とドレイン電極および走査線とを有し、前記画素電極と前記ドレイン電極とが接続されてなるアクティブマトリクス基板において、前記画素電極の上層には、前記画素電極、前記スイッチング素子、前記データ線および走査線を覆うようにポリシラザンからなる保護膜が形成され、前記ドレイン電極と前記画素電極との間には層間絶縁膜が形成され、前記層間絶縁膜は、ポリシラザンから形成した下層側層間絶縁膜、および該下層側層間絶縁膜の上にＣＶＤ法により形成した上層側層間絶縁膜からなることを特徴とする。
【０００７】
画素電極、スイッチング素子、データ線および走査線を覆うポリシラザンを形成することにより、表面が平坦な絶縁膜を形成することができる。このような絶縁膜を保護膜として用いることにより電子機器への応用が容易となる。また、スイッチング素子は薄膜トランジスタであることを特徴とする。
【０００８】
本発明では、一対の基板間に液晶層が挟持されてなる表示装置において、前記基板のうち少なくとも一方の基板の液晶層側の面にはポリシラザンからなる保護膜が形成されてなることを特徴とする。
【０００９】
ポリシラザンは平坦性が高く、液晶層に接する面が平坦となるため液晶層厚を均一にすることができる。従って、液晶層厚の不均一による表示ムラが生じない。
【００１０】
また、前記保護膜の表面には配向膜が形成されていることを特徴とする。このような構成とすることによって、液晶層内の液晶分子の配向特性を向上させることができる。
【００１１】
また、前記一対の基板のうち一方の基板には、マトリクス状に形成されてなる画素電極、該画素電極に接続してなる薄膜トランジスタ、該薄膜トランジスタに接続してなるデータ線および走査線が形成されてなることを特徴とする。
【００１２】
一方の基板をこのような構成とするとともに、液晶層側の面にポリシラザンからなる保護膜を形成するので、液晶層側の面が平坦となる。従って、素子、配線による凹凸をポリシラザンからなる絶縁膜によって解消し、液晶層に接している面では平坦となる。つまり、液晶層の層厚が均一となるため液晶層厚の不均一による配向不良を解消することができる。
【００１３】
また、前記保護膜よりも下層に層間絶縁膜が形成されてなることを特徴とする。保護膜よりも下層に層間絶縁膜を形成することにより、凸部（もしくは凹部）の段差が大きい場合にはその段差を層間絶縁膜によりそれを解消することができるためより平坦性を高くすることができる。
【００１４】
更に、前記層間絶縁膜はポリシラザンを用いることにより容易に層間絶縁膜を形成することが可能である。
【００１５】
また、前記層間絶縁膜は、ポリシラザンから形成した下層側層間絶縁膜、および該下層側層間絶縁膜の表面にＣＶＤ法により形成した上層側層間絶縁膜からなる構成としてもよい。以上のような表示装置を電子機器に用いることも可能である。
【００１６】
【発明の実施の形態】
図面を参照して本発明の実施の形態を説明する。
【００１７】
［アクティブマトリクス基板］
図１および図２はそれぞれ、本形態に係る表示装置の一例である液晶装置を対向基板の側からみた平面図、および図１のＨ−Ｈ′線で切断したときの液晶装置の断面図である。
【００１８】
これらの図において、液晶装置１は、画素電極８がマトリクス状に形成されたアクティブマトリクス基板ＡＭ（本願明細書における第１の基板）と、対向電極３２が形成された対向基板ＯＰ（本願明細書における第２の基板）と、これらの基板間に封入、挟持されている液晶３９とから概略構成されている。アクティブマトリクス基板ＡＭと対向基板ＯＰとは、対向基板ＯＰの外周縁に沿って形成されたギャップ材含有のシール材５２によって所定の間隙を介して貼り合わされている。また、アクティブマトリクス基板ＡＭと対向基板ＯＰとの間には、シール材５２によって液晶封入領域４０が区画形成され、この液晶封入領域４０内に液晶３９が封入されている。この液晶封入領域４０内において、アクティブマトリクス基板ＡＭと対向基板ＯＰと間にはスペーサ３７を介在させることもある。シール材５２としては、エポキシ樹脂や各種の紫外線硬化樹脂などを用いることができる。また、シール材５２に配合されるギャップ材としては、約２μｍ〜約１０μｍの無機あるいは有機質のファイバ若しくは球などが用いられる。
【００１９】
対向基板ＯＰはアクティブマトリクス基板ＡＭよりも小さく、アクティブマトリクス基板ＡＭの周辺部分は、対向基板ＯＰの外周縁よりはみ出た状態に貼り合わされる。従って、アクティブマトリクス基板ＡＭの駆動回路（走査線駆動回路７０やデータ線駆動回路６０）や入出力端子４５は対向基板ＯＰから露出した状態にある。ここで、シール材５２は部分的に途切れているので、この途切れ部分によって、液晶注入口２４１が構成されている。このため、対向基板ＯＰとアクティブマトリクス基板ＡＭとを貼り合わせた後、シール材５２の内側領域を減圧状態にすれば、液晶注入口２４１から液晶３９を減圧注入でき、液晶３９を封入した後、液晶注入口２４１を封止剤２４２で塞げばよい。なお、対向基板ＯＰには、シール材５２の内側において画面表示領域７を見切りするための遮光膜ＢＭ２も形成されている。また、対向基板ＯＰのコーナー部のいずれにも、アクティブマトリクス基板ＡＭと対向基板ＯＰとの間で電気的導通をとるための上下導通材５６が形成されている。
【００２０】
ここで、走査線に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路７０は片側だけでも良いことは言うまでもない。また、データ線駆動回路６０を画面表示領域７の辺に沿って両側に配列しても良い。例えば奇数列のデータ線は画面表示領域７の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は画面表示領域７の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしても良い。このようにデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路６０の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。また、アクティブマトリクス基板ＡＭにおいて、データ線駆動回路６０と対向する辺の側では、遮光膜ＢＭ２の下などを利用して、プリチャージ回路や検査回路が設けられることもある。なお、データ線駆動回路６０および走査線駆動回路７０をアクティブマトリクス基板ＡＭの上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープオートメイテッド、ボンディング）基板をアクティブマトリクス基板ＡＭの周辺部に形成された端子群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。また、対向基板ＯＰおよびアクティブマトリクス基板ＡＭの光入射側の面あるいは光出射側には、使用する液晶３９の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【００２１】
本形態の液晶装置１を透過型で構成した場合には、たとえば、投射型液晶表示装置（液晶プロジェクタ）において使用される。この場合、３枚の液晶装置１がＲＧＢ用のライトバルブとして各々使用され、各液晶装置１の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、本形態の液晶装置１にはカラーフィルタが形成されていない。但し、対向基板ＯＰにおいて各画素電極８に対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、投射型液晶表示以外にも、カラー液晶テレビなどといったカラー液晶表示装置を構成することができる。さらにまた、対向基板ＯＰに何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【００２２】
（アクティブマトリクス基板の構成）
図３は、アクティブマトリクス基板ＡＭの構成を模式的に示すブロック図、図４は、この液晶表示装置における画素領域の一部を抜き出して示す平面図、図５は、図４におけるＡ−Ａ′線におけるアクティブマトリクス基板の断面図である。
【００２３】
図３に示すように、液晶表示装置用のアクティブマトリクス基板ＡＭ上には、データ線９０および走査線９１に接続する画素スイッチング用のＴＦＴ１０と、このＴＦＴ１０を介してデータ線９０から画像信号が入力される液晶セル９４が存在する。データ線９０に対しては、シフトレジスタ８４、レベルシフタ８５、ビデオライン８７、アナログスイッチ８６を備えるデータ線駆動回路６０が形成されている。走査線９１に対しては、シフトレジスタ８８およびレベルシフタ８９を備える走査線駆動回路７０が形成されている。
【００２４】
画素領域には、容量線９２との間に保持容量４０（容量素子）が形成され、この保持容量４０は、液晶セル９４での電荷の保持特性を高める機能を有している。なお、保持容量４０は前段の走査線９１との間に形成されることもある。
【００２５】
いずれの場合でも、図４に一部の画素領域を抜き出して示すように、マトリクス状に複数の透明な画素電極８が形成されており、画素電極８の縦横の境界に沿って、データ線９０、走査線９１および容量線９２が形成されている。データ線９０は、コンタクトホールを介してポリシリコン膜からなる半導体層のソース領域１６に電気的に接続され、画素電極８は、コンタクトホールを介してドレイン領域１７に電気的に接続している。また、チャネル形成領域１５に対向するように走査線９１が延びている。なお、保持容量４０は、画素スイッチング用のＴＦＴ１０を形成するためのシリコン膜１０ａ（半導体膜／図４に斜線を付した領域）の延設部分に相当するシリコン膜４０ａ（半導体膜／図４に斜線を付した領域）を導電化したものを下電極４１とし、この下電極４１に対して容量線９２が上電極として重なった構造になっている。
【００２６】
このように構成した画素領域のＡ−Ａ′線における断面は、図５に示すように表される。まず、アクティブマトリクス基板ＡＭの基体たる透明基板３０の表面に絶縁性の下地保護膜３０１が形成され、この下地保護膜３０１の表面には、島状のシリコン膜１０ａ、４０ａが形成されている。また、シリコン膜１０ａの表面にはゲート絶縁膜１３が形成され、このゲート絶縁膜１３の表面に走査線９１がゲート電極として通っている。シリコン膜１０ａのうち、走査線９１に対してゲート絶縁膜１３を介して対峙する領域がチャネル形成領域１５になっている。このチャネル形成領域１５に対して一方側には、低濃度ソース領域１６１および高濃度ソース領域１６２を備えるソース領域１６が形成され、他方側には低濃度ドレイン領域１７１および高濃度ドレイン領域１７２を備えるドレイン領域１７が形成されている。このように構成された画素スイッチング用のＴＦＴ１０の表面側には、第１層間絶縁膜１８および第２層間絶縁膜１９が形成され、第１層間絶縁膜１８の表面に形成されたデータ線９０は、第１層間絶縁膜１８に形成されたコンタクトホールを介して高濃度ソース領域１６２に電気的に接続している。第１層間絶縁膜１８の表面にはデータ線９０と同時形成されたドレイン電極１４が形成され、このドレイン電極１４は、第１層間絶縁膜１８に形成されたコンタクトホールを介して高濃度ドレイン領域１７２に電気的に接続している。また、第２層間絶縁膜１９の表面にはＩＴＯ膜からなる画素電極８が形成され、この画素電極８は、第２層間絶縁膜１９に形成されたコンタクトホールを介してドレイン電極１４に電気的に接続している。
【００２７】
ここで、第２層間絶縁膜１９は、後述するように、ポリシラザン塗布膜を焼成して得た下層側層間絶縁膜１９１と、ＣＶＤ法により形成されたシリコン酸化膜からなる上層側層間絶縁膜１９２との２層構造になっている。
【００２８】
また、画素電極８の表面側には、ポリシラザン塗布膜を焼成して得たシリコン酸化膜からなる保護膜４５が形成され、この保護膜４５の表面にポリイミド膜からなる配向膜４６が形成されている。この配向膜４６は、ポリイミド膜に対してラビング処理が施された膜である。ラビング処理は、図６（Ａ）に示す構造のポリイミド膜を形成した基板を、図６（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２でポリイミド膜を一定方向に擦る処理である。このラビング処理によって、ポリイミド膜では、ポリイミド分子が表面近傍で一定方向に配列し、基板間に後で封入される液晶分子はポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００２９】
ここで保護膜４５を形成するために用いたポリシラザン塗布膜は、後述するように、ペルヒドロポリシラザンなどをキシレンなどに溶かしたものをスピンコート法やインクジェット法で塗布した膜である。従って、ポリシラザン塗布膜を凹凸のある面に塗布すると、ポリシラザン塗布膜は凸部には薄く、凹部には厚く塗布される。それ故、ポリシラザン塗布膜は下地の凹凸を平坦化する機能を有する。
【００３０】
なお、高濃度ドレイン領域１７２から延設されたシリコン膜４０ａには低濃度領域からなる下電極４１が形成され、この下電極４１に対しては、ゲート絶縁膜１３と同時形成された絶縁膜（誘電体膜）を介して容量線９２が対向している。このようにして保持容量４０が形成されている。
【００３１】
ここで、ＴＦＴ１０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１６１および低濃度ドレイン領域１７１に相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ１０は、走査線９１をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。なお、本形態では、ＴＦＴ１０のゲート電極（走査線９１）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴ１０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることが出来る。
【００３２】
（対向基板の構成）
図７は、液晶装置１の端部の断面図である。図７において、対向基板ＯＰは、画素電極８の各々に向けて盛り上がった複数のマイクロレンズＬ（小さな凸レンズ）がアクティブマトリクス基板ＡＭの画素電極８に対応してマトリクス状に形成されたレンズアレイ基板ＬＡと、このレンズアレイ基板ＬＡに対してマイクロレンズＬを覆うように接着剤４８により貼り合わされた透明な薄板ガラス４９とを有している。この薄板ガラス４９の表面には対向電極３１が形成され、この対向電極３１の表面のうち、マイクロレンズＬの境界領域に対応する領域には遮光膜６が形成されている。
【００３３】
薄板ガラス４９の表面において、対向電極３１および遮光膜６の表面には、ポリシラザン塗布膜を焼成して得たシリコン酸化膜からなる保護膜４４が形成され、この保護膜４４の表面にポリイミド膜からなる配向膜４７が形成されている。この配向膜４７も、アクティブマトリクス基板ＡＭの配向膜４６と同様、図６（Ａ）に示す構造のポリイミド膜に対して、図６（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２で一定方向に擦るラビング処理が施された膜である。
【００３４】
ここで保護膜４４を形成するために用いたポリシラザン塗布膜も、後述するように、ペルヒドロポリシラザンなどをキシレンなどに溶かしたものをスピンコート法やインクジェット法で塗布した膜である。従って、ポリシラザン塗布膜を凹凸のある面に塗布すると、ポリシラザン塗布膜は凸部には薄く、凹部には厚く塗布される。それ故、ポリシラザン塗布膜は下地の凹凸を平坦化する機能を有する。
【００３５】
このような構成の対向基板ＯＰを用いた液晶装置１では、対向基板ＯＰの側から入射した光のうち、ＴＦＴ１０のチャネル形成領域などに照射される光は遮光膜６によって遮られるとともに、斜めに入射した光などは各マイクロレンズＬによって各画素電極８に向けて集光される。従って、対向基板ＯＰの側に形成した遮光膜６の幅が狭くても、あるいは対向基板ＯＰの側に遮光膜６がなくても、マイクロレンズＬによってＴＦＴ１０のチャネル形成領域に光が入射することを防止することができる。それ故、ＴＦＴ１０のトランジスタ特性の劣化を防止することができるので、信頼性を向上させることができる。また、対向基板ＯＰの側に形成した遮光膜６の幅を狭くでき、あるいは対向基板ＯＰの側から遮光膜６を省略してもよいので、表示に寄与する光量が遮光膜６によって減少するのを防止することができる。よって、液晶表示装置においてコントラストと明るさを大幅に向上させることができる。
【００３６】
このような構成の対向基板ＯＰにおいてマイクロレンズＬの形成領域の周辺領域ＬＢ、あるいはアクティブマトリクス基板ＡＭの外周縁よりやや内側領域にギャップ材含有のシール材５２が塗布され、このシール材５２によって、対向基板ＯＰとアクティブマトリクス基板ＡＭとが貼り合わされている。
【００３７】
（本形態の効果）
このように本形態では、図５に示すように、アクティブマトリクス基板ＡＭでは、配向膜４６の下地に相当する保護膜４５は、ポリシラザン塗布膜から形成した絶縁膜（シリコン酸化膜）であるため、画素電極８などに起因する凹凸を平坦化する。従って、下層側の凹凸が配向膜４６の表面にまで反映されることがないので、配向膜４６の表面は平坦である。また、図７に示すように、対向基板ＯＰでも、配向膜４７の下地に相当する保護膜４４は、ポリシラザン塗布膜から形成した絶縁膜（シリコン酸化膜）であるため、遮光膜６などに起因する凹凸を平坦化する。従って、下層側の凹凸が配向膜４７の表面にまで反映されることがないので、配向膜４７の表面は平坦である。それ故、ラビング時に配向膜４６、４７表面を、図６（Ｂ）に示すパフ布５０２で擦っても配向膜４６、４７の凸部が削られることがないので、配向膜４６、４７の表面に筋状の傷が付くことがない。よって、配向膜４６、４７の表面の傷に起因する液晶３９の配向不良を確実に防止できるので、液晶装置１での表示の品位が向上する。また、ポリシラザン塗布膜から形成した保護膜４４、４５は、ポリエステル樹脂と違って誘電率が高いのので、比較的厚く形成することができる。それ故、ポリシラザン塗布膜から形成した保護膜４４、４５は凹凸を確実に平坦化することができる。
【００３８】
また、図５に示されているアクティブマトリクス基板ＡＭの構成において、下層側層間絶縁膜１９１も、ポリシラザン塗布膜から形成した絶縁膜であるため、凹凸を平坦化する。従って、下層側の凹凸が下層側層間絶縁膜１９１の表面にまで反映されることがないので、配向膜４６、４７の表面は平坦である。それ故、ラビング時に配向膜４６、４７表面を、図７（Ｂ）に示すパフ布で擦っても配向膜４６、４７の表面に筋状の傷が付くことがない。よって、配向膜４６、４７の表面の傷に起因する液晶３９の配向不良を確実に防止できる。
【００３９】
また、ポリシラザンから形成した下層側層間絶縁膜１９１は平坦化に適している分、凸部では極めて薄くなってしまうので、この部分にクラックや高容量の寄生容量が発生するおそれがあるが、本形態では、下層側層間絶縁膜１９１の表面にＣＶＤ法により上層側層間絶縁膜１９２を形成し、下層側層間絶縁膜１９１の部分的に薄い部分を補う構成になっているので、クラックや高容量の寄生容量が発生することはない。
【００４０】
（アクティブマトリクス基板ＡＭの製造方法）
このような構成のアクティブマトリクス基板ＡＭを製造する方法を、図８ないし図１１を参照して説明する。これらの図は、本形態のアクティブマトリクス基板ＡＭの製造方法を示す工程断面図であり、いずれの図においても、図４のＡ−Ａ′線における断面に相当する。但し、ここでは画素用ＴＦＴ１０の製造方法のみについて説明することし、保持容量４０などの製造方法の説明および図示を省略する。
【００４１】
まず、図８（Ａ）に示すように、ガラス基板、たとえば無アリカリガラスや石英などからなる透明な絶縁基板３０の表面に直接、あるいは絶縁基板３０の表面に形成した下地保護膜３０１の表面全体に、減圧ＣＶＤ法などにより厚さが約２００オングストローム〜約２０００オングストローム、好ましくは約１０００オングストロームのポリシリコン膜からなる半導体膜１００を形成した後、半導体膜１００の表面にフォトリソグラフィ技術を用いてレジストマスクＲＭ１を形成する。この半導体膜１００の形成は、アモルファスシリコン膜を堆積した後、５００℃〜７００℃の温度で１時間〜７２時間、好ましくは４時間〜６時間の熱アニールを施してポリシリコン膜を形成したり、ポリシリコン膜を堆積した後、シリコンを打ち込み、非晶質化した後、熱アニールにより再結晶化してポリシリコン膜を形成する方法を用いてもよい。
【００４２】
次に、レジストマスクＲＭ１を介して半導体膜１をパターニングし、図８（Ｂ）に示すように、島状の半導体膜１０ａ（能動層）を形成する。
【００４３】
次に、図８（Ｃ）に示すように、ＣＶＤ法などにより半導体膜１０ａの表面に厚さが約５００オングストローム〜約１５００オングストロームのシリコン酸化膜からなるゲート絶縁膜１３を形成する。あるいは、熱酸化膜を約５０オングストローム〜約１０００オングストローム、好ましくは３００オングストローム形成した後、全面にＣＶＤ法などによりシリコン酸化膜を約１００オングストローム〜約１０００オングストローム、好ましくは５００オングストローム堆積し、それらによりゲート絶縁膜１３を形成してもよい。また、ゲート絶縁膜１３としてシリコン窒化膜を用いてもよい。
【００４４】
次に、図８（Ｄ）に示すように、ゲート電極などを形成するためのタンタル膜９１０を絶縁基板３０全面に形成した後、フォトリソグラフィ技術を用いてレジストマスクＲＭ２を形成する。
【００４５】
次に、レジストマスクＲＭ２を介してタンタル膜３をパターニングし、図８（Ｅ）に示すように、走査線９１（ゲート電極）を形成する。
【００４６】
次に、図９（Ａ）に示すように、画素ＴＦＴ部および駆動回路のＮチャネルＴＦＴ部の側には、走査線９１（ゲート電極）をマスクとして、約０．１×１０¹³／ｃｍ²〜約１０×１０¹³／ｃｍ²のドーズ量で低濃度の不純物イオン（リンイオン）の打ち込みを行い、画素ＴＦＴ部の側には、ゲート電極に対して自己整合的に低濃度のソース領域１６１および低濃度のドレイン領域１７１を形成する。ここで、ゲート電極の真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜のままのチャネル領域１５となる。
【００４７】
次に、図９（Ｂ）に示すように、画素ＴＦＴ部では、ゲート電極よりの幅の広いレジストマスクＲＭ３を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０¹⁵／ｃｍ²〜約１０×１０¹⁵／ｃｍ²のドーズ量で打ち込み、高濃度のソース領域１６２およびドレイン領域１７２を形成する。このようにして、図９（Ｃ）に示すように、低濃度ソース領域１６１および高濃度ソース領域１６２を備えるソース領域１６を形成し、低濃度ドレイン領域１７１および高濃度ドレイン領域１７２を備えるドレイン領域１７を形成する。
【００４８】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極より幅の広いレジストマスクＲＭ３を形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、ゲート電極の上に高濃度の不純物（リンイオン）を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもとよいことは勿論である。
【００４９】
また、図示を省略するが、周辺駆動回路のＰチャネルＴＦＴ部を形成するために、前記画素部およびＮチャネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約０．１×１０¹⁵／ｃｍ²〜約１０×１０¹⁵／ｃｍ²のドーズ量でボロンイオンを打ち込むことにより、自己整合的にＰチャネルのソース・ドレイン領域を形成する。なお、ＮチャネルＴＦＴ部の形成時と同様に、ゲート電極をマスクとして、約０．１×１０¹³／ｃｍ²〜約１０×１０¹³／ｃｍ²のドーズ量で低濃度の不純物（ボロンイオン）を導入して、ポリシリコン膜に低濃度領域を形成した後、ゲート電極よりの幅の広いマスクを形成して高濃度の不純物（ボロンイオン）を約０．１×１０¹⁵／ｃｍ²〜約１０×１０¹⁵／ｃｍ²のドーズ量で打ち込み、ＬＤＤ構造（ライトリー・ドープト・ドレイン構造）のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板内への内蔵化が可能となる。
【００５０】
次に、図９（Ｄ）に示すように、走査線９１の表面側にＣＶＤ法などにより、酸化シリコン膜やＮＳＧ膜（ボロンやリンを含まないシリケートガラス膜）などからなる第１の層間絶縁膜１８を３０００オングストローム〜１５０００オングストローム程度の膜厚で形成した後、フォトリソグラフィ技術を用いて、第１の層間絶縁膜１８にコンタクトホールや切断用孔を形成するためのレジストマスクＲＭ４を形成する。
【００５１】
次に、レジストマスクＲＭ４を介して第１の層間絶縁膜１８にエッチングを行い、図９（Ｅ）に示すように、第１の層間絶縁膜１８のうち、ソース領域１６２およびドレイン領域１７２に対応する部分にコンタクトホールをそれぞれ形成する。
【００５２】
次に、図１０（Ａ）に示すように、第１の層間絶縁膜１８の表面側に、ソース電極などを構成するためのアルミニウム膜９００をスパッタ法などで形成した後、フォトリソグラフィ技術を用いて、レジストマスクＲＭ５を形成する。
【００５３】
次に、レジストマスクＲＭ５を介してアルミニウム膜９００にエッチングを行い、図１０（Ｂ）に示すように、ソース領域１６２にコンタクトホールを介して電気的に接続するアルミニウム膜からなるソース電極（データ線９０の一部）と、ドレイン領域１７２にコンタクトホールを介して電気的に接続するドレイン電極１４とを形成する。
【００５４】
次に、図１０（Ｃ）に示すように、ソース電極９０およびドレイン電極１４の表面側に、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した層間絶縁膜１９１を形成する。さらに、この層間絶縁膜１９１の表面に、ＴＥＯＳを用いたＣＶＤ法によりたとえば４００℃程度の温度条件下で厚さが約５００オングストローム〜約１５０００オングストロームのシリコン酸化膜からなる上層側層間絶縁膜１９２を形成する。これらの層間絶縁膜１９１、１９２によって、第２の層間絶縁膜１９が形成される。
【００５５】
ここで、ペルヒドロポリシラザンとは無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。たとえば、東燃（株）製のポリシラザンは、−（ＳｉＨ₂ＮＨ）−を単位とする無機ポリマーであり、キシレンなどの有機溶剤に可溶である。従って、この無機ポリマーの有機溶媒溶液（たとえば、２０％キシレン溶液）を塗布液としてスピンコート法（たとえば、２０００ｌｒｐｍ、２０秒間）で塗布した後、４５０℃の温度で大気中で焼成すると、水分や酸素と反応し、ＣＶＤ法で成膜したシリコン酸化膜と同等以上の緻密なアモルファスのシリコン酸化膜を得ることができる。従って、この方法で成膜した層間絶縁膜１９１（シリコン酸化膜）はＣＶＤ法で形成した層間絶縁膜と同様の信頼性を有しているとともに、ドレイン電極１４に起因する凹凸などを平坦化してくれる。
【００５６】
次に、図１０（Ｃ）に示すように、フォトリソグラフィ技術を用いて、絶縁膜１８、１９にコンタクトホールを形成するためのレジストマスクＲＭ６を形成する。
【００５７】
次に、レジストマスクＲＭ６を介して第２の層間絶縁膜１９にエッチングを行い、図１０（Ｄ）に示すように、ドレイン電極１４に対応する部分にコンタクトホールを形成する。
【００５８】
次に、図１１（Ａ）に示すように、第２の層間絶縁膜１９の表面側に、厚さが約４００オングストローム〜約２０００オングストロームのＩＴＯ膜８０をスパッタ法などで形成した後、フォトリソグラフィ技術を用いて、ＩＴＯ膜８０をパターニングするためのレジストマスクＲＭ７を形成する。
【００５９】
次に、レジストマスクＲＭ７を介してＩＴＯ膜８０にエッチングを行って、図１１（Ｂ）に示すように、ドレイン電極１４に電気的に接続する画素電極８を形成する。
【００６０】
次に、図１１（Ｃ）に示すように、画素電極８の表面側に、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を形成した後、それを４５０℃の温度で大気中で焼成することによってポリシラザンを水分や酸素と反応させ、透明なアモルファスのシリコン酸化膜（保護膜４５）を形成する。このペルヒドロポリシラザンとは、前記したように、無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。従って、この方法で成膜した保護膜４５は画素電極８に起因する凹凸などを平坦化してくれる。
【００６１】
次に、図１１（Ｄ）に示すように、保護膜４５の表面にポリイミド膜（配向膜４６）を形成する。それには、ブチルセロソルブやｎ−メチルピロリドンなどの溶媒に５〜１０重量％のポリイミドやポリアミド酸を溶解させたポリイミド・ワニスをフレキソ印刷した後、加熱・硬化（焼成）する。そして、図６（Ａ）に示す構造のポリイミド膜を形成した基板を、図６（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２でポリイミド膜を一定方向に擦り、ポリイミド分子を表面近傍で一定方向に配列させる。その結果、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００６２】
このとき、第２層間絶縁膜１９の表面では画素電極８に起因する凹凸があるが、この凹凸はポリシラザン塗布膜を焼成して得た保護膜４５によって平坦化されているので、配向膜４６の表面は平坦である。従って、ラビング処理時に配向膜４６表面をパフ布で擦っても配向膜４６の凸部が削られることがないので、配向膜４６表面に筋状の傷が付くことがない。よって、配向膜４６表面の傷に起因する液晶に配向不良を確実に防止できるので、液晶装置での表示の品位が向上する。
【００６３】
（対向基板ＯＰの製造方法）
これに対して、図７に示す対向基板ＯＰを製造するには、レンズアレイ基板ＬＡに対してマイクロレンズＬを覆うように薄板ガラス４９を接着剤４８により貼り合わされた後、薄板ガラス４９の表面を研磨し平行出しを行う。
【００６４】
次に、ＩＴＯ膜によって対向電極３１を形成した後、対向電極３１の表面のうち、マイクロレンズＬの境界領域に対応する領域に対して、フォトリソグラフィ技術を用いてクロム膜などからなる遮光膜６を形成する。
【００６５】
次に、対向電極３１および遮光膜６の表面側に、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を形成した後、それを４５０℃の温度で大気中で焼成することによってポリシラザンを水分や酸素と反応させ、透明なアモルファスのシリコン酸化膜（保護膜４４）を形成する。このペルヒドロポリシラザンとは、前記したように、無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。従って、この方法で成膜した保護膜４４は遮光膜６に起因する凹凸などを平坦化してくれる。
【００６６】
次に、保護膜４４の表面にポリイミド膜（配向膜４７）を形成する。この場合も、ブチルセロソルブやｎ−メチルピロリドンなどの溶媒に５〜１０重量％のポリイミドやポリアミド酸を溶解させたポリイミド・ワニスをフレキソ印刷した後、加熱・硬化（焼成）する。そして、図７（Ａ）に示す構造のポリイミド膜を形成した基板を、図７（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２でポリイミド膜を一定方向に擦り、ポリイミド分子を表面近傍で一定方向に配列させる。その結果、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００６７】
このとき、対向電極３１の表面では遮光膜６の凹凸があるが、この凹凸はポリシラザン塗布膜を焼成して得た保護膜４４によって平坦化されているので、配向膜４７の表面は平坦である。従って、ラビング処理時に配向膜４７表面をパフ布で擦っても配向膜４７の凸部が削られることがないので、配向膜４７表面に筋状の傷が付くことがない。よって、配向膜４７表面の傷に起因する液晶に配向不良を確実に防止できるので、液晶装置での表示の品位が向上する。
【００６８】
（液晶装置への組立て工程）
このように構成した対向基板ＯＰとアクティブマトリクス基板ＡＭとを用いて液晶装置１を組み立てるには、図７に示すように、アクティブマトリクス基板ＡＭにシール材５２を塗布した後、スペーサ３７を散布し、しかる後に、対向基板ＯＰとアクティブマトリクス基板ＡＭとを貼り合わせる。そして、シール材５２の途切れ部分である液晶注入口２４１から液晶３９を減圧注入した後、液晶注入口２４１を封止剤２４２で塞ぐ。このようにして液晶装置１を組み立てた後、偏光板（図示せず。）などの貼り付けを行う。
【００６９】
（その他の形態）
なお、上記形態では、画素電極８の表面を保護膜４５が覆う形態になっていたが、画素電極８の表面が保護膜４５から露出している構成であってもよい。
【００７０】
また、各画素に形成される画素スイッチング用のＴＦＴとしては、正スタガ型またはコプラーナ型のポリシリコンＴＦＴを用いた例で説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴなど、他の形式のＴＦＴを画素スイッチング用に用いてもよい。
【００７１】
さらに、上記形態では本発明をアクティブマトリクス基板に適用した例であったが、パッシッブマトリクスタイプの液晶装置に本発明を適用してもよい。
【００７２】
［液晶装置の電子機器への適用］
次に、液晶装置１を備えた電子機器の一例を、図１２および図１３を参照して説明する。
【００７３】
まず、図１２には、上記の各形態に係る液晶装置１と同様に構成された液晶装置を備えた電子機器の構成をブロック図で示してある。
【００７４】
図１２において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００６、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。この表示情報出力回路１００２は、たとえば増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、液晶装置１を駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、前記した液晶装置１のように、液晶装置１００６を構成するアクティブマトリクス基板ＡＭの上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もアクティブマトリクス基板ＡＭの上に形成してもよい。
【００７５】
このような構成の電子機器としては、液晶装置１を透過型で構成した場合には、図１３を参照して後述する投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。
【００７６】
図１３に示す投射型液晶表示装置１１００は、前記の駆動回路１００４がアクティブマトリクス基板ＡＭ上に搭載された液晶装置１を含む液晶モジュールを３個準備し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いたプロジェクタとして構成されている。この液晶プロジェクタ１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶装置１００／液晶ライトバルブ）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射される。
【００７７】
次に、この表示装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１５は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた表示装置１００５の背面にバックライトを付加することにより構成されている。
【００７８】
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図１６は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の表示装置１００５を備えるものである。この反射型の表示装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【００７９】
【発明の効果】
以上説明したように、本発明に係る液晶装置において、配向膜の下地に相当する保護膜は、ポリシラザン塗布膜から形成した絶縁膜であるため、電極に起因する凹凸を平坦化する。従って、下層側の凹凸が配向膜の表面にまで反映されることがないので、配向膜の表面は平坦である。それ故、ラビング時に配向膜表面をパフ布で擦っても配向膜の凸部が削られることがないので、配向膜表面に筋状の傷が付くことがない。よって、配向膜表面の傷に起因する液晶に配向不良を確実に防止できるので、液晶装置での表示の品位が向上する。また、ポリシラザン塗布膜から形成した絶縁膜は、ポリエステル樹脂と違って誘電率が高いのので、比較的厚く形成することができるので、凹凸を確実に平坦化することができる。
【図面の簡単な説明】
【図１】本発明を適用したアクティブマトリクス型を用いた表示装置の平面図である。
【図２】図１のＨ−Ｈ′線における断面図である。
【図３】図１に示すアクティブマトリクス基板の構成を示すブロック図である。
【図４】図１に示すアクティブマトリクス基板に形成された画素の構成を示す平面図である。
【図５】図４のＡ−Ａ′線における断面図である。
【図６】（Ａ）、（Ｂ）はそれぞれ、ポリイミドの構造およびラビング装置の説明図である。
【図７】図１に示す表示装置の端部を拡大して示す断面図である。
【図８】（Ａ）〜（Ｅ）は、図１に示す表示装置の製造方法を示す工程断面図である。
【図９】（Ａ）〜（Ｄ）は、図１に示す表示装置の製造方法において図８に示す工程に続いて行う各工程を示す工程断面図である。
【図１０】（Ａ）〜（Ｄ）は、図１に示す表示装置の製造方法において図９に示す工程に続いて行う各工程を示す工程断面図である。
【図１１】（Ａ）〜（Ｄ）は、図１に示す表示装置の製造方法において図１０に示す工程に続いて行う各工程を示す工程断面図である。
【図１２】図４および図５に示す表示装置の使用例を示す電子機器の回路構成を示すブロック図である。
【図１３】図１および図２に示す表示装置の使用例を示す投射型液晶表示装置の全体構成図である。
【図１４】従来のアクティブマトリクス基板に形成された画素の構成を示す断面図である。
【図１５】表示装置を電子機器に用いた図である。
【図１６】表示装置を電子機器に用いた図である。
【符号の説明】
１表示装置
６遮光膜
８画素電極
１０画素スイッチング用のＴＦＴ
１８第１層間絶縁膜
１９第２層間絶縁膜
３１対向電極
３９液晶
４０液晶封入領域
４４、４５保護膜
４６、４７配向膜
４８接着剤
４９薄板ガラス
５２シール材
９０データ線
９４液晶セル
１９１第２層間絶縁膜の下層側層間絶縁膜
１９２第２層間絶縁膜の上層側層間絶縁膜
ＡＭアクティブマトリクス基板
Ｌマイクロレンズ（小さな凸レンズ）
ＬＡレンズアレイ基板
ＬＢ対向基板の周辺領域
ＯＰ対向基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an active matrix substrate, a display device, and an electronic device. More specifically, the present invention relates to a planarization technique for an alignment film surface formed on a substrate constituting a display device.
[0002]
[Prior art]
In an active matrix substrate used as a display device, for example, in a liquid crystal device, as shown in FIG. 14, an insulating base protective film 301 is formed on the surface of a transparent substrate 30 as a base of the active matrix substrate AM. On the surface of 301, a silicon film 10a for forming the pixel switching TFT 10 and a silicon film 40a for forming the storage capacitor 40 are formed. A gate insulating film 13 is formed on the surface of the silicon film 10a, and a scanning line 91 passes through the surface of the gate insulating film 13 as a gate electrode. In the silicon film 10 a, a region facing the scanning line 91 through the gate insulating film 13 is a channel formation region 15. A source region 16 including a low concentration source region 161 and a high concentration source region 162 is formed on one side with respect to the channel formation region 15, and a low concentration drain region 171 and a high concentration drain region 172 are provided on the other side. A drain region 17 is formed. The first interlayer insulating film 18 and the second interlayer insulating film 19A are both formed by the CVD method on the surface side of the thus configured pixel switching TFT 10, and are formed on the surface of the first interlayer insulating film 18. The data line 90 is electrically connected to the high concentration source region 162 through a contact hole formed in the first interlayer insulating film 18. A drain electrode 14 is formed on the surface of the first interlayer insulating film 18, and the drain electrode 14 is electrically connected to the high concentration drain region 172 through a contact hole formed in the first interlayer insulating film 18. are doing. Further, a pixel electrode 8 made of an ITO film (Indium Tin Oxide) is formed on the surface of the second interlayer insulating film 19A, and this pixel electrode 8 is drained through a contact hole formed in the second interlayer insulating film 19A. It is electrically connected to the electrode 14.
[0003]
A protective film 45A made of an acrylic resin is formed on the surface side of the pixel electrode 8, and an alignment film 46 made of a polyimide film is formed on the surface of the protective film 45A. The alignment film 46 is a film obtained by subjecting a polyimide film to a rubbing process. In the rubbing process, a substrate on which a polyimide film having a structure shown in FIG. 6A is formed is made of a puff cloth 502 made of rayon fibers attached to a metal roll 501 as shown in FIG. 6B. This is a process of rubbing the polyimide film in a certain direction. Since the polyimide molecules are arranged in a certain direction near the surface by this rubbing treatment, the liquid crystal molecules sealed between the substrates are arranged in a certain direction due to the interaction with the polyimide molecules.
[0004]
[Problems to be solved by the invention]
However, in the conventional liquid crystal device, the unevenness caused by the data line 90 and the drain electrode 14 and the unevenness caused by the pixel electrode 8 shown in FIG. The surface of 46 is likely to have a line-like scratch. This is because if the surface of the alignment film 46 is uneven, the protrusion is scraped with a puff cloth during rubbing. The presence of such scratches causes alignment failure in the liquid crystal. Here, in the conventional liquid crystal device, since the protective film 45A made of acrylic resin is formed on the surface of the pixel electrode 8, the unevenness is somewhat flattened by the protective film 45A. However, since acrylic resin has a low dielectric constant, it cannot be formed very thick. Therefore, the protective film 45A made of acrylic resin cannot sufficiently flatten the unevenness caused by the data line 90 and the drain electrode 14 and the unevenness caused by the pixel electrode 8.
[0005]
In view of the above problems, the problem of the present invention is to prevent damage to the alignment film surface during rubbing by reliably preventing the unevenness from being reflected to the surface of the alignment film even if there is unevenness on the lower layer side. It is an object of the present invention to provide a liquid crystal device capable of preventing the occurrence of mist and improving the display quality.
[0006]
[Means for Solving the Problems]
In order to solve the above problems, an active matrix substrate of the present invention includes a pixel electrode formed in a matrix, a thin film transistor formed corresponding to the pixel electrode, and a data line connected to the thin film transistor. In an active matrix substrate having a drain electrode and a scanning line, wherein the pixel electrode and the drain electrode are connected to each other, the pixel electrode, the switching element, the data line, and the scanning line are disposed above the pixel electrode. A protective film made of polysilazane is formed so as to cover, an interlayer insulating film is formed between the drain electrode and the pixel electrode, and the interlayer insulating film includes a lower side interlayer insulating film formed of polysilazane, and It is characterized by comprising an upper interlayer insulating film formed by CVD on the lower interlayer insulating film.
[0007]
By forming polysilazane covering the pixel electrode, the switching element, the data line, and the scanning line, an insulating film having a flat surface can be formed. Use of such an insulating film as a protective film facilitates application to electronic equipment. The switching element is a thin film transistor.
[0008]
In the present invention, in a display device in which a liquid crystal layer is sandwiched between a pair of substrates, a protective film made of polysilazane is formed on the surface of at least one of the substrates on the liquid crystal layer side. To do.
[0009]
Since polysilazane has high flatness and the surface in contact with the liquid crystal layer becomes flat, the thickness of the liquid crystal layer can be made uniform. Therefore, display unevenness due to nonuniformity of the liquid crystal layer thickness does not occur.
[0010]
In addition, an alignment film is formed on the surface of the protective film. With such a configuration, the alignment characteristics of the liquid crystal molecules in the liquid crystal layer can be improved.
[0011]
Further, one of the pair of substrates is formed with a pixel electrode formed in a matrix, a thin film transistor connected to the pixel electrode, a data line connected to the thin film transistor, and a scanning line. It is characterized by becoming.
[0012]
Since one substrate has such a structure and a protective film made of polysilazane is formed on the surface on the liquid crystal layer side, the surface on the liquid crystal layer side becomes flat. Accordingly, unevenness due to the elements and wirings is eliminated by the insulating film made of polysilazane, and the surface in contact with the liquid crystal layer becomes flat. That is, since the layer thickness of the liquid crystal layer becomes uniform, alignment defects due to non-uniformity of the liquid crystal layer thickness can be eliminated.
[0013]
Further, an interlayer insulating film is formed below the protective film. By forming an interlayer insulating film below the protective film, if the level difference of the convex part (or concave part) is large, the level difference can be eliminated by the interlayer insulating film, so that the flatness is improved. Can do.
[0014]
Further, the interlayer insulating film can be easily formed by using polysilazane.
[0015]
The interlayer insulating film may be composed of a lower interlayer insulating film formed of polysilazane and an upper interlayer insulating film formed on the surface of the lower interlayer insulating film by a CVD method. The display device as described above can be used for an electronic device.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings.
[0017]
[Active matrix substrate]
1 and 2 are a plan view of a liquid crystal device, which is an example of a display device according to this embodiment, as viewed from the counter substrate side, and a cross-sectional view of the liquid crystal device when cut along the line HH ′ in FIG. is there.
[0018]
In these drawings, the liquid crystal device 1 includes an active matrix substrate AM (first substrate in the present specification) in which pixel electrodes 8 are formed in a matrix, and a counter substrate OP (in the present specification) in which a counter electrode 32 is formed. And a liquid crystal 39 encapsulated and sandwiched between these substrates. The active matrix substrate AM and the counter substrate OP are bonded to each other through a predetermined gap by a gap material-containing sealing material 52 formed along the outer peripheral edge of the counter substrate OP. In addition, a liquid crystal sealing region 40 is defined by a sealing material 52 between the active matrix substrate AM and the counter substrate OP, and the liquid crystal 39 is sealed in the liquid crystal sealing region 40. In the liquid crystal sealing region 40, a spacer 37 may be interposed between the active matrix substrate AM and the counter substrate OP. As the sealing material 52, an epoxy resin, various ultraviolet curable resins, or the like can be used. In addition, as the gap material blended in the sealing material 52, an inorganic or organic fiber or sphere having a thickness of about 2 μm to about 10 μm is used.
[0019]
The counter substrate OP is smaller than the active matrix substrate AM, and the peripheral portion of the active matrix substrate AM is bonded so as to protrude from the outer peripheral edge of the counter substrate OP. Therefore, the driving circuit (scanning line driving circuit 70 and data line driving circuit 60) and the input / output terminal 45 of the active matrix substrate AM are exposed from the counter substrate OP. Here, since the sealing material 52 is partially interrupted, the liquid crystal injection port 241 is configured by the interrupted portion. Therefore, after the counter substrate OP and the active matrix substrate AM are bonded together, the liquid crystal 39 can be injected under reduced pressure from the liquid crystal injection port 241 if the inner region of the sealant 52 is brought into a reduced pressure state. The liquid crystal injection port 241 may be blocked with a sealant 242. Note that a light shielding film BM2 for cutting off the screen display region 7 inside the sealing material 52 is also formed on the counter substrate OP. In addition, a vertical conduction member 56 is formed in any corner portion of the counter substrate OP to establish electrical continuity between the active matrix substrate AM and the counter substrate OP.
[0020]
Here, if the delay of the scanning signal supplied to the scanning line does not become a problem, it goes without saying that the scanning line driving circuit 70 may be only on one side. Further, the data line driving circuit 60 may be arranged on both sides along the side of the screen display region 7. For example, the odd-numbered data lines supply image signals from a data line driving circuit arranged along one side of the screen display area 7, and the even-numbered data lines extend along the opposite side of the screen display area 7. Alternatively, an image signal may be supplied from a data line driving circuit arranged in this manner. If the data lines are driven in a comb-like shape in this way, the formation area of the data line driving circuit 60 can be expanded, so that a complicated circuit can be configured. In the active matrix substrate AM, on the side facing the data line driving circuit 60, a precharge circuit and an inspection circuit may be provided by using, for example, under the light shielding film BM2. Instead of forming the data line driving circuit 60 and the scanning line driving circuit 70 on the active matrix substrate AM, for example, a TAB (tape automated, bonding) substrate on which a driving LSI is mounted is formed on the active matrix substrate AM. You may make it connect electrically and mechanically with respect to the terminal group formed in the periphery part via an anisotropic conductive film. Further, on the light incident side surface or the light emitting side of the counter substrate OP and the active matrix substrate AM, the type of liquid crystal 39 to be used, that is, an operation mode such as a TN (twisted nematic) mode, an STN (super TN) mode, etc. Depending on the normally white mode / normally black mode, a polarizing film, a retardation film, a polarizing plate and the like are arranged in a predetermined direction.
[0021]
When the liquid crystal device 1 of the present embodiment is configured as a transmission type, for example, it is used in a projection type liquid crystal display device (liquid crystal projector). In this case, the three liquid crystal devices 1 are respectively used as RGB light valves, and each of the liquid crystal devices 1 is supplied with light of each color separated through a dichroic mirror for RGB color separation as projection light. It will be incident. Therefore, no color filter is formed in the liquid crystal device 1 of the present embodiment. However, in addition to the projection type liquid crystal display, a color liquid crystal display device such as a color liquid crystal television is formed by forming an RGB color filter together with its protective film in a region facing each pixel electrode 8 on the counter substrate OP. Can do. Furthermore, a dichroic filter that produces RGB colors using the interference action of light may be formed by stacking multiple layers of interference layers having different refractive indexes on the counter substrate OP. According to the counter substrate with the dichroic filter, brighter color display can be performed.
[0022]
(Configuration of active matrix substrate)
FIG. 3 is a block diagram schematically showing the configuration of the active matrix substrate AM, FIG. 4 is a plan view showing a part of the pixel region in the liquid crystal display device, and FIG. 5 is AA ′ in FIG. It is sectional drawing of the active matrix substrate in a line.
[0023]
As shown in FIG. 3, on an active matrix substrate AM for a liquid crystal display device, a pixel switching TFT 10 connected to a data line 90 and a scanning line 91, and an image signal is input from the data line 90 via the TFT 10. There is a liquid crystal cell 94 to be provided. For the data line 90, a data line driving circuit 60 including a shift register 84, a level shifter 85, a video line 87, and an analog switch 86 is formed. A scanning line driving circuit 70 including a shift register 88 and a level shifter 89 is formed for the scanning line 91.
[0024]
In the pixel region, a storage capacitor 40 (capacitance element) is formed between the capacitor line 92 and the storage capacitor 40 has a function of improving the charge retention characteristics of the liquid crystal cell 94. Note that the storage capacitor 40 may be formed between the scanning line 91 in the previous stage.
[0025]
In any case, a plurality of transparent pixel electrodes 8 are formed in a matrix form as shown in a partial pixel region in FIG. 4, and the data lines 90 are formed along the vertical and horizontal boundaries of the pixel electrodes 8. A scanning line 91 and a capacitor line 92 are formed. The data line 90 is electrically connected to the source region 16 of the semiconductor layer made of the polysilicon film through the contact hole, and the pixel electrode 8 is electrically connected to the drain region 17 through the contact hole. Further, the scanning line 91 extends so as to face the channel forming region 15. The storage capacitor 40 has a silicon film 40a (semiconductor film / FIG. 4) corresponding to an extended portion of the silicon film 10a (semiconductor film / region hatched in FIG. 4) for forming the pixel switching TFT 10. The lower electrode 41 is formed by conducting the hatched region), and the capacitor line 92 overlaps the lower electrode 41 as the upper electrode.
[0026]
A cross section taken along the line AA 'of the pixel region configured as described above is expressed as shown in FIG. First, an insulating base protective film 301 is formed on the surface of the transparent substrate 30 as a base of the active matrix substrate AM, and island-like silicon films 10a and 40a are formed on the surface of the base protective film 301. A gate insulating film 13 is formed on the surface of the silicon film 10a, and a scanning line 91 passes through the surface of the gate insulating film 13 as a gate electrode. In the silicon film 10 a, a region facing the scanning line 91 through the gate insulating film 13 is a channel formation region 15. A source region 16 including a low concentration source region 161 and a high concentration source region 162 is formed on one side with respect to the channel formation region 15, and a low concentration drain region 171 and a high concentration drain region 172 are provided on the other side. A drain region 17 is formed. A first interlayer insulating film 18 and a second interlayer insulating film 19 are formed on the surface side of the pixel switching TFT 10 configured as described above, and the data line 90 formed on the surface of the first interlayer insulating film 18 is The high-concentration source region 162 is electrically connected through a contact hole formed in the first interlayer insulating film 18. A drain electrode 14 formed simultaneously with the data line 90 is formed on the surface of the first interlayer insulating film 18, and this drain electrode 14 is connected to the high concentration drain region through a contact hole formed in the first interlayer insulating film 18. 172 is electrically connected. A pixel electrode 8 made of an ITO film is formed on the surface of the second interlayer insulating film 19, and the pixel electrode 8 is electrically connected to the drain electrode 14 through a contact hole formed in the second interlayer insulating film 19. Connected to.
[0027]
Here, as will be described later, the second interlayer insulating film 19 includes a lower interlayer insulating film 191 obtained by baking a polysilazane coating film and an upper interlayer insulating film 192 made of a silicon oxide film formed by a CVD method. It has a two-layer structure.
[0028]
Further, a protective film 45 made of a silicon oxide film obtained by baking a polysilazane coating film is formed on the surface side of the pixel electrode 8, and an alignment film 46 made of a polyimide film is formed on the surface of the protective film 45. Yes. The alignment film 46 is a film obtained by subjecting a polyimide film to a rubbing process. In the rubbing treatment, a substrate on which a polyimide film having the structure shown in FIG. 6A is formed is coated with a puff cloth 502 made of rayon fibers attached on a metal roll 501 as shown in FIG. 6B. This is a process of rubbing the film in a certain direction. By this rubbing treatment, polyimide molecules are arranged in a certain direction in the vicinity of the surface in the polyimide film, and liquid crystal molecules to be encapsulated later between the substrates are arranged in a certain direction by interaction with the polyimide molecules.
[0029]
Here, the polysilazane coating film used to form the protective film 45 is a film obtained by applying a solution obtained by dissolving perhydropolysilazane or the like in xylene or the like by a spin coating method or an ink jet method, as will be described later. Therefore, when the polysilazane coating film is applied to an uneven surface, the polysilazane coating film is thinly applied to the convex part and thick to the concave part. Therefore, the polysilazane coating film has a function of flattening the unevenness of the base.
[0030]
Note that a lower electrode 41 made of a low concentration region is formed on the silicon film 40 a extending from the high concentration drain region 172, and an insulating film (formed simultaneously with the gate insulating film 13) is formed on the lower electrode 41. The capacitor lines 92 are opposed to each other through the dielectric film. In this way, the storage capacitor 40 is formed.
[0031]
Here, the TFT 10 preferably has an LDD structure as described above, but may have an offset structure in which impurity ions are not implanted into regions corresponding to the low concentration source region 161 and the low concentration drain region 171. . The TFT 10 may be a self-aligned TFT in which impurity ions are implanted at a high concentration using the scanning line 91 as a mask to form high concentration source and drain regions in a self-aligning manner. In this embodiment, a single gate structure is used in which only one gate electrode (scanning line 91) of the TFT 10 is arranged between the source and drain regions. However, two or more gate electrodes may be arranged between these gate electrodes. Good. At this time, the same signal is applied to each gate electrode. If the TFT 10 is configured with dual gates (double gates) or triple gates or more in this way, leakage current at the junction between the channel and the source-drain region can be prevented, and the current during OFF can be reduced. If at least one of these gate electrodes has an LDD structure or an offset structure, the off-current can be further reduced and a stable switching element can be obtained.
[0032]
(Configuration of counter substrate)
FIG. 7 is a cross-sectional view of the end portion of the liquid crystal device 1. In FIG. 7, the counter substrate OP is a lens array substrate in which a plurality of microlenses L (small convex lenses) raised toward each of the pixel electrodes 8 are formed in a matrix corresponding to the pixel electrodes 8 of the active matrix substrate AM. LA and a transparent thin glass 49 bonded to the lens array substrate LA by an adhesive 48 so as to cover the microlens L are provided. A counter electrode 31 is formed on the surface of the thin glass 49, and a light shielding film 6 is formed in a region corresponding to the boundary region of the microlens L in the surface of the counter electrode 31.
[0033]
On the surface of the thin glass 49, a protective film 44 made of a silicon oxide film obtained by baking a polysilazane coating film is formed on the surface of the counter electrode 31 and the light shielding film 6, and a polyimide film is formed on the surface of the protective film 44. An alignment film 47 is formed. Similar to the alignment film 46 of the active matrix substrate AM, the alignment film 47 is also applied to the polyimide film having the structure shown in FIG. 6A on the metal roll 501 as shown in FIG. 6B. It is a film that has been rubbed with a puffed cloth 502 made of rayon-based fibers and rubbed in a certain direction.
[0034]
Here, the polysilazane coating film used to form the protective film 44 is also a film in which perhydropolysilazane or the like dissolved in xylene or the like is applied by a spin coating method or an inkjet method, as will be described later. Therefore, when the polysilazane coating film is applied to an uneven surface, the polysilazane coating film is thinly applied to the convex part and thick to the concave part. Therefore, the polysilazane coating film has a function of flattening the unevenness of the base.
[0035]
In the liquid crystal device 1 using the counter substrate OP having such a configuration, among the light incident from the counter substrate OP side, the light irradiated to the channel formation region or the like of the TFT 10 is blocked by the light shielding film 6 and obliquely. Incident light and the like are condensed toward each pixel electrode 8 by each microlens L. Therefore, even if the width of the light shielding film 6 formed on the counter substrate OP side is narrow or the light shielding film 6 is not present on the counter substrate OP side, light is incident on the channel formation region of the TFT 10 by the microlens L. Can be prevented. Therefore, deterioration of the transistor characteristics of the TFT 10 can be prevented, so that reliability can be improved. Further, since the width of the light shielding film 6 formed on the counter substrate OP side can be reduced, or the light shielding film 6 may be omitted from the side of the counter substrate OP, the light amount contributing to display is reduced by the light shielding film 6. Can be prevented. Therefore, contrast and brightness can be greatly improved in the liquid crystal display device.
[0036]
In the counter substrate OP having such a configuration, a gap material-containing sealing material 52 is applied to the peripheral region LB of the microlens L forming region or the inner peripheral region of the active matrix substrate AM, and a slightly inner region thereof. The counter substrate OP and the active matrix substrate AM are bonded together.
[0037]
(Effect of this embodiment)
Thus, in this embodiment, as shown in FIG. 5, in the active matrix substrate AM, the protective film 45 corresponding to the base of the alignment film 46 is an insulating film (silicon oxide film) formed from a polysilazane coating film. Unevenness caused by the pixel electrode 8 or the like is flattened. Therefore, the unevenness on the lower layer side is not reflected to the surface of the alignment film 46, so that the surface of the alignment film 46 is flat. Further, as shown in FIG. 7, even in the counter substrate OP, the protective film 44 corresponding to the base of the alignment film 47 is an insulating film (silicon oxide film) formed from a polysilazane coating film. To flatten the unevenness. Accordingly, the unevenness on the lower layer side is not reflected to the surface of the alignment film 47, so that the surface of the alignment film 47 is flat. Therefore, even if the surfaces of the alignment films 46 and 47 are rubbed with the puff cloth 502 shown in FIG. 6B during rubbing, the convex portions of the alignment films 46 and 47 are not shaved. There is no streak. Therefore, the alignment defect of the liquid crystal 39 due to the scratches on the surfaces of the alignment films 46 and 47 can be reliably prevented, and the display quality in the liquid crystal device 1 is improved. Further, the protective films 44 and 45 formed from the polysilazane coating film have a high dielectric constant unlike the polyester resin, and thus can be formed relatively thick. Therefore, the protective films 44 and 45 formed from the polysilazane coating film can surely flatten the unevenness.
[0038]
Further, in the configuration of the active matrix substrate AM shown in FIG. 5, since the lower interlayer insulating film 191 is also an insulating film formed from a polysilazane coating film, the unevenness is flattened. Therefore, the unevenness on the lower layer side is not reflected to the surface of the lower interlayer insulating film 191, so that the surfaces of the alignment films 46 and 47 are flat. Therefore, even when the surfaces of the alignment films 46 and 47 are rubbed with the puff cloth shown in FIG. 7B at the time of rubbing, the surface of the alignment films 46 and 47 does not get a streak. Therefore, the alignment defect of the liquid crystal 39 due to the scratches on the surfaces of the alignment films 46 and 47 can be reliably prevented.
[0039]
Further, since the lower interlayer insulating film 191 formed of polysilazane is very thin at the convex portion because it is suitable for planarization, there is a risk that cracks and high-capacity parasitic capacitance may occur in this portion. In the embodiment, since the upper interlayer insulating film 192 is formed on the surface of the lower interlayer insulating film 191 by the CVD method, and a partially thin portion of the lower interlayer insulating film 191 is supplemented, cracks and high capacity No parasitic capacitance is generated.
[0040]
(Method for manufacturing active matrix substrate AM)
A method of manufacturing the active matrix substrate AM having such a configuration will be described with reference to FIGS. These drawings are process cross-sectional views showing a method of manufacturing the active matrix substrate AM of the present embodiment, and each figure corresponds to a cross section taken along the line AA ′ of FIG. However, only the manufacturing method of the pixel TFT 10 will be described here, and the description and illustration of the manufacturing method of the storage capacitor 40 and the like will be omitted.
[0041]
First, as shown in FIG. 8A, the entire surface of the base protective film 301 formed directly on the surface of a glass substrate, for example, a transparent insulating substrate 30 made of non-crisp glass, quartz, or the like, or on the surface of the insulating substrate 30. In addition, after the semiconductor film 100 made of a polysilicon film having a thickness of about 200 angstroms to about 2000 angstroms, preferably about 1000 angstroms is formed by a low pressure CVD method or the like, a resist is formed on the surface of the semiconductor film 100 using a photolithography technique. A mask RM1 is formed. The semiconductor film 100 is formed by depositing an amorphous silicon film and then performing thermal annealing at a temperature of 500 ° C. to 700 ° C. for 1 hour to 72 hours, preferably 4 hours to 6 hours. Alternatively, a method may be used in which after depositing a polysilicon film, silicon is implanted to make it amorphous, and then recrystallized by thermal annealing to form a polysilicon film.
[0042]
Next, the semiconductor film 1 is patterned through the resist mask RM1 to form an island-shaped semiconductor film 10a (active layer) as shown in FIG. 8B.
[0043]
Next, as shown in FIG. 8C, a gate insulating film 13 made of a silicon oxide film having a thickness of about 500 angstroms to about 1500 angstroms is formed on the surface of the semiconductor film 10a by a CVD method or the like. Alternatively, after forming a thermal oxide film of about 50 angstroms to about 1000 angstroms, preferably 300 angstroms, a silicon oxide film is deposited on the entire surface by a CVD method or the like by about 100 angstroms to about 1000 angstroms, preferably 500 angstroms. The insulating film 13 may be formed. Further, a silicon nitride film may be used as the gate insulating film 13.
[0044]
Next, as shown in FIG. 8D, after a tantalum film 910 for forming a gate electrode or the like is formed on the entire surface of the insulating substrate 30, a resist mask RM2 is formed using a photolithography technique.
[0045]
Next, the tantalum film 3 is patterned through the resist mask RM2 to form the scanning line 91 (gate electrode) as shown in FIG.
[0046]
Next, as shown in FIG. 9A, on the side of the pixel TFT portion and the N-channel TFT portion of the driver circuit, about 0.1 × 10 6 using the scanning line 91 (gate electrode) as a mask. ¹³ / Cm ² ~ About 10 × 10 ¹³ / Cm ² A low-concentration impurity ion (phosphorus ion) is implanted at a dose amount of low, and a low-concentration source region 161 and a low-concentration drain region 171 are formed on the pixel TFT portion side in a self-aligned manner with respect to the gate electrode. . Here, since it is located directly under the gate electrode, the portion where the impurity ions are not introduced becomes the channel region 15 that remains as a semiconductor film.
[0047]
Next, as shown in FIG. 9B, in the pixel TFT portion, a resist mask RM3 having a width wider than that of the gate electrode is formed so that high-concentration impurity ions (phosphorus ions) are about 0.1 × 10. ¹⁵ / Cm ² ~ About 10 × 10 ¹⁵ / Cm ² Then, a high concentration source region 162 and drain region 172 are formed. In this manner, as shown in FIG. 9C, the source region 16 including the low concentration source region 161 and the high concentration source region 162 is formed, and the drain region including the low concentration drain region 171 and the high concentration drain region 172 is formed. 17 is formed.
[0048]
In place of these impurity introduction steps, a high concentration impurity (phosphorus ion) is implanted in a state where a resist mask RM3 wider than the gate electrode is formed without implanting the low concentration impurity, and the source region and drain of the offset structure A region may be formed. Needless to say, a high concentration impurity (phosphorus ion) may be implanted on the gate electrode to form a source region and a drain region having a self-aligned structure.
[0049]
Although not shown, in order to form a P-channel TFT portion of the peripheral drive circuit, the pixel portion and the N-channel TFT portion are covered and protected with a resist, and the gate electrode is used as a mask to provide about 0.1 × 10 × 10. ¹⁵ / Cm ² ~ About 10 × 10 ¹⁵ / Cm ² By implanting boron ions at a dose of P, source / drain regions of the P channel are formed in a self-aligned manner. As in the formation of the N-channel TFT portion, the gate electrode is used as a mask and about 0.1 × 10 ¹³ / Cm ² ~ About 10 × 10 ¹³ / Cm ² After introducing a low concentration impurity (boron ion) at a dose of a low concentration region in the polysilicon film, a mask wider than the gate electrode is formed to form a high concentration impurity (boron ion). About 0.1 × 10 ¹⁵ / Cm ² ~ About 10 × 10 ¹⁵ / Cm ² The source region and drain region of the LDD structure (lightly doped drain structure) may be formed by implanting with a dose amount of Alternatively, a source region and a drain region having an offset structure may be formed by implanting high concentration impurities (phosphorus ions) in a state where a mask wider than the gate electrode is formed without implanting low concentration impurities. By these ion implantation processes, CMOS can be realized, and the peripheral drive circuit can be built in the same substrate.
[0050]
Next, as shown in FIG. 9D, a first interlayer insulation formed of a silicon oxide film, an NSG film (silicate glass film not containing boron or phosphorus), etc. on the surface side of the scanning line 91 by a CVD method or the like. After the film 18 is formed to a thickness of about 3000 angstroms to 15000 angstroms, a resist mask RM4 for forming contact holes and cutting holes in the first interlayer insulating film 18 is formed by using a photolithography technique.
[0051]
Next, the first interlayer insulating film 18 is etched through the resist mask RM4, and the source region 162 and the drain region 172 of the first interlayer insulating film 18 are corresponded as shown in FIG. Contact holes are respectively formed in the portions to be processed.
[0052]
Next, as shown in FIG. 10A, after an aluminum film 900 for forming a source electrode or the like is formed on the surface side of the first interlayer insulating film 18 by a sputtering method or the like, a photolithography technique is used. Then, a resist mask RM5 is formed.
[0053]
Next, the aluminum film 900 is etched through the resist mask RM5, and as shown in FIG. 10B, a source electrode (data line) made of an aluminum film that is electrically connected to the source region 162 through a contact hole. 90) and a drain electrode 14 electrically connected to the drain region 172 through a contact hole.
[0054]
Next, as illustrated in FIG. 10C, an interlayer insulating film 191 obtained by baking a coating film of perhydropolysilazane or a composition containing the same is formed on the surface side of the source electrode 90 and the drain electrode 14. Further, an upper interlayer insulating film 192 made of a silicon oxide film having a thickness of about 500 angstroms to about 15000 angstroms is formed on the surface of the interlayer insulating film 191 by a CVD method using TEOS, for example, at a temperature of about 400 ° C. Form. A second interlayer insulating film 19 is formed by these interlayer insulating films 191 and 192.
[0055]
Here, perhydropolysilazane is a kind of inorganic polysilazane, and is a coating type coating material that is converted into a silicon oxide film by baking in the atmosphere. For example, polysilazane manufactured by Tonen Corporation is-(SiH ₂ It is an inorganic polymer having NH)-as a unit, and is soluble in an organic solvent such as xylene. Therefore, after applying an organic solvent solution of this inorganic polymer (for example, 20% xylene solution) as a coating solution by spin coating (for example, 2000 lrpm, 20 seconds), and baking in the air at a temperature of 450 ° C., moisture and A dense amorphous silicon oxide film equivalent to or better than a silicon oxide film formed by a CVD method by reacting with oxygen can be obtained. Therefore, the interlayer insulating film 191 (silicon oxide film) formed by this method has the same reliability as the interlayer insulating film formed by the CVD method, and the unevenness caused by the drain electrode 14 is flattened. Give me.
[0056]
Next, as shown in FIG. 10C, a resist mask RM6 for forming contact holes in the insulating films 18 and 19 is formed by using a photolithography technique.
[0057]
Next, the second interlayer insulating film 19 is etched through the resist mask RM6 to form a contact hole in a portion corresponding to the drain electrode 14 as shown in FIG.
[0058]
Next, as shown in FIG. 11A, an ITO film 80 having a thickness of about 400 angstroms to about 2000 angstroms is formed on the surface side of the second interlayer insulating film 19 by sputtering or the like, and then photolithography is performed. A resist mask RM7 for patterning the ITO film 80 is formed using a technique.
[0059]
Next, the ITO film 80 is etched through the resist mask RM7 to form the pixel electrode 8 that is electrically connected to the drain electrode 14 as shown in FIG.
[0060]
Next, as shown in FIG. 11C, a coating film of perhydropolysilazane or a composition containing the same is formed on the surface side of the pixel electrode 8 and then baked in the atmosphere at a temperature of 450 ° C. As a result, the polysilazane is reacted with moisture and oxygen to form a transparent amorphous silicon oxide film (protective film 45). As described above, the perhydropolysilazane is a kind of inorganic polysilazane, and is a coating type coating material that is converted into a silicon oxide film by baking in the air. Therefore, the protective film 45 formed by this method flattens the unevenness caused by the pixel electrode 8.
[0061]
Next, as illustrated in FIG. 11D, a polyimide film (alignment film 46) is formed on the surface of the protective film 45. For this purpose, a polyimide varnish in which 5 to 10% by weight of polyimide or polyamic acid is dissolved in a solvent such as butyl cellosolve or n-methylpyrrolidone is flexographically printed and then heated and cured (baked). Then, the substrate on which the polyimide film having the structure shown in FIG. 6A is formed is covered with a puff cloth 502 made of rayon fibers attached on a metal roll 501 as shown in FIG. 6B. By rubbing in a certain direction, polyimide molecules are arranged in a certain direction near the surface. As a result, the liquid crystal molecules are aligned in a certain direction by the interaction between the liquid crystal molecules filled later and the polyimide molecules.
[0062]
At this time, the surface of the second interlayer insulating film 19 has unevenness due to the pixel electrode 8, but the unevenness is flattened by the protective film 45 obtained by baking the polysilazane coating film. The surface is flat. Therefore, even if the surface of the alignment film 46 is rubbed with a puff cloth during the rubbing process, the convex portions of the alignment film 46 are not scraped off, and thus the surface of the alignment film 46 is not scratched. Therefore, alignment defects can be reliably prevented in the liquid crystal caused by scratches on the surface of the alignment film 46, and the display quality of the liquid crystal device is improved.
[0063]
(Manufacturing method of counter substrate OP)
On the other hand, in order to manufacture the counter substrate OP shown in FIG. 7, the thin glass 49 is bonded to the lens array substrate LA with the adhesive 48 so as to cover the microlens L, and then the surface of the thin glass 49. Polish and parallelize.
[0064]
Next, after forming the counter electrode 31 with the ITO film, the light shielding film 6 made of a chromium film or the like is applied to the region corresponding to the boundary region of the microlens L on the surface of the counter electrode 31 using a photolithography technique. Form.
[0065]
Next, after forming a coating film of perhydropolysilazane or a composition containing the same on the surface side of the counter electrode 31 and the light shielding film 6, it is fired in the atmosphere at a temperature of 450.degree. Reaction with oxygen forms a transparent amorphous silicon oxide film (protective film 44). As described above, the perhydropolysilazane is a kind of inorganic polysilazane, and is a coating type coating material that is converted into a silicon oxide film by baking in the air. Therefore, the protective film 44 formed by this method flattens the unevenness caused by the light shielding film 6.
[0066]
Next, a polyimide film (alignment film 47) is formed on the surface of the protective film 44. Also in this case, flexographic printing is performed on a polyimide varnish in which 5 to 10% by weight of polyimide or polyamic acid is dissolved in a solvent such as butyl cellosolve or n-methylpyrrolidone, followed by heating and curing (firing). Then, the substrate on which the polyimide film having the structure shown in FIG. 7A is formed is covered with a puff cloth 502 made of rayon fibers attached on a metal roll 501 as shown in FIG. 7B. By rubbing in a certain direction, polyimide molecules are arranged in a certain direction near the surface. As a result, the liquid crystal molecules are aligned in a certain direction by the interaction between the liquid crystal molecules filled later and the polyimide molecules.
[0067]
At this time, the surface of the counter electrode 31 has unevenness of the light shielding film 6. Since the unevenness is flattened by the protective film 44 obtained by baking the polysilazane coating film, the surface of the alignment film 47 is flat. . Therefore, even if the surface of the alignment film 47 is rubbed with a puff cloth during the rubbing process, the convex portion of the alignment film 47 is not scraped off, so that the surface of the alignment film 47 is not scratched. Therefore, alignment defects in the liquid crystal caused by scratches on the surface of the alignment film 47 can be reliably prevented, and the display quality of the liquid crystal device is improved.
[0068]
(Assembly process to liquid crystal device)
In order to assemble the liquid crystal device 1 using the counter substrate OP and the active matrix substrate AM configured as described above, as shown in FIG. 7, after applying the sealing material 52 to the active matrix substrate AM, the spacers 37 are dispersed. Thereafter, the counter substrate OP and the active matrix substrate AM are bonded together. Then, after the liquid crystal 39 is injected under reduced pressure from the liquid crystal injection port 241 that is a discontinuous portion of the sealing material 52, the liquid crystal injection port 241 is closed with the sealant 242. After assembling the liquid crystal device 1 in this manner, a polarizing plate (not shown) or the like is attached.
[0069]
(Other forms)
In the above embodiment, the protective film 45 covers the surface of the pixel electrode 8. However, the surface of the pixel electrode 8 may be exposed from the protective film 45.
[0070]
In addition, as an example of using a normal stagger type or coplanar type polysilicon TFT as a pixel switching TFT formed in each pixel, other types such as a reverse stagger type TFT or an amorphous silicon TFT have been described. A TFT may be used for pixel switching.
[0071]
Further, although the present invention is an example in which the present invention is applied to an active matrix substrate, the present invention may be applied to a passive matrix type liquid crystal device.
[0072]
[Application of liquid crystal devices to electronic devices]
Next, an example of an electronic device including the liquid crystal device 1 will be described with reference to FIGS.
[0073]
First, FIG. 12 is a block diagram showing a configuration of an electronic apparatus including a liquid crystal device configured similarly to the liquid crystal device 1 according to each of the above embodiments.
[0074]
In FIG. 12, the electronic device includes a display information output source 1000, a display information processing circuit 1002, a drive circuit 1004, a liquid crystal device 1006, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 includes a ROM (Read Only Memory), a RAM (Random Access Memory), a memory such as an optical disk, a tuning circuit that tunes and outputs a picture signal of a television signal, and the like, and a clock generation circuit 1008. The image signal of a predetermined format is processed on the basis of the clock from the display information processing circuit 1002 and output to the display information processing circuit 1002. The display information output circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a serial-parallel conversion circuit, a rotation circuit, a gamma correction circuit, or a clamp circuit, and is input based on a clock signal. Digital signals are sequentially generated from the displayed information and output to the drive circuit 1004 together with the clock signal CLK. The drive circuit 1004 drives the liquid crystal device 1. The power supply circuit 1010 supplies predetermined power to the above-described circuits. As in the liquid crystal device 1 described above, the drive circuit 1004 may be formed on the active matrix substrate AM constituting the liquid crystal device 1006. In addition, the display information processing circuit 1002 is also formed on the active matrix substrate AM. You may form in.
[0075]
As an electronic device having such a configuration, when the liquid crystal device 1 is configured as a transmission type, a projection type liquid crystal display device (liquid crystal projector), which will be described later with reference to FIG. 13, and a multimedia-compatible personal computer (PC). And engineering workstations (EWS), pagers, mobile phones, word processors, televisions, viewfinder type or monitor direct view type video tape recorders, electronic notebooks, electronic desk calculators, car navigation devices, POS terminals, touch panels, etc. be able to.
[0076]
A projection type liquid crystal display device 1100 shown in FIG. 13 prepares three liquid crystal modules including the liquid crystal device 1 in which the drive circuit 1004 is mounted on an active matrix substrate AM, and each of the RGB light valves 100R, 100G, The projector is configured as 100B. In this liquid crystal projector 1100, when light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, light corresponding to the three primary colors R, G, and B is emitted by three mirrors 1106 and two dichroic mirrors 1108. The light components are separated into components R, G, and B (light separating means) and led to the corresponding light valves 100R, 100G, and 100B (liquid crystal device 100 / liquid crystal light valve). At this time, since the optical component B has a long optical path, the light component B is guided through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss. The light components R, G, and B corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are incident on the dichroic prism 1112 (light combining unit) from three directions and are combined again, and then the projection lens. A color image is projected on a screen 1120 or the like via 1114.
[0077]
Next, an example in which this display device is applied to a mobile personal computer will be described. FIG. 15 is a perspective view showing the configuration of this personal computer. In the figure, a computer 1200 includes a main body 1204 having a keyboard 1202 and a liquid crystal display unit 1206. The liquid crystal display unit 1206 is configured by adding a backlight to the back surface of the display device 1005 described above.
[0078]
Further, an example in which this liquid crystal panel is applied to a mobile phone will be described. FIG. 16 is a perspective view showing the configuration of this mobile phone. In the figure, a cellular phone 1300 includes a reflective display device 1005 together with a plurality of operation buttons 1302. In the reflective display device 1005, a front light is provided on the front surface thereof as necessary.
[0079]
【The invention's effect】
As described above, in the liquid crystal device according to the present invention, since the protective film corresponding to the base of the alignment film is the insulating film formed from the polysilazane coating film, the unevenness caused by the electrodes is flattened. Accordingly, the unevenness on the lower layer side is not reflected to the surface of the alignment film, so that the surface of the alignment film is flat. Therefore, even if the alignment film surface is rubbed with a puff cloth at the time of rubbing, the convex part of the alignment film is not scraped off, so that the alignment film surface is not damaged by streaks. Therefore, alignment defects can be reliably prevented in the liquid crystal due to the scratch on the alignment film surface, and the display quality of the liquid crystal device is improved. In addition, since the insulating film formed from the polysilazane coating film has a high dielectric constant unlike the polyester resin, it can be formed relatively thick, so that the unevenness can be surely flattened.
[Brief description of the drawings]
FIG. 1 is a plan view of a display device using an active matrix type to which the present invention is applied.
FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.
3 is a block diagram showing a configuration of an active matrix substrate shown in FIG. 1. FIG.
4 is a plan view showing a configuration of a pixel formed on the active matrix substrate shown in FIG. 1. FIG.
5 is a cross-sectional view taken along line AA ′ of FIG.
6A and 6B are explanatory views of a polyimide structure and a rubbing apparatus, respectively.
7 is an enlarged cross-sectional view showing an end portion of the display device shown in FIG. 1. FIG.
8A to 8E are process cross-sectional views illustrating a method for manufacturing the display device illustrated in FIG.
9A to 9D are process cross-sectional views illustrating each process performed subsequent to the process illustrated in FIG. 8 in the method for manufacturing the display device illustrated in FIG. 1;
10A to 10D are process cross-sectional views illustrating each process performed subsequent to the process illustrated in FIG. 9 in the method for manufacturing the display device illustrated in FIG. 1;
11A to 11D are process cross-sectional views illustrating each process performed subsequent to the process illustrated in FIG. 10 in the method for manufacturing the display device illustrated in FIG. 1;
12 is a block diagram showing a circuit configuration of an electronic device showing an example of use of the display device shown in FIGS. 4 and 5. FIG.
13 is an overall configuration diagram of a projection type liquid crystal display device showing an example of use of the display device shown in FIGS. 1 and 2. FIG.
FIG. 14 is a cross-sectional view showing a configuration of a pixel formed on a conventional active matrix substrate.
FIG. 15 illustrates a display device used in an electronic device.
FIG. 16 is a diagram in which a display device is used in an electronic device.
[Explanation of symbols]
1 Display device
6 Shading film
8 pixel electrode
10 TFT for pixel switching
18 First interlayer insulating film
19 Second interlayer insulating film
31 Counter electrode
39 liquid crystal
40 Liquid crystal sealing area
44, 45 Protective film
46, 47 Alignment film
48 Adhesive
49 Thin glass
52 Sealing material
90 data lines
94 liquid crystal cell
191 Lower interlayer insulating film of second interlayer insulating film
192 Upper interlayer insulating film on second interlayer insulating film
AM active matrix substrate
L Micro lens (small convex lens)
LA lens array substrate
LB Peripheral area of counter substrate
OP Counter substrate

Claims

A pixel electrode formed in a matrix; a thin film transistor formed corresponding to the pixel electrode; a data line connected to the thin film transistor; a drain electrode; and a scanning line; the pixel electrode and the drain In an active matrix substrate in which electrodes are connected,
On the pixel electrode, a protective film made of polysilazane is formed so as to cover the pixel electrode, the switching element, the data line, and the scanning line.
An interlayer insulating film is formed between the drain electrode and the pixel electrode,
2. The active matrix substrate according to claim 1, wherein the interlayer insulating film is composed of a lower interlayer insulating film formed of polysilazane and an upper interlayer insulating film formed by CVD on the lower interlayer insulating film.

2. A display device comprising an electro-optic material sandwiched between an active matrix substrate according to claim 1 and a substrate facing the active matrix substrate.

The display device according to claim 2, wherein an alignment film is formed on a surface of the protective film.

4. The display device according to claim 2, wherein one of the pair of substrates includes a pixel electrode formed in a matrix, a thin film transistor connected to the pixel electrode, and the thin film transistor. A display device comprising a connected data line and a scanning line.

An electronic apparatus comprising the display device according to claim 2.