JP3710066B2

JP3710066B2 - 電子スチルビデオカメラ

Info

Publication number: JP3710066B2
Application number: JP27852093A
Authority: JP
Inventors: 忠明米田; 勝也永石; 京田君塚; 恵一河津
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1993-11-08
Filing date: 1993-11-08
Publication date: 2005-10-26
Anticipated expiration: 2020-10-26
Also published as: JPH07131748A

Description

【０００１】
【産業上の利用分野】
ＣＣＤで撮像した静止画像信号をＡ／Ｄ変換してディジタル映像信号とし、ＩＣメモリカードなどの外部記録媒体に記録を行う電子スチルビデオカメラに関し、更に詳しくは、ＣＰＵ等のソフトウェア処理によってカメラ内の信号処理を行うディジタル電子スチルビデオカメラに関するものである。
【０００２】
【従来の技術】
従来の銀塩フィルム式カメラに変わり、ＣＣＤ等の電子撮像素子を使用して被写体映像を電気的な映像信号に変換したアナログ画像信号を、ビデオフロッピー等のような記録媒体に記録する電子スチルカメラが開発された。その後、アナログ信号では記録後の画像劣化が著しい点やコンピュータなどの他の画像システムへの流用が利き難い点から、撮像素子からのアナログ映像信号を一旦Ａ／Ｄ変換してディジタル信号とし、このディジタル信号をメモリカードの様な外部のディジタル記録媒体にするディジタルスチルビデオカメラ（以下、ＤＳＣと省略する）が開発され一部市場に投入されている。
【０００３】
これら従来のＤＳＣの構成例を図11のブロック図に示す。ＣＣＤ201からの映像信号をＣＤＳ，ＡＧＣ処理を経て、ＲＧＢ信号や輝度、色差信号を作る信号処理等の前段処理をプリプロセス部202で施した後、Ａ／Ｄ変換部203でＡ／Ｄ変換をしてディジタル映像データを一旦フレームメモリなどの画像専用バッファメモリ部204に貯える。その後、例えばＪＰＥＧ（Joint Photograghic Experts Group）方式で代表される画像圧縮処理部205で圧縮処理を施した後ＩＣメモリカード206に記録する。
【０００４】
また、これらのシーケンスを制御するため別途にシステム制御部210を持ちＣＰＵ、プログラムメモリ（通常ＲＯＭ）、作業メモリ（通常ＲＡＭ）、及びパラレルＩ／Ｏで構成される。また、このシステム制御部210は、ＣＰＵ，ＲＯＭ，ＲＡＭやＩ／Ｏ一体のワンチップマイコンで構成される事もある。このような従来技術の好例として特開昭63-122392号公報がある。この明細書（１）では水平方向のＣＣＤ色フィルターの配列が１ライン置きにＣＣＤのカラー画像信号を１フレーム分の内蔵バッファに蓄積して、着脱可能なメモリパックに圧縮処理後記録する事を特徴とするＤＳＣが書かれているものである。この中で、システム制御部210とは別にＡ／Ｄ変換された画像データを蓄積するバッファメモリが用意され、画像データの取り込み終了を検出した後、この画像データ蓄積用バッファメモリより画像データは読みだされて画像符号化器によって高能率符号化されてメモリパックに記録されている。
【０００５】
このように、電子スチルビデオカメラは専用の画像メモリ部を持ち、その他に制御ＣＰＵ用の作業メモリや、或いは圧縮伸長データの一時記憶用メモリを別に持っていた。ここで、画像用専用メモリには、例えばＮＴＳＣ用フィールドメモリ等特定用途向けサイズの物を使うか、或いは汎用のＳＲＡＭ，ＤＲＡＭを使用する事が一般的である。ところが、ＮＴＳＣ等の特定用途向けサイズのものを使用する場合、それとは画素数の異なるＣＣＤ画像を取り扱うには向いておらず、また一般的に高価でもあるため汎用のＤＲＡＭ，ＳＲＡＭを使用する場合も多い。汎用のＤＲＡＭ，ＳＲＡＭを使用する場合には、通常、256Ｋバイト，１Ｍバイト，４Ｍバイト等の様にメモリ容量の設定が４倍おきで行われており、更にＤＲＡＭの場合には、ロウ・アドレスの設定とコラム・アドレスの設定が、256×256、512×512、または1024×1024等の様に２のｎ乗の形式で設定されている。これに対して画像のサイズはＮＴＳＣでは４ｆｓｃのサンプリングクロックを使用する場合768×488等のように必ずしも２のｎ乗の形式にはならず、前述のような汎用メモリを使用した場合図12の画像メモリに示すようにａ），ｂ）の斜視部に依って示される未使用のメモリ領域を専用の画像メモリ部に持つ事になる。ここでａ）では各ラインデータを連続的に記録してゆく例を、またｂ）では画像メモリが余る事を前提に各ライン毎に夫々新しいローアドレスを与えるものである。
【０００６】
ところが、画像メモリ部の全体サイズが大きいだけにこの画像メモリ上の非使用領域部は大きく、例えば前述のＮＴＳＣの画像をＡ／Ｄ変換によって８ビットのデータにして記録する際、1024×1024×４ビット（４Ｍバイト）の複数個ＤＲＡＭにて構成される画像メモリ部を用いると、１コンポーネント当たり（1024−768）×（1024−488）＝137,216バイト、ＲＧＢなどの３コンポーネントとすると約400Ｋバイトもの汎用メモリを無駄にしている事になる。このメモリ量はＣＰＵの作業領域及びプログラムメモリとして十分な物であるにもかかわらず、画像専用メモリ部としているためＣＰＵからの利用はできなかった。
【０００７】
一方、近年のＣＰＵの性能向上には目覚ましいのがあり、本発明の出願現在でも組み込み型ＲＩＳＣチップで10〜40ＭＩＰＳもの性能を比較的安価な価格で達成するものがある。このような状況の中、従来であればハードウェア構成でなくては十分な演算が得られなかった処理に関しても、これら処理能力の高いＣＰＵを使用する事で満足の行く時間内で処理できるようになった。従って、画像データ用のメモリ制御部を従来のように例えばカラープロセスや圧縮伸長処理等のハードウェア制御による専用なものとする必要も無くなって来ている。
【０００８】
【発明が解決しようとする課題】
本発明は従来の欠点に鑑み、上記のような専用の高価なメモリを使う事もなく、また必要以上のメモリ量をバッファメモリ部に割り当てる事で非使用領域を発生させることなく、そのシステム構成に最適なバッファメモリ量を設定するようにした電子スチルビデオカメラの提供を目的としたものである。
【０００９】
【課題を解決するための手段】
上記目的は、撮像素子と、前記撮像素子により得られた信号をＡ／Ｄ変換し、ディジタル信号にするＡ／Ｄ変換部と、前記ディジタル信号を記憶するメモリ部と、前記メモリ部に記憶されたディジタル信号に信号処理を施す信号処理手段と、前記信号処理手段によって処理されたディジタル信号を記録する記録媒体と、システム制御をおこなうＣＰＵと、を有する電子スチルビデオカメラに於いて、前記ＣＰＵは、前記信号処理手段を含み、信号処理をソフトウェアでおこなうと共に、前記メモリ部に対し、前記撮像素子から得られるディジタル信号を記録するためのメモリ量及び、前記信号処理を行うための作業メモリ量を設定するメモリ領域設定手段を有し、カメラの撮影モード設定に応じて、前記撮像素子により得られるディジタル信号を取り込むメモリ割当量を変更可能としたことを特徴とする電子スチルビデオカメラにより達成される。
【００１０】
その実態態様として、（ａ）前記メモリ部を構成するメモリとして、ＤＲＡＭ，ＳＲＡＭまたはマルチポートＲＡＭを使用する、（ｂ）ＣＰＵのおこなう信号処理は、輝度・色差分離処理である、（ｃ）ＣＰＵのおこなう信号処理は、高能率符号化処理である、（ｄ）メモリ部は、ＣＰＵの動作に必要なスタック領域を含む、（ｅ）メモリ部は、外部より増設可能である、ことが好ましい実施態様である。
【００１１】
【作用】
本発明は前記の課題を解決するに当たり、ディジタルスチルビデオの画像メモリやＣＰＵ作業メモリやバッファメモリを多目的な用途の１メモリとし、その使い方を入力ＣＣＤ出力の画像サイズや、出力メモリの転送速度、内蔵メモリ全体の容量等システム構成に応じてＣＰＵが選択的に各メモリ割当量を設定する事により解決する。
【００１２】
本発明は解決の手段として、Ａ／Ｄ変換部のＣＣＤディジタルデータ転送手段により画像転送が可能である撮影するべき画像の１画面以上の同一なメモリによって構成されるメモリ部を具備し、前記メモリは画像に処理するべき画像処理手段からの読みだし、書き込みが可能であると共に、システム制御手段の作業領域としても使用可能であり、前記夫々の領域設定が可変なディジタルスチルビデオカメラである。
【００１３】
本発明は従来技術とは次のように相違している。
【００１４】
前述の明細書(１)との差異は、前述の説明のようにＣＰＵ等のシステム制御手段がその作業領域として使えるという記載はなく、更には本発明は圧縮やＣＣＤ信号処理のための専用ハードウェアを持たない点にも構成上の特徴を見つける事が出来る。
【００１５】
また、その他の公知例として特開昭60-203091号公報がある。この明細書(２)に記載されているものは、内視鏡の画像処理装置である。この中で、前記画像処理装置のメモリ部は階調方向の複数のメモリプレーンによって構成され、各色の必要情報量に従ってメモリプレーンを振り分けると記載されている。しかしながら、この明細書に於いても同様にＣＰＵ等のシステム制御手段がその作業領域として使えるという記載はなく、更には本発明の主たる特徴とするところは、階調方向のメモリプレーン枚数の振り分けでなく、内蔵されるメモリ総量でのバイト或いはワードの割当量の設定である。
【００１６】
以上の従来技術以外にも、汎用パーソナルコンピュータ（ＰＣ）の例も挙げられ得る。例えばビデオキャプチュアボードによって取り込んだ画像データをＰＣ本体のＣＰＵによって画像圧縮しハードディスクに記録する場合やディスプレイメモリなどがこれにあたる。ビデオキャプチュアボードの好例として、ＣＱ出版社版「トランジスタ技術」1989年８月号の481ページから490ページに記載されている「ＰＣ9801用カラー画像入力ボードの制作」があげられる。この文献は、ビデオ信号をＲＧＢ信号に分解してそれをＰＣに入力する事でＰＣがこのデータを扱えるボードを提供している。この例でも明らかなように、ビデオキャプチュアボードの中に専用ＳＲＡＭを用意してその中に画像データを貯えた後ＰＣの中に取り込む構成を取っている。ＰＣのメモリマップ上にマウントされたビデオＲＡＭに画像データを転送してディスプレイ表示するディスプレイメモリの例もあるが、ＤＲＡＭで構成される周囲のメモリとはハードウェア的に同一の物では無い点、及びハードウェアであるビデオディスプレイボード上にメモリが配置されているため、これをＰＣのメモリ空間にマウントした状態で表示するべき画像データを設定された領域以外に転送して所望の動作を得る事は出来ないことから、これもディスプレイ用の専用メモリであるといえ、本発明とはその目的や内容を異にする。
【００１７】
【実施例】
本発明の構成の一実施例として図１に示すブロック回路図を用い、これに基付き、ディジタルスチルカメラが被写体映像をメモリカードなどの記録媒体に記録するまでの信号の流れについて説明する。
【００１８】
光学レンズを通った映像情報はＣＣＤ101により電気信号に変換される。ＣＣＤ101から出力される信号はまずＣＤＳ，ＡＧＣ等のプリプロセス処理102が施された後に、Ａ／Ｄ変換器103によりディジタル信号に変換される。ディジタル化されたＣＣＤ信号はメモリ制御部104の生成するタイミング信号によってメモリブロック部105に記録される。
【００１９】
ここでは、ＤＲＡＭモジュールをメモリブロック部 105の基本構成要素とした場合のメモリ取り込みタイミングを説明する。図２はＣＣＤ画像のメモリ取り込みタイミングの全体を、図３にはそのメモリ取り込みタイミングの詳細動作を示す。図１に示されるタイミング発生器106から撮像部に応じたブランク信号とフィールドインデクス信号がＣＰＵ107のイネーブル信号によって図２に示される如く発生しメモリ制御部104に入力される。
【００２０】
ここで、フィールドインデクス信号はメモリアドレスのエンコードのためにつかわれる。メモリまたはＣＰＵ107は予めタイミング発生器106の内部レジスタを介して、この撮像部の画像サイズやＣＣＤフィルタ配列などの情報を得ておく。撮影者のレリーズ操作によってＣＰＵ107がこのタイミング発生器106に撮影命令を出力すると、タイミング発生部106はフレーム信号に同期した書き込みフレーム信号を図２に示される如くメモリ制御部104に対して発する。メモリ制御部104では、書き込みフレーム信号とブランク信号とからＣＰＵ107に対する転送リクエスト信号をメモリ制御部104内部で作成し、メモリリフレッシュ信号と組み合わせてバスホールド信号を作成しＣＰＵ107に対して出力する。ＣＰＵ107はこのバスホールドを受け取ると処理中のメモリアクセス（メモリリクエスト）を終了した後、ＣＰＵバスを開放しバスホールドアクノレッジ信号をメモリ制御部104に出力する。この信号の受け渡しについては図３に示す。この図では、ＣＰＵ107のメモリアクセス中にバスホールドリクエストがかかったときの物を示している。ＣＰＵのメモリリクエスト中にバスホールドリクエストが発生すると、現在のメモリリクエスト処理を終了後バスホールド信号を受け付けバスホールドアクノレッジを出力するが、ここでは一定の時間以内にＣＰＵ107が必ずバスを開放するので使用していない。
【００２１】
バスホールドリクエスト信号を発生後、メモリ制御部104は画像データの発生タイミングに合わせてＤＲＡＭのＲＡＳ，ＣＡＳ信号を発生する。それと同時に、図１の画像バス１／Ｆに対して図示はされていない画像データのイネーブル信号を発生する。画像バス１／Ｆはこの信号を受け取ると８ビットのＡ／Ｄ変換されたＣＣＤ信号データを16ビット化し所定のクロック数遅延させる事でＣＡＳタイミングと同期させてＣＰＵバスに掃き出す。ここで16ビットにするのはＣＰＵのバス能力に合わせるためとＤＲＡＭのみかけ上の動作速度を稼ぐためである。図３に示すごとく、画像データのメモリ書き込みには高速ページ転送を使用して行うが、各ページの切替点即ちローアドレスの変化点ではローアドレスを再度設定しなおす。
【００２２】
その後、一連のＣＣＤ信号ラインデータ転送が終了するとメモリ制御部104はバスホールドリクエスト信号を戻し、これを受けてＣＰＵ107はホールドアクノレッジ信号を戻す。以降、ＣＰＵ107はＣＰＵバスの使用権を自分で得る。
【００２３】
この様にしてメモリブロック部105（以下、バッファメモリとも称す）に得られたＣＣＤ信号はＣＰＵ107に取り込まれ、ソフトウェアによるＣＣＤ信号処理が施される。ＣＰＵ107内では適切な信号処理を行ってＲＧＢ信号や輝度／色差信号を作り出す訳であるが、信号処理の方式はＣＣＤ101上の色フィルタによって異なる。ここでは一般的に用いられている図４に示すような補色市松フィルタの例を挙げて説明する。
【００２４】
補色フィルタの場合、フィールド毎に次のような演算でＮＴＳＣ規格の分光特性に近い輝度信号を得ることが出来る。
【００２５】
Ｙｎ＝（Ｍｇ＋Ｃｙ）＋（Ｇ＋Ｙｅ）≒２Ｒ＋３Ｇ＋２Ｂ
Ｙｎ+1＝（Ｇ＋Ｃｙ）＋（Ｍｇ＋Ｙｅ）≒２Ｒ＋３Ｇ＋２Ｂ
また色差信号は、次の式により得られる。
【００２６】
Ｃｎ＝（Ｍｇ＋Ｃｙ）−（Ｇ＋Ｙｅ）≒２Ｒ−Ｇ≒Ｂ−Ｙ
Ｃｎ+1＝（Ｇ＋Ｃｙ）−（Ｍｇ＋Ｙｅ）≒２Ｒ＋Ｇ≒−（Ｂ−Ｙ）
このようにしてＮＴＳＣ規格の色差信号の分光特性に近い信号が線順次で得られる。しかしこのままでは色再現が良くないため実際には図５のプロセス信号処理回路が示すように、このＹ，Ｒ−Ｙ，Ｂ−Ｙ信号を一度ＲＧＢ信号に分離、ホワイトバランス調整、γ処理を施してから再度Ｙ，（Ｒ−Ｙ），（Ｂ−Ｙ）各信号を作り出している。ＲＧＢからＹ，Ｒ−Ｙ，Ｂ−Ｙを作るには以下の式を利用する。
【００２７】
Ｙ＝0.30Ｒ＋0.59Ｇ＋0.11Ｂ
Ｒ−Ｙ＝0.70Ｒ−0.59Ｇ−0.11Ｂ
Ｂ−Ｙ＝−0.30Ｒ＋−0.59Ｇ＋0.89Ｂ
図５中で、ＣＣＤ101の出力から直接作られたＹ（ＹＨ）とＲＧＢ信号から作られたＹ（ＹＬ）を足し合わせているが、これは高周波成分を多く含んだＹＨと色成分の比率が正しいＹＬとを足し合わせることによって、色再現が良く解像度の高いＹ信号を得られるためである。これらの信号はここで一時バッファメモリに蓄えられる。次にこうして得られた各信号をメモリカードなどの記録媒体に記録するため圧縮符号化する。図６にＪＰＥＧ方式で知られるＤＣＴを使った圧縮符号化のブロック図を示す。バッファメモリから８×８画素のブロックに切り出した画像データにＤＣＴ演算を施し、変換した係数値を量子化テーブルを使って整数値に量子化する。最後にハフマン符号化がなされて、再びバッファメモリに記録される。圧縮符号は８×８画素のブロック毎に行われるが、もちろん１画面分のＹ，Ｒ−Ｙ，Ｂ−Ｙ各信号に対して行われる。最後にバッファメモリに記録されていたデータがメモリカード等の記録媒体に記録され、撮影のシーケンスが終了する。
【００２８】
また、図７にメモリリフレッシュリクエスト時の動作を示す。メモリリフレッシュリクエスト信号は、メモリ制御部内のここでは記載していないリフレッシュタイマーの設定によって内部的に発生する。リフレッシュリクエストは他のメモリ制御リクエストとの信号調停を計ってその要求順位にしたがって発生する。図７ではＣＰＵメモリリクエストの最中にメモリリフレッシュリクエストが発生し、それに応じたバスホールドリクエストが発生した場合を示している。ＣＰＵ107は、ＣＰＵのメモリリクエスト中にバスホールドリクエストが発生すると、現在のメモリリクエスト処理を終了後バスホールド信号を付けバスホールドアクノレッジを出力する。メモリ制御部104は、このバスホールドアクノレッジ信号を受け取るとリフレッシュサイクルに入り、ＣＡＳビフォアＲＡＳによるリフレッシュ動作を発生させた後バスホールドリクエストを戻す。その後、ＣＰＵはバスホールドアクノレッジ信号を戻し、バス使用権を得る。以上がデジタルスチルカメラ内で被写体が記録媒体に記録されるまでの大まかな画像信号の流れである。
【００２９】
次に、これらの動作を進めるにあたってのカメラ用バッファメモリの使用例を図８に示す。初期状態では、ＣＰＵの仮のスタックポインタベースと作業領域が決まっているだけであり、各種の必要メモリ量に応じてメモリのアドレスポイントを設定しなおす。まず、最初にＣＰＵは内蔵メモリの設置量を計測する。設置量の計測には増設単位毎の任意の点でＯＯＨライト／リード及びＦＦＨライト／リードをする事で判別するが、ここでは増設単位の先頭で行う。これによって、内蔵メモリ量を検出した後、ＣＰＵは図１のタイミング発生器106内の内部レジスタに設定されている情報からＣＣＤ画像の画素サイズやフィルタ配置を読み込み、ＣＣＤ画像を記録するためのメモリ量やＣＣＤのプロセス演算をするための作業メモリ量を算定する。また、同様にＣＰＵ107は図１のＩＣメモリカードコントローラ108を介してＩＣメモリカード109の種類を調べて、圧縮後の圧縮コードバッファ量を算定する。例えば、ＳＲＡＭカードでは比較的圧縮コードバッファ量を小さ目に設定し、フラッシュカードや或いは、ハードディスク、ニミディスク等の速度の遅いインターフェイスカードが入っている場合にはコードバッファの設定量を大きくする。同時に、カメラ自体の設定も監視し、フィールド設定ならばＣＣＤ信号の取り込みメモリ割り当て量をフレームの半部に、逆に転写モードであるならば連写枚数に応じたＣＣＤ信号の取り込みメモリ割り当て量を設定する。ここで、内蔵メモリ量がＣＰＵ処理のための必要メモリ量に達していないときには、メモリ不足の警告を発し、メモリの増設を撮影者に促す。
【００３０】
図８では、説明のためフレームの単写モードで進める。上記のように、ＤＳＣ内部で必要な各メモリ量が判定した段階で、ＣＰＵは図１のメモリ制御部104に対して画像データのベースポイントと画像の縦横サイズを設定する。また、必要に応じて、スタック領域の移動をしてもよい。メモリ制御部104はこの画像データのベースポイントとサイズに従って、前述の如くＣＣＤ信号データを取り込む。ＣＣＤ信号のデータを取り込んだ状態が図８（ｂ）である。ここでは、説明のため画像取り込みのベースポインタを先頭にしてあるが、先にも述べた通り任意の場所に設定可能である。
【００３１】
この後、前記の様なＣＣＤ信号処理をＣＰＵ107は行い、例えば補色ＣＣＤの画素データからＹ，（Ｂ−Ｙ），（Ｒ−Ｙ）等のコンポーネントデータを作る。この状態を示したものが図８（ｃ）の状態であり、ＣＣＤのデータからＹ，（Ｂ−Ｙ），（Ｒ−Ｙ）のデータを作成した後で、破壊的にＣＣＤ画像の上にＹデータを上書きしていっている。この後、圧縮信号処理をするがその状態を示したものが図８（ｄ）の状態である。ここで、原画像データ保存のため圧縮コードバッファは別に設定されているが、メモリが少ない場合や原画を保存する必要が無い場合はこれを保存する必要はなく、圧縮コードを各コンポーネント処理後の領域に上書きしていってもよい。
【００３２】
上記のようにして例えば512バイトや1024バイトのような一定量の圧縮コードが蓄積されたら、ＩＣメモリカードコントローラ108にＣＰＵのＤＭＡ（ダイレクト・メモリ・アクセス）転送機能等を使って、処理の合間に一定のブロックずつＩＣメモリカード109に転送する。
【００３３】
図９は、本発明のＤＳＣの外観図である。増設メモリモジュール121はＤＳＣ本体100のメモリ増設部120に設置可能である。また、撮像ユニット131も着脱可能であり、例えば、ＮＴＳＣが導入時の物であり、その他として、ＨＤＴＶ，ＰＡＬ，ＶＧＡ，ＳＶＧＡ等の物と交換可能である。また、図10にはＤＳＣ本体100に設けたカメラ表示部140の一例を示す。この例では、シャッター速度、絞り量、現在の撮影枚数等が示されている。また、ＭＥＭと書いてあるのは現在の内蔵メモリ量を示しており、例えば導入初期は１Ｍバイトであるものが増設するごとの２，３，・・・・等と表示されてゆく。また、ＭＯＤＥと書いてあるのは撮像ユニットの画像サイズであり、ＮはＮＴＳＣ，ＳはＳＶＧＡ，・・・・等を示す。
【００３４】
今回の発明の実施例として、ＤＲＡＭ構成によるものを例に取ったが、何もこれに限る事はない。例えば、ＳＲＡＭやシリアルポート付きデュアルポートメモリでも構成されうる事は容易に類推、実施することが可能である。
【００３５】
【発明の効果】
この発明による効果としては、第一に内蔵メモリ容量を低減する事ができ、低価格化、装置の小型化が可能となる。また、第二の利点として、メモリの増設によって適応的に撮像系の画像サイズや処理を変更出来る事があげられる。即ち、電子スチルビデオカメラの導入時にはＮＴＳＣの撮像系にしか対応できない物であっても安価な価格で導入される利点があり、後日、用途に応じて例えばハイビジョンやＳＶＧＡサイズの撮像系にシステムを拡張出来る。また、外部記録媒体の速度と内蔵メモリ量に応じて、例えば圧縮などの画像コードバッファ量を可変にする事によりＣＰＵの無駄待ち時間が無く効率的に処理をする事が出来る。
【図面の簡単な説明】
【図１】本発明の構成の一実施例を示すブロック図である。
【図２】ＣＣＤ画像のメモリ取り込みタイミングの全体シーケンス図である。
【図３】メモリ画像データの転送動作図である。
【図４】補色市松フィルタの配列例を示している。
【図５】プロセス信号処理を行うブロック回路図を示している。
【図６】圧縮符号化のブロック図である。
【図７】メモリリフレッシュリクエスト時の動作図である。
【図８】カメラ用バッファメモリの使用例を示している。
【図９】本発明のＤＳＣの外観図である。
【図１０】カメラ表示部の一例を示している。
【図１１】従来のＤＳＣの構成例を示すブロック図である。
【図１２】従来の画像メモリの使用例を示している。
【符号の説明】
100 ＤＳＣ本体
101 ＣＣＤ
102 プリプロセス
103 Ａ／Ｄ変換
104 メモリ制御部
105 メモリ・ブロック
106 タイミング発生器
107 ＣＰＵ
108 メモリ・カードコントローラ
109 ＩＣメモリカード
121 増設メモリ
131 撮像系ユニット
140 カメラ表示部

Claims

撮像素子と、前記撮像素子により得られた信号をＡ／Ｄ変換し、ディジタル信号にするＡ／Ｄ変換部と、前記ディジタル信号を記憶するメモリ部と、前記メモリ部に記憶されたディジタル信号に信号処理を施す信号処理手段と、前記信号処理手段によって処理されたディジタル信号を記録する記録媒体と、システム制御をおこなうＣＰＵと、を有する電子スチルビデオカメラに於いて、
前記ＣＰＵは、前記信号処理手段を含み、信号処理をソフトウェアでおこなうと共に、前記メモリ部に対し、前記撮像素子から得られるディジタル信号を記録するためのメモリ量及び、前記信号処理を行うための作業メモリ量を設定するメモリ領域設定手段を有し、カメラの撮影モード設定に応じて、前記撮像素子により得られるディジタル信号を取り込むメモリ割当量を変更可能としたことを特徴とする電子スチルビデオカメラ。
前記メモリ部を構成するメモリとして、ＤＲＡＭ，ＳＲＡＭまたはマルチポートＲＡＭを使用することを特徴とする請求項１に記載の電子スチルビデオカメラ。
前記ＣＰＵのおこなう信号処理は、輝度・色差分離処理であることを特徴とする請求項１又は２に記載の電子スチルビデオカメラ。
前記ＣＰＵのおこなう信号処理は、高能率符号化処理であることを特徴とする請求項１〜３のいずれか１項に記載の電子スチルビデオカメラ。
前記メモリ部は、前記ＣＰＵの動作に必要なスタック領域を含むことを特徴とする請求項１〜４のいずれか１項に記載の電子スチルビデオカメラ。
前記メモリ部は、外部より増設可能であることを特徴とする請求項１〜５のいずれか１項に記載の電子スチルビデオカメラ。