JP3699215B2 - Ｌｓｉ用不良解析装置 - Google Patents
Ｌｓｉ用不良解析装置 Download PDFInfo
- Publication number
- JP3699215B2 JP3699215B2 JP25034196A JP25034196A JP3699215B2 JP 3699215 B2 JP3699215 B2 JP 3699215B2 JP 25034196 A JP25034196 A JP 25034196A JP 25034196 A JP25034196 A JP 25034196A JP 3699215 B2 JP3699215 B2 JP 3699215B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- scan
- internal
- layout
- cone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスであるＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：大規模集積回路）の不良解析に際し、そのＬＳＩの設計時に用いたデータを利用して欠陥部分を特定するＬＳＩ不良解析装置、およびＬＳＩに荷電粒子線を照射し、その照射点から発生する２次電子の量を計測してＬＳＩ表面の電位分布を電位コントラスト像として表示し、欠陥部分を特定したり、その部分の電位を測定したり、収束ビームを照射してパターンの切断や接続を行ったりする際に、そのＬＳＩの設計時に用いたデータを利用して欠陥部分を特定するＬＳＩ用不良解析装置に関する。
【０００２】
【従来の技術】
最近のＶＬＳＩに内蔵される素子数は１０5から１０6個を超える程大規模になり、ＣＡＤ（Ｃｏｍｐｕｔｏｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）を用いなければ設計ができなくなった。そこで、被試験ＬＳＩ（以下［ＤＵＴ］という）の設計はほとんどＣＡＤを用いて行われ、その設計データを有している。このＤＵＴの設計データを用いてナビゲートする機能を有する不良解析装置が用いられている。このＤＵＴの設計データを用いた荷電粒子線試験装置について、本出願人は先に特願平２−１４０８５０「荷電粒子ビーム装置」を出願した。
【０００３】
図３は、特願平２−１４０８５０に開示されたＬＳＩ用不良解析装置のブロック図である。
【０００４】
このＬＳＩ用不良解析装置３００Ｂは、荷電粒子線試験装置１００と、ＬＳＩ設計ＣＡＤデータを利用して荷電粒子線試験装置１００を制御するＥＷＳ（Ｅngineering Ｗork Ｓtation）２００Ｂで構成されている。
【０００５】
外部のネットリストデータ１０はネットリストデータ変換部２１１で内部データフォーマットのネットリストデータに変換され、内部ネットリストデータ２１６として保存され、必要なネットリストがネットリスト表示部２１５に表示される。
【０００６】
同様にして、外部のレイアウトデータ２０はレイアウトデータ変換部２２１で内部データフォーマットのレイアウトデータに変換され、内部レイアウトデータ２２４として保存され、必要なレイアウトがレイアウト表示部２２３に表示される。
【０００７】
さらに、ＤＵＴ５０の設計時に得られている、上記ネットリストデータと上記レイアウトデータとの検証結果データ３１が検証結果データ変換部２３１で内部データフォーマットの検証結果データに変換され、図示されていないが、内部検証結果データとして保存されている。
【０００８】
これらの変換された内部ネットリストデータ２１６、内部レイアウトデータ２２４と内部検証結果データとを用いてクロスマッピング処理部２４１でクロスマッピングテーブルが作成され、クロスマッピング処理部２４１内のメモリに保存され、ネットリストデータとレイアウトデータが関連付けられる。
【０００９】
つまり、クロスマッピング処理部２４１は検証結果データを読み込み、これにレイアウトとネットリストとの間の対応情報を関連付けて出力するので、ネットリスト表示部２１５とレイアウト表示部２２３に表示される部分は同一部分である。そして、測定者が外部より特定のレイアウトあるいはネットリスト（ノード名または信号名）を指示すると、双方の表示部２１５、２２３には指示した部分と対応する部分の表示がなされる。
【００１０】
そして、ネットリスト表示部２１５に表示されているノードの特定部分を、あるいはレイアウト表示部２２３の特定部分を指示すると、その部分のレイアウト上のＸ、Ｙ座標がＥＢテスタ制御部２６０に、その時のレイアウト表示の倍率を示すデータと共に送られる。
【００１１】
ＥＢテスタ制御部２６０はそのＸ、Ｙ座標を荷電粒子線試験装置１００のステージ制御回路１２０に与え、また走査制御回路１３０に倍率データを与える。
【００１２】
ステージ制御回路１２０は、ＸＹステージ１１１上に搭載されているＤＵＴ５０上の対応する座標位置に荷電粒子線が照射されるようにステージ駆動部１２１を制御する。
【００１３】
走査制御回路１３０は走査コイル駆動部１３１を制御して、その倍率に応じた大きさと走査面積で荷電粒子線１１０をＤＵＴ５０の表面に掃引照射する。掃引照射とは荷電粒子線を走査しながら照射することをいう。
【００１４】
この掃引照射によりＤＵＴ５０から発生した２次電子５１をセンサであるＳＥ検出器１１５で検出し、その検出出力に応じてＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像表示部２５０にＤＵＴ５０の荷電粒子線１１０で掃引照射した部分のパターンのセム像が表示される。
【００１５】
このＳＥＭ像とレイアウト表示部２２３に表示されているレイアウトとを比較して欠陥部分を見つけ出したり、あるいは荷電粒子線１１０の照射点を決定し、その点に荷電粒子線１１０を照射すると共にＤＵＴ５０にテストパターンを印加してそのときの２次電子５１の出力レベルを測定してＤＵＴ５０のその部分の信号レベルをアナログ的に測定したりする。
【００１６】
【発明が解決しようとする課題】
以上のようにしてＤＵＴ５０の設計データを利用することにより、複雑なパターンのデバイスでも、荷電粒子線１１０を照射する個所を比較的容易に正しく決定することがてきる。つまり、荷電粒子線１１０の照射を実行する前に、ネットリストデータとレイアウトデータと検証結果データとを用いてクロスマッピング処理部２４１で相互の対応情報を関連付けたクロスマッピングテーブルを作成し、これを用いて比較的短い時間で測定部分を決定することができる。
【００１７】
しかしながら、ＤＵＴであるＬＳＩの高密度化は益々進み、それに伴いテスト生成時間が従来に比し非常にかかるようになっている。そこで、ＬＳＩの設計段階においても故障検出率の高いテストシーケンスの開発時間短縮が重要な問題となり、テスト容易化設計技術が用いられるようになってきた。つまりテスタビリティを向上させるために、テスト回路を追加する手法である。このＤＦＴ（Ｄｅｓｉｇｎ Ｆｏｒ Ｔｅｓｔ）の主な手法の一つにスキャンデザイン法がある。
スキャンデザイン法とは、論理回路中の記憶素子をスキャンＦ／Ｆで置き換え結線し、疑似Ｉ／Ｏ端子として利用できるようにしたもので、順序回路を組合せ回路としてテストできる。
【００１８】
スキャンデザイン法はテスト容易化設計ツールも多数販売されており、手軽に利用でき、ＬＳＩテスタでもスキャンデザイン対応のテストパターン発生器を活用することができ、既に多くの製品に利用されている。
【００１９】
しかしながら、不良解析の面ではハード、ソフト共に対応が遅れており、従来の方式で不良解析が行われていた。
【００２０】
本発明の目的は、このスキャンデザインされたＬＳＩのＣＡＤ設計データの多くを利用して評価解析時間を短縮するＬＳＩ用不良解析装置を提供することである。
【００２１】
【課題を解決するための手段】
本発明のＬＳＩ用不良解析装置は、レイアウトデータを入力してこれを内部レイアウトデータに変換し、スキャンコーンリストデセータとの対応をとり、記憶する処理をしてレイアウト表示を行うレイアウト処理部と、ネットリストデータを入力してこれを内部ネットリストデータに変換し、スキャンセルのセルタイプ名データを入力してこれを内部スキャンセルタイプ名データに変換し、前記内部スキャンセルタイプ名データとでスキャンコーンリストデータを生成し、内部レイアウトデータと対応をとり、記憶する処理をしてネットリスト表示を行うスキャンコーン処理部と、ネットリスト対レイアウト対応情報データを入力してこれを内部データに変換し、前記内部レイアウトデータと前記スキャンコーンリストデータとの対応をとる処理をする対応処理部とを有し、対応付けられた前記内部レイアウトデータまたは前記スキャンコーンリストデータでもって不良解析を行うものである。
【００２２】
本発明は、スキャンデザインされたＤＵＴ内部のスキャンセル（スキャンＦ／Ｆ）に着目して、ＣＡＤ設計データを解析し、整理して内部データベース化し、不良を検出したスキャンセルのシステムテスト時、テスト結果に影響を及ぼす組合せ回路（これをスキャンコーンと呼ぶ）の回路部位が瞬時に判るようにしたものである。
【００２３】
▲１▼レイアウトデータ、▲２▼ネットリストデータ、▲３▼ネットリスト対レイアウト対応情報データ、つまり従来例の検証結果データに相当するＣＡＤ設計データと、これに新しく▲４▼スキャンセルのセルタイプ名データの４種類のＣＡＤ設計データを入力する。
【００２４】
入力されたレイアウトデータは、レイアウト処理部で、先ず内部レイアウトデータに変換され、スキャンコーンリストデータと対応情報を関連付けて記憶する処理をされ、指示された部分のレイアウト表示が行われる。
【００２５】
入力されたネットリストデータとスキャンセルのセルタイプ名データは、スキャンコーン処理部で、それぞれ内部データに変換され、両者のデータでスキャンセルが対象とするスキャンコーンのリストデータが生成され、内部レイアウトデータと対応情報を関連付けて記憶する処理をされ、指示されたネットリストの表示が行なわれる。ここで、スキャンコーンとは各スキャンセルが対象とする組合せ回路において、システムテスト時のテスト結果に影響を及ぼす範囲、つまり各スキャンセルにテスト結果を出力する組合せ回路の１ブロックをいう。
【００２６】
入力されたネットリスト対レイアウト対応情報データ、これは従来例の検証結果データに相当するデータであるが、対応処理部で、内部データに変換された後に上記の内部レイアウトデータとスキャンコーンリストデータとの対応情報を関連付ける処理がされ、クロスマッピングテーブルが作成される。また、内部レイアウトデータをスキャンコーン毎に分割して対応をとる処理も行われる。
【００２７】
この対応付けられた内部レイアウトデータまたはスキャンコーンリストデータでもって不良解析が行なわれる。
【００２８】
本発明の実施態様によれば、ＬＳＩ用不良解析装置は、故障辞書情報の入力部と不良情報の入力部もしく認識部をさらに有し、不良情報よりＤＵＴの故障候補を前記故障辞書情報から選び出し、これに基づき不良解析を行う。故障辞書情報があればＤＵＴの不良情報から故障候補箇所が瞬時にわかる。
【００２９】
本発明の他の実施態様によれば、ＬＳＩ用不良解析装置は、荷電粒子線試験装置と、ＬＳＩ設計ＣＡＤデータを利用して荷電粒子線試験装置を制御するＥＷＳと、対応付けられた前記内部レイアウトデータまたは前記スキャンコーンリストデータでもって荷電粒子線試験装置を制御する試験制御部をさらに有する。
【００３０】
本発明の他の実施態様によれば、前記スキャンコーン処理部は、ネットリストデータを内部ネットリストデータに変換するネットリストデータ変換部と、スキャンセルのセルタイプ名データを内部スキャンセルタイプ名データに変換するデータ変換部と、前記内部ネットリストデータと内部スキャンセルタイプ名データとでもって複数のスキャンセルと前記スキャンセルの組合せ回路ネットリストデータとを結合させて各スキャンコーンリストデータを生成するスキャンセル対組合せ回路解析部と、前記スキャンコーンリストデータを内部レイアウトデータと対応をとり記憶する処理を行うスキャンコーンリストデータ処理部と、前記スキャンコーンリストデータのネットリストを表示するネットリスト表示部で構成されている。
【００３１】
本発明の他の実施態様によれば、ＬＳＩ用不良解析装置は、スキャンコーンリストデータ処理部からのデータまたは前記内部レイアウトデータ処理部からのデータを受けてスキャンコーンの回路図を生成するスキャンコーン回路図生成部と、生成されたスキャンコーン回路図を表示する回路図表示部をさらに有している。
【００３２】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００３３】
図１は本発明の一実施形態の、荷電粒子線試験装置を有するＬＳＩ用不良解析装置の構成図、図２はスキャンコーン、つまりスキャンセルとその組合せ回路との関係図およびスキャンコーンリストの一例を示す図である。ここで、図３の部分と対応する部分には同一符号を付す。
【００３４】
本ＬＳＩ用不良解析装置３００Ａは、従来のＬＳＩ用不良解析装置３００Ｂ（図３）と比し、スキャンコーンのレイアウトやネットリストや回路図が瞬時に表示され、比較的速やかに評価解析が可能な新規な装置である。先ず、従来の装置と異なる点を中心に説明する。
【００３５】
従来に比して、新しく複数のスキャンセルのセルタイプ名データ４０を用意して入力する。これは、ＤＵＴ５０をスキャンデザインしたときに得られているＣＡＤ設計データの一つである。このスキャンセルのセルタイプ名データ４０をデータ変換部２１２で内部スキャンセルタイプ名データに変換する。一方、ネットリストデータ１０もネットリストデータ変換部２１１で内部ネットリストデータに変換される。
【００３６】
この双方の内部データを用い、スキャンセル対組合せ回路解析部２１３において複数のスキャンセルとその組合せ回路とネットリストデータとを解析し、各スキャンコーンのネットリストデータ（以下「スキャンコーンリストデータ」という）を生成する。生成されたスキャンコーンリストデータは、スキャンコーンリストデータ処理部２１４でスキャンコーン対レイアウト分割処理部２４０を通じて内部レイアウトデータと相互の対応がをとられ、記憶される。ネットリスト表示部２１５はスキャンコーンリストデータ処理部２１４よりスキャンコーンのネットリストデータを受けて表示する。表示されるスキャンコーンは別のレイアウト表示部２２３や回路図表示部２５０の表示と同一のスキャンコーンである。そして、ネットリストの例えばノードの特定部分を指示するとその部分が区別できるように、例えば太くあるいは別色で表示される。あるいはその部分のみが表示される。そして別のレイアウト表示部２２３や回路図表示部２５０でも同一部分が同様に表示される。以上がスキャンコーン処理部２１０の構成である。
【００３７】
そして、表示と同時に、あるいは別途指示により、その部分のレイアウト上のＸ、Ｙ座標が試験装置制御部２６０にその時の表示の倍率を示すデータと共に送られ、荷電粒子線試験装置１００を制御する。
【００３８】
レイアウトデータ２０を処理するレイアウト処理部２２０は、従来の構成と大きな相違は無い。つまり、レイアウトデータ２０を受け、レイアウトデータ変換部２２１で内部データに変換し、内部レイアウトデータ処理部２２２でスキャンコーン対レイアウト分割処理部２４０を通じてスキャンコーンリストデータとの対応をとり、スキャンコーン毎にレイアウトを分割して記憶する処理し、指示した特定部分のレイアウトデータでもってそのレイアウトをレイアウト表示部２２３に表示するものである。
【００３９】
対応処理部２３０は、ネットリスト対レイアウト対応情報データ３０をデータ変換部２３１で内部データに変換し、スキャンコーン対レイアウト分割処理部２３２に与え、内部レイアウトデータとスキャンコーンリストデータの対応処理とレイアウトの分割処理を行う。スキャンコーン対レイアウト分割処理部２３２では、スキャンコーンリストデータ処理部２１４からスキャンコーンリストデータを受け、内部レイアウトデータ処理部２２２から内部レイアウトデータを受け、ネットリスト対レイアウト対応情報をスキャンコーンリストデータに記述されているネット順に書き換えてクロスマッピングテーブルを作成し、クロスマッピングテーブルを内部レイアウトデータ処理部２２２内のデータ格納部（通常ハードディスク）とスキャンコーンリストデータ処理部２１４内のデータ格納部（通常ハードディスク）に格納する。そのとき、スキャンコーンデータを基としてレイアウトデータをスキャンコーン毎に分割する。したがって、スキャンコーンリストデータと内部レイアウトデータとは常に１対１に対応することになり、一方を指定すると他方も同一部分が指定されることとなる。
【００４０】
これらに加えてスキャンコーンの回路図を表示させることもできる。このときには、スキャンコーンリストデータ処理部２１４からデータを受けて、もしくは内部レイアウトデータ処理部２２２からデータを受けてスキャンコーン回路図生成部２４０で回路図を生成し、回路図表示部２５０に回路図を表示する。この回路図生成方法は、回路図のＣＡＤ設計と同じ方法で生成することができる。
【００４１】
図２（Ａ）にスキャンコーンの一例の説明図を示す。設計された論理回路は、当初、組合せ回路６１と組合せ回路６３とが縦続接続されているが、スキャンデザイン法のＣＡＤに通すことにより分割されて、その間にスキャンセル（スキャンＦ／Ｆ）６０がスキャンセル６２に置き換えられ、結線され、このスキャンセルにシステムテスト時のテスト結果がＤ端子に入力される、この結果をスキャンセル（スキャンＦ／Ｆ）のパスを通してスキャンアウトすることにより、組合せ回路６１、６３の良否を判定する。ここで、スキャンセルとそのＤ入力に繋がっている組合せ回路を含めてスキャンコーンと称している。図２（Ａ）で示すと、組合せ回路６３とスキャンセル６２とでスキャンコーンが構成されている。同様に、組合せ回路６１とスキャンセル６０で一つのスキャンコーンが構成されている。そしてＩＣテスタで見つけた不良スキャンセルをこの装置で指示すると、図２（Ａ）で示す領域Ｘ、つまりスキャンセル６２と組合せ回路６３のスキャンコーンのレイアウトがレイアウト表示部２２３に表示され、その後に不良個所を絞っていく。
【００４２】
図２（Ｂ）はスキャンコーンリストの一例を示す図である。図２（Ａ）のスキャンセル６０に繋がっている組合せ回路６３がＮＡＮＤ２とＮＯＲ２とＩＮＶ１の回路であり、それらの入出力信号名はＭＡ１、ＭＡＩ１、ＭＡＡ１、等である記述がされている。同様にして、図２（Ａ）のスキャンセル６２に繋がっている組合せ回路６３がＩＮＶ１とＮＡＮＤ３とＡＮＤ２の回路であり、それぞれの入出力信号名が記述されている。
【００４３】
【発明の効果】
以上説明したように、本発明は上述のような構成をしているので次のような効果を生じる。
▲１▼ＬＳＩのＣＡＤ設計データの主なデータをほとんど用いて不良解析をすることができるので効率が良い。
▲２▼評価解析以前の予備段階で全て準備が完了するので、評価解析時に無駄が無い。
▲３▼事前にＬＳＩテスタで不良スキャンセルを見つけることができるので、この不良解析装置では、不良スキャンセルを指示することにより瞬時にその不良スキャンコーン故障候補箇所のレイアウトやネットリストあるいは回路図をそれぞれの表示部に表示させることができる。
▲４▼その不良スキャンコーン内部の不良と思われる部分を絞り込み、拡大してＳＥＭ像表示部でのＳＥＭ像や拡大されたレイアウト表示を検討することにより、容易に欠陥場所を見つけることができる。
▲５▼従来に比し、評価解析時間を格段に短縮でき、しかも操作や判定評価が容易にできるので、その技術的効果は大である。
【図面の簡単な説明】
【図１】本発明の一実施形態のＬＳＩ用不良解析装置の構成図である。
【図２】図２（Ａ）はスキャンコーンの一例の説明図、図２（Ｂ）はスキャンコーンリストの一例を示す図である。
【図３】ＬＳＩ用不良解析装置の従来例の構成図である。
【符号の説明】
１０ ネットリストデータ
２０ レイアウトデータ
３０ ネットリスト対レイアウト対応情報データ
４０ スキャンセルのセル名タイプ
５０ ＤＵＴ（ＬＳＩ）
５１ ２次電子
６０，６２ スキャンセル
６１，６３ 組合せ回路
１００ 荷電粒子線試験装置
１１０ 荷電粒子線
１１１ ＸＹステージ
１１５ ＳＥ検出器
１２０ ステージ制御回路
１２１ ステージ駆動部
１３０ 走査制御回路
１３１ 走査コイル駆動部
２００Ａ，２００Ｂ ＥＷＳ
２１０ スキャンコーン処理部
２１１ ネットリストデータ変換部
２１２ データ変換部
２１３ スキャン対組合せ回路解析部
２１４ スキャンコーンリストデータ処理部
２１５ ネットリスト表示部
２２０ レイアウト処理部
２２１ レイアウトデータ変換部
２２２ 内部レイアウトデータ処理部
２２３ レイアウト表示部
２３０ 対応処理部
２３１ データ変換部
２３２ スキャンコーン対レイアウト分割処理部
２４０ スキャンコーン回路図生成部
２５０ 回路図表示部
２６０ 試験装置制御部
２７０ ＳＥＭ像表示部
３００Ａ，３００Ｂ ＬＳＩ用不良解析装置
【発明の属する技術分野】
本発明は、半導体デバイスであるＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：大規模集積回路）の不良解析に際し、そのＬＳＩの設計時に用いたデータを利用して欠陥部分を特定するＬＳＩ不良解析装置、およびＬＳＩに荷電粒子線を照射し、その照射点から発生する２次電子の量を計測してＬＳＩ表面の電位分布を電位コントラスト像として表示し、欠陥部分を特定したり、その部分の電位を測定したり、収束ビームを照射してパターンの切断や接続を行ったりする際に、そのＬＳＩの設計時に用いたデータを利用して欠陥部分を特定するＬＳＩ用不良解析装置に関する。
【０００２】
【従来の技術】
最近のＶＬＳＩに内蔵される素子数は１０5から１０6個を超える程大規模になり、ＣＡＤ（Ｃｏｍｐｕｔｏｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）を用いなければ設計ができなくなった。そこで、被試験ＬＳＩ（以下［ＤＵＴ］という）の設計はほとんどＣＡＤを用いて行われ、その設計データを有している。このＤＵＴの設計データを用いてナビゲートする機能を有する不良解析装置が用いられている。このＤＵＴの設計データを用いた荷電粒子線試験装置について、本出願人は先に特願平２−１４０８５０「荷電粒子ビーム装置」を出願した。
【０００３】
図３は、特願平２−１４０８５０に開示されたＬＳＩ用不良解析装置のブロック図である。
【０００４】
このＬＳＩ用不良解析装置３００Ｂは、荷電粒子線試験装置１００と、ＬＳＩ設計ＣＡＤデータを利用して荷電粒子線試験装置１００を制御するＥＷＳ（Ｅngineering Ｗork Ｓtation）２００Ｂで構成されている。
【０００５】
外部のネットリストデータ１０はネットリストデータ変換部２１１で内部データフォーマットのネットリストデータに変換され、内部ネットリストデータ２１６として保存され、必要なネットリストがネットリスト表示部２１５に表示される。
【０００６】
同様にして、外部のレイアウトデータ２０はレイアウトデータ変換部２２１で内部データフォーマットのレイアウトデータに変換され、内部レイアウトデータ２２４として保存され、必要なレイアウトがレイアウト表示部２２３に表示される。
【０００７】
さらに、ＤＵＴ５０の設計時に得られている、上記ネットリストデータと上記レイアウトデータとの検証結果データ３１が検証結果データ変換部２３１で内部データフォーマットの検証結果データに変換され、図示されていないが、内部検証結果データとして保存されている。
【０００８】
これらの変換された内部ネットリストデータ２１６、内部レイアウトデータ２２４と内部検証結果データとを用いてクロスマッピング処理部２４１でクロスマッピングテーブルが作成され、クロスマッピング処理部２４１内のメモリに保存され、ネットリストデータとレイアウトデータが関連付けられる。
【０００９】
つまり、クロスマッピング処理部２４１は検証結果データを読み込み、これにレイアウトとネットリストとの間の対応情報を関連付けて出力するので、ネットリスト表示部２１５とレイアウト表示部２２３に表示される部分は同一部分である。そして、測定者が外部より特定のレイアウトあるいはネットリスト（ノード名または信号名）を指示すると、双方の表示部２１５、２２３には指示した部分と対応する部分の表示がなされる。
【００１０】
そして、ネットリスト表示部２１５に表示されているノードの特定部分を、あるいはレイアウト表示部２２３の特定部分を指示すると、その部分のレイアウト上のＸ、Ｙ座標がＥＢテスタ制御部２６０に、その時のレイアウト表示の倍率を示すデータと共に送られる。
【００１１】
ＥＢテスタ制御部２６０はそのＸ、Ｙ座標を荷電粒子線試験装置１００のステージ制御回路１２０に与え、また走査制御回路１３０に倍率データを与える。
【００１２】
ステージ制御回路１２０は、ＸＹステージ１１１上に搭載されているＤＵＴ５０上の対応する座標位置に荷電粒子線が照射されるようにステージ駆動部１２１を制御する。
【００１３】
走査制御回路１３０は走査コイル駆動部１３１を制御して、その倍率に応じた大きさと走査面積で荷電粒子線１１０をＤＵＴ５０の表面に掃引照射する。掃引照射とは荷電粒子線を走査しながら照射することをいう。
【００１４】
この掃引照射によりＤＵＴ５０から発生した２次電子５１をセンサであるＳＥ検出器１１５で検出し、その検出出力に応じてＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像表示部２５０にＤＵＴ５０の荷電粒子線１１０で掃引照射した部分のパターンのセム像が表示される。
【００１５】
このＳＥＭ像とレイアウト表示部２２３に表示されているレイアウトとを比較して欠陥部分を見つけ出したり、あるいは荷電粒子線１１０の照射点を決定し、その点に荷電粒子線１１０を照射すると共にＤＵＴ５０にテストパターンを印加してそのときの２次電子５１の出力レベルを測定してＤＵＴ５０のその部分の信号レベルをアナログ的に測定したりする。
【００１６】
【発明が解決しようとする課題】
以上のようにしてＤＵＴ５０の設計データを利用することにより、複雑なパターンのデバイスでも、荷電粒子線１１０を照射する個所を比較的容易に正しく決定することがてきる。つまり、荷電粒子線１１０の照射を実行する前に、ネットリストデータとレイアウトデータと検証結果データとを用いてクロスマッピング処理部２４１で相互の対応情報を関連付けたクロスマッピングテーブルを作成し、これを用いて比較的短い時間で測定部分を決定することができる。
【００１７】
しかしながら、ＤＵＴであるＬＳＩの高密度化は益々進み、それに伴いテスト生成時間が従来に比し非常にかかるようになっている。そこで、ＬＳＩの設計段階においても故障検出率の高いテストシーケンスの開発時間短縮が重要な問題となり、テスト容易化設計技術が用いられるようになってきた。つまりテスタビリティを向上させるために、テスト回路を追加する手法である。このＤＦＴ（Ｄｅｓｉｇｎ Ｆｏｒ Ｔｅｓｔ）の主な手法の一つにスキャンデザイン法がある。
スキャンデザイン法とは、論理回路中の記憶素子をスキャンＦ／Ｆで置き換え結線し、疑似Ｉ／Ｏ端子として利用できるようにしたもので、順序回路を組合せ回路としてテストできる。
【００１８】
スキャンデザイン法はテスト容易化設計ツールも多数販売されており、手軽に利用でき、ＬＳＩテスタでもスキャンデザイン対応のテストパターン発生器を活用することができ、既に多くの製品に利用されている。
【００１９】
しかしながら、不良解析の面ではハード、ソフト共に対応が遅れており、従来の方式で不良解析が行われていた。
【００２０】
本発明の目的は、このスキャンデザインされたＬＳＩのＣＡＤ設計データの多くを利用して評価解析時間を短縮するＬＳＩ用不良解析装置を提供することである。
【００２１】
【課題を解決するための手段】
本発明のＬＳＩ用不良解析装置は、レイアウトデータを入力してこれを内部レイアウトデータに変換し、スキャンコーンリストデセータとの対応をとり、記憶する処理をしてレイアウト表示を行うレイアウト処理部と、ネットリストデータを入力してこれを内部ネットリストデータに変換し、スキャンセルのセルタイプ名データを入力してこれを内部スキャンセルタイプ名データに変換し、前記内部スキャンセルタイプ名データとでスキャンコーンリストデータを生成し、内部レイアウトデータと対応をとり、記憶する処理をしてネットリスト表示を行うスキャンコーン処理部と、ネットリスト対レイアウト対応情報データを入力してこれを内部データに変換し、前記内部レイアウトデータと前記スキャンコーンリストデータとの対応をとる処理をする対応処理部とを有し、対応付けられた前記内部レイアウトデータまたは前記スキャンコーンリストデータでもって不良解析を行うものである。
【００２２】
本発明は、スキャンデザインされたＤＵＴ内部のスキャンセル（スキャンＦ／Ｆ）に着目して、ＣＡＤ設計データを解析し、整理して内部データベース化し、不良を検出したスキャンセルのシステムテスト時、テスト結果に影響を及ぼす組合せ回路（これをスキャンコーンと呼ぶ）の回路部位が瞬時に判るようにしたものである。
【００２３】
▲１▼レイアウトデータ、▲２▼ネットリストデータ、▲３▼ネットリスト対レイアウト対応情報データ、つまり従来例の検証結果データに相当するＣＡＤ設計データと、これに新しく▲４▼スキャンセルのセルタイプ名データの４種類のＣＡＤ設計データを入力する。
【００２４】
入力されたレイアウトデータは、レイアウト処理部で、先ず内部レイアウトデータに変換され、スキャンコーンリストデータと対応情報を関連付けて記憶する処理をされ、指示された部分のレイアウト表示が行われる。
【００２５】
入力されたネットリストデータとスキャンセルのセルタイプ名データは、スキャンコーン処理部で、それぞれ内部データに変換され、両者のデータでスキャンセルが対象とするスキャンコーンのリストデータが生成され、内部レイアウトデータと対応情報を関連付けて記憶する処理をされ、指示されたネットリストの表示が行なわれる。ここで、スキャンコーンとは各スキャンセルが対象とする組合せ回路において、システムテスト時のテスト結果に影響を及ぼす範囲、つまり各スキャンセルにテスト結果を出力する組合せ回路の１ブロックをいう。
【００２６】
入力されたネットリスト対レイアウト対応情報データ、これは従来例の検証結果データに相当するデータであるが、対応処理部で、内部データに変換された後に上記の内部レイアウトデータとスキャンコーンリストデータとの対応情報を関連付ける処理がされ、クロスマッピングテーブルが作成される。また、内部レイアウトデータをスキャンコーン毎に分割して対応をとる処理も行われる。
【００２７】
この対応付けられた内部レイアウトデータまたはスキャンコーンリストデータでもって不良解析が行なわれる。
【００２８】
本発明の実施態様によれば、ＬＳＩ用不良解析装置は、故障辞書情報の入力部と不良情報の入力部もしく認識部をさらに有し、不良情報よりＤＵＴの故障候補を前記故障辞書情報から選び出し、これに基づき不良解析を行う。故障辞書情報があればＤＵＴの不良情報から故障候補箇所が瞬時にわかる。
【００２９】
本発明の他の実施態様によれば、ＬＳＩ用不良解析装置は、荷電粒子線試験装置と、ＬＳＩ設計ＣＡＤデータを利用して荷電粒子線試験装置を制御するＥＷＳと、対応付けられた前記内部レイアウトデータまたは前記スキャンコーンリストデータでもって荷電粒子線試験装置を制御する試験制御部をさらに有する。
【００３０】
本発明の他の実施態様によれば、前記スキャンコーン処理部は、ネットリストデータを内部ネットリストデータに変換するネットリストデータ変換部と、スキャンセルのセルタイプ名データを内部スキャンセルタイプ名データに変換するデータ変換部と、前記内部ネットリストデータと内部スキャンセルタイプ名データとでもって複数のスキャンセルと前記スキャンセルの組合せ回路ネットリストデータとを結合させて各スキャンコーンリストデータを生成するスキャンセル対組合せ回路解析部と、前記スキャンコーンリストデータを内部レイアウトデータと対応をとり記憶する処理を行うスキャンコーンリストデータ処理部と、前記スキャンコーンリストデータのネットリストを表示するネットリスト表示部で構成されている。
【００３１】
本発明の他の実施態様によれば、ＬＳＩ用不良解析装置は、スキャンコーンリストデータ処理部からのデータまたは前記内部レイアウトデータ処理部からのデータを受けてスキャンコーンの回路図を生成するスキャンコーン回路図生成部と、生成されたスキャンコーン回路図を表示する回路図表示部をさらに有している。
【００３２】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００３３】
図１は本発明の一実施形態の、荷電粒子線試験装置を有するＬＳＩ用不良解析装置の構成図、図２はスキャンコーン、つまりスキャンセルとその組合せ回路との関係図およびスキャンコーンリストの一例を示す図である。ここで、図３の部分と対応する部分には同一符号を付す。
【００３４】
本ＬＳＩ用不良解析装置３００Ａは、従来のＬＳＩ用不良解析装置３００Ｂ（図３）と比し、スキャンコーンのレイアウトやネットリストや回路図が瞬時に表示され、比較的速やかに評価解析が可能な新規な装置である。先ず、従来の装置と異なる点を中心に説明する。
【００３５】
従来に比して、新しく複数のスキャンセルのセルタイプ名データ４０を用意して入力する。これは、ＤＵＴ５０をスキャンデザインしたときに得られているＣＡＤ設計データの一つである。このスキャンセルのセルタイプ名データ４０をデータ変換部２１２で内部スキャンセルタイプ名データに変換する。一方、ネットリストデータ１０もネットリストデータ変換部２１１で内部ネットリストデータに変換される。
【００３６】
この双方の内部データを用い、スキャンセル対組合せ回路解析部２１３において複数のスキャンセルとその組合せ回路とネットリストデータとを解析し、各スキャンコーンのネットリストデータ（以下「スキャンコーンリストデータ」という）を生成する。生成されたスキャンコーンリストデータは、スキャンコーンリストデータ処理部２１４でスキャンコーン対レイアウト分割処理部２４０を通じて内部レイアウトデータと相互の対応がをとられ、記憶される。ネットリスト表示部２１５はスキャンコーンリストデータ処理部２１４よりスキャンコーンのネットリストデータを受けて表示する。表示されるスキャンコーンは別のレイアウト表示部２２３や回路図表示部２５０の表示と同一のスキャンコーンである。そして、ネットリストの例えばノードの特定部分を指示するとその部分が区別できるように、例えば太くあるいは別色で表示される。あるいはその部分のみが表示される。そして別のレイアウト表示部２２３や回路図表示部２５０でも同一部分が同様に表示される。以上がスキャンコーン処理部２１０の構成である。
【００３７】
そして、表示と同時に、あるいは別途指示により、その部分のレイアウト上のＸ、Ｙ座標が試験装置制御部２６０にその時の表示の倍率を示すデータと共に送られ、荷電粒子線試験装置１００を制御する。
【００３８】
レイアウトデータ２０を処理するレイアウト処理部２２０は、従来の構成と大きな相違は無い。つまり、レイアウトデータ２０を受け、レイアウトデータ変換部２２１で内部データに変換し、内部レイアウトデータ処理部２２２でスキャンコーン対レイアウト分割処理部２４０を通じてスキャンコーンリストデータとの対応をとり、スキャンコーン毎にレイアウトを分割して記憶する処理し、指示した特定部分のレイアウトデータでもってそのレイアウトをレイアウト表示部２２３に表示するものである。
【００３９】
対応処理部２３０は、ネットリスト対レイアウト対応情報データ３０をデータ変換部２３１で内部データに変換し、スキャンコーン対レイアウト分割処理部２３２に与え、内部レイアウトデータとスキャンコーンリストデータの対応処理とレイアウトの分割処理を行う。スキャンコーン対レイアウト分割処理部２３２では、スキャンコーンリストデータ処理部２１４からスキャンコーンリストデータを受け、内部レイアウトデータ処理部２２２から内部レイアウトデータを受け、ネットリスト対レイアウト対応情報をスキャンコーンリストデータに記述されているネット順に書き換えてクロスマッピングテーブルを作成し、クロスマッピングテーブルを内部レイアウトデータ処理部２２２内のデータ格納部（通常ハードディスク）とスキャンコーンリストデータ処理部２１４内のデータ格納部（通常ハードディスク）に格納する。そのとき、スキャンコーンデータを基としてレイアウトデータをスキャンコーン毎に分割する。したがって、スキャンコーンリストデータと内部レイアウトデータとは常に１対１に対応することになり、一方を指定すると他方も同一部分が指定されることとなる。
【００４０】
これらに加えてスキャンコーンの回路図を表示させることもできる。このときには、スキャンコーンリストデータ処理部２１４からデータを受けて、もしくは内部レイアウトデータ処理部２２２からデータを受けてスキャンコーン回路図生成部２４０で回路図を生成し、回路図表示部２５０に回路図を表示する。この回路図生成方法は、回路図のＣＡＤ設計と同じ方法で生成することができる。
【００４１】
図２（Ａ）にスキャンコーンの一例の説明図を示す。設計された論理回路は、当初、組合せ回路６１と組合せ回路６３とが縦続接続されているが、スキャンデザイン法のＣＡＤに通すことにより分割されて、その間にスキャンセル（スキャンＦ／Ｆ）６０がスキャンセル６２に置き換えられ、結線され、このスキャンセルにシステムテスト時のテスト結果がＤ端子に入力される、この結果をスキャンセル（スキャンＦ／Ｆ）のパスを通してスキャンアウトすることにより、組合せ回路６１、６３の良否を判定する。ここで、スキャンセルとそのＤ入力に繋がっている組合せ回路を含めてスキャンコーンと称している。図２（Ａ）で示すと、組合せ回路６３とスキャンセル６２とでスキャンコーンが構成されている。同様に、組合せ回路６１とスキャンセル６０で一つのスキャンコーンが構成されている。そしてＩＣテスタで見つけた不良スキャンセルをこの装置で指示すると、図２（Ａ）で示す領域Ｘ、つまりスキャンセル６２と組合せ回路６３のスキャンコーンのレイアウトがレイアウト表示部２２３に表示され、その後に不良個所を絞っていく。
【００４２】
図２（Ｂ）はスキャンコーンリストの一例を示す図である。図２（Ａ）のスキャンセル６０に繋がっている組合せ回路６３がＮＡＮＤ２とＮＯＲ２とＩＮＶ１の回路であり、それらの入出力信号名はＭＡ１、ＭＡＩ１、ＭＡＡ１、等である記述がされている。同様にして、図２（Ａ）のスキャンセル６２に繋がっている組合せ回路６３がＩＮＶ１とＮＡＮＤ３とＡＮＤ２の回路であり、それぞれの入出力信号名が記述されている。
【００４３】
【発明の効果】
以上説明したように、本発明は上述のような構成をしているので次のような効果を生じる。
▲１▼ＬＳＩのＣＡＤ設計データの主なデータをほとんど用いて不良解析をすることができるので効率が良い。
▲２▼評価解析以前の予備段階で全て準備が完了するので、評価解析時に無駄が無い。
▲３▼事前にＬＳＩテスタで不良スキャンセルを見つけることができるので、この不良解析装置では、不良スキャンセルを指示することにより瞬時にその不良スキャンコーン故障候補箇所のレイアウトやネットリストあるいは回路図をそれぞれの表示部に表示させることができる。
▲４▼その不良スキャンコーン内部の不良と思われる部分を絞り込み、拡大してＳＥＭ像表示部でのＳＥＭ像や拡大されたレイアウト表示を検討することにより、容易に欠陥場所を見つけることができる。
▲５▼従来に比し、評価解析時間を格段に短縮でき、しかも操作や判定評価が容易にできるので、その技術的効果は大である。
【図面の簡単な説明】
【図１】本発明の一実施形態のＬＳＩ用不良解析装置の構成図である。
【図２】図２（Ａ）はスキャンコーンの一例の説明図、図２（Ｂ）はスキャンコーンリストの一例を示す図である。
【図３】ＬＳＩ用不良解析装置の従来例の構成図である。
【符号の説明】
１０ ネットリストデータ
２０ レイアウトデータ
３０ ネットリスト対レイアウト対応情報データ
４０ スキャンセルのセル名タイプ
５０ ＤＵＴ（ＬＳＩ）
５１ ２次電子
６０，６２ スキャンセル
６１，６３ 組合せ回路
１００ 荷電粒子線試験装置
１１０ 荷電粒子線
１１１ ＸＹステージ
１１５ ＳＥ検出器
１２０ ステージ制御回路
１２１ ステージ駆動部
１３０ 走査制御回路
１３１ 走査コイル駆動部
２００Ａ，２００Ｂ ＥＷＳ
２１０ スキャンコーン処理部
２１１ ネットリストデータ変換部
２１２ データ変換部
２１３ スキャン対組合せ回路解析部
２１４ スキャンコーンリストデータ処理部
２１５ ネットリスト表示部
２２０ レイアウト処理部
２２１ レイアウトデータ変換部
２２２ 内部レイアウトデータ処理部
２２３ レイアウト表示部
２３０ 対応処理部
２３１ データ変換部
２３２ スキャンコーン対レイアウト分割処理部
２４０ スキャンコーン回路図生成部
２５０ 回路図表示部
２６０ 試験装置制御部
２７０ ＳＥＭ像表示部
３００Ａ，３００Ｂ ＬＳＩ用不良解析装置
Claims (5)
- ＬＳＩ設計ＣＡＤデータを利用して、スキャン設計されたＬＳＩであるＤＵＴを不良解析するＬＳＩ用不良解析装置において、
レイアウトデータを入力してこれを内部レイアウトデータに変換し、スキャンコーンリストデータとの対応をとり、記憶する処理をしてレイアウト表示を行うレイアウト処理部と、
ネットリストデータを入力してこれを内部ネットリストデータに変換し、スキャンセルのセルタイプ名データを入力してこれを内部スキャンセルタイプ名データに変換し、前記内部ネットリストデータと前記内部スキャンセルタイプ名データとでスキャンコーンリストデータを生成し、前記内部レイアウトデータと対応をとり、記憶する処理をしてネットリスト表示を行うスキャンコーン処理部と、
ネットリスト対レイアウト対応情報データを入力してこれを内部データに変換し、該内部データでもって前記内部レイアウトデータと前記スキャンコーンリストデータとの対応をとる処理をする対応処理部とを有し、
対応付けられた前記内部レイアウトデータまたは前記スキャンコーンリストデータでもって不良解析を行うことを特徴とするＬＳＩ用不良解析装置。 - 故障辞書情報の入力部と不良情報の入力部もしくは認識部をさらに有し、不良情報よりＤＵＴの故障候補を前記故障辞書情報から選び出し、これに基づき不良解析を行なう、請求項１記載のＬＳＩ用不良解析装置。
- 荷電粒子線試験装置と、ＬＳＩ設計ＣＡＤデータを利用して前記荷電粒子線試験装置を制御するＥＷＳと、対応付けられた前記内部レイアウトデータまたは前記スキャンコーンリストデータでもって前記荷電粒子線試験装置を制御する試験制御部をさらに有する、請求項１また２記載のＬＳＩ用不良解析装置。
- 前記スキャーンコーン処理部は、
ネットリストデータを内部ネットリストデータに変換するネットリストデータ変換部と、
スキャンセルのセルタイプ名データを内部スキャンセルタイプ名データに変換するデータ変換部と、
前記内部ネットリストデータと前記内部スキャンセルタイプ名データとでもって複数のスキャンセルと該スキャンセルの組合せ回路ネットリストデータとを結合させて各スキャンコーンリストデータを生成するスキャンセル対組合せ回路解析部と、
前記スキャンコーンリストデータを前記内部レイアウトデータと対応をとり、記憶する処理を行うスキャンコーンリストデータ処理部と、
前記スキャンコーンリストデータのネットリストを表示するネットリスト表示部とで構成されている請求項１から３のいずれか１項記載のＬＳＩ用不良解析装置。 - 前記スキャーンコーンリストデータ処理部からのデータ、または前記内部レイアウトデータ処理部からのデータを受けてスキャンコーンの回路図を生成するスキャーンコーン回路図生成部と、生成されたスキャンコーン回路図を表示する回路図表示部とをさらに有する請求項４記載のＬＳＩ用不良解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25034196A JP3699215B2 (ja) | 1996-09-20 | 1996-09-20 | Ｌｓｉ用不良解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25034196A JP3699215B2 (ja) | 1996-09-20 | 1996-09-20 | Ｌｓｉ用不良解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1090366A JPH1090366A (ja) | 1998-04-10 |
| JP3699215B2 true JP3699215B2 (ja) | 2005-09-28 |
Family
ID=17206485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25034196A Expired - Fee Related JP3699215B2 (ja) | 1996-09-20 | 1996-09-20 | Ｌｓｉ用不良解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3699215B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6185707B1 (en) * | 1998-11-13 | 2001-02-06 | Knights Technology, Inc. | IC test software system for mapping logical functional test data of logic integrated circuits to physical representation |
-
1996
- 1996-09-20 JP JP25034196A patent/JP3699215B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1090366A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6185707B1 (en) | IC test software system for mapping logical functional test data of logic integrated circuits to physical representation | |
| US4761607A (en) | Apparatus and method for inspecting semiconductor devices | |
| US4996659A (en) | Method of diagnosing integrated logic circuit | |
| Hora et al. | An effective diagnosis method to support yield improvement | |
| US20080115029A1 (en) | iterative test generation and diagnostic method based on modeled and unmodeled faults | |
| KR20030051064A (ko) | 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템 | |
| KR102579578B1 (ko) | 반도체 적용을 위한 참조 이미지 생성 | |
| US5825191A (en) | IC fault location tracing apparatus and method | |
| WO2009035868A2 (en) | Intelligent inspection based on test chip probe failure maps | |
| JP3699215B2 (ja) | Ｌｓｉ用不良解析装置 | |
| JP3750270B2 (ja) | フォトマスク欠陥解析装置および欠陥解析方法 | |
| JP4131918B2 (ja) | 半導体集積回路の故障解析装置及び故障解析方法 | |
| JPH08185700A (ja) | 不良セル救済解析装置および救済解析方法 | |
| JP2970855B2 (ja) | 半導体記憶装置の検査方法 | |
| Komatsu et al. | An electron beam test system linked with a CAD database | |
| JP7499864B2 (ja) | 検査方法 | |
| CN104851817A (zh) | 电子束检测优化方法 | |
| JPH0321881A (ja) | Ｌｓｉ診断装置 | |
| Estores et al. | A Comprehensive Failure Analysis Approach Utilizing High-Resolution Targeted Patterns (HRTP) for ATPG Diagnosis Resolution Improvement, Test Coverage Resolution, and Further Fault Localization | |
| JPH11287848A (ja) | 回路の遅延特性を決定するシステム及び方法 | |
| JPH06181244A (ja) | 半導体装置の検査方法および装置 | |
| JPH0126536B2 (ja) | ||
| JPH11251389A (ja) | メモリｌｓｉ検査装置 | |
| JPH0799380B2 (ja) | 論理集積回路の故障診断方法 | |
| Winston | Computer aided design for test for electron beam systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041224 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20041224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050707 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |