[go: up one dir, main page]

JP3688699B2 - Electrical equipment - Google Patents

Electrical equipment Download PDF

Info

Publication number
JP3688699B2
JP3688699B2 JP2004127021A JP2004127021A JP3688699B2 JP 3688699 B2 JP3688699 B2 JP 3688699B2 JP 2004127021 A JP2004127021 A JP 2004127021A JP 2004127021 A JP2004127021 A JP 2004127021A JP 3688699 B2 JP3688699 B2 JP 3688699B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
drain
source
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004127021A
Other languages
Japanese (ja)
Other versions
JP2004326111A (en
Inventor
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004127021A priority Critical patent/JP3688699B2/en
Publication of JP2004326111A publication Critical patent/JP2004326111A/en
Application granted granted Critical
Publication of JP3688699B2 publication Critical patent/JP3688699B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は液晶表示装置もしくは類似の表示装置に関する。本発明は、特にアクティブマトリクス方式の表示装置およびその表示方法ならびにその作製方法に関する。本発明の目的の1つは白黒表示のディスプレーであって、階調表示のような高度な動作や高速動作が要求されないかわりに、見やすさと低価格が要求されるディスプレーに関する。特にこのような機能を備えるディスプレーは、各種のインフォメーションディスプレーのような読出専用の表示装置に使用されるものである。   The present invention relates to a liquid crystal display device or a similar display device. The present invention particularly relates to an active matrix display device, a display method thereof, and a manufacturing method thereof. One of the objects of the present invention is a display for black and white display, and relates to a display that requires high visibility and low cost, instead of requiring high-level operation and high-speed operation such as gradation display. In particular, a display having such a function is used for a read-only display device such as various information displays.

近年の各種OA機器の小型化、省電力化に伴い、ディスプレー装置も、従来の陰極線管(CRT)から、液晶ディスプレー(LCD)やプラズマディスプレーのようなフラットパネルディスプレー(FPD)に置き換えられつつある。特にLCDは電力消費量が小さいため携帯型の機器に用いられることとなった。   With recent miniaturization and power saving of various OA devices, display devices are being replaced from conventional cathode ray tubes (CRT) to flat panel displays (FPD) such as liquid crystal displays (LCD) and plasma displays. . In particular, LCDs are used in portable devices because of their low power consumption.

しかしながら、LCDにはまだ、解決すべき問題が多くある。現在、多く使用されているLCDは単純マトリクス型LCDと呼ばれるもので、液晶材料の名前を取って、STNLCDと称されることがある。STNLCDは作製が簡単であるので、コストが低く、広く普及している。   However, LCD still has many problems to be solved. Currently used LCDs are called simple matrix LCDs, and are sometimes called STNLCDs after taking the name of liquid crystal material. Since STNLCD is easy to manufacture, the cost is low and it is widely used.

しかし、液晶材料としてのSTNは、その材料本来の特徴である応答速度が極めて遅く、高速で動く物体の表示をおこなった場合には、物体に追従できず、表示できないという問題がある。   However, the STN as a liquid crystal material has a problem that the response speed, which is an original characteristic of the material, is extremely slow, and when an object that moves at high speed is displayed, the object cannot follow and cannot be displayed.

また、動作の方式から、1フレーム(通常は10〜30msec)に1つの画素が点灯している時間は、数10μsecから、数msecである。これはマトリクスの行数に反比例し、200行のマトリクスでは、1フレーム30msecとして、約150μsecしか点灯しない。このため、画面のコントラストは低く、また、画面を斜めから見たときに非常に見づらいという欠点を有している。さらに、画面の一部に非常に明るい、あるいは暗い部分があると、その周囲にまで影響がでてしまう現象(クロストーク)が生じる。   From the operation method, the time during which one pixel is lit in one frame (usually 10 to 30 msec) is from several tens of μsec to several msec. This is inversely proportional to the number of rows in the matrix, and in a 200-row matrix, only about 150 μsec is lit as 30 msec per frame. For this reason, the contrast of the screen is low, and it has the disadvantages that it is very difficult to see when the screen is viewed obliquely. Furthermore, if there is a very bright or dark part of the screen, a phenomenon (crosstalk) occurs that affects the surrounding area.

一方、近年では各画素にアクティブ素子を有し、これによって画素のスイッチングをおこなわせるという方式を有するLCDも提案され、市販されている。これらはアクティブマトリクス型LCDと総称されるが、アクティブ素子の種類によって、TFTLCDやMIMLCDと呼ばれる。TFTとは、薄膜トランジスタのことであり、MIMとは、金属/絶縁体/金属という構造を有するダイオードのことである。   On the other hand, in recent years, LCDs having a method of having an active element in each pixel and thereby switching the pixel have been proposed and are commercially available. These are collectively referred to as an active matrix LCD, but are referred to as TFTLCD or MIMLCD depending on the type of active element. The TFT is a thin film transistor, and the MIM is a diode having a metal / insulator / metal structure.

これらのLCDでは、1フレームの間に画素の点灯する時間は、1フレームにほぼ等しいためコントラストが高く、また視野角も広い。しかしながら、技術的な問題からその製造歩留りが低く、コストや販売価格が高く、現在のところ、高級なコンピュータのディスプレー程度にしか実用化されていない。   In these LCDs, the pixel lighting time during one frame is almost equal to one frame, so the contrast is high and the viewing angle is wide. However, due to technical problems, the production yield is low, the cost and the selling price are high, and at present, it is practically used only for the display of a high-class computer.

また、現在のLCDの需要は、主として携帯型のコンピュータに使用されている程度であるが、今後は、より広範囲な応用が期待されている。例えば、コードレス電話、携帯電話に付属したディスプレー、あるいは携帯型の電子辞書等のインフォメーションディスプレーという用途がある。そのような場合には、見やすさと低価格が要求され、さらには省電力も要求される。しかしながら、従来のLCDはその点で満足できるものではなかった。   In addition, the current demand for LCD is mainly used for portable computers, but in the future, a wider range of applications is expected. For example, there are uses such as a cordless phone, a display attached to a mobile phone, or an information display such as a portable electronic dictionary. In such a case, visibility and low price are required, and further power saving is required. However, conventional LCDs are not satisfactory in that respect.

例えば、STNLCDはコストが低いのであるが、上記のような問題点から見にくいものであった。また、TFTLCDには、大きく分けてアモルファスシリコンを使用したTFTを用いるTFTLCD(以下、a−SiTFTLCDという)とポリシリコンを使用したTFTを用いるTFTLCD(以下、ポリシリコンTFTLCDという)の2種類があるが、前者も後者も画像の見やすさには問題がないが、コスト的にはSTNLCDには太刀打ちできないものである。   For example, although the cost of STNLCD is low, it is difficult to see from the above problems. There are two types of TFTLCDs: TFTLCDs using TFTs using amorphous silicon (hereinafter referred to as a-Si TFTLCDs) and TFTLCDs using TFTs using polysilicon (hereinafter referred to as polysilicon TFTLCDs). Both the former and the latter have no problem in viewability of the image, but the STNLCD cannot compete with the cost.

特にa−SiTFTLCDを小型の読出専用ディスプレーとして使用する場合に、もっともコストを上昇させる要因の1つは駆動回路を内蔵できないため、ドライバーICをTAB法等によって接続しなければならず、このICの費用がコストアップの大きな部分を占めるようになる。   In particular, when an a-Si TFT LCD is used as a small read-only display, one of the most cost-increasing factors is that the drive circuit cannot be built in, so the driver IC must be connected by the TAB method or the like. Expenses will become a major part of the cost increase.

図3には、LCDの画素数(ドット数)と、コストの関係を示してある。この関係は概念的なものであり、半定量的なものである。STNLCDのような単純マトリクス方式では、マトリクスの作製自体は比較的容易であり、小規模マトリクスのコストの大部分はドライバーICによって占められる。すなわち、ドライバーICの数はマトリクスの端子数に比例するのに対し、ドット数は端子数の2乗に比例し、結局、ドライバーICの価格はドット数の平方根に比例し、小規模マトリクスではICの価格によってコストが支配される。図の単純マトリクス:TABにその様子を示す。   FIG. 3 shows the relationship between the number of pixels (number of dots) of the LCD and the cost. This relationship is conceptual and semi-quantitative. In a simple matrix system such as STNLCD, the matrix itself is relatively easy to manufacture, and most of the cost of the small-scale matrix is occupied by the driver IC. That is, the number of driver ICs is proportional to the number of terminals in the matrix, while the number of dots is proportional to the square of the number of terminals, and the price of the driver IC is proportional to the square root of the number of dots. Cost is controlled by the price of. This is shown in the simple matrix: TAB in the figure.

a−SiTFTLCDでは、マトリクスの作製が複雑で自体の歩留りが低く、単純マトリクスに比べて全体的に上方にシフトする。図のa−SiTFT:TABにその様子を示す。a−SiTFTLCDでは小規模マトリクスと大規模マトリクスでその価格に占める要素が異なる。小規模マトリクスではSTNLCDと同様にドライバーICの価格がコストの大きな部分を占める。一方、大規模マトリクスでは、マトリクスの歩留り低下によるコストが大きな要素となる。   In the a-Si TFT LCD, the production of the matrix is complicated and the yield of itself is low, and the whole is shifted upward as compared with the simple matrix. The situation is shown in a-SiTFT: TAB in the figure. In the a-Si TFT LCD, the elements occupying the price are different between the small matrix and the large matrix. In the small-scale matrix, the price of the driver IC occupies a large part of the cost as in the STNLCD. On the other hand, in a large-scale matrix, the cost due to a decrease in matrix yield is a major factor.

ポリシリコンTFTLCDでは、ドライバーICは、ポリシリコンによってマトリクス作製と同時に作製できるのでICを装着する必要はなく、したがって、ドライバーICはコストの要因には入らない。特にドライバーICの装着は技術的にも問題があり、小型化を思考する目的は本来適さないものである。したがって、ポリシリコンTFTLCDは、小型化が可能であることも特徴とする。しかしながら、ポリシリコンTFTLCDはa−SiTFTLCD以上にマトリクス自体の作製が難しく、ドット数が増加するにしたがって、コストは著しく増加する。しかしながら、小規模マトリクスではドライバーICのコスト要因がないため、図の完全ポリシリコンTFTにその様子を示すように、a−SiTFTLCDと競合できるコストとなっている。   In the polysilicon TFT LCD, the driver IC can be manufactured simultaneously with the matrix formation by using polysilicon, so that it is not necessary to mount the IC, and therefore the driver IC does not enter the cost factor. In particular, the mounting of the driver IC is technically problematic, and the purpose of thinking about miniaturization is not originally suitable. Therefore, the polysilicon TFT LCD is also characterized in that it can be miniaturized. However, the polysilicon TFTLCD is more difficult to produce the matrix itself than the a-Si TFTLCD, and the cost increases remarkably as the number of dots increases. However, since there is no cost factor for the driver IC in the small-scale matrix, the cost is competitive with the a-Si TFT LCD as shown in the complete polysilicon TFT in the figure.

さて、a−SiTFTLCDでも、ドライバーをa−Siで構成できれば図の点線(完全a−SiTFT)に示すように、STNLCDと競合できる。しかしながら、従来のTFTLCD方式ではそれは不可能であった。すなわち、例えば、160×100の比較的小規模なマトリクスを考えた場合に、通常の動作ではフレーム周波数が30Hzであるので、特にデータ線のドライバーには、480kHzの信号が入力される。しかしながら、a−SiTFTでは、このような高速動作に追随できない。同様なことは、カドミウム・セレニウム(CdSe)系の半導体等の化合物半導体においてもなりたつ。これらの半導体材料がアクティブ素子として積極的に用いられない背景には、その毒性や資源的な問題もあるが、その応答速度が低いということも重大な問題となっている。   Now, an a-Si TFT LCD can compete with an STN LCD as shown by a dotted line (complete a-Si TFT) in the figure if the driver can be composed of a-Si. However, this is not possible with the conventional TFT LCD system. That is, for example, when a relatively small matrix of 160 × 100 is considered, since the frame frequency is 30 Hz in normal operation, a signal of 480 kHz is input especially to the data line driver. However, the a-Si TFT cannot follow such high speed operation. The same applies to compound semiconductors such as cadmium selenium (CdSe) based semiconductors. In the background that these semiconductor materials are not actively used as active elements, there are toxic and resource problems, but the low response speed is also a serious problem.

この困難を避けるにはフレーム周波数を低下させればよい。特に、動画を表示する必要のない場合にはフレーム周波数の低下は何ら問題がないように思えるのであるが、現在のTFTLCDの技術的な問題から、フレーム走査の様子が目に見え、画面が極めて見にくくなる。   To avoid this difficulty, the frame frequency may be lowered. In particular, when it is not necessary to display a moving image, it seems that there is no problem with a decrease in the frame frequency. However, due to the technical problem of the current TFTLCD, the state of frame scanning is visible and the screen is extremely It becomes difficult to see.

従来の液晶材料としてTN液晶を用いたTFTLCDの画素回路とその動作例を図2に示す。TFTのゲイト電極は選択線(ゲイト線ともいう)に、また、ドレインはデータ線(ドレイン線ともいう)に接続され、ソースは画素電極に接続されている。そして、画素電極の対向電極は共通電極として通常は一定の電圧に保たれている。一般には接地されている。   FIG. 2 shows a pixel circuit of a TFTLCD using TN liquid crystal as a conventional liquid crystal material and an operation example thereof. The gate electrode of the TFT is connected to a selection line (also called a gate line), the drain is connected to a data line (also called a drain line), and the source is connected to a pixel electrode. The counter electrode of the pixel electrode is normally kept at a constant voltage as a common electrode. Generally grounded.

図2(B)に示すように、選択線には、周期的にパルスを印加し、また、データ線には画素の情報を電圧信号として印加する。選択線のパルスの周期は、通常の動作では1フレームの周期であり、典型的には10〜30msecである。また、パルスの幅は、周期をマトリクスの行数で割ったもの程度、もしくはそれ以下であり、例えばインフォメーションディスプレー等に使用されるような比較的小型の100行のマトリクスでは100〜300μsecである。   As shown in FIG. 2B, a pulse is periodically applied to the selection line, and pixel information is applied to the data line as a voltage signal. The pulse period of the selection line is a period of one frame in a normal operation, and is typically 10 to 30 msec. The pulse width is about the period divided by the number of rows of the matrix or less, and is 100 to 300 μsec in a relatively small 100-row matrix used for information display, for example.

また、データ線の信号は、画素を点灯状態するときには電圧状態とし、消灯状態とするときは非電圧状態とする。また、電圧状態の極性は周期的に入れ換えられる。これは、TN液晶材料に長時間にわたって、直流をかけた場合には、電気分解を起こして劣化してしまうからである。この動作を交流化という。   The signal on the data line is in a voltage state when the pixel is turned on, and in a non-voltage state when the pixel is turned off. Also, the polarity of the voltage state is periodically switched. This is because, when a direct current is applied to the TN liquid crystal material for a long time, it causes electrolysis and deteriorates. This operation is called alternating current.

さて、このような信号の印加されたTFTのソース側の信号はV1に示すようになる。最初に選択線のパルスの印加によって、TFTはON状態となって、ソースの電圧はドレインの電圧と同じになろうと上昇する。しかし、パルスが切れると同時に、TFTのゲイト電極とソース領域の間の寄生容量のためにΔVだけ電圧の効果がある。その後は、TFTはOFF状態になるので、画素電極は電気的に浮いた状態となり、TFTのリーク電流によって次第に電圧は低下する。 Now, the signal on the source side of the TFT to which such a signal is applied becomes as indicated by V 1 . First, by applying the pulse of the selection line, the TFT is turned on, and the source voltage rises to be the same as the drain voltage. However, at the same time that the pulse is cut off, there is a voltage effect of ΔV due to the parasitic capacitance between the gate electrode and the source region of the TFT. After that, since the TFT is turned off, the pixel electrode is in an electrically floating state, and the voltage gradually decreases due to the leakage current of the TFT.

次に、再び、選択線にパルスが印加され、TFTがON状態となるとソースの電圧は、今度は負のドレイン電圧に近づく。その後、パルスが切れるとともに、やはり寄生容量の影響でΔVだけ電圧が負にシフトし、リーク電流によって電圧は減衰する。最後の選択線のパルスが印加されたときにはドレインの電圧は0であるので、画素電極に蓄えられていた電荷が放出され、V1は0となる。 Next, when a pulse is applied to the selection line again and the TFT is turned on, the source voltage approaches the negative drain voltage this time. Thereafter, the pulse is cut off, and the voltage is negatively shifted by ΔV due to the parasitic capacitance, and the voltage is attenuated by the leakage current. When the last selection line pulse is applied, the drain voltage is 0, so the charge stored in the pixel electrode is released and V 1 becomes 0.

もし、フレーム周波数を低下させると、このような電圧の変動がフレーム周波数で目に見えるようになる。フレーム周波数の低下は10Hzが限度である。   If the frame frequency is lowered, such voltage fluctuation becomes visible at the frame frequency. The decrease in frame frequency is limited to 10 Hz.

もう1つの解決方法は、ドライバーICだけをポリシリコンで作製しようとするものであるが、ガラス基板の種類を限定しないためには、通常行われるような高温でのアニールができないため、レーザーアニール等の高度な技術を採用しなければならない。しかしながら、レーザーアニールはまだ、その技術が確立していない上、量産性に劣る方法である。   Another solution is to make only the driver IC with polysilicon, but in order not to limit the type of glass substrate, annealing at a high temperature as usual is not possible, so laser annealing, etc. Advanced technology must be adopted. However, laser annealing has not been established yet and is inferior in mass productivity.

本発明は、特に動画を表示する必要のない表示装置において、コストの面で単純マトリクス方式に対抗でき、アクティブマトリクス方式と同等な画質を実現できる新しいアクティブマトリクス方式と、その表示装置を提供するものである。   The present invention provides a new active matrix system capable of competing with the simple matrix system in terms of cost and capable of realizing an image quality equivalent to that of the active matrix system, and a display device thereof, particularly in a display device that does not need to display moving images. It is.

特に本発明は、画素マトリクスと周辺のドライバー回路をa−SiTFTあるいはそれと同様な比較的低温で作製できるTFTで同時に形成することによってドライバーICを不要とし、歩留りの向上と低コスト化を実現せんとするものである。   In particular, the present invention eliminates the need for a driver IC by simultaneously forming a pixel matrix and a peripheral driver circuit using a-Si TFTs or similar TFTs that can be manufactured at a relatively low temperature, thereby improving yield and reducing costs. To do.

先に述べたように、特に動画を表示する必要のないディスプレーにおいてはフレーム周波数を低下させることはa−SiTFTあるいはCdSe系半導体様な低移動度半導体を用いたTFTをドライバー回路に使用するうえで重要な方法である。しかしながら、フレーム周波数の低下によってちらつきのような目に見える画質の劣化を引き起こすことがあってはならない。   As described above, especially in a display that does not need to display a moving image, the frame frequency is lowered when a TFT using a low mobility semiconductor such as an a-Si TFT or a CdSe-based semiconductor is used in a driver circuit. It is an important method. However, a reduction in frame frequency should not cause visible image quality degradation such as flicker.

ところで、従来の考えでは、フレーム周波数には、交流化の周波数という意味と書換えの周波数という意味が重なっていた。仮にその両者が分離されていたとしても、書換え周波数は交流化の周波数よりも大きいのが当然であった。ここで、本文で使用する書換えという言葉について注意しておく。本文では、書換えは表示内容の変化だけを意味するのではなく、表示内容は同じであっても、あらたに外部から信号が注入されること、あるいはその機会があることを意味する。したがって、従来のTFTLCDにおいて、あるフレームで点灯状態であった画素が、次のフレームでも点灯状態を維持することも、そのために選択線にパルスが印加されると同時にデータ線に信号が送られるので、書き換えられたと表現することとする。   By the way, in the conventional idea, the meaning of the frequency of alternating current and the meaning of the rewriting frequency overlapped with the frame frequency. Even if both were separated, it was natural that the rewrite frequency was higher than the AC frequency. Note the word “rewrite” used in the text. In this text, rewriting does not only mean a change in display content, but it means that a signal is newly injected from outside or there is an opportunity even if the display content is the same. Therefore, in a conventional TFT LCD, a pixel that is lit in a certain frame maintains a lit state in the next frame. Therefore, a pulse is applied to the selection line and a signal is sent to the data line at the same time. Let us say that it has been rewritten.

さて、フレーム周波数は視覚的な問題から10Hz以下とすることはできないことは先に述べた。本発明では、交流化と書換えを明確に区別し、両者を独立に制御することによって、先のような問題点を解決しようとするのである。これらの要素が分離された場合には、視覚に影響を及ぼすのは交流化周波数であって、書換えの周波数ではないことは明らかであろう。例えば、セグメント方式のLCDでは、実質的に書換えという動作は交流化の動作とは全く別のものである。実際、電卓のLCDの書換えの周波数は極めて遅い。しかしながら、交流化の周波数は30Hz程度である。電池の消耗等によってLCDの表示がちらつくのは、交流化周波数の低下によるものであって、書換えの周期が落ちたからではない。   As described above, the frame frequency cannot be 10 Hz or less due to visual problems. In the present invention, it is intended to solve the above-mentioned problems by clearly distinguishing between alternating current and rewriting and controlling both independently. If these elements are separated, it will be clear that it is the alternating frequency that affects the vision, not the rewriting frequency. For example, in a segment type LCD, the rewriting operation is substantially different from the AC operation. In fact, the frequency of rewriting the calculator's LCD is very slow. However, the frequency of alternating current is about 30 Hz. The reason why the display on the LCD flickers due to battery depletion or the like is due to a decrease in the AC frequency, not because the cycle of rewriting has decreased.

本発明においても、ちらつきを防止するためには交流化の周波数は10Hz以上としなければならない。しかしながら、書換えの周波数は1Hzあるいはそれ以下とすることを必要とする。   Also in the present invention, in order to prevent flickering, the alternating frequency must be 10 Hz or more. However, the rewriting frequency needs to be 1 Hz or less.

例えば、書換えを1Hzとすれば、160×100ドットのLCDのデータ線のドライバーに送られる信号は、従来の30分の1の16kHzであり、a−SiTFTでも十分に駆動可能な速度である。   For example, if rewriting is 1 Hz, the signal sent to the driver of the data line of the LCD of 160 × 100 dots is 1/30 of the conventional 16 kHz, which is a speed that can be sufficiently driven even by the a-Si TFT.

さて、このような目的を達成するためには、従来のようなTFTLCD方式は極めて不適切なものである。従来のTFTLCDでは、1つのTFTに、画素の選択と、画素への電圧の供給という2つの役割を担わせていたからである。したがって、本発明ではこの2つの役割をそれぞれのアクティブ素子に分離して担わせる。ここでは、画素の選択をおこなう素子を第1素子、第1素子の出力を受けて画素への電圧の供給をおこなう素子を第2素子とする。   In order to achieve such an object, the conventional TFT LCD system is extremely inappropriate. This is because in the conventional TFT LCD, one TFT has two roles of pixel selection and voltage supply to the pixel. Therefore, in the present invention, these two roles are separated from each active element. Here, an element that selects a pixel is a first element, and an element that receives the output of the first element and supplies a voltage to the pixel is a second element.

これらの素子は、TFTや各種ダイオードのようなアクティブ素子、あるいはそれらと抵抗、コンデンサーのような受動素子によって構成される。これらの作製に際しては、a−Siもしくはそれと同等な条件で作製されるものが望まれ、600℃以上の高温プロセスの採用は避けられる。   These elements are constituted by active elements such as TFTs and various diodes, or passive elements such as resistors and capacitors. In these productions, those produced under a-Si or equivalent conditions are desired, and the use of a high-temperature process at 600 ° C. or higher is avoided.

もっとも単純には、図1(A)に示すように2つのTFTを、それぞれ第1素子(Tr1)、第2素子(Tr2)としたものである。本発明では画素の書換えにかかわらず、交流化をおこなうという意味で従来のTFTLCD方式にはない、電圧供給線をもうける必要がある。各配線との接続に関しては、図に示すようにTr1のソースまたはドレインの一方をデータ線に、ゲイト電極を選択線に接続し、ソースまたはドレインの他方はTr2のゲイト電極に接続する。また、Tr2のソースまたはドレインの一方は電圧供給線に、ソースまたはドレインの他方は画素電極にそれぞれ接続する。 Most simply, as shown in FIG. 1A, the two TFTs are the first element (Tr 1 ) and the second element (Tr 2 ), respectively. In the present invention, it is necessary to provide a voltage supply line that does not exist in the conventional TFT LCD system in the sense that alternating current is performed regardless of pixel rewriting. As shown in the drawing, one of the source and drain of Tr 1 is connected to the data line, the gate electrode is connected to the selection line, and the other of the source and drain is connected to the gate electrode of Tr 2 as shown in the figure. One of the source and drain of Tr 2 is connected to the voltage supply line, and the other of the source and drain is connected to the pixel electrode.

この例についての動作を、図1(B)を参考に以下に記す。ここでは、簡単のために、交流化が2回おこなわれる間に、書換えが1回おこなわれるものとする。もちろん、交流化が10回おこなわれる間に書換えが1回おこなわれる場合や、交流化が30回おこなわれる間に書換えが1回おこなわれる場合も同様に拡張して考えられる。   The operation of this example will be described below with reference to FIG. Here, for the sake of simplicity, it is assumed that rewriting is performed once while AC is performed twice. Of course, the case where the rewriting is performed once while the AC is performed 10 times or the case where the rewriting is performed once while the AC is performed 30 times can be similarly expanded.

この例では、最初、消灯状態であった画素が、点灯されて、つぎの書換えの際に再び、消灯されるものとする。選択線VGには、従来のようにパルスが規則的に印加される。一方、データ線にも必要な信号が印加される。データ線に印加される信号は正と負の2値、あるいは電圧状態と非電圧状態の2値とする。ここではTr1もTr2もNMOSであるとする。また、画素の対向電極の電位を0とする。 In this example, it is assumed that the pixel that was initially turned off is turned on and turned off again at the next rewriting. The select line V G, a pulse as in the prior art are regularly applied. On the other hand, necessary signals are also applied to the data lines. The signal applied to the data line is a binary value of positive and negative, or a binary value of a voltage state and a non-voltage state. Here, it is assumed that both Tr 1 and Tr 2 are NMOS. In addition, the potential of the counter electrode of the pixel is set to zero.

最初に選択線にパルスが印加されたときには、データ線の信号が正であったので、Tr1のソース側の電位V1は、正の値となり、従来のTFTLCDの場合と同様に電圧が増大して、パルスの終了によって下落し、以後、自然に放電する。この放電に要する時間は、Tr1のOFF抵抗と、Tr2のゲイト電極とチャネル間の容量Cによって決定される。例えば、a−SiTFTでは、OFF抵抗として1013Ω程度であり、また、Cとしては10-13F程度であるので、減衰定数は1秒程度である。すなわち1秒経過後に電圧は約40%になっている。よりCを大きくすることによって、この時間を延ばすことも可能である。 When a pulse is first applied to the selection line, since the signal on the data line is positive, the potential V1 on the source side of Tr 1 becomes a positive value, and the voltage increases as in the case of the conventional TFTLCD. It falls at the end of the pulse, and then discharges spontaneously. The time required for this discharge is determined by the OFF resistance of Tr 1 and the capacitance C between the gate electrode of Tr 2 and the channel. For example, in the a-Si TFT, the OFF resistance is about 10 13 Ω and the C is about 10 −13 F, so the attenuation constant is about 1 second. That is, the voltage is about 40% after 1 second. It is also possible to extend this time by increasing C.

さて、一方、電圧供給線には選択線のパルスに同期した信号が送られるが、この電圧供給線は画素駆動の交流化という目的から、図に示すように交流パルスが送られる。ここでは、選択パルス1回につき、電圧供給線の信号極性は、正と負に2回変化する。もちろん、選択パルス1回について、より多く極性を変化させても構わない。   On the other hand, a signal synchronized with the pulse of the selection line is sent to the voltage supply line, but an AC pulse is sent to the voltage supply line as shown in FIG. Here, for each selection pulse, the signal polarity of the voltage supply line changes twice, positive and negative. Of course, the polarity may be changed more for one selection pulse.

Tr2のゲイト電極には既に正の電圧がかかっているので、Tr2はON状態であり、電圧供給線の電圧がそのまま画素電極に印加され、画素電極の電圧V2は、図1(B)に示すように最初、負の値をとり、その後、電圧供給線の電圧が反転するにしたがって、正の値をとる。本発明の特徴とも言えることであるが、このような2段階の動作によって、画素には、電圧供給線の電圧と実質的に同じ電圧が供給され、しかも、これは従来のように自然放電によって減少することはない。したがって、明確に白黒が判別される。 Since the gate electrode of Tr 2 already takes a positive voltage, Tr 2 is turned ON, the voltage of the voltage supply line is directly applied to the pixel electrode, the voltage V 2 of the pixel electrode, FIG. 1 (B As shown in (1), it first takes a negative value, and then takes a positive value as the voltage of the voltage supply line is inverted. As can be said to be a feature of the present invention, the pixel is supplied with substantially the same voltage as the voltage of the voltage supply line by such a two-step operation, and this is caused by natural discharge as in the prior art. There is no decrease. Therefore, black and white is clearly discriminated.

次に、再び、選択線にパルスが印加される。このときにはデータ線の電圧は0であるので、Cに蓄えられていた電荷は放電し、V1は0となる。これによって、Tr2もOFF状態となり、画素への電圧の供給はストップする。 Next, a pulse is again applied to the selection line. At this time, since the voltage of the data line is 0, the electric charge stored in C is discharged and V 1 becomes 0. As a result, Tr 2 is also turned off, and the supply of voltage to the pixel is stopped.

従来であれば、交流化の周期は書換えの周期と同じかもしくは長かったために、選択線に点線で示すようなパルスを印加しなければならなかった。しかしながら、本発明によって、そのパルスは不要となり、動作信号は2分の1となる。   In the prior art, since the AC cycle was the same as or longer than the rewrite cycle, it was necessary to apply a pulse as shown by a dotted line to the selection line. However, according to the present invention, the pulse is unnecessary and the operation signal is halved.

本発明の効果をさらに考えてみれば、例えば、図1と同様な手法によって、1秒に1回書換えをするとすれば、これは従来の速度の30分の1である。ということは、選択線に印加されるパルスもデータ線の信号も30倍長くできる。例えば、選択線のパルスであれば、従来は200行のマトリクスでは100μsec程度であったが、本発明ではその30倍の3msecとできる。このことは、TFTの動作が遅くとも、確実に応答して必要な電圧を充電・供給できることを意味している。従来では、a−SiTFTの動作が困難な短時間での応答であったので、各TFTの特性のばらつきによって、充電の十分な画素とそうでない画素が生じ、画質の悪化につながった。   Considering the effect of the present invention further, for example, if rewriting is performed once per second by the same method as in FIG. 1, this is 1/30 of the conventional speed. This means that both the pulse applied to the selection line and the data line signal can be 30 times longer. For example, in the case of a pulse of a selection line, the conventional method has been about 100 μsec in a 200-row matrix, but in the present invention, it can be 30 times 3 msec. This means that even if the operation of the TFT is slow, it is possible to charge and supply the necessary voltage in a reliable response. Conventionally, since the response of the a-Si TFT was difficult in a short time, due to variations in characteristics of each TFT, a sufficiently charged pixel and a non-charged pixel were generated, leading to deterioration in image quality.

本発明では、すでに2段のTFTの動作によって、半アナログ的な電圧が画素に印加されることはないが、さらに、このような特徴によって、TFTの不良を減らし、歩留りの向上に寄与する。   In the present invention, a semi-analog voltage is not applied to the pixel by the operation of the two-stage TFT. However, such a feature reduces TFT defects and contributes to an improvement in yield.

この説明ではTFTとしては、a−SiTFTを用いることが望ましい。そして、どちらにもNMOSのa−SiTFTを用いてもよいが、Tr1にはエンハンスメント型のTFTを、Tr2にはデプレッション型のTFTを用いてもよい。a−SiTFTを用いるにあたっては、PMOSは動作速度が著しく遅いので目的に適さない。しかしながら、アモルファスシリコンとポリシリコンの中間的な状態のシリコン半導体ではホールの移動度もかなり大きいので、PMOSが使用できる。その場合には周辺回路もCMOSとすることができる。 In this description, it is desirable to use an a-Si TFT as the TFT. In either case, an NMOS a-Si TFT may be used, but an enhancement type TFT may be used for Tr 1 and a depletion type TFT may be used for Tr 2 . When an a-Si TFT is used, PMOS is not suitable for the purpose because its operation speed is extremely slow. However, in a silicon semiconductor in an intermediate state between amorphous silicon and polysilicon, the mobility of holes is considerably large, so that PMOS can be used. In that case, the peripheral circuit can also be a CMOS.

本発明の装置の全体的な構成の例を図4に示す。このLCDのドット数は、例えば320×480(通常のラップトップ型コンピュータの画面の半分)とする。しかしながら、画面は大きくは上下左右に4分割され、それぞれ、LCDマトリクス(406)の横に配置された4つの選択線および電圧供給線のドライバー(401)によって駆動される。さらに、4つに分割された画面はそれぞれさらに半分に分割され、上下に設けられたデータ線のドライバー(402)によって駆動される。各ドライバーは、ワイヤボンディング端子(403)から、ワイヤボンディング法によって接続された配線(405)によって外部の回路と接続される。   An example of the overall configuration of the apparatus of the present invention is shown in FIG. The number of dots of this LCD is, for example, 320 × 480 (half the screen of a normal laptop computer). However, the screen is roughly divided into four parts, top, bottom, left, and right, and driven by four selection lines and voltage supply line drivers (401) arranged beside the LCD matrix (406). Further, each of the four divided screens is further divided in half and driven by a data line driver (402) provided above and below. Each driver is connected to an external circuit from a wire bonding terminal (403) by wiring (405) connected by a wire bonding method.

例えば、左下の画面に注目すれば、ここにある画素は全体の8分の1の、19200である。もし、1秒間に1回だけ書き換えるという動作をおこなうのであれば、データ線のドライバー402に配線405から送られる信号の周波数は、19.2kHzである。また、選択線および電圧供給線に送られる信号は、電圧供給線には最低でも1つの行について30Hzの信号が送られる必要があり、行数は240行の半分の120行(他の120行は反対側のドライバーが受け持つ)なので、3.6kHzの信号が送られる。いずれも、周波数としては極めて小さいものであって、ドライバーをa−SiTFTで構成したとしてもほとんど問題とならない。   For example, if attention is paid to the screen on the lower left, the number of pixels here is 1/8, 19200. If the operation of rewriting once per second is performed, the frequency of the signal sent from the wiring 405 to the data line driver 402 is 19.2 kHz. Further, the signal sent to the selection line and the voltage supply line needs to be sent to the voltage supply line with a signal of 30 Hz for at least one row, and the number of rows is 120 rows which is half of 240 rows (the other 120 rows). Because the driver on the other side is responsible), a 3.6 kHz signal is sent. In either case, the frequency is extremely small, and even if the driver is composed of an a-Si TFT, there is almost no problem.

さらに、このようにドライバー回路をマトリクスと同時に形成した場合には、そのためによる歩留りの低下はほとんど無視できる。
本発明ではTr2のゲイト電極とチャネル間の容量Cが特に問題となる。先に述べたように、V1の電位を維持するにあたって、Tr1のOFF抵抗とCがそのパラメータとなる。TFTのOFF抵抗はチャネルの厚さや幅を変更することによってある程度可変である。しかし、1013Ω以上の高抵抗を達成することは難しい。一方、Cは、Tr2のゲイト電極のサイズによって決定される。例えば、10×100μm2のゲイト電極で、絶縁膜の厚さが100nmであれば、Cは10-13〜10-12Fである。絶縁膜として誘電率の高い窒化珪素を用いればCは大きくなる。
Further, when the driver circuit is formed at the same time as the matrix in this way, a decrease in yield due to that is negligible.
In the present invention, the capacitance C between the gate electrode of Tr2 and the channel is particularly problematic. As described above, in maintaining the potential of V 1 , the OFF resistance of Tr 1 and C are its parameters. The OFF resistance of the TFT can be varied to some extent by changing the thickness and width of the channel. However, it is difficult to achieve a high resistance of 10 13 Ω or higher. Meanwhile, C is is determined by the size of the gate electrode of Tr 2. For example, if the gate electrode is 10 × 100 μm 2 and the thickness of the insulating film is 100 nm, C is 10 −13 to 10 −12 F. If silicon nitride having a high dielectric constant is used as the insulating film, C increases.

Tr2のゲイト電極に10×100μmもの面積を使用することは開口率の低下につながり望ましくない。実際、これ以上、大きな面積をTFTのために割くことは賢明ではない。そこで、この矛盾を解決するには、電圧供給線に、Tr1のソース電極・配線を重ねるとよい。このようにすると、開口率を落とさずに大きな容量を得ることができる。その際には、層間絶縁物に誘電率の大きな材料を使用することも方法の1つである。 Use of an area of 10 × 100 μm for the gate electrode of Tr 2 is undesirable because it leads to a decrease in aperture ratio. In fact, it is not wise to divide a larger area for the TFT. Therefore, in order to solve this contradiction, it is preferable to overlap the source electrode / wiring of Tr 1 on the voltage supply line. In this way, a large capacity can be obtained without reducing the aperture ratio. In that case, the use of a material having a large dielectric constant for the interlayer insulator is one of the methods.

このように、Tr1に大きなCを接続するので、Tr1のON/OFFの動作速度の低下を懸念する人がいるかもしれない。しかしながら、本発明では、各データ線の信号も選択線のパルスの従来よりかなり長く、例えば、30倍の長い間持続する。一方、従来のTFTLCDでは、負荷である画素電極の容量は10-13F程度であった。本発明の場合には、従来と同程度もしくは1桁程度大きな負荷容量が要求されるが、応答速度が10分の1以下に低下しているので、全く問題はないばかりか、従来よりも余裕をもって応答・動作することができる場合もある。 Thus, since the connection to large C to Tr 1, there may be some who are concerned about a reduction in the operating speed of the ON / OFF Tr 1. However, in the present invention, the signal of each data line is also considerably longer than the conventional selection line pulse, for example, 30 times longer. On the other hand, in the conventional TFTLCD, the capacity of the pixel electrode as a load is about 10 −13 F. In the case of the present invention, a load capacity that is about the same as that of the prior art or about an order of magnitude larger is required. You may be able to respond and operate with

本発明によって、表示の書換え(維持も含む)をおこなう場合には、交流化のタイミングにあわせて適当な行数ごとにおこなう方法がある。例えば図5に示すような方法である。例えば、100行のマトリクスとしよう。そして、第1行と第21行と第41行と第61行と第81行の5つの行の電圧供給線は同期して同じ信号を印加されるものとする。同様に、第2行と第22行と第42行と第62行と第82行の5つの行、および他の行もそれぞれ組を作り、それぞれ同期して動作するものとする。   According to the present invention, when display rewriting (including maintenance) is performed, there is a method for performing appropriate number of lines in accordance with the timing of AC conversion. For example, the method shown in FIG. For example, let's say a 100 row matrix. It is assumed that the same signal is applied to the voltage supply lines in the five rows of the first row, the 21st row, the 41st row, the 61st row, and the 81st row in synchronization. Similarly, the 5th row of the 2nd row, the 22nd row, the 42nd row, the 62nd row and the 82nd row, and the other rows also form a set and operate in synchronization with each other.

最初の交流化のとき(図5(A))には、第1行から第20行までの画素の書換えが行われるものとしよう。このとき、第1行の画素には選択線にパルスと電圧供給線には正の電圧が印加される。一方、第21行やその他の第1行に同期して動く他の画素についても電圧供給線には電圧が印加されるが、選択線にはパルスは印加されない。したがって、このときには5つの組となって動作する行のうち、第1行しか書換えはおこなわれない。他の組についても同様で、結局、このときには第1行から第20行までだけが書換えられる。   It is assumed that the pixels from the first row to the 20th row are rewritten at the time of the first alternating operation (FIG. 5A). At this time, a pulse is applied to the selection line and a positive voltage is applied to the voltage supply line to the pixels in the first row. On the other hand, the voltage is applied to the voltage supply line for other pixels moving in synchronization with the 21st row and other first rows, but no pulse is applied to the selection line. Therefore, at this time, only the first line among the lines operating in five groups is rewritten. The same applies to the other groups, and eventually only the first to twentieth lines are rewritten at this time.

次に、第21行には選択線にパルスと同時に電圧供給線には負の電圧が印加されたとしよう。しかし、このときには同期して動作する第1行やその他の行には選択線にパルスは印加されない。電圧供給線には第21行と同様に電圧が印加される。他の行の組についても同様で、図5(B)に示すように、第21行から第40行までだけが書き換えられる。   Next, in the 21st row, it is assumed that a negative voltage is applied to the voltage supply line simultaneously with the pulse on the selection line. However, at this time, no pulse is applied to the selection line in the first row and other rows operating in synchronization. A voltage is applied to the voltage supply line as in the 21st row. The same applies to other sets of rows, and only the 21st to 40th rows are rewritten as shown in FIG.

以後、同様な操作を繰り返す。図5(C)では第41行から第60行までが書き換えられるが、このときには電圧供給線には正の電圧が印加される。図5(D)では第61行から第80行までが書き換えられるが、このときには電圧供給線には負の電圧が印加される。図5(E)では第81行から第100行までが書き換えられるが、このときには電圧供給線には正の電圧が印加される。   Thereafter, the same operation is repeated. In FIG. 5C, lines 41 to 60 are rewritten. At this time, a positive voltage is applied to the voltage supply line. In FIG. 5D, lines 61 to 80 are rewritten. At this time, a negative voltage is applied to the voltage supply line. In FIG. 5E, the 81st to 100th rows are rewritten. At this time, a positive voltage is applied to the voltage supply line.

このようにして、図5(F)では、再び第1行から第20行までが書き換えられることとなる。このとき、電圧供給線に印加される電圧は負である。図5(A)から(E)までの間に、各画素は1回書き換えられたのであるが、画素の電圧は正、負、正、負、正というように5回変化している。このことこそ、まさに本発明の特徴となるべきことである。すなわち、交流化の周期よりも書換えの周期の方が長い。特に本発明ではこの周期の比率を30倍やそれ以上とすることによってドライバー回路の負担を著しく減少させるのである。   In this way, in FIG. 5F, the first to twentieth rows are rewritten again. At this time, the voltage applied to the voltage supply line is negative. Each pixel is rewritten once between FIGS. 5A to 5E, but the voltage of the pixel changes five times such as positive, negative, positive, negative, and positive. This is exactly what is characteristic of the present invention. That is, the rewriting cycle is longer than the AC cycle. In particular, in the present invention, the load on the driver circuit is remarkably reduced by increasing the ratio of the period to 30 times or more.

さて、本発明では、LCD駆動のための電力も削減できる。従来のTFTLCDあるいはSTNLCDでは、各データ線に出力される信号の周波数は、(行数×30)Hzであった。しかし、本発明では、例えば書換えを1秒間に1回だけおこなうとすると(行数×1)Hzである。   In the present invention, the power for driving the LCD can also be reduced. In the conventional TFTLCD or STNLCD, the frequency of the signal output to each data line is (number of rows × 30) Hz. However, in the present invention, for example, when rewriting is performed only once per second, the number of lines is (number of rows × 1) Hz.

一方、従来のLCDでは各選択線に出力される信号の周波数は30Hzであるのに対し、本発明では1Hzである。しかしながら、本発明では電圧供給線に30Hzの信号が出力されるので、この点では、従来とほとんど互角である。   On the other hand, in the conventional LCD, the frequency of the signal output to each selection line is 30 Hz, whereas in the present invention, it is 1 Hz. However, in the present invention, since a 30 Hz signal is output to the voltage supply line, this point is almost the same as the conventional one.

結局、データ線の信号を減らすことによる消費電力の低減が計れる。また、従来のSTNLCDでは、ダイナミックモードでの動作であるので画面を見やすくするためにバックライトによって画面を照らし出す必要があったが、本発明ではスタティックッモードでの動作であるので、バックライトがなくとも良好な視認性を得ることができる。   Eventually, the power consumption can be reduced by reducing the data line signals. Further, in the conventional STNLCD, since it is an operation in the dynamic mode, it is necessary to illuminate the screen with a backlight in order to make the screen easy to see. However, in the present invention, since the operation is in the static mode, the backlight is not used. Even if it is not, good visibility can be obtained.

本発明によって、見やすさに関してはTFTLCD等のアクティブマトリクス方式と同等であり、かつ、価格的にはSTNLCD方式に対抗できるLCDを提供することができる。   According to the present invention, it is possible to provide an LCD that is comparable to an active matrix system such as a TFTLCD in terms of visibility and that can compete with the STNLCD system in terms of cost.

本発明の目的は、動画を表示する必要のない表示装置に用いるLCDを提供することにある。例えば、電気機器の付属品として、機器の操作の方法や機器の動作状態を表示する用途に使用するもの等である。従来、このような用途は極めて限られており、マーケットは小さかった。従来は読出専用ディスプレーには、セグメント方式のLCDやSETNLCDが用いられた。   The objective of this invention is providing the LCD used for the display apparatus which does not need to display a moving image. For example, it is used as an accessory for an electric device for displaying the operation method of the device or the operating state of the device. Conventionally, such applications have been extremely limited and the market has been small. Conventionally, segment-type LCDs and SETNLCDs have been used as read-only displays.

しかしながら、セグメント方式では表示容量に限りがあった。また、STNLCDではドライバーICを装着する必要があった。現在、このようなICを実装する技術としてはTAB方式が一般に用いられているが、画素が小さくなることによって、TAB方式を採用することは技術的に難しくなる。一般に、画素の一辺が100μm以下となるとTAB方式は使用できない。   However, the segment method has a limited display capacity. In addition, it is necessary to install a driver IC in STNLCD. Currently, the TAB method is generally used as a technology for mounting such an IC. However, it becomes technically difficult to adopt the TAB method as the pixels become smaller. In general, when one side of a pixel is 100 μm or less, the TAB method cannot be used.

本発明ではドライバーICも一体化して形成されるためこのような問題はない。しかしながら、従来のa−SiTFTLCDでは、その動作方法の困難から、ドライバーICをa−SiTFTで構成することは困難であった。本発明はこの点を見事に解決した。   In the present invention, since the driver IC is also integrally formed, there is no such problem. However, in the conventional a-Si TFT LCD, it is difficult to configure the driver IC with the a-Si TFT due to the difficulty of its operation method. The present invention has successfully solved this problem.

本発明によって、読出専用LCDの全く新しい用途が期待される。例えば、本発明では外付けのICを必要としないため、極めて小型化が可能である。したがって、カード型の表示装置に使用できる。例えば、カード型のポケットベルや各種クレジットカードの表示装置等に使用できる。このような用途は期待されることはあっても、適切な表示装置、LCDがなかったため実用できなかったものである。現在はこのような目的の市場規模は小さいが、莫大な潜在需要があるものと期待され、大きなマーケットに成長することが期待される。   With the present invention, a completely new application of a read-only LCD is expected. For example, the present invention does not require an external IC, and thus can be extremely miniaturized. Therefore, it can be used for a card-type display device. For example, it can be used for a card-type pager, a display device for various credit cards, and the like. Although such a use is expected, it cannot be put into practical use because there is no appropriate display device or LCD. Although the market size for such purposes is small at present, it is expected to have enormous potential demand and is expected to grow into a large market.

本発明では、TFTの材料としては600℃以下の低温で作製される材料を用いることが望ましい。実施例ではa−SiTFTを取り上げたが、CdSやCdSe等の化合物半導体であっても特に問題はない。   In the present invention, it is desirable to use a material manufactured at a low temperature of 600 ° C. or lower as the material of the TFT. In the examples, a-Si TFTs are taken up, but there is no particular problem even with compound semiconductors such as CdS and CdSe.

本発明の実施の形態を以下に説明する。本発明を実施する際には、公知の薄膜半導体作製技術を用いてもよい。   Embodiments of the present invention will be described below. In practicing the present invention, a known thin film semiconductor fabrication technique may be used.

図6に本発明を実施する為の画素の駆動回路例およびその作製方法を示す。これは画素の回路を上からみたときの様子を示している。本実施例の回路は3重金属配線の逆スタガー型2重TFTを有している。このような回路を作製するには以下のようにすればよい。   FIG. 6 shows an example of a pixel driving circuit and a manufacturing method thereof for carrying out the present invention. This shows a state when the pixel circuit is viewed from above. The circuit of this embodiment has an inverted stagger type double TFT with triple metal wiring. In order to produce such a circuit, the following may be performed.

まず、適当な基板上にアルミニウム等の金属材料でできた選択線(Tr1のゲイト電極・配線となる)601をパターニングする(マスク1)。このとき、選択線の表面に陽極酸化法等の方法によって、絶縁性のよい金属酸化物膜を形成しておくと、後のプロセスで不良が発生する確率が小さくなる。そして、ゲイト絶縁膜および層間絶縁物として機能する第1絶縁物層を成膜する。次に、CVD法等によってアモルファスシリコンあるいはポリシリコン膜を形成し、それをパターニングする(マスク2)。次に、マスク1を用いて、窒化珪素膜等のエッチングストッパーを選択線に重なるように形成する。あるいは、基板の裏面から光を照射して、セルフアライン的にこのエッチングストッパーを、選択線に重なるようにパターニングしてもよい。 First, a selection line (which becomes a gate electrode / wiring of Tr 1 ) 601 made of a metal material such as aluminum is patterned on a suitable substrate (mask 1). At this time, if a metal oxide film having good insulation is formed on the surface of the selection line by an anodic oxidation method or the like, the probability that a defect will occur in a later process is reduced. Then, a first insulating layer functioning as a gate insulating film and an interlayer insulator is formed. Next, an amorphous silicon or polysilicon film is formed by CVD or the like and patterned (mask 2). Next, using the mask 1, an etching stopper such as a silicon nitride film is formed so as to overlap the selection line. Alternatively, the etching stopper may be patterned so as to overlap the selection line in a self-aligned manner by irradiating light from the back surface of the substrate.

次に、不純物ドープされた半導体膜を形成・パターニングする(マスク3)。このようにして、第1のTFTの半導体領域602を作製する。図6(A)にその様子を示す。   Next, an impurity-doped semiconductor film is formed and patterned (mask 3). In this way, the semiconductor region 602 of the first TFT is manufactured. FIG. 6A shows this state.

次に、データ線603を金属材料で形成する。データ線は第1のTFTのソースまたはドレインの一方に接続するように形成される(マスク4)。また、同時に同じ材料で第1のTFTのソースまたはドレインの他方と接続する電極から延びる配線604を形成する。このとき、この金属配線604がこのような複雑な計上を呈しているのは、後に電圧供給線と重なるようにするためである。その様子を図6(B)に示す。   Next, the data line 603 is formed of a metal material. The data line is formed so as to be connected to one of the source and the drain of the first TFT (mask 4). At the same time, a wiring 604 extending from an electrode connected to the other of the source and the drain of the first TFT is formed using the same material. At this time, the reason why the metal wiring 604 exhibits such a complicated account is to make it overlap with the voltage supply line later. This is shown in FIG.

さらに、第1のTFTを作製した場合と同じように、第2の絶縁膜(第2のTFTのゲイト絶縁膜となる)を形成し、第2のTFTの活性化半導体膜をパターニングし(マスク5)、次に、マスク4を用いて、エッチングストッパーを形成し、不純物ドープされた半導体膜を形成・パターニングする(マスク6)。このようにして第2のTFTの半導体領域605を形成する。さらに、金属材料で電圧供給線606を形成し(マスク7)、第2のTFTのドレインとコンタクトを形成する。このようにして、図6(C)に示されるような回路を得る。最後に、図6(D)に示すように、透明導電膜607をパターニングして(マスク8)回路が完成する。   Further, as in the case of manufacturing the first TFT, a second insulating film (which becomes a gate insulating film of the second TFT) is formed, and the activated semiconductor film of the second TFT is patterned (mask). 5) Next, an etching stopper is formed using the mask 4, and an impurity-doped semiconductor film is formed and patterned (mask 6). In this way, the semiconductor region 605 of the second TFT is formed. Further, a voltage supply line 606 is formed from a metal material (mask 7), and a drain and a contact of the second TFT are formed. In this way, a circuit as shown in FIG. 6C is obtained. Finally, as shown in FIG. 6D, the transparent conductive film 607 is patterned (mask 8) to complete the circuit.

以上の工程では、全部で8枚のマスクを必要とし、また、マスクプロセスは10回必要である。マスクプロセスを積極的に減らす為にはセルフアラインプロセスの導入が望ましい。また、エッチングストッパーを用いないでTFTを形成する為には、最初にソース、ドレイン領域となる不純物半導体をパターニングして形成し、その後、活性化半導体膜を形成してもよい。   In the above steps, a total of 8 masks are required, and the mask process is required 10 times. In order to actively reduce the mask process, it is desirable to introduce a self-alignment process. In order to form a TFT without using an etching stopper, an impurity semiconductor to be a source and drain region may be first patterned and then an activated semiconductor film may be formed.

この回路では、電圧供給線と第2のTFTのゲイト電極配線は意図的に重なるように設計されている。これは、この両者の容量(図1(A)のCに相当)を大きくして、第2のTFTのゲイト電極に蓄積されている電荷の保持時間を長くし、書換えの回数を減らすことを意図したからである。   In this circuit, the voltage supply line and the gate electrode wiring of the second TFT are designed to overlap intentionally. This is to increase the capacity of both (corresponding to C in FIG. 1A), to increase the holding time of the charge accumulated in the gate electrode of the second TFT, and to reduce the number of rewrites. Because it was intended.

本発明のTFTLCDの画素の回路例とその動作例を示す。An example of a circuit of a pixel of the TFTLCD of the present invention and an example of its operation are shown. 従来のTFTLCDの画素の回路例とその動作例を示す。A circuit example and an operation example of a pixel of a conventional TFTLCD are shown. 各種LCDの画素数とコストの関係の概略を示す。An outline of the relationship between the number of pixels of various LCDs and cost is shown. 本発明のTFTLCDのパネルの構成例を示す。The structural example of the panel of TFTLCD of this invention is shown. 本発明のTFTLCDの表示方法の例を示す。The example of the display method of TFTLCD of this invention is shown. 本発明のTFTLCDの画素の回路例およびその作製方法の例を示す。An example of a circuit of a pixel of a TFTLCD of the present invention and an example of a manufacturing method thereof will be shown.

符号の説明Explanation of symbols

401・・・・選択線・電圧供給線ドライバー回路
402・・・・データ線ドライバー回路
403・・・・ボンディングパット
405・・・・ボンディングワイヤー
406・・・・マトリクス領域

401 ··· Selection line / voltage supply line driver circuit 402 ··· Data line driver circuit 403 ··· Bonding pad 405 ··· Bonding wire 406 ··· Matrix region

Claims (11)

基板と、
前記基板上にマトリクス状に配置された複数の画素を有する画素部と、ドライバー回路とを有する電気機器であって、
前記複数の画素のそれぞれは、
第1の薄膜トランジスタと、
第2の薄膜トランジスタと、
前記第2の薄膜トランジスタのソース又はドレインの一方に接続された画素電極と、
前記画素電極と対向する対向電極と、
を有しており、
前記第1の薄膜トランジスタのソース又はドレインの一方に接続された配線は、前記第2の薄膜トランジスタのゲート電極に電気的に接続され、
前記第1の薄膜トランジスタのソース又はドレインの他方はデータ線に電気的に接続され、ゲート電極は選択線に電気的に接続され、
前記第2の薄膜トランジスタのソース又はドレインの他方は電圧供給線に電気的に接続され、
前記ドライバー回路は、
第3の薄膜トランジスタを用いて形成され、
前記第1、第2及び第3の薄膜トランジスタは、アモルファスシリコン又は600℃未満で作製されており、
前記第1の薄膜トランジスタはエンハンスメント型の薄膜トランジスタであり、
前記対向電極の電位は0であることを特徴とする電気機器。
A substrate,
An electrical device having a pixel portion having a plurality of pixels arranged in a matrix on the substrate, and a driver circuit,
Each of the plurality of pixels is
A first thin film transistor;
A second thin film transistor;
A pixel electrode connected to one of a source or a drain of the second thin film transistor;
A counter electrode facing the pixel electrode;
Have
A wiring connected to one of a source and a drain of the first thin film transistor is electrically connected to a gate electrode of the second thin film transistor;
The other of the source and the drain of the first thin film transistor is electrically connected to the data line, the gate electrode is electrically connected to the selection line,
The other of the source and the drain of the second thin film transistor is electrically connected to a voltage supply line;
The driver circuit is
Formed using a third thin film transistor;
The first, second and third thin film transistors are made of amorphous silicon or less than 600 ° C. ,
The first thin film transistor is an enhancement type thin film transistor,
An electric device characterized in that the potential of the counter electrode is 0 .
基板と、
前記基板上にマトリクス状に配置された複数の画素を有する画素部と、ドライバー回路とを有する電気機器であって、
前記複数の画素のそれぞれは、
第1の薄膜トランジスタと、
第2の薄膜トランジスタと、
前記第2の薄膜トランジスタのソース又はドレインの一方に接続された画素電極と、
前記画素電極と対向する対向電極と、
を有しており、
前記第1の薄膜トランジスタのソース又はドレインの一方に接続された配線は、前記第2の薄膜トランジスタのゲート電極に電気的に接続され、
前記第1の薄膜トランジスタのソース又はドレインの他方はデータ線に電気的に接続され、ゲート電極は選択線に電気的に接続され、
前記第2の薄膜トランジスタのソース又はドレインの他方は電圧供給線に電気的に接続され、
前記ドライバー回路は、
第3の薄膜トランジスタを用いて形成され、
前記第1、第2及び第3の薄膜トランジスタは、アモルファスシリコン又は600℃未満で作製され、
前記第1の薄膜トランジスタはエンハンスメント型の薄膜トランジスタであり、
前記対向電極の電位は0であり、
前記第1及び第2の薄膜トランジスタのそれぞれは、逆スタガー型薄膜トランジスタであることを特徴とする電気機器。
A substrate,
An electrical device having a pixel portion having a plurality of pixels arranged in a matrix on the substrate, and a driver circuit,
Each of the plurality of pixels is
A first thin film transistor;
A second thin film transistor;
A pixel electrode connected to one of a source or a drain of the second thin film transistor;
A counter electrode facing the pixel electrode;
Have
A wiring connected to one of a source and a drain of the first thin film transistor is electrically connected to a gate electrode of the second thin film transistor;
The other of the source and the drain of the first thin film transistor is electrically connected to the data line, the gate electrode is electrically connected to the selection line,
The other of the source and the drain of the second thin film transistor is electrically connected to a voltage supply line;
The driver circuit is
Formed using a third thin film transistor;
The first, second and third thin film transistors are made of amorphous silicon or less than 600 ° C.,
The first thin film transistor is an enhancement type thin film transistor,
The potential of the counter electrode is 0;
Each of the first and second thin film transistors is an inverted staggered thin film transistor.
基板と、
前記基板上にマトリクス状に配置された複数の画素を有する画素部と、ドライバー回路とを有する電気機器であって、
前記複数の画素のそれぞれは、
第1の薄膜トランジスタと、
第2の薄膜トランジスタと、
前記第2の薄膜トランジスタのソース又はドレインの一方に接続された画素電極と、
前記画素電極と対向する対向電極と、
を有しており、
前記第1の薄膜トランジスタのソース又はドレインの一方に接続された配線は、前記第2の薄膜トランジスタのゲート電極に電気的に接続され、
前記第1の薄膜トランジスタのソース又はドレインの他方はデータ線に電気的に接続され、ゲート電極は選択線に電気的に接続され、
前記第2の薄膜トランジスタのソース又はドレインの他方は電圧供給線に電気的に接続され、
前記ドライバー回路は、
第3の薄膜トランジスタを用いて形成され、
前記第1、第2及び第3の薄膜トランジスタは、アモルファスシリコン又は600℃未満で作製され、
前記第1の薄膜トランジスタはエンハンスメント型の薄膜トランジスタであり、
前記対向電極の電位は0であり、
前記第2の薄膜トランジスタのゲイト絶縁膜は窒化珪素膜であることを特徴とする電気機器。
A substrate,
An electrical device having a pixel portion having a plurality of pixels arranged in a matrix on the substrate, and a driver circuit,
Each of the plurality of pixels is
A first thin film transistor;
A second thin film transistor;
A pixel electrode connected to one of a source or a drain of the second thin film transistor;
A counter electrode facing the pixel electrode;
Have
A wiring connected to one of a source and a drain of the first thin film transistor is electrically connected to a gate electrode of the second thin film transistor;
The other of the source and the drain of the first thin film transistor is electrically connected to the data line, the gate electrode is electrically connected to the selection line,
The other of the source and the drain of the second thin film transistor is electrically connected to a voltage supply line;
The driver circuit is
Formed using a third thin film transistor;
The first, second and third thin film transistors are made of amorphous silicon or less than 600 ° C.,
The first thin film transistor is an enhancement type thin film transistor,
The potential of the counter electrode is 0;
An electrical apparatus wherein the gate insulating film of the second thin film transistor is a silicon nitride film.
基板と、
前記基板上にマトリクス状に配置された複数の画素を有する画素部と、ドライバー回路とを有する電気機器であって、
前記複数の画素のそれぞれは、
第1の薄膜トランジスタと、
第2の薄膜トランジスタと、
前記第2の薄膜トランジスタのソース又はドレインの一方に接続された画素電極と、
前記画素電極と対向する対向電極と、
を有しており、
前記第1の薄膜トランジスタのソース又はドレインの一方に接続された配線は、前記第2の薄膜トランジスタのゲート電極に電気的に接続され、
前記第1の薄膜トランジスタのソース又はドレインの他方はデータ線に電気的に接続され、ゲート電極は選択線に電気的に接続され、
前記第2の薄膜トランジスタのソース又はドレインの他方は電圧供給線に電気的に接続され、
前記ドライバー回路は、
第3の薄膜トランジスタを用いて形成され、
前記第1、第2及び第3の薄膜トランジスタは、アモルファスシリコン又は600℃未満で作製され、
前記第1の薄膜トランジスタはエンハンスメント型の薄膜トランジスタであり、
前記対向電極の電位は0であり、
前記第2の薄膜トランジスタのゲイト絶縁膜は窒化珪素膜であり、
前記第1及び第2の薄膜トランジスタのそれぞれは、逆スタガー型薄膜トランジスタであることを特徴とする電気機器。
A substrate,
An electrical device having a pixel portion having a plurality of pixels arranged in a matrix on the substrate, and a driver circuit,
Each of the plurality of pixels is
A first thin film transistor;
A second thin film transistor;
A pixel electrode connected to one of a source or a drain of the second thin film transistor;
A counter electrode facing the pixel electrode;
Have
A wiring connected to one of a source and a drain of the first thin film transistor is electrically connected to a gate electrode of the second thin film transistor;
The other of the source and the drain of the first thin film transistor is electrically connected to the data line, the gate electrode is electrically connected to the selection line,
The other of the source and the drain of the second thin film transistor is electrically connected to a voltage supply line;
The driver circuit is
Formed using a third thin film transistor;
The first, second and third thin film transistors are made of amorphous silicon or less than 600 ° C.,
The first thin film transistor is an enhancement type thin film transistor,
The potential of the counter electrode is 0;
The gate insulating film of the second thin film transistor is a silicon nitride film;
Each of the first and second thin film transistors is an inverted staggered thin film transistor.
基板と、
前記基板上にマトリクス状に配置された複数の画素を有する画素部と、ドライバー回路とを有する電気機器であって、
前記複数の画素のそれぞれは、
第1の薄膜トランジスタと、
第2の薄膜トランジスタと、
前記第2の薄膜トランジスタのソース又はドレインの一方に接続された画素電極と、
前記画素電極と対向する対向電極と、
を有しており、
前記第1の薄膜トランジスタのソース又はドレインの一方に接続された配線は、前記第2の薄膜トランジスタのゲート電極に電気的に接続され、
前記第1の薄膜トランジスタのソース又はドレインの他方はデータ線に電気的に接続され、ゲート電極は選択線に電気的に接続され、
前記第2の薄膜トランジスタのソース又はドレインの他方は電圧供給線に電気的に接続され、
前記ドライバー回路は、
第3の薄膜トランジスタを用いて形成され、
前記第1、第2及び第3の薄膜トランジスタは、アモルファスシリコン又は600℃未満で作製され、
前記第1の薄膜トランジスタはエンハンスメント型の薄膜トランジスタであり、
前記対向電極の電位は0であり、
前記第1の薄膜トランジスタの前記ソース又はドレインの一方に接続された配線と前記電圧供給線は重なることを特徴とする電気機器。
A substrate,
An electrical device having a pixel portion having a plurality of pixels arranged in a matrix on the substrate, and a driver circuit,
Each of the plurality of pixels is
A first thin film transistor;
A second thin film transistor;
A pixel electrode connected to one of a source or a drain of the second thin film transistor;
A counter electrode facing the pixel electrode;
Have
A wiring connected to one of a source and a drain of the first thin film transistor is electrically connected to a gate electrode of the second thin film transistor;
The other of the source and the drain of the first thin film transistor is electrically connected to the data line, the gate electrode is electrically connected to the selection line,
The other of the source and the drain of the second thin film transistor is electrically connected to a voltage supply line;
The driver circuit is
Formed using a third thin film transistor;
The first, second and third thin film transistors are made of amorphous silicon or less than 600 ° C.,
The first thin film transistor is an enhancement type thin film transistor,
The potential of the counter electrode is 0;
The electric device, wherein a wiring connected to one of the source and the drain of the first thin film transistor and the voltage supply line overlap.
基板と、
前記基板上にマトリクス状に配置された複数の画素を有する画素部と、ドライバー回路とを有する電気機器であって、
前記複数の画素のそれぞれは、
第1の薄膜トランジスタと、
第2の薄膜トランジスタと、
前記第2の薄膜トランジスタのソース又はドレインの一方に接続された画素電極と、
前記画素電極と対向する対向電極と、
を有しており、
前記第1の薄膜トランジスタのソース又はドレインの一方に接続された配線は、前記第2の薄膜トランジスタのゲート電極に電気的に接続され、
前記第1の薄膜トランジスタのソース又はドレインの他方はデータ線に電気的に接続され、ゲート電極は選択線に電気的に接続され、
前記第2の薄膜トランジスタのソース又はドレインの他方は電圧供給線に電気的に接続され、
前記ドライバー回路は、
第3の薄膜トランジスタを用いて形成され、
前記第1、第2及び第3の薄膜トランジスタは、アモルファスシリコン又は600℃未満で作製され、
前記第1の薄膜トランジスタはエンハンスメント型の薄膜トランジスタであり、
前記対向電極の電位は0であり、
前記第1の薄膜トランジスタの前記ソース又はドレインの一方に接続された配線と前記電圧供給線は重なり、
前記第1及び第2の薄膜トランジスタのそれぞれは、逆スタガー型薄膜トランジスタであることを特徴とする電気機器。
A substrate,
An electrical device having a pixel portion having a plurality of pixels arranged in a matrix on the substrate, and a driver circuit,
Each of the plurality of pixels is
A first thin film transistor;
A second thin film transistor;
A pixel electrode connected to one of a source or a drain of the second thin film transistor;
A counter electrode facing the pixel electrode;
Have
A wiring connected to one of a source and a drain of the first thin film transistor is electrically connected to a gate electrode of the second thin film transistor;
The other of the source and the drain of the first thin film transistor is electrically connected to the data line, the gate electrode is electrically connected to the selection line,
The other of the source and the drain of the second thin film transistor is electrically connected to a voltage supply line;
The driver circuit is
Formed using a third thin film transistor;
The first, second and third thin film transistors are made of amorphous silicon or less than 600 ° C.,
The first thin film transistor is an enhancement type thin film transistor,
The potential of the counter electrode is 0;
The wiring connected to one of the source or drain of the first thin film transistor and the voltage supply line overlap,
Each of the first and second thin film transistors is an inverted staggered thin film transistor.
請求項5又は請求項6において、
前記第1の薄膜トランジスタの前記ソース又はドレインの一方に接続された配線と前記電圧供給線が重なる領域で容量を形成することを特徴とする電気機器。
In claim 5 or claim 6,
An electric device characterized in that a capacitor is formed in a region where a wiring connected to one of the source and the drain of the first thin film transistor and the voltage supply line overlap.
請求項1乃至請求項7のいずれか1項において、
前記電気機器は、アクティブマトリクス型液晶表示装置であることを特徴とする電気機器。
In any one of Claims 1 thru | or 7,
The electrical apparatus is an active matrix liquid crystal display device.
請求項1乃至請求項8のいずれか1項において、
前記電気機器は、カード型であることを特徴とする電気機器。
In any one of Claims 1 thru | or 8,
The electrical device is a card type.
請求項9において
前記電気機器は、クレジットカードであることを特徴とする電機器。
The electrical apparatus according to claim 9, the gas appliance electricity, which is a credit card.
請求項9において、
前記電気機器は、カード型のポケットベルであることを特徴とする電気機器。
In claim 9,
The electrical device is a card-type pager.
JP2004127021A 2004-04-22 2004-04-22 Electrical equipment Expired - Lifetime JP3688699B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004127021A JP3688699B2 (en) 2004-04-22 2004-04-22 Electrical equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004127021A JP3688699B2 (en) 2004-04-22 2004-04-22 Electrical equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP36191099A Division JP3560886B2 (en) 1991-10-29 1999-12-20 Electrical equipment and its operation method

Publications (2)

Publication Number Publication Date
JP2004326111A JP2004326111A (en) 2004-11-18
JP3688699B2 true JP3688699B2 (en) 2005-08-31

Family

ID=33509237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004127021A Expired - Lifetime JP3688699B2 (en) 2004-04-22 2004-04-22 Electrical equipment

Country Status (1)

Country Link
JP (1) JP3688699B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453711B (en) * 2007-03-21 2014-09-21 Semiconductor Energy Lab Display device

Also Published As

Publication number Publication date
JP2004326111A (en) 2004-11-18

Similar Documents

Publication Publication Date Title
US7116302B2 (en) Process of operating active matrix display device having thin film transistors
US6759680B1 (en) Display device having thin film transistors
JPH05119298A (en) Electrooptic display device and its display method
US20040119672A1 (en) Liquid crystal display device and driving method thereof
JP2001184015A (en) Driving method of display device
US7116303B2 (en) Apparatus and method of driving liquid crystal display device
JP2001194685A (en) Liquid crystal display device
JP2004126199A (en) Display circuit structure for liquid crystal display
JP2722291B2 (en) Display method of liquid crystal electro-optical display device
JP3688699B2 (en) Electrical equipment
US20030214472A1 (en) Display circuit structure for liquid crystal display
US7253440B1 (en) Semiconductor device having at least first and second thin film transistors
JP3538093B2 (en) Display device
JP3547687B2 (en) Method for manufacturing display device
JP3423666B2 (en) Display device
JP3540228B2 (en) Electrical equipment
JP3560886B2 (en) Electrical equipment and its operation method
JP3399907B2 (en) Display method of display device
JP3538094B2 (en) Display device
JPH095794A (en) Electrooptical display device and its driving method
US7057592B2 (en) Liquid crystal display device and driving method thereof
JP2000147570A (en) Information display and flat panel display
JP2000147573A (en) Operation of electric equipment
JP2000155303A (en) Electrooptical display device
JP2006091288A (en) Liquid crystal display panel

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050608

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7