[go: up one dir, main page]

JP3685947B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3685947B2
JP3685947B2 JP06901399A JP6901399A JP3685947B2 JP 3685947 B2 JP3685947 B2 JP 3685947B2 JP 06901399 A JP06901399 A JP 06901399A JP 6901399 A JP6901399 A JP 6901399A JP 3685947 B2 JP3685947 B2 JP 3685947B2
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
semiconductor
semiconductor device
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06901399A
Other languages
English (en)
Other versions
JP2000269408A (ja
Inventor
久司 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP06901399A priority Critical patent/JP3685947B2/ja
Priority to US09/495,699 priority patent/US6414381B1/en
Priority to DE10009733A priority patent/DE10009733B4/de
Publication of JP2000269408A publication Critical patent/JP2000269408A/ja
Application granted granted Critical
Publication of JP3685947B2 publication Critical patent/JP3685947B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係り、特に複数の半導体素子をスタックした構造を有した半導体装置及びその製造方法に関する。
近年、半導体分野においては、「より小さく」「より薄く」「より軽く」する高密度実装方法が要求されている。そのような要求を充たすため、ＭＣＭ(Multi Chip Module) 構造を有した半導体装置が注目されている。
【０００２】
このＭＣＭにおける実装レベルはＣＳＰ(Chip Size Package) と略同レベルであり、かつ複数の半導体素子を多層配線基板上にワイヤ・ボンデイング或いはフリップチップ・ボンデイング等で搭載・実装する構成とされている。
【０００３】
【従来の技術】
図１は、第１の従来例である半導体装置１Ａを示す断面図である。同図に示す半導体装置１ＡはＭＣＭ構造を有しており、かつＢＧＡ(Ball Grid Array) タイプの半導体装置である。
同図に示す半導体装置１Ａは、大略すると複数（同図では２個）の半導体素子２Ａ，２Ｂ、多層配線基板３Ａ、半田ボール４Ａ、及び封止樹脂５Ａ等により構成されている。同図に示すように、多層配線基板３Ａ上には複数の半導体素子２Ａ，２Ｂが表面実装されており、よって半導体装置１ＡはＭＣＭ構造とされている。
【０００４】
各半導体素子２Ａ，２Ｂは、接着剤６により多層配線基板３Ａの上面に接着された上、ワイヤ８を用いて多層配線基板３Ａに形成されたボンディングパッド７にワイヤボンディングされている。また、多層配線基板３Ａの下面には外部接続端子として機能する半田ボール４Ａが配設されている。ワイヤ８がボンディングされたボンディングパッド７と半田ボール４Ａは、多層配線基板３Ａの内部に形成された内部配線により接続されており、よって各半導体素子２Ａ，２Ｂは、所定の半田ボール４Ａと電気的に接続された構成とされている。
【０００５】
また、封止樹脂５Ａは多層配線基板３Ａの上面に各半導体素子２Ａ，２Ｂ及びワイヤ８を覆うように形成されている。これにより、各半導体素子２Ａ，２Ｂ及びワイヤ８は、封止樹脂５Ａにより保護された構成となっている。
また、図２は第２の従来例である半導体装置１Ｂを示す断面図である。同図に示す半導体装置１ＢもＭＣＭ構造及びＢＧＡ(Ball Grid Array) 構造を有した半導体装置である。この半導体装置１Ｂは、各半導体素子２Ａ，２Ｂにスタッドバンプ９を形成し、多層配線基板３Ａにフリップチップボンディングした構成とされている。また、スタッドバンプ９に印加される応力を緩和するため、各半導体素子２Ａ，２Ｂと多層配線基板３Ａとの間にはアンダーフィルレジン１４が介装された構成とされている。
【０００６】
しかるに、図１及び図２に示した各半導体装置１Ａ，１Ｂでは、複数の半導体集積回路チップ２Ａ，２Ｂを多層配線基板３Ａ上に平面的に並べて搭載する構成であるため、各半導体装置１Ａ，１Ｂの平面的な面積の総和より、多層配線基板３Ａの面積を小さくすることは不可能である。このため、図１及び図２に示した各半導体装置１Ａ，１Ｂでは、装置が大型化してしまうという問題点があった。
【０００７】
そこで、図３に示すような多層配線基板３Ｂの両面に半導体素子２Ｃ〜２Ｅを搭載したＱＦＰ(Quad Flat Package) タイプ（リード１０が封止樹脂５Ｂの各外周辺から延出した構成）の半導体装置１Ｃが提案されている。しかるに、この半導体装置１Ｃでは実装密度は上がるが、多層配線基板３Ｂの両面に半導体素子２Ｃ〜２Ｅを搭載することにより、多層配線基板３Ｂの両面に封止樹脂５Ｂを形成する必要が生じ、封止樹脂５Ｂの量も多くなってしまい「重く」「厚い」パッケージになってしまう。
【０００８】
また、実装密度を向上しつつ、かつ「より小さく」「より薄く」「より軽く」を目的としたものとして、図４に示す半導体装置１Ｄが提案されている。この半導体装置１Ｄは、スタックドＣＳＰと称せられる半導体パッケージであり、単層の配線基板１１の上部に複数（本例では２個）の半導体素子２Ｆ，２Ｇを直接積み重ねた（スタックした）構成とされている。
【０００９】
各半導体素子２Ｆ，２Ｇは回路形成面が上面に位置するよう配設されており、半導体素子２Ｇと配線基板１１の接合、及び半導体素子２Ｆと半導体素子２Ｇとの接合には絶縁性接着剤１２が用いられている。また、配線基板１１の上面には配線パターン１３が形成されており、各半導体素子２Ｆ，２Ｇと配線パターン１３はワイヤ８により電気的に接続されている。
【００１０】
また、配線基板１１の下面には半田ボール４Ｂが形成されており、この半田ボール４Ｂは配線基板１１に形成された孔１５を介して配線パターン１３に接続されている。これにより、各半導体素子２Ｆ，２Ｂは半田ボール４Ｂと電気的に接続された構成とされている。
更に、配線基板１１の上面には各半導体素子２Ｆ，２Ｇ及びワイヤ８を封止する封止樹脂５Ｃが形成されている。本従来例に係る半導体装置１Ｄは、各半導体素子２Ｆ，２Ｇが配線基板１１の片面にスタックされた構成であるため、封止樹脂５Ｃも配線基板１１の片面にのみ配設すればよく、よって「小さく」「薄く」「軽い」パッケージを実現している。
【００１１】
【発明が解決しようとする課題】
上記のように、図４に示す半導体装置１Ｄは各半導体素子２Ｆ，２Ｇが配線基板１１の片面にスタックされ、よって封止樹脂５Ｃも配線基板１１の片面にのみ配設すればよいため、「小さく」「薄く」「軽い」パッケージを実現できる。
しかるに、半導体装置１Ｄでは、半導体素子２Ｆと半導体素子２Ｇを直接スタック（接合）した構成であったため、各半導体素子２Ｆ，２Ｇ間で干渉が生じてしまうという問題点があった。具体的には、絶縁性接着剤１２を用いて各半導体素子２Ｆ，２Ｇ間を接合した後、例えば封止樹脂５Ｃを形成する時、或いは半導体装置１Ｄを実装基板に実装する時等において各半導体素子２Ｆ，２Ｇには熱が印加されるが、各半導体素子２Ｆ，２Ｇの熱膨張率に差がある場合、この熱により半導体素子２Ｆと半導体素子２Ｇとの間には応力が発生する。そして、この応力により、各半導体素子２Ｆ，２Ｇ間に接合不良が発生したり、また半導体素子２Ｆが接合されている下部に位置する半導体素子２Ｇの回路形成面に悪影響が発生するおそれがある。
【００１２】
また、上記のように半導体装置１Ｄは単層の配線基板１１を用いていたため、配線パターン１３の引回し（レイアウト）の自由度は低い。よって、各半導体素子２Ｆ，２Ｇと配線基板１１の電気的接続を行なう場合、配線レイアウトはワイヤ８の接続において行なう必要がある。しかるに、半導体素子２Ｆ，２Ｇが高密度化しワイヤ数も多数化すると隣接するワイヤ間の距離は短くなり、ワイヤレイアウトの自由度も低下する。また、半導体装置１Ｄのように複数の半導体素子２Ｆ，２Ｇがスタックされた構成では、この自由度は更に低下する。
【００１３】
このため、予めピンレイアウトが決められている比較的安価な汎用性の高い素子を半導体素子２Ｆ，２Ｇとして半導体装置１Ｄに用いようとしても、ワイヤ８が干渉することにより汎用性の高い素子を用いることができないという問題点があった。このため、ワイヤ８が干渉しないようなピンレイアウトを有した半導体素子２Ｆ，２Ｇを新たに開発する必要があり、半導体装置１Ｃの開発コスト及び開発に要する時間が増大してしまうという問題点があった。
【００１４】
本発明は上記の点に鑑みてなされたものであり、小型化を図りつつ、実装信頼性の向上、及び汎用性の高い半導体素子の使用を可能とした半導体装置及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明に係る半導体装置は、
第１の半導体素子と、
該第１の半導体素子を上面に搭載すると共に下面に外部接続端子が配設された多層配線基板と、
第２の半導体素子と、
該第２の半導体素子を前記第１の半導体素子上に離間した状態で重ね合わされるよう保持すると共に、前記第２の半導体素子と前記多層配線基板とを電気的に接続するインターポーザと、
前記第１及び第２の半導体素子を封止するよう、かつ前記第１の半導体素子と前記第２の半導体素子との離間部分に充填されるよう形成された封止樹脂とを有する半導体装置において、
前記インターポーザは、
前記第２の半導体素子を搭載するステージと、前記第２の半導体素子が電気的に接続されるリード部とを有したリードフレームと、
前記第２の半導体素子と前記リード部とを電気的に接続する第１のワイヤと、
前記リード部と前記多層配線基板とを電気的に接続する第２のワイヤと、
により構成されることを特徴とするものである。
【００１６】
また、請求項２記載の発明は、
請求項１記載の半導体装置において、
前記ステージが前記第１の半導体素子と対向するよう配置すると共に、前記ステージの前記第１の半導体素子と対向する面に絶縁材を配設したことを特徴とするものである。
【００１７】
また、請求項３記載の発明は、
請求項１記載の半導体装置において、
前記第１の半導体素子の回路形成面と、前記第２の半導体素子の回路形成面が対向するよう配置したことを特徴とするものである。
また、請求項４記載の発明は、
請求項３記載の半導体装置において、
前記ステージを前記封止樹脂から露出した構成としたことを特徴とするものである。
【００１８】
また、請求項５記載の発明は、
請求項１乃至３のいずれかに記載の半導体装置において、
前記リードフレームを前記多層配線基板上に保持する保持部材を設けたことを特徴とするものである。
【００１９】
また、請求項６記載の発明は、
第１の半導体素子と、
該第１の半導体素子を上面に搭載すると共に下面に外部接続端子が配設された多層配線基板と、
第２の半導体素子と、
該第２の半導体素子を前記第１の半導体素子上に離間した状態で重ね合わされるよう保持すると共に、前記第２の半導体素子と前記多層配線基板とを電気的に接続するインターポーザと、
前記第１及び第２の半導体素子を封止するよう、かつ前記第１の半導体素子と前記第２の半導体素子との離間部分に充填されるよう形成された封止樹脂とを有する半導体装置において、
前記インターポーザは、
前記第２の半導体素子を搭載すると共に、前記第２の半導体素子が電気的に接続されるリード部とを有した可撓性配線基板と、
前記第２の半導体素子と前記リード部とを電気的に接続するバンプと、
前記リード部と前記多層配線基板とを電気的に接続するワイヤと、
により構成されることを特徴とするものである。
また、請求項７記載の発明は、
多層配線基板の上面に第１の半導体素子を搭載すると共に該第１の半導体素子と前記多層配線基板とを電気的に接続する第１の半導体素子搭載工程と、
ステージとリード部とを有するリードフレームの該ステージに第２の半導体素子を搭載すると共に、該第２の半導体素子と前記リード部とを第１のワイヤで接続する第２の半導体素子搭載工程と、
保持手段を用い、前記第１の半導体素子に対し前記第２の半導体素子が離間するよう前記リードフレームを前記多層配線基板上に保持するリードフレーム保持工程と、
前記リード部と前記多層配線基板とを第２のワイヤにて接続する接続工程と、
前記第１及び第２の半導体素子を封止するよう、かつ前記第１の半導体素子と前記第２の半導体素子との離間部分に樹脂を充填することにより封止樹脂を形成する樹脂封止工程と、
前記多層配線基板の下面に外部接続端子を形成する端子形成工程と、
を有することを特徴とするものである。
【００２０】
また、請求項８記載の発明は、
請求項７記載の半導体装置の製造方法において、
前記保持手段として、前記リードフレームを前記多層配線基板上に保持するダム部材を用いたことを特徴とするものである。
また、請求項９記載の発明は、
請求項７記載の半導体装置の製造方法において、
前記保持手段として、前記リードフレームのリード部外側に形成さたれ折り曲げ部を用いたことを特徴とするものである。
【００２３】
上記した各手段は、次のように作用する。
請求項１記載の発明によれば、
多層配線基板の上面に第１の半導体素子を搭載すると共にインターポーザに保持された第２の半導体素子が第１の半導体素子上に離間した状態で重ね合わされるよう配設したことにより、スタックドＣＳＰと同様に半導体装置の小型化を図ることができる。
【００２４】
また、第１及び第２の半導体素子は、多層配線基板と電気的に接続された構成としている。多層配線基板は、その内部配線によって配線の引回しに自由度を有する。よって、多層配線基板の外部に位置するインターポーザ側で配線の引回しを行なう必要がなくなり、よって半導体素子として汎用品を用いることが可能となる。これにより、半導体装置の低コスト化を図ることができる。
【００２５】
また、封止樹脂内において、第１の半導体素子と第２の半導体素子は離間した状態で配設されるため、各半導体素子が相互に干渉することがなくなり、半導体装置の信頼性を向上させることができる。
また、ステージとリード部を有したリードフレームと、第２の半導体素子を多層配線基板に電気的に接続する第１及び第２の電気的接続手段とによりインターポーザを構成したことにより、リードフレームは半導体装置の構成要素として広く用いられており、また半導体素子とリード部を接続する第１の電気的接続手段、及びリード部と多層配線基板を接続する第２の電気的接続手段も周知の電気的接続手段（例えば、ワイヤや突起電極）を用いることができる。よって、新たな製造設備を必要することなく半導体装置を製造することができ、半導体装置の低コスト化を図ることが可能となる。
【００２６】
また、請求項２記載の発明によれば、
ステージが第１の半導体装置と対向するよう配置するよう配設することにより、ワイヤを用いた場合にはワイヤとステージが近接して接触するおそれがある。しかるに、ステージの第１の半導体素子と対向する面に絶縁材を配設することにより、ワイヤがステージと接触してもワイヤとステージが電気的に接続することはなく、半導体装置の誤動作及び損傷を防止することができる。
【００２７】
また、請求項３記載の発明によれば、
第１の半導体素子の回路形成面と第２の半導体素子の回路形成面が対向するよう配置したことにより、第２の半導体素子とリード部とを接続するワイヤは、第１の半導体素子と対向する側にループを形成する構成となる。このため、第２の半導体素子の背面側に形成される封止樹脂を薄く形成することができ、半導体装置の薄型化を図ることができる。
【００２８】
また、請求項４記載の発明によれば、
ステージを封止樹脂から露出した構成としたことにより、半導体素子で発生した熱はステージを介して直接外気に放熱されるため、放熱特性を向上させることができる。
また、請求項５記載の発明によれば、
リードフレームを多層配線基板上に保持する保持部材を設けたことにより、第２の半導体素子を第１の半導体素子から離間した状態に安定した状態で保持することができる。
【００２９】
また、請求項６記載の発明によれば、
第２の半導体素子を搭載すると共に第２の半導体素子が電気的に接続されるリード部とを有した可撓性配線基板と、第２の半導体素子を多層配線基板に電気的に接続する第１及び第２の電気的接続手段とによりインターポーザを構成したことにより、可撓性配線基板はリードフレームに比べて狭ピッチで配設パターンを形成できるため、高密度化された半導体素子に対応することができる。
【００３０】
また、可撓性配線基板は、例えばＴＡＢ(Tape Automated Bonding)テープ等の半導体装置の構成要素として広く用いられているものを適用でき、かつ半導体素子とリード部及びリード部と多層配線基板を接続する第１及び第２の電気的接続手段も周知の電気的接続手段（例えば、ワイヤや突起電極）を用いることができる。よって、新たな製造設備を必要することなく半導体装置を製造することができ、半導体装置の低コスト化を図ることが可能となる。
【００３１】
また、請求項７記載の発明によれば、
第１の半導体素子搭載工程及び第２の半導体素子搭載工程が終了した後、リードフレーム保持工程において、保持手段を用いて第１の半導体素子に対し第２の半導体素子が離間するようリードフレームを多層配線基板上に保持するため、続いて実施される接続工程及び樹脂封止工程では、第２の半導体素子が第１の半導体素子上に保持された状態で接続処理及び樹脂封止処理を実施することができ、各処理を容易に行なうことが可能となる。
【００３２】
また、請求項８記載の発明のように、
保持手段としては、リードフレームを多層配線基板上に保持するダム部材を用いることができる。
また、請求項９記載の発明のように、
保持手段としては、リードフレームのリード部外側に形成さたれ折り曲げ部を用いることができる。
【００３３】
【発明の実施の形態】
次に、本発明の目実施の形態について図面と共に説明する。
図５は、本発明の第１実施例である半導体装置２０Ａを示す断面図である。同図に示す半導体装置２０Ａは、大略すると複数（本実施例では２個）の半導体素子２２Ａ，２２Ｂ、多層配線基板２３、半田ボール２４、インターポーザ、及び封止樹脂２５等により構成されている。同図に示すように、多層配線基板２３上には複数の半導体素子２２Ａ，２２Ｂが積み重ねられた構成（スタックされた構成）とされており、よって半導体装置２０ＡはスタックドＣＳＰと類似した構成とされている。
【００３４】
第１の半導体素子２２Ａは例えばシステムＩＣであり、図示しない接着剤により多層配線基板２３の上面に接着されている。第１の半導体素子２２Ａの回路形成面は図中上面であり、この回路形成面の外周に形成された電極と多層配線基板２３に形成されたボンディングパッド２７はワイヤ２８Ａにより接続されている。また、多層配線基板２３の下面には、外部接続端子として機能する複数の半田ボール２４が配設されている。
【００３５】
第２の半導体素子２２Ｂは例えばＤＲＡＭ等のメモリＩＣであり、インターポーザにより第１の半導体素子２２Ａに対し上方に離間した位置に保持されると共に多層配線基板２３に電気的に接続された構成とされている。
インターポーザは、リードフレーム３１Ａ，ワイヤ２８（第１の電気的接続手段），ワイヤ２８Ｃ（第２の電気的接続手段）等により構成されている。リードフレーム３１Ａはステージ２９Ａとリード部３０Ａとを有した構成とされており、例えば４２アロイ，銅合金等の従来から半導体装置のリード材料として一般に用いられている材料により形成されている。
【００３６】
第２の半導体素子２２Ｂは、その背面を図示しない接着剤によりステージ２９Ａに接合される。また、リードフレーム３１Ａは、多層配線基板２３の上面に固定されたダム部材３２上に配設された構成とされており、よってリードフレーム３１Ａは多層配線基板２３に対し図中矢印Ｈ１で示す寸法だけ離間して配設された構成となっている。これにより、第２の半導体素子２２Ｂは第１の半導体素子２２Ａに対し上方に所定寸法（例えば、２００μｍ程度）だけ離間した位置に保持される。
【００３７】
また、本実施例の構成ではステージ２９Ａが第１の半導体素子２２Ａと直接対向した状態となるため、ステージ２９Ａの第１の半導体素子２２Ａと対向する面に絶縁材３８を配設した構成としている。この絶縁材３８としては、例えば絶縁性樹脂を用いることができ、この絶縁性樹脂を所定の膜厚でコーティングすることにより絶縁材３８は形成される。
【００３８】
本実施例のように、ステージ２９Ａが第１の半導体装置２２Ａと対向するよう配置された構成では、ワイヤ２８Ａとステージ２９Ａが近接するため両者２８，２９Ａが接触するおそれがある。この場合、ステージ２９Ａはもともと導電性を有するリード材料により形成されているため、ワイヤ２８Ａが接触すると短絡してしまい、半導体装置２０Ａの動作不良につながる。
【００３９】
しかるに、上記のようにステージ２９Ａの第１の半導体素子２２Ａと対向する面（下面）に絶縁材３８を配設することにより、ワイヤ２８Ａがステージ２９Ａと接触しても、ワイヤ２８Ａとステージ２９Ａが電気的に接続することはない。これにより、半導体装置２０Ａに誤動作が発生したり、また各半導体素子２２Ａ，２２Ｂに損傷が発生することを防止できる。
【００４０】
一方、リードフレーム３１Ａを構成するリード部３０Ａは、前記したダム部材３２の上部に載置されており、よってリードフレーム３１Ａは多層配線基板２３上に安定して保持された構成となっている（後述するように、特に封止樹脂２５を配設する前において）。尚、本実施例では、前記したステージ２９Ａとリード部３０Ａは、略同一平面上にあるよう構成されている。
【００４１】
第２の半導体素子２２Ｂとリード部３０Ａは、ワイヤ２８Ｂ（第１の電気的接続手段）により電気的に接続された構成とされている。また、リード部３０Ａと多層配線基板２３に形成されたボンディングパッド２７は、ワイヤ２８Ｃ（第２の電気的接続手段）により電気的に接続された構成とされている。これにより、第２の半導体素子２２Ｂは、各ワイヤ２８Ｂ，２８Ｃ、及びリード部３０Ａを介して多層配線基板２３に電気的に接続された構成となる。
【００４２】
上記のように、各半導体素子２２Ａ，２２Ｂは、各ワイヤ２８Ａ〜２８Ｃを用いて多層配線基板２３に接続される。また、各ワイヤ２８Ａ〜２８Ｃがボンディングされるボンディングパッド２７と半田ボール２４が接合される電極３５は、多層配線基板２３の内部に形成された内部配線により接続されており、よって各半導体素子２２Ａ，２２Ｂは所定の半田ボール２４に電気的に接続された構成となっている。
【００４３】
尚、各ワイヤ２８Ａ〜２８Ｃは、いわゆる逆打ちボンディングにより配設されている。即ち、多層配線基板２３のボンディングパッド２７或いはダム部材３２のリード部３０Ａとの接合をファーストボンディングとし、各半導体素子２２Ａ，２２Ｂの電極との接合をセカンドボンディングとしている。このように、各ワイヤ２８Ａ〜２８Ｃを逆打ちボンディングにより配設することにより、ワイヤーループの高さを低くすることができ、半導体装置２０Ａの薄型化を図ることができる。
【００４４】
一方、封止樹脂２５は、例えばエポキシ樹脂等の絶縁性樹脂よりなり、上記した多層配線基板３Ａの片面上に各半導体素子２２Ａ，２２Ｂ，リードフレーム３１Ａ，及びワイヤ２８Ａ〜２８Ｃを覆うように形成されている。これにより、各半導体素子２２Ａ，２Ｂリードフレーム３１Ａ，及びワイヤ２８Ａ〜２８Ｃは、封止樹脂２５により保護された構成となる。
【００４５】
この封止樹脂２５は、第１の半導体素子２２Ａと第２の半導体素子２２Ｂとの離間部分に充填されるよう形成されており、よって封止樹脂２５によってもステージ２９Ａとワイヤ２８は絶縁された構成となっている。また、上記のように封止樹脂２５は多層配線基板３Ａの片面上にのみ形成されるため、先に図３を用いて説明した従来の半導体装置１Ｃと異なり、小型・軽量化を図ることができると共に封止樹脂２５の使用量を低減することができる。
【００４６】
上記したように、本実施例の半導体装置２０Ａは多層配線基板２３の上面に第１の半導体素子２２Ａを搭載すると共に、リードフレーム３１Ａに保持された第２の半導体素子２２Ｂが第１の半導体素子２２Ａ上に離間した状態で重ね合わされるよう構成されている。このため、先に説明したスタックドＣＳＰタイプの半導体装置１Ｄ（図４参照）と同様に、各半導体装置２２Ａ，２２Ｂの平面的な面積の総和よりも多層配線基板２３の面積を小さくすることができ、よって半導体装置２０Ａの小型化を図ることができる。
【００４７】
また、上記のように第１及び第２の半導体素子２２Ａ，２２Ｂは多層配線基板２３と電気的に接続された構成としているが、この多層配線基板２３はその内部に形成された内部配線によって配線の引回しに自由度を有している。即ち、各半導体素子２２Ａ，２２Ｂと接続されたワイヤ２８Ａ〜２８Ｃがボンディングされるボンディングパッド２７と、半田ボール２４が接合される電極３５との間で、配線の引回しを行なうことが可能となる。
【００４８】
よって、各半導体素子２２Ａ，２２Ｂとして、予めピンレイアウト（ピンアドレス）が決まっている汎用品を用いたとしても、多層配線基板２３内の内部配線において配線の引回しを行なえばよく、多層配線基板２３の外部においてワイヤ２８Ａ〜２８Ｃの引回しを行なう必要はなくなる。これにより、半導体素子２２Ａ，２２Ｂとして汎用品を用いることが可能となり、半導体装置２０Ａの低コスト化を図ることができる。
【００４９】
尚、多層配線基板２３としては、セラミック製多層配線基板，ガラスエポキシ製多層配線基板，樹脂製多層配線基板等、種々の構造の多層配線基板を適用することが可能である。
一方、本実施例に係る半導体装置２０Ａでは、封止樹脂２５内において、第１の半導体素子２２Ａと第２の半導体素子２２Ｂは離間した状態で配設されている。よって、各半導体素子２２Ａ，２２Ｂ間で熱膨張率に差があり、また封止樹脂２５の形成或いは半導体装置２０Ａの実装等により各半導体素子２２Ａ，２２Ｂに熱が印加されたとしても、この熱により第１の半導体素子２２Ａと第２の半導体素子２２Ｂとの間に応力が発生するようなことはない。従って、各半導体素子２２Ａ，２２Ｂが相互に干渉することはなくなり、半導体装置２０Ａの信頼性を向上させることができる。
【００５０】
更に本実施例に係る半導体装置２０Ａでは、インターポーザをリードフレーム３１Ａと各ワイヤ２８Ｂ，２８Ｃにより構成している。リードフレーム３１Ａは半導体装置の構成要素として広く用いられている。また、第２の半導体素子２２Ｂとリード部３０Ａを接続するワイヤ２８Ｂ、及びリード部３０Ａと多層配線基板２３を接続するワイヤ２８Ｃも周知のワイヤボンディング装置を用いてワイヤボンディングできるワイヤを用いている。よって、新たな製造設備を必要することなく半導体装置２０Ａを製造するることができ、半導体装置２０Ａのコスト低減を図ることができる。
【００５１】
続いて、本発明の第２実施例について説明する。
図６は、本発明の第２実施例である半導体装置２０Ｂを示している。尚、図６において、図５に示した第１実施例である半導体装置２０Ａと同一構成については、同一符号を付してその説明を省略する。また、図７乃至図１０を用いて説明する各実施例についても同様とする。
【００５２】
図５を用いて説明した第１実施例に係る半導体装置２０Ａでは、第１の半導体素子２２Ａの回路形成面がステージ２９Ａと対向するよう構成した。これに対し本実施例に係る半導体装置２０Ｂでは、第１の半導体素子２２Ａの回路形成面と、第２の半導体素子２２Ｂの回路形成面が対向するよう配置したことを特徴とするものである。
【００５３】
この構成とすることにより、リードフレーム３１Ｂのステージ２９Ｂは第２の半導体素子２２Ｂの外側に位置する構成となる。また、リード部３０Ａの多層配線基板２３上の高さＨ１は第１実施例に係る半導体装置２０Ａと同一であるため、本実施例で用いるリードフレーム３１Ｂはステージ２９Ｂとリード部３０Ａとで、高さ方向に対して段差を有した構成とされている。更に、本実施例では、図示されるようにステージ２９Ｂを封止樹脂２５から露出した構成としている。
【００５４】
本実施例のように、第１の半導体素子２２Ａの回路形成面と第２の半導体素子２２Ｂの回路形成面が対向するよう配置したことにより、第２の半導体素子２２Ｂとリード部３０Ａとを接続するワイヤ２８Ｂは、第１の半導体素子２２Ａと対向する側にループを形成する構成となる。このため、第２の半導体素子２２Ｂの背面側に形成される封止樹脂を薄く形成することができ、半導体装置２０Ｂの薄型化を図ることができる。
【００５５】
特に、本実施例のように、ステージ２９Ａを封止樹脂２５から露出した構成とした場合には、更に半導体装置２０Ｂの薄型化を図ることができる。また、ステージ２９Ｂを封止樹脂２５から露出した構成としたことにより、ステージ２９Ｂは放熱フィンとしても機能し、よって各半導体素子２２Ａ，２２Ｂで発生する熱をステージ２９Ｂを介して直接外気に放熱することが可能となり、半導体装置２０Ｂの放熱特性を向上させることができる。
【００５６】
続いて、本発明の第３実施例について説明する。
図７は、本発明の第３実施例である半導体装置２０Ｃを示している。本実施例に係る半導体装置２０Ｃは、第１及び第２実施例に係る各半導体装置２０Ａ，２０Ｂにおいて、リードフレーム３１Ａ，３１Ｂを保持するために用いていたダム部材３２を除去した構成としたことを特徴とするものである。即ち、本実施例では、リードフレーム３１Ｃが多層配線基板２３に対して浮いた状態となっている（尚、実際はリードフレーム３１Ｃと多層配線基板２３との間には封止樹脂２５が介在する）。この構成とすることにより、部品点数の削減を図ることができる。尚、この半導体装置２０Ｃの製造方法については、後に詳述する。
【００５７】
続いて、本発明の第４実施例について説明する。
図８は、本発明の第４実施例である半導体装置２０Ｄを示している。本実施例に係る半導体装置２０Ｄは、インターポーザを可撓性配線基板であるＴＡＢ(Tape Automated Bonding)基板３３，ワイヤ２８Ｃ，及び突起電極であるスタッドバンプ３４（例えば金バンプ）等により構成したことを特徴とするものである。
【００５８】
ＴＡＢ基板３３は、樹脂テープとその上部に形成された配線パターンとにより構成されている。このＴＡＢ基板３３の一部（以下、リード部３０Ｂという）はダム部材３２の上面に接着剤により接着されている。また、ＴＡＢ基板３３の一部は第２の半導体素子２２Ｂの下部まで延出している。第２の半導体素子２２Ｂは、スタッドバンプ３４をこの部位に接合することによりＴＡＢ基板３３にフリップチップボンディングされる。
【００５９】
また、ＴＡＢ基板３３のリード部３０Ｂと多層配線基板２３に形成されたボンディングパッド２７との間には、ワイヤ２８Ｃが配設される。これにより、第２の半導体素子２２Ｂは、スタッドバンプ３４（第１の電気的接続手段），ＴＡＢ基板３３，及びワイヤ２８Ｃ（第２の電気的接続手段）を介して多層配線基板２３に電気的に接続された構成となる。
【００６０】
ＴＡＢ基板３３は、配線パターンを薄膜形成技術を用いて形成できるため、上記したリードフレーム３１Ａ，３１Ｃに比べて狭ピッチで配設パターンを形成できる。よって、インターポーザの一部としてＴＡＢ基板３３を用いることにより、半導体素子２２Ａ，２２Ｂが高密度化し電極数が増大しても、これに十分に対応することができる。
【００６１】
また、ＴＡＢ基板３３は、半導体装置の構成要素として広く用いられているＴＡＢテープ等を適用することができ、かつ第２の半導体素子２２Ｂとリード部３０Ｂを接続するスタッドバンプ３４、及びリード部３０Ｂと多層配線基板２３を接続するワイヤ２８Ｃも半導体装置の構成要素として広く用いられているものである。よって、新たな製造設備を必要することなく半導体装置を製造２０Ｄを形成することができ、半導体装置２０Ｄの低コスト化を図ることができる。
【００６２】
続いて、上記した半導体装置２０Ａ〜２０Ｄの製造方法について説明する。尚、以下の説明では、図６に示した第２実施例に係る半導体装置２０Ｂ、及び図７に示した第２実施例に係る半導体装置２０Ｃの製造方法を例に挙げて説明するものとする。
図９は、第２実施例に係る半導体装置２０Ｂの製造方法を説明するための図である。
【００６３】
半導体装置２０Ｂを製造するには、先ず図９（Ａ）に示すように、予め別工程（リードフレーム形成工程）においてステージ２９Ｂ及びリード部３０Ａが形成されたリードフレーム３１Ｂに第２の半導体素子２２Ｂを搭載する。具体的には、接着剤（図示せず）を用いて、第２の半導体素子２２Ｂをステージ２９Ｂにダイボンディングする。続いて、ステージ２９Ｂ上に搭載された第２の半導体素子２２Ｂとリード部３０Ａとの間にワイヤ２８Ｂ（第１の電気的接続手段）をワイヤボンディングする（以上の処理を第２の半導体素子搭載工程とう）。
【００６４】
尚、本実施例で用いるリードフレーム３１Ｂは、ステージ２９Ｂとリード部３０Ａが高さ方向に段差を有した構成である。しかるに、リードフレーム３１Ｂを形成するリードフレーム形成工程では、板状基材をプレス加工により切断或いは塑性変形させて所定形状のリードフレーム３１Ｂを形成するため、ステージ２９Ｂとリード部３０Ａとの間に段差を有するリードフレーム３１Ｂであっても容易に形成することができる。
【００６５】
一方、図９（Ｂ）に示されるように、第１の半導体素子２２Ａは接着剤（図示せず）を用いて多層配線基板２３の上面に搭載される。多層配線基板２３は別工程において製造されるものであり、上面にはボンディングパッド２７が形成され、また下面には電極３５が形成され、またボンディングパッド２７と電極３５との間には内部配線が形成されている。
【００６６】
上記のように第１の半導体素子２２Ａが多層配線基板２３の上面に搭載されると、続いて第１の半導体素子２２Ａの回路形成面の外周に設けられた電極とボンディングパッド２７との間にワイヤ２８Ａがワイヤボンディングされる。このワイヤボンディングの際、ボンディングパッド２７にファーストボンディングを行い、第１の半導体素子２２Ａにセカンドボンディングを行なう逆打ちを行なう。これにより、ワイヤ２８Ａのループ高さを低くすることができる。
【００６７】
このワイヤボンディング処理が終了すると、多層配線基板２３の第１の半導体素子２２Ａが配設された位置の外周にダム部材３２（保持部材）を配設する。このダム部材３２の材質としては、絶縁性を有した樹脂を利用することが考えられる。ダム部材３２は、多層配線基板２３に接着剤を用いて固定される（以上の処理を第１の半導体素子搭載工程という）。
【００６８】
尚、上記した第１の半導体素子搭載工程と第２の半導体素子搭載工程は、いずれを先に実施してもよく、また同時に実施するとも可能である。また、第１の半導体素子２２Ａと第２の半導体素子２２Ｂの離間距離は、ダム部材３２の高さを調整することにより、任意に設定することが可能である。
上記の第１及び第２の半導体素子搭載工程が終了すると、続いて図９（Ｃ）に示されるように、第２の半導体素子２２Ｂが搭載されたリードフレーム３１Ｂのリード部３０Ａを多層配線基板２３に設けられたダム部材３２の上部に接着剤を用いて固定する。これにより、リードフレーム３１Ｂはダム部材３２に保持された構成となる（リードフレーム保持工程）。この際、リードフレーム３１Ｂは、第２の半導体素子２２Ｂの回路形成面が第１の半導体素子２２Ａの回路形成面と対向するようダム部材３２上に配設される（即ち、図９（Ｃ）に示されるリードフレーム３１Ｂは、図９（Ａ）に示す状態に対し上下を逆とした状態となる）。
【００６９】
上記のリードフレーム保持工程が終了すると、図９（Ｄ）に示されるように、リード部３０Ａと多層配線基板２３のボンディングパッド２７とのにワイヤ２８Ｃがワイヤボンディングされる（接続工程）。このワイヤボンディングの際、ボンディングパッド２７にファーストボンディングを行い、リード部３０Ａにセカンドボンディングを行なう逆打ちを行なう。これにより、ワイヤ２８Ｃのループ高さを低くすることができる。
【００７０】
上記の接続工程が終了すると、続いて第１及び第２の半導体素子２２Ａ，２２Ｂ，リードフレーム３１Ｂ，及び各ワイヤ２８Ａ〜２８Ｃを封止するよう、かつ第１の半導体素子２２Ａと第２の半導体素子２２Ｂとの離間部分を塞ぐよう、樹脂を充填して封止樹脂２５を形成する（樹脂封止工程）。本実施例では、ステージ２９Ｂを封止樹脂２５から露出するよう樹脂封止処理を行なっている。これは、封止樹脂２５の形成時に用いる金型にステージ２９Ｂを当接させた状態で樹脂モールドすることにより容易に行なうことができる。
【００７１】
続いて、所定位置で多層配線基板２３，ダム部材３２，リードフレーム３１Ｂ，及び封止樹脂２５をダイシングし、その後に多層配線基板２３の下面に形成されている電極３５に半田バンプ２４を形成する（端子形成工程）ことにより、図９（Ｅ）に示す半導体装置２０Ｂが製造される。
上記した製造方法によれば、第１及び第２の半導体素子搭載工程が終了した後、リードフレーム保持工程においてダム部材３２を用いて第１の半導体素子２２Ａに対し第２の半導体素子２２Ｂが離間するようリードフレーム３１Ｂを多層配線基板２３上に保持するため、後に実施される接続工程及び樹脂封止工程では、第２の半導体素子２２Ｂが第１の半導体素子２２Ａ上に保持された状態で各工程を実施することができ製造処理を容易に行なうことができる。
行なうことが可能となる。
【００７２】
続いて、図１０を用いて第３実施例に係る半導体装置２０Ｃの製造方法について説明する。尚、第３実施例に係る半導体装置２０Ｃの製造方法は、基本的な製造工程は図９を用いて説明した第２実施例に係る半導体装置２０Ｂの製造方法と同一であるため、以下の説明では第２実施例に係る半導体装置２０Ｂの製造方法と異なる処理を重点的に説明するものとする。
【００７３】
半導体装置２０Ｃを製造するには、予めリードフレーム形成工程においてステージ２９Ｂ，リード部３０Ａ．及び折り曲げ部３６が形成されたリードフレーム３１Ｃを形成しておく。そして、図１０（Ａ）に示すように、リードフレーム３１Ｃのステージ２０Ｂに第２の半導体素子２２Ｂを搭載し、その後ステージ２９Ｂ上に搭載された第２の半導体素子２２Ｂとリード部３０Ａとの間にワイヤ２８Ｂをワイヤボンディングする（第２の半導体素子搭載工程）。
【００７４】
ここで、リードフレーム形成工程において折り曲げ部３６を形成する際、図１０（Ａ）に矢印Ｈ３で示す寸法は、半導体装置２０Ｃにおいて多層配線基板２３に対しリード部３０Ａが離間した高さＨ２（図７に矢印で示す）と等しくなるよう設定する（Ｈ２＝Ｈ３）。尚、前記したように、リードフレーム３１Ｃを形成するリードフレーム形成工程では、板状基材をプレス加工により切断或いは塑性変形させて所定形状のリードフレーム３１Ｂを形成するため、ステージ２９Ｂとリード部３０Ａとの間に段差を有し、かつ折り曲げ部３６を有するリードフレーム３１Ｃであっても容易に形成することができる。
【００７５】
図１０（Ｂ）は第１の半導体素子搭載工程を示しているが、この処理はダム部材３２を配設しない点を除いては図９（Ｂ）の処理と同一であるため、説明を省略する。
第１及び第２の半導体素子搭載工程が終了すると、続いて図１０（Ｃ）に示されるように、第２の半導体素子２２Ｂが搭載されたリードフレーム３１Ｃを多層配線基板２３の上面に接着剤を用いて固定する（リードフレーム保持工程）。この際、リードフレーム３１Ｃは、図１０（Ａ）に示される状態に対して上下を反対にした状態で多層配線基板２３上に載置される。
【００７６】
これにより、リードフレーム３１Ｃに設けられた折り曲げ部３６は、第２の半導体素子２２Ｂを第１の半導体素子２２Ａに対して離間した状態で保持する脚部として機能することとなる。即ち、第２の半導体素子２２Ｂは、ダム部材３２等の保持部材を要することなく、リードフレーム３１Ｃ自体により保持された構成となる。更に、図１０（Ａ）に示したように、折り曲げ部３６は段差高さＨ３（＝Ｈ２）を有しているため、第２の半導体素子２２Ｂの回路形成面と多層配線基板２３との離間距離はＨ２となる。
【００７７】
上記のリードフレーム保持工程が終了すると、図１０（Ｄ）に示されるように、リード部３０Ａと多層配線基板２３のボンディングパッド２７とのにワイヤ２８Ｃがワイヤボンディングされる（接続工程）。このワイヤボンディングの際、本実施例ではリード部３０Ａが浮いた状態となっているため、ワイヤボンディングを確実に行なうためにリードの下部に補強部材３７を挿入してワイヤボンディング処理を行なっている。尚、この補強部材３７はワイヤボンディング処理の終了後に除去される。
【００７８】
上記の接続工程が終了すると、樹脂封止工程、端子形成工程等が実施され、これによらり図１０（Ｅ）に示す半導体装置２０Ｃが製造される。上記した製造方法によれば、図９を用いて説明した製造方法と同様に、リードフレーム保持工程後は第１の半導体素子２２Ａに対して第２の半導体素子２２Ｂは離間した位置に保持されるため、後に実施される接続工程及び樹脂封止工程を容易に行なうことができる。更に、本実施例では第２の半導体素子２２Ｂを第１の半導体素子２２Ａに対して離間保持する保持手段として、リードフレーム３１Ｃの折り曲げ部３６を用いているため、部品点数の削減を図ることができる。
【００７９】
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。請求項１記載の発明によれば、第２の半導体素子が第１の半導体素子上に離間した状態で重ね合わされるよう配設したことにより、半導体装置の小型化を図ることができる。
【００８０】
また、多層配線基板の外部に位置するインターポーザ側で配線の引回しを行なう必要がなくなるため、半導体素子として汎用品を用いることが可能となり、よって半導体装置の低コスト化を図ることができる。
更に、封止樹脂内において、第１の半導体素子と第２の半導体素子は離間した状態で配設されるため、各半導体素子が相互に干渉することがなくなり、半導体装置の信頼性を向上さることができる。
【００８１】
また、新たな製造設備を必要することなく半導体装置を製造することができ、半導体装置の低コスト化を図ることが可能となる。
また、請求項２記載の発明によれば、ステージの第１の半導体素子と対向する面に絶縁材を配設することにより、ワイヤがステージと接触してもワイヤとステージが電気的に接続することはなく、半導体装置の誤動作及び損傷を防止することができる。
【００８２】
また、請求項３記載の発明によれば、第２の半導体素子とリード部とを接続するワイヤは、第１の半導体素子と対向する側にループを形成する構成となるため、第２の半導体素子の背面側に形成される封止樹脂を薄く形成することができ、半導体装置の薄型化を図ることができる。
また、請求項４記載の発明によれば、ステージを封止樹脂から露出した構成としたことにより、半導体素子で発生した熱はステージを介して直接外気に放熱されるため、放熱特性を向上させることができる。
【００８３】
また、請求項５記載の発明によれば、リードフレームを多層配線基板上に保持する保持部材を設けたことにより、第２の半導体素子を第１の半導体素子から離間した状態に安定した状態で保持することができる。
また、請求項６記載の発明によれば、可撓性配線基板はリードフレームに比べて狭ピッチで配設パターンを形成できるため、高密度化された半導体素子に対応することができる。また、新たな製造設備を必要することなく半導体装置を製造することができ、半導体装置の低コスト化を図ることが可能となる。
【００８４】
また、請求項１７記載の発明によれば、接続工程及び樹脂封止工程を第２の半導体素子が第１の半導体素子上に保持された状態で実施することができるため、各工程で実施される接続処理及び樹脂封止処理を容易に行なうことができる。
【図面の簡単な説明】
【図１】第１の従来例である半導体装置を説明するための断面図である。
【図２】第２の従来例である半導体装置を説明するための断面図である。
【図３】第３の従来例である半導体装置を説明するための断面図である。
【図４】第３の従来例である半導体装置を説明するための断面図である。
【図５】本発明の第１実施例である半導体装置を説明するたの断面図である。
【図６】本発明の第２実施例である半導体装置を説明するたの断面図である。
【図７】本発明の第３実施例である半導体装置を説明するたの断面図である。
【図８】本発明の第４実施例である半導体装置を説明するたの断面図である。
【図９】図５に示す第１実施例である半導体装置の製造方法を製造手順に沿って説明するための図である。
【図１０】図７に示す第３実施例である半導体装置の製造方法を製造手順に沿って説明するための図である。
【符号の説明】
２０Ａ〜２０Ｄ 半導体装置
２２Ａ 第１の半導体装置
２２Ｂ 第２の半導体装置
２３ 多層配線基板
２４ 半田ボール
２５ 封止樹脂
２８Ａ〜２８Ｃ ワイヤ
２９Ａ，２９Ｂ ステージ
３０Ａ，３０Ｂ リード部
３１Ａ〜３１Ｃ リードフレーム
３２ ダム部材
３３ ＴＡＢ基板
３４ スタッドバンプ
３６ 折り曲げ部
３７ 補強部材

Claims (9)

  1. 第１の半導体素子と、
    該第１の半導体素子を上面に搭載すると共に下面に外部接続端子が配設された多層配線基板と、
    第２の半導体素子と、
    該第２の半導体素子を前記第１の半導体素子上に離間した状態で重ね合わされるよう保持すると共に、前記第２の半導体素子と前記多層配線基板とを電気的に接続するインターポーザと、
    前記第１及び第２の半導体素子を封止するよう、かつ前記第１の半導体素子と前記第２の半導体素子との離間部分に充填されるよう形成された封止樹脂とを有する半導体装置において、
    前記インターポーザは、
    前記第２の半導体素子を搭載するステージと、前記第２の半導体素子が電気的に接続されるリード部とを有したリードフレームと、
    前記第２の半導体素子と前記リード部とを電気的に接続する第１のワイヤと、
    前記リード部と前記多層配線基板とを電気的に接続する第２のワイヤと、
    により構成されることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記ステージが前記第１の半導体素子と対向するよう配置すると共に、前記ステージの前記第１の半導体素子と対向する面に絶縁材を配設したことを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    前記第１の半導体素子の回路形成面と、前記第２の半導体素子の回路形成面が対向するよう配置したことを特徴とする半導体装置。
  4. 請求項３記載の半導体装置において、
    前記ステージを前記封止樹脂から露出した構成としたことを特徴とする半導体装置。
  5. 請求項１乃至３のいずれかに記載の半導体装置において、
    前記リードフレームを前記多層配線基板上に保持する保持部材を設けたことを特徴とする半導体装置。
  6. 第１の半導体素子と、
    該第１の半導体素子を上面に搭載すると共に下面に外部接続端子が配設された多層配線基板と、
    第２の半導体素子と、
    該第２の半導体素子を前記第１の半導体素子上に離間した状態で重ね合わされるよう保持すると共に、前記第２の半導体素子と前記多層配線基板とを電気的に接続するインターポーザと、
    前記第１及び第２の半導体素子を封止するよう、かつ前記第１の半導体素子と前記第２の半導体素子との離間部分に充填されるよう形成された封止樹脂とを有する半導体装置において、
    前記インターポーザは、
    前記第２の半導体素子を搭載すると共に、前記第２の半導体素子が電気的に接続されるリード部とを有した可撓性配線基板と、
    前記第２の半導体素子と前記リード部とを電気的に接続するバンプと、
    前記リード部と前記多層配線基板とを電気的に接続するワイヤと、
    により構成されることを特徴とする半導体装置。
  7. 多層配線基板の上面に第１の半導体素子を搭載すると共に該第１の半導体素子と前記多層配線基板とを電気的に接続する第１の半導体素子搭載工程と、
    ステージとリード部とを有するリードフレームの該ステージに第２の半導体素子を搭載すると共に、該第２の半導体素子と前記リード部とを第１のワイヤで接続する第２の半導体素子搭載工程と、
    保持手段を用い、前記第１の半導体素子に対し前記第２の半導体素子が離間するよう前 記リードフレームを前記多層配線基板上に保持するリードフレーム保持工程と、
    前記リード部と前記多層配線基板とを第２のワイヤにて接続する接続工程と、
    前記第１及び第２の半導体素子を封止するよう、かつ前記第１の半導体素子と前記第２の半導体素子との離間部分に樹脂を充填することにより封止樹脂を形成する樹脂封止工程と、
    前記多層配線基板の下面に外部接続端子を形成する端子形成工程と、
    を有することを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記保持手段として、前記リードフレームを前記多層配線基板上に保持するダム部材を用いたことを特徴とする半導体装置の製造方法。
  9. 請求項７記載の半導体装置の製造方法において、
    前記保持手段として、前記リードフレームのリード部外側に形成さたれ折り曲げ部を用いたことを特徴とする半導体装置の製造方法。
JP06901399A 1999-03-15 1999-03-15 半導体装置及びその製造方法 Expired - Fee Related JP3685947B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP06901399A JP3685947B2 (ja) 1999-03-15 1999-03-15 半導体装置及びその製造方法
US09/495,699 US6414381B1 (en) 1999-03-15 2000-02-01 Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
DE10009733A DE10009733B4 (de) 1999-03-15 2000-03-02 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06901399A JP3685947B2 (ja) 1999-03-15 1999-03-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000269408A JP2000269408A (ja) 2000-09-29
JP3685947B2 true JP3685947B2 (ja) 2005-08-24

Family

ID=13390296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06901399A Expired - Fee Related JP3685947B2 (ja) 1999-03-15 1999-03-15 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US6414381B1 (ja)
JP (1) JP3685947B2 (ja)
DE (1) DE10009733B4 (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
US6624005B1 (en) * 2000-09-06 2003-09-23 Amkor Technology, Inc. Semiconductor memory cards and method of making same
KR100399724B1 (ko) * 2000-12-29 2003-09-29 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2002222889A (ja) 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
JP4571320B2 (ja) * 2001-02-02 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体チップパッケージ
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
SG108245A1 (en) 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
JP2002343899A (ja) * 2001-05-17 2002-11-29 Sharp Corp 半導体パッケージ用基板、半導体パッケージ
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
KR20030018207A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 반도체 칩 실장 밀도를 향상시킨 멀티 칩 패키지 및씨오비 패키지
DE10157361A1 (de) * 2001-11-23 2003-03-13 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US6867500B2 (en) * 2002-04-08 2005-03-15 Micron Technology, Inc. Multi-chip module and methods
US6646356B1 (en) * 2002-05-09 2003-11-11 Bae Systems, Information And Electronic Systems Integration Inc. Apparatus for providing mechanical support to a column grid array package
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US6972481B2 (en) * 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US6838761B2 (en) * 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
JP2004271464A (ja) * 2003-03-12 2004-09-30 Denso Corp 半導体力学量センサ
WO2005059967A2 (en) * 2003-12-17 2005-06-30 Chippac, Inc. Multiple chip package module having inverted package stacked over die
JP4103796B2 (ja) * 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
US7126829B1 (en) 2004-02-09 2006-10-24 Pericom Semiconductor Corp. Adapter board for stacking Ball-Grid-Array (BGA) chips
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US20060091516A1 (en) * 2004-11-01 2006-05-04 Akira Matsunami Flexible leaded stacked semiconductor package
WO2006105514A2 (en) * 2005-03-31 2006-10-05 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
JP5346578B2 (ja) * 2005-03-31 2013-11-20 スタッツ・チップパック・リミテッド 半導体アセンブリおよびその作製方法
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US20070164428A1 (en) * 2006-01-18 2007-07-19 Alan Elbanhawy High power module with open frame package
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US20080237824A1 (en) * 2006-02-17 2008-10-02 Amkor Technology, Inc. Stacked electronic component package having single-sided film spacer
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US7990727B1 (en) * 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
US7498667B2 (en) * 2006-04-18 2009-03-03 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
US7514773B2 (en) * 2006-08-31 2009-04-07 Intel Corporation Systems and arrangements for interconnecting integrated circuit dies
US7772708B2 (en) * 2006-08-31 2010-08-10 Intel Corporation Stacking integrated circuit dies
US20080087999A1 (en) * 2006-10-16 2008-04-17 Powertech Technology Inc. Micro BGA package having multi-chip stack
US20090001599A1 (en) * 2007-06-28 2009-01-01 Spansion Llc Die attachment, die stacking, and wire embedding using film
US7692946B2 (en) * 2007-06-29 2010-04-06 Intel Corporation Memory array on more than one die
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
WO2013052411A1 (en) * 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
KR20170014746A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 스택 패키지 및 그 제조방법
KR101787832B1 (ko) * 2015-10-22 2017-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US9576942B1 (en) * 2015-12-18 2017-02-21 Intel Corporation Integrated circuit assembly that includes stacked dice
US9704812B1 (en) * 2016-05-06 2017-07-11 Atmel Corporation Double-sided electronic package

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
JPS63261736A (ja) * 1987-04-20 1988-10-28 Matsushita Electric Ind Co Ltd プリント配線板
JPH03268457A (ja) 1990-03-19 1991-11-29 Fujitsu Ltd 半導体装置
JPH04144269A (ja) 1990-10-05 1992-05-18 Nec Corp 混成集積回路装置
US5172303A (en) * 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
JPH05183103A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JP2570637B2 (ja) * 1994-11-28 1997-01-08 日本電気株式会社 Ｍｃｍキャリア
JPH1012810A (ja) 1996-06-26 1998-01-16 Hitachi Ltd 半導体装置
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
JPH1084076A (ja) 1996-09-05 1998-03-31 Hitachi Ltd 半導体装置およびその製造方法
JP3278363B2 (ja) * 1996-11-18 2002-04-30 三菱電機株式会社 半導体加速度センサ
KR100214544B1 (ko) * 1996-12-28 1999-08-02 구본준 볼 그리드 어레이 반도체 패키지
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6316727B1 (en) * 1999-10-07 2001-11-13 United Microelectronics Corp. Multi-chip semiconductor package

Also Published As

Publication number Publication date
JP2000269408A (ja) 2000-09-29
US6414381B1 (en) 2002-07-02
DE10009733B4 (de) 2005-08-18
DE10009733A1 (de) 2000-10-12

Similar Documents

Publication Publication Date Title
JP3685947B2 (ja) 半導体装置及びその製造方法
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US6316838B1 (en) Semiconductor device
US7772687B2 (en) Multiple electronic component containing substrate
US7579690B2 (en) Semiconductor package structure
US6489676B2 (en) Semiconductor device having an interconnecting post formed on an interposer within a sealing resin
JP3916854B2 (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
US11437326B2 (en) Semiconductor package
TWI394236B (zh) 具有黏著性間隔結構之可固定積體電路封裝內封裝系統
US10424526B2 (en) Chip package structure and manufacturing method thereof
JP2001077294A (ja) 半導体装置
KR20080004356A (ko) 반도체 장치 및 그 제조 방법
US7547965B2 (en) Package and package module of the package
US20050017336A1 (en) [multi-chip package]
KR20030018642A (ko) 스택 칩 모듈
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
US7276800B2 (en) Carrying structure of electronic components
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
JP2005223162A (ja) チップ状電子部品、その製造方法及び実装構造
KR20010068514A (ko) 칩 스케일 패키지를 적층한 적층 패키지
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees