JP3685541B2 - Semiconductor laser device and manufacturing method thereof - Google Patents
Semiconductor laser device and manufacturing method thereof Download PDFInfo
- Publication number
- JP3685541B2 JP3685541B2 JP08090896A JP8090896A JP3685541B2 JP 3685541 B2 JP3685541 B2 JP 3685541B2 JP 08090896 A JP08090896 A JP 08090896A JP 8090896 A JP8090896 A JP 8090896A JP 3685541 B2 JP3685541 B2 JP 3685541B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- contact layer
- substrate
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 157
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims description 63
- 239000012535 impurity Substances 0.000 claims description 58
- 238000005253 cladding Methods 0.000 claims description 54
- 238000005530 etching Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 14
- 230000010355 oscillation Effects 0.000 claims description 10
- 238000010030 laminating Methods 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 34
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 25
- 238000010586 diagram Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 12
- 239000013078 crystal Substances 0.000 description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 10
- 239000000969 carrier Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 5
- 230000031700 light absorption Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000005755 formation reaction Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、光通信,光情報処理などに利用される半導体レーザ装置に関し、特に面発光型の半導体レーザ装置およびその製造方法に関する。
【0002】
【従来の技術】
近年、垂直共振器型の面発光半導体レーザは、端面出射型半導体レーザと異なり、動的単一波長性に優れており、低閾電流動作および2次元集積化が可能である等の特徴を有しており、近年研究開発が活発に行なわれている。
【0003】
図7,図8は特開平5−37074号に示されている従来の垂直共振器型の面発光半導体レーザの構造例を示す図である。なお、図7は半導体レーザの断面図、図8は図7の半導体レーザの活性層の斜視図である。
【0004】
図7,図8を参照すると、この半導体レーザ装置は、n型GaAs基板1上に、n型に不純物ドーピングされたGaAsとAlAsの多層膜からなる反射ミラー層2,n型AlGaAs閉じ込め層3,InGaAsの活性細線9とInAlAsの閉じ込め細線10からなる量子細線周期構造をアンドープAlGaAsの閉じ込め層11で挾んだ活性層4,p型AlGaAs閉じ込め層5,p型に不純物ドーピングされたGaAsとAlAsの多層膜からなる反射ミラー層6,AuZn金属電極7を順次に形成し、これら全ての層を形成した後に、n型多層膜反射ミラー層2までメサエッチングを行ない、n型多層膜反射ミラー層2上にAuGeNi金属電極8を形成したものとなっている。
【0005】
ここで、反射ミラー層(多層膜ミラー層)2,6は、1/4波長厚の層より構成されており、10〜20層程度の層数で99%以上の反射率を得ることができる。これにより、p型反射ミラー層6とn型反射ミラー層2とによって共振器構造が形成され、その共振波長は約950nmであり、基板1側より発光(面発光)させることができる。
【0006】
図7,図8の面発光半導体レーザでは、半導体多層膜の反射ミラー層2,6を通して電流を流す構造になっている。しかしながら、半導体多層膜の反射ミラー層2,6は、禁制帯幅の異なる2種類の半導体層を10〜20層積層して形成しているため、各界面に禁制帯幅差によるエネルギー障壁が生じてしまう。従って、特に有効質量が大きく移動度の小さい正孔(ホール)を注入するp型多層膜反射ミラー層6では、直列抵抗が大きくなり、このため、素子の動作電圧が大きくなったり、発熱による素子劣化が生じるという問題点があった。また、p側電極7はメサの頂上部に形成されているため、レーザの閾電流を低減する目的でメサ面積を小さくした場合に、電極と半導体層の接触面積が小さくなり、接触抵抗が大きくなるという問題もある。
【0007】
これに対し、特開平6−196804号には、素子の接触抵抗を低減させた面発光半導体レーザ装置が示されている。図9は特開平6−196804号に開示の半導体レーザ装置の断面図であり、この半導体レーザ装置は、n型GaAs基板9上に、n型AlGaAsとn型AlAsを30周期積層したn型半導体多層膜反射鏡10,n型AlGaAsクラッド層11,p型GaAs活性層12,p型AlGaAsクラッド層13,p型AlGaAsとAlAsからなるp型半導体多層膜反射鏡14,p型AlGaAsコンタクト層15が順次に形成されており、p型半導体多層膜反射鏡14には、中央部と上部を除いてH+イオンが注入された電流ブロック部16が形成されている。なお、符号17はコンタクト層上面にレーザ出射部を除いて形成したp側オーミック電極であり、符号19は基板下面全域に形成したn側オーミック電極である。
【0008】
図9の面発光半導体レーザは、図7,図8の面発光半導体レーザと異なり、メサ構造ではなくプレーナ構造となっている。これにより、p側電極17を、レーザ出射部を除いて全面に形成することができ、電極と半導体との接触抵抗を低減できる。しかしながら、図9の半導体レーザ装置も、p型半導体多層膜反射鏡14を通して電流注入を行なっている点では、図7,図8の半導体レーザ装置と同じであり、p型半導体多層膜反射鏡を通して電流注入を行なうことから、直列抵抗は低減されない。
【0009】
また、図10は特開平6−29612号に示されている面発光半導体レーザの断面図である。図10の半導体レーザ装置は、n型GaAs基板19上に、GaAsとAlGaAsとを交互に積層させたn型単結晶ブラッグ鏡20,第1のエピタキシャル層21,第2のエピタキシャル層22,活性領域,第2のエピタキシャル層22が形成されている。
【0010】
ここで、活性領域は、複数の量子井戸23からなり、中間層24によって互いに分離されている。また、上部の第2のエピタキシャル層22上には、円形または長方形の保護マスク25が形成されており、マスクで覆われていないデバイス表面からp型不純物をドーピング,拡散させ、不純物が拡散された活性領域26は、各層を構成する元素の相互拡散またはマイグレーションによって組成が均質化されている。なお、符号27はレーザ出射部を除いて形成された上部金属オーミック接点であり、また、符号28は下部金属オーミック接点であり、これらを形成した後、誘電体多層膜からなる半透明反射鏡29を形成し、共振器内に光子を閉じ込め、レーザ光線を外部に取り出すようになっている。
【0011】
図10のレーザ構造では、電流は、p型半導体多層膜を通さずに、半透明反射鏡29の周囲のp型不純物拡散により均質化された領域26から注入される。従って、エネルギー障壁による直列抵抗の増加を生じさせず、また、電極と半導体との接触面積も大きくできるため、接触抵抗を低減できる。また、不純物拡散により均質化した化合物の禁制帯幅は量子井戸層の禁制帯幅よりも大きくなっているため、注入されたキャリアを均質化されていない活性領域内に閉じ込めることができる。
【0012】
また、図11は特開平5−235473号に示されている面発光レーザの構成図である。図11の面発光レーザは、n型GaAs基板30上に、n型半導体多層膜からなる下部ミラー31と、活性層を含むキャビティ領域32と、半導体多層膜からなる上部ミラー35とを有している。
【0013】
ここで、上部ミラー35は凸部を有する形状をなし、上部ミラー35の凸部とキャビティ領域32との間には、上部ミラー最下層33と、p型電流注入層34とが形成されている。また、この凸部の周辺部でその層厚方向の活性層近傍には、半絶縁膜領域36が形成され、また、上部ミラー35の凸部の周辺部には、電流注入用の電極37が形成されている。
【0014】
図11の半導体レーザにおいても、電流はp型半導体多層膜を通さずに活性層に注入されるため、エネルギー障壁による直列抵抗の増加が生じない。また、電極と半導体との接触面積も大きくできるため、接触抵抗を低減できる。そして、活性層近傍に形成した半絶縁領域36によって、電流を上部ミラー35凸部の下方に狭窄することができる。
【0015】
【発明が解決しようとする課題】
ところで、図10の面発光レーザでは、注入されたキャリアは、均質化されている活性領域内に閉じ込められるが、下部の第2のエピタキシャル層22にp型不純物が拡散されているため、p側電極27の下方にpn接合領域が拡がっている。そのため、特に注入キャリア密度の高い面発光レーザにおいては、この界面を通って流れる漏れ電流により発振閾電流が増大してしまうという問題があった。
【0016】
一方、図11の面発光レーザでは、半絶縁領域36によって電流狭窄構造を形成しているが、上部ミラー35の凸部下方の活性層に注入されたキャリアが隣接した半絶縁領域36の活性層に拡散すると、イオン注入によって誘起された結晶欠陥を通じて非発光再結合してしまう。また、発光再結合した成分も、キャビティ領域の外にあるため、レーザ発振に寄与しない。従って、余分なキャリアが注入されることになり、発振閾電流を増加させてしまうという問題があった。
【0017】
本発明は、上記の問題を解決するためになされたものであり、素子抵抗を低減でき、かつ、発振閾電流の増加を有効に防止することの可能な面発光型の半導体レーザ装置およびその製造方法を提供することを目的としている。
【0018】
【課題を解決するための手段】
上記目的を達成するために、請求項1記載の発明は、半導体基板上に、半導体多層膜反射鏡,n型クラッド層,量子井戸活性層,p型クラッド層,p型コンタクト層が形成され、前記p型コンタクト層上には、柱状の上部多層膜反射鏡が形成されており、前記上部多層膜反射鏡で覆われていない領域のn型クラッド層直下には、半絶縁領域が設けられており、また、前記上部多層膜反射鏡で覆われていないp型コンタクト層表面から量子井戸活性層までの領域は、p型不純物が拡散されて無秩序化されたp型不純物拡散領域となっており、また、p型不純物が拡散されたp型コンタクト層上と基板裏面とには、それぞれオーミック電極が形成され、基板に対して垂直方向にレーザ発振するようになっていることを特徴としている。
【0019】
また、請求項2記載の発明は、半導体基板上に、半導体多層膜反射鏡,n型クラッド層,禁制帯幅が基板よりも狭い量子井戸活性層,p型クラッド層,p型コンタクト層が形成され、前記p型コンタクト層上には、柱状の上部多層膜反射鏡が形成されており、前記上部多層膜反射鏡で覆われていない領域のn型クラッド層直下には、半絶縁領域が設けられ、また、前記上部多層膜反射鏡で覆われていないp型コンタクト層表面から量子井戸活性層までの領域は、p型不純物が拡散されて無秩序化されたp型不純物拡散領域となっており、基板表側の全面には、p側オーミック電極が形成され、基板裏面には、レーザ光出射部を除いてn側オーミック電極が形成されて、基板に対して垂直方向にレーザ発振するようになっていることを特徴としている。
【0020】
また、請求項3記載の発明は、請求項1または請求項2記載の半導体レーザ装置において、前記柱状の上部多層膜反射鏡は、誘電体を交互に積層したものであることを特徴としている。
また、請求項4記載の発明は、請求項1または請求項2記載の半導体レーザ装置において、前記柱状の上部多層膜反射鏡は、アンドープの半導体であることを特徴としている。
【0021】
また、請求項5記載の発明は、半導体基板上に、半導体多層膜反射鏡,n型クラッド層,量子井戸活性層,p型クラッド層,p型コンタクト層,上部多層膜反射鏡を順次に積層する工程と、上部多層膜反射鏡上に所定形状のマスクを形成してp型コンタクト層上まで上部多層膜反射鏡を柱状にエッチング形成する工程と、前記エッチング工程のマスクを用いてn型クラッド層直下にプロトンイオンを注入する工程と、前記エッチング工程のマスクを用いてp型コンタクト層表面から量子井戸活性層までp型不純物を注入,拡散する工程と、p型不純物が拡散されたp型コンタクト層上と基板裏面とに、それぞれオーミック電極を形成する工程とを有していることを特徴としている。
【0022】
また、請求項6記載の発明は、半導体基板上に、半導体多層膜反射鏡,n型クラッド層,量子井戸活性層,p型クラッド層,p型コンタクト層,上部多層膜反射鏡を順次に積層する工程と、p型コンタクト層上まで上部多層膜反射鏡を柱状にエッチング形成する工程と、前記エッチング工程のマスクを用いてn型クラッド層直下にプロトンイオンを注入する工程と、前記エッチング工程のマスクを用いてp型コンタクト層表面から量子井戸活性層までp型不純物を注入,拡散する工程と、自己整合的に上部多層膜反射鏡の頂上部を除いて基板表面にp側オーミック電極を形成する工程と、基板裏面にn側オーミック電極を形成する工程とを有していることを特徴としている。
【0023】
請求項1乃至請求項4記載の発明では、電流は上部の多層膜反射鏡(上部多層膜反射鏡)周辺のp型不純物を拡散したp型コンタクト層から注入されるため、直列抵抗および接触抵抗が増加しない。これにより、素子の動作電圧を低減し発熱を抑制できるため、素子劣化を防ぐことができる。また、活性層下側にある半導体多層膜反射鏡の上部多層膜反射鏡に覆われていない領域が、半絶縁領域となっていることにより、電流を、上部の多層膜反射鏡の真下に集中させることができる。
【0024】
さらに、上部の多層膜反射鏡で覆われていないp型コンタクト層から活性層領域までp型不純物が注入,拡散されていることにより、プロトンイオン注入によってキャリア濃度が低下したp型コンタクト層のキャリア濃度を回復し、p側オーミック電極との接触抵抗が高くならないようにしている。また、p型不純物が拡散された量子井戸活性層が無秩序化されていることにより、禁制帯幅が量子井戸活性層よりも大きくなっている。そのため、キャリアを上部の多層膜反射鏡の真下に閉じ込めることができて、発光閾電流を低減することができる。
【0025】
特に、請求項2記載の発明では、量子井戸活性層の禁制帯幅が基板の禁制帯幅よりも小さくなっていることにより、レーザ光が基板で吸収されないため、レーザ光を基板裏面から取り出すことが可能となる。また、これに伴い、p側オーミック電極はパターニングする必要がなく、表面全面に形成でき、p側オーミック電極を反射鏡の1部として用いることができる。また、請求項2の半導体レーザ装置では、これをジャンクションダウン方式で実装することができるため、放熱特性に優れ、素子の信頼性を向上させることができる。
【0026】
また、請求項4記載の発明では、上部の多層膜反射鏡が、誘電体多層膜ではなく半導体多層膜反射鏡となっているため、上部の多層膜反射鏡を別に積層する工程が不要となり、1回の半導体結晶成長で上部の多層膜反射鏡までを形成でき、素子作製工程を簡略化することができる。また、この場合、上部の半導体多層膜反射鏡は電流通路として用いる必要がないため、アンドープで形成でき、これにより、半導体多層膜反射鏡中における光の自由キャリア吸収を低減でき、半導体多層膜反射鏡の反射率と透過率の低下を防ぐことができる。従って、発光閾電流を低減し、外部微分量子効率を向上させることができる。
【0027】
また、請求項5記載の発明では、p型コンタクト層上まで上部多層膜反射鏡を柱状にエッチング形成するマスクを用いて、n型クラッド層直下にプロトンイオンを注入する工程と、p型コンタクト層表面から量子井戸活性層を無秩序化するp型不純物を注入,拡散する工程を行なっているため、フォトリソグラフィー法によるマスク形成の回数を低減でき、製造が容易になる。また、光の共振器構造と電流狭窄構造とキャリア閉じ込め構造とを同一のマスクで形成するため、マスクパターニングずれによる素子特性のばらつきを招くことがなく、歩留りを向上させることができる。
【0028】
また、請求項6記載の発明では、p側オーミック電極のパターン形成をセルフアラインプロセスで上部多層膜反射鏡の頂上部を除いた基板表面に形成することができ、従って、請求項1乃至請求項5記載の半導体レーザ装置を、1回の結晶成長と1回のフォトリソグラフィー工程で形成することができて、素子製造をさらに容易にすることができる。
【0029】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図1は本発明に係る半導体レーザ装置(面発光型半導体レーザ)の構成例を示す図である。図1を参照すると、この半導体レーザ装置は、n型GaAs基板101上に、n型半導体多層膜反射鏡102,n型AlGaAsクラッド層103,InGaAs歪量子井戸活性層104,p型AlGaAsクラッド層105,p型GaAsコンタクト層106,誘電体多層膜反射鏡107が順次に形成されている。
【0030】
ここで、n型半導体多層膜反射鏡102は、n型に不純物ドーピングされたAlAsとGaAsをそれぞれ厚さλ/(4n)で交互に20周期程度積層したものとなっている(λ:発振波長,n:各層の屈折率)。また、n型クラッド層103と量子井戸活性層104とp型クラッド層105の合計層厚は、λ/2の光学的距離の自然数倍となるように設定されている。また、p型コンタクト層106の厚さは、λ/(4n)に設定されている。また、誘電体多層膜反射鏡107は、例えば円柱状の形状をしており、SiO2とTiO2をλ/(4n)の厚さで交互に積層したものとなっている。これにより、共振器の定在波条件を損なわずに、活性層104を定在波の腹の位置に設定することができる。
【0031】
また、図1の構成例では、誘電体多層膜反射鏡107で覆われていない領域のn型クラッド層103の直下に、プロトンイオン注入により半絶縁領域108が形成されており、さらに、誘電体多層膜反射鏡107で覆われていないp型コンタクト層106表面から量子井戸活性層104まで、p型不純物(例えばZn)が注入,拡散され、p型不純物拡散領域109が形成されている。p型不純物(例えばZn)が拡散された量子井戸活性層,すなわちp型不純物拡散領域109は、構成元素の相互拡散により無秩序化されており、このように無秩序化された量子井戸活性層すなわち不純物拡散領域109の禁制帯幅は、量子井戸活性層104の禁制帯幅よりも大きくなっている。
【0032】
また、p型不純物(Zn)が拡散されたp型コンタクト層106上には、AuZn/Auからなるp側オーミック電極110が形成され、基板101の裏面には、AuGe/Ni/Auからなるn側オーミック電極111が形成されている。
【0033】
図2は図1の半導体レーザ装置(面発光半導体レーザ)の製造工程例を示す図である。図2を参照すると、最初に、n型GaAs基板101上に、n型半導体多層膜反射鏡102,n型AlGaAsクラッド層103,InGaAs歪量子井戸活性層104,p型AlGaAsクラッド層105,p型GaAsコンタクト層106を順次に結晶成長させる(図2(a))。なお、結晶成長方法としては、MBE(molecular beam epitaxy)法やMOCVD(metal organic chemical vapour
deposition)法などが用いられる。
【0034】
次に、p型GaAsコンタクト層106上に誘電体多層反射鏡107を全面に積層して形成する(図2(b))。誘電体多層反射鏡107は、例えば、膜厚を光学的にモニターしながら電子ビーム蒸着法で作製することができる。
【0035】
このようにして誘電体多層膜反射鏡107を形成した後、誘電体多層膜反射鏡107上に、フォトリソグラフィー技術により直径数μmの円形のレジスト201を形成する。そして、RIE(reactive ion etching)法により、円形のレジスト201をマスクとして誘電体多層膜107をp型コンタクト層106上面までエッチングする(図2(c))。これにより、円柱状の誘電体多層膜反射鏡107を形成できる。なお、マスクの形状は、必ずしも円形である必要はなく長方形等でも良い。長方形のマスクが用いられる場合には、誘電体多層膜反射鏡107は、角柱形状に形成できる。
【0036】
しかる後、レジスト201および誘電体多層膜107をマスクとしてプロトンイオンを注入する。このとき、打ち込む加速電圧を制御することにより、半絶縁領域108をn型クラッド層103直下のn型半導体多層膜反射鏡102中に形成する(図2(d))。
【0037】
さらに、レジスト201および誘電体多層膜107をマスクとして、p型不純物であるZnイオンを活性層104近傍まで注入する。その後、ランプアニールにより、p型不純物(Zn)を拡散させ、p型不純物が拡散された量子井戸活性層104の領域,すなわちp型不純物拡散領域109を無秩序化する(図2(e))。
【0038】
最後に、レジストマスク201を除去し、p型コンタクト層106上にp側電極110を形成し、基板101の裏面にn側電極111を形成する(図2(f))。なお、p側電極110は、レジストマスク201よりも1回り大きい円形マスクを用いたリフトオフ法により、誘電体多層膜反射鏡107とその周りを除いて形成される。
【0039】
図1の面発光型半導体レーザでは、n型半導体多層膜反射鏡102と誘電体多層膜反射鏡107とによって、共振器が形成され、レーザ光は誘電体多層膜反射鏡107側から取り出すようになっている。この際、共振器内にあるp型GaAsコンタクト層106は、層厚がλ/(4n)に設定され、多層膜反射鏡107の一部となっており、このp型GaAsコンタクト層106の禁制帯幅は、InGaAs歪量子井戸活性層104の禁制帯幅よりも大きいため、共振器内のp型GaAsコンタクト層106中での光の吸収損失はない。
【0040】
また、図1の面発光型半導体レーザでは、電流は、誘電体多層膜反射鏡107周辺のp型コンタクト層106から注入され、従って、キャリア(正孔(ホール))は、半導体多層膜反射鏡を通らないため、直列抵抗は増加しない。すなわち、直列抵抗を低減できる。また、p側電極110とp型コンタクト層106との接触面積を大きくとることが可能であるため、接触抵抗を低減することもできる。
【0041】
また、図1の面発光半導体レーザでは、誘電体多層膜反射鏡107で覆われていないn型クラッド層103直下のn型半導体多層膜反射鏡102の領域には、半絶縁領域108が形成されていることによって、p型コンタクト層106から注入された電流を、誘電体多層膜反射鏡107の真下に集中させることができる。
【0042】
さらに、図1の面発光半導体レーザでは、誘電体多層膜反射鏡107で覆われていないp型コンタクト層106から活性領域まで、p型不純物であるZnが注入,拡散されているので、プロトンイオン注入によってキャリア濃度が低下したp型コンタクト層106のキャリア濃度を回復し、p側オーミック電極110との接触抵抗が高くならないようにしている。また、p型不純物(Zn)が拡散されて無秩序化された量子井戸活性層の領域,すなわちp型不純物拡散領域109は、無秩序化していない量子井戸活性層104よりも禁制帯幅が大きくなるため、キャリアを、誘電体多層膜反射鏡107の真下に閉じ込めることができる。従って、発振閾電流の低減が図れる。
【0043】
また、図2に示した製造工程例によれば、誘電体多層膜反射鏡107を所定形状にエッチング形成した後に、レジストマスク201とエッチングされた誘電体多層膜をマスクにして、プロトンイオンとp型不純物(Zn)イオンの注入を行なうので、フォトリソグラフィ法によるマスク形成の回数を低減でき、製造が容易になる。さらに、光の共振器構造と電流狭窄構造とキャリア閉じ込め構造を同一のマスクで形成しているため、マスクパターニングずれによる素子特性のばらつきを生じさせずに済む。
【0044】
図3は本発明に係る半導体レーザ装置(面発光型半導体レーザ)の他の構成例を示す図である。図3を参照すると、この半導体レーザ装置においても、図1の半導体レーザ装置と同様に、n型GaAs基板101上に、n型半導体多層膜反射鏡102,n型AlGaAsクラッド層103,InGaAs歪量子井戸活性層104,p型AlGaAsクラッド層105,p型GaAsコンタクト層106が順次に形成されている。
【0045】
ところで、図3の半導体レーザ装置では、p型コンタクト層106上には、例えば円柱状に形成されたAlGaInPエッチングストップ層301と、アンドープ半導体多層膜反射鏡302とが順次に積層されている。ここで、AlGaInPエッチングストップ層301の層厚は、λ/(4n)に設定され、また、アンドープ半導体多層膜反射鏡302は、AlAsとGaAsをλ/(4n)の厚さで交互に積層して形成されている。
【0046】
また、図3の半導体レーザ装置では、アンドープ半導体多層膜反射鏡302で覆われていないn型クラッド層103直下の領域に、プロトンイオン注入により半絶縁領域108が形成されており、さらに、アンドープ半導体多層膜反射鏡302で覆われていないp型コンタクト層106表面から量子井戸活性層104まで、p型不純物(例えばZn)が注入,拡散され、p型不純物拡散領域109が形成されている。
【0047】
また、基板表面には、レーザ光出射部であるアンドープ半導体多層膜反射鏡302の頂上部を除いてp側オーミック電極110が形成されており、また、基板101の裏面には、n側オーミック電極111が形成されている。
【0048】
図4,図5は図3の半導体レーザ装置(面発光半導体レーザ)の製造工程例を示す図である。図4,図5を参照すると、最初に、MBE法またはMOCVD法により、n型GaAs基板101上に、n型半導体多層膜反射鏡102,n型AlGaAsクラッド層103,InGaAs歪量子井戸活性層104,p型AlGaAsクラッド層105,p型GaAsコンタクト層106,AlGaInPエッチングストップ層301,アンドープ半導体多層膜反射鏡302を1回の結晶成長で順次に形成する(図4(a))。
【0049】
次に、アンドープ半導体多層膜反射鏡302上に、Si3N4層401を形成する。そして、フォトリソグラフィー技術により形成した直径数μmの円形のレジスト201をマスクとして、Si3N4層401をRIE法によりドライエッチングする。さらに、Si3N4層401をマスクとしてアンドープ半導体多層膜反射鏡302をAlGaInPエッチングストップ層301までドライエッチングする(図4(b))。
【0050】
この際、エッチング方法として、例えばECR−RIBE(electron cyclotron resonance - reactive ion beam etching)法を用いることにより、ほぼ垂直なエッチング形状が得られ、円柱状の半導体多層膜反射鏡302を形成できる。ここで、AlGaInP結晶はAlAsまたはGaAsよりもドライエッチング速度が遅いので、AlGaInP層301をエッチングストップ層として用いた。
【0051】
しかる後、露出したAlGaInPエッチングストップ層301を硫酸エッチング液でケミカルエッチングして除去し、p型GaAsコンタクト層106を露出させる。硫酸は、AlGaAs結晶をほとんどエッチングせず、AlGaInP結晶を選択的にエッチングする。そして、Si3N4層401をマスクとしてプロトンイオンを注入して、n型クラッド層103直下のn型半導体多層膜反射鏡102中に半絶縁領域108を形成する。さらに、Si3N4層401をマスクとして、p型不純物であるZnイオンを活性層104近傍まで注入し、ランプアニールでp型不純物(Zn)を拡散させてp型不純物拡散領域109を形成する(図4(c))。このとき、p型不純物(Zn)が拡散された量子井戸活性層104の領域,すなわちp型不純物拡散領域109は無秩序化される。
【0052】
次に、レジストマスク201を除去した後に、基板表側全面にAuZn/Auからなるp側電極110を真空蒸着法により形成する(図4(d))。
【0053】
そして、このp側電極110上にレジスト402をスピンコートで塗布する。この際、比較的粘性の低いレジスト402を使用すると、円柱の頂上部のレジスト膜厚を他の部分よりも薄くなるように形成できる(図5(e))。
【0054】
次いで、レジスト402をハードベーキングした後に、レジスト402全面をO2プラズマでアッシングして、円柱頂上部のp側電極110を露出させる(図5(f))。
【0055】
そしてレジスト402をマスクとして、スパッタエッチング法により円柱頂上部のp側電極をエッチングして除去する(図5(g))。このとき、Si3N4層401はエッチングストップ層として働く。
【0056】
最後に、レジスト402とSi3N4層401を除去した後に、基板裏面にAuGe/Ni/Auからなるn側電極111を形成する(図5(h))。
【0057】
図3の面発光型半導体レーザでは、図1に示した面発光型半導体レーザと同様に、n型半導体多層膜反射鏡102とアンドープ半導体多層膜反射鏡302とによって、共振器が形成され、レーザ光はアンドープ半導体多層膜反射鏡302側から取り出すことができる。この際、共振器内にあるp型GaAsコンタクト層106及びAlGaInPエッチングストップ層301は、層厚がそれぞれλ/(4n)に設定され、多層膜反射鏡302の一部となっており、このp型GaAsコンタクト層106とAlGaInPエッチングストップ層301の禁制帯幅は、InGaAs歪量子井戸活性層104の禁制帯幅よりも大きいため、共振器内で光の吸収損失はない。
【0058】
また、図3の半導体レーザ装置においても、p側オーミック電極構造,電流狭窄構造,キャリア閉じ込め構造については、図1の半導体レーザ装置と同様のものとなっている。
【0059】
図3の面発光型半導体レーザが図1の面発光型半導体レーザと異なっている点は、上部反射鏡として誘電体多層膜ではなくアンドープ半導体多層膜反射鏡302を用いていることである。従って、図3の半導体レーザ装置では、誘電体多層膜を半導体層とは別に積層する必要がなく、1回の結晶成長で、n型半導体多層膜反射鏡102,n型AlGaAsクラッド層103,InGaAs歪量子井戸活性層104,p型AlGaAsクラッド層105,p型GaAsコンタクト層106のみならず、上部反射鏡302をも形成することができるため、作製を簡略化できる。また、半導体多層膜反射鏡302は、図1の半導体レーザ装置におけるSiO2/TiO2誘電体多層膜反射鏡107に比べて熱伝導率が大きく、放熱特性に優れている。そして、半導体多層膜反射鏡302は、これを電流通路として用いる必要がないため、アンドープで形成できる。従って、半導体多層膜反射鏡302をアンドープで形成する場合には、半導体多層膜反射鏡302中における光の自由キャリア吸収を低減でき、これによって、反射率と透過率の低下を生じさせずに済む。
【0060】
また、図4,図5に示した製造工程例によれば、p側オーミック電極101のパターン形成をセルフアラインプロセスで形成しており、従って、図3の面発光レーザを、1回の結晶成長と1回のフォトリソグラフ工程で形成することができる。これによって、素子製造がさらに容易になる。特に、閾電流を低減する目的で円形マスクパターンを微細化した場合には、p側電極のパターニングずれが生じないため有効である。
【0061】
図6は、本発明に係る半導体レーザ装置(面発光型半導体レーザ)の他の構成例を示す図である。図6を参照すると、この半導体レーザ装置においても、図1,図3の半導体レーザ装置と同様に、n型GaAs基板101上に、n型半導体多層膜反射鏡102,n型AlGaAsクラッド層103,InGaAs歪量子井戸活性層104,p型AlGaAsクラッド層105,p型GaAsコンタクト層106が順次に形成されている。
【0062】
ところで、図6の半導体レーザ装置では、p型コンタクト層106上には、例えば円柱状に形成したAlGaInPエッチングストップ層301と、アンドープAlAsとGaAsからなる半導体多層膜反射鏡302と、Si3N4層401とが順次に積層されている。ここで、AlGaInPエッチングストップ層301とSi3N4層401の層厚は、それぞれ、λ/(4n)に設定されている。また、アンドープ半導体多層膜反射鏡302は、AlAsとGaAsをλ/(4n)の厚さで交互に積層して形成されている。
【0063】
また、図6の半導体レーザ装置では、アンドープ半導体多層膜反射鏡302で覆われていないn型クラッド層103直下の領域に、プロトンイオン注入により半絶縁領域108が形成されており、さらに、アンドープ半導体多層膜反射鏡302で覆われていないp型コンタクト層106表面から量子井戸活性層104まで、p型不純物(例えばZn)が注入,拡散され、p型不純物拡散領域109が形成されている。
【0064】
また、基板表側全面には、AuZn/Auからなるp側オーミック電極110が形成されており、また、基板裏面には、レーザ光出射部を除いてAuGe/Ni/Auからなるn側オーミック電極111が形成されている。
【0065】
図6の面発光型半導体レーザでは、図1,図3に示した面発光型半導体レーザと同様に、n型半導体多層膜反射鏡102とアンドープ半導体多層膜反射鏡302とによって、共振器が形成されており、また、図6の半導体レーザ装置においても、p側オーミック電極構造,電流狭窄構造,キャリア閉じ込め構造については、図1,図3の半導体レーザ装置と同様のものとなっているが、図6の面発光型半導体レーザでは、レーザ光は、図1,図3のレーザと異なり、n型半導体多層膜反射鏡102側から基板101を通して取り出すようになっている。この際、InGaAs歪量子井戸活性層103の禁制帯幅は、GaAs基板101の禁制帯幅よりも小さいため、レーザ光はGaAs基板101で吸収損失を受けない。
【0066】
また、図6の面発光型半導体レーザでは、アンドープ半導体多層膜反射鏡302の上部には、Si3N4層401を介してp側電極110が形成されており、このSi3N4層401の層厚をλ/(4n)に設定することにより、p側電極110に用いているAuを反射鏡の一部として用いることができる。また、Si3N4層401を介してAuZnと半導体層が積層されているため、アニールにより反射率が低下することがない。
【0067】
そして、図6の面発光型半導体レーザは、ジャンクションダウン方式で実装することができるため、放熱特性に優れているという特徴を有している。従って、素子の信頼性を向上させることができる。また、p側電極110とアンドープ半導体多層膜反射鏡301の間にあるSi3N4層401は比較的熱伝導率が高い材料であるため、放熱特性を損なうことがない。
【0068】
上述の各構成例においては、上部の多層膜反射鏡を、最下層までエッチングして円柱形状に作製しているが、p型クラッド層105とp型コンタクト層106との間に層数の少ない半導体多層膜反射鏡が形成されていてもよい。この場合、p型コンタクト層105からp型不純物(例えばZn)が拡散された半導体多層膜反射鏡の領域は無秩序化するため、ヘテロ障壁が存在しなくなる。従って、この部分を電流が通過しても直列抵抗を低く抑えることができる。
【0069】
また、上述の各構成例では、誘電体多層膜反射鏡107,半導体多層膜反射鏡302を円柱状あるいは角柱状のものに形成したが、これらは柱状のものであれば良く、従って、円柱状,角柱状に限らず任意の形状に形成できる。
【0070】
また上述の各構成例においては、AlGaAs系材料を例として説明したが、これに限らず、AlGaAInP,InGaAsP系材料等においても、本発明を同様に適用できる。
【0071】
【発明の効果】
以上に説明したように、請求項1乃至請求項4記載の発明によれば、半導体基板上に、半導体多層膜反射鏡,n型クラッド層,量子井戸活性層,p型クラッド層,p型コンタクト層が形成され、また、p型コンタクト層上には、柱状の上部多層膜反射鏡が形成されており、前記上部多層膜反射鏡で覆われていない領域のn型クラッド層直下には、半絶縁領域が設けられており、また、前記上部多層膜反射鏡で覆われていないp型コンタクト層表面から量子井戸活性層までの領域はp型不純物が拡散されて無秩序化されたp型不純物拡散領域となっており、また、p型不純物が拡散されたp型コンタクト層上と基板裏面とには、それぞれオーミック電極が形成され、基板に対して垂直方向にレーザ発振するようになっており、電流は上部の多層膜反射鏡周辺のp型不純物を拡散したp型コンタクト層から注入されるため、直列抵抗および接触抵抗が増加しない。これにより、素子の動作電圧を低減し発熱を抑制できるため、素子劣化を防ぐことができる。また、活性層下側にある半導体多層膜反射鏡の上部多層膜反射鏡に覆われていない領域が、半絶縁領域となっていることにより、電流を、上部の多層膜反射鏡の真下に集中させることができる。
【0072】
さらに、上部の多層膜反射鏡で覆われていないp型コンタクト層から活性層領域までp型不純物が注入,拡散されていることにより、プロトンイオン注入によってキャリア濃度が低下したp型コンタクト層のキャリア濃度を回復し、p側オーミック電極との接触抵抗が高くならないようにしている。また、p型不純物が拡散された量子井戸活性層が無秩序化されていることにより、禁制帯幅が量子井戸活性層よりも大きくなっている。そのため、キャリアを上部の多層膜反射鏡の真下に閉じ込めることができて、発光閾電流を低減することができる。
【0073】
特に、請求項2記載の発明では、量子井戸活性層の禁制帯幅が基板の禁制帯幅よりも小さくなっていることにより、レーザ光が基板で吸収されないため、レーザ光を基板裏面から取り出すことが可能となる。また、これに伴い、p側オーミック電極はパターニングする必要がなく、表面全面に形成でき、p側オーミック電極を反射鏡の1部として用いることができる。また、請求項2の半導体レーザ装置では、これをジャンクションダウン方式で実装することができるため、放熱特性に優れ、素子の信頼性を向上させることができる。
【0074】
また、請求項4記載の発明によれば、上部の多層膜反射鏡が、誘電体多層膜ではなく半導体多層膜反射鏡となっているため、上部の多層膜反射鏡を別に積層する工程が不要となり、1回の半導体結晶成長で上部の多層膜反射鏡までを形成でき、素子作製工程を簡略化することができる。また、この場合、上部の半導体多層膜反射鏡は電流通路として用いる必要がないため、アンドープで形成でき、これにより、半導体多層膜反射鏡中における光の自由キャリア吸収を低減でき、半導体多層膜反射鏡の反射率と透過率の低下を防ぐことができる。従って、発光閾電流を低減し、外部微分量子効率を向上させることができる。
【0075】
また、請求項5記載の発明によれば、p型コンタクト層上まで上部多層膜反射鏡を柱状にエッチング形成するマスクを用いて、n型クラッド層直下にプロトンイオンを注入する工程と、p型コンタクト層表面から量子井戸活性層を無秩序化するp型不純物を注入,拡散する工程を行なっているため、フォトリソグラフィー法によるマスク形成の回数を低減でき、製造が容易になる。また、光の共振器構造と電流狭窄構造とキャリア閉じ込め構造とを同一のマスクで形成するため、マスクパターニングずれによる素子特性のばらつきを招くことがなく、歩留りを向上させることができる。
【0076】
また、請求項6記載の発明によれば、p側オーミック電極のパターン形成をセルフアラインプロセスで上部多層膜反射鏡の頂上部を除いた基板表面に形成することができ、従って、請求項1乃至請求項4記載の半導体レーザ装置を、1回の結晶成長と1回のフォトリソグラフィー工程で形成することができて、素子製造をさらに容易にすることができる。
【図面の簡単な説明】
【図1】本発明に係る半導体レーザ装置の構成例を示す図である。
【図2】図1の半導体レーザ装置の製造工程例を示す図である。
【図3】本発明に係る半導体レーザ装置の他の構成例を示す図である。
【図4】図3の半導体レーザ装置の製造工程例を示す図である。
【図5】図3の半導体レーザ装置の製造工程例を示す図である。
【図6】本発明に係る半導体レーザ装置の他の構成例を示す図である。
【図7】従来の垂直共振器型面発光半導体レーザの構成例を示す図である。
【図8】図7の半導体レーザの活性層の斜視図である。
【図9】従来の垂直共振器型面発光半導体レーザの構成例を示す図である。
【図10】従来の垂直共振器型面発光半導体レーザの構成例を示す図である。
【図11】従来の垂直共振器型面発光半導体レーザの構成例を示す図である。
【符号の説明】
101 n型GaAs基板
102 n型半導体多層膜反射鏡
103 n型AlGaAsクラッド層
104 量子井戸活性層
105 p型AlGaAsクラッド層
106 p型GaAsコンタクト層
107 誘電体多層膜反射鏡
108 半絶縁領域
109 p型不純物拡散領域
110 p側電極
111 n側電極
201 レジストマスク
301 AlGaInPエッチングストップ層
302 アンドープ半導体多層膜反射鏡
401 Si3N4層
402 レジスト[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor laser device used for optical communication, optical information processing, and the like, and more particularly to a surface emitting semiconductor laser device and a method for manufacturing the same.
[0002]
[Prior art]
In recent years, vertical cavity surface emitting semiconductor lasers, unlike edge-emitting semiconductor lasers, are superior in dynamic single wavelength characteristics and have features such as low threshold current operation and two-dimensional integration. In recent years, research and development has been actively conducted.
[0003]
FIGS. 7 and 8 are views showing an example of the structure of a conventional vertical cavity surface emitting semiconductor laser disclosed in Japanese Patent Laid-Open No. 5-37074. 7 is a cross-sectional view of the semiconductor laser, and FIG. 8 is a perspective view of an active layer of the semiconductor laser of FIG.
[0004]
Referring to FIGS. 7 and 8, this semiconductor laser device includes an n-type GaAs substrate 1, a reflection mirror layer 2, a n-type AlGaAs confinement layer 3, an n-type impurity-doped multilayer of GaAs and AlAs. An active layer 4, a p-type AlGaAs confinement layer 5, and a p-type impurity doped GaAs and AlAs layered with an undoped
[0005]
Here, the reflection mirror layers (multilayer mirror layers) 2 and 6 are composed of layers having a quarter wavelength thickness, and a reflectance of 99% or more can be obtained with about 10 to 20 layers. . Thereby, a resonator structure is formed by the p-type reflection mirror layer 6 and the n-type reflection mirror layer 2, and the resonance wavelength is about 950 nm, and light can be emitted (surface emission) from the substrate 1 side.
[0006]
The surface emitting semiconductor laser shown in FIGS. 7 and 8 has a structure in which a current flows through the reflecting mirror layers 2 and 6 of the semiconductor multilayer film. However, since the reflective mirror layers 2 and 6 of the semiconductor multilayer film are formed by laminating 10 to 20 semiconductor layers having different forbidden band widths, an energy barrier due to the forbidden band width difference is generated at each interface. End up. Therefore, in the p-type multilayer reflective mirror layer 6 that injects holes having a large effective mass and a low mobility, the series resistance increases, and therefore the operating voltage of the element increases or the element due to heat generation increases. There was a problem that deterioration occurred. Further, since the p-side electrode 7 is formed at the top of the mesa, when the mesa area is reduced for the purpose of reducing the laser threshold current, the contact area between the electrode and the semiconductor layer is reduced, and the contact resistance is increased. There is also a problem of becoming.
[0007]
On the other hand, Japanese Patent Laid-Open No. 6-196804 discloses a surface emitting semiconductor laser device in which the contact resistance of an element is reduced. FIG. 9 is a cross-sectional view of a semiconductor laser device disclosed in Japanese Patent Laid-Open No. 6-196804. This semiconductor laser device is an n-type semiconductor in which n-type AlGaAs and n-type AlAs are stacked on an n-
[0008]
The surface emitting semiconductor laser of FIG. 9 has a planar structure instead of a mesa structure, unlike the surface emitting semiconductor lasers of FIGS. Thereby, the p-
[0009]
FIG. 10 is a cross-sectional view of a surface emitting semiconductor laser disclosed in Japanese Patent Laid-Open No. 6-29612. 10 includes an n-type single crystal Bragg
[0010]
Here, the active region includes a plurality of
[0011]
In the laser structure of FIG. 10, the current is injected from the
[0012]
FIG. 11 is a block diagram of a surface emitting laser disclosed in Japanese Patent Laid-Open No. 5-235473. The surface-emitting laser shown in FIG. 11 has, on an n-
[0013]
Here, the
[0014]
Also in the semiconductor laser of FIG. 11, since the current is injected into the active layer without passing through the p-type semiconductor multilayer film, the series resistance does not increase due to the energy barrier. In addition, since the contact area between the electrode and the semiconductor can be increased, the contact resistance can be reduced. The current can be confined below the convex portion of the
[0015]
[Problems to be solved by the invention]
By the way, in the surface emitting laser of FIG. 10, the injected carriers are confined in the homogenized active region, but p-type impurities are diffused in the lower
[0016]
On the other hand, in the surface emitting laser of FIG. 11, a current confinement structure is formed by the
[0017]
The present invention has been made to solve the above-described problem, and can provide a surface-emitting type semiconductor laser device capable of reducing element resistance and effectively preventing an increase in oscillation threshold current and its manufacture. It aims to provide a method.
[0018]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to claim 1HalfOn the conductor substrateHalfA conductor multilayer reflector, an n-type cladding layer, a quantum well active layer, a p-type cladding layer, and a p-type contact layer are formed;SaidOn the p-type contact layer, columnarUpper multilayer reflectorIs formed, andUpper multilayer reflectorA semi-insulating region is provided immediately below the n-type cladding layer in the region not covered withUpper multilayer reflectorThe region from the surface of the p-type contact layer not covered with the quantum well active layer to the quantum well active layer is a p-type impurity diffusion region in which p-type impurities are diffused and disordered, and the p-type impurities are diffused. Ohmic electrodes are formed on the p-type contact layer and the back surface of the substrate, respectively, so that laser oscillation is performed in a direction perpendicular to the substrate.
[0019]
The invention according to claim 2HalfOn the conductor substrateHalfConductor multilayer mirror, n-type cladding layer,The forbidden bandwidth is narrower than the substrateA quantum well active layer, a p-type cladding layer, and a p-type contact layer are formed;SaidOn the p-type contact layer, columnarUpper multilayer reflectorIs formed, andUpper multilayer reflectorA semi-insulating region is provided immediately below the n-type cladding layer in the region not covered withUpper multilayer reflectorThe region from the surface of the p-type contact layer not covered with the quantum well active layer is a p-type impurity diffusion region in which p-type impurities are diffused and disordered,A p-side ohmic electrode is formed on the entire front surface of the substrate, and an n-side ohmic electrode is formed on the back surface of the substrate except for the laser beam emitting portion.The laser oscillates in a direction perpendicular to the substrate.
[0020]
The invention according to claim 3 is the semiconductor laser device according to claim 1 or 2, wherein the columnar upper multilayer reflector isDielectricIt is characterized by being laminated alternately.
According to a fourth aspect of the present invention, in the semiconductor laser device according to the first or second aspect, the columnar upper multilayer reflector is an undoped semiconductor.
[0021]
Also,Claim 5The described inventionHalfOn the conductor substrateHalfConductor multilayer mirror, n-type cladding layer, quantum well active layer, p-type cladding layer, p-type contact layer,Upper multilayer reflectorSequentially laminating,Upper multilayer reflectorA mask with a predetermined shape is formed on the p-type contact layerUpper multilayer reflectorFrom the surface of the p-type contact layer to the quantum well active layer using the mask of the etching step, and the step of implanting proton ions immediately below the n-type cladding layer using the mask of the etching step The method includes a step of implanting and diffusing p-type impurities, and a step of forming ohmic electrodes on the p-type contact layer in which the p-type impurities are diffused and on the back surface of the substrate.
[0022]
Also,Claim 6The described inventionHalfOn the conductor substrateHalfConductor multilayer mirror, n-type cladding layer, quantum well active layer, p-type cladding layer, p-type contact layer,Upper multilayer reflectorStep by step, and up to the p-type contact layerUpper multilayer reflectorFrom the surface of the p-type contact layer to the quantum well active layer using the mask of the etching step, and the step of implanting proton ions immediately below the n-type cladding layer using the mask of the etching step Self-aligned with the process of implanting and diffusing p-type impuritiesUpper multilayer reflectorThe method includes a step of forming a p-side ohmic electrode on the substrate surface excluding the top of the substrate and a step of forming an n-side ohmic electrode on the back surface of the substrate.
[0023]
Claims 1 toClaim 4In the described invention, the current is applied to the upper multilayer reflector.(Upper multilayer reflector)Since the peripheral p-type impurity is implanted from the p-type contact layer, series resistance and contact resistance do not increase. Thereby, the operating voltage of the element can be reduced and heat generation can be suppressed, so that element deterioration can be prevented. Also, under the active layerHalfSince the region of the conductor multilayer reflector that is not covered by the upper multilayer reflector is a semi-insulating region, the current can be concentrated directly below the upper multilayer reflector.
[0024]
Further, the carrier of the p-type contact layer whose carrier concentration is lowered by proton ion implantation due to implantation and diffusion of p-type impurities from the p-type contact layer not covered by the upper multilayer mirror to the active layer region. The concentration is recovered so that the contact resistance with the p-side ohmic electrode does not increase. In addition, since the quantum well active layer in which the p-type impurity is diffused is disordered, the forbidden band width is larger than that of the quantum well active layer. Therefore, carriers can be confined directly below the upper multilayer mirror, and the emission threshold current can be reduced.
[0025]
In particular, in the invention described in claim 2, since the forbidden band width of the quantum well active layer is smaller than the forbidden band width of the substrate, the laser light is not absorbed by the substrate, so that the laser light is extracted from the back surface of the substrate. Is possible. Accordingly, the p-side ohmic electrode does not need to be patterned, can be formed on the entire surface, and the p-side ohmic electrode can be used as a part of the reflecting mirror. Moreover, in the semiconductor laser device according to the second aspect, since it can be mounted by a junction down method, it is excellent in heat dissipation characteristics and the reliability of the element can be improved.
[0026]
Further, in the invention according to claim 4, since the upper multilayer film reflector is a semiconductor multilayer film mirror rather than a dielectric multilayer film, a step of separately stacking the upper multilayer film mirror is not required, Up to the upper multilayer reflector can be formed by one-time semiconductor crystal growth, and the device manufacturing process can be simplified. In this case, since the upper semiconductor multilayer mirror does not need to be used as a current path, it can be formed undoped, thereby reducing free carrier absorption of light in the semiconductor multilayer reflector, and reflecting the semiconductor multilayer reflector. Decrease in the reflectance and transmittance of the mirror can be prevented. Therefore, the emission threshold current can be reduced and the external differential quantum efficiency can be improved.
[0027]
Also,Claim 5In the described invention, up to the p-type contact layerUpper multilayer reflectorThe step of implanting proton ions directly under the n-type cladding layer and the step of injecting and diffusing p-type impurities for disordering the quantum well active layer from the surface of the p-type contact layer are performed using a mask for etching the substrate into a columnar shape. Therefore, the number of mask formations by the photolithography method can be reduced, and the manufacture becomes easy. In addition, since the optical resonator structure, the current confinement structure, and the carrier confinement structure are formed using the same mask, variations in device characteristics due to mask patterning deviation are not caused, and the yield can be improved.
[0028]
Also,Claim 6In the described invention, p-side ohmic electrode pattern formation is performed by a self-alignment process.Upper multilayer reflectorSo that it can be formed on the surface of the substrate excluding the top of the substrate.To claim 5The described semiconductor laser device can be formed by one crystal growth and one photolithography process, which can further facilitate device manufacture.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a configuration example of a semiconductor laser device (surface emitting semiconductor laser) according to the present invention. Referring to FIG. 1, this semiconductor laser device includes an n-type
[0030]
Here, the n-type
[0031]
In the configuration example of FIG. 1, a
[0032]
A p-
[0033]
FIG. 2 is a view showing an example of a manufacturing process of the semiconductor laser device (surface emitting semiconductor laser) of FIG. Referring to FIG. 2, first, on an n-
deposition) method or the like is used.
[0034]
Next, a dielectric
[0035]
After forming the dielectric multilayer
[0036]
Thereafter, proton ions are implanted using the resist 201 and the
[0037]
Further, using the resist 201 and the
[0038]
Finally, the resist
[0039]
In the surface emitting semiconductor laser shown in FIG. 1, a resonator is formed by the n-type
[0040]
Further, in the surface emitting semiconductor laser of FIG. 1, current is injected from the p-
[0041]
Further, in the surface emitting semiconductor laser of FIG. 1, a
[0042]
Further, in the surface-emitting semiconductor laser of FIG. 1, since the p-type impurity Zn is implanted and diffused from the p-
[0043]
In addition, according to the example of the manufacturing process shown in FIG. 2, after the dielectric multilayer
[0044]
FIG. 3 is a diagram showing another configuration example of the semiconductor laser device (surface emitting semiconductor laser) according to the present invention. Referring to FIG. 3, in this semiconductor laser device, as in the semiconductor laser device of FIG. 1, an n-type
[0045]
In the semiconductor laser device of FIG. 3, an AlGaInP
[0046]
In the semiconductor laser device of FIG. 3, a
[0047]
A p-
[0048]
4 and 5 are views showing an example of a manufacturing process of the semiconductor laser device (surface emitting semiconductor laser) shown in FIG. 4 and 5, first, an n-type
[0049]
Next, on the undoped
[0050]
At this time, for example, by using an ECR-RIBE (electron cyclotron resonance-reactive ion beam etching) method as an etching method, a substantially vertical etching shape can be obtained, and the cylindrical
[0051]
Thereafter, the exposed AlGaInP
[0052]
Next, after removing the resist
[0053]
Then, a resist 402 is applied on the p-
[0054]
Next, after hard baking the resist 402, the entire surface of the resist 402 is O.2Ashing with plasma exposes the p-
[0055]
Then, using the resist 402 as a mask, the p-side electrode at the top of the cylinder is etched away by sputter etching (FIG. 5G). At this time, SiThreeNFourLayer 401 serves as an etch stop layer.
[0056]
Finally, resist 402 and SiThreeNFourAfter removing the
[0057]
In the surface emitting semiconductor laser shown in FIG. 3, similarly to the surface emitting semiconductor laser shown in FIG. 1, the n-type
[0058]
Also in the semiconductor laser device of FIG. 3, the p-side ohmic electrode structure, current confinement structure, and carrier confinement structure are the same as those of the semiconductor laser device of FIG.
[0059]
The surface emitting semiconductor laser of FIG. 3 is different from the surface emitting semiconductor laser of FIG. 1 in that an undoped
[0060]
Also, according to the manufacturing process example shown in FIGS. 4 and 5, the p-
[0061]
FIG. 6 is a diagram showing another configuration example of the semiconductor laser device (surface emitting semiconductor laser) according to the present invention. Referring to FIG. 6, in this semiconductor laser device, as in the semiconductor laser device of FIGS. 1 and 3, an n-type
[0062]
In the semiconductor laser device of FIG. 6, on the p-
[0063]
In the semiconductor laser device of FIG. 6, a
[0064]
A p-
[0065]
In the surface emitting semiconductor laser shown in FIG. 6, similarly to the surface emitting semiconductor laser shown in FIGS. 1 and 3, a resonator is formed by the n-type
[0066]
In the surface-emitting type semiconductor laser shown in FIG.ThreeNFourA p-
[0067]
The surface-emitting type semiconductor laser shown in FIG. 6 can be mounted by a junction down method, and thus has a feature of excellent heat dissipation characteristics. Therefore, the reliability of the element can be improved. In addition, Si between the p-
[0068]
In each of the above-described configuration examples, the upper multilayer film reflecting mirror is etched to the lowermost layer to produce a cylindrical shape, but the number of layers between the p-
[0069]
Further, in each of the above-described configuration examples, the dielectric
[0070]
In each of the above-described configuration examples, the AlGaAs-based material has been described as an example.
[0071]
【The invention's effect】
As explained above, claims 1 toClaim 4According to the described inventionHalfOn the conductor substrateHalfA conductor multilayer mirror, an n-type cladding layer, a quantum well active layer, a p-type cladding layer, and a p-type contact layer are formed, and a columnar shape is formed on the p-type contact layer.Upper multilayer reflectorIs formed, andUpper multilayer reflectorA semi-insulating region is provided immediately below the n-type cladding layer in the region not covered withUpper multilayer reflectorThe region from the surface of the p-type contact layer not covered with the quantum well active layer to the quantum well active layer is a p-type impurity diffusion region in which p-type impurities are diffused and disordered, and the p-type impurity is diffused. Ohmic electrodes are formed on the contact layer and the back surface of the substrate, respectively, so that laser oscillation occurs in a direction perpendicular to the substrate, and current diffuses p-type impurities around the upper multilayer reflector. Since it is injected from the p-type contact layer, the series resistance and contact resistance do not increase. Thereby, the operating voltage of the element can be reduced and heat generation can be suppressed, so that element deterioration can be prevented. Also, under the active layerHalfSince the region of the conductor multilayer reflector that is not covered by the upper multilayer reflector is a semi-insulating region, the current can be concentrated directly below the upper multilayer reflector.
[0072]
Further, the carrier of the p-type contact layer whose carrier concentration is lowered by proton ion implantation due to implantation and diffusion of p-type impurities from the p-type contact layer not covered by the upper multilayer mirror to the active layer region. The concentration is recovered so that the contact resistance with the p-side ohmic electrode does not increase. In addition, since the quantum well active layer in which the p-type impurity is diffused is disordered, the forbidden band width is larger than that of the quantum well active layer. Therefore, carriers can be confined directly below the upper multilayer mirror, and the emission threshold current can be reduced.
[0073]
In particular, in the invention described in claim 2, since the forbidden band width of the quantum well active layer is smaller than the forbidden band width of the substrate, the laser light is not absorbed by the substrate, so that the laser light is extracted from the back surface of the substrate. Is possible. Accordingly, the p-side ohmic electrode does not need to be patterned, can be formed on the entire surface, and the p-side ohmic electrode can be used as a part of the reflecting mirror. Moreover, in the semiconductor laser device according to the second aspect, since it can be mounted by a junction down method, it is excellent in heat dissipation characteristics and the reliability of the element can be improved.
[0074]
According to the invention described in claim 4, since the upper multilayer reflector is a semiconductor multilayer reflector rather than a dielectric multilayer, there is no need to separately stack the upper multilayer reflector. Thus, up to the upper multilayer reflector can be formed by one-time semiconductor crystal growth, and the device manufacturing process can be simplified. In this case, since the upper semiconductor multilayer mirror does not need to be used as a current path, it can be formed undoped, thereby reducing free carrier absorption of light in the semiconductor multilayer reflector, and reflecting the semiconductor multilayer reflector. Decrease in the reflectance and transmittance of the mirror can be prevented. Therefore, the emission threshold current can be reduced and the external differential quantum efficiency can be improved.
[0075]
Also,Claim 5According to the described invention, up to the p-type contact layerUpper multilayer reflectorThe step of implanting proton ions directly under the n-type cladding layer and the step of injecting and diffusing p-type impurities for disordering the quantum well active layer from the surface of the p-type contact layer are performed using a mask for etching the substrate into a columnar shape. Therefore, the number of mask formations by the photolithography method can be reduced, and the manufacture becomes easy. In addition, since the optical resonator structure, the current confinement structure, and the carrier confinement structure are formed using the same mask, variations in device characteristics due to mask patterning deviation are not caused, and the yield can be improved.
[0076]
Also,Claim 6According to the described invention, pattern formation of the p-side ohmic electrode is performed by a self-alignment process.Upper multilayer reflectorSo that it can be formed on the surface of the substrate excluding the top of the substrate.Thru claim 4The described semiconductor laser device can be formed by one crystal growth and one photolithography process, which can further facilitate device manufacture.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration example of a semiconductor laser device according to the present invention.
FIG. 2 is a diagram showing an example of a manufacturing process of the semiconductor laser device of FIG.
FIG. 3 is a diagram showing another configuration example of the semiconductor laser device according to the present invention.
4 is a diagram showing a manufacturing process example of the semiconductor laser device of FIG. 3; FIG.
5 is a diagram showing a manufacturing process example of the semiconductor laser device of FIG. 3; FIG.
FIG. 6 is a diagram showing another configuration example of the semiconductor laser device according to the present invention.
FIG. 7 is a diagram showing a configuration example of a conventional vertical cavity surface emitting semiconductor laser.
8 is a perspective view of an active layer of the semiconductor laser of FIG.
FIG. 9 is a diagram showing a configuration example of a conventional vertical cavity surface emitting semiconductor laser.
FIG. 10 is a diagram showing a configuration example of a conventional vertical cavity surface emitting semiconductor laser.
FIG. 11 is a diagram showing a configuration example of a conventional vertical cavity surface emitting semiconductor laser.
[Explanation of symbols]
101 n-type GaAs substrate
102 n-type semiconductor multilayer reflector
103 n-type AlGaAs cladding layer
104 Quantum well active layer
105 p-type AlGaAs cladding layer
106 p-type GaAs contact layer
107 dielectric multilayer reflector
108 Semi-insulating region
109 p-type impurity diffusion region
110 p-side electrode
111 n-side electrode
201 resist mask
301 AlGaInP etching stop layer
302 Undoped Semiconductor Multilayer Reflector
401 SiThreeNFourlayer
402 resist
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08090896A JP3685541B2 (en) | 1996-03-08 | 1996-03-08 | Semiconductor laser device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08090896A JP3685541B2 (en) | 1996-03-08 | 1996-03-08 | Semiconductor laser device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09246652A JPH09246652A (en) | 1997-09-19 |
JP3685541B2 true JP3685541B2 (en) | 2005-08-17 |
Family
ID=13731489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08090896A Expired - Fee Related JP3685541B2 (en) | 1996-03-08 | 1996-03-08 | Semiconductor laser device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3685541B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4497859B2 (en) * | 2002-08-06 | 2010-07-07 | 株式会社リコー | Surface emitting semiconductor laser device, optical transmission module, and optical transmission system |
DE102004057802B4 (en) * | 2004-11-30 | 2011-03-24 | Osram Opto Semiconductors Gmbh | Radiation-emitting semiconductor component with intermediate layer |
JP5442940B2 (en) * | 2006-08-23 | 2014-03-19 | 株式会社リコー | Surface emitting laser array, optical scanning device and image forming apparatus provided with the same |
WO2008023813A1 (en) | 2006-08-23 | 2008-02-28 | Ricoh Company, Ltd. | Surface-emitting laser array, optical scanning device, and image forming device |
JP2019134019A (en) * | 2018-01-30 | 2019-08-08 | セイコーエプソン株式会社 | Light-emitting device |
-
1996
- 1996-03-08 JP JP08090896A patent/JP3685541B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09246652A (en) | 1997-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3748807B2 (en) | Semiconductor light emitting device with improved electro-optical characteristics and method of manufacturing the same | |
US5637511A (en) | Vertical-to-surface transmission electro-photonic device and method for fabricating the same | |
US20090279580A1 (en) | Surface-emitting type semiconductor laser and method for manufacturing the same | |
JPH0669585A (en) | Surface emitting semiconductor laser and manufacturing method thereof | |
JPH06314854A (en) | Surface light emitting element and its manufacture | |
JPH09139550A (en) | Manufacture of semiconductor laser device, and semiconductor laser device | |
JP3682336B2 (en) | Manufacturing method of semiconductor laser device | |
JPH05283796A (en) | Surface emission type semiconductor laser | |
JPH07240506A (en) | Surface input / output optoelectronic device | |
JPH07288362A (en) | Vertical cavity surface emitting laser diode | |
JP4224981B2 (en) | Surface emitting semiconductor laser device and method for manufacturing the same | |
US6737290B2 (en) | Surface-emitting semiconductor laser device and method for fabricating the same, and surface-emitting semiconductor laser array employing the laser device | |
US6859476B2 (en) | Surface-emitting semiconductor laser and method of manufacturing the same | |
JP3685541B2 (en) | Semiconductor laser device and manufacturing method thereof | |
JP2004146527A (en) | Semiconductor laser element and method of manufacturing the same | |
JP4443094B2 (en) | Semiconductor light emitting device | |
JPH05235473A (en) | Surface light emitting device and fabrication thereof | |
JPH0888435A (en) | Semiconductor laser | |
JPH09237937A (en) | Low resistance lower P-type upper light emitting ridge VCSEL and manufacturing method | |
US6770915B2 (en) | Light emitting element with multiple multi-layer reflectors and a barrier layers | |
JP3546630B2 (en) | Surface emitting semiconductor laser device and method of manufacturing the same | |
JPH09205250A (en) | Lateral current injection type surface emitting semiconductor laser device and its manufacture | |
KR100446604B1 (en) | SINGLE LATITUDINAL MODE GaN-BASED PLANE LIGHT EMITTING LASER DIODE INCLUDING LOWER DISTRIBUTED BRAGG REFLECTOR FORMED OF PAIRS OF GaN LAYERS AND AIR LAYERS AND UPPER DISTRIBUTED BRAGG REFLECTOR FORMED OF PAIRS OF DIELECTRIC LAYERS, AND METHOD FOR MANUFACTURING THE SAME | |
JP3612900B2 (en) | Surface emitting semiconductor laser and manufacturing method thereof | |
JPH10209565A (en) | Lateral current-injection type surface light-emitting semiconductor laser device, its manufacture, and semiconductor laser array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |