JP3680851B2

JP3680851B2 - Substrate for liquid crystal panel, liquid crystal panel, electronic device and projection display device

Info

Publication number: JP3680851B2
Application number: JP2003406101A
Authority: JP
Inventors: 卓山崎; 秀明岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-12-04
Filing date: 2003-12-04
Publication date: 2005-08-10
Anticipated expiration: 2016-10-22
Also published as: JP2004094279A

Description

本発明は、液晶パネルさらには反射型液晶パネルに関し、特に半導体基板上に形成された絶縁ゲート型電界効果トランジスタ（以下、ＭＯＳＦＥＴという）によって画素電極をスイッチングするアクティブマトリックス型液晶パネルに利用して好適な技術に関する。 The present invention relates to a liquid crystal panel and further to a reflective liquid crystal panel, and is particularly suitable for use in an active matrix liquid crystal panel in which pixel electrodes are switched by an insulated gate field effect transistor (hereinafter referred to as MOSFET) formed on a semiconductor substrate. Technology.

従来、投射型表示装置のライトバルブに用いられる反射型アクティブマトリックス液晶パネルとしては、ガラス基板上にアモルファスシリコンを用いたＴＦＴアレーを形成した構造の液晶パネルが実用化されている。 Conventionally, as a reflective active matrix liquid crystal panel used for a light valve of a projection display device, a liquid crystal panel having a structure in which a TFT array using amorphous silicon is formed on a glass substrate has been put into practical use.

上記ＴＦＴを用いたアクティブマトリックス液晶パネルはデバイスサイズが比較的大きいため、例えばこれをライトバルブとして組み込んだビデオプロジェクタのような投射型表示装置にあっては、装置全体が大型化してしまうという不具合がある。また、透過型液晶パネルの場合は、各画素に設けられたＴＦＴの領域が光を透過させる画素の透過領域とならないため、パネルの解像度がＸＧＡ，ＥＷＳと上がるにつれ、開口率が小さくなるという致命的な欠陥を有している。 Since the active matrix liquid crystal panel using the TFT has a relatively large device size, for example, in a projection type display device such as a video projector in which this is incorporated as a light valve, there is a problem that the entire device becomes large. is there. In the case of a transmissive liquid crystal panel, the TFT area provided in each pixel does not become a transmissive area for pixels that transmit light, so that the aperture ratio decreases as the panel resolution increases to XGA and EWS. Have certain flaws.

そこで、透過型アクティブマトリックス液晶パネルに比べてサイズが小さい液晶パネルとして、半導体基板上に形成されたＭＯＳＦＥＴアレーで反射電極となる画素電極をスイッチングするようにした反射型アクティブマトリックス液晶パネルがある。 Therefore, as a liquid crystal panel having a size smaller than that of the transmissive active matrix liquid crystal panel, there is a reflective active matrix liquid crystal panel in which a pixel electrode serving as a reflective electrode is switched by a MOSFET array formed on a semiconductor substrate.

しかしながら半導体を基板とする液晶パネルにおいては、デバイスサイズの縮小に応じて各画素のサイズも小さくなるため、画素電極のみでは液晶の駆動に必要な電圧を保持するのに充分な容量（１００ｆＦ程度が必要）が得られないという欠点がある。そこで、本発明者は、ゲート絶縁膜を誘電体とする保持容量を各画素に作り込む方法を検討した。 However, in a liquid crystal panel using a semiconductor as a substrate, the size of each pixel is reduced as the device size is reduced. Therefore, the pixel electrode alone has a capacity sufficient to hold a voltage necessary for driving the liquid crystal (about 100 fF). (Necessary) cannot be obtained. Therefore, the present inventor has studied a method of forming a storage capacitor using a gate insulating film as a dielectric in each pixel.

しかし、保持容量の一方の端子は定電位に固定されることが望ましいが、そのような定電位を各保持容量に供給するための配線のレイアウトおよびコンタクトホールの形成位置の確保が極めて困難であることを見い出した。即ち、各画素ごとに保持容量の一方の端子に定電位を与えるコンタクトホールを設けると、その分保持容量を構成する電極が小さくなってしまい、容量値も低下してしまうという不都合がある。 However, it is desirable that one terminal of the storage capacitor is fixed to a constant potential, but it is extremely difficult to secure the layout of the wiring and the contact hole formation position for supplying such a constant potential to each storage capacitor. I found out. That is, if a contact hole for applying a constant potential is provided to one terminal of the storage capacitor for each pixel, there is a disadvantage that the electrode constituting the storage capacitor is reduced by that amount and the capacitance value is also reduced.

また、半導体を基板とする反射型液晶パネルにおいては、画素スイッチング用ＭＯＳＦＥＴがいわゆるウェル領域に形成されることとなるが、反射型液晶パネルはチップサイズが２０ｍｍ□前後と大きいため、ウェル領域の電位が安定していないと、画素中央付近のＭＯＳＦＥＴの動作が安定しないおそれがあることが明らかになった。この場合、ウェルの電位を、複数のマトリックス状に配置される画素領域の外側で所定の電圧に固定する方法も考えられるが、画素領域の中央の画素のＭＯＳＦＥＴまでは比較的距離が遠くなるため、中央ではウェル電位が変動し易く基板効果によってしきい値電圧が変動するという問題点がある。 In a reflective liquid crystal panel using a semiconductor as a substrate, a pixel switching MOSFET is formed in a so-called well region. However, since the reflective liquid crystal panel has a large chip size of about 20 mm □, the potential of the well region is large. It has become clear that the operation of the MOSFET near the center of the pixel may not be stable if is not stable. In this case, a method of fixing the potential of the well to a predetermined voltage outside the pixel region arranged in a plurality of matrix shapes can be considered, but the distance to the MOSFET of the pixel in the center of the pixel region is relatively long. In the center, the well potential tends to fluctuate and the threshold voltage fluctuates due to the substrate effect.

この発明の目的は、半導体を基板とする反射型液晶パネルにおいて、小さな面積でも充分な保持容量が得られ、これによって素子の縮小化が可能となるとともに、画素毎に保持容量の一方の端子に定電位を供給する配線のレイアウトが不要となるような保持容量の構成技術を提供することにある。 An object of the present invention is to provide a sufficient holding capacity even in a small area in a reflective liquid crystal panel using a semiconductor as a substrate, thereby enabling a reduction in the size of the element and providing one terminal of the holding capacity for each pixel. It is an object of the present invention to provide a storage capacitor configuration technique that eliminates the need for a wiring layout for supplying a constant potential.

この発明の他の目的は、半導体を基板とする反射型液晶パネルにおいて、画素領域の中央のＦＥＴのウェル電位を、定電位を供給するための配線を設けることなく安定させ、ＦＥＴの特性の変動を防止できるような技術を提供することにある。 Another object of the present invention is to stabilize the well potential of the FET in the center of the pixel region without providing a wiring for supplying a constant potential in a reflective liquid crystal panel using a semiconductor as a substrate, and to change the characteristics of the FET. It is to provide a technique capable of preventing the above.

この発明の他の目的は、プロセスの工程数を増加させることなく必要な保持容量が得られるようにした技術を提供することにある。 Another object of the present invention is to provide a technique capable of obtaining a necessary storage capacity without increasing the number of process steps.

〈液晶パネル用基板１〉
本発明の液晶パネル用基板は、半導体基板上に画素電極をなす反射電極がマトリックス状に形成されるとともに各反射電極に対応して各々にトランジスタが形成され、周辺回路部から前記トランジスタを介して前記反射電極に電圧が印加されるように構成された液晶パネル用基板上において、前記周辺回路部を覆う遮光膜と、前記遮光膜を前記周辺回路部から絶縁する層間絶縁膜と、前記遮光膜を前記層間絶縁膜を貫くコンタクトホールを介して所定の電位側に接続する配線層と、少なくとも前記コンタクトホール及び前記遮光膜の端部及び前記層間絶縁膜の端部を覆うように形成される窒化シリコン膜とを備えることを特徴とする。 <LCD panel substrate 1>
In the substrate for a liquid crystal panel of the present invention, a reflective electrode forming a pixel electrode is formed in a matrix on a semiconductor substrate, and a transistor is formed corresponding to each reflective electrode, from a peripheral circuit section through the transistor. On a liquid crystal panel substrate configured to apply a voltage to the reflective electrode, a light shielding film that covers the peripheral circuit portion, an interlayer insulating film that insulates the light shielding film from the peripheral circuit portion, and the light shielding film And a nitride layer formed so as to cover at least the contact hole, the end portion of the light shielding film, and the end portion of the interlayer insulating film. And a silicon film.

かかる構成によれば、端部から水等が進入しにくくなって耐久性が向上するとともに、端部が補強されるため歩留まりが向上する。 According to such a configuration, it is difficult for water or the like to enter from the end portion and durability is improved, and since the end portion is reinforced, the yield is improved.

〈液晶パネル用基板２〉
また本発明の液晶パネル用基板は、酸化シリコン膜と窒化シリコン膜の２層膜が、少なくとも前記コンタクトホール及び前記遮光膜の端部及び前記層間絶縁膜の端部を覆うように形成されることを特徴とする。
これによって同様に端部から水等が進入しにくくなって耐久性が向上するとともに、端部が補強されるため歩留まりが向上する。 <LCD panel substrate 2>
In the liquid crystal panel substrate of the present invention, a two-layer film of a silicon oxide film and a silicon nitride film is formed so as to cover at least the contact hole, the end of the light shielding film, and the end of the interlayer insulating film. It is characterized by.
Similarly, this makes it difficult for water or the like to enter from the end portion to improve durability, and since the end portion is reinforced, the yield is improved.

〈液晶パネル用基板３〉
また本発明の液晶パネル用基板は、前記窒化シリコン膜は、画素電極をなす反射電極上を除く領域に形成されることを特徴とする。 <LCD panel substrate 3>
In the liquid crystal panel substrate according to the present invention, the silicon nitride film is formed in a region other than on the reflective electrode forming the pixel electrode.

かかる構成によれば、画素電極をなす反射電極上の保護膜を酸化シリコン膜単層にできるため、反射率の低下や反射率が波長により異なる波長依存性を低減することができる。 According to such a configuration, since the protective film on the reflective electrode forming the pixel electrode can be a single layer of silicon oxide film, it is possible to reduce the reflectance and the wavelength dependence in which the reflectance varies depending on the wavelength.

〈液晶パネル〉
本発明に係る液晶パネルは、前記液晶パネル用基板と、対向電極を有する入射側の透明基板と、前記液晶パネル用基板と前記透明基板とを適当な間隔をおいて配置し接着固定するシール材と、前記液晶パネル用基板と前記透明基板との間隙内に封入される液晶と、前記シール材と前記液晶パネル用基板との間に配置され、前記シール材との接着面が平坦化された前記窒化シリコン膜と、を備えることを特徴とする液晶パネル。かかる構成によれば、層間絶縁膜やメタル層等の有無による厚みのばらつきに関わらず、上記間隙を一定にすることが可能となる。 <LCD panel>
The liquid crystal panel according to the present invention includes the above-mentioned liquid crystal panel substrate, an incident-side transparent substrate having a counter electrode, and a sealing material that arranges and fixes the liquid crystal panel substrate and the transparent substrate at appropriate intervals. And the liquid crystal sealed in the gap between the liquid crystal panel substrate and the transparent substrate, and between the sealing material and the liquid crystal panel substrate, the bonding surface with the sealing material is flattened A liquid crystal panel comprising the silicon nitride film. According to this configuration, the gap can be made constant regardless of the thickness variation due to the presence or absence of an interlayer insulating film, a metal layer, or the like.

〈電子機器〉
本発明に係る電子機器は、前記液晶パネルを表示部として備えていることを特
徴とする。 <Electronics>
An electronic apparatus according to the present invention includes the liquid crystal panel as a display unit.

〈投射型表示装置〉
本発明に係る投射型表示装置は、光源と、前記光源からの光を変調して反射す
る前記液晶パネルと、該液晶パネルにより変調された光を集光し投射する投射レ
ンズとを備えていることを特徴とする投射型表示装置。 <Projection type display device>
A projection display device according to the present invention includes a light source, the liquid crystal panel that modulates and reflects light from the light source, and a projection lens that collects and projects the light modulated by the liquid crystal panel. A projection type display device characterized by that.

以下、本発明の好適な実施例を図面に基づいて説明する。 Preferred embodiments of the present invention will be described below with reference to the drawings.

図１および図３は、本発明を適用した反射型液晶パネルの反射電極側基板の第１の実施例を示す。なお、図１および図３にはマトリックス状に配置されている画素のうち一画素部分の断面図と平面レイアウトを示す。図１（ａ）は図３におけるＩ−Ｉ線に沿った断面を示す。図１（ｂ）は同じく図３におけるII−II線に沿った断面を示す。 1 and 3 show a first embodiment of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied. 1 and 3 show a cross-sectional view and a planar layout of one pixel portion among pixels arranged in a matrix. FIG. 1A shows a cross section taken along line II in FIG. FIG.1 (b) shows the cross section along the II-II line in FIG. 3 similarly.

図１において、１は単結晶シリコンのようなＰ型半導体基板（Ｎ型半導体基板（Ｎ--）でもよい）、２はこの半導体基板１の表面に形成されたＰ型ウェル領域、３は半導体基板１の表面に形成された素子分離用のフィールド酸化膜（いわゆるＬＯＣＯＳ）である。上記ウェル領域２は、特に限定されないが、例えば７６８×１０２４のようなマトリックス状に画素が配置されてなる画素領域の共通ウェル領域として形成され、図５に示されているようなデータ線駆動回路２１やゲート線駆動回路２２、入力回路２３、タイミング制御回路２４等の周辺回路を構成する素子が形成される部分のウェル領域とは分離して形成されている。上記フィールド酸化膜３は選択熱酸化によって５０００〜７０００オングストロームのような厚さに形成される。 In FIG. 1, 1 is a P-type semiconductor substrate (N-type semiconductor substrate (N--)) such as single crystal silicon, 2 is a P-type well region formed on the surface of the semiconductor substrate 1, and 3 is a semiconductor. An element isolation field oxide film (so-called LOCOS) formed on the surface of the substrate 1. The well region 2 is not particularly limited. For example, the well region 2 is formed as a common well region of pixel regions in which pixels are arranged in a matrix such as 768 × 1024, and the data line driving circuit as shown in FIG. 21, the gate line driving circuit 22, the input circuit 23, the timing control circuit 24, and the like are formed separately from the well region where the elements constituting the peripheral circuits are formed. The field oxide film 3 is formed to a thickness of 5000 to 7000 angstroms by selective thermal oxidation.

上記フィールド酸化膜３には一画素ごとに２つの開口部が形成され、一方の開口部の内側中央にゲート酸化膜（絶縁膜）４ｂを介してポリシリコンあるいはメタルシリサイド等からなるゲート電極４ａが形成され、このゲート電極４ａの両側の基板表面には高不純物濃度のＮ型不純物導入層（以下、ドーピング層という）からなるソース、ドレイン領域５ａ，５ｂが形成され、ＭＯＳＦＥＴが構成されている。ゲート電極４ａは走査線方向（画素行方向）に延在されて、ゲート線４を構成する。 In the field oxide film 3, two openings are formed for each pixel, and a gate electrode 4a made of polysilicon, metal silicide, or the like is formed at the inner center of one of the openings via a gate oxide film (insulating film) 4b. The source and drain regions 5a and 5b made of a high impurity concentration N-type impurity introduction layer (hereinafter referred to as a doping layer) are formed on the substrate surface on both sides of the gate electrode 4a to constitute a MOSFET. The gate electrode 4 a extends in the scanning line direction (pixel row direction) to form the gate line 4.

また、上記フィールド酸化膜３に形成された他方の開口部の内側の基板表面にはＰ型ドーピング領域８が形成されているとともに、このＰ型ドーピング領域８の表面には絶縁膜９ｂを介してポリシリコンあるいはメタルシリサイド等からなる電極９ａが形成され、この電極９ａと上記Ｐ型ドーピング領域８との間に絶縁膜容量が構成されている。上記電極９ａは前記ＭＯＳＦＥＴのゲート電極４ａとなるポリシリコンあるいはメタルシリサイド層と同一工程にて、また電極９ａの下の絶縁膜９ｂはゲート絶縁膜４ｂとなる絶縁膜と同一工程にてそれぞれ形成することができる。 A P-type doping region 8 is formed on the substrate surface inside the other opening formed in the field oxide film 3, and the surface of the P-type doping region 8 is interposed via an insulating film 9b. An electrode 9 a made of polysilicon or metal silicide is formed, and an insulating film capacitance is formed between the electrode 9 a and the P-type doping region 8. The electrode 9a is formed in the same process as the polysilicon or metal silicide layer used as the gate electrode 4a of the MOSFET, and the insulating film 9b under the electrode 9a is formed in the same process as the insulating film used as the gate insulating film 4b. be able to.

上記絶縁膜４ｂ，９ｂは熱酸化によって上記開口部の内側半導体基板表面に４００〜８００オングストロームのような厚さに形成される。上記電極４ａ，９ａは、ポリシリコン層を１０００〜２０００オングストロームのような厚さに形成しその上にＭｏあるいはＷのような高融点金属のシリサイド層を１０００〜３０００オングストロームのような厚さに形成した構造とされている。ソース、ドレイン領域５ａ，５ｂは、上記ゲート電極４ａをマスクとしてその両側の基板表面にＮ型不純物をイオン打ち込みで注入することで自己整合的に形成される。 The insulating films 4b and 9b are formed on the inner semiconductor substrate surface of the opening to a thickness of 400 to 800 angstroms by thermal oxidation. In the electrodes 4a and 9a, a polysilicon layer is formed to a thickness of 1000 to 2000 angstroms, and a refractory metal silicide layer such as Mo or W is formed to a thickness of 1000 to 3000 angstroms thereon. It is made the structure. The source / drain regions 5a and 5b are formed in a self-aligned manner by implanting N-type impurities by ion implantation into the substrate surfaces on both sides of the gate electrode 4a as a mask.

また、上記Ｐ型ドーピング領域８は、例えば、専用のイオン打込みと熱処理によるドーピング処理で形成され、ゲート電極を形成する前にイオン注入法で形成するとよい。つまり、絶縁膜９ｂ形成後にウェルと同極性の不純物を注入し、ウェルの表面はウェルよりも高不純物濃度として低抵抗化して形成する。上記ウェル領域２の好ましい不純物濃度は１×１０¹⁷／ｃｍ³ 以下で、１×１０¹⁶〜５×１０¹⁶／ｃｍ³ 程度が望ましい。ソース、ドレイン領域５ａ，５ｂの好ましい表面不純物濃度は１×１０²⁰〜３×１０²⁰／ｃｍ³ 、Ｐ型ドーピング領域８の好ましい表面不純物濃度は１×１０¹⁸〜５×１０¹⁹／ｃｍ³ であるが、保持容量を構成する絶縁膜の信頼性及び耐圧の観点から１×１０¹⁸〜１×１０¹⁹／ｃｍ³ が特に好ましい。 The P-type doping region 8 may be formed by, for example, a dedicated ion implantation and doping treatment by heat treatment, and may be formed by an ion implantation method before forming the gate electrode. That is, after forming the insulating film 9b, an impurity having the same polarity as that of the well is implanted, and the surface of the well is formed with a higher impurity concentration and lower resistance than the well. A preferable impurity concentration of the well region 2 is 1 × 10 ¹⁷ / cm ³ or less, and preferably about 1 × 10 ^{16 to} 5 × 10 ¹⁶ / cm ³ . The preferred surface impurity concentration of the source / drain regions 5a and 5b is 1 × 10 ^{20 to} 3 × 10 ²⁰ / cm ³ , and the preferred surface impurity concentration of the P-type doping region 8 is 1 × 10 ^{18 to} 5 × 10 ¹⁹ / cm ³ . However, 1 × 10 ¹⁸ to 1 × 10 ¹⁹ / cm ³ is particularly preferable from the viewpoint of the reliability and breakdown voltage of the insulating film constituting the storage capacitor.

上記電極４ａおよび９ａからフィールド酸化膜３上にかけては第１の層間絶縁膜６が形成され、この絶縁膜６上にはアルミニウムを主体とするメタル層からなるデータ線７（図３参照）およびこのデータ線から突出するように形成されたソース電極７ａおよび補助結合配線１０が設けられており、ソース電極７ａは絶縁膜６に形成されたコンタクトホール６ａにてソース領域５ａに、また補助結合配線１０の一端は絶縁膜６に形成されたコンタクトホール６ｂにてドレイン領域５ｂに電気的に接続されている。 A first interlayer insulating film 6 is formed from the electrodes 4a and 9a to the field oxide film 3, and a data line 7 (see FIG. 3) made of a metal layer mainly composed of aluminum is formed on the insulating film 6. A source electrode 7 a and an auxiliary coupling wiring 10 formed so as to protrude from the data line are provided. The source electrode 7 a is formed in the source region 5 a through a contact hole 6 a formed in the insulating film 6, and the auxiliary coupling wiring 10. One end of each is electrically connected to the drain region 5 b through a contact hole 6 b formed in the insulating film 6.

上記絶縁膜６は、例えばＨＴＯ膜（高温ＣＶＤ法により形成される酸化シリコン膜）を１０００オングストローム程度堆積した上に、ＢＰＳＧ膜（ボロンおよびリンを含むシリケートガラス膜）を８０００〜１００００オングストロームのような厚さに堆積して形成される。ソース電極７ａおよび補助結合配線１０を構成するメタル層は、例えば下層からＴｉ／ＴｉＮ／Ａｌ／ＴｉＮの４層構造とされる。各層は、下層のＴｉが１００〜６００オングストローム、ＴｉＮが１０００オングストローム程度、Ａｌが４０００〜１００００オングストローム、上層のＴｉＮが３００〜６００オングストロームのような厚さとされる。 As the insulating film 6, for example, an HTO film (silicon oxide film formed by a high-temperature CVD method) is deposited to about 1000 angstroms, and a BPSG film (silicate glass film containing boron and phosphorus) is 8000 to 10,000 angstroms. It is deposited to a thickness. The metal layer constituting the source electrode 7a and the auxiliary coupling wiring 10 has, for example, a four-layer structure of Ti / TiN / Al / TiN from the lower layer. Each layer has a thickness such that the lower Ti layer is 100 to 600 angstroms, the TiN layer is about 1000 angstroms, the Al layer is 4000 to 10000 angstroms, and the upper TiN layer is 300 to 600 angstroms.

上記ソース電極７ａおよび補助結合配線１０から層間絶縁膜６上にかけては第２の層間絶縁膜１１が形成され、この第２層間絶縁膜１１上にはアルミニウムを主体とする二層目のメタル層１２からなる遮光膜が形成されている。この遮光膜を構成する二層目のメタル層１２は、後述するように画素領域の周囲に形成される駆動回路等の周辺回路において素子間の接続用配線を構成するメタル層として形成されるものである。従って、この遮光膜（１２）のみを形成するために工程を追加する必要がなく、プロセスが簡略化される。また、上記遮光膜（１２）は、上記補助結合配線１０に対応する位置に、後述の画素電極とＭＯＳＦＥＴを電気的に接続するための柱状の接続プラグ１５を貫通させるための開口部１２ａが形成され、それ以外は画素領域全面を覆うように形成される。すなわち、図３に示されている平面図においては、符号１２ａが付されている矩形状の枠が上記開口部を表しており、この開口部１２ａの外側がすべて遮光膜（１２）となっている。これによって、図１の上方から入射する光をほぼ完全に遮断して画素スイッチング用ＭＯＳＦＥＴのチャネル領域およびウェル領域を光が通過してリーク電流が流れるのを防止することができる。 A second interlayer insulating film 11 is formed on the interlayer insulating film 6 from the source electrode 7a and the auxiliary coupling wiring 10, and a second metal layer 12 mainly composed of aluminum is formed on the second interlayer insulating film 11. A light shielding film made of is formed. The second metal layer 12 constituting the light shielding film is formed as a metal layer constituting connection wiring between elements in a peripheral circuit such as a drive circuit formed around the pixel region as described later. It is. Therefore, it is not necessary to add a process to form only the light shielding film (12), and the process is simplified. In addition, the light shielding film (12) is formed with an opening 12a for penetrating a columnar connection plug 15 for electrically connecting a pixel electrode (described later) and a MOSFET at a position corresponding to the auxiliary coupling wiring 10. Other than that, it is formed so as to cover the entire pixel region. That is, in the plan view shown in FIG. 3, a rectangular frame denoted by reference numeral 12a represents the opening, and the outside of the opening 12a is the light shielding film (12). Yes. As a result, light incident from above in FIG. 1 can be almost completely blocked to prevent leakage current from flowing through the channel region and well region of the pixel switching MOSFET.

上記第２層間絶縁膜１１は、例えばＴＥＯＳ（テトラエチルオルソシリケート）を材料としプラズマＣＶＤ法により形成される酸化シリコン膜（以下、ＴＥＯＳ膜と称する）を３０００〜６０００オングストローム程度堆積した上に、ＳＯＧ膜（スピン・オン・ガラス膜）を堆積し、それをエッチバックで削ってからさらにその上に第２のＴＥＯＳ膜を２０００〜５０００オングストローム程度の厚さに堆積して形成される。遮光膜を構成する二層目のメタル層１２は、上記一層目のメタル層（７）と同じものでよく、例えば下層からＴｉ／ＴｉＮ／Ａｌ／ＴｉＮの４層構造とされる。各層は、最下層のＴｉが１００〜６００オングストローム、その上のＴｉＮが１０００オングストローム程度、Ａｌが４０００〜１００００オングストローム、最上層のＴｉＮが３００〜６００オングストロームのような厚さとされる。 The second interlayer insulating film 11 is formed, for example, by depositing a silicon oxide film (hereinafter referred to as a TEOS film) formed by a plasma CVD method using TEOS (tetraethyl orthosilicate) as a material to a thickness of about 3000 to 6000 angstroms. (Spin-on-glass film) is deposited, etched by etchback, and then a second TEOS film is deposited thereon to a thickness of about 2000 to 5000 angstroms. The second metal layer 12 constituting the light shielding film may be the same as the first metal layer (7), for example, a four-layer structure of Ti / TiN / Al / TiN from the lower layer. Each layer has a thickness such that the lowermost layer of Ti is 100 to 600 angstroms, the upper TiN layer is about 1000 angstroms, Al is 4000 to 10000 angstroms, and the uppermost layer of TiN is 300 to 600 angstroms.

この実施例においては、上記遮光膜（１２）の上に第３層間絶縁膜１３が形成され、この第３層間絶縁膜１３の上に図３に示されているように、ほぼ１画素に対応した矩形状の反射電極としての画素電極１４が形成されている。そして、上記遮光膜（１２）に設けられた開口部１２ａに対応してその内側に位置するように、上記第３層間絶縁膜１３および第２層間絶縁膜１１を貫通するコンタクトホール１６が設けられており、このコンタクトホール１６内に上記補助結合配線１０と上記画素電極１４とを電気的に接続するタングステン等の高融点金属からなる柱状の接続プラグ１５が充填されている。さらに、上記画素電極１４の上には、パシベーション膜１７が全面的に形成されている。 In this embodiment, a third interlayer insulating film 13 is formed on the light shielding film (12). As shown in FIG. 3, the third interlayer insulating film 13 corresponds to approximately one pixel. A pixel electrode 14 is formed as a rectangular reflective electrode. A contact hole 16 penetrating through the third interlayer insulating film 13 and the second interlayer insulating film 11 is provided so as to be located inside the opening 12a provided in the light shielding film (12). The contact hole 16 is filled with a columnar connection plug 15 made of a refractory metal such as tungsten for electrically connecting the auxiliary coupling wiring 10 and the pixel electrode 14. Further, a passivation film 17 is formed on the entire surface of the pixel electrode 14.

上記画素電極１４は、特に限定されないが、接続プラグ１５を構成するタングステン等をＣＶＤ法により被着した後、タングステンと第３層間絶縁膜１３をＣＭＰ（化学的機械研磨）法で削って平坦化してから、例えば低温スパッタ法によりアルミニウム層を３００〜５０００オングストロームのような厚さに形成し、パターニングにより一辺が１５〜２０μｍ程度の正方形のような形状とされる。
なお、上記接続プラグ１５の形成方法としては、ＣＭＰ法で第３層間絶縁膜を平坦化してから、コンタクトホールを開口し、その中にタングステンを被着して形成する方法もある。上記パシベーション膜１７としては、画素領域部においては５００〜２０００オングストロームのような厚さの酸化シリコン膜が用いられ、周辺回路部およびシール部、スクライブ部には２０００〜１００００オングストロームのような厚さの窒化シリコン膜が用いられる。 The pixel electrode 14 is not particularly limited, but after tungsten or the like constituting the connection plug 15 is deposited by a CVD method, the tungsten and the third interlayer insulating film 13 are shaved and planarized by a CMP (chemical mechanical polishing) method. After that, for example, an aluminum layer is formed to a thickness of 300 to 5000 angstroms by a low temperature sputtering method, and is formed into a square shape having a side of about 15 to 20 μm by patterning.
As a method for forming the connection plug 15, there is a method in which the third interlayer insulating film is flattened by the CMP method, a contact hole is opened, and tungsten is deposited therein. As the passivation film 17, a silicon oxide film having a thickness of 500 to 2000 angstroms is used in the pixel region portion, and a thickness of 2000 to 10,000 angstroms is used for the peripheral circuit portion, the seal portion, and the scribe portion. A silicon nitride film is used.

また、画素領域部を覆うパシベーション膜１７として酸化シリコン膜を使用することにより、膜厚のばらつきによって反射率が大きく変化したり、光の波長によって反射率が大きく変動する現象を抑えることができる。さらに、周辺回路部特に液晶が封入された領域よりも外側（シール部材よりも外側）を覆うパシベーション膜１７として酸化シリコン膜に比べて保護膜として優れた窒化シリコン膜を使用あるいは酸化シリコン膜の上に窒化シリコン膜を形成した二層構造の保護膜とすることにより信頼性を更に向上させることができる。なお、パシベーション膜１７上には、液晶パネルを構成する際に配向膜が全面に形成され、ラビング処理される。 In addition, by using a silicon oxide film as the passivation film 17 that covers the pixel region portion, it is possible to suppress a phenomenon in which the reflectance changes greatly due to variations in film thickness or the reflectance varies greatly depending on the wavelength of light. Further, a silicon nitride film that is superior as a protective film as compared with the silicon oxide film is used as the passivation film 17 that covers the peripheral circuit portion, particularly the outside of the region where the liquid crystal is sealed (outside the seal member), or on the silicon oxide film. The reliability can be further improved by using a protective film having a two-layer structure in which a silicon nitride film is formed. An alignment film is formed on the entire surface of the passivation film 17 when the liquid crystal panel is formed, and is subjected to a rubbing process.

図３は図１に示されている反射側の液晶パネル基板の平面レイアウトである。
同図に示されているように、この実施例では、データ線７とゲート線４とが互いに交差するように形成され、図３のハッチングＨで示す箇所のゲート線４の下に画素スイッチング用ＭＯＳＦＥＴのチャネル領域が設けられ、ゲート線４がゲート電極４ａを兼ねるように構成されているとともに、上記チャネル領域５ｃの両側（図３では上下）にソース、ドレイン領域５ａ、５ｂが形成されている。また、データ線に接続されるソース電極７ａは、図３の縦方向に沿って延設されたデータ線７から突出するように形成されて、コンタクトホールを介してＭＯＳＦＥＴのソース領域５ａに接続されている。 FIG. 3 is a plan layout of the liquid crystal panel substrate on the reflection side shown in FIG.
As shown in the figure, in this embodiment, the data lines 7 and the gate lines 4 are formed so as to cross each other, and are used for pixel switching under the gate lines 4 at the locations indicated by hatching H in FIG. A channel region of the MOSFET is provided, and the gate line 4 serves as the gate electrode 4a, and source and drain regions 5a and 5b are formed on both sides (upper and lower in FIG. 3) of the channel region 5c. . The source electrode 7a connected to the data line is formed so as to protrude from the data line 7 extending along the vertical direction of FIG. 3, and is connected to the source region 5a of the MOSFET through the contact hole. ing.

また、保持容量の一方の端子を構成するＰ型ドーピング領域８はゲート線４と平行な方向に隣接する画素のＰ型ドーピング領域と連続するように形成されている。そして、画素領域の外側に配設された電源ライン７０にコンタクトホール７１にて接続され、０Ｖのような所定の電圧Ｖssが印加されるように構成されている。これによって、保持容量の一方の電極の電位を安定させ、画素電極の所望しない電位の変動を防止することができる。また、ＭＯＳＦＥＴの近傍にＰ型ドーピング領域８を設け、Ｐウェルの電位も同時に固定しているため、ＭＯＳＦＥＴの基板電位を安定させバックゲート効果によるしきい値電圧の変動を防ぐことができる。 Further, the P-type doping region 8 constituting one terminal of the storage capacitor is formed to be continuous with the P-type doping region of the adjacent pixel in the direction parallel to the gate line 4. The power supply line 70 disposed outside the pixel region is connected to the contact hole 71 so that a predetermined voltage Vss such as 0 V is applied. Accordingly, the potential of one electrode of the storage capacitor can be stabilized, and an undesired fluctuation in potential of the pixel electrode can be prevented. Further, since the P-type doping region 8 is provided in the vicinity of the MOSFET and the potential of the P well is also fixed at the same time, the substrate potential of the MOSFET can be stabilized and the fluctuation of the threshold voltage due to the back gate effect can be prevented.

図示しないが、上記電源ライン７０は、画素領域の外側に設けられる周辺回路のＰ型ウェル領域にウェル電位として所定の電圧Ｖssを供給するラインとしても使用されている。上記電源ライン７０は上記データ線７と同一の一層目のメタル層によって構成されている。画素電極１４は各々矩形状をなし、隣接する画素電極１４とは例えば１μｍのような間隔をおいて互い近接して設けられており、画素電極間のすき間から漏れる光の量を極力減らすように構成されている。また、図では、画素電極の中心とコンタクトホール１６の中心とがずれているが、両者の中心をほぼ一致させる又は重ねる方が、隣接する画素電極の隙間から入った光がコンタクトホールに到達するまでの距離が画素電極端部からほぼ均一になり、光漏れの量を減らす上では好ましい。 Although not shown, the power supply line 70 is also used as a line for supplying a predetermined voltage Vss as a well potential to a P-type well region of a peripheral circuit provided outside the pixel region. The power supply line 70 is formed of the same first metal layer as the data line 7. The pixel electrodes 14 each have a rectangular shape, and are adjacent to each other with an interval of, for example, 1 μm from adjacent pixel electrodes 14 so as to reduce the amount of light leaking from the gap between the pixel electrodes as much as possible. It is configured. Further, in the figure, the center of the pixel electrode and the center of the contact hole 16 are shifted from each other. However, when the centers of the two are substantially coincided or overlapped, light entering from the gap between adjacent pixel electrodes reaches the contact hole. This is preferable for reducing the amount of light leakage.

なお、上記実施例では、画素スイッチング用ＭＯＳＦＥＴをＮチャネル型とし、保持容量の一方の電極となる半導体領域（８）をＰ型ドーピング層とした場合について説明したが、ウェル領域をＮ型とし、画素スイッチング用ＭＯＳＦＥＴをＰチャネル型とし、保持容量の一方の電極となる半導体領域をＮ型ドーピング層とすることも可能である。その場合、保持容量の一方の電極となるＮ型ドーピング層には、Ｎ型ウェル領域に印加されるのと同様な定電位を印加するように構成するのが望ましい。 In the above embodiment, the pixel switching MOSFET is an N-channel type and the semiconductor region (8) serving as one electrode of the storage capacitor is a P-type doping layer. However, the well region is an N-type, The pixel switching MOSFET may be a P-channel type, and the semiconductor region serving as one electrode of the storage capacitor may be an N-type doping layer. In that case, it is desirable that a constant potential similar to that applied to the N-type well region is applied to the N-type doping layer which is one electrode of the storage capacitor.

さらに、画素スイッチング用のＭＯＳＦＥＴのゲート電極４ａには、１５Ｖのような大きな電圧が印加されるのに対し、周辺回路は５Ｖのような小さな電圧で駆動されるため、周辺回路を構成するＦＥＴのゲート絶縁膜を画素スイッチング用ＦＥＴのゲート絶縁膜よりも薄く形成してＦＥＴの特性を向上させ周辺回路の動作速度を高めるという技術が考えられる。このような技術を適用した場合、ゲート絶縁膜の耐圧から、周辺回路を構成するＦＥＴのゲート絶縁膜の厚みを画素スイッチング用ＦＥＴのゲート絶縁膜の厚みの約３分の１〜５分の１（例えば８０〜２００オングストローム）にすることができる。 Further, a large voltage such as 15V is applied to the gate electrode 4a of the pixel switching MOSFET, whereas the peripheral circuit is driven with a small voltage such as 5V. A technique is conceivable in which the gate insulating film is formed thinner than the gate insulating film of the pixel switching FET to improve the FET characteristics and increase the operation speed of the peripheral circuit. When such a technique is applied, the thickness of the gate insulating film of the FET constituting the peripheral circuit is set to about 1/3 to 1/5 of the thickness of the gate insulating film of the pixel switching FET due to the breakdown voltage of the gate insulating film. (For example, 80 to 200 angstroms).

ところで、第１の実施例においては、保持容量の電極間に印加される電圧は、図７に示すように、データ線に印加される画像信号電圧Ｖｄと画像信号の中心電位Ｖｃとの差の約５Ｖ（図６の液晶パネルの対向基板３５に設けられる対向電極３３に印加されるＬＣコモン電位ＬＣ−ＣＯＭはＶｃよりΔＶだけシフトされているが、実際に画素電極に印加される電圧もΔＶシフトしたＶｄ−ΔＶとなる）にすぎない。そこで、第１の実施例においては、保持容量の一方の電極９ａを構成するポリシリコンあるいはメタルシリサイド層直下の絶縁膜９ｂを、画素スイッチング用ＦＥＴのゲート絶縁膜でなく周辺回路を構成するＦＥＴのゲート絶縁膜と同時に形成することで、上記実施例に比べて保持容量の絶縁膜厚を３分の１〜５分の１にすることができ、これによって容量値を３〜５倍にすることもできる。この場合、保持容量の一方の端子を構成するドーピング領域８は、ウェルと逆極性（Ｐ型ウェルの場合はＮ型）にし、画素領域の周辺部でＶｃもしくはＬＣ−ＣＯＭ近傍の電位に接続し、ウェル電位（例えばＰ型ウェルはＶｓｓ）とは異なる電位にする必要がある。なお、図７において、ＶG はゲート線４に印加される電圧であり、期間ｔH1は画素のＭＯＳＦＥＴを導通させる選択期間（走査期間）であって、その以外の期間は画素のＭＯＳＦＥＴを非導通とする非選択期間である。 By the way, in the first embodiment, the voltage applied between the electrodes of the storage capacitor is the difference between the image signal voltage Vd applied to the data line and the center potential Vc of the image signal, as shown in FIG. About 5V (The LC common potential LC-COM applied to the counter electrode 33 provided on the counter substrate 35 of the liquid crystal panel of FIG. 6 is shifted by ΔV from Vc, but the voltage actually applied to the pixel electrode is also ΔV. (Shifted Vd−ΔV). Therefore, in the first embodiment, the insulating film 9b immediately below the polysilicon or metal silicide layer that constitutes one electrode 9a of the storage capacitor is not a gate insulating film of a pixel switching FET but an FET that constitutes a peripheral circuit. By forming it at the same time as the gate insulating film, the insulating film thickness of the storage capacitor can be reduced to 1/3 to 1/5 compared to the above embodiment, thereby increasing the capacitance value 3-5 times. You can also. In this case, the doping region 8 constituting one terminal of the storage capacitor has a polarity opposite to that of the well (N-type in the case of a P-type well) and is connected to a potential near Vc or LC-COM at the periphery of the pixel region. The potential needs to be different from the well potential (for example, Vss for the P-type well). In FIG. 7, VG is a voltage applied to the gate line 4, a period tH1 is a selection period (scanning period) in which the pixel MOSFET is turned on, and the pixel MOSFET is turned off in other periods. This is a non-selection period.

また、上記保持容量の一方の電極９ａを、画素スイッチング用ＦＥＴのゲート電極を構成するポリシリコンあるいはメタルシリサイド層でなく、周辺回路を構成するＭＯＳＦＥＴのゲート電極を構成するポリシリコンあるいはメタルシリサイド層で構成するようにしても良い。 Further, one electrode 9a of the storage capacitor is not a polysilicon or metal silicide layer constituting the gate electrode of the pixel switching FET, but a polysilicon or metal silicide layer constituting the gate electrode of the MOSFET constituting the peripheral circuit. You may make it comprise.

図１（ｂ）は本発明の一実施例の画素領域の周辺部の断面（図３II-II）を示す。画素領域の走査方向（画素行方向）に伸びたドーピング領域８を所定の電位（Ｖｓｓ）に接続する構成を示している。８０は周辺回路のＭＯＳＦＥＴのソース・ドレイン領域と同一工程で形成したＰ型コンタクト領域であり、ゲート電極形成前に形成したドーピング領域８に対して、ゲート電極形成後に同極性の不純物をイオン注入して形成される。コンタクト領域８０は、コンタクトホール７１を介して配線７０に接続され、定電圧Ｖｓｓが印加される。なお、このコンタクト領域８０上も三層目のメタル層からなる遮光膜１４'によって遮光される。なお、画素領域からその外側の周辺領域へ至る領域においては、二層目メタル層１２'は、遮光膜や周辺回路素子間を接続する配線層として機能する。 FIG. 1B shows a cross section (FIGS. 3II-II) of the periphery of the pixel region of one embodiment of the present invention. A configuration is shown in which a doping region 8 extending in the scanning direction (pixel row direction) of the pixel region is connected to a predetermined potential (Vss). Reference numeral 80 denotes a P-type contact region formed in the same process as the source / drain regions of the MOSFET of the peripheral circuit. Impurities having the same polarity are ion-implanted into the doped region 8 formed before the gate electrode is formed. Formed. The contact region 80 is connected to the wiring 70 through the contact hole 71, and a constant voltage Vss is applied. The contact region 80 is also shielded from light by the light shielding film 14 'made of the third metal layer. In the region from the pixel region to the outer peripheral region, the second metal layer 12 ′ functions as a wiring layer that connects between the light shielding film and the peripheral circuit elements.

図２は、画素領域の外側に駆動回路等の周辺回路を構成するＣＭＯＳ回路素子の実施例の断面図を示す。なお、図２において図１と同一符号が付されている箇所は、同一工程で形成されるメタル層、絶縁膜および半導体領域を示す。 FIG. 2 shows a cross-sectional view of an embodiment of a CMOS circuit element constituting a peripheral circuit such as a drive circuit outside the pixel region. In FIG. 2, the portions denoted by the same reference numerals as those in FIG. 1 indicate metal layers, insulating films, and semiconductor regions formed in the same process.

図２において、４ａ，４ａ'は周辺回路（ＣＭＯＳ回路）を構成するＮチャネルＭＯＳＦＥＴ，ＰチャネルＭＯＳＦＥＴのゲート電極、５ａ（５ｂ），５ａ'（５ｂ'）はそのソース（ドレイン）領域となるＮ型ドーピング領域，Ｐ型ドーピング領域、５ｃ，５ｃ'はそれぞれチャネル領域である。図１の保持容量の一方の電極を構成するＰ型ドーピング領域８に対して定電位を供給するコンタクト領域８０は、上記ＰチャネルＭＯＳＦＥＴのソース（ドレイン）領域となるＰ型ドーピング領域５ａ'（５ｂ'）と同一工程で形成される。２７ａ，２７ｃは一層目のメタル層で構成され電源電圧（０Ｖ，５Ｖ又は１５Ｖ）に接続されたソース、２７ｂは一層目のメタル層で構成されたドレイン電極である。３２ａは二層目のメタル層からなる配線層であり、周辺回路を構成する素子間を接続する配線として使用される。３２ｂも二層目のメタル層からなる電源配線層であるが、遮光膜としても機能している。遮光膜３２ｂは、ＶｃやＬＣ−ＣＯＭあるいは電源電圧０Ｖ等の一定電位のいずれに接続されてもよく、あるいは不定の電位であっても良い。１４'は三層目のメタル層であり、周辺回路部ではこの三層目のメタル層が遮光膜として用いられており、周辺回路を構成する半導体領域に光が通過してキャリアが発生し、半導体領域での電位が不安定になるのを防止する。つまり、周辺回路でも二層目と三層目のメタル層によって遮光がなされる。 In FIG. 2, 4a and 4a 'are N-channel MOSFETs constituting a peripheral circuit (CMOS circuit), gate electrodes of P-channel MOSFETs, and 5a (5b) and 5a' (5b ') are N (source) drain regions. The type doping region, the P type doping region, 5c and 5c ′ are channel regions, respectively. A contact region 80 for supplying a constant potential to the P-type doping region 8 constituting one electrode of the storage capacitor of FIG. 1 is a P-type doping region 5a ′ (5b) that becomes a source (drain) region of the P-channel MOSFET. ') And the same process. Reference numerals 27a and 27c denote sources connected to a power supply voltage (0V, 5V, or 15V) formed of the first metal layer, and 27b denotes a drain electrode formed of the first metal layer. Reference numeral 32a denotes a wiring layer made of a second metal layer, and is used as a wiring for connecting elements constituting the peripheral circuit. 32b is also a power supply wiring layer made of a second metal layer, but also functions as a light shielding film. The light shielding film 32b may be connected to any constant potential such as Vc, LC-COM, power supply voltage 0V, or may be an indefinite potential. 14 ′ is a third metal layer, and in the peripheral circuit portion, this third metal layer is used as a light shielding film, and light passes through a semiconductor region constituting the peripheral circuit to generate carriers, Prevents the potential in the semiconductor region from becoming unstable. That is, the peripheral circuit is also shielded by the second and third metal layers.

前述したように、周辺回路部のパシベーション膜１７は、画素領域のパシベーション膜を構成する酸化シリコン膜よりも保護膜として優れた窒化シリコン膜あるいは酸化シリコン膜の上に窒化シリコン膜を形成した二層構造の保護膜としてもよい。また、特に制限されないが、この実施例の周辺回路を構成するＭＯＳＦＥＴのソース・ドレイン領域は自己整合技術で形成しても良い。さらに、いずれのＭＯＳＦＥＴのソース・ドレイン領域もＬＤＤ（ライトリー・ドープト・ドレイン）構造あるいはＤＤＤ（ダブル・ドープト・ドレイン）構造とするようにしても良い。なお、画素スイッチング用ＦＥＴは大きな電圧で駆動されること、リーク電流を防止しなければならないことを考慮して、オフセット（ゲート電極とソース・ドレイン領域間に距離を持たせた構造）とするとよい。 As described above, the passivation film 17 in the peripheral circuit portion is a two-layer structure in which a silicon nitride film is formed on a silicon nitride film or a silicon oxide film that is superior to the silicon oxide film constituting the passivation film in the pixel region as a protective film. A protective film having a structure may be used. Although not particularly limited, the source / drain regions of the MOSFET constituting the peripheral circuit of this embodiment may be formed by a self-alignment technique. Furthermore, the source / drain regions of any MOSFET may have an LDD (lightly doped drain) structure or a DDD (double doped drain) structure. In consideration of the fact that the pixel switching FET is driven with a large voltage and that leakage current must be prevented, it is preferable to use an offset (a structure in which a distance is provided between the gate electrode and the source / drain regions). .

図４は、反射電極側基板の端部の構造として好適な実施例を示す。図４において図１，図２と同一符号が付されている箇所は、同一工程で形成される層および半導体領域を示す。 FIG. 4 shows a preferred embodiment as the structure of the end portion of the reflective electrode side substrate. In FIG. 4, the portions denoted by the same reference numerals as those in FIGS. 1 and 2 indicate layers and semiconductor regions formed in the same process.

図４に示されているように、層間絶縁膜とメタル層の積層体の端部およびその側壁は、画素領域および周辺回路を覆う酸化シリコン膜からなるパシベーション膜１７の上に窒化シリコン膜１８を形成した積層保護構造とされている。これによって端部から水等が進入しにくくなって耐久性が向上するとともに、端部が補強されるため歩留まりが向上する。また、この実施例では液晶を封止するためのシール材３６を完全に平坦化された上記積層保護構造部の上に設けている。これによって、層間絶縁膜やメタル層の有無による厚みのばらつきに関わらず、対向基板との間隔を一定にすることが可能となる。また、上記構造によれば、画素電極をなす反射電極上の保護膜を酸化シリコン膜単層にできるため、反射率の低下や反射率が波長により異なる波長依存性を低減することができる。 As shown in FIG. 4, the end portion and the side wall of the laminated body of the interlayer insulating film and the metal layer are formed by forming the silicon nitride film 18 on the passivation film 17 made of a silicon oxide film covering the pixel region and the peripheral circuit. A laminated protective structure is formed. This makes it difficult for water or the like to enter from the end portion and improves durability, and the end portion is reinforced to improve the yield. In this embodiment, the sealing material 36 for sealing the liquid crystal is provided on the laminated protective structure portion that is completely flattened. Accordingly, it is possible to make the distance from the counter substrate constant regardless of the thickness variation due to the presence or absence of the interlayer insulating film or the metal layer. Further, according to the above structure, since the protective film on the reflective electrode forming the pixel electrode can be a single layer of silicon oxide film, it is possible to reduce the reflectance and the wavelength dependency of the reflectance depending on the wavelength.

図４に示されているように、この実施例では、三層目のメタル層１４'は、周辺回路領域の遮光膜となるものであり、二層目および一層目のメタル層１２'，７'を介して半導体基板１の表面に形成された配線層１９に接続され、この配線層１９を介して図示しないパッドに接続され、所定の電圧あるいは信号が印加されるように構成されている。但し、配線層１９の抵抗値が問題になる場合は、一層目又は二層目のメタル層１２'、７'を直接パッドに接続する構成にすればよい。 As shown in FIG. 4, in this embodiment, the third metal layer 14 ′ serves as a light shielding film in the peripheral circuit region, and the second and first metal layers 12 ′, 7. It is connected to a wiring layer 19 formed on the surface of the semiconductor substrate 1 via a ', and connected to a pad (not shown) via this wiring layer 19 so that a predetermined voltage or signal is applied. However, when the resistance value of the wiring layer 19 becomes a problem, the first or second metal layer 12 ′, 7 ′ may be directly connected to the pad.

図５は上記実施例を適用した液晶パネル用基板（反射電極側基板）の全体の平面レイアウト構成を示す。 FIG. 5 shows an overall planar layout configuration of a liquid crystal panel substrate (reflection electrode side substrate) to which the above embodiment is applied.

図５に示されているように、この実施例においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光膜２５が設けられている。周辺回路は、上記画素電極がマトリックス状に配置された画素領域２０の周辺に設けられ、上記データ線７に画像データに応じた画像信号を供給するデータ線駆動回路２１やゲート線４を順番に走査するゲート線駆動回路２２、パッド領域２６を介して外部から入力される画像データを取り込む入力回路２３、これらの回路を制御するタイミング制御回路２４等の回路であり、これらの回路は画素電極スイッチング用ＭＯＳＦＥＴと同一工程で形成されるＭＯＳＦＥＴを能動素子もしくはスイッチング素子とし、これに抵抗や容量などの負荷素子を組み合わせることで構成される。 As shown in FIG. 5, in this embodiment, a light shielding film 25 for preventing light from entering a peripheral circuit provided at the peripheral edge of the substrate is provided. The peripheral circuit is provided around the pixel region 20 in which the pixel electrodes are arranged in a matrix, and the data line driving circuit 21 and the gate line 4 for supplying an image signal corresponding to the image data to the data line 7 in order. A gate line driving circuit 22 for scanning, an input circuit 23 for taking in image data inputted from the outside through the pad region 26, a timing control circuit 24 for controlling these circuits, and the like. The MOSFET formed in the same process as the power MOSFET is used as an active element or a switching element, and is combined with a load element such as a resistor or a capacitor.

この実施例においては、上記遮光膜２５は、図１に示されている画素電極１４と同一工程で形成される三層目のメタル層としてのアルミニウム層で構成され、電源電圧や画像信号の中心電位あるいはＬＣコモン電位等の所定電位が印加されるように構成されている。遮光膜２５に所定の電位を印加することでフローティングや他の電位である場合に比べて反射を少なくすることができる。２６は電源電圧を供給するために使用されるパッドもしくは端子が形成されたパッド領域である。 In this embodiment, the light shielding film 25 is composed of an aluminum layer as a third metal layer formed in the same process as the pixel electrode 14 shown in FIG. A predetermined potential such as a potential or an LC common potential is applied. By applying a predetermined potential to the light shielding film 25, reflection can be reduced as compared with the case of floating or other potential. Reference numeral 26 denotes a pad region in which pads or terminals used for supplying a power supply voltage are formed.

図６は上記液晶パネル基板３１を適用した反射型液晶パネルの断面構成を示す。図６に示すように、上記液晶パネル基板３１は、その裏面にガラスもしくはセラミック等からなる支持基板３２が接着剤により接着されている。これとともに、その表面側には、ＬＣコモン電位が印加される透明導電膜（ＩＴＯ）からなる対向電極（共通電極ともいう）３３を有する入射側のガラス基板３５が適当な間隔をおいて配置され、周囲をシール材３６で封止された間隙内に周知のＴＮ（Twisted Nematic）型液晶またはまたは電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（Super Homeotropic ）型液晶３７などが充填されて液晶パネル３０として構成されている。なお、外部から信号を入力したり、パッド領域２６は上記シール材３６の外側に来るようにシール材を設ける位置が設定されている。 FIG. 6 shows a sectional configuration of a reflective liquid crystal panel to which the liquid crystal panel substrate 31 is applied. As shown in FIG. 6, the liquid crystal panel substrate 31 has a support substrate 32 made of glass or ceramics adhered to the back surface thereof with an adhesive. At the same time, an incident-side glass substrate 35 having a counter electrode (also referred to as a common electrode) 33 made of a transparent conductive film (ITO) to which an LC common potential is applied is disposed on the surface side at an appropriate interval. In addition, a well-known TN (Twisted Nematic) type liquid crystal or SH (Super Homeotropic) type liquid crystal 37 in which liquid crystal molecules are substantially vertically aligned in a state where no voltage is applied is filled in a gap sealed with a sealing material 36. Thus, the liquid crystal panel 30 is configured. The position where the seal material is provided is set so that a signal is input from the outside or the pad region 26 is located outside the seal material 36.

周辺回路上の遮光膜２５は、液晶３７を介在して対向電極３３と対向されるように構成されている。そして、遮光膜２５にＬＣコモン電位を印加すれば、対向電極３３にはＬＣコモン電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってＴＮ型液晶であれば常に液晶分子がほぼ９０°ねじれたままとなり、ＳＨ型液晶であれば常に垂直配向された状態に液晶分子が保たれる。 The light shielding film 25 on the peripheral circuit is configured to face the counter electrode 33 with the liquid crystal 37 interposed therebetween. Then, if the LC common potential is applied to the light shielding film 25, the LC common potential is applied to the counter electrode 33, and thus no DC voltage is applied to the liquid crystal interposed therebetween. Therefore, the liquid crystal molecules always remain twisted by about 90 ° in the case of the TN liquid crystal, and the liquid crystal molecules are always kept in the vertically aligned state in the case of the SH type liquid crystal.

この実施例においては、半導体基板からなる上記液晶パネル基板３１は、その裏面にガラスもしくはセラミック等からなる支持基板３２が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板３１に支持基板３２を接合させてから対向基板との貼り合わせを行なうようにすると、パネル全体にわたって液晶層のギャップが均一になるという利点がある。 In this embodiment, the liquid crystal panel substrate 31 made of a semiconductor substrate has a significantly increased strength because a support substrate 32 made of glass, ceramic or the like is bonded to the back surface thereof with an adhesive. As a result, when the support substrate 32 is bonded to the liquid crystal panel substrate 31 and then bonded to the counter substrate, there is an advantage that the gap of the liquid crystal layer becomes uniform over the entire panel.

図８は、本発明の液晶パネルを用いた電子機器の一例であり、本発明の反射型液晶パネルをライトバルブとして用いたプロジェクタ（投射型表示装置）の要部を平面的に見た概略構成図である。この図８は、光学要素１３０の中心を通るＸＺ平面における断面図である。本例のプロジェクタは、システム光軸Ｌに沿って配置した光源部１１０、インテグレータレンズ１２０、偏光変換素子１３０から概略構成される偏光照明装置１００、偏光照明装置１００から出射されたＳ偏光光束をＳ偏光光束反射面２０１により反射させる偏光ビームスプリッタ２００、偏光ビームスプリッタ２００のＳ偏光反射面２０１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー４１２、分離された青色光（Ｂ）を青色光を変調する反射型液晶ライトバルブ３００Ｂ、青色光が分離された後の光束のうち赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー４１３、分離された赤色光（Ｒ）を変調する反射型液晶ライトバルブ３００Ｒ、ダイクロイックミラー４１３を透過する残りの緑色光（Ｇ）を変調する反射型液晶ライトバルブ３００Ｇ、３つの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂにて変調された光をダイクロイックミラー４１２，４１３，偏光ビームスプリッタ２００にて合成し、この合成光をスクリーン６００に投射する投射レンズからなる投射光学系５００から構成されている。上記３つの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂには、それぞれ前述の液晶パネルが用いられている。 FIG. 8 is an example of an electronic apparatus using the liquid crystal panel of the present invention, and is a schematic configuration in plan view of the main part of a projector (projection display device) using the reflective liquid crystal panel of the present invention as a light valve. FIG. FIG. 8 is a cross-sectional view in the XZ plane passing through the center of the optical element 130. The projector of this example includes a polarized light illumination device 100 that is roughly configured by a light source unit 110, an integrator lens 120, and a polarization conversion element 130 arranged along the system optical axis L, and an S-polarized light beam emitted from the polarized light illumination device 100 as S. Of the light reflected from the S-polarized light reflecting surface 201 of the polarizing beam splitter 200 and the polarized beam splitter 200 that is reflected by the polarized light beam reflecting surface 201, the dichroic mirror 412 that separates the blue light (B) component, and the separated blue light. (B) is a reflective liquid crystal light valve 300B that modulates blue light, a dichroic mirror 413 that reflects and separates red light (R) component from the luminous flux after blue light is separated, and separated red light ( R) reflective liquid crystal light valve 300R that modulates the remaining green light that passes through the dichroic mirror 413 The light modulated by the reflective liquid crystal light valve 300G that modulates (G) and the three reflective liquid crystal light valves 300R, 300G, and 300B are combined by the dichroic mirrors 412, 413, and the polarization beam splitter 200, and this combined light The projection optical system 500 includes a projection lens that projects the image onto the screen 600. The liquid crystal panels described above are used for the three reflective liquid crystal light valves 300R, 300G, and 300B, respectively.

光源部１１０から出射されたランダムな偏光光束は、インテグレータレンズ１２０により複数の中間光束に分割された後、第２のインテグレータレンズを光入射側に有する偏光変換素子１３０により偏光方向がほぼ揃った一種類の偏光光束（Ｓ偏光光束）に変換されてから偏光ビームスプリッタ２００に至るようになっている。偏光変換素子１３０から出射されたＳ偏光光束は、偏光ビームスプリッタ２００のＳ偏光光束反射面２０１によって反射され、反射された光束のうち、青色光（Ｂ）の光束がダイクロイックミラー４１２の青色光反射層にて反射され、反射型液晶ライトバルブ３００Ｂによって変調される。また、ダイクロイックミラー４１１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束はダイクロイックミラー４１３の赤色光反射層にて反射され、反射型液晶ライトバルブ３００Ｒによって変調される。 The randomly polarized light beam emitted from the light source unit 110 is divided into a plurality of intermediate light beams by the integrator lens 120, and then the polarization direction is substantially aligned by the polarization conversion element 130 having the second integrator lens on the light incident side. After being converted into a polarized light beam (S-polarized light beam), the light beam reaches the polarizing beam splitter 200. The S-polarized light beam emitted from the polarization conversion element 130 is reflected by the S-polarized light beam reflecting surface 201 of the polarization beam splitter 200, and among the reflected light beams, the blue light (B) light beam is reflected by the dichroic mirror 412. Reflected by the layer and modulated by the reflective liquid crystal light valve 300B. Of the light beams transmitted through the blue light reflecting layer of the dichroic mirror 411, the red light (R) light beam is reflected by the red light reflecting layer of the dichroic mirror 413 and modulated by the reflective liquid crystal light valve 300R.

一方、ダイクロイックミラー４１３の赤色光反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライトバルブ３００Ｇによって変調される。このようにして、それぞれの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂによって変調反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂとなる反射型液晶パネルは、ＴＮ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略並行に配向された液晶）またはＳＨ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略垂直に配向された液晶）を採用している。 On the other hand, the luminous flux of green light (G) transmitted through the red light reflection layer of the dichroic mirror 413 is modulated by the reflective liquid crystal light valve 300G. In this way, the reflective liquid crystal panels that are modulated reflective liquid crystal light valves 300R, 300G, and 300B by the reflective liquid crystal light valves 300R, 300G, and 300B are TN liquid crystals (the major axis of the liquid crystal molecules is applied with no voltage applied). Sometimes, a liquid crystal aligned in parallel with the panel substrate) or an SH type liquid crystal (liquid crystal in which the major axis of the liquid crystal molecules is aligned substantially perpendicular to the panel substrate when no voltage is applied) is employed.

ＴＮ型液晶を採用した場合には、画素の反射電極と、対向する基板の共通電極との間に挟持された液晶層への印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光は液晶層により楕円偏光され、反射電極により反射され、液晶層を介して、入射した色光の偏光軸とほぼ９０度ずれた偏光軸成分の多い楕円偏光に近い状態の光として反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一の偏光軸のまま反射・出射される。反射電極に印加された電圧に応じてＴＮ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。 When a TN type liquid crystal is adopted, in a pixel (OFF pixel) in which the voltage applied to the liquid crystal layer sandwiched between the reflective electrode of the pixel and the common electrode of the opposing substrate is lower than the threshold voltage of the liquid crystal The incident color light is elliptically polarized by the liquid crystal layer, reflected by the reflective electrode, and reflected through the liquid crystal layer as light in a state close to elliptically polarized light with a large amount of polarization axis component shifted by approximately 90 degrees from the polarization axis of the incident color light. -It is emitted. On the other hand, in a pixel (ON pixel) to which a voltage is applied to the liquid crystal layer, the incident color light reaches the reflection electrode, is reflected, and is reflected and emitted with the same polarization axis as that at the time of incidence. Since the alignment angle of the liquid crystal molecules of the TN liquid crystal changes according to the voltage applied to the reflective electrode, the angle of the polarization axis of the reflected light with respect to the incident light depends on the voltage applied to the reflective electrode via the pixel transistor. Variable.

また、ＳＨ型液晶を採用した場合には、液晶層の印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一偏光軸のまま反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光は液晶層にて楕円偏光され、反射電極により反射され、液晶層を介して、入射光の偏光軸に対して偏光軸がほぼ９０度ずれた偏光軸成分の多い楕円偏光として反射・出射する。ＴＮ型液晶の場合と同様に、反射電極に印加された電圧に応じてＴＮ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。 Further, when the SH type liquid crystal is adopted, in the pixel (OFF pixel) where the applied voltage of the liquid crystal layer is lower than the threshold voltage of the liquid crystal (OFF pixel), the incident color light reaches the reflective electrode and is reflected, Reflected and emitted with the same polarization axis. On the other hand, in a pixel (ON pixel) in which a voltage is applied to the liquid crystal layer, incident color light is elliptically polarized by the liquid crystal layer, reflected by the reflective electrode, and is polarized with respect to the polarization axis of the incident light via the liquid crystal layer. Is reflected and emitted as elliptically polarized light with a large polarization axis component shifted by approximately 90 degrees. As in the case of the TN type liquid crystal, the alignment angle of the liquid crystal molecules of the TN type liquid crystal changes according to the voltage applied to the reflective electrode, and therefore the angle of the polarization axis of the reflected light with respect to the incident light is determined via the pixel transistor. The voltage is varied according to the voltage applied to the reflective electrode.

これらの液晶パネルの画素から反射された色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビームスプリッタ２００を透過せず、一方、Ｐ偏光成分は透過する。この偏光ビームスプリッタ２００を透過した光により画像が形成される。従って、投射される画像は、ＴＮ型液晶を液晶パネルに用いた場合はＯＦＦ画素の反射光が投射光学系５００に至りＯＮ画素の反射光はレンズに至らないのでノーマリーホワイト表示となり、ＳＨ液晶を用いた場合はＯＦＦ画素の反射光は投射光学系に至らずＯＮ画素の反射光が投射光学系５００に至るのでノーマリーブラック表示となる。 Of the color light reflected from the pixels of these liquid crystal panels, the S-polarized component does not pass through the polarizing beam splitter 200 that reflects S-polarized light, while the P-polarized component passes through. An image is formed by the light transmitted through the polarization beam splitter 200. Therefore, when the TN type liquid crystal is used for the liquid crystal panel, the projected image is normally white display because the reflected light of the OFF pixel reaches the projection optical system 500 and the reflected light of the ON pixel does not reach the lens. Is used, the reflected light of the OFF pixel does not reach the projection optical system, and the reflected light of the ON pixel reaches the projection optical system 500, so that normally black display is achieved.

反射型液晶パネルは、ガラス基板にＴＦＴアレーを形成したアクティブマトリクス型液晶パネルに比べ、半導体技術を利用して画素が形成されるので画素数をより多く形成でき、且つパネルサイズも小さくできるので、高精細な画像を投射できると共に、プロジェクタを小型化できる。 The reflective liquid crystal panel can be formed with a larger number of pixels and the panel size can be reduced because pixels are formed using semiconductor technology compared to an active matrix liquid crystal panel in which a TFT array is formed on a glass substrate. A high-definition image can be projected and the projector can be miniaturized.

図６にて説明したように、液晶パネルの周辺回路部は遮光膜で覆われ、対向基板の対向する位置に形成される共通電極と共に同じ電位（例えばＬＣコモン電位。但し、ＬＣコモン電位としない場合には画素部の共通電極と異なる電位となるので、この場合画素部の共通電極とは分離された周辺対向電極となる。）が印加されるので、両者間に介在する液晶にはほぼ０Ｖが印加され、液晶はＯＦＦ状態と同じになる。従って、ＴＮ型液晶の液晶パネルでは、ノーマリホワイト表示に合わせて画像領域の周辺が全て白表示にでき、ＳＨ型液晶の液晶パネルでは、ノーマリブラック表示に合わせて画像領域の周辺が全て黒表示にできる。 As described with reference to FIG. 6, the peripheral circuit portion of the liquid crystal panel is covered with a light-shielding film, and has the same potential (for example, LC common potential, but not the LC common potential) together with the common electrode formed at the opposite position of the counter substrate. In this case, since the potential is different from that of the common electrode of the pixel portion, in this case, a peripheral counter electrode separated from the common electrode of the pixel portion is applied. Is applied, and the liquid crystal becomes the same as in the OFF state. Therefore, in the TN liquid crystal panel, the entire periphery of the image area can be displayed in white according to the normally white display, and in the SH liquid crystal panel, the periphery of the image area is completely black in accordance with the normally black display. Can be displayed.

上記実施例に従うと、反射型液晶パネル３００Ｒ、３００Ｇ、３００Ｂの各画素電極に印加された電圧が充分に保持されるとともに、画素電極の反射率が非常に高いため鮮明な映像が得られる。 According to the above embodiment, the voltage applied to the pixel electrodes of the reflective liquid crystal panels 300R, 300G, and 300B is sufficiently held, and a clear image is obtained because the reflectance of the pixel electrodes is very high.

図９は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。なお、これらの電子機器では、偏光ビームスプリッタと共に用いられるライトバルブとしてではなく、直視型の反射型液晶パネルとして使用されるため、反射電極は完全な鏡面である必要はなく、視野角を広げるためには、むしろ適当な凸凹を付けた方が望ましいが、それ以外の構成要件は、ライトバルブの場合と基本的に同じである。 FIG. 9 is an external view showing an example of an electronic apparatus using the reflective liquid crystal panel of the present invention. These electronic devices are not used as light valves used with polarizing beam splitters, but as direct-view reflective liquid crystal panels, so that the reflective electrode does not need to be a perfect mirror surface and widens the viewing angle. However, it is desirable to provide an appropriate unevenness, but the other components are basically the same as those of the light valve.

図９（ａ）は携帯電話を示す斜視図である。１０００は携帯電話本体を示し、そのうちの１００１は本発明の反射型液晶パネルを用いた液晶表示部である。 FIG. 9A is a perspective view showing a mobile phone. Reference numeral 1000 denotes a mobile phone main body, and 1001 of the main body is a liquid crystal display unit using the reflective liquid crystal panel of the present invention.

図９（ｂ）は、腕時計型電子機器を示す図である。１１００は時計本体を示す斜視図である。１１０１は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。 FIG. 9B shows a wristwatch type electronic device. 1100 is a perspective view showing a watch body. Reference numeral 1101 denotes a liquid crystal display unit using the reflective liquid crystal panel of the present invention. Since this liquid crystal panel has high-definition pixels as compared with a conventional clock display unit, it can also display a television image and can realize a watch-type television.

図９（ｃ）は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。
１２００は情報処理装置を示し、１２０２はキーボード等の入力部、１２０６は本発明の反射型液晶パネルを用いた表示部、１２０４は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。 FIG. 9C illustrates a portable information processing apparatus such as a word processor or a personal computer.
Reference numeral 1200 denotes an information processing apparatus, 1202 denotes an input unit such as a keyboard, 1206 denotes a display unit using the reflective liquid crystal panel of the present invention, and 1204 denotes an information processing apparatus main body. Since each electronic device is an electronic device driven by a battery, the life of the battery can be extended by using a reflective liquid crystal panel having no light source lamp. Further, since the peripheral circuit can be built in the panel substrate as in the present invention, the number of parts is greatly reduced, and the weight and size can be further reduced.

なお、以上の実施例においては、液晶パネルの液晶としてＴＮ型とホメオトロピック配向のＳＨ型に関して説明したが、他の液晶に置き換えても実施可能であることは言うまでもない。
以上説明したように、この発明は、反射電極となる画素電極の下方の半導体基板表面にゲート線もしくはゲート線方向に沿って連続し保持容量の一方の端子となる比較的不純物濃度の高い半導体領域を形成し、この半導体領域の上方に絶縁膜を介して前記保持容量の他方の端子となる導電層を各画素毎に形成し、前記導電層は画素電極に接続されるＭＯＳＦＥＴのドレイン領域に電気的に接続させるとともに、上記半導体領域は画素領域の外側において定電位を与える配線層に電気的に接続させて電位を固定するようにしたので、比較的小さな面積で大きな容量を得ることができ、これによって素子の縮小化が可能となるとともに、ゲート線方向に沿って連続し保持容量の一方の端子となる比較的不純物濃度の高い半導体領域を形成することにより、保持容量の一方の端子に定電位を供給するための配線のレイアウトが不要となり、そのような配線を形成する工程も不要となってプロセスを簡略化することができる。また、各画素ごとにウェル電位を与えるコンタクトホールを設ける必要がないため、コンタクトホールを設けることによる保持容量の低下も回避することができるとともに、画素領域中央のＦＥＴのウェル電位を、定電位を供給するための配線を設けることなく安定させ、ＦＥＴの特性の変動を防止できるようになるという効果がある。 In the above embodiments, the TN type and the homeotropic alignment SH type have been described as the liquid crystal of the liquid crystal panel. However, it goes without saying that the liquid crystal panel may be replaced with other liquid crystals.
As described above, the present invention is a semiconductor region having a relatively high impurity concentration that is continuous along the gate line or the gate line direction on the surface of the semiconductor substrate below the pixel electrode serving as the reflective electrode and serves as one terminal of the storage capacitor. A conductive layer serving as the other terminal of the storage capacitor is formed for each pixel via an insulating film above the semiconductor region, and the conductive layer is electrically connected to the drain region of the MOSFET connected to the pixel electrode. The semiconductor region is electrically connected to a wiring layer that gives a constant potential outside the pixel region so as to fix the potential, so that a large capacitance can be obtained with a relatively small area, As a result, it is possible to reduce the size of the element and to form a semiconductor region having a relatively high impurity concentration that is continuous along the gate line direction and serves as one terminal of the storage capacitor. More, the layout of the wiring for supplying a constant potential to the one terminal of the storage capacitor is not required, it is possible to simplify the process steps also becomes unnecessary to form such a wiring. In addition, since it is not necessary to provide a contact hole for providing a well potential for each pixel, it is possible to avoid a decrease in storage capacity due to the provision of the contact hole, and to set the well potential of the FET in the center of the pixel region to a constant potential. There is an effect that it is possible to stabilize without providing wiring for supply and to prevent fluctuations in the characteristics of the FET.

また、上記保持容量を構成する絶縁膜はＭＯＳＦＥＴのゲート電極とチャネル領域との間に設けられるゲート絶縁膜と同時に形成される絶縁膜を、また上記保持容量の他方の端子を構成する導電層はＭＯＳＦＥＴのゲート電極と同時に形成される導電層をそれぞれ用いることによって、プロセスの工程数を増加させることなく必要な保持容量を形成することができるという効果がある。
〈付記〉
本発明は、反射電極となる画素電極の下方の半導体基板表面にゲート線方向に沿って連続し保持容量の一方の端子となる比較的濃度の高い半導体領域を形成し層を各画素毎に形成し、前記導電層は画素電極に電圧を印加するＭＯＳＦＥＴのドレイン領域に電気的に接続させるとともに、上記半導体領域は画素領域の外側において定電位を与える配線層に電気的に接続させて電位を固定するようにした。 The insulating film constituting the storage capacitor is an insulating film formed simultaneously with the gate insulating film provided between the gate electrode and the channel region of the MOSFET, and the conductive layer constituting the other terminal of the storage capacitor is By using each conductive layer formed simultaneously with the gate electrode of the MOSFET, there is an effect that a necessary storage capacitor can be formed without increasing the number of process steps.
<Appendix>
In the present invention, a relatively high-concentration semiconductor region that is continuous along the gate line direction and serves as one terminal of a storage capacitor is formed on the surface of the semiconductor substrate below the pixel electrode that serves as a reflective electrode, and a layer is formed for each pixel. The conductive layer is electrically connected to the drain region of the MOSFET for applying a voltage to the pixel electrode, and the semiconductor region is electrically connected to a wiring layer for applying a constant potential outside the pixel region to fix the potential. I tried to do it.

ＭＯＳＦＥＴを使用した反射型液晶パネルにおいては、画素電極下にＦＥＴが形成されない余白エリアが生じるのでそこに保持容量を形成することにより、比較的小さな面積で大きな容量を得ることができ、これによって、素子の縮小化が可能となるとともに、ゲート線方向に沿って連続し保持容量の一方の端子となる比較的濃度の高い半導体領域を形成することにより、保持容量の一方の端子に定電位を供給するための配線のレイアウトが不要となり、そのような配線を形成する工程も不要となってプロセスを簡略化することができる。また、各画素ごとにウェル電位を与えるコンタクトホールを設ける必要がないため、コンタクトホールを設けることによる保持容量の低下も回避することができるとともに、画素領域のすべてのＦＥＴのウェル電位を、定電位を供給するための配線を設けること
なく安定させ、ＦＥＴの特性の変動を防止できるようになる。 In a reflective liquid crystal panel using a MOSFET, a blank area in which an FET is not formed is formed under a pixel electrode. Therefore, by forming a storage capacitor there, a large capacity can be obtained with a relatively small area. The device can be reduced, and a constant potential is supplied to one terminal of the storage capacitor by forming a relatively high concentration semiconductor region that is continuous along the gate line direction and serves as one terminal of the storage capacitor. This eliminates the need for a wiring layout, and eliminates the step of forming such wiring, thereby simplifying the process. In addition, since it is not necessary to provide a contact hole for providing a well potential for each pixel, it is possible to avoid a decrease in the storage capacity due to the provision of the contact hole, and the well potential of all FETs in the pixel region can be set to a constant potential. Therefore, it is possible to prevent the fluctuation of the FET characteristics.

なお、上記保持容量を構成する絶縁膜はＭＯＳＦＥＴのゲート電極とチャネル領域との間に設けられるゲート絶縁膜と同時に形成される絶縁膜を、また上記保持容量の他方の端子を構成する導電層はＭＯＳＦＥＴのゲート電極と同時に形成される導電層を、それぞれ用いるようにすると良い。 The insulating film forming the storage capacitor is an insulating film formed simultaneously with the gate insulating film provided between the gate electrode and the channel region of the MOSFET, and the conductive layer forming the other terminal of the storage capacitor is A conductive layer formed simultaneously with the gate electrode of the MOSFET is preferably used.

（ａ）は本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第１の実施例を示す断面図、（ｂ）は画素領域と周辺領域との境界部の断面図。(A) is sectional drawing which shows the 1st Example of the pixel area | region of the reflective electrode side board | substrate of the reflection type liquid crystal panel to which this invention is applied, (b) is sectional drawing of the boundary part of a pixel area | region and a peripheral region. 本発明を適用した反射型液晶パネルの反射電極側基板の周辺回路の構造の一例を示す断面図Sectional drawing which shows an example of the structure of the peripheral circuit of the reflective electrode side board | substrate of the reflection type liquid crystal panel to which this invention is applied 本発明を適用した反射型液晶パネルの反射電極側基板の画素領域の第１の実施例の平面レイアウト図。FIG. 2 is a plan layout diagram of a first embodiment of a pixel region of a reflective electrode side substrate of a reflective liquid crystal panel to which the present invention is applied. 本発明を適用した反射型液晶パネルの反射電極側基板の端部構造の一例を示す断面図。Sectional drawing which shows an example of the edge part structure of the reflective electrode side board | substrate of the reflection type liquid crystal panel to which this invention is applied. 実施例の液晶パネルの反射電極側基板のレイアウト構成例を示す平面図。The top view which shows the layout structural example of the reflective electrode side board | substrate of the liquid crystal panel of an Example. 実施例の液晶パネル用基板を適用した反射型液晶パネルの一例を示す断面図。Sectional drawing which shows an example of the reflection type liquid crystal panel to which the board | substrate for liquid crystal panels of an Example is applied. 本発明を適用した反射型液晶パネルの画素電極スイッチング用ＦＥＴのゲート駆動波形およびデータ線駆動波形例を示す波形図。The wave form diagram which shows the gate drive waveform of the pixel electrode switching FET of a reflection type liquid crystal panel to which this invention is applied, and the data line drive waveform example. 実施例の反射型液晶パネルをライトバルブとして応用した投射型表示装置の一例としてビデオプロジェクタの概略構成図である。1 is a schematic configuration diagram of a video projector as an example of a projection display device in which a reflective liquid crystal panel of an embodiment is applied as a light valve. （ａ），（ｂ），（ｃ）は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。(A), (b), (c) is an external view which shows the example of the electronic device using the reflection type liquid crystal panel of this invention, respectively.

Explanation of symbols

１半導体基板
２ウェル領域
３フィールド酸化膜
４ゲート線
４ａゲート電極
５ａ，５ｂソース・ドレイン領域
６第１層間絶縁膜
７データ線（第１メタル層）
７ａソース電極
８Ｐ型ドーピング領域
９ａ保持容量の電極（導電層）
９ｂ保持容量の誘電体となる絶縁膜
１０補助結合配線
１１第２層間絶縁膜
１２遮光膜（第２メタル層）
１３第３層間絶縁膜
１４画素電極（第３メタル層）
１５接続プラグ
１６コンタクトホール
１７パシベーション膜
２０画素領域
２１データ線駆動回路
２２ゲート線駆動回路
２３入力回路
２４タイミング制御回路
２５遮光膜（第３メタル層）
２６パッド領域
３１液晶パネル基板
３２支持基板
３３対向電極
３５入射側のガラス基板
３６シール材
３７液晶
７０電源ライン
７１コンタクトホール
８０Ｐ型コンタクト領域
１１０光源部
２００偏光ビームスプリッタ
３００ライトバルブ（反射型液晶パネル）
４１２，４１３ダイクロイックミラー
５００投射光学系
６００スクリーン

DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Well area | region 3 Field oxide film 4 Gate line 4a Gate electrode 5a, 5b Source / drain area | region 6 1st interlayer insulation film 7 Data line (1st metal layer)
7a Source electrode 8 P-type doping region 9a Retention capacitor electrode (conductive layer)
9b Insulating film serving as dielectric of storage capacitor 10 Auxiliary coupling wiring 11 Second interlayer insulating film 12 Light shielding film (second metal layer)
13 Third interlayer insulating film 14 Pixel electrode (third metal layer)
DESCRIPTION OF SYMBOLS 15 Connection plug 16 Contact hole 17 Passivation film | membrane 20 Pixel area | region 21 Data line drive circuit 22 Gate line drive circuit 23 Input circuit 24 Timing control circuit 25 Light-shielding film (3rd metal layer)
26 Pad region 31 Liquid crystal panel substrate 32 Support substrate 33 Counter electrode 35 Glass substrate on incident side 36 Sealing material 37 Liquid crystal 70 Power line 71 Contact hole 80 P-type contact region 110 Light source unit 200 Polarizing beam splitter 300 Light valve (reflection type liquid crystal panel) )
412,413 Dichroic mirror 500 Projection optical system 600 Screen

Claims

Reflective electrodes forming pixel electrodes are formed in a matrix on the semiconductor substrate, and transistors are formed corresponding to the reflective electrodes, and a voltage is applied to the reflective electrodes from the peripheral circuit section through the transistors. On the liquid crystal panel substrate configured as described above, a light shielding film that covers the peripheral circuit portion, an interlayer insulating film that insulates the light shielding film from the peripheral circuit portion, and a contact hole that penetrates the light shielding film through the interlayer insulating film And a silicon nitride film formed to cover at least the contact hole, the end of the light-shielding film, and the end of the interlayer insulating film. substrate.

The two-layer film of a silicon oxide film and a silicon nitride film is formed so as to cover at least the contact hole, the end of the light shielding film, and the end of the interlayer insulating film. LCD panel substrates.

3. The liquid crystal panel substrate according to claim 1, wherein the silicon nitride film is formed in a region other than on the reflective electrode forming the pixel electrode. 4.

The liquid crystal panel substrate according to claim 1, an incident-side transparent substrate having a counter electrode, the liquid crystal panel substrate, and the transparent substrate are disposed at an appropriate interval. A sealing material that is bonded and fixed; a liquid crystal that is sealed in a gap between the liquid crystal panel substrate and the transparent substrate; and an adhesive surface that is disposed between the sealing material and the liquid crystal panel substrate. A liquid crystal panel comprising: the silicon nitride film flattened.

An electronic apparatus comprising the liquid crystal panel according to claim 4 as a display unit.

A light source, a liquid crystal panel configured to modulate and reflect light from the light source, and a projection lens that condenses and projects the light modulated by the liquid crystal panel. Projection type display device.