[go: up one dir, main page]

JP3679275B2 - Transmission line manufacturing method - Google Patents

Transmission line manufacturing method Download PDF

Info

Publication number
JP3679275B2
JP3679275B2 JP17002499A JP17002499A JP3679275B2 JP 3679275 B2 JP3679275 B2 JP 3679275B2 JP 17002499 A JP17002499 A JP 17002499A JP 17002499 A JP17002499 A JP 17002499A JP 3679275 B2 JP3679275 B2 JP 3679275B2
Authority
JP
Japan
Prior art keywords
film
transmission line
semiconductor substrate
thin film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17002499A
Other languages
Japanese (ja)
Other versions
JP2000357904A (en
Inventor
克之 町田
忠夫 永妻
サーリ ナビル
仁 石井
億 久良木
國夫 斎藤
祥次 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Inc filed Critical Nippon Telegraph and Telephone Corp
Priority to JP17002499A priority Critical patent/JP3679275B2/en
Publication of JP2000357904A publication Critical patent/JP2000357904A/en
Application granted granted Critical
Publication of JP3679275B2 publication Critical patent/JP3679275B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Waveguides (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、半導体基板上に形成された高周波信号を伝搬する伝送線路およびその製造方法に関する。
【0002】
【従来の技術】
近年、未使用周波数帯であるミリ波周波数帯の応用が提唱されている。特に、アンテナやセンサへの展開が注目を集めている。このミリ波周波数帯を利用する半導体デバイスの進歩やマイクロ波回路の集積化の要求に伴い、広帯域性や回路素子のマウントの容易さ、そして寄生素子の影響の少ないことなどの利点のため、平面形導波路であるコプレーナ線路が提案されている。
その一つとして、文献1(K.J.Herrick,T.A.Schwarz and L.P.B.Katehi,'Si-Micromachined Copanar Waveguides for Use in High-Freqency Circuits',IEEE Trans.On Microwave Theory and Techniques,Vol.46,No.6,June ,pp762-768(1998))がある。
【0003】
この文献1の技術では、図10に示すように、高い比抵抗のシリコン基板1001上にコプレーナ伝送線路を形成している。まず、図10(a)に示すように、シリコン基板1001上に、金属材料からなる信号線1002とグランド線1003とを膜厚1〜2μm程度に形成する。この信号線1002とグランド線1003とでコプレーナ伝送線路となる。
次に、図10(b)に示すように、その信号線1002およびグランド線1003をマスクとしてシリコン基板1001を選択的にエッチングし、溝1004を形成する。もしくは、図10(c)に示すように、信号線1002およびグランド線1003をマスクとしてシリコン基板1001を選択的にエッチングし、溝1005を形成する。
【0004】
このようなコプレーナ伝送線路において、信号線を伝搬していく高周波信号は、シリコン基板の存在により伝送損失が発生する。このため、上述したように溝を形成することで、信号線の周りをより誘電率の低い空気の層とするようにしている。しかしながら、この文献1の技術では、その溝の大きさが、配線の寸法により決定されてしまい、配線の寸法と溝の大きさを個別に設計できないため、伝送損を最小にする最適化には限界がある。
また、その溝の形状と大きさとが、伝送線路における高周波信号やその伝送特定に影響を与えるが、溝の形状と大きさとを均一にすることがプロセス上困難なため、再現性などに問題がある。
【0005】
一方、文献2(M.Hirano, Y.Imai, I.Toyoda, K.Nishikawa, M.Tokumitsu and K.Asai,'Three Dimensional Passive Elements for Compact GaAs MMICs',I EICE Trans. Electrpn.,Vol.E76-C,No.6 June pp961-967(1993))に記載されているように、信号線とグランド線とを板状に形成する技術がある。
これは、図11に示すように、高抵抗なGaAsからなる基板1101上に、その基板1101主面に直交して板状の信号線1102およびグランド線1103をたたせて配置したものである。また、信号線1102とグランド線1103は、その平面に垂直な方向に平行な状態で延在している。このようにすることで、信号線1102の周囲のほとんどを空気の層とし、伝送損失がより低くなるようにしている。
【0006】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術では、同一基板にモノリシックに他のアンテナ素子などとともに伝送線路を形成することが困難であるという問題があった。
まず、文献1の技術では、溝の形成の再現性に難があるため、他の素子を同時に搭載した場合、伝送線路の良否が装置全体の歩留りに大きく影響してしまう。従って、より高い歩留りで高周波装置を製造しようとすれば、上述したコプレーナ伝送線路と他の素子とを個別に作成することになる。しかし、このように個別に形成していたのでは、小型化や高性能化の要求を満たすことが非常に困難である。
【0007】
また、一般に能動素子などは、抵抗の低い半導体基板上に形成するため、上述した文献1と文献2の技術のように、基板に高抵抗な材料を用いるようにしていると、この基板上に同時に他の素子を形成することが非常に困難であった。
この発明は、以上のような問題点を解消するためになされたものであり、抵抗の低い半導体基板の上であっても、その上に形成した伝送線路の伝送損失を抑制できるようにすることを目的とする。
【0008】
【課題を解決するための手段】
この発明の伝送線路の製造方法は、次に示す工程を備えるようにした。まず、所定の間隔をあけて互いに平行に延在するストライプ状の2つの開口部を備えた酸化膜を半導体基板上に形成し、この酸化膜をマスクとして半導体基板をエッチングすることで、半導体基板上に所定の間隔をあけて互いに平行に延在する2つの溝を形成する第1の工程。次に、酸化膜を除去した後で2つの溝を犠牲膜で充填して半導体基板表面を実質的に平坦な状態とする第2の工程。次に、半導体基板表面に第1の金属薄膜を形成する第3の工程。
【0009】
に、第1の金属薄膜上に2つの溝に挾まれた領域および溝の外側に隣接する所定の幅の領域に、溝に沿って平行に延在するストライプ状の第1および第2の開口部を備えたレジストパターンを形成し、レジストパターンの第1および第2の開口部底部に露出した第1の金属薄膜上にメッキにより第2の金属膜を形成して開口部を充填し、溝に挾まれた領域に配置される信号線およびその隣りに配置されるグランド線を形成する第4の工程。次に、レジストパターンを除去した後で第1の金属薄膜の露出している領域を除去する第5の工程。次に、第5の工程の後で犠牲膜を除去する工程。
そして、レジストパターンの開口部は、開口部底部の幅より深く形成するようにした。
このようにしたので、伝送路は板状に立てた形態に形成され、電界の集中が板状の信号線の側壁に集中するようになる。
【0010】
そのような中で、第4の工程において、レジストパターンに第3の開口部を同時に形成し、その第3の開口部底部に露出する第1の金属薄膜上に第2の金属膜を同時に形成して信号線およびグランド遷都ともに高周波素子を形成し、信号線とグランド線と高周波素子とを覆って表面が実質的に平坦な状態に犠牲層を形成する第6の工程と、信号線および高周波素子上の犠牲層の所定領域にそれぞれ接続口を形成する第7の工程と、接続構内を含む犠牲層上に第2の金属薄膜を形成し、それぞれの接続口間にわたる開口領域を備えた新たなレジストパターンを形成し、開口領域底部に露出した第2の金属薄膜上に選択的にメッキにより第2の金属膜を形成して信号線と高周波素子とを接続する接続部を形成する第8の工程と、新たなレジストパターンを除去した後で第2の金属薄膜の露出している領域を除去する第9の工程とを新たに備え、犠牲膜は犠牲層とともに第9の工程の後で除去するようにした。
【0011】
また、犠牲膜は、2つの溝が形成された半導体基板上に感光性を有する樹脂膜を形成し、その樹脂膜に選択的に露光光を照射して現像することで、溝上部に樹脂膜が残るようにパターニングし、その残った樹脂膜の半導体基板平面上に突出している部分を削除して平坦化することで形成すればよい。
また、樹脂膜は、感光性ポリイミドを用いればよい。また、メッキでは、電界メッキ法により金を形成する。また、平坦化は、化学的機械的研磨法により行う。
【0012】
【発明の実施の形態】
以下この発明の実施の形態を図を参照して説明する。
実施の形態1
以下、この発明の第1の実施の形態について説明する。この実施の形態1では、図1の斜視図に示すように、半導体基板101上に信号線102とグランド線103とからなる伝送線路が形成され、その信号線102の両脇の半導体基板101に溝104を形成し、空間が存在するようにした。また、その信号線102とグランド線103は、半導体基板101上に、金属薄膜105を介して配置されている。
【0013】
また、信号線102およびグランド線103は、半導体基板101主面に平行な底面に対し、隣接する側面の方が面積が広くなるように形成されている。すなわち、信号線102の延在している方向に対して垂直な断面をみると、底辺よりそれに隣接する辺(高さ)の方が長い長方形となっている。
なお、図1において、その信号線102は、接続部106を介してアンテナ構造体(高周波素子)107と接続した状態としている。その半導体基板101は、比抵抗が3〜5Ωのシリコンからなり、この半導体基板101の他の領域には、図示していないがマイクロ波回路が形成されている。
【0014】
次に、この実施の形態1における伝送線路の製造方法に関して説明する。
まず、図2(a)に示すように、シリコンからなる半導体基板101上に、熱酸化法により酸化膜201を形成する。
次に、図2(b)に示すように、公知のフォトリソグラフィ技術とエッチング技術により酸化膜201をパターニングし、所定の方向に延在するストライプ状の開口部201aを形成する。
次に、図2(c)に示すように、開口部201aが形成された酸化膜201をマスクとしたウエットエッチングにより、半導体基板101を選択的にエッチングして、溝104を形成した。このウエットエッチングでは、水酸化カリウム水溶液をエッチング液として用いた。
【0015】
次に、酸化膜201をHF(フッ化水素)を用いてエッチング除去し、図2(d)に示すように、基板101に溝104が形成された状態とした。その、溝104の深さは、10μm程度とした。なお、図2では、溝104の断面形状がV字状としたが、これに限るものではなく、空間が形成できればどのような形状であっても良い。
次に、図2(e)に示すように、溝104を埋め込むようにポリイミドからなる犠牲膜202を形成した。これは、ポリイミドを半導体基板101表面に塗布することでポリイミド膜を膜厚10μm程度に形成した後、そのポリイミド膜を化学的機械的研磨法により平坦化エッチングすることで形成した。
【0016】
次に、図3(f)に示すように、半導体基板101上にクロムの層と金の層の2層構造とした金属薄膜301を形成し、その上に、レジストパターン302を形成した。その金属薄膜301は、クロムおよび金を0.1μmずつ蒸着法により形成した。また、レジストパターン302は、膜厚10μm程度に形成し、溝104に平行な方向に延在する開口部302a,302b,および、開口部302cが形成されている状態とした。
次に、図3(g)に示すように、開口部302a,302b,302c底部に露出している金属薄膜301表面に、電界メッキ法により金を膜厚10μm程度メッキし、開口部302a,302b,302cが金膜303で充填されている状態とした。
【0017】
次いで、レジストパターン302を剥離した後、レジストパターン302下部の金属薄膜301を選択的に除去した。これは、まず、ヨウ素,ヨウ化アンモニウム,エタノールの水溶液からなるエッチング液を用いてエッチングすることで、金属薄膜301の金膜の部分を除去し、その後、その下のクロム膜の部分をウエットエッチングにより除去することで行った。なお、金膜のエッチングでは、エッチング速度が毎分0.05μm程度であった。
以上のことにより、図3(h)に示すように、半導体基板101上に、金属薄膜105を介して信号線102とグランド線103およびアンテナ構造体107が形成されたことになる。
【0018】
次いで、図3(i)に示すように、まず、それら信号線102,グランド線103,アンテナ構造体107を埋め込むように、絶縁物からなる犠牲層304を半導体基板101上に形成した。その犠牲層304としては、ポリイミドを膜厚10μm程度に形成することで構成した。次いで、その犠牲層304の所定箇所に接続口を形成し、その接続口を介して信号線102とアンテナ構造体107とを接続する接続部106を形成した。
【0019】
この接続部106の形成は、上述した信号線102の形成と同様であり、まず、接続口を形成した状態で犠牲層304を含む全域に、クロムの層と金の層の2層構造とした金属薄膜を形成し、その上に、接続部106形成領域に溝(開口領域)のあるレジストパターンを形成した。次に、その溝底部に露出している金属薄膜表面に、電界メッキ法により金を10μm程度メッキし、溝がメッキした金膜で充填されている状態とした。次いで、レジストパターンを剥離した後、レジストパターン下部の金属薄膜、すなわち、メッキにより形成した金からなる構造体以外の領域の金属薄膜を選択的に除去すればよい。
【0020】
次に、犠牲層304および犠牲膜202を除去する。これは、酸素プラズマによりそれらをアッシングすることで行える。この結果、図3(j)に示すように、信号線102の両脇の半導体基板101に、溝101aを備えた状態で、グランド線103やアンテナ構造体107および、接続部106が形成された状態が得られる。
【0021】
このように、この実施の形態1では、まず、信号線102とグランド線103の断面を半導体基板101主面に垂直な方向に縦長な形状とし、信号線102の両脇の半導体基板101に溝104を備えるようにした。このようにしたので、信号線102の周囲には、より多くの空間が存在することになり、信号線102の周囲にある半導体基板101の領域が相対的に少ない状態となる。この結果、以下に示すように、この実施の形態によれば、伝送の損失をより少なくすることができた。
【0022】
まず、図4に示すように、半導体基板401上に膜厚3.5μmの金属配線からなる信号線402とグランド線403とによるコプレーナ型伝送線路(CPW)を形成した場合と、図5に示すように、半導体基板501上に膜厚10μmの金属配線からなる信号線502とグランド線503とによる伝送線路(SCPW)とに関して考察する。
これらの伝送特性を図6に示すが、図6において、図4の伝送線路の伝送特性を点線で示し、図5の伝送線路の伝送特性を実線で示している。
【0023】
図6の伝送特性から明らかであるが、膜厚を厚くして板状に立てた形態の伝送線路(図5)の方が、通常のコプレーナ型の伝送線路(図4)に比較して減衰特性が良好である。線路を板状に立てたことで、電界の集中が板状の線路の側壁に集中するため、半導体基板における伝送損失が抑制されているため、図5の方が減衰特性が良好になっている。
【0024】
しかしながら、図5の形態の伝送線路であっても、図7(a)に示すように、伝送線路が長くなると損失が大きくなっている。図7では、点線で伝送線路が500μmの場合の伝搬した信号の状態を示し、実線で伝送線路が1000μmの場合の伝搬した信号の状態を示している。
図7(a)に示すように、図5の形態の伝送線路では、500μmと1000μmとの伝送線路の長さの差により、振幅は20.9%減衰し、また、4.11psの遅延が発生している。
【0025】
一方、図7(b)は、前述の図1に示したこの発明の実施の形態1における伝送線路の場合である。この実施の形態1では、図7(b)に示すように、500μmと1000μmとの伝送線路の長さの差により、振幅は5%程度しか減衰せず、また、遅延も3.37psと減少している。
このように、この実施の形態1によれば、LSIなどの機能回路を形成できる半導体基板上で、損失が少なく伝搬特性に優れた伝送線路を構成できる。すなわち、同一基板にモノリシックにアンテナ構造体などの他の高周波素子などとともに伝送線路を形成でき、従って、より高集積な高周波回路素子の構造を容易に実現できるようになる。
【0026】
実施の形態2
次に、この発明の第2の実施の形態について説明する。この実施の形態2では、次に示すようにして伝送線路を製造するようにしたものである。
まず、図2(a)から図2(d)で説明したことと同様にして、図8(a)に示すように、基板101に溝104が形成された状態とする。その、溝104の深さは、10μm程度とした。
次に、図8(b)に示すように、感光性ポリイミドからなる樹脂膜801を全面に膜厚10μm程度に形成した。この感光性ポリイミドは、ポリベンザオキサゾール前駆体からなるベース樹脂に、ポジ型の感光剤を付加して感光性を持たせている。
【0027】
次に、図8(c)に示すように、溝104上部に遮光体802を配置した状態で紫外線803を照射し、樹脂膜801の溝104上部以外を露光する。そして、この露光した樹脂膜801をアルカリ性の現像液で現像することで、図8(d)に示すように、溝104上に現像パターン801aが形成された状態とする。
次いで、この現像パターン801aを加熱して熱硬化させた後、化学的機械的研磨法により切削研磨して平坦化することで、図8(e)に示すように、溝104を埋め込むようにポリイミドからなる犠牲膜202を形成した。
【0028】
以降は、前述した実施の形態1と同様であるが、まず、図8(f)に示すように、半導体基板101上にクロムの層と金の層の2層構造とした金属薄膜301を形成し、その上に、レジストパターン302を形成した。その金属薄膜301は、クロムおよび金を0.1μmずつ蒸着法により形成した。また、レジストパターン302は、膜厚10μm程度に形成し、開口部302a,302b,および、開口部302cが形成されている状態とした。
次に、図9(g)に示すように、開口部302a,302b,302c底部に露出している金属薄膜301表面に、電界メッキ法により金を膜厚10μm程度メッキし、開口部302a,302b,302cが金膜303で充填されている状態とした。
【0029】
次いで、レジストパターン302を剥離した後、レジストパターン302下部の金属薄膜301を選択的に除去した。これは、まず、ヨウ素,ヨウ化アンモニウム,エタノールの水溶液からなるエッチング液を用いてエッチングすることで、金属薄膜301の金膜の部分を除去し、その後、その下のクロム膜の部分をウエットエッチングにより除去することで行った。なお、金膜のエッチングでは、エッチング速度が毎分0.05μm程度であった。
以上のことにより、図9(h)に示すように、半導体基板101上に、金属薄膜105を介して信号線102とグランド線103およびアンテナ構造体107が形成されたことになる。
【0030】
次いで、図9(i)に示すように、まず、それら信号線102,グランド線103,アンテナ構造体107を埋め込むように、絶縁物からなる犠牲層304を半導体基板101上に形成した。その犠牲層304としては、ポリイミドを膜厚10μm程度に形成することで構成した。次いで、その犠牲層304の所定箇所に接続口を形成し、その接続口を介して信号線102とアンテナ構造体107とを接続する接続部106を形成した。
【0031】
次に、例えば酸素プラズマを用い、犠牲層304および犠牲膜202を除去すれば、図10(j)に示すように、信号線102の両脇の半導体基板101に、溝101aを備えた状態で、グランド線103やアンテナ構造体107および、接続部106が形成された状態が前述した実施の形態1と同様に得られる。
なお、上記実施の形態1,2においては、グランド線を信号線を挾むように2つ形成するようにしたが、このグランド線は1つであっても良い。
【0032】
【発明の効果】
以上説明したように、この発明では、まず、所定の間隔をあけて互いに平行に延在するストライプ状の2つの開口部を備えた酸化膜を半導体基板上に形成し、この酸化膜をマスクとして半導体基板をエッチングすることで、半導体基板上に所定の間隔をあけて互いに平行に延在する2つの溝を形成する。次に、酸化膜を除去した後で2つの溝を犠牲膜で充填して半導体基板表面を実質的に平坦な状態とする。次に、半導体基板表面に第1の金属薄膜を形成する第3の工程。次に、第1の金属薄膜上に2つの溝に挾まれた領域および溝の外側に隣接する所定の幅の領域に、溝に沿って平行に延在するストライプ状の第1および第2の開口部を備えたレジストパターンを形成し、レジストパターンの第1および第2の開口部底部に露出した第1の金属薄膜上にメッキにより第2の金属膜を形成して開口部を充填し、溝に挾まれた領域に配置される信号線およびその隣に配置されるグランド線を形成する。次に、レジストパターンを除去した後で第1の金属薄膜の露出している領域を除去する。次に、第5の工程の後で犠牲膜を除去する。そして、レジストパターンの開口部は、開口部底部の幅より深く形成するようにした。
【0033】
のようにしたので、伝送路は板状に立てた形態に形成され、電界の集中が板状の信号線の側壁に集中するようになる。そして、その信号線の両脇に溝を備えるようにしたので、信号線の周囲にはより多くの空間が存在することになり、信号線の周囲にある半導体基板の領域が相対的に少ない状態となる。この結果、この発明によれば、抵抗の低い半導体基板の上であっても、その上に形成した伝送線路の伝送損失を抑制できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1における伝送線路の構成を模式的に示す斜視図である。
【図2】 実施の形態1における伝送線路の製造方法を説明するための工程図である。
【図3】 図2に続く、実施の形態1における伝送線路の製造方法を説明するための工程図である。
【図4】 従来よりある伝送線路の構成を示す構成図である。
【図5】 伝送線路の他の形態を示す構成図である。
【図6】 図4と図5に示した伝送線路の伝送特性を示す特性図である。
【図7】 図5に示した伝送線路と実施の形態1の伝送線路とにおける振幅特性を示す特性図である。
【図8】 実施の形態2における伝送線路の製造方法を説明するための工程図である。
【図9】 図8に続く、実施の形態2における伝送線路の製造方法を説明するための工程図である。
【図10】 従来よりある伝送線路の構成を示す構成図である。
【図11】 従来よりある伝送線路の他の形態を示す構成図である。
【符号の説明】
101…半導体基板、102…信号線、103…グランド線、104…溝、105…金属薄膜、106…接続部、107…アンテナ構造体。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a transmission line that propagates a high-frequency signal formed on a semiconductor substrate and a method for manufacturing the same.
[0002]
[Prior art]
In recent years, applications of millimeter wave frequency bands, which are unused frequency bands, have been proposed. In particular, the development of antennas and sensors has attracted attention. With the advancement of semiconductor devices that utilize this millimeter-wave frequency band and the demand for integration of microwave circuits, the advantages of such features as wide bandwidth, ease of mounting of circuit elements, and less influence of parasitic elements, Coplanar lines that are shaped waveguides have been proposed.
As one of them, Reference 1 (KJHerrick, TAschwarz and LPBKatehi, 'Si-Micromachined Copanar Waveguides for Use in High-Freqency Circuits', IEEE Trans. On Microwave Theory and Techniques, Vol. 46, No. 6, June, pp762- 768 (1998)).
[0003]
In the technique of this document 1, as shown in FIG. 10, a coplanar transmission line is formed on a silicon substrate 1001 having a high specific resistance. First, as shown in FIG. 10A, a signal line 1002 and a ground line 1003 made of a metal material are formed on a silicon substrate 1001 to have a film thickness of about 1 to 2 μm. The signal line 1002 and the ground line 1003 form a coplanar transmission line.
Next, as shown in FIG. 10B, the silicon substrate 1001 is selectively etched using the signal line 1002 and the ground line 1003 as a mask to form a groove 1004. Alternatively, as shown in FIG. 10C, the silicon substrate 1001 is selectively etched using the signal line 1002 and the ground line 1003 as a mask to form a groove 1005.
[0004]
In such a coplanar transmission line, a high-frequency signal propagating through the signal line causes transmission loss due to the presence of the silicon substrate. For this reason, by forming the grooves as described above, the air around the signal line is made a layer of air having a lower dielectric constant. However, in the technique of this document 1, the size of the groove is determined by the size of the wiring, and the size of the wiring and the size of the groove cannot be individually designed. There is a limit.
In addition, the shape and size of the groove affects the high-frequency signal in the transmission line and its transmission specification, but it is difficult to make the shape and size of the groove uniform in the process. is there.
[0005]
On the other hand, Reference 2 (M.Hirano, Y.Imai, I.Toyoda, K.Nishikawa, M.Tokumitsu and K.Asai, 'Three Dimensional Passive Elements for Compact GaAs MMICs', I EICE Trans. Electrpn., Vol. E76 -C, No. 6 June pp961-967 (1993)), there is a technique for forming a signal line and a ground line in a plate shape.
As shown in FIG. 11, a plate-like signal line 1102 and a ground line 1103 are placed on a substrate 1101 made of high-resistance GaAs so as to be orthogonal to the main surface of the substrate 1101. Further, the signal line 1102 and the ground line 1103 extend in a state parallel to a direction perpendicular to the plane. In this way, most of the periphery of the signal line 1102 is formed as an air layer so that transmission loss is further reduced.
[0006]
[Problems to be solved by the invention]
However, the above-described conventional technique has a problem that it is difficult to form a transmission line monolithically on the same substrate together with other antenna elements.
First, in the technique of Document 1, since the reproducibility of groove formation is difficult, when other elements are mounted at the same time, the quality of the transmission line greatly affects the yield of the entire apparatus. Therefore, if an attempt is made to produce a high-frequency device with a higher yield, the above-described coplanar transmission line and other elements will be individually produced. However, it has been very difficult to satisfy the demands for miniaturization and high performance with such individual formation.
[0007]
In general, active elements and the like are formed on a low-resistance semiconductor substrate. Therefore, if a high-resistance material is used for the substrate as in the techniques of Reference 1 and Reference 2 described above, At the same time, it was very difficult to form other elements.
The present invention has been made to solve the above-described problems, and is capable of suppressing transmission loss of a transmission line formed on a semiconductor substrate having a low resistance. With the goal.
[0008]
[Means for Solving the Problems]
The transmission line manufacturing method of the present invention comprises the following steps. First, an oxide film having two stripe-shaped openings extending in parallel with each other at a predetermined interval is formed on a semiconductor substrate, and the semiconductor substrate is etched using the oxide film as a mask. A first step of forming two grooves extending in parallel with each other at a predetermined interval. Next, after removing the oxide film, a second step of filling the two grooves with a sacrificial film to make the surface of the semiconductor substrate substantially flat. Next, a third step of forming a first metal thin film on the surface of the semiconductor substrate.
[0009]
In the following, first in the region of a predetermined width adjacent to the outer region and grooves sandwiched between two grooves on the metal thin film, a stripe shape extending in parallel along the grooves first and second Forming a resist pattern with openings, filling the openings by forming a second metal film by plating on the first metal thin film exposed at the bottoms of the first and second openings of the resist pattern, A fourth step of forming a signal line disposed in a region sandwiched between the grooves and a ground line disposed adjacent thereto; Next, a fifth step of removing the exposed region of the first metal thin film after removing the resist pattern. Next, a step of removing the sacrificial film after the fifth step.
The opening of the resist pattern is formed deeper than the width of the bottom of the opening.
As a result, the transmission path is formed in a plate-like shape, and the concentration of the electric field is concentrated on the side wall of the plate-like signal line.
[0010]
Under such circumstances, in the fourth step, the third opening is simultaneously formed in the resist pattern, and the second metal film is simultaneously formed on the first metal thin film exposed at the bottom of the third opening. And forming a sacrificial layer on the signal line, the ground line and the high-frequency element, covering the signal line, the ground line and the high-frequency element, and forming a sacrificial layer in a substantially flat surface, and the signal line and the high-frequency element. A seventh step of forming a connection port in a predetermined region of the sacrificial layer on the device; and a new step of forming a second metal thin film on the sacrificial layer including the connection premises and having an opening region between the connection ports An eighth resist pattern is formed, and a second metal film is selectively formed on the second metal thin film exposed at the bottom of the opening region by plating to form a connection portion for connecting the signal line and the high-frequency element. Process and new resist pattern And a ninth step of removing the exposed region of the second metal thin film after removal of the over down a new, sacrificial film was followed by removal after the ninth step with a sacrificial layer.
[0011]
In addition, the sacrificial film is formed by forming a photosensitive resin film on a semiconductor substrate having two grooves, and selectively irradiating the resin film with exposure light to develop the resin film on the upper part of the groove. The remaining resin film may be patterned by removing the portion protruding on the semiconductor substrate plane and planarizing the remaining resin film.
The resin film may be made of photosensitive polyimide. In plating, gold is formed by electroplating. Further, the planarization is performed by a chemical mechanical polishing method.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
Embodiment 1
The first embodiment of the present invention will be described below. In the first embodiment, as shown in the perspective view of FIG. 1, a transmission line including a signal line 102 and a ground line 103 is formed on a semiconductor substrate 101, and the semiconductor substrate 101 on both sides of the signal line 102 is formed on the semiconductor substrate 101. A groove 104 was formed so that a space existed. Further, the signal line 102 and the ground line 103 are disposed on the semiconductor substrate 101 via the metal thin film 105.
[0013]
Further, the signal line 102 and the ground line 103 are formed so that the area of the side surface adjacent to the bottom surface parallel to the main surface of the semiconductor substrate 101 is larger. That is, when a cross section perpendicular to the extending direction of the signal line 102 is viewed, the side (height) adjacent to the base is longer than the bottom.
In FIG. 1, the signal line 102 is in a state of being connected to an antenna structure (high-frequency element) 107 through a connection portion 106. The semiconductor substrate 101 is made of silicon having a specific resistance of 3 to 5Ω, and a microwave circuit (not shown) is formed in another region of the semiconductor substrate 101.
[0014]
Next, the manufacturing method of the transmission line in this Embodiment 1 is demonstrated.
First, as shown in FIG. 2A, an oxide film 201 is formed on a semiconductor substrate 101 made of silicon by a thermal oxidation method.
Next, as shown in FIG. 2B, the oxide film 201 is patterned by a known photolithography technique and etching technique to form a stripe-shaped opening 201a extending in a predetermined direction.
Next, as shown in FIG. 2C, the semiconductor substrate 101 was selectively etched by wet etching using the oxide film 201 in which the opening 201a was formed as a mask, so that the groove 104 was formed. In this wet etching, a potassium hydroxide aqueous solution was used as an etching solution.
[0015]
Next, the oxide film 201 was removed by etching using HF (hydrogen fluoride), so that the groove 104 was formed in the substrate 101 as shown in FIG. The depth of the groove 104 was about 10 μm. In FIG. 2, the cross-sectional shape of the groove 104 is V-shaped. However, the shape is not limited to this, and any shape may be used as long as a space can be formed.
Next, as shown in FIG. 2E, a sacrificial film 202 made of polyimide was formed so as to fill the groove 104. This was formed by applying polyimide to the surface of the semiconductor substrate 101 to form a polyimide film with a thickness of about 10 μm, and then planarizing and etching the polyimide film by a chemical mechanical polishing method.
[0016]
Next, as shown in FIG. 3F, a metal thin film 301 having a two-layer structure of a chromium layer and a gold layer was formed on a semiconductor substrate 101, and a resist pattern 302 was formed thereon. The metal thin film 301 was formed by vapor deposition of 0.1 μm each of chromium and gold. The resist pattern 302 is formed to a thickness of about 10 μm, and openings 302 a and 302 b and an opening 302 c extending in a direction parallel to the groove 104 are formed.
Next, as shown in FIG. 3G, the surface of the metal thin film 301 exposed at the bottoms of the openings 302a, 302b, 302c is plated with gold to a thickness of about 10 μm by electroplating, and the openings 302a, 302b. , 302 c are filled with the gold film 303.
[0017]
Next, after peeling off the resist pattern 302, the metal thin film 301 under the resist pattern 302 was selectively removed. In this method, first, the gold film portion of the metal thin film 301 is removed by etching using an etching solution made of an aqueous solution of iodine, ammonium iodide, and ethanol, and then the chromium film portion underneath is wet etched. It was performed by removing. In the etching of the gold film, the etching rate was about 0.05 μm per minute.
As a result, the signal line 102, the ground line 103, and the antenna structure 107 are formed on the semiconductor substrate 101 with the metal thin film 105 interposed therebetween as shown in FIG.
[0018]
Next, as shown in FIG. 3I, first, a sacrificial layer 304 made of an insulating material was formed on the semiconductor substrate 101 so as to bury the signal line 102, the ground line 103, and the antenna structure 107. The sacrificial layer 304 was formed by forming polyimide to a thickness of about 10 μm. Next, a connection port was formed at a predetermined position of the sacrificial layer 304, and a connection portion 106 for connecting the signal line 102 and the antenna structure 107 was formed through the connection port.
[0019]
The formation of the connection portion 106 is the same as the formation of the signal line 102 described above. First, a two-layer structure of a chromium layer and a gold layer is formed over the entire region including the sacrificial layer 304 with the connection port formed. A metal thin film was formed, and a resist pattern having a groove (opening region) in the connection portion 106 formation region was formed thereon. Next, the surface of the metal thin film exposed at the bottom of the groove was plated with gold by about 10 μm by electroplating, and the groove was filled with the plated gold film. Next, after removing the resist pattern, the metal thin film below the resist pattern, that is, the metal thin film in a region other than the gold structure formed by plating may be selectively removed.
[0020]
Next, the sacrificial layer 304 and the sacrificial film 202 are removed. This can be done by ashing them with oxygen plasma. As a result, as shown in FIG. 3J, the ground line 103, the antenna structure 107, and the connection portion 106 are formed in the semiconductor substrate 101 on both sides of the signal line 102 with the groove 101a. A state is obtained.
[0021]
As described above, in the first embodiment, first, the cross section of the signal line 102 and the ground line 103 is formed in a vertically long shape in a direction perpendicular to the main surface of the semiconductor substrate 101, and grooves are formed in the semiconductor substrate 101 on both sides of the signal line 102. 104 is provided. Since this is done, more space exists around the signal line 102, and the area of the semiconductor substrate 101 around the signal line 102 becomes relatively small. As a result, as shown below, according to this embodiment, transmission loss can be further reduced.
[0022]
First, as shown in FIG. 4, a coplanar transmission line (CPW) is formed on a semiconductor substrate 401 by a signal line 402 and a ground line 403 made of metal wiring having a film thickness of 3.5 μm, and shown in FIG. As described above, a transmission line (SCPW) including a signal line 502 and a ground line 503 made of a metal wiring having a thickness of 10 μm on the semiconductor substrate 501 will be considered.
FIG. 6 shows these transmission characteristics. In FIG. 6, the transmission characteristics of the transmission line in FIG. 4 are indicated by dotted lines, and the transmission characteristics of the transmission line in FIG. 5 are indicated by solid lines.
[0023]
As is clear from the transmission characteristics of FIG. 6, the transmission line in the form of a plate with a thick film (FIG. 5) is attenuated compared to the normal coplanar transmission line (FIG. 4). Good characteristics. By standing the line in a plate shape, the concentration of the electric field is concentrated on the side wall of the plate-like line, so that the transmission loss in the semiconductor substrate is suppressed. Therefore, the attenuation characteristic is better in FIG. .
[0024]
However, even in the transmission line of the form of FIG. 5, as the transmission line becomes longer, the loss increases as shown in FIG. In FIG. 7, the state of the propagated signal when the transmission line is 500 μm is shown by a dotted line, and the state of the propagated signal when the transmission line is 1000 μm is shown by a solid line.
As shown in FIG. 7 (a), in the transmission line of the form of FIG. 5, the amplitude is attenuated by 20.9% due to the difference in length of the transmission line between 500 μm and 1000 μm, and a delay of 4.11 ps is obtained. It has occurred.
[0025]
On the other hand, FIG. 7B shows the case of the transmission line in the first embodiment of the present invention shown in FIG. In the first embodiment, as shown in FIG. 7 (b), the amplitude is attenuated only by about 5% due to the difference in the length of the transmission line between 500 μm and 1000 μm, and the delay is reduced to 3.37 ps. doing.
As described above, according to the first embodiment, it is possible to configure a transmission line with low loss and excellent propagation characteristics on a semiconductor substrate on which a functional circuit such as an LSI can be formed. That is, a transmission line can be formed monolithically on the same substrate together with other high-frequency elements such as an antenna structure, and thus a highly integrated high-frequency circuit element structure can be easily realized.
[0026]
Embodiment 2
Next explained is the second embodiment of the invention. In the second embodiment, a transmission line is manufactured as follows.
First, in a manner similar to that described with reference to FIGS. 2A to 2D, the substrate 104 is formed with the groove 104 as shown in FIG. 8A. The depth of the groove 104 was about 10 μm.
Next, as shown in FIG. 8B, a resin film 801 made of photosensitive polyimide was formed to a thickness of about 10 μm on the entire surface. This photosensitive polyimide is made photosensitive by adding a positive photosensitive agent to a base resin made of a polybenzoxazole precursor.
[0027]
Next, as illustrated in FIG. 8C, ultraviolet light 803 is irradiated with the light shielding member 802 disposed on the upper part of the groove 104 to expose the resin film 801 other than the upper part of the groove 104. Then, the exposed resin film 801 is developed with an alkaline developer so that a development pattern 801a is formed on the groove 104 as shown in FIG.
Next, the development pattern 801a is heated and thermally cured, and then cut and polished by a chemical mechanical polishing method to flatten the polyimide so as to fill the groove 104 as shown in FIG. A sacrificial film 202 made of was formed.
[0028]
The subsequent steps are the same as those of the first embodiment described above. First, as shown in FIG. 8F, a metal thin film 301 having a two-layer structure of a chromium layer and a gold layer is formed on the semiconductor substrate 101. Then, a resist pattern 302 was formed thereon. The metal thin film 301 was formed by vapor deposition of 0.1 μm each of chromium and gold. The resist pattern 302 is formed to a thickness of about 10 μm, and the openings 302a and 302b and the opening 302c are formed.
Next, as shown in FIG. 9G, the surface of the metal thin film 301 exposed at the bottom of the openings 302a, 302b, 302c is plated with gold to a thickness of about 10 μm by electroplating, and the openings 302a, 302b. , 302 c are filled with the gold film 303.
[0029]
Next, after peeling off the resist pattern 302, the metal thin film 301 under the resist pattern 302 was selectively removed. In this method, first, the gold film portion of the metal thin film 301 is removed by etching using an etching solution made of an aqueous solution of iodine, ammonium iodide, and ethanol, and then the chromium film portion underneath is wet etched. It was performed by removing. In the etching of the gold film, the etching rate was about 0.05 μm per minute.
As a result, the signal line 102, the ground line 103, and the antenna structure 107 are formed on the semiconductor substrate 101 with the metal thin film 105 interposed therebetween as shown in FIG.
[0030]
Next, as shown in FIG. 9I, first, a sacrificial layer 304 made of an insulator is formed on the semiconductor substrate 101 so as to bury the signal line 102, the ground line 103, and the antenna structure 107. The sacrificial layer 304 was formed by forming polyimide to a thickness of about 10 μm. Next, a connection port was formed at a predetermined position of the sacrificial layer 304, and a connection portion 106 for connecting the signal line 102 and the antenna structure 107 was formed through the connection port.
[0031]
Next, if the sacrificial layer 304 and the sacrificial film 202 are removed using, for example, oxygen plasma, the semiconductor substrate 101 on both sides of the signal line 102 is provided with the grooves 101a as shown in FIG. The state in which the ground line 103, the antenna structure 107, and the connection portion 106 are formed is obtained in the same manner as in the first embodiment.
In the first and second embodiments, two ground lines are formed so as to sandwich the signal line. However, the number of ground lines may be one.
[0032]
【The invention's effect】
As described above, according to the present invention, first, an oxide film having two stripe-shaped openings extending in parallel with each other at a predetermined interval is formed on a semiconductor substrate, and this oxide film is used as a mask. By etching the semiconductor substrate, two grooves extending in parallel with each other at a predetermined interval are formed on the semiconductor substrate. Next, after removing the oxide film, the two trenches are filled with a sacrificial film to make the surface of the semiconductor substrate substantially flat. Next, a third step of forming a first metal thin film on the surface of the semiconductor substrate. Next, stripe-shaped first and second stripes extending in parallel along the groove into a region sandwiched between the two grooves on the first metal thin film and a region having a predetermined width adjacent to the outside of the groove. Forming a resist pattern having an opening, filling the opening by forming a second metal film by plating on the first metal thin film exposed at the bottom of the first and second openings of the resist pattern; A signal line disposed in a region sandwiched between the grooves and a ground line disposed adjacent thereto are formed. Next, after removing the resist pattern, the exposed region of the first metal thin film is removed. Next, the sacrificial film is removed after the fifth step. The opening of the resist pattern is formed deeper than the width of the bottom of the opening.
[0033]
Since as this, the transmission path is formed in the form of standing in a plate shape, electric field concentration is to concentrate on the side walls of the plate-shaped signal line. Since the groove is provided on both sides of the signal line, there is more space around the signal line, and the area of the semiconductor substrate around the signal line is relatively small. It becomes. As a result, according to the present invention, it is possible to obtain an excellent effect that transmission loss of a transmission line formed thereon can be suppressed even on a semiconductor substrate having low resistance.
[Brief description of the drawings]
FIG. 1 is a perspective view schematically showing a configuration of a transmission line according to Embodiment 1 of the present invention.
FIG. 2 is a process diagram for explaining the transmission line manufacturing method according to the first embodiment;
3 is a process diagram for illustrating the manufacturing method of the transmission line in the first embodiment, following FIG. 2; FIG.
FIG. 4 is a configuration diagram showing a configuration of a conventional transmission line.
FIG. 5 is a configuration diagram showing another form of the transmission line.
6 is a characteristic diagram showing transmission characteristics of the transmission line shown in FIGS. 4 and 5. FIG.
7 is a characteristic diagram showing amplitude characteristics of the transmission line shown in FIG. 5 and the transmission line of the first embodiment. FIG.
FIG. 8 is a process diagram for describing the method of manufacturing the transmission line in the second embodiment.
FIG. 9 is a process diagram for illustrating the manufacturing method of the transmission line in the second embodiment, following FIG. 8;
FIG. 10 is a configuration diagram showing a configuration of a conventional transmission line.
FIG. 11 is a configuration diagram showing another form of a conventional transmission line.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 101 ... Semiconductor substrate, 102 ... Signal line, 103 ... Ground line, 104 ... Groove, 105 ... Metal thin film, 106 ... Connection part, 107 ... Antenna structure.

Claims (6)

所定の間隔をあけて互いに平行に延在するストライプ状の2つの開口部を備えた酸化膜を半導体基板上に形成し、この酸化膜をマスクとして前記半導体基板をエッチングすることで、前記半導体基板上に所定の間隔をあけて互いに平行に延在する2つの溝を形成する第1の工程と、
前記酸化膜を除去した後で前記2つの溝を犠牲膜で充填して前記半導体基板表面を実質的に平坦な状態とする第2の工程と、
前記半導体基板表面に第1の金属薄膜を形成する第3の工程と、
前記第1の金属薄膜上に前記2つの溝に挾まれた領域および前記溝の外側に隣接する所定の幅の領域に、前記溝に沿って平行に延在するストライプ状の第1および第2の開口部を備えたレジストパターンを形成し、前記レジストパターンの第1および第2の開口部底部に露出した前記第1の金属薄膜上にメッキにより第2の金属膜を形成して前記開口部を充填し、前記溝に挾まれた領域に配置される信号線およびその隣に配置されるグランド線を形成する第4の工程と、
レジストパターンを除去した後で前記第1の金属薄膜の露出している領域を除去する第5の工程と、
前記第5の工程の後で前記犠牲膜を除去する工程と
を少なくとも備え、
前記レジストパターンの開口部は、開口部底部の幅より開口部を深く形成することを特徴とする伝送線路の製造方法。
An oxide film having two stripe-shaped openings extending in parallel with each other at a predetermined interval is formed on a semiconductor substrate, and the semiconductor substrate is etched using the oxide film as a mask, thereby the semiconductor substrate A first step of forming two grooves extending in parallel with each other at a predetermined interval;
A second step of filling the two trenches with a sacrificial film after removing the oxide film to make the surface of the semiconductor substrate substantially flat;
A third step of forming a first metal thin film on the surface of the semiconductor substrate;
Striped first and second stripes extending in parallel along the groove into a region sandwiched between the two grooves on the first metal thin film and a region having a predetermined width adjacent to the outside of the groove. And forming a second metal film by plating on the first metal thin film exposed at the bottoms of the first and second openings of the resist pattern. And forming a signal line disposed in a region sandwiched by the groove and a ground line disposed adjacent thereto,
A fifth step of removing an exposed region of the first metal thin film after removing the resist pattern;
And at least a step of removing the sacrificial film after the fifth step,
The method of manufacturing a transmission line, wherein the opening of the resist pattern is formed deeper than the width of the bottom of the opening.
請求項1記載の伝送線路の製造方法において、
前記第4の工程において、前記レジストパターンに第3の開口部を同時に形成し、その第3の開口部底部に露出する前記第1の金属薄膜上に前記第2の金属膜を同時に形成して前記信号線および前記グランド線とともに高周波素子を形成し、
前記信号線とグランド線と高周波素子とを覆って表面が実質的に平坦な状態に犠牲層を形成する第6の工程と、
前記信号線および前記高周波素子上の前記犠牲層の所定領域にそれぞれ接続口を形成する第7の工程と、
前記接続構内を含む前記犠牲層上に第2の金属薄膜を形成し、前記それぞれの接続口間にわたる開口領域を備えた新たなレジストパターンを形成し、開口領域底部に露出した前記第2の金属薄膜上に選択的にメッキにより第2の金属膜を形成して前記信号線と前記高周波素子とを接続する接続部を形成する第8の工程と、
前記新たなレジストパターンを除去した後で前記第2の金属薄膜の露出している領域を除去する第9の工程と
を備え、
前記犠牲膜は前記犠牲層とともに前記第9の工程の後で除去することを特徴とする伝送線路の製造方法。
In the manufacturing method of the transmission line of Claim 1,
In the fourth step, a third opening is simultaneously formed in the resist pattern, and the second metal film is simultaneously formed on the first metal thin film exposed at the bottom of the third opening. Forming a high-frequency element together with the signal line and the ground line;
A sixth step of covering the signal line, the ground line, and the high-frequency element, and forming a sacrificial layer in a substantially flat surface state;
A seventh step of forming connection ports respectively in predetermined regions of the sacrificial layer on the signal line and the high-frequency element;
A second metal thin film is formed on the sacrificial layer including the connection premises, a new resist pattern having an opening region extending between the connection ports is formed, and the second metal exposed at the bottom of the opening region An eighth step of selectively forming a second metal film on the thin film by plating to form a connection portion for connecting the signal line and the high-frequency element;
A ninth step of removing an exposed region of the second metal thin film after removing the new resist pattern;
The method of manufacturing a transmission line, wherein the sacrificial film is removed together with the sacrificial layer after the ninth step.
請求項1または2に記載の伝送線路の製造方法において、
前記犠牲膜は、前記2つの溝が形成された前記半導体基板上に感光性を有する樹脂膜を形成し、その樹脂膜に選択的に露光光を照射して現像することで、前記溝上部に前記樹脂膜が残るようにパターニングし、その残った樹脂膜の前記半導体基板平面上に突出している部分を削除して平坦化することで形成することを特徴とする伝送線路の製造方法。
In the manufacturing method of the transmission line of Claim 1 or 2,
The sacrificial film is formed by forming a photosensitive resin film on the semiconductor substrate on which the two grooves are formed, and selectively irradiating the resin film with exposure light to develop the resin film. A method for producing a transmission line, wherein the resin film is formed by patterning so that the resin film remains, and a portion of the remaining resin film protruding on the semiconductor substrate plane is removed and planarized.
請求項3記載の伝送線路の製造方法において、
前記樹脂膜は、感光性ポリイミドからなることを特徴とする伝送線路の製造方法。
In the manufacturing method of the transmission line according to claim 3,
The method for manufacturing a transmission line, wherein the resin film is made of photosensitive polyimide.
請求項1から4のいずれか1に項記載の伝送線路の製造方法において、
前記メッキでは、電界メッキ法により金を形成することを特徴とする伝送線路の製造方法。
In the manufacturing method of the transmission line of any one of Claim 1 to 4,
In the plating, a gold is formed by an electroplating method.
請求項3または4記載の伝送線路の製造方法において、
前記平坦化は、化学的機械的研磨法により行うことを特徴とする伝送線路の製造方法。
In the manufacturing method of the transmission line of Claim 3 or 4,
The method of manufacturing a transmission line, wherein the planarization is performed by a chemical mechanical polishing method.
JP17002499A 1999-06-16 1999-06-16 Transmission line manufacturing method Expired - Fee Related JP3679275B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17002499A JP3679275B2 (en) 1999-06-16 1999-06-16 Transmission line manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17002499A JP3679275B2 (en) 1999-06-16 1999-06-16 Transmission line manufacturing method

Publications (2)

Publication Number Publication Date
JP2000357904A JP2000357904A (en) 2000-12-26
JP3679275B2 true JP3679275B2 (en) 2005-08-03

Family

ID=15897196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17002499A Expired - Fee Related JP3679275B2 (en) 1999-06-16 1999-06-16 Transmission line manufacturing method

Country Status (1)

Country Link
JP (1) JP3679275B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5057804B2 (en) * 2007-03-12 2012-10-24 株式会社東芝 Semiconductor device
CN114142196B (en) * 2021-11-29 2023-06-16 中国电子科技集团公司第四十三研究所 Resistance type attenuator

Also Published As

Publication number Publication date
JP2000357904A (en) 2000-12-26

Similar Documents

Publication Publication Date Title
US8742874B2 (en) Coaxial waveguide microstructures having an active device and methods of formation thereof
US7285841B2 (en) Method of manufacturing signal processing apparatus
US7084058B2 (en) Method of forming low-loss coplanar waveguides
JPH07336114A (en) Microstrip line and manufacturing method thereof
JP3679275B2 (en) Transmission line manufacturing method
JP3457589B2 (en) Manufacturing method of high frequency transmission line
JP2004356310A (en) Semiconductor high frequency device and manufacturing method therefor
JP3862633B2 (en) Method for manufacturing non-radiative dielectric line
JPH0685158A (en) Electric transmission line and manufacturing method thereof
JP3812505B2 (en) Cavity resonator, cavity resonator filter and module substrate
JP3166685B2 (en) Method for manufacturing wiring structure of semiconductor device
CN117080703A (en) Vertical transition structure of microstrip line and manufacturing method
KR100393775B1 (en) Fabricating method of resonator
HK1090471B (en) Coaxial waveguide microstructures and methods of formation thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050512

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090520

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090520

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110520

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120520

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130520

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees